JP7530139B2 - 直流およびマイクロ波信号を制御するための超電導デバイス - Google Patents

直流およびマイクロ波信号を制御するための超電導デバイス Download PDF

Info

Publication number
JP7530139B2
JP7530139B2 JP2021517638A JP2021517638A JP7530139B2 JP 7530139 B2 JP7530139 B2 JP 7530139B2 JP 2021517638 A JP2021517638 A JP 2021517638A JP 2021517638 A JP2021517638 A JP 2021517638A JP 7530139 B2 JP7530139 B2 JP 7530139B2
Authority
JP
Japan
Prior art keywords
circuit
microwave
forming
common
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021517638A
Other languages
English (en)
Other versions
JP2022511376A (ja
Inventor
アブド、バレーフ
ブリンク、マーカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022511376A publication Critical patent/JP2022511376A/ja
Application granted granted Critical
Publication of JP7530139B2 publication Critical patent/JP7530139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2007—Filtering devices for biasing networks or DC returns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H01P1/365—Resonance absorption isolators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Power Engineering (AREA)

Description

超電導デバイスは、規定の温度未満で零電気抵抗を示すことができるデバイスである。超電導デバイスは、例えば、量子コンピュータのためのキュービットとして用いることができる。別の例では、超電導デバイスは、直流とマイクロ波信号の結合器（combiner）または分離器（separator）あるいはその両方であってもよい。
例えば、直流またはマイクロ波信号あるいはその両方の結合または分離あるいはその両方を行うための方法またはデバイスあるいはその両方は、（例えば、超電導ではなく）バイアス・ティーの使用を通じたものである。バイアス・ティーは、マイクロ波デバイスの直流バイアス・ポイントをセットするために使用される３ポート回路である。それでも、バイアス・ティーは、大きい静電容量（例えば、およそ０．０１マイクロファラッド（μＦ））および大きいインダクタンス（例えば、およそ１ミリヘンリー（ｍＨ））の使用を必要とするが、これらをチップ上で実現するのは困難である。大きいインダクタンスに関連する問題は、実現するのが技術的に困難であること、大量の空間を占めること、または、信号の喪失を持ち込むこと、あるいはその組合せがあり得ることである。したがって、超電導デバイスのインダクタンスを低減させる試みが行われてきた。
別の例では、インダクタンスの低減における１つの試みにおいて、「基礎となるニオビウム信号層上のカバレッジをコーティングするために最適化されたニオビウム・スパッタ堆積の前に、犠牲ポリマー層を使用することによって、真空ギャップ・クロスオーバを実現した」。Denisらの「Fabrication of Superconducting Vacuum-Gap Crossovers for High Performance Microwave Applications」、IEEE Transactions on Applied Superconductivity、Vol.27、No. 4、２０１７年６月、要約を参照されたい。「共平面導波路とマイクロストリップ・クロスオーバ・トポロジの両方を詳細に調査してきた」。同書を参照されたい。「結果として生じる製造プロセスは、導波路が連結した検出器を実現するためのバルク・ミクロ機械加工プロセスと互換性があり、これは、犠牲ワックス・ボンディング、および、区間を絶縁したシリコン膜構造（leg isolated silicon membrane structure）の作成のためのウエハ裏面ディープ反応性イオン・エッチング（wafer backside deep reactive ion etching）を含む。」同書の要約を参照されたい。それでも、超電導デバイス、および同じものの製造を改善することができる。
以下は、本発明の１つまたは複数の実施形態を基本的に理解するための概要を提示する。本概要は、主要もしくは重要な要素を識別すること、または、特定の実施形態のいずれかの範囲、もしくは、特許請求の範囲のいずれかの範囲を詳しく説明することを意図するものではない。その唯一の目的は、後で提示される、より詳細な説明の前置きとして、概念を単純な形で提示することである。１つまたは複数の実施形態では、量子アプリケーションのために直流およびマイクロ波信号を制御する超電導デバイスの製造を容易にするデバイス、システム、方法、コンピュータ実行方法、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せを本明細書で説明する。
１つの実施形態によれば、方法は、直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および直流とマイクロ波信号をサポートする共通回路を形成することを含むことができる。直流回路は、バンドストップ回路を備えることができる。マイクロ波回路は、キャパシタを備えることができる。方法は、直流回路の第１の終端およびマイクロ波回路の第１の終端を共通回路の第１の終端に動作可能なように連結することを含むこともできる。このような方法の長所は、直流とマイクロ波信号の結合または分離あるいはその両方を行うことを可能にする超電導デバイスを、オンチップ超電導回路として実現できることである。
別の実施形態によれば、方法は、直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および直流とマイクロ波信号をサポートする共通回路を形成することを含むことができる。直流回路は、バンドストップ回路を備えることができ、マイクロ波回路は、バンドパス回路を備えることができる。方法は、直流回路の第１の終端およびマイクロ波回路の第１の終端を共通回路の第１の終端に動作可能なように連結することを含むこともできる。このような方法の長所は、直流とマイクロ波信号の結合器または分離器あるいはその両方を、超電導回路を使用して実現できることである。
別の実施形態によれば、方法は、直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および直流とマイクロ波信号をサポートする共通回路を形成することを含むことができる。直流回路は、第１のキャパシタによってシャントされた第１の４分の１波長伝送回線を備えることができる。方法は、直流回路の第１の部分およびマイクロ波回路の第１の部分に共通回路を動作可能なように連結することを含むこともできる。このような方法の長所は、実現するのが困難になり得る大きいインダクタンスを使用しなくても、直流とマイクロ波信号の結合器または分離器あるいはその両方を製造できることである。
別の実施形態によれば、方法は、直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および直流とマイクロ波信号をサポートする共通回路を形成することを含むことができる。直流回路を形成することは、第１の４分の１波長伝送回線を第１のキャパシタでシャントすることを含むことができる。さらに、マイクロ波回路を形成することは、第２のキャパシタをマイクロ波回路に挿入することを含むことができる。方法は、直流回路の第１の終端およびマイクロ波回路の第１の終端に共通回路を動作可能なように連結することを含むこともできる。このような方法の長所は、直流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現できることである。
さらなる実施形態によれば、方法は、直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および直流とマイクロ波信号をサポートする共通回路を形成することを含むことができる。直流回路を形成することは、第１の４分の１波長伝送回線を第１のキャパシタで接地に、および第２の４分の１波長伝送回線を第２のキャパシタで接地に、シャントすることを含むことができる。さらに、マイクロ波回路を形成することは、第３のキャパシタをマイクロ波回路に挿入することを含むことができる。方法は、直流回路の第１の終端およびマイクロ波回路の第１の終端を共通回路の第１の終端に動作可能なように連結することを含むこともできる。このような方法の長所は、実現するのが困難になり得る大きいインダクタンスを使用しなくても、直流とマイクロ波信号の結合または分離あるいはその両方を行うことを可能にする超電導デバイスを製造できることである。
本明細書で説明する１つまたは複数の実施形態による、改良型超電導デバイスを提供する実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の１つの実施形態を備える実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、図２のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図２のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図２のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の別の実施形態を備える実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、図５のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図５のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図５のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の結合器または分離器あるいはその両方のための回路のさらなる実施形態を備える実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、図７のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図７のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図７のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の別の実施形態を備える実例の非限定的なシステムのブロック図である。 本明細書で説明する１つまたは複数の実施形態による、図９のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図９のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、図９のシステムの実装形態の例のシミュレーション結果の実例の非限定的なグラフである。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流回路およびマイクロ波回路に共通回路を連結するための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流回路、マイクロ波回路、および共通回路を形成するための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流回路、マイクロ波回路、および共通回路を形成するための別の実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の別の実施形態の製造のための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、バンドストップ回路およびバンドパス回路を備える直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流回路、マイクロ波回路、および共通回路を連結するための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方を製造するための実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための別の実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のためのさらなる実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、直流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のためのさらに別の実例の非限定的な方法の流れ図である。 本明細書で説明する１つまたは複数の実施形態による、製造することができる実例の非限定的な回路を示す図である。 本明細書で説明する１つまたは複数の実施形態による、製造することができる別の実例の非限定的な回路を示す図である。 本明細書で説明する１つまたは複数の実施形態を容易にすることができる実例の非限定的な動作環境のブロック図である。
以下の詳細な説明は、例証にすぎず、実施形態、または実施形態の用途もしくは使用、あるいはその両方を限定することを意図するものではない。さらに、先行する背景技術もしくは発明の概要セクションで、または発明を実施するための形態セクションで提示した、いずれかの表現した、または意味した情報によって束縛することを意図するものではない。
図面を参照しながら１つまたは複数の実施形態を次に説明するが、同様の要素を指すために同様の参照番号を全体にわたって使用する。以下の説明では、説明のために、１つまたは複数の実施形態をより完全に理解するために、非常に多くの具体的詳細を示す。それでも、これらの具体的詳細がなくても、１つまたは複数の実施形態を実践できることが様々なケースで明らかである。
超電導デバイスは、規定の温度未満で零電気抵抗を示すデバイスであってもよい。１つの例では、超電導デバイスは、量子コンピュータのためのキュービットとして用いることができる。別の例では、超電導デバイスは、直流（ＤＣ電流）とマイクロ波信号の結合器または分離器あるいはその両方であってもよい。
開示の態様が取り組む問題は、一般に、ＤＣ電流とマイクロ波信号の結合または分離あるいはその両方を行うマイクロ波デバイスが非常に大きいインダクタンスを用いることであり、非常に大きいインダクタンスは、実現するのが技術的に困難であり得ること、大量の空間を占めること、または損失を生じ得ること、あるいはその組合せがある。超電導構成要素を使用してこのようなマイクロ波デバイスを実現するために、超電導デバイスのインダクタンスを著しく減らすこと、または、その特性の１つもしくは複数を改善すること、あるいはその両方が望ましい。
上記のまたは他のあるいはその両方の問題に取り組むために、本明細書で説明する１つまたは複数の実施形態は、ＤＣ電流とマイクロ波信号の超低温結合器の製造を容易にするシステム、方法、およびコンピュータ・プログラム製品を含む。例えば、ＤＣ電流とマイクロ波信号の改良型超電導結合器の製造を行うことができる。追加として、または代替として、ＤＣ電流とマイクロ波信号の改良型超電導分離器の製造を行うことができる。１つの実施形態では、本明細書で開示した超電導デバイスは、オンチップで製造することができる。別の実施形態では、超電導デバイスは、複数の信号の結合または分離あるいはその両方を行うための複数のポートを備えることができる。
例えば、超電導デバイスは、ＤＣ電流をサポートする第１のポート（例えば、ＤＣポート）、マイクロ波信号をサポートする第２のポート（例えば、マイクロ波ポート）、およびマイクロ波信号とＤＣ電流の両方をサポートする第３のポート（例えば、共通ポート）を備えることができる。１つの態様では、超電導デバイスは、ＤＣ電流信号をサポートする第１の回路アーム（例えば、ＤＣ回路アーム）、およびマイクロ波信号をサポートする第２の回路アーム（例えば、マイクロ波回路アーム）を備えることができる。第１の回路アームおよび第２の回路アームは、ＤＣ電流とマイクロ波信号の両方をサポートすることができる共通ノードおよび第３のアームで結合することができる。
マイクロ波信号をマイクロ波ポートに入力し、ＤＣ電流をＤＣポートに入力することができ、結合した信号が共通ポートを通って出て行く１つの実施形態では、超電導デバイスは、結合器として実装することができる。マイクロ波信号およびＤＣ電流を共通ポートに入力し、マイクロ波信号がマイクロ波ポートを通って出て行き、ＤＣ電流がＤＣポートを通って出て行く別の実施形態では、超電導デバイスは、スプリッタとして実装することができる。
いくつかの実施形態では、第２の回路アーム（例えば、マイクロ波回路アーム）は、キャパシタを備えることができ、第１の回路アーム（例えば、ＤＣ回路アーム）は、ＤＣ電流をサポートすること、および、超電導デバイスの帯域幅内のマイクロ波信号を阻止することができるバンドストップ・フィルタを備えることができる。別の実施形態では、第２の回路アーム（例えば、マイクロ波回路アーム）は、超電導デバイスの帯域幅内のマイクロ波信号の伝送を可能にすることができるバンドパス・フィルタを備えることができ、第１の回路アーム（例えば、ＤＣ回路アーム）は、ＤＣ電流をサポートすること、および、超電導デバイスの帯域幅内のマイクロ波信号を阻止することができるバンドストップ・フィルタを備えることができる。さらに別の実施形態では、第２の回路アーム（例えば、マイクロ波回路アーム）は、キャパシタを備えることができ、第１の回路アーム（例えば、ＤＣ回路アーム）は、電気接地に連結されたキャパシタでシャントすることができる４分の１波長伝送回線を備えることができ、ここで、伝送回線の長さは、超電導デバイスの中心周波数に関連した波長の４分の１を指すことができる。さらに別の実施形態では、第２の回路アーム（例えば、マイクロ波回路アーム）は、キャパシタを備えることができ、第１の回路アーム（例えば、ＤＣ回路アーム）は、キャパシタで電気接地にシャントすることができる４分の１波長伝送回線、および、別のキャパシタで電気接地にシャントすることができる別の４分の１波長伝送回線を備えることができ、ここで、第１の回路アームのための伝送回線の長さに対応する４分の１波長は異なっていてもよい（例えば、超電導デバイスの２つの異なる中心周波数に関連したものであってもよい）。したがって、ＤＣ電流とマイクロ波信号の結合または分離あるいはその両方を行う超電導デバイスのインダクタンスを減らすことができる。さらに、マイクロ波ポートとＤＣポートとの間の絶縁だけでなく、超電導デバイスによって伝送されるマイクロ波信号の帯域幅も改善することができる。超電導デバイスは、狭帯域通信または広帯域通信のために設計された超電導のＤＣ電流とマイクロ波の結合器または分離器あるいはその両方のデバイスであってもよい。その上、超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を向上させることもできる。したがって、改良型超電導デバイスを提供することができる。
いくつかの実装形態によれば、本明細書で論じる様々な態様（例えば、結合器または分離器あるいはその両方の超電導デバイス）は、ジョセフソン・パラメトリック・コンバータ（ＪＰＣ：Josephson Parametric Converter）など、量子限定の増幅器のために利用することができる。例えば、超電導デバイスは、超電導量子要素（例えば、ＪＰＣ）をドライブするポンプ・トーン（pump tone）と、超電導量子要素（例えば、ＪＰＣ）をフラックス・バイアスするＤＣ電流とを結合するために用いることができる。さらに、超電導デバイスは、ＤＣ電流またはマイクロ波信号あるいはその両方をサポートすることができる超電導量子要素（例えば、ＪＰＣ）のオンチップのポンプ回線に、結合信号を注入することができる。
別の例では、本明細書で論じる様々な態様（例えば、結合器または分離器あるいはその両方のデバイス）は、カイネティック・インダクタンス進行波（ＫＩＴ：Kinetic Inductance Traveling wave）増幅器などの、量子限定の増幅器のために利用することができる。例えば、超電導デバイスは、超電導量子要素（例えば、ＫＩＴ増幅器）をバイアスするＤＣ電流と、増幅させることになるマイクロ波信号とを結合するために用いることができる。さらに、超電導デバイスは、結合信号を介して、超電導量子要素（例えば、ＫＩＴ増幅器）の入力にＤＣ電流およびマイクロ波信号を送り込むことができる。その上、１つの実施形態では、超電導デバイスは、マイクロ波信号（例えば、増幅した量子マイクロ波信号）と、超電導量子要素（例えば、ＫＩＴ増幅器）をバイアスするＤＣ電流とを、超電導量子要素（例えば、ＫＩＴ増幅器）の出力で分離するために用いることができる。
別の実施形態では、超電導量子要素は、キュービットであってもよい。例えば、超電導量子要素は、調節可能な超電導キュービットであってもよい。１つの態様では、超電導デバイスは、結合信号を介して、超電導量子要素（例えば、キュービット）のドライブまたはフラックス・バイアスあるいはその両方を行うことができる。それでも、超電導量子要素が、異なるタイプの量子要素であってもよいこと、または超電導デバイスを、量子計算に関連した異なるタイプの実装形態のために用いることができること、あるいはその両方を認識されたい。
図１は、本明細書で説明する１つまたは複数の実施形態による、製造することができる改良型超電導デバイスを提供する実例の非限定的なシステム１００のブロック図を示す。本明細書で開示したように、用語「超電導デバイス」は、その帯域幅に含まれるＤＣ電流とマイクロ波信号の結合または分離あるいはその両方を行う超電導デバイスを指すことができる。システム１００は、例えば、超電導デバイス（例えば、超電導回路）であってもよい。１つの実施形態では、システム１００は、超電導結合器に関連したものであってもよい。例えば、システム１００は、超電導のＤＣ電流とマイクロ波信号の結合器に関連したものであってもよい。別の実施形態では、システム１００は、超電導分離器に関連したものであってもよい。例えば、システム１００は、超電導のＤＣ電流とマイクロ波信号の分離器に関連したものであってもよい。いくつかの実施形態では、システム１００は、チップ上で実現することができる。
図１の実施形態では、システム１００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備えることができる。ＤＣ回路１０２は、ＤＣ電流１０８を伝送することができる。マイクロ波回路１０４は、マイクロ波信号１１０を伝送することができる。共通回路１０６は、結合信号１１２を伝送することができる。結合信号１１２は、例えば、ＤＣ電流１０８とマイクロ波信号１１０を結合したものであってもよい。ＤＣ電流１０８は、１つまたは複数のＤＣ電流であってもよく、マイクロ波信号１１０は、１つまたは複数のマイクロ波信号であってもよく、結合信号１１２は、１つまたは複数の結合信号であってもよい。
ＤＣ電流１０８は、電流の流れに関連した電気信号であってもよい。ＤＣ電流１０８は、定電圧または定電流あるいはその両方を含むことができる。マイクロ波信号１１０は、電圧または電流あるいはその両方の振動変化に関連した無線周波数信号であってもよい。１つの態様では、マイクロ波回路１０４およびＤＣ回路１０２は、共通回路１０６で結合することができる。例えば、ＤＣ回路１０２は、ＤＣ電流１０８をサポートする第１の回路アームであってもよく、マイクロ波回路１０４は、マイクロ波信号１１０をサポートする第２の回路アームであってもよい。さらに、共通回路１０６は、ＤＣ回路１０２（例えば、第１の回路アーム）とマイクロ波回路１０４（例えば、第２の回路アーム）とをつなぐ第３の回路アームであってもよい。ＤＣ回路１０２がＤＣポート１１４を備えること、マイクロ波回路１０４がマイクロ波ポート１１６を備えること、または共通回路１０６が共通ポート１１８を備えること、あるいはその組合せが可能である。ＤＣポート１１４、マイクロ波ポート１１６、または共通ポート１１８、あるいはその組合せは、例えば、超電導デバイスのための１つまたは複数のポートであってもよい。
１つの態様によれば、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６は、ＤＣ電流１０８とマイクロ波信号１１０の結合または分離あるいはその両方を行うために実装することができる。１つの実施形態では、共通回路１０６は、ＤＣポート１１４を介して受け取ったＤＣ電流１０８と、マイクロ波ポート１１６を介して受け取ったマイクロ波信号１１０とを結合して、共通ポート１１８を介して出力することができる結合信号１１２を生成することができる。したがって、１つの実施形態では、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６は、結合器回路として実装することができる。別の実施形態では、共通回路１０６は、共通ポート１１８を介して受け取ることができる結合信号１１２を、ＤＣポート１１４を介したＤＣ電流１０８と、マイクロ波ポート１１６を介したマイクロ波信号１１０に分離することができる。したがって、別の実施形態では、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６は、分離器回路として実装することができる。
図１の実施形態では、ＤＣ回路１０２は、バンドストップ回路１２０を備えることができる。バンドストップ回路１２０は、ＤＣ電流をサポートし、超電導デバイスの帯域幅内の１つまたは複数のマイクロ波信号の伝送を阻止するバンドストップ・フィルタであってもよい。バンドストップ回路１２０は、例えば、マイクロ波信号１１０に関連した一連の周波数をフィルタにかける（例えば、減衰させる）バンドストップ・フィルタであってもよい。１つの態様では、バンドストップ回路１２０は、ＤＣ電流１０８の伝送をサポートすることができる。さらに、バンドストップ回路１２０は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号１１０の一部の伝送を阻止することができる。
さらに、マイクロ波回路１０４は、キャパシタ１２２を備えることができ、キャパシタ１２２は、広帯域通信による、マイクロ波回路１０４を通じたマイクロ波信号１１０の伝送を可能にすることができる。キャパシタ１２２は、マイクロ波ポート１１６に電気的に連結することができる。さらに、キャパシタ１２２は、共通回路１０６およびＤＣ回路１０２に電気的に連結することができる。
さらに、図示のように、回路（例えば、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６）を結合するために、共通ノード１２４（およびアーム）を、共通回路の第１の終端に形成することができる。ＤＣ回路１０２の第１の終端、およびマイクロ波回路１０４の第１の終端は、共通ノード１２４に動作可能なように連結することができる。この例に付け加えて、ＤＣ回路の第２の終端は、ＤＣポート１１４に動作可能なように連結することができ、マイクロ波回路１０４の第２の終端は、マイクロ波ポート１１６に動作可能なように連結することができ、共通回路の第２の終端は、共通ポート１１８に動作可能なように連結することができる。
いくつかの態様によれば、システム１００は、マイクロ波信号１１０が規定の帯域幅内にある１つの実装形態で用いることができる。いくつかの実施形態では、バンドストップ回路１２０は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号１１０の一部の伝送の阻止を容易にするための、４分の１波長伝送回線のセットを備えることができる。
システム１００（および、本明細書で論じる他のシステムまたは方法あるいはその両方）は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム１００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム１００を用いることによって、狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム１００を用いることによって向上させることもできる。
様々な実施形態では、システム１００は、超電導技術、量子ハードウェア技術、量子増幅器技術、調節可能な超電導キュービット技術、マイクロ波デバイス技術、量子情報処理技術、または他の技術、あるいはその組合せなどであるがこれらに限定されない技術に関連したものであってもよい。システム１００は、ハードウェアまたはソフトウェアあるいはその両方を用いて、抽象的ではなく、人間による一連の精神行為として実施することができない本質的に非常に技術的な問題を解決することができる。さらに、実施される処理のうちのいくつかは、超電導デバイスおよび同じものの製造に関連した規定の処理またはタスクあるいはその両方を実行するための、１つまたは複数の専用コンピュータ（例えば、１つまたは複数の専用回路、１つまたは複数の専用ハードウェア、など）によって実施することができる。システム１００またはシステムの構成要素あるいはその両方は、例えば、超電導技術、量子ハードウェア技術、量子増幅器技術、調節可能な超電導キュービット技術、マイクロ波デバイス技術、量子情報処理技術等などの、上記で言及した技術の進歩を通じて生じる新しい問題を解決するために用いることができる。システム１００の１つまたは複数の実施形態は、超電導システム、量子ハードウェア・システム、量子増幅器システム、調節可能な超電導キュービット・システム、マイクロ波デバイス・システム、量子情報処理システム、または他の技術的システム、あるいはその組合せに技術的改善をもたらすことができる。システム１００の１つまたは複数の実施形態は、超電導デバイスのインダクタンスを減らすこと、超電導デバイスによって伝送される信号の帯域幅を改善すること、狭帯域通信もしくは広帯域通信のための超電導デバイスの設計を構成すること、または、超電導デバイスの絶縁を向上させること、あるいはその組合せによって、超電導デバイスに技術的改善をもたらすこともできる。
図２は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の１つの実施形態を備える実例の非限定的なシステム２００のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
システム２００は、例えば、超電導デバイス（例えば、超電導回路）であってもよい。いくつかの実施形態では、システム２００は、超電導結合器に関連したものであってもよい。他の実施形態では、システム２００は、超電導分離器に関連したものであってもよい。いくつかの実施形態では、システム２００は、チップ上で実現することができる。システム２００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える。図２に示した実施形態では、ＤＣ回路１０２は、バンドストップ回路１２０を備えることができる。１つの態様では、ＤＣ回路１０２がＤＣポート１１４を備えること、マイクロ波回路１０４がマイクロ波ポート１１６を備えること、または共通回路１０６が共通ポート１１８を備えること、あるいはその組合せが可能である。
バンドストップ回路１２０は、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ、ここでｎは整数である）を備えることができる。例えば、伝送回線のセットは、４分の１波長伝送回線のセットであってもよい。１つまたは複数の実施形態では、バンドストップ回路１２０は、図示および記述した数とは異なる数の伝送回線を備えることができる。例えば、いくつかの実施形態では、４分の１波長伝送回線のセットに関連した３つより少ないユニット・セル、または、４分の１波長伝送回線のセットに関連した３つより多くのユニット・セルを、バンドストップ回路１２０によって用いることができる。１つの実施形態では、第１の伝送回線２０２ａおよび第２の伝送回線２０２ｂは、ＤＣポート１１４に電気的に連結することができる。さらに、第２の伝送回線２０２ｂは、第３の伝送回線２０２ｃおよび第４の伝送回線２０２ｄに電気的に連結することができる。第４の伝送回線２０２ｄは、第５の伝送回線２０２ｅまたは第Ｎの伝送回線２０２ｎあるいはその両方に電気的に連結することもできる。第Ｎの伝送回線２０２ｎは、マイクロ波回路１０４および共通回路１０６に電気的に連結することもできる。さらに、第１の伝送回線２０２ａ、第３の伝送回線２０２ｃ、および第５の伝送回線２０２ｅは、開口端の伝送回線スタブであってもよい。１つの実施形態では、マイクロ波回路１０４は、キャパシタ１２２を備えることができる。キャパシタ１２２は、マイクロ波ポート１１６に電気的に連結することができる。さらに、キャパシタ１２２は、共通回路１０６およびＤＣ回路１０２（例えば、ＤＣ回路１０２の第Ｎの伝送回線２０２ｎ）に電気的に連結することができる。伝送回線のセットのそれぞれの伝送回線は、４分の１波長に等しい対応する長さを備えることができ、ここで、波長は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの中心周波数に関連した波長を指す。１つの例では、伝送回線のセットのそれぞれの伝送回線は、７ギガヘルツ（ＧＨｚ）での信号の伝送を阻止することができる。
非限定的な例では、第１の伝送回線２０２ａは、第１のインピーダンス値（例えば、およそ２６５．９オームに等しい第１のインピーダンス値）を備えることができ、第２の伝送回線２０２ｂは、第２のインピーダンス値（例えば、約５０オームに等しい第２のインピーダンス値）を備えることができ、第３の伝送回線２０２ｃは、第３のインピーダンス値（例えば、およそ３８７オームに等しい第３のインピーダンス値）を備えることができ、第４の伝送回線２０２ｄは、第２のインピーダンス値（例えば、約５０オームに等しい第２のインピーダンス値）を備えることができ、第５の伝送回線２０２ｅは、第１のインピーダンス値（例えば、およそ２６５．９オームに等しい第１のインピーダンス値）を備えることができる。さらに、第Ｎの伝送回線２０２ｎは、第２のインピーダンス値（例えば、約５０オームに等しい第２のインピーダンス値）を備えることができる。キャパシタ１２２は、例えば、およそ８ピコファラッド（ｐＦ）に等しい静電容量値を備えることができる。それでも、伝送回線のセットの伝送回線、またはキャパシタ１２２、あるいはその両方は、異なる値、異なる長さ、または異なる数のユニット・セル、あるいはその組合せを備えることができることを認識されたい。
追加として、システム２００は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム２００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム２００を用いることによって、狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム２００を用いることによって向上させることもできる。
図３Ａ～図３Ｃは、本明細書で説明する１つまたは複数の実施形態による、図２のシステム２００の実装形態の例のシミュレーション結果の実例の非限定的なグラフを示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。図３Ａ～図３Ｃの例では、周波数をＧＨｚで水平軸に示し、デシベル（ｄＢ）を垂直軸に示す。
図３Ａは、シミュレーション結果による、ポート間の（例えば、ＤＣ回路１０２のＤＣポート１１４と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ３００を示す。グラフ３００は、ＤＣ電流における周波数伝送があることを証明する。図３Ｂは、シミュレーション結果による、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６とＤＣ回路１０２のＤＣポート１１４との間の）絶縁の実例の非限定的なグラフ３０２を示す。さらに、図３Ｃは、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６と共通回路１０６の共通ポート１１８との間の）伝送のシミュレーション結果の実例の非限定的なグラフ３０４を示す。図３Ｃは、７ＧＨｚの周辺の、およそ８００メガヘルツ（ＭＨｚ）の帯域幅が、マイクロ波ポート（例えば、マイクロ波回路１０４のマイクロ波ポート１１６）と共通ポート（例えば、共通回路１０６の共通ポート１１８）との間を通ることができることを示す。グラフ３０４は、零周波数で伝送が妨げられることをさらに示す。
図４は、本明細書で説明する１つまたは複数の実施形態による、実例の非限定的なシステム４００のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
システム４００は、例えば、超電導デバイス（例えば、超電導回路）であってもよい。１つの実施形態では、システム４００は、超電導結合器に関連したものであってもよい。別の実施形態では、システム４００は、超電導分離器に関連したものであってもよい。いくつかの実施形態では、システム４００は、チップ上で実現することができる。
システム４００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える。１つの態様では、ＤＣ回路１０２がＤＣポート１１４を備えること、マイクロ波回路１０４がマイクロ波ポート１１６を備えること、または共通回路１０６が共通ポート１１８を備えること、あるいはその組合せが可能である。図４に示した実施形態では、ＤＣ回路１０２は、バンドストップ回路１２０を備えることができ、マイクロ波回路１０４は、バンドパス回路４０２を備えることができる。
バンドパス回路４０２は、例えば、マイクロ波信号１１０に関連した一連の周波数をフィルタにかける（例えば、減衰させる）バンドパス・フィルタであってもよい。１つの態様では、バンドパス回路４０２は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号の一部の伝送を可能にすることができる。１つの態様では、システム４００は、マイクロ波信号が規定の帯域幅内にある１つの実装形態で用いることができる。
いくつかの実施形態では、バンドパス回路４０２は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号の一部の伝送を可能にすることを容易にするための集中回路素子のセットを備えることができる。例えば、バンドパス回路４０２は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号の一部の伝送を可能にすることを容易にするための、インダクタのセット、またはキャパシタのセット、あるいはその両方を備えることができる。
追加として、いくつかの態様によれば、バンドストップ回路１２０は、マイクロ波信号１１０に関連した一連の周波数をフィルタにかける（例えば、減衰させる）バンドストップ・フィルタであってもよい。バンドストップ回路１２０は、ＤＣ電流１０８の伝送をサポートすることができる。さらに、バンドストップ回路１２０は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号１１０の一部の伝送を阻止することができる。いくつかの実施形態では、バンドストップ回路１２０は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内のマイクロ波信号の一部の伝送の阻止を容易にするための、４分の１波長伝送回線のセットを備えることができる。例えば、バンドストップ回路１２０は、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ）を備えることができる。
追加として、システム４００は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム４００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム４００を用いることによって、狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム４００を用いることによって向上させることもできる。
図５は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の別の実施形態を備える実例の非限定的なシステム５００のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
システム５００、例えば、超電導デバイス（例えば、超電導回路）であってもよい。１つの実施形態では、システム５００は、超電導結合器に関連したものであってもよい。別の実施形態では、システム５００は、超電導分離器に関連したものであってもよい。いくつかの実施形態では、システム５００は、チップ上で実現することができる。
システム５００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える。１つの態様では、ＤＣ回路１０２がＤＣポート１１４を備えること、マイクロ波回路１０４がマイクロ波ポート１１６を備えること、または共通回路１０６が共通ポート１１８を備えること、あるいはその組合せが可能である。
図５に示した実施形態では、ＤＣ回路１０２は、バンドストップ回路１２０を備えることができ、マイクロ波回路１０４は、バンドパス回路４０２を備えることができる。バンドパス回路４０２は、第１のインダクタ５０２、第１のキャパシタ５０４、第２のインダクタ５０６、第２のキャパシタ５０８、第３のインダクタ５１０、または第３のキャパシタ５１２、あるいはその組合せを備えることができる。第１のインダクタ５０２、第１のキャパシタ５０４、第２のインダクタ５０６、第２のキャパシタ５０８、第３のインダクタ５１０、または第３のキャパシタ５１２、あるいはその組合せは、例えば、一連の集中要素として、実装することができる。
いくつかの実施形態では、第２のインダクタ５０６および第２のキャパシタ５０８のためのポジション／ロケーションは、性能に影響を及ぼすことなく、入れ替えることができる。追加として、または代替として、いくつかの実施形態では、第３のインダクタ５１０および第３のキャパシタ５１２のためのポジション／ロケーションは、性能に影響を及ぼすことなく、入れ替えることができる。その上、いくつかの実施形態では、バンドパス回路４０２は、図５に示したものとは異なる数のユニット・セルを備えることができる。
１つの態様では、第２のインダクタ５０６は、マイクロ波ポート１１６に電気的に連結することができる。さらに、第２のインダクタ５０６は、第２のキャパシタ５０８に電気的に連結することができる。第２のキャパシタ５０８は、第１のインダクタ５０２、第１のキャパシタ５０４、および第３のインダクタ５１０に電気的に連結することもできる。第１のインダクタ５０２および第１のキャパシタ５０４は、並行に実装することができる。さらに、第１のインダクタ５０２および第１のキャパシタ５０４は、電気接地に電気的に連結することができる。第３のインダクタ５１０は、第３のキャパシタ５１２に電気的に連結することもできる。第３のキャパシタ５１２は、共通回路１０６およびＤＣ回路１０２（例えば、ＤＣ回路１０２のバンドストップ回路１２０）に電気的に連結することもできる。
非限定的な例では、第１のインダクタ５０２は、およそ０．１５６ナノヘンリー（ｎＨ）に等しいインダクタンス値を備えることができ、第１のキャパシタ５０４は、約３．３２ｐＦに等しい静電容量値を備えることができ、第２のインダクタ５０６は、およそ１２．１ｎＨに等しいインダクタンス値を備えることができ、第２のキャパシタ５０８は、およそ４２．７フェムトファラッド（ｆＦ）に等しい静電容量値を備えることができ、第３のインダクタ５１０は、約１２．１ｎＨに等しいインダクタンス値を備えることができ、第３のキャパシタ５１２は、およそ４２．７ｆＦに等しい静電容量値を備えることができる。それでも、第１のインダクタ５０２、第１のキャパシタ５０４、第２のインダクタ５０６、第２のキャパシタ５０８、第３のインダクタ５１０、または第３のキャパシタ５１２、あるいはその組合せは、異なる値を備えることができる。
追加として、システム５００は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム５００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム５００を用いることによって、狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム５００を用いることによって向上させることもできる。
図６Ａ～図６Ｃは、本明細書で説明する１つまたは複数の実施形態による、図５のシステム５００の実装形態の例のシミュレーション結果の実例の非限定的なグラフを示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。図６Ａ～図６Ｃの例では、周波数をギガヘルツ（ＧＨｚ）で水平軸に示し、ｄＢを垂直軸に示す。
図６Ａは、シミュレーション結果による、ポート間の（例えば、ＤＣ回路１０２のＤＣポート１１４と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ６００を示す。図６Ｂは、シミュレーション結果による、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６とＤＣ回路１０２のＤＣポート１１４との間の）絶縁の実例の非限定的なグラフ６０２を示す。さらに、図６Ｃは、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６と共通回路１０６の共通ポート１１８との間の）伝送のシミュレーション結果の実例の非限定的なグラフ６０４を示す。図６Ｃは、７ＧＨｚの周辺の、およそ８００ＭＨｚの帯域幅が、マイクロ波ポート（例えば、マイクロ波回路１０４のマイクロ波ポート１１６）と共通ポート（例えば、共通回路１０６の共通ポート１１８）との間を通ることができることを示す。
図７は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のための回路のさらなる実施形態を備える実例の非限定的なシステム７００のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
システム７００は、例えば、超電導デバイス（例えば、超電導回路）であってもよい。１つの実施形態では、システム７００は、超電導結合器に関連したものであってもよい。別の実施形態では、システム７００は、超電導分離器に関連したものであってもよい。いくつかの実施形態では、システム７００は、チップ上で実現することができる。
システム７００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える。図７に示した実施形態では、ＤＣ回路１０２は、回路７０２を備えることができ、マイクロ波回路１０４は、回路７０４を備えることができる。１つの態様では、回路７０２は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内の１つまたは複数のマイクロ波信号の伝送の阻止を容易にすることができる。さらに、回路７０４は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内の１つまたは複数のマイクロ波信号の伝送を可能にすることを容易にすることができる。
回路７０２は、キャパシタ７０６および伝送回線７０８を備えることができる。伝送回線７０８は、例えば、４分の１波長伝送回線であってもよく、ここで、波長は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの中心周波数に関連した波長を指す。キャパシタ７０６および伝送回線７０８は、ＤＣポート１１４に電気的に連結することができる。キャパシタ７０６は、電気接地に電気的に連結することもできる。伝送回線７０８は、共通回路１０６およびマイクロ波回路１０４（例えば、マイクロ波回路１０４のキャパシタ７１０）に電気的に連結することもできる。
１つの例では、伝送回線７０８およびキャパシタ７０６は、７ＧＨｚを中心とする大きい帯域幅内のマイクロ波信号を阻止することができる。１つの態様では、システム７００は、広帯域通信に関連したマイクロ波信号に関する１つの実装形態で用いることができる。非限定的な例では、キャパシタ７０６は、およそ２０ｐＦに等しい静電容量値を備えることができ、伝送回線７０８は、およそ５０オームに等しいインピーダンス値を備えることができ、キャパシタ７１０は、約１０ｐＦに等しい静電容量値を備えることができる。それでも、キャパシタ７０６、伝送回線７０８、またはキャパシタ７１０、あるいはその組合せは、異なる値を有してもよい。
追加として、システム７００は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム７００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム７００を用いることによって、狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム７００を用いることによって向上させることもできる。
図８Ａ～図８Ｃは、本明細書で説明する１つまたは複数の実施形態による、図７のシステム７００の実装形態の例のシミュレーション結果の実例の非限定的なグラフを示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。図８Ａ～図８Ｃの例では、周波数をＧＨｚで水平軸に示し、ｄＢを垂直軸に示す。
図８Ａは、シミュレーション結果による、ポート間の（例えば、ＤＣ回路１０２のＤＣポート１１４と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ８００を示す。図８Ｂは、シミュレーション結果による、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６とＤＣ回路１０２のＤＣポート１１４との間の）絶縁の実例の非限定的なグラフ８０２を示す。図示のように、広い周波数帯域にわたって、およそ－３５ｄＢにおいて絶縁があってもよい。さらに、図８Ｃは、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ８０４を示す。図示のように、帯域幅は、およそ９．７ＧＨｚであってもよい。
図９は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のための回路の別の実施形態を備える実例の非限定的なシステム９００のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
システム９００は、例えば、超電導デバイス（例えば、超電導回路）であってもよい。１つの実施形態では、システム９００は、超電導結合器に関連したものであってもよい。別の実施形態では、システム９００は、超電導分離器に関連したものであってもよい。いくつかの実施形態では、システム９００は、チップ上で実現することができる。システム９００は、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える。
図９に示した実施形態では、ＤＣ回路１０２は、回路９０２を備えることができ、マイクロ波回路１０４は、回路９０４を備えることができる。１つの態様では、回路９０２は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内の１つまたは複数のマイクロ波信号の伝送の阻止を容易にすることができる。さらに、回路９０４は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの帯域幅内の１つまたは複数のマイクロ波信号の伝送を可能にすることを容易にすることができる。
回路９０２は、第１のキャパシタ９０６、第１の伝送回線９０８、第２のキャパシタ９１０、および第２の伝送回線９１２を備えることができる。第１の伝送回線９０８および第２の伝送回線９１２は、例えば、４分の１波長伝送回線であってもよく、ここで、用語「波長」は、ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスの中心周波数に関連した波長を指す。第１のキャパシタ９０６および第１の伝送回線９０８は、ＤＣポート１１４に電気的に連結することができる。第１のキャパシタ９０６は、電気接地に電気的に連結することもできる。第１の伝送回線９０８は、第２のキャパシタ９１０および第２の伝送回線９１２に電気的に連結することもできる。第２のキャパシタ９１０は、電気接地に電気的に連結することもできる。さらに、第２の伝送回線９１２は、共通回路１０６およびマイクロ波回路１０４（例えば、マイクロ波回路１０４のキャパシタ９１４）に電気的に連結することもできる。
１つの例では、第１の伝送回線９０８の長さは、１１ＧＨｚにおける４分の１波長に等しくてもよく、第２の伝送回線９１２の長さは、７ＧＨｚにおける４分の１波長に等しくてもよい。１つの態様では、システム９００は、高絶縁または広帯域あるいはその両方の通信に関連したマイクロ波信号に関する１つの実装形態で用いることができる。
非限定的な例では、第１のキャパシタ９０６は、およそ２０ｐＦに等しい静電容量値を備えることができ、第１の伝送回線９０８は、約５０オームに等しいインピーダンス値を備えることができ、第２のキャパシタ９１０は、およそ２０ｐＦに等しい静電容量値を備えることができ、第２の伝送回線９１２は、約５０オームに等しいインピーダンス値を備えることができ、キャパシタ９１４は、およそ１０ｐＦに等しい静電容量値を備えることができる。それでも、第１のキャパシタ９０６、第１の伝送回線９０８、第２のキャパシタ９１０、第２の伝送回線９１２、またはキャパシタ９１４、あるいはその組合せは、本明細書で論じる値とは異なる値を備えることができる。
追加として、システム９００は、従来のＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のデバイスと比較して、様々な長所をもたらすことができる。例えば、システム９００を用いることによって、ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方を、オンチップ超電導回路として実現することができる。ＤＣ電流とマイクロ波信号の結合器または分離器あるいはその両方のマイクロ波帯域幅を改善することもできる。ＤＣ回路１０２、マイクロ波回路１０４、または共通回路１０６、あるいはその組合せを備える超電導デバイスを、システム９００を用いることによって狭帯域通信または広帯域通信のために提供することもできる。その上、ＤＣ回路１０２、マイクロ波回路１０４、および共通回路１０６を備える超電導デバイスのＤＣポートとマイクロ波ポートとの間の絶縁を、システム９００を用いることによって向上させることもできる。
図１０Ａ～図１０Ｃは、本明細書で説明する１つまたは複数の実施形態による、図９のシステム９００の実装形態の例のシミュレーション結果の実例の非限定的なグラフを示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。図１０Ａ～図１０Ｃの例では、周波数をＧＨｚで水平軸に示し、ｄＢを垂直（またはＹ）軸に示す。
図１０Ａは、シミュレーション結果による、ポート間の（例えば、ＤＣ回路１０２のＤＣポート１１４と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ１０００を示す。図１０Ｂは、シミュレーション結果による、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６とＤＣ回路１０２のＤＣポート１１４との間の）絶縁の実例の非限定的なグラフ１００２を示す。図示のように、広帯域にわたって、およそ－６７ｄＢにおいて絶縁があってもよい。さらに、図１０Ｃは、ポート間の（例えば、マイクロ波回路１０４のマイクロ波ポート１１６と共通回路１０６の共通ポート１１８との間の）伝送の実例の非限定的なグラフ１００４を示す。図示のように、帯域幅は、およそ９．７ＧＨｚであってもよい。
図１１は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための実例の非限定的な方法１１００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１１００は、１１０２で始まり、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号（例えば、結合信号１１２）をサポートする共通回路（例えば、共通回路１０６）を形成する。さらに、方法の１１０４において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端を共通回路の第１の終端に動作可能なように連結することができる。
ＤＣ回路は、バンドストップ回路（例えば、バンドストップ回路１２０）を備えることができる。さらに、マイクロ波回路は、キャパシタ（例えば、キャパシタ１２２）を備えることができる。１つの例では、バンドストップ回路は、ＤＣ電流をサポートし、超電導デバイスの帯域幅の範囲内にあるマイクロ波信号を阻止するバンドストップ・フィルタで形成することができる。
図１２は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ回路およびマイクロ波回路に共通回路を連結するための実例の非限定的な方法１２００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１２００は、１２０２で始まり、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号（例えば、結合信号１１２）をサポートする共通回路（例えば、共通回路１０６）を形成する。ＤＣ回路は、バンドストップ回路（例えば、バンドストップ回路１２０）を備えることができる。さらに、マイクロ波回路は、キャパシタ（例えば、キャパシタ１２２）を備えることができる。
方法の１２０４において、共通ノード（例えば、共通ノード１２４）を共通回路の第１の終端に形成することができる。さらに、方法１２００の１２０６において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端を共通ノードに動作可能なように連結することができる。
さらなる実装形態では、方法１２００は、１２０８において、ＤＣ回路の第２の終端をＤＣポート（例えば、ＤＣポート１１４）に、マイクロ波回路の第２の終端をマイクロ波ポート（例えば、マイクロ波ポート１１６）に、および共通回路の第２の終端を共通ポート（例えば、共通ポート１１８）に動作可能なように連結することを含むことができる。ＤＣポートは、ＤＣ電流をサポートすることができ、マイクロ波ポートは、マイクロ波信号をサポートすることができ、共通ポートは、ＤＣ電流とマイクロ波信号をサポートすることができる。
図１３は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ回路、マイクロ波回路、および共通回路を形成するための実例の非限定的な方法１３００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１３００は、１３０２で始まり、ＤＣ回路（例えば、ＤＣ回路１０２）の第１の部分およびマイクロ波回路（例えば、マイクロ波回路１０４）の第１の部分のパターンを、ウエハ上に堆積した第１の超電導膜につける。例えば、第１の超電導膜にパターンをつけることは、方法１３００の１３０４において、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣポート（例えば、ＤＣポート１１４）、およびマイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波ポート（例えば、マイクロ波ポート１１６）のパターンを、第１の超電導膜につけることを含むことができる。
１３０６において、方法１３００は、第１の超電導膜上に堆積した誘電体膜にパターンをつけることを含むことができる。さらに、１３０８において、方法１３００は、ＤＣ回路の第２の部分、マイクロ波回路の第２の部分、ならびに共通回路（例えば、共通回路１０６および共通ポート１１８）のパターンを、誘電体膜上に堆積した第２の超電導膜につけることを含むことができる。１つの例では、第１の超電導膜にパターンをつけることは、ＤＣ電流をサポートするＤＣポート（例えば、ＤＣポート１１４）、およびマイクロ波信号とＤＣ電流をサポートする共通ポート（例えば、共通ポート１１８）のパターンを、第１の超電導膜につけることを含むことができる。第２の超電導膜にパターンをつけることは、マイクロ波信号をサポートするマイクロ波ポート（例えば、マイクロ波ポート１１６）にパターンをつけることを含むことができる。
いくつかの実施形態によれば、第１の超電導膜は、第１の厚さで堆積させることができ、誘電体膜は、第２の厚さで堆積させることができ、第２の超電導膜は、第３の厚さで堆積させることができる。第３の厚さは、第１の厚さ、または第２の厚さ、あるいはその両方より大きくてもよい。
図１４は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ回路、マイクロ波回路、および共通回路を形成するための別の実例の非限定的な方法１４００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１４００は、１４０２で始まり、ＤＣ回路（例えば、ＤＣ回路１０２）の第１の部分、マイクロ波回路（例えば、マイクロ波回路１０４）の第１の部分、および共通回路（例えば、共通回路１０６）のパターンを、ウエハ上に堆積した第１の超電導膜につける。方法１４００の１４０４において、第１の超電導膜上に堆積した誘電体膜にパターンをつけることができる。さらに、１４０６において、方法１４００は、ＤＣ回路の第２の部分およびマイクロ波回路の第２の部分のパターンを、誘電体膜上に堆積した第２の超電導膜につけることを含むことができる。
１つの例では、第１の超電導膜にパターンをつけることは、ＤＣ電流をサポートするＤＣポート（例えば、ＤＣポート１１４）、マイクロ波信号をサポートするマイクロ波ポート（例えば、マイクロ波ポート１１６）、およびマイクロ波信号とＤＣ電流をサポートする共通ポート（例えば、共通ポート１１８）のパターンを、第１の超電導膜につけることを含むことができる。別の例では、第１の超電導膜にパターンをつけることは、ＤＣ電流をサポートするＤＣポート、およびマイクロ波信号とＤＣ電流をサポートする共通ポートのパターンを、第１の超電導膜につけることを含むことができる。この例に付け加えて、第２の超電導膜にパターンをつけることは、マイクロ波信号をサポートするマイクロ波ポートにパターンをつけることを含むことができる。
図１５は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の別の実施形態の製造のための実例の非限定的な方法１５００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１５００は、１５０２で始まり、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号をサポートする共通回路（例えば、共通回路１０６）を形成する。ＤＣ回路は、バンドストップ回路（例えば、バンドストップ回路１２０）を備えることができ、マイクロ波回路は、バンドパス回路（例えば、バンドパス回路４０２）を備えることができる。さらに、方法の１５０４において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端は、共通回路の第１の終端に動作可能なように連結することができる。
図１６は、本明細書で説明する１つまたは複数の実施形態による、バンドストップ回路およびバンドパス回路を備えるＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための実例の非限定的な方法１６００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１６００の１６０２において、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）を形成することができる。ＤＣ回路を形成することは、１６０４において、ＤＣ電流をサポートし、超電導デバイスの帯域幅の範囲内のマイクロ波信号を阻止するバンドストップ・フィルタでバンドストップ回路（例えば、バンドストップ回路１２０）を形成することを含むことができる。
方法１６００の１６０６において、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）を形成することができる。マイクロ波回路を形成することは、方法１６００の１６０８において、超電導回路のマイクロ波帯域幅の範囲内のマイクロ波信号の伝送を可能にし、ＤＣ電流を阻止するバンドパス・フィルタでバンドパス回路（例えば、バンドパス回路４０２）を形成することを含むことができる。
さらに、方法の１６１０において、ＤＣ電流とマイクロ波信号をサポートする共通回路（例えば、共通回路１０６）を形成することができる。方法１６００の１６１２において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端を共通回路の第１の終端に動作可能なように連結することができる。
図１７は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ回路、マイクロ波回路、および共通回路を連結するための、実例の非限定的な方法１７００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１７００は、１７０２で始まり、このとき、共通回路（例えば、共通回路１０６）の第１の終端に共通ノード（例えば、共通ノード１２４）を形成することができる。共通回路は、ＤＣ電流（例えば、ＤＣ電流１０８）とマイクロ波信号（例えば、マイクロ波信号１１０）をサポートすることができる。方法１７００の１７０４において、ＤＣ回路（例えば、ＤＣ回路１０２）の第１の終端およびマイクロ波回路（例えば、マイクロ波回路１０４）の第１の終端を共通ノードに動作可能なように連結することができる。
いくつかの実装形態によれば、方法１７００は、１７０６において、ＤＣ回路の第２の終端をＤＣポート（例えば、ＤＣポート１１４）に、マイクロ波回路の第２の終端をマイクロ波ポート（例えば、マイクロ波ポート１１６）に、および共通回路の第２の終端を共通ポート（例えば、共通ポート１１８）に動作可能なように連結することを含むことができる。ＤＣポートは、ＤＣ電流をサポートすることができる。マイクロ波ポートは、マイクロ波信号をサポートすることができる。共通ポートは、ＤＣ電流とマイクロ波信号をサポートすることができる。
図１８は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方を製造するための実例の非限定的な方法１８００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１８００は、１８０２で始まり、このとき、ウエハに堆積した第１の超電導膜は、マイクロ波回路（例えば、マイクロ波回路１０４）のためのインダクタのパターンをつけることができる。さらに、方法１８００の１８０４において、第１の超電導膜に堆積した第２の超電導膜にパターンをつけることができる。１つの実施形態によれば、第１の超電導膜にパターンをつけることは、ＤＣ回路（例えば、ＤＣ回路１０２）、共通回路（例えば、共通回路１０６）、およびマイクロ波回路の第１の部分にパターンをつけることを含むことができる。本実施形態に付け加えて、第２の超電導膜にパターンをつけることは、マイクロ波回路の第２の部分にパターンをつけることを含むことができる。
別の実装形態によれば、第１の超電導膜にパターンをつけることは、マイクロ波回路の第１の部分にパターンをつけることを含むことができる。本実装形態に付け加えて、第２の超電導膜にパターンをつけることは、ＤＣ回路、共通回路、およびマイクロ波回路の第２の部分にパターンをつけることを含むことができる。
方法１８００の１８０６において、第２の超電導膜上に堆積した誘電体膜にパターンをつけることができる。さらに、１８０８において、誘電体膜上および基板上に堆積した第３の超電導膜にパターンをつけることができる。第３の超電導膜は、第２の超電導膜および第１の超電導膜との接点を形成することができる。
図１９は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のための別の実例の非限定的な方法１９００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法１９００は、１９０２で始まり、このとき、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号をサポートする共通回路（例えば、共通回路１０６）を形成することができる。ＤＣ回路は、第１のキャパシタ（例えば、キャパシタ７０６）によってシャントされた第１の４分の１波長伝送回線（例えば、伝送回線７０８）を備えることができる。方法の１９０４において、ＤＣ回路の第１の部分およびマイクロ波回路の第１の部分に（例えば、共通ノード１２４を介して）共通回路を動作可能なように連結することができる。
１つの実装形態によれば、ＤＣ回路を形成することは、第１の４分の１波長伝送回線を電気接地にシャントするために第１のキャパシタを使用することを含むことができる。本実装形態に付け加えて、マイクロ波回路を形成することは、第２のキャパシタ（例えば、キャパシタ７１０）をマイクロ波回路に挿入することを含むことができる。
別の実装形態によれば、ＤＣ回路を形成することは、第１の４分の１波長伝送回線（例えば、第１の伝送回線９０８）を電気接地にシャントするために第１のキャパシタ（例えば、第１のキャパシタ９０６）を、および第２の４分の１波長伝送回線（例えば、第２の伝送回線９１２）を電気接地にシャントするために第２のキャパシタ（例えば、第２のキャパシタ９１０）を使用することを含むことができる。本実装形態に付け加えて、マイクロ波回路を形成することは、第３のキャパシタ（例えば、キャパシタ９１４）をマイクロ波回路に挿入することを含むことができる。
図２０は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のためのさらなる実例の非限定的な方法２０００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法の２００２において、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号をサポートする共通回路（例えば、共通回路１０６）を形成することができる。例えば、ＤＣ回路を形成することは、第１の４分の１波長伝送回線（例えば、伝送回線７０８）をキャパシタ（例えば、キャパシタ７０６）でシャントすることを含むことができる。さらに、マイクロ波回路を形成することは、キャパシタ（例えば、キャパシタ７１０）をマイクロ波回路に挿入することを含むことができる。さらに、方法２０００の２００４において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端に（例えば、共通ノード１２４を介して）共通回路を動作可能なように連結することができる。
いくつかの実装形態によれば、方法２０００は、２００６において、第１の４分の１波長伝送回線（例えば、第１の伝送回線９０８）を電気接地にシャントするために第１のキャパシタ（例えば、第１のキャパシタ９０６）を、および第２の４分の１波長伝送回線（例えば、第２の伝送回線９１２）を電気接地にシャントするために第２のキャパシタ（例えば、第２のキャパシタ９１０）を使用することを含むことができる。これらの実装形態に付け加えて、マイクロ波回路を形成することは、第３のキャパシタ（例えば、キャパシタ９１４）をマイクロ波回路に挿入することを含むことができる。
図２１は、本明細書で説明する１つまたは複数の実施形態による、ＤＣ電流とマイクロ波信号の超低温結合器または超低温分離器あるいはその両方の製造のためのさらに別の実例の非限定的な方法２１００の流れ図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
方法の２１０２において、ＤＣ電流（例えば、ＤＣ電流１０８）をサポートするＤＣ回路（例えば、ＤＣ回路１０２）、マイクロ波信号（例えば、マイクロ波信号１１０）をサポートするマイクロ波回路（例えば、マイクロ波回路１０４）、およびＤＣ電流とマイクロ波信号をサポートする共通回路（例えば、共通回路１０６）を形成することができる。例えば、ＤＣ回路を形成することは、第１の４分の１波長伝送回線（例えば、第１の伝送回線９０８）を第１のキャパシタ（例えば、第１のキャパシタ９０６）で、および第２の４分の１波長伝送回線（例えば、第２の伝送回線９１２）を第２のキャパシタ（例えば、第２のキャパシタ９１０）でシャントすることを含むことができる。この例に付け加えて、マイクロ波回路を形成することは、第３のキャパシタ（例えば、キャパシタ９１４）をマイクロ波回路に挿入することを含むことができる。さらに、方法２１００の２１０４において、ＤＣ回路の第１の終端およびマイクロ波回路の第１の終端を、（例えば、共通ノード１２４を介して）共通回路の第１の終端に動作可能なように連結することができる。
いくつかの実装形態によれば、方法２１００は、ＤＣ回路の第２の終端にＤＣポート（例えば、ＤＣポート１１４）を、マイクロ波回路の第２の終端にマイクロ波ポート（例えば、マイクロ波ポート１１６）を、および共通回路の第２の終端に共通ポート（例えば、共通ポート１１８）を形成することを含むことができる。ＤＣポートは、ＤＣ電流をサポートすることができ、マイクロ波ポートは、マイクロ波信号をサポートすることができ、共通ポートは、ＤＣ電流とマイクロ波信号をサポートすることができる。
図２２は、本明細書で説明する１つまたは複数の実施形態による、製造することができる実例の非限定的な回路２２００を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
回路２２００の実例のプロセス・フローを論じる。回路を形成するために、プロセス・フローは、ブランケット・ウエハで始まる。ウエハの表面は、洗浄することができる。洗浄時または洗浄後、第１の超電導膜をウエハ表面に堆積させることができる。１つの実装形態によれば、第１の超電導膜は、回路２２００の第１の部分を備えるようにパターンをつけることができる。例えば、第１の部分は、ＤＣポート１１４、共通ポート１１８、第１の伝送回線９０８、および第２の伝送回線９１２を備えることができる。さらに、第１の部分は、第１のキャパシタ９０６（Ｃ１）の第１のパッド２２０２、第２のキャパシタ９１０（Ｃ２）の第１のパッド２２０４、およびキャパシタ９１４（Ｃ３）の第１のパッド２２０６を備えることができる。いくつかの実装形態によれば、第１の部分は、必要なら、グランド（ＧＮＤ）プレーンを含むことができる。さらに、いくつかの実装形態では、（例えば、規定のサイズより小さい）キャパシタ９１４のサイズに応じて、キャパシタ全体（例えば、第１のパッド２２０６および第２のパッド２２０８）に、（例えば、フィンガ・キャパシタのように）パターンをつけることができる。両方のパッド（例えば、第１のパッド２２０６と第２のパッド２２０８）について、第１の超電導膜にパターンをつける場合、マイクロ波ポート１１６も、第１の部分の一部のようにパターンをつけることができる。
第１の超電導膜にパターンをつけると同時に、またはその後、必要に応じて表面を洗浄することができる。オーバーラップ・キャパシタ誘電体のために、誘電体膜を堆積させることができる。パターンをつけた第１の超電導膜からのステップ端が覆われることになる場合、誘電体膜は、第１の超電導膜より厚くならなければならない。いくつかの実装形態によれば、誘電体膜は、約１．０１倍から２．２５倍の範囲まで、第１の超電導膜より厚くてもよい。例えば、誘電体膜は、１．５倍まで、第１の超電導膜より厚くてもよく、または第１の超電導膜の厚さの２倍であってもよい。いくつかの実装形態によれば、誘電体膜は、等角的に堆積させることができ、第１の超電導膜より薄くてもよく、同じ厚さでもよく、または厚くてもよい。誘電体膜は、回路のために、必要に応じて、パターンをつける（例えば、エッチングする）ことができる。誘電体膜は、少なくともオーバーラップ・キャパシタ・エリア内にとどまっていなければならない。
誘電体膜にパターンをつけると同時に、またはその後、第２の超電導膜を堆積させることができる。いくつかの実装形態によれば、第２の超電導膜は、第１の超電導膜に対するエッチング選択比を有することができる。
第２の超電導膜は、回路２２００の第２の部分を備えるようにパターンをつける（例えば、エッチングする）ことができる。例えば、第２の部分は、マイクロ波ポート１１６、第１のキャパシタ９０６の第２のパッド２２１０、第２のキャパシタ９１０の第２のパッド２２１２、およびキャパシタ９１４の第２のパッド２２０８を備えることができる。
いくつかの実装形態によれば、第１の超電導膜にパターンをつけた第１の部分は、マイクロ波ポート１１６、第１のキャパシタ９０６の第２のパッド２２１０、第２のキャパシタ９１０の第２のパッド２２１２、キャパシタ９１４の第２のパッド２２０８を備えることができる。これらの実装形態に付け加えて、第１の部分は、必要なら、グランド（ＧＮＤ）プレーンを含むことができる。さらに、いくつかの実装形態では、（例えば、規定のサイズより小さい）キャパシタ９１４のサイズに応じて、キャパシタ全体（例えば、第１のパッド２２０６および第２のパッド２２０８）に、第１の部分のパターンを（例えば、フィンガ・キャパシタのように）つけることができる。これらの実装形態に付け加えて、第２の部分は、ＤＣポート１１４、共通ポート１１８、第１の伝送回線９０８、および第２の伝送回線９１２を備えることができる。さらに、第２の部分は、第１のキャパシタ９０６（Ｃ１）の第１のパッド２２０２、第２のキャパシタ９１０（Ｃ２）の第１のパッド２２０４、およびキャパシタ９１４（Ｃ３）の第１のパッド２２０６を備えることができる。
回路２２００の製造を、エッチング・プロセス・フローについて論じてきたが、製造は、いくつかの実装形態によるリフト・オフ・プロセス・フローを使用して実施することができる。さらに、いくつかの実装形態では、エッチングとリフト・オフの組合せを、様々なプロセス・フローに利用することができる。
図２３は、本明細書で説明する１つまたは複数の実施形態による、製造することができる別の実例の非限定的な回路２３００を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。
回路２３００のための実例のエッチング・プロセス・フローを次に説明する。回路２３００を形成するために、プロセス・フローは、ブランケット・ウエハの表面を洗浄することで始まる。洗浄時または洗浄後、高カイネティック・インダクタンス（薄型）超電導膜（例えば、第１の超電導膜）をウエハ上に堆積させることができる。第１の超電導膜は、１つまたは複数の大きいインダクタを備えるようにパターンをつけることができる。例えば、第１の超電導膜は、第１のインダクタ５０２、第２のインダクタ５０６、および第３のインダクタ５１０を備えるようにパターンをつけることができる。
第１の超電導膜にパターンをつけると同時に、またはその後、第２の超電導膜を堆積させることができる。第２の超電導膜は、高カイネティック・インダクタンス超電導膜（例えば、第１の超電導膜）に十分接触しなければならない。１つの例では、接点を作るために、堆積の前に、その場で表面洗浄を実施することができる。いくつかの実装形態によれば、第２の超電導膜は、高カイネティック・インダクタンス超電導膜（例えば、第１の超電導膜）に対するエッチング選択比を有することができる。
第２の超電導膜は、回路２３００の第１の部分を備えるようにパターンをつけることができる。例えば、第１の部分は、接地への第１のキャパシタ５０４の第１のパッド２３０２、第２のキャパシタ５０８の第１のパッド２３０４、および第３のキャパシタ５１２の第１のパッド２３０６を備えることができる。
必要なら、表面を洗浄することができ、（オーバーラップ・キャパシタ誘電体のための）誘電体膜を堆積させることができる。パターンをつけた第２の超電導膜からのステップ端が覆われることになる場合、誘電体膜は、第２の超電導膜より厚くならなければならない。いくつかの実装形態によれば、誘電体膜は、約１．０１倍から２．２５倍の範囲まで、第２の超電導膜より厚くてもよい。１つの実装形態では、誘電体膜は、第２の超電導膜の厚さの約１．５倍であってもよい。別の実装形態によれば、誘電体膜は、第２の超電導膜の厚さの約２倍であってもよい。いくつかの実装形態によれば、誘電体膜は、等角的に堆積させることができ、第２の超電導膜より薄くてもよい。誘電体膜は、回路２３００のために、必要に応じて、パターンをつける（例えば、エッチングする）ことができる。誘電体膜は、少なくともオーバーラップ・キャパシタ・エリアに残っていなければならない（例えば、このエリアから離れてエッチングされない）ことに留意されたい。
第３の超電導膜を堆積させることができる。第３の超電導膜は、高カイネティック・インダクタンス超電導膜（例えば、第１の超電導膜）に十分接触しなければならない。いくつかの実装形態では、第３の超電導膜は、第１の超電導膜および第２の超電導膜に対するエッチング選択比を有することができる。
第３の超電導膜は、残りの回路（例えば、回路２３００の第２の部分）を備えるようにパターンをつける（例えば、エッチングする）ことができる。例えば、第３の超電導膜にパターンをつけることは、第１のキャパシタ５０４の第２のパッド２３０８、第２のキャパシタ５０８の第２のパッド２３１０、第３のキャパシタ５１２の第２のパッド２３１２、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ）、ＤＣポート１１４、マイクロ波ポート１１６、および共通ポート１１８にパターンをつけることを含むことができる。
いくつかの実装形態によれば、第２の超電導膜および第３の超電導膜にそれぞれパターンをつけた構造は、入れ替えることができる。例えば、回路の第１の部分は、第１のキャパシタ５０４の第２のパッド２３０８、第２のキャパシタ５０８の第２のパッド２３１０、第３のキャパシタ５１２の第２のパッド２３１２、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ）、ＤＣポート１１４、マイクロ波ポート１１６、および共通ポート１１８を備えることができる。さらに、第２の部分は、接地への第１のキャパシタ５０４の第１のパッド２３０２、第２のキャパシタ５０８の第１のパッド２３０４、および第３のキャパシタ５１２の第１のパッド２３０６を備えることができる。マイクロ波ポート１１６は、３つの超電導膜のいずれかの上に含まれること／いずれかにおいてパターンをつけられることができるということに留意されたい。
高カイネティック・インダクタンス超電導インダクタの値は、例えば、窒化ニオブ（ＮｂＮ）ナノワイヤ・スーパーインダクタを備えることができ、厚さおよそ２０ナノメートル（ｎｍ）、スクエア当たりのカイネティック・インダクタンス（Ｌｋ）およそ８２ｐＨ／スクエアを備えることができる。４０ｎｍ幅の回線について、約２ｍＨ／ｍの単位長さ当たりのカイネティック・インダクタンスを得ることができる。１２ｎＨインダクタを得るために、長さ６マイクロメートル（μｍ）のナノワイヤを利用することができる。
別の例では、高カイネティック・インダクタンス超電導インダクタの値は、厚さおよそ２０ｎｍ、スクエア当たりのＬｋおよそ３２９ｐＨ／スクエアを有する（アルミニウム薄膜に酸素不純物を添加した）酸化アルミニウム・ワイヤを備えることができる。さらに、およそ２０ｎｍの厚さにおける窒化ニオブチタン（ＮｂＴｉＮ）は、およそ２０ｐＨ／スクエアを生じることができる。
およそ３００オーム程度の特性インピーダンスを有する伝送回線を作るために、厚さ３５０μｍの基板上に実装された、幅およそ１μｍ、厚さ約１００ｎｍの長い蛇行Ｎｂ回線を利用することができる。例えば、約３．８ｎＨのインダクタンスを実現するために、長さ２．５ｍｍの超電導ワイヤを利用することができる。このような狭くて長い超電導回線の接地への静電容量は、数十ｆＦ程度である。３０ｆＦに対して、結果として生じる特性インピーダンスは、約３５６オームである。
図２３への参照を続けながら、回路２３００のためのリフト・オフ・プロセス・フローを説明する。回路２３００を形成するために、プロセス・フローは、ブランケット・ウエハの表面洗浄で始まる。高カイネティック・インダクタンス（薄型）超電導膜（例えば、第１の超電導膜）を堆積させることができる。第１の超電導膜は、エッチング・プロセスを通じるなどして、１つまたは複数の大きいインダクタを備えるようにパターンをつけることができる。例えば、第１の超電導膜は、第１のインダクタ５０２、第２のインダクタ５０６、および第３のインダクタ５１０を備えるようにパターンをつけることができる。
第１の超電導膜にパターンをつけると同時に、またはその後、第２の超電導膜のためのレジスト・マスク（またはハード・マスク）を露光し、現像する。第２の超電導膜は、回路２３００の第１の部分を備えることができる。例えば、第１の部分は、接地への第１のキャパシタ５０４の第１のパッド２３０２、第２のキャパシタ５０８の第１のパッド２３０４、第３のキャパシタ５１２の第１のパッド２３０６を備えることができる。第２の超電導膜は、高カイネティック・インダクタンス超電導膜（例えば、第１の超電導膜）に十分接触しなければならない。いくつかの実装形態によれば、堆積の前に、その場で、表面洗浄が必要になる可能性がある。
必要なら、表面を洗浄することができる。さらに、オーバーラップ・キャパシタ誘電体のために、パターンをつけた誘電体膜を堆積させることができる。パターンをつけた第２の超電導膜からのステップ端が覆われることになる場合、誘電体膜は、第２の超電導膜より厚くなければならない。いくつかの実装形態によれば、誘電体膜は、約１．０１倍から２．２５倍の範囲まで、第２の超電導膜より厚くてもよい。１つの実装形態では、誘電体膜は、第２の超電導膜の厚さの約１．５倍であってもよい。別の実装形態によれば、誘電体膜は、第２の超電導膜の厚さの約２倍であってもよい。さらに別の実装形態によれば、誘電体膜は、等角的に堆積させることができ、第２の超電導膜より厚くてもよく、同じ厚さでもよく、または薄くてもよい。
誘電体は、少なくともオーバーラップ・キャパシタ・エリアに残っていなければならないということに留意されたい。いくつかの実装形態によれば、（例えば、重複電極間に堆積した誘電体を必要としない）フィンガ・キャパシタのように、小さい静電容量を実装することができる。
いくつかの実装形態によれば、パターンをつけた誘電体は、堆積およびエッチングによって実現することができる。いくつかの実装形態では、パターンをつけた誘電体は、レジスト・マスク／ハード・マスクを通じたリフト・オフによって実現することができる。
第３の超電導膜のためのレジスト・マスク（またはハード・マスク）を露光し、現像することができる。その後、残りの回路（例えば、回路２３００の第２の部分）のために第３の超電導膜を堆積し、リフト・オフする。第３の超電導膜は、高カイネティック・インダクタンス超電導膜（例えば、第１の超電導膜）に十分接触しなければならないことに留意されたい。
いくつかの実装形態によれば、第２の部分は、第１のキャパシタ５０４の第２のパッド２３０８、第２のキャパシタ５０８の第２のパッド２３１０、第３のキャパシタ５１２の第２のパッド２３１２、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ）、ＤＣポート１１４、マイクロ波ポート１１６、および共通ポート１１８を備えることができる。
いくつかの実装形態によれば、第２の超電導膜および第３の超電導膜にそれぞれパターンをつけた構造は、入れ替えることができる。例えば、回路の第１の部分は、第１のキャパシタ５０４の第２のパッド２３０８、第２のキャパシタ５０８の第２のパッド２３１０、第３のキャパシタ５１２の第２のパッド２３１２、伝送回線のセット（例えば、第１の伝送回線２０２ａ、第２の伝送回線２０２ｂ、第３の伝送回線２０２ｃ、第４の伝送回線２０２ｄ、第５の伝送回線２０２ｅから第ｎの伝送回線２０２ｎ）、ＤＣポート１１４、マイクロ波ポート１１６、および共通ポート１１８を備えることができる。さらに、第２の部分は、接地への第１のキャパシタ５０４の第１のパッド２３０２、第２のキャパシタ５０８の第１のパッド２３０４、および第３のキャパシタ５１２の第１のパッド２３０６を備えることができる。マイクロ波ポート１１６は、３つの超電導膜のいずれかの上に含まれること／いずれかにおいてパターンをつけられることができるということに留意されたい。
説明を簡略化するために、方法またはコンピュータ実行方法あるいはその両方は、一連の行為として描写し、説明する。主題のイノベーションは、示した行為によって、または行為の順序によって、あるいはその両方によって限定されず、例えば、行為は、様々な順序で、または同時に、あるいはその両方で、および、本明細書で提示も説明もしていない他の行為とともに発生させることができることを理解し、認識されたい。さらに、開示の主題によるコンピュータ実行方法を実装するのに、全ての示した行為が必要とされ得るわけではない。さらに、コンピュータ実行方法は、代替として、状態図またはイベントを介した一連の相関状態として表せることを当業者は理解し、認識するであろう。追加として、以下に、および本明細書の全体にわたって開示したコンピュータ実行方法は、このようなコンピュータ実行方法のコンピュータへの輸送および転送を容易にするための製品に記憶することができることをさらに認識されたい。製品という用語は、本明細書で使用するように、任意のコンピュータ可読デバイスまたは記憶媒体からアクセス可能なコンピュータ・プログラムを包含することを意図するものである。
開示の主題の様々な態様についての背景を提供するために、図２４および以下の議論は、開示の主題の様々な態様を実装することができる適切な環境の全体的な説明を行うことを意図するものである。図２４は、本明細書で説明する１つまたは複数の実施形態を容易にすることができる実例の非限定的な動作環境のブロック図を示す。本明細書で説明する他の実施形態で用いる同様の要素の繰返しの説明は、簡潔さのために省略する。図２４を参照すると、本開示の様々な態様を実装するための適切な動作環境２４００は、コンピュータ２４１２を含むこともできる。コンピュータ２４１２は、処理ユニット２４１４、システム・メモリ２４１６、およびシステム・バス２４１８を含むこともできる。システム・バス２４１８は、システム・メモリ２４１６を含むがこれらに限定されないシステム構成要素を処理ユニット２４１４に連結する。処理ユニット２４１４は、様々な利用可能なプロセッサのいずれかであってもよい。デュアル・マイクロプロセッサおよび他のマルチプロセッサ・アーキテクチャも、処理ユニット２４１４として用いることができる。システム・バス２４１８は、インダストリアル・スタンダード・アーキテクチャ（ＩＳＡ）、マイクロチャネル・アーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（ＩＤＥ）、ＶＥＳＡローカル・バス（ＶＬＢ）、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスト・グラフィックス・ポート（ＡＧＰ）、Ｆｉｒｅｗｉｒｅ（ＩＥＥＥ１３９４）、およびスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）を含むがこれらに限定されない任意の多様な利用可能なバス・アーキテクチャを使用した、メモリ・バスもしくはメモリ・コントローラ、周辺機器バスもしくは外部バス、またはローカル・バス、あるいはその組合せを含むバス構造のいくつかのタイプのいずれかであってもよい。システム・メモリ２４１６は、揮発性メモリ２４２０および不揮発性メモリ２４２２を含むこともできる。基本入出力システム（ＢＩＯＳ）は、スタート・アップ中などに、コンピュータ２４１２内の要素間で情報を転送するための基本ルーチンを収め、不揮発性メモリ２４２２に記憶される。限定ではなく例証として、不揮発性メモリ２４２２は、リード・オンリ・メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリ２４２０は、外部キャッシュ・メモリとして機能するランダム・アクセス・メモリ（ＲＡＭ）を含むこともできる。限定ではなく例証として、ＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、拡張ＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓダイナミックＲＡＭなどの多くの形式で利用可能である。
コンピュータ２４１２は、取外し可能／取外し不能な、揮発性／不揮発性のコンピュータ記憶媒体を含むこともできる。図２４は、例えば、ディスク・ストレージ２４２４を示す。ディスク・ストレージ２４２４は、磁気ディスク・ドライブ、フロッピー（Ｒ）・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ－１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティックのようなデバイスを含むこともできるがこれらに限定されない。ディスク・ストレージ２４２４は、コンパクト・ディスクＲＯＭデバイス（ＣＤ－ＲＯＭ）、ＣＤ書込み可能ドライブ（ＣＤ－Ｒドライブ）、ＣＤ書換え可能ドライブ（ＣＤ－ＲＷドライブ）またはデジタル多用途ディスクＲＯＭドライブ（ＤＶＤ－ＲＯＭ）などの光ディスク・ドライブを含むがこれらに限定されない他の記憶媒体とは別々にまたは組み合わせて、記憶媒体を含むこともできる。ディスク・ストレージ２４２４のシステム・バス２４１８への接続を容易にするために、インターフェース２４２６などの、取外し可能または取外し不能なインターフェースが典型的に使用される。図２４は、適切な動作環境２４００で説明した、ユーザと、基本的なコンピュータ・リソースとの間の中間体として機能するソフトウェアも描写する。このようなソフトウェアは、例えば、オペレーティング・システム２４２８を含むこともできる。オペレーティング・システム２４２８は、ディスク・ストレージ２４２４に記憶することができ、コンピュータ２４１２のリソースを制御し、アロケートするように機能する。システム・アプリケーション２４３０は、例えば、システム・メモリ２４１６またはディスク・ストレージ２４２４に記憶された、プログラム・モジュール２４３２およびプログラム・データ２４３４を通じて、オペレーティング・システム２４２８によるリソースの管理を利用する。本開示は、様々なオペレーティング・システム、またはオペレーティング・システムの組合せとともに実装できることを認識されたい。ユーザは、入力デバイス２４３６を通じてコンピュータ２４１２にコマンドまたは情報を入力する。入力デバイス２４３６は、マウス、トラックボール、スタイラス、タッチ・パッド、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、パラボラ・アンテナ、スキャナ、ＴＶチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラ等などのポインティング・デバイスを含むがこれらに限定されない。これらおよび他の入力デバイスは、インターフェース・ポート２４３８を介してシステム・バス２４１８を通じて処理ユニット２４１４に接続する。インターフェース・ポート２４３８は、例えば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力デバイス２４４０は、入力デバイス２４３６と同じタイプのポートのうちのいくつかを使用する。したがって、例えば、ＵＳＢポートは、コンピュータ２４１２への入力を行うために、および、コンピュータ２４１２から出力デバイス２４４０に情報を出力するために、使用することができる。出力アダプタ２４４２は、数ある出力デバイス２４４０の中でも、モニタ、スピーカ、およびプリンタのようないくつかの出力デバイス２４４０があり、特殊なアダプタが必要であることを示すために示される。出力アダプタ２４４２は、限定ではなく例証として、出力デバイス２４４０とシステム・バス２４１８との間の接続の方法を提供するビデオおよびサウンド・カードを含む。リモート・コンピュータ２４４４などの他のデバイス、またはデバイスのシステム、あるいはその両方が、入力と出力の両方の能力を提供することに留意されたい。
コンピュータ２４１２は、リモート・コンピュータ２４４４などの、１つまたは複数のリモート・コンピュータへの論理接続を使用してネットワーク化された環境で動作することができる。リモート・コンピュータ２４４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ・ベースのアプライアンス、ピア・デバイス、または他の共通ネットワーク・ノードなどであってもよく、典型的には、コンピュータ２４１２について説明した要素の多くまたは全てを含むこともできる。簡潔さのために、リモート・コンピュータ２４４４とともに、メモリ・ストレージ・デバイス２４４６だけを示す。リモート・コンピュータ２４４４は、ネットワーク・インターフェース２４４８を通じてコンピュータ２４１２に論理的に接続され、次に、通信接続２４５０を介して物理的に接続される。ネットワーク・インターフェース２４４８は、ローカル・エリア・ネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、セルラー・ネットワーク等などの、ワイヤまたはワイヤレスあるいはその両方の通信ネットワークを包含する。ＬＡＮ技術は、光ファイバ分散データ・インターフェース（ＦＤＤＩ）、銅線分散データ・インターフェース（ＣＤＤＩ）、イーサネット（Ｒ）、トークン・リングなどを含む。ＷＡＮ技術は、ポイント・ツー・ポイント・リンク、サービス総合デジタル網（ＩＳＤＮ）のような回線交換ネットワークおよびこれらの変形形態、パケット交換ネットワーク、ならびにデジタル加入者線（ＤＳＬ）を含むがこれらに限定されない。通信接続２４５０は、ネットワーク・インターフェース２４４８をシステム・バス２４１８に接続するために用いられるハードウェア／ソフトウェアを指す。通信接続２４５０は、例証の明瞭さのために、コンピュータ２４１２の内側に示すが、コンピュータ２４１２の外部にあってもよい。ネットワーク・インターフェース２４４８への接続のためのハードウェア／ソフトウェアは、例示のためだけに、通常のテレフォン・グレード・モデム、ケーブル・モデムおよびＤＳＬモデムを含むモデム、ＩＳＤＮアダプタ、ならびにイーサネット（Ｒ）・カードなどの内部および外部技術を含むこともできる。
１つまたは複数の実施形態は、統合の任意の可能な技術的詳細レベルにあるシステム、回路、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せであってもよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（または複数の媒体）を含むことができる。コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持し、記憶することができる有形デバイスであってもよい。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述の任意の適切な組合せであってもよいがこれらに限定されない。コンピュータ可読記憶媒体のより具体的な例の完全に網羅されていないリストは、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ（ＲＯＭ）、消去可能プログラマブル・リード・オンリ・メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・オンリ・メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、命令が記録されたパンチ・カードまたは溝内隆起構造などの機械的にエンコードされたデバイス、および前述の任意の適切な組合せを含むこともできる。コンピュータ可読記憶媒体は、本明細書で使用するように、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の伝送媒体を通じて伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて伝送される電気信号などの、それ自体が一過性信号であると解釈されるべきではない。
本明細書で説明したコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれの計算／処理デバイスに、あるいは、例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワーク、もしくはワイヤレス・ネットワーク、またはその組合せといった、ネットワークを介して外部コンピュータまたは外部ストレージ・デバイスに、ダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを備えることができる。各計算／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受け取り、それぞれの計算／処理デバイス内のコンピュータ可読記憶媒体に記憶させるために、コンピュータ可読プログラム命令を転送する。本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路機器のための構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、もしくは同様のものなどのオブジェクト指向プログラミング言語、および、「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードであってもよい。コンピュータ可読プログラム命令は、全体的にユーザのコンピュータ上で、または、スタンド・アロン・ソフトウェア・パッケージとして部分的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、または全体的にリモート・コンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくは広域ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続することができ、または接続は、（例えば、インターネット・サービス・プロバイダを使用して、インターネットを通じて）外部コンピュータに対して行われてもよい。いくつかの実施形態では、例えば、プログラマブル・ロジック回路機器、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路機器は、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して、電子回路機器を個別化することによってコンピュータ可読プログラム命令を実行することができる。
本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照しながら本明細書で本発明の態様を説明する。流れ図またはブロック図あるいはその両方の各ブロック、ならびに流れ図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実装することができることが理解されよう。これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサによって実行する命令が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実装するための方法を作り出すべく、汎用コンピュータ、専用コンピュータ、または機械を生み出すための他のプログラム可能データ処理装置のプロセッサに提供することできる。これらのコンピュータ可読プログラム命令も、命令をその中に記憶したコンピュータ可読記憶媒体が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為の態様を実装する命令を含む製品を含むべく、コンピュータ可読記憶媒体に記憶することができ、特定の手法で機能するように、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに指図することができる。コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実装するべく、コンピュータ実行処理を生み出すコンピュータ、他のプログラム可能装置、または他のデバイスで一連の動作行為を実施するために、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードすることもできる。
図中の流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。この点に関して、流れ図またはブロック図の中の各ブロックは、指定された論理機能を実装するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部を表すことができる。いくつかの代替実装形態では、ブロックに記された機能は、図に記された順序とは異なる順序で発生してもよい。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行することができ、またはブロックは、時には、含まれる機能に応じて、逆の順序で実行することができる。ブロック図または流れ図あるいはその両方の各ブロック、および、ブロック図または流れ図あるいはその両方におけるブロックの組合せは、指定された機能もしくは行為を行うか、または、専用ハードウェアとコンピュータ命令の組合せを実行する専用ハードウェア・ベースのシステムによって実現できることにも留意されたい。
１台のコンピュータまたは複数のコンピュータあるいはその両方で動くコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的な背景で主題を上記で説明してきたが、本開示も、他のプログラム・モジュールと組み合わせて実装できることを当業者は認識するであろう。一般に、プログラム・モジュールは、特定のタスクを実施すること、または、特定の抽象データ型を実装すること、あるいはその両方を行うルーチン、プログラム、コンポーネント、データ構造等を含む。その上、発明のコンピュータ実行方法は、シングル・プロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニ・コンピューティング・デバイス、メインフレーム・コンピュータ、および、コンピュータ、ハンドヘルド・コンピューティング・デバイス（例えば、ＰＤＡ、電話）、マイクロプロセッサ・ベースのまたはプログラム可能な消費者または産業用電子機器などを含む他のコンピュータ・システム構成で実践できることを当業者は認識するであろう。図示の態様は、通信ネットワークを通じてリンクされたリモート処理デバイスによってタスクが実施される分散コンピューティング環境で実践することもできる。それでも、本開示の全てではないとしてもいくつかの態様は、スタンド・アロン・コンピュータ上で実践することができる。分散コンピューティング環境では、プログラム・モジュールは、ローカルとリモート両方のメモリ・ストレージ・デバイス内にあってもよい。
本出願で使用したように、用語「構成要素（component）」、「システム」、「プラットフォーム」、「インターフェース」などは、コンピュータ関連エンティティ、または１つもしくは複数の特定の機能を伴う動作機械に関連したエンティティを指すこと、または含むこと、あるいはその両方を行うことができる。本明細書で開示したエンティティは、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアであってもよい。例えば、構成要素は、プロセッサ上で動くプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、またはコンピュータ、あるいはその組合せであってもよいがこれらに限定されない。例証として、サーバ上で動くアプリケーションとサーバの両方が構成要素であってもよい。１つまたは複数の構成要素は、プロセス、または実行スレッド内、あるいはその両方に常駐することができ、構成要素は、１つのコンピュータ上に局所化すること、または、２つ以上のコンピュータ間に分散させること、あるいはその両方を行うことができる。別の例では、様々なデータ構造を記憶した様々なコンピュータ可読媒体からそれぞれの構成要素を実行することができる。構成要素は、（例えば、ローカル・システム、分散システム内の別の構成要素と、または、インターネットなどのネットワークを横断して、信号を介して他のシステムと、あるいはその両方と対話する１つの構成要素からのデータといった）１つまたは複数のデータ・パケットを有する信号によるものなどの、ローカルまたはリモートあるいはその両方のプロセスを介して通信することができる。別の例として、構成要素は、プロセッサによって実行されたソフトウェアまたはファームウェア・アプリケーションによって動作する電気または電子回路機器によって動作する機械部品によって、特定の機能が行われる装置であってもよい。このようなケースでは、プロセッサは、装置の内部にあっても外部にあってもよく、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例として、構成要素は、機械部品がなくても電子構成要素を通じて特定の機能が提供される装置であってもよく、電子構成要素は、電子構成要素の機能を少なくとも部分的に授けるソフトウェアまたはファームウェアを実行するためのプロセッサまたは他の方法を含むことができる。１つの態様では、構成要素は、例えば、クラウド・コンピューティング・システム内で、仮想マシンを介して電子構成要素をエミュレートすることができる。
さらに、用語「または（or）」は、排他的な「または」ではなく、包括的な「または」を意味することを意図する。すなわち、別途指定されない限り、または背景から明らかでない限り、「Ｘは、ＡまたはＢを用いる」は、自然の包括的な並べ替えのいずれかを意味することを意図する。すなわち、ＸがＡを用いる、ＸがＢを用いる、またはＸがＡとＢの両方を用いる場合、「ＸがＡまたはＢを用いる」は、前述の例のいずれかのもとで満たされる。その上、主題の明細書および添付の図面で使用されるような冠詞「ａ」および「ａｎ」は、全体的に、単数形を対象とするものとして別途指定されない限り、または背景から明らかでない限り、「１つまたは複数」を意味するものと解釈されなければならない。本明細書で使用したように、用語「例（example）」または「例示的な（exemplary）」あるいはその両方は、１つの例、例、または例証として機能することを意味するために利用される。誤解を避けるために、本明細書で開示した主題は、このような例によって限定されない。さらに、「例」または「例示的な」あるいはその両方のような本明細書で説明した任意の態様または設計は、他の態様または設計に対して好ましいまたは有利なものとして必ずしも解釈されるべきではなく、当業者に知られた同等の例示的な構造および技法を排除することを意味するものでもない。
主題の明細書で用いられるように、用語「プロセッサ」は、シングル・コア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するシングル・プロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するマルチコア・プロセッサ、ハードウェア・マルチスレッド技術によるマルチコア・プロセッサ、パラレル・プラットフォーム、および分散共有メモリを伴うパラレル・プラットフォームを含むがこれらに限定されない任意の計算処理ユニットまたはデバイスを実質的に指すことができる。追加として、プロセッサは、本明細書で説明した機能を実施するように設計された、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル・シグナル・プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、またはこれらの任意の組合せを指すことができる。さらに、プロセッサは、空間使用量を最適化するか、または、ユーザ機器の性能を拡張するために、分子および量子ドット・ベースのトランジスタ、スイッチ、およびゲートなどであるがこれらに限定されないナノ・スケール・アーキテクチャを活用することができる。プロセッサは、計算処理ユニットの組合せとして実装することもできる。本開示では、「ストア（store）」、「ストレージ（storage）」、「データ・ストア（data store）」、「データ・ストレージ（data storage）」、「データベース（database）」、ならびに、構成要素の動作および機能に関係した実質的に他の任意の情報ストレージ構成要素などの用語を、「メモリ構成要素」、「メモリ」に含まれるエンティティ、または、メモリを備える構成要素を指すために利用する。本明細書で説明したメモリまたはメモリ構成要素あるいはその両方は、揮発性メモリもしくは不揮発性メモリであってもよく、または、揮発性メモリと不揮発性メモリの両方を含むことができることを認識されたい。限定ではなく例証として、不揮発性メモリは、リード・オンリ・メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ）を含むことができる。揮発性メモリは、例えば外部キャッシュ・メモリとして機能することができる、ＲＡＭを含むことができる。限定ではなく例証として、ＲＡＭは、シンクロナスＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、拡張ＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓダイナミックＲＡＭ（ＲＤＲＡＭ）などの多くの形式で利用可能である。追加として、本明細書におけるシステムまたはコンピュータ実行方法の開示のメモリ構成要素は、これらおよび他の任意の適切なタイプのメモリを含むことに限定することなく含むことを意図するものである。
上記で説明してきたものは、システムおよびコンピュータ実行方法の単なる例を含む。当然、本開示を説明するために、構成要素またはコンピュータ実行方法のあらゆる想像可能な組合せを説明することはできないが、本開示の多くのさらなる組合せおよび並べ替えが可能であることを当業者は認識するはずである。さらに、用語「含む（includes）」、「有する（has）」、「保有する（possesses）」などが、発明を実施するための形態、特許請求の範囲、付録、および図面で使用される限り、請求項で遷移語として用いられるときに「備える（comprising）」が解釈されるように、このような用語は、用語「備える」と同様に包括的であることを意図するものである。様々な実施形態の説明を例証として提示してきたが、網羅的であること、または開示された実施形態に限定されることを意図するものではない。説明した実施形態の範囲および思想から逸脱することなく、多くの変更形態および変形形態が当業者には明らかであろう。本明細書で使用した専門用語は、実施形態の原理、実用的な用途、または、市場で見つかる技術に対する技術的改善を最もよく説明するように、または、本明細書で開示した実施形態を当業者が理解できるように、選ばれた。

Claims (25)

  1. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号を結合する共通回路を形成することであって、前記直流回路が、バンドストップ回路を備え、前記マイクロ波回路が、キャパシタを備える、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端を前記共通回路の第１の終端に動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンを、ウエハ上に堆積した第１の厚さの第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンを、前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成することと
    を含む、方法。
  2. 前記直流をサポートし、超電導デバイスの帯域幅の範囲内のマイクロ波信号を阻止するバンドストップ・フィルタで前記バンドストップ回路を形成することをさらに含む、請求項１に記載の方法。
  3. 前記共通回路の前記第１の終端を前記動作可能なように連結することが、
    前記共通回路の前記第１の終端に共通ノードを形成することと、
    前記直流回路の前記第１の終端および前記マイクロ波回路の前記第１の終端を前記共通ノードに動作可能なように連結することと
    を含む、請求項１に記載の方法。
  4. 前記直流回路の第２の終端を直流ポートに、前記マイクロ波回路の第２の終端をマイクロ波ポートに、および前記共通回路の第２の終端を共通ポートに動作可能なように連結することであって、前記直流ポートが、前記直流をサポートし、前記マイクロ波ポートが、前記マイクロ波信号をサポートし、前記共通ポートが、前記直流と前記マイクロ波信号をサポートする、前記連結すること
    をさらに含む、請求項３に記載の方法。
  5. 前記第１の超電導膜に前記パターンを形成することが、
    前記直流をサポートする直流ポート、前記マイクロ波信号をサポートするマイクロ波ポート、および前記マイクロ波信号と前記直流をサポートする共通ポートのパターンを、前記第１の超電導膜に形成すること
    を含む、請求項１に記載の方法。
  6. 前記第１の超電導膜に前記パターンを形成することが、前記直流をサポートする直流ポート、および前記マイクロ波信号と前記直流をサポートする共通ポートのパターンを、前記第１の超電導膜に形成することを含み、前記第２の超電導膜に前記パターンを形成することが、前記マイクロ波信号をサポートするマイクロ波ポートにパターンを形成することを含む、
    請求項１に記載の方法。
  7. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号をサポートする共通回路を形成することであって、前記直流回路が、バンドストップ回路を備え、前記マイクロ波回路が、キャパシタを備える、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端を前記共通回路の第１の終端に動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分、前記マイクロ波回路の第１の部分、および前記共通回路のパターンを、ウエハ上に堆積した第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分および前記マイクロ波回路の第２の部分のパターンを、前記誘電体膜上に堆積した第２の超電導膜に形成することと
    を含む、方法。
  8. 前記第１の超電導膜に前記パターンを形成することが、前記直流をサポートする直流ポート、前記マイクロ波信号をサポートするマイクロ波ポート、および前記マイクロ波信号と前記直流をサポートする共通ポートのパターンを、前記第１の超電導膜に形成することを含む、請求項７に記載の方法。
  9. 前記第１の超電導膜に前記パターンを形成することが、前記直流をサポートする直流ポート、および前記マイクロ波信号と前記直流をサポートする共通ポートのパターンを、前記第１の超電導膜に形成することを含み、前記第２の超電導膜に前記パターンを形成することが、前記マイクロ波信号をサポートするマイクロ波ポートにパターンを形成することを含む、請求項７に記載の方法。
  10. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号を結合する共通回路を形成することであって、前記直流回路が、バンドストップ回路を備え、前記マイクロ波回路が、バンドパス回路を備える、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端を前記共通回路の第１の終端に動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンを、ウエハ上に堆積した第１の厚さの第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンを、前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成することと
    を含む、方法。
  11. 前記直流をサポートし、超電導デバイスの帯域幅の範囲内のマイクロ波信号を阻止するバンドストップ・フィルタで前記バンドストップ回路を形成することと、
    超電導デバイスの帯域幅の範囲内のマイクロ波信号の伝送を可能にし、直流を阻止するバンドパス・フィルタで前記バンドパス回路を形成することと
    をさらに含む、請求項１０に記載の方法。
  12. 前記共通回路を前記動作可能なように連結することが、
    前記共通回路の前記第１の終端に共通ノードを形成することと、
    前記直流回路の前記第１の終端および前記マイクロ波回路の前記第１の終端を前記共通ノードに動作可能なように連結することと
    を含む、請求項１０に記載の方法。
  13. 前記直流回路の第２の終端を直流ポートに、前記マイクロ波回路の第２の終端をマイクロ波ポートに、および前記共通回路の第２の終端を共通ポートに動作可能なように連結することであって、前記直流ポートが、前記直流をサポートし、前記マイクロ波ポートが、前記マイクロ波信号をサポートし、前記共通ポートが、前記直流と前記マイクロ波信号をサポートする、前記連結すること
    をさらに含む、請求項１２に記載の方法。
  14. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号をサポートする共通回路を形成することであって、前記直流回路が、バンドストップ回路を備え、前記マイクロ波回路が、バンドパス回路を備える、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端を前記共通回路の第１の終端に動作可能なように連結することと
    を含み、
    前記形成することが、
    前記マイクロ波回路のためのインダクタのパターンを、ウエハ上に堆積した第１の超電導膜に形成することと、
    前記第１の超電導膜に堆積した第２の超電導膜にパターンを形成することと、
    前記第２の超電導膜上に堆積した誘電体膜にパターンを形成することと、
    前記誘電体膜上に堆積した第３の超電導膜にパターンを形成することと
    を含む、方法。
  15. 前記第２の超電導膜に前記パターンを形成することが、前記直流回路、前記共通回路、および前記マイクロ波回路の第１の部分にパターンを形成することを含み、前記第３の超電導膜にパターンを形成することが、前記マイクロ波回路の第２の部分にパターンを形成することを含む、請求項１４に記載の方法。
  16. 前記第２の超電導膜に前記パターンを形成することが、前記マイクロ波回路の第１の部分にパターンを形成することを含み、前記第３の超電導膜に前記パターンを形成することが、前記直流回路、前記共通回路、および前記マイクロ波回路の第２の部分にパターンを形成することを含む、請求項１４に記載の方法。
  17. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号を結合する共通回路を形成することであって、前記直流回路が、第１のキャパシタによってシャントされた第１の４分の１波長伝送回線を備える、前記形成することと、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分に前記共通回路を動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンを、ウエハ上に堆積した第１の厚さの第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンを、前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成することと
    を含む、方法。
  18. 前記直流回路を前記形成することが、前記第１の４分の１波長伝送回線を電気接地にシャントするために前記第１のキャパシタを使用することをさらに含み、前記マイクロ波回路を前記形成することが、第２のキャパシタを前記マイクロ波回路に挿入することを含む、請求項１７に記載の方法。
  19. 前記直流回路を前記形成することが、前記第１の４分の１波長伝送回線を電気接地にシャントするために前記第１のキャパシタ、および第２の４分の１波長伝送回線を電気接地にシャントするために第２のキャパシタを使用することをさらに含み、前記マイクロ波回路を前記形成することが、第３のキャパシタを前記マイクロ波回路に挿入することを含む、請求項１７に記載の方法。
  20. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号を結合する共通回路を形成することであって、前記直流回路を前記形成することが、第１の４分の１波長伝送回線を第１のキャパシタでシャントすることを含み、前記マイクロ波回路を前記形成することが、第２のキャパシタを前記マイクロ波回路に挿入することを含む、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端に前記共通回路を動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンを、ウエハ上に堆積した第１の厚さの第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンを、前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成することと
    を含む、方法。
  21. 前記第１の４分の１波長伝送回線を電気接地にシャントするために前記第１のキャパシタ、および第２の４分の１波長伝送回線を電気接地にシャントするために第３のキャパシタを使用することをさらに含む、請求項２０に記載の方法。
  22. 方法であって、
    直流をサポートする直流回路、マイクロ波信号をサポートするマイクロ波回路、および前記直流と前記マイクロ波信号を結合する共通回路を形成することであって、前記直流回路を前記形成することが、第１の４分の１波長伝送回線を第１のキャパシタで接地に、および第２の４分の１波長伝送回線を第２のキャパシタで接地に、シャントすることを含み、前記マイクロ波回路を前記形成することが、第３のキャパシタを前記マイクロ波回路に挿入することを含む、前記形成することと、
    前記直流回路の第１の終端および前記マイクロ波回路の第１の終端を前記共通回路の第１の終端に動作可能なように連結することと
    を含み、
    前記形成することが、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンを、ウエハ上に堆積した第１の厚さの第１の超電導膜に形成することと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜にパターンを形成することと、
    前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンを、前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成することと
    を含む、方法。
  23. 前記直流回路の第２の終端に直流ポートを、前記マイクロ波回路の第２の終端にマイクロ波ポートを、および共通回路の第２の終端に共通ポートを形成することであって、前記直流ポートが、前記直流をサポートし、前記マイクロ波ポートが、前記マイクロ波信号をサポートし、前記共通ポートが、前記直流と前記マイクロ波信号をサポートする、前記形成すること
    をさらに含む、請求項２２に記載の方法。
  24. 超電導デバイスであって、
    直流をサポートするバンドストップ回路を備える直流回路と、
    マイクロ波信号をサポートするキャパシタまたはバンドパス回路を備えるマイクロ波回路と
    を備え、
    前記マイクロ波回路の第１の終端および前記直流回路の第１の終端が、前記直流と前記マイクロ波信号を結合する共通回路によって結合され、
    ウエハ上に堆積した第１の厚さの第１の超電導膜に形成された、前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜に形成されたパターンと、
    前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成された、前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンと
    を含む、超電導デバイス。
  25. 超電導デバイスであって、
    第１のキャパシタによってシャントされた第１の４分の１波長伝送回線を備え、直流をサポートする直流回路と、
    マイクロ波信号をサポートするマイクロ波回路と、
    前記直流回路の第１の部分および前記マイクロ波回路の第１の部分に連結され、前記直流と前記マイクロ波信号を結合する共通回路と
    を備え、
    ウエハ上に堆積した第１の厚さの第１の超電導膜に形成された、前記直流回路の第１の部分および前記マイクロ波回路の第１の部分のパターンと、
    前記第１の超電導膜上に堆積した第２の厚さの誘電体膜に形成されたパターンと、
    前記誘電体膜上に堆積した、前記第１の厚さおよび前記第２の厚さより大きい第３の厚さの第２の超電導膜に形成された、前記直流回路の第２の部分、前記マイクロ波回路の第２の部分、および前記共通回路のパターンと
    を含む、超電導デバイス。
JP2021517638A 2018-10-15 2019-10-08 直流およびマイクロ波信号を制御するための超電導デバイス Active JP7530139B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/160,347 US11317519B2 (en) 2018-10-15 2018-10-15 Fabrication of superconducting devices that control direct currents and microwave signals
US16/160,347 2018-10-15
PCT/EP2019/077247 WO2020078777A1 (en) 2018-10-15 2019-10-08 Superconducting devices for controlling direct currents and microwave signals

Publications (2)

Publication Number Publication Date
JP2022511376A JP2022511376A (ja) 2022-01-31
JP7530139B2 true JP7530139B2 (ja) 2024-08-07

Family

ID=68208311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021517638A Active JP7530139B2 (ja) 2018-10-15 2019-10-08 直流およびマイクロ波信号を制御するための超電導デバイス

Country Status (5)

Country Link
US (2) US11317519B2 (ja)
EP (1) EP3867972B1 (ja)
JP (1) JP7530139B2 (ja)
CN (1) CN112868135B (ja)
WO (1) WO2020078777A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3093255B1 (fr) * 2019-02-21 2021-02-12 Centre Nat Rech Scient Amplificateur paramétrique à onde progressive à basse impédance caractéristique et son procédé de fabrication
US11674854B2 (en) 2019-07-02 2023-06-13 International Business Machines Corporation Mapping temperature distribution in superconducting devices
US11879789B2 (en) * 2019-07-02 2024-01-23 International Business Machines Corporation On-chip thermometer for superconducting quantum computing devices
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク， インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311573A (ja) 1999-04-27 2000-11-07 Nec Corp マイクロマシンスイッチおよびその製造方法
WO2008143071A1 (ja) 2007-05-18 2008-11-27 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
JP2010507929A (ja) 2006-09-21 2010-03-11 レイセオン カンパニー タイルサブアレイ並びに関連する回路及び技法
JP2010141787A (ja) 2008-12-15 2010-06-24 Mitsubishi Electric Corp 高周波モジュール
JP2018088638A (ja) 2016-11-29 2018-06-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅器及び無線通信装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584483B2 (ja) * 1978-10-04 1983-01-26 日本電気株式会社 高周波高出力トランジスタ増幅器
JPH03145810A (ja) * 1989-11-01 1991-06-21 Mitsubishi Electric Corp マイクロ波増幅器
US5244869A (en) 1990-10-23 1993-09-14 Westinghouse Electric Corp. Superconducting microwave frequency selective filter system
DE4135862A1 (de) 1991-10-31 1992-03-19 Peter Gutmann Spannungsnormal und einrichtung zur messung von gleichspannungen, widerstaenden und stroemen und ihren verhaeltnissen
WO1994028592A1 (en) 1993-05-27 1994-12-08 E.I. Du Pont De Nemours And Company High tc superconductor/ferroelectric tunable microwave circuits
JPH09172335A (ja) * 1995-12-20 1997-06-30 Fujitsu Ltd 高周波回路
ATE244459T1 (de) 1998-10-16 2003-07-15 Paratek Microwave Inc Spannungsgesteuerte varaktoren und abstimmbare geräte mit derartigen varaktoren
JP2007096928A (ja) 2005-09-29 2007-04-12 Oki Electric Ind Co Ltd 周波数信号合成分離回路及び当該回路を用いた光無線融合伝送システム、光変調モジュール並びに光通信システム
US7417516B2 (en) 2005-11-14 2008-08-26 Honeywell International Inc. Monolithic microwave integrated circuit providing power dividing and power monitoring functionality
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
CN100524943C (zh) 2006-11-23 2009-08-05 杭州电子科技大学 低相位噪声高功率效率平面微波振荡器
US8055235B1 (en) 2008-05-02 2011-11-08 Hypres, Inc. System and method for digital interference cancellation
US8350642B2 (en) 2008-07-10 2013-01-08 Anaren, Inc. Power splitter/combiner
US8644896B1 (en) * 2010-12-03 2014-02-04 Physical Optics Corporation Tunable notch filter including ring resonators having a MEMS capacitor and an attenuator
US9621330B2 (en) 2011-11-30 2017-04-11 Maxlinear Asia Singapore Private Limited Split microwave backhaul transceiver architecture with coaxial interconnect
GB2506377A (en) * 2012-09-27 2014-04-02 Creo Medical Ltd Electrosurgical apparatus comprising an RF generator, microwave generator, combining circuit and waveguide isolator
JP5726948B2 (ja) 2013-05-16 2015-06-03 株式会社東芝 増幅器
US9941908B2 (en) 2014-10-20 2018-04-10 Infineon Technologies Ag System and method for a radio frequency filter
EP3259844B1 (en) 2015-02-19 2019-04-03 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Qubit circuit state change control system
US9548742B1 (en) 2015-06-29 2017-01-17 International Business Machines Corporation Driving the common-mode of a josephson parametric converter using a three-port power divider
US9614532B1 (en) 2015-12-17 2017-04-04 International Business Machines Corporation Single-flux-quantum probabilistic digitizer
JP2017192094A (ja) 2016-04-15 2017-10-19 三菱電機株式会社 マイクロ波装置用バイアス回路
US10164724B2 (en) 2016-09-26 2018-12-25 International Business Machines Corporation Microwave combiner and distributer for quantum signals using frequency-division multiplexing
US9735776B1 (en) 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US9870536B1 (en) 2017-04-04 2018-01-16 International Business Machines Corporation Integrated drive and readout circuit for superconducting qubits
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers
US10522889B2 (en) * 2018-04-09 2019-12-31 United States Of America As Represented By Secretary Of The Navy Tunable passive enhance Q microwave notch filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311573A (ja) 1999-04-27 2000-11-07 Nec Corp マイクロマシンスイッチおよびその製造方法
JP2010507929A (ja) 2006-09-21 2010-03-11 レイセオン カンパニー タイルサブアレイ並びに関連する回路及び技法
WO2008143071A1 (ja) 2007-05-18 2008-11-27 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
JP2010141787A (ja) 2008-12-15 2010-06-24 Mitsubishi Electric Corp 高周波モジュール
JP2018088638A (ja) 2016-11-29 2018-06-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅器及び無線通信装置

Also Published As

Publication number Publication date
EP3867972A1 (en) 2021-08-25
US20220232710A1 (en) 2022-07-21
EP3867972B1 (en) 2023-09-06
JP2022511376A (ja) 2022-01-31
US20200120812A1 (en) 2020-04-16
CN112868135A (zh) 2021-05-28
US11317519B2 (en) 2022-04-26
WO2020078777A1 (en) 2020-04-23
CN112868135B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
JP7530139B2 (ja) 直流およびマイクロ波信号を制御するための超電導デバイス
US9985614B2 (en) Multimode josephson parametric converter: coupling josephson ring modlator to metamaterial
JP6905510B2 (ja) マイクロ波装置、およびマイクロ波装置を構成する方法
KR102664372B1 (ko) 큐비트용 파라메트릭 증폭기
TWI389451B (zh) 使用電感器-電容器諧振器之薄膜帶通濾波器
US11005022B2 (en) Vertical transmon qubit device with microstrip waveguides
JP7354325B2 (ja) 超伝導量子コンピューティングのためのハイブリッド力学インダクタンスデバイス
US10804874B2 (en) Superconducting combiner or separator of DC-currents and microwave signals
TW201236366A (en) Miniaturized passive low pass filter
AU2021398474B2 (en) Flux line filter
JP2023516271A (ja) 量子バスのためのシフトされた高次モードを有する小型共振器
Setoodeh Superconducting microwave filters
TW202427951A (zh) 寬頻約瑟夫森參數放大器
JP2024008057A (ja) 電子回路及び計算装置
Jiang et al. Hybrid integration of BAW resonators with an on‐chip inductor to improve the stopband rejection of the N78 band filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20230710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240709

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20240710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240723

R150 Certificate of patent or registration of utility model

Ref document number: 7530139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150