JP7517970B2 - 画像表示素子 - Google Patents

画像表示素子 Download PDF

Info

Publication number
JP7517970B2
JP7517970B2 JP2020200338A JP2020200338A JP7517970B2 JP 7517970 B2 JP7517970 B2 JP 7517970B2 JP 2020200338 A JP2020200338 A JP 2020200338A JP 2020200338 A JP2020200338 A JP 2020200338A JP 7517970 B2 JP7517970 B2 JP 7517970B2
Authority
JP
Japan
Prior art keywords
layer
light
mesa
electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020200338A
Other languages
English (en)
Other versions
JP2022088085A (ja
Inventor
祐太 井川
真司 山口
修 地主
直人 桃谷
恭平 三上
Original Assignee
シャープ福山レーザー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ福山レーザー株式会社 filed Critical シャープ福山レーザー株式会社
Priority to JP2020200338A priority Critical patent/JP7517970B2/ja
Priority to US17/538,216 priority patent/US12040348B2/en
Priority to CN202111442482.2A priority patent/CN114582852A/zh
Publication of JP2022088085A publication Critical patent/JP2022088085A/ja
Application granted granted Critical
Publication of JP7517970B2 publication Critical patent/JP7517970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明は、画像表示素子に関し、より詳細には、マイクロ発光素子を備えた画像表示素子に関する。
画素を構成するマイクロ発光素子を駆動回路基板上にアレイ状に複数備えた表示素子が知られている。このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。このため、眼鏡型端末や、ヘッドアップディスプレイ（ＨＵＤ）等の表示装置用の表示素子として実装されている。
また、マイクロＬＥＤをアレイ状に備えた表示素子の表面には、光取出し効率向上のため、多数のマイクロメサ構造が形成されていることが知られている。このような表示素子では、マイクロＬＥＤのアレイ内でカソード電極を配置する態様があるが、カソード電極の面積ほど発光面積が小さいといった問題や、画素領域が大きいといった問題がある。そこで、このような問題に対し、アレイ外でカソード電極を配置する態様が提案されている（特許文献１および２）。さらに、光取り出し効率の改善のために、メサ間のスペースを反射率の高い材料によって埋めるという手法も提案されている（非特許文献１）。
米国特許公開公報ＵＳ２０１８／３０８４２０Ａ１ 米国特許公開公報ＵＳ２０２０／１５２６９３Ａ１
Francois Olivier, Anis Daami, Ludovic Dupre, Franck Henry, Bernard Aventurier, Francois Templier, "Investigation and Improvement of 10μm Pixel-pitch GaN-based Micro-LED Arrays with Very High Brightness", SID 2017 DIGEST, P353
アレイ外にカソード電極を配置することで、アレイ内でカソード電極を配置する態様と比較して光源の品位を向上させることができる。しかしながら、アレイ外でカソード電極を配置している特許文献１および２の態様では、画素領域内に配置される共通カソード構造の抵抗が光源品質向上の妨げになっていることが懸念される。
また、非特許文献１のようにメサ間のスペースを反射率の高い材料で埋める態様では、発光素子の反りの原因となるおそれがある。
本発明の一態様は、前記の問題点に鑑みて為されたものであり、高い光源品位を備えたマイクロ発光素子を備えた画像表示素子を提供することを目的とする。
上記の課題を解決するために、本発明の一態様に係る画像表示素子は、画像を表示する画素領域と、前記画素領域の外側に設けられた接続領域とを有する画像表示素子であって、前記画素領域において複数の発光素子がアレイ状に配置された発光ユニットと、前記発光ユニットと対向するように配置され、前記複数の発光素子を駆動する駆動回路基板と、を備え、前記発光ユニットは、前記画素領域および前記接続領域に、第２導電層と、発光層と、第１導電層とが積層された半導体層を有し、前記画素領域内では、前記半導体層を前記発光素子毎に分割してなる複数のメサ形状を有し、前記接続領域内では、前記半導体層に形成された溝によって前記メサ形状と隔てられた段部を有し、各前記メサ形状の前記第１導電層には、第１電極が接続しており、前記第１電極は、前記駆動回路基板の前記発光ユニットに対向する対向面に設けられた第１駆動電極と接続し、前記発光ユニットは、隣り合う前記メサ形状の間には、当該メサ形状の第２導電層との間で導電経路を形成する配線層であって、前記半導体層における前記メサ形状の部分の層厚よりも薄い配線層を更に有し、前記配線層は、前記段部の上まで延設されており、当該段部の上に設けられた共通第２電極に接続されており、前記共通第２電極は、前記駆動回路基板の前記対向面に設けられた第２駆動電極と接続している。
本発明の一態様によれば、高い光源品位を備えたマイクロ発光素子を備えた画像表示素子を提供することができる。
本発明の第１実施形態に係る画像表示素子の上面図である。 図１に示す画像表示素子の一部分における構成を示す分解斜視図である。 図１および図２に示す切断線Ｂ－Ｂ´における画像表示素子に具備される発光ユニットの画素領域の矢視断面図である。 図１および図２に示す切断線Ｂ－Ｂ´における画像表示素子に具備される発光ユニットの接続領域の矢視断面図である。 図１および図２に示す切断線Ｂ－Ｂ´における画像表示素子の矢視断面図である。 図１に示す画像表示素子に具備される発光ユニットの製造方法を説明するフロー図である。 図６に示すフローに対応する発光ユニットの製造工程を示す断面図である。 本発明の第２実施形態に係る画像表示素子の部分断面図である。 本発明の第３実施形態に係る画像表示素子の部分断面図である。 図９に示す画像表示素子に具備される発光ユニットの製造方法を説明するフロー図である。 図１０に示すフローに対応する発光ユニットの製造工程を示す断面図である。 本発明の第４実施形態に係る画像表示素子に具備される発光ユニットの部分上面図である。 図１２に示す発光ユニットの製造過程の途中の部分断面図である。 本発明の第５実施形態に係る画像表示素子に具備される発光ユニットの部分上面図である。 本発明の第６実施形態に係る画像表示素子に具備される発光ユニットの部分上面図である。 本発明の第７実施形態に係る画像表示素子に具備される発光ユニットの製造方法を説明するフロー図である。 本発明の第７実施形態に係る画像表示素子に具備される発光ユニットの部分上面図である。
〔実施形態１〕
以下、本発明に係る画像表示素子の一実施形態について、詳細に説明する。
（１）画像表示素子の構成
図１は、本実施形態の画像表示素子３の上面図である。図２は、図１に示す領域Ａ内における画像表示素子３の構成を示す分解斜視図である。なお、各構成要素の設置数については、図示する数に限らない。
画像表示素子３は、マイクロＬＥＤユニットを光源として搭載する画像表示素子である。そのため、画像表示素子３は、図２に示すように、複数のマイクロＬＥＤチップ（発光素子１００）がアレイ状に配設された発光ユニット２００と、発光ユニット２００と対向するように配置され、複数の発光素子１００を駆動する駆動回路基板５０とを備える。
図１に示す上面視において、画像表示素子３は、中央に設けられた画素領域１と、画素領域１の外側に設けられた接続領域２とを有する。画素領域１では、複数の発光素子１００がアレイ状に配設されており、駆動回路基板５０の発光ユニット２００との対向面には、各発光素子１００に設けられたＰ電極３０（第１電極）と接続するアノード電極５１（第１駆動電極）が設けられている。接続領域２では、複数の発光素子１００に共通する共通第２電極３２（Ｎ電極）が配設されており、駆動回路基板５０の発光ユニット２００との対向面には、共通第２電極３２と接続するカソード電極５２（第２駆動電極）が設けられている。
更に、本実施形態の画像表示素子３は、発光ユニット２００に構成される積層構造の半導体層１３が、画素領域１では複数のメサ形状１１３を形成し、接続領域２では段部２１３を形成している。そして、詳細は後述するが、複数のメサ形状１１３の各々が発光素子１００を構成しており、各メサ形状の上にＰ電極３０が形成されている。一方、段部２１３の上には、共通第２電極３２が形成されている。また、メサ形状１１３間に延設されており、半導体層１３の第２導電層１０（Ｎ型層）と接続する配線層３１が設けられており、配線層３１は、共通第２電極３２に接続している。
なお、画像表示素子３には、図１に示すように接続領域２の外側にマーク領域４が設けられている。マーク領域４は、例えば、発光素子１００と駆動回路基板５０とを張り合わせる際に位置合わせに使用するマークであり、発光素子１００の複数のアレイについて、その座標を示すためのマークであってもよい。
画像表示素子３は、発光素子１００が発する光が、駆動回路基板５０とは反対側に出射する構成である。なお、光の出射側に波長変換層や、光拡散層、カラーフィルター等を有していても良いが、本発明とは直接関係しないため、説明を省略し、図示もしない。
以下、発光ユニット２００と、駆動回路基板５０とについて、詳述する。
（２）発光ユニット
図３および図４は、図１および図２に示す切断線Ｂ－Ｂ’における矢視断面図であり、図３が画素領域１の断面、図４が接続領域２の断面を示す。なお、説明の便宜上、図３および図４では、駆動回路基板５０の図示を省略する。
先述のように、発光ユニット２００は、先述の画素領域１および前記接続領域２に、第２導電層１０と、発光層１１と、第１導電層１２とが積層された半導体層１３を有する。
＜半導体層１３＞
半導体層１３は、第２導電層１０と、発光層１１と、第１導電層１２とが積層されてなる。
図３に示す画素領域１内では、第２導電層１０を層厚方向に一部分を残して半導体層１３を発光素子１００毎に分割してなる複数のメサ形状を有する。すなわち、第２導電層１０は、層厚方向に沿って２つの領域から構成されており、光出射側の領域１０ａは、画素領域１全体に渡って連続して繋がっている。一方、光出射側の領域１０ａと隣り合うもう一つの領域１０ｂは、複数のメサ形状１１３に構成されている。メサ形状１１３同士は所定の間隔を有しており、アレイを構成している。
各メサ形状１１３の第１導電層１２に、Ｐコンタクト膜１４を介してＰ電極３０が接続している。
半導体層１３は、ＧａＮ等の窒化物半導体から構成される。具体的には、第２導電層１０は、Ｎ型層とすることができ、周知の多層構造よりなるＮ型層を採用することができる。発光層１１は、ＩｎＧａＮ層やＧａＮ層からなる多重量子井戸層を含む。第１導電層１２は、Ｐ型層とすることができ、周知の多層構造よりなるＰ型層を採用することができる。
各メサ形状１１３は、Ｐ電極３０におけるアノード電極５１との接続部分を除いて、保護膜１８によって覆われている。具体的には、層厚方向に広がるメサ形状１１３の側面と、メサ形状１１３の第１導電層１２側の端部とには、絶縁材料からなる保護膜１８が形成されている。一方、図３に示すように、隣り合う２つのメサ形状１１３の間にある第２導電層１０の光出射側の領域１０ａの表面には、保護膜１８は形成されていない。
図４に示す接続領域２内に設けられた段部２１３は、第２導電層１０を層厚方向に一部分を残して半導体層１３に形成された溝６１によってメサ形状１１３と隔てられている。要するに、段部２１３を構成する積層構造は、メサ形状１１３を構成する積層構造と同じである。接続領域２においても、先述の画素領域１の第２導電層１０の光出射側の領域１０ａが連続しており、溝６１の底面が、光出射側の領域１０ａの表面によって構成されている。溝６１の底面は、光出射側の領域１０ａの表面と層厚方向に沿って同じ高さ（位置）にある。要するに、段部２１３の積層（層厚）方向の長さ（段部２１３の高さ）は、メサ形状１１３の積層（層厚）の長さ（メサ形状１１３の高さ）と等しい。
段部２１３は、画素領域１の端辺に沿って細長く設けられており、その長手方向の長さは、上面視において四角形の画素領域１の端辺と、略同じ長さを有する。溝６１も、画素領域１の端辺に沿って設けられている。
段部２１３の第１導電層１２の上には、共通第２電極３２が形成されている。なお、第１導電層１２と共通第２電極３２との間、および段部２１３の側面には、コンタクト膜１５が設けられている。コンタクト膜１５は、Ｐ電極３０の下に形成されるＰコンタクト膜１４と同一材料、同一工程で形成される膜である。なお、コンタクト膜１５は共通第２電極３２には必須ではないが、共通第２電極３２と第１導電層１２との密着力の向上等の観点から、形成されることが望ましい。
段部２１３は、コンタクト膜１５を除く上面と、側面とが、保護膜１８によって覆われている。保護膜１８は、先述の保護膜１８と同一材料から構成される。具体的には、ＳｉＯ２、ＳｉＮ等がある。
＜Ｐ電極３０＞
Ｐ電極３０は、図１および図２に示すように、上面視において、各メサ形状１１３の上面よりも小さいサイズである。
＜共通第２電極３２＞
共通第２電極３２は、図１および図２に示すように、上面視において、段部２１３の上面において、当該上面より小さいサイズで帯状に形成されている。また、上面視においては、共通第２電極３２のサイズは、Ｐ電極３０のサイズよりも大きい。サイズが大きいことにより、駆動回路基板５０のカソード電極５２との位置合わせが容易である。共通第２電極３２は、１箇所において配線層３１と接続している。換言すれば、１つの共通第２電極３２に対して、１つの配線層３１が設けられている。しかしながら、これに限定されず、１つの共通第２電極３２に対して、複数本の配線層３１が設けられていてもよい。また、共通第２電極３２は段部２１３の上面よりサイズが大きくてもよい。例えば、段部２１３を覆うかたちで設けられていてもよい。
ここで、共通第２電極３２とＰ電極３０とは、層厚方向に沿って同じ高さ（位置）にある。すなわち、共通第２電極３２における前記第２駆動電極との接続面の位置と、Ｐ電極３０における第１駆動電極との接続面の位置とは、同一平面内にある。換言すれば、メサ形状１１３と段部２１３とは同じ高さ（層厚）を有する。このように共通第２電極３２とＰ電極３０とが同じ高さにあることにより、駆動回路基板側の電極とのコンタクトに不具合を生じさせないというメリットを有する。
＜配線層３１＞
配線層３１は、画素領域１内においては画素領域１の端辺に至るまでメサ形状１１３間に延設されている。更に、画素領域１の端辺から溝６１に延びて接続領域２内に入り、段部２１３の側面を上るように延設されており、段部２１３の上の共通第２電極３２と接続している。
ここで、アレイ状に配置された複数のメサ形状１１３は、図１および図２に示すように、行方向に等間隔で配列しているとともに、列方向に等間隔で配列しており、行方向に沿って配列し、列方向に沿って配列している。そのため、配線層３１は、図１および図２に示すように、行方向および列方向に沿って延設されている。換言すれば、配線層３１は、上面視において格子状に形成されている。なお、本実施形態の配線層３１の態様に限らず、後述する実施形態で説明するように、メサ形状が千鳥配置されており、行方向、または列方向どちらか一方に配線層３１が配される態様であってもよい。
配線層３１は、図３および図４に示すように、第２導電層１０の一部分と接続する。具体的には、配線層３１は、第２導電層１０の光出射側の領域１０ａの表面に接続している。配線層３１は、共通第２電極３２と同一の導電性材料から構成される。そのため、配線層３１と第２導電層１０とは電気的に接続されており、駆動回路基板５０（図２）のアノード電極５１に接続したＰ電極３０からメサ形状１１３に入った電流は、第２導電層１０の光出射側の領域１０ａと、配線層３１とを通り、共通第２電極３２まで到達する。このように、本実施形態では、アレイ外で共通第２電極を有する構成であっても、配線層３１が抵抗低減に寄与し、配線層３１が無い構成に比べて、光源品位を向上させることができる。また、配線層３１と共通第２電極３２とが同一の導電性材料から構成されることにより、同じタイミングで形成することができ、プロセスがより簡易にできるというメリットがある。なお、配線層３１は、段部２１３の側面に配された保護膜１８上に設けられている。
ここで、Ｐ電極３０と、共通第２電極３２と、配線層３１とは、同一の導電材料から構成することができる。例えば、Ａｕ（金）により構成することができるほか、Ａｌ（アルミ）あるいはＡｇ（銀）などのＡｕ（金）より光反射率の高い材料で配線層３１を形成すれば、発光ユニット２００の光取出し効率をより一層向上させることができる。
配線層３１の層厚は、図３に示すように、メサ形状１１３の層厚よりも薄い。換言すれば、配線層３１の、第２導電層１０の光出射側の領域１０ａの表面に接する面とは反対側の面（以下、駆動回路基板側の面と称する）は、メサ形状１１３の上面よりも光出射側に下がった位置にある。本実施形態では、配線層３１の層厚は、メサ形状１１３に構成される第２導電層１０の領域１０ｂの層厚よりも薄い。また、図３に示すように、メサ形状１１３間の配線層３１の駆動回路基板側の面は、フラットである。換言すれば、隣り合うメサ形状１１３の間にある素子分離溝６０は、溝の底面（第２導電層１０の光出射側の領域１０ａにおける駆動回路基板５０に近い側の表面）に配線層３１が配されることにより溝の深さが浅くなっているものの、メサ形状１１３間に残存している。
配線層３１の上には、保護膜１８が設けられている。保護膜１８は、先述の保護膜１８と同一材料から構成することができる。
以上のように、本実施形態の発光ユニット２００は、メサ形状１１３間に配した配線層３１が、抵抗の低減に寄与し、共通第２電極３２をアレイ外に設けても、良好な光源品位を実現することができる。
図５は、図３および図４に示した発光ユニット２００の断面とともに、駆動回路基板５０の断面を示している。先述のように、発光ユニット２００の共通第２電極３２とＰ電極３０の各々の上面は、層厚方向に沿って同じ高さ（位置）にある。そのため、駆動回路基板のアノード電極５１とカソード電極５２と良好なコンタクトを実現することができる。
（３）駆動回路基板
駆動回路基板５０は、図２に示すように、アノード電極５１とカソード電極５２が片面に設けられている。アノード電極５１は、各メサ形状上のＰ電極３０に対応して、中央の画素領域においてアレイ状に配置している。一方、カソード電極５２は、共通第２電極３２に対向する位置に設けられている。なお、ここで説明している以外の駆動回路基板５０の具体的構成については、周知の構成を採用することができる。
（４）発光ユニット２００の製造方法
次に、発光ユニット２００の製造方法について、図６および図７を用いて説明する。図６は、発光ユニット２００の製造過程を示すフロー図であり、図７は、製造過程を示す発光ユニット２００の断面図である。
まず、サファイアやＳｉＣ、あるいはＳｉ等を素材として構成される成長基板９を準備し、成長基板９の上に、ＭＯＣＶＤ装置によって、ＧａＮ等の半導体層を成長させる（図６のステップＳ１、図７の（ａ））。具体的には、まず、Ｎ型層である第２導電層１０を成長させ、次いで発光層１１、更にＰ型層である第１導電層１２を成長させる。第２導電層１０の層厚は、一般的に１０μｍ以下であり、特に３μｍ以上７μｍ以下であることが好ましい。発光層１１の層厚は、一般的に１０ｎｍ以上２００ｎｍ以下であり、特に５０ｎｍ以上１００ｎｍ以下であることが好ましい。第１導電層１２の層厚は、一般的に５０ｎｍ以上１０００ｎｍ以下であり、特に１００ｎｍ以上３００ｎｍ以下であることが好ましい。
次に、図７の（ｂ）に示す様に、第１導電層１２の上に、コンタクト膜（Ｐコンタクト膜１４、コンタクト膜１５）を形成する（図６のステップＳ２）。後にメサ形状１１３となる部分の上面に形成されるＰコンタクト膜１４としては、第１導電層１２との接触抵抗が低く、半導体層１３との界面での光反射率が高い材料が好ましい。Ｐｄ（パラジウム）やＮｉ（ニッケル）の様な金属が好ましい。Ｐコンタクト膜１４の膜厚は、１０ｎｍ以上５００ｎｍ以下が好ましい。一方、後に段部２１３となる部分の上面に形成されるコンタクト膜１５にも、パラジウム（Ｐｄ）やＮｉ（ニッケル）を、５００ｎｍ～１０００ｎｍ程度の膜厚で成膜する（図７の（ｂ））。
次に、図７の（ｃ）に示す様に、画素領域１では発光素子１００の外周部に素子分離溝６０を形成する。同時に画素領域１と接続領域２との境界位置に溝６１を形成する（図６のステップＳ３）。これらの溝の形成は、通常のフォトリソグラフィ工程によって、素子分離溝６０、溝６１に開口部を有するレジストパターンを形成し、ドライエッチング装置によって、第２導電層１０の一部分を残して半導体層１３をエッチングすることで形成する。このエッチングの際に、素子分離溝６０、溝６１の側壁には傾斜を設けることが望ましく、傾斜の角度により光取り出し効率をより大きくすることができる。一方で、傾斜が大きいと、１つのメサ形状（＝サブピクセル）に必要な面積が大きくなり、微細化ができなくなる。そこで、これら溝の側壁（メサ形状の側面）が半導体層１３の表面となす角度をθとすると、θは６０度程度を最小とし、θ＞７０度程度が好ましい。また、溝６１の溝幅は、素子分離溝６０の溝幅と同じか、それより大きいことが好ましい。以上により、メサ形状１１３と段部２１３が形成される。要するに、メサ形状１１３の第１導電層１２と、段部２１３の第１導電層１２とは、同一材料からなり、メサ形状１１３の発光層１１と、段部２１３の発光層１１とは、同一材料からなり、メサ形状１１３の第２導電層１０と、段部２１３の第２導電層１０とは、同一材料からなる。また、メサ形状１１３の第１導電層１２と、段部２１３の第１導電層１２とは、層厚が等しく、メサ形状１１３の発光層１１と、段部２１３の発光層１１とは、層厚が等しく、メサ形状１１３の第２導電層１０と、段部２１３の第２導電層１０とは、層厚が等しい。
次に、保護膜１８を形成する。これにより、メサ形状１１３の側面と段部２１３の側面に保護膜１８が形成される（図６のステップＳ４、図７の（ｄ））。
次に、ステップＳ３で形成した保護膜１８のエッチングを行い、メサ形状１１３の上面の一部分と、段部２１３の上面の一部分と、素子分離溝６０および溝６１の底面に、ビア２４ａ、２４ｂ、２４ｃを形成する（図６のステップＳ５、図７の（ｅ））。
次に、図７の（ｆ）に示すように、ビア２４ａ、２４ｂ、２４ｃに導電材料を堆積させて、Ｐ電極３０、共通第２電極３２、および配線層３１を形成する（図６のステップＳ６）。Ｐ電極３０と、共通第２電極３２と、配線層３１とは、同一の電極材料からなる。そのため、Ｐ電極３０、共通第２電極３２、および配線層３１は、同時形成できる。なお、メサ形状１１３の上面のビア２４ａ、および段部２１３の上面のビア２４ｂには、先に形成したコンタクト膜（Ｐコンタクト膜１４、コンタクト膜１５）がある。電極はＴｉ/Ａｕで形成し、ＮＧａＮとはＴｉがコンタクトを取るためＮＧａＮ－Ｔｉ－Ａｕ、ＰＧａＮ上は、ＰＧａＮ－Ｐｄ－Ｔｉ－Ａｕの構成とすることができる。
図７の（ｆ）に示すビア２４ａ、２４ｂ、２４ｃへの導電材料の堆積方法には、蒸着やスパッタ法を用いる。Ｐ電極３０、共通第２電極３２、および配線層３１の層厚としては、先に形成した保護膜１８よりも厚く成膜する必要がある。例えば、保護膜１８の膜厚を０．１μｍ程度とする場合、０．２μｍ～０．８μｍ程度の厚さで形成する。
このように、本実施形態によれば、Ｐ電極３０、共通第２電極３２、および配線層３１を容易なプロセスで形成することができる。例えば比較構成として、メサ形状とメサ形状との間の溝を配線層の材料によって完全に埋め尽くす構成を例に挙げる。この比較構成の例では、当該溝を埋める必要があり、Ｐ電極と、共通第２電極とを同じタイミングで形成することができず、製造プロセスが複雑である。これに対し、本実施形態の構成であれば、Ｐ電極と、共通第２電極とを同じタイミングで形成することができる。配線層３１と、メサ形状１１３を構成する半導体層の側面との間には、保護膜が形成されている。
次に、図７の（ｇ）に示すように、Ｐ電極３０および共通第２電極３２の各々の上面およびその近傍を除いて、保護膜１８を形成する（図６のステップＳ７）。以上により発光ユニット２００が形成される。なお、ステップＳ７は、省略可能である。
（５）画像表示素子３の製造方法
本実施形態の画像表示素子３は、以上の製造フローで製造された発光ユニット２００のＰ電極３０の上面に、駆動回路基板５０のアノード電極をコンタクトさせ、共通第２電極３２の上面に、駆動回路基板５０のカソード電極をコンタクトさせることによって製造できる。
（６）本実施形態の作用効果
本実施形態の画像表示素子によれば、発光素子がアレイ状に配置された画素領域の外において、発光素子のＮ電極にあたる共通第２電極を設けている。アレイ内において透明電極を用いてＮ電極を形成する場合には、クロストークの要因になる可能性があり、光源品位への影響が考えられる。しかしながら、本実施形態のようにアレイ外でカソード接続する構成とすることにより、光源としての品質向上と、光取り出し効率の改善とを実現することができる。
また、メサ形状間に設けた配線層が、抵抗低減層として機能することからも、光源としての品質向上を実現できる。
また、メサ構造同士の間のスペースを反射率の高い材料で埋めるという手法では、製造方法が複雑であり、且つ発光素子に反りを生じさせるおそれがある。しかしながら、本実施形態によれば、配線層が、メサ形状間の溝を完全に埋めるかたちでなく、配線層の駆動回路基板側の表面がメサ形状の上面よりも低い位置（駆動回路基板から離れた位置）にある。しかしながら、本実施形態では、素子分離溝の底面に接して素子分離溝の一部分のみに配線層を設けていることから、溝を完全に埋める構成に比べて発光素子（発光ユニット）の反りの抑制を実現できる。また、メサ形状間の溝を配線層材料によって完全に埋めている態様の製造プロセスに比べて、容易なプロセスで発光ユニットを形成することができるというメリットもある。
〔実施形態２〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図８は、本実施形態の画像表示素子の断面図である。図８は、実施形態１の図５の断面図に対応している。
本実施形態と実施形態１との相違点は、配線層３１の形状にある。具体的には、本実施形態では、配線層３１Ａの長手方向に沿った端部３１ａは、メサ形状１１３の側壁１１３ａの壁面に沿ってせり上がっている。そして、隣り合うメサ形状１１３と、当該隣り合うメサ形状１１３の間に配されている配線層３１Ａとを当該配線層３１Ａの短手方向に沿って切断したとき、配線層３１Ａの切断面は、駆動回路基板５０に向かって開口した凹形状を有している。なお、端部３１ａと、メサ形状１１３の側壁１１３ａとの間には、保護膜１８が設けられており、配線層３１Ａは第２導電層１０の光出射側の領域１０ａの上面と、電気的に接続している。
実施形態１の配線層３１は、上面がフラットであった。これに対し、本実施形態の配線層３１Ａは、上面が、メサ形状１１３と隣り合う端部３１ａにおいてメサ形状１１３の上面に向かって突出していて、メサ形状１１３とメサ形状１１３の間が窪んだ、断面凹型になっている。要するに、本実施形態の配線層３１は、メサ形状１１３間の素子分離溝を完全に埋めているのではなく、メサ形状にならうように、メサ形状１１３の起伏に沿って、メサ形状１１３とメサ形状１１３との間の素子分離溝の壁面（底面も含む）を被覆した形状を有している。
本実施形態の配線層３１Ａは、実施形態１において説明した製造方法を用いて製造することができる。
本実施形態の発光ユニットも、実施形態１と同じ効果を奏する。加えて、配線層３１Ａを高反射率の材料で形成すれば、発光素子の光取り出し効率を上げる効果が期待できる。これは、メサ形状の外に出ていく光を配線層３１Ａで反射させて直上へ持ち上げられるためである。
〔実施形態３〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図９は、本実施形態の画像表示素子３Ａの断面図である。図９は、実施形態１の図５の断面図に対応している。
本実施形態と実施形態１との相違点は、半導体層１３と、配線層３１Ｂの形状にある。具体的には、本実施形態の発光ユニット２００Ａは、画素領域１内では、メサ形状１１３同士が第２導電層１０によって繋がっておらず、半導体層１３は発光素子１００毎に分断されている。また、接続領域２内では、溝６１によって半導体層１３が層厚方向に完全に分断されており、配線層３１Ｂは、メサ形状１１３の第２導電層１０の側面１０ｃと接続している。以下、図９を用いて説明する。
（１）発光ユニット
発光ユニット２００は、実施形態１のように各メサ形状１１３が互いに第２導電層１０の光出射側の領域１０ａ（図３および図５）によって繋がっている態様とは異なり、メサ形状１１３が構造的に独立している。これは、画素領域１内において半導体層１３に形成される素子分離溝６０Ａが、第２導電層１０を層厚方向に完全に分断していることによる。
また、接続領域２と画素領域１との間の溝６１Ａも、実施形態１の溝６１とは異なり、第２導電層１０を層厚方向に完全に分断して設けられている。
本実施形態では、配線層３１Ｂが、メサ形状１１３の第２導電層１０の側面１０ｃと接続する。図９に示すように、隣り合うメサ形状１１３の第２導電層１０の側面１０ｃ同士を、配線層３１Ｂが接続した状態となっている。これにより、第２導電層１０と配線層３１Ｂとの間で導電経路が形成される。
配線層３１Ｂは、メサ形状１１３に構成される第２導電層１０の側面１０ｃの全長よりも短い長さにおいて側面１０ｃと接続している。具体的には、第２導電層１０の側面１０ｃの全長のうちの（メサ形状１１３の下端から）８割、好ましくは９割程度の長さに配線層３１Ｂが接触しているとよい。また、プロセスマージンも含めると、第２導電層１０の側面１０ｃの全長のうちの（メサ形状１１３の下端から）８割、好ましくは９割程度の長さに配線層３１Ｂが接触しているとよい。換言すれば、第２導電層１０の側面１０ｃの全長の大部分に、配線層３１Ｂが接触している。これにより、発光素子の光取り出し効率を高めることが可能となる。
また、配線層３１Ｂにおけるメサ形状１１３の間の領域では、配線層３１Ｂの層厚が、メサ形状１１３を構成する半導体層１３の層厚よりも薄い。具体的には、配線層３１Ｂにおけるメサ形状１１３の間の領域の層厚は、共通第２電極３２の層厚と同一となっている。
本実施形態の画像表示素子３Ａによれば、発光ユニット２００Ａは、配線層３１Ｂが、メサ形状１１３に構成される第２導電層１０の側面１０ｃと接続されている。この接続部分において配線層３１Ｂと第２導電層１０とは電気的に接続しており、駆動回路基板５０のアノード電極５１に接続したＰ電極３０からメサ形状１１３に入った電流は、第２導電層１０の側面１０ｃから配線層３１を通って共通第２電極３２まで到達する。このように、本実施形態であっても実施形態１と同様に、アレイ外で共通第２電極を有する構成において配線層３１Ｂが抵抗低減に寄与し、配線層３１Ｂが無い構成に比べて、光源品位を向上させることができる。
（２）発光ユニットの製造方法
次に、発光ユニット２００Ａの製造方法について、図１０および図１１を用いて説明する。図９は、発光ユニット２００Ａの製造過程を示すフロー図であり、図１１は、製造過程を示す発光ユニット２００Ａの断面図である。
まず、サファイアやＳｉＣ、あるいはＳｉ等を素材として構成される成長基板９を準備し、成長基板９の上に、ＭＯＣＶＤ装置によって、ＧａＮ等の半導体層１３を成長させる（図１０のステップＳ１１、図１１の（ａ））。このステップＳ１１は、実施形態１で説明したステップＳ１と同じである。
次に、第１導電層１２の上に、コンタクト膜（Ｐコンタクト膜１４、コンタクト膜１５）を形成する（図１０のステップＳ１２、図１１の（ｂ））。このステップＳ１２は、実施形態１で説明したステップＳ２と同じである。
次に、図１１の（ｃ）に示す様に、画素領域１では発光素子１００の外周部に素子分離溝６０を形成する。同時に画素領域１と接続領域２との境界位置に溝６１を形成する（図１０のステップＳ１３）。これらの溝の形成は、通常のフォトリソグラフィ工程によって、素子分離溝６０、溝６１に開口部を有するレジストパターンを形成し、ドライエッチング装置によって、半導体層１３をエッチングする。このとき、成長基板９の界面まで削ってしまう（不図示）。
続いて、保護膜１８の形成ステップ（図１０のステップＳ１４）、ビアの形成ステップ（図１０のステップＳ１５）、Ｐ電極３０、共通第２電極３２、および配線層３１Ｂの形成ステップ（図１０のステップＳ１６）と進む。これらの各ステップは、実施形態１の図６のステップＳ４、ステップＳ５、ステップＳ６と同一であるため、ここでの説明は省略する。
最後に、実施形態１の図６のステップＳ７と同様に、Ｐ電極３０および共通第２電極３２の各々の上面およびその近傍を除いて、保護膜１８を形成する（不図示）。以上により発光ユニット２００Ａが形成される。
〔実施形態４〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図１２は、本実施形態の画像表示素子の発光ユニット２００Ｂの部分上面図である。図１３は、本実施形態の発光ユニット２００Ｂの製造過程の途中の構造を示す部分断面図である。
上述の実施形態１では、図１および図２に示すように、複数の発光素子１００（複数のメサ形状１１３）が、四角形の画素領域１の端辺に沿って例えばｍ行×ｎ列の並びで一定のピッチで整然と並んでいる。これに関し、本実施形態の発光ユニット２００Ｂも、複数の発光素子１００（複数のメサ形状１１３）がｍ行×ｎ列の並びで一定のピッチで配列している。一方で、本実施形態の発光ユニット２００Ｂでは、行方向の奇数列が偶数列の並びに対してピッチ×１／２ずれて並んでいる点において、実施形態１と相違している。
ところで、本実施形態の発光ユニット２００Ｂは、メサ形状１１３の形成工程において半導体層に溝を形成する際に、図１３に示すように、メサ形状の下端の境界よりも深い箇所まで溝が形成される場合がある。このように、メサ形状とメサ形状との間に形成された素子分離溝６０の形状が、後工程で形成される配線層３１に影響を与え得る不都合な形状となる場合がある。ここで、実施形態１のように複数の発光素子１００（複数のメサ形状１１３）のアレイがピッチをずらしていない場合には、その影響が、隣り合うメサ形状１１３の間に配された配線層３１における一方のメサ形状１１３側の端部と、他方のメサ形状１１３側の端部との双方に及ぶおそれがある。一方、図１２に示すようにピッチをずらして千鳥配置とすることにより、その影響を、１／２ピッチごとに配線層３１の片方の端部のみに限定することができる。これにより、配線層３１の断線等の不具合の発生を低減できる。
〔実施形態５〕
上述の実施形態１では、図７の（ｅ）に示すように、段部２１３の側面に保護膜１８がある。しかしながら、本発明の一態様はこれに限定されない。以下に、実施形態１の変形例として、実施形態５を説明する。
図１４は、本実施形態の発光ユニットの製造過程の一部を示す断面図である。図１４の（ｅ）´は、図７の（ｅ）に対応し、図１４の（ｆ）´は、図７の（ｆ）に対応する。図１４は、段部２１３の側面に保護膜１８がない点において、図７の構成と相違している。要するに、ビアを形成するステップＳ５において、本実施形態では、段部２１３の側面からも、保護膜１８を除去する。
図１４の（ｅ）´に示す状態から、ステップＳ６として、実施形態１の図６のステップＳ６と同様に、Ｐ電極３０、共通第２電極３２、および配線層３１を形成する。
本実施形態の製造方法によれば、接続領域の保護膜を取り除くため、ＰＮショートの状態である。接続領域は、アレイ内の発光素子のＮ側電極であるため、ショート状態でも問題ない。
〔実施形態６〕
上述の実施形態３では、図１１の（ｅ）に示すように、段部２１３の側面に保護膜１８がある。しかしながら、本発明の一態様はこれに限定されない。以下に、実施形態３の変形例として、実施形態６を説明する。
図１５は、本実施形態の発光ユニットの製造過程の一部を示す断面図である。図１５の（ｅ）´は、図１１の（ｅ）に対応し、図１５の（ｆ）´は、図１１の（ｆ）に対応する。図１５は、段部２１３の側面に保護膜１８がない点において、図１０の構成と相違している。要するに、ビアを形成するステップＳ１５において、本実施形態では、段部２１３の側面からも、保護膜１８を除去する。
図１５の（ｅ）´に示す状態から、ステップＳ１６として、実施形態３の図１０のステップＳ１６と同様に、Ｐ電極３０、共通第２電極３２、および配線層３１Ｂを形成する。
本実施形態の製造方法によれば、接続領域の保護膜を取り除くため、ＰＮショートの状態である。接続領域は、アレイ内の発光素子のＮ側電極であるため、ショート状態でも問題ない。
〔実施形態７〕
上述の実施形態３では、図１１の（ｃ）に示すように、ビアの形成ステップにおいて、メサ形状１１３間の第２導電層１０を全て除去し、成長基板９の界面まで削っている。要するに、実施形態３では、メサ形状１１３とメサ形状１１３とは第２導電層１０で繋がっていない構成となっている。本実施形態でも、メサ形状１１３とメサ形状１１３とは第２導電層１０で繋がっていない構成である点においては、実施形態３と同じである。一方で、実施形態３との相違点は、Ｐ電極３０、共通第２電極３２、および配線層３１Ｂを形成するステップまでは、実施形態１と同じく、メサ形状１１３とメサ形状１１３とは第２導電層１０の一部分で繋がった状態とする。そして、この状態で、駆動回路基板５０と電気的に接続した後に、繋がっていた第２導電層１０の一部分を除去することで、実施形態３と同じ態様を実現する。以下に、実施形態３の変形例として、実施形態７を説明する。
図１６は、本実施形態の発光ユニット２００（画像表示素子３）の製造過程を示すフロー図であり、図１７は、製造過程を示す発光ユニット２００（画像表示素子３）の断面図である。なお、図１６のステップＳ２１～ステップＳ２６の各ステップは、実施形態１の図６のステップＳ１～ステップＳ６と同一工程であるため、説明を省略する。
図１６のステップＳ２６でＰ電極３０、共通第２電極３２、および配線層３１Ｂが形成された状態（図１７の（ｅ）の状態）で、駆動回路基板５０と接合する。具体的には、Ｐ電極３０の上面に、駆動回路基板５０のアノード電極５１をコンタクトさせ、共通第２電極３２の上面に、駆動回路基板５０のカソード電極５２をコンタクトさせる。そして、接合によって形成される空隙を、樹脂部７０によって埋める（図１６のステップＳ１７、図１７の）。
次に、成長基板９を剥離する（図１６のステップＳ２８、図１７の（ｇ））。
次に、成長基板９を剥離した側から半導体層１３の第２導電層１０を削っていき、隣り合うメサ形状１１３とメサ形状１１３との間が第２導電層１０によって繋がっていない状態まで削る（ステップＳ２９、図１７の（ｈ））。
以上の製造フローによっても、実施形態３と同じ発光ユニット２００の構成を実現することができる。
〔まとめ〕
本発明の態様１に係る画像表示素子は、画像を表示する画素領域と、前記画素領域の外側に設けられた接続領域とを有する画像表示素子であって、前記画素領域において複数の発光素子がアレイ状に配置された発光ユニットと、前記発光ユニットと対向するように配置され、前記複数の発光素子を駆動する駆動回路基板と、を備え、前記発光ユニットは、前記画素領域および前記接続領域に、第２導電層と、発光層と、第１導電層とが積層された半導体層を有し、前記画素領域内では、前記半導体層を前記発光素子毎に分割してなる複数のメサ形状を有し、前記接続領域内では、前記半導体層に形成された溝によって前記メサ形状と隔てられた段部を有し、各前記メサ形状の前記第１導電層には、第１電極が接続しており、前記第１電極は、前記駆動回路基板の前記発光ユニットに対向する対向面に設けられた第１駆動電極と接続し、前記発光ユニットは、隣り合う前記メサ形状の間には、当該メサ形状の第２導電層との間で導電経路を形成する配線層であって、前記半導体層における前記メサ形状の部分の層厚よりも薄い配線層を更に有し、前記配線層は、前記段部の上まで延設されており、当該段部の上に設けられた共通第２電極に接続されており、前記共通第２電極は、前記駆動回路基板の前記対向面に設けられた第２駆動電極と接続している。
前記の構成によれば、高い光源品位を備えたマイクロ発光素子を備えた画像表示素子を提供することができる。具体的には、画素領域の発光素子アレイの外の領域（接続領域）においてカソード電極と接続する構成となっており、アレイ内に非発光部であるＮ電極がないため光源品位を向上させることができる。また、配線層を配設していることにより、抵抗低減を実現できる。また、配線層を、メサ形状間を埋め尽くす構成としないことにより、発光ユニットの反りを軽減できる。また、配線層を、メサ形状間を埋め尽くす構成としないことにより、埋め尽くすプロセスに比べて、容易なプロセスで形成することが可能である。
本発明の態様２に係る画像表示素子は、前記態様１において、前記画素領域内では、前記複数のメサ形状が、前記第２導電層を層厚方向に一部分を残して前記半導体層を前記発光素子毎に分割してなり、前記接続領域内では、前記段部が、前記第２導電層を層厚方向に一部分を残して前記半導体層に形成された前記溝によって前記メサ形状と隔てられており、前記配線層は、前記第２導電層の前記一部分と接続していてもよい。
前記の構成によれば、配線層が、第２導電層の前記一部分と接続していることから、抵抗低減機能を有し、光源品位を向上させることができる。
本発明の態様３に係る画像表示素子は、前記態様１において、前記画素領域内では、前記メサ形状同士が前記第２導電層によって繋がっておらず、前記半導体層は前記発光素子毎に分断されており、前記接続領域内では、前記溝によって前記半導体層が層厚方向に分断されており、前記配線層は、前記メサ形状の前記第２導電層の側面と接続する構成であってもよい。
前記の構成によれば、配線層が、第２導電層の前記側面と接続していることから、抵抗低減機能を有し、光源品位を向上させることができる。
本発明の態様４に係る画像表示素子は、前記態様１または２において、前記配線層の長手方向に沿った端部は、前記メサ形状の側壁の壁面に沿ってせり上がっており、隣り合う前記メサ形状と、当該隣り合う前記メサ形状の間に配されている前記配線層とを当該配線層の短手方向に沿って切断したとき、当該配線層の切断面は、前記駆動回路基板に向かって開口した凹形状を有している構成であってもよい。
前記の構成によれば、配線層を、メサ形状間を埋め尽くす構成とせず、メサ形状の起伏に倣う形状とすることにより、埋め尽くすプロセスに比べて、容易なプロセスで形成することが可能である。
本発明の態様５に係る画像表示素子は、前記態様２において、前記配線層と、前記メサ形状に構成される前記半導体層との間には、保護膜が形成されている。
前記の構成によれば、メサ形状の第２導電層の前記一部分の表面から配線層に電流が流れる経路が形成される。
本発明の態様６に係る画像表示素子は、前記態様１から５において、前記第１電極と、前記共通第２電極とは、同一の電極材料から形成されていてもよい。
前記の構成によれば、製造プロセスを容易に実現できる。
本発明の態様７に係る画像表示素子は、前記態様１から６において、前記第１電極における前記第１駆動電極との接続面の位置と、前記共通第２電極における前記第２駆動電極との接続面の位置とは、同一平面上にあることが好ましい。
前記の構成によれば、駆動回路基板の第１駆動電極および第２駆動電極と良好なコンタクトを実現することができる。
本発明の態様８に係る画像表示素子は、前記態様１から７において、前記メサ形状の前記第１導電層と、前記段部の前記第１導電層とは、層厚が等しく、前記メサ形状の前記発光層と、前記段部の前記発光層とは、層厚が等しく、前記メサ形状の前記第２導電層と、前記段部の前記第２導電層とは、層厚が等しいことが好ましい。
前記の構成によれば、メサ形状を構成する各層と、段部を構成する各層とを同じプロセス内で形成することができ、生産性向上を図った画像表示素子を実現できる。
本発明の態様９に係る画像表示素子は、前記態様１から８において、前記配線層は、金（Ａｕ）よりも高反射率を有する光反射材料によって構成されてもよい。
前記の構成によれば、光取り出し効率を向上させることができる。
本発明の態様１０に係る画像表示素子は、前記態様１から９において、前記画素領域内に構成される前記発光素子のアレイは、ｍ行×ｎ列の並びで、一定のピッチで配列しており、行方向の奇数列が偶数列の並びに対して、前記ピッチ×１／２ずれて並んでいてもよい。
前記の構成によれば、半導体層に形成されるマイクロトレンチ（メサ形状とメサ形状との間に設けられる溝）が配線層の形成に与える影響を低減させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１ 画素領域
２ 接続領域
３ 画像表示素子
４ マーク領域
９ 成長基板
１０ 第２導電層
１０ａ 第２導電層の光出射側の領域
１０ｂ 第２導電層におけるメサ形状に構成される領域
１０ｃ 第２導電層の側面
１１ 発光層
１２ 第１導電層
１３ 半導体層
１４ Ｐコンタクト膜
１５ コンタクト膜
１８ 保護膜
２４ａ、２４ｂ、２４ｃ ビア
３０ Ｐ電極
３１ 配線層
３１ａ 配線層におけるメサ形状側の端部
３２ 共通第２電極
５０ 駆動回路基板
５１ アノード電極
５２ カソード電極
６０ 素子分割溝
６１ 溝
１００ 発光素子
１１３ メサ形状
２００ 発光ユニット
２１３ 段部

Claims (9)

  1. 画像を表示する画素領域と、前記画素領域の外側に設けられた接続領域とを有する画像表示素子であって、
    前記画素領域において複数の発光素子がアレイ状に配置された発光ユニットと、
    前記発光ユニットと対向するように配置され、前記複数の発光素子を駆動する駆動回路基板と、を備え、
    前記発光ユニットは、前記画素領域および前記接続領域に、第２導電層と、発光層と、第１導電層とが積層された半導体層を有し、前記画素領域内では、前記半導体層を前記発光素子毎に分割してなる複数のメサ形状を有し、前記接続領域内では、前記半導体層に形成された溝によって前記メサ形状と隔てられた段部を有し、
    各前記メサ形状の前記第１導電層には、第１電極が接続しており、
    前記第１電極は、前記駆動回路基板の前記発光ユニットに対向する対向面に設けられた第１駆動電極と接続し、
    前記発光ユニットは、
    隣り合う前記メサ形状の間には、当該メサ形状の第２導電層との間で導電経路を形成する配線層であって、前記半導体層における前記メサ形状の部分の層厚よりも薄い配線層を更に有し、
    前記配線層は、前記段部の上まで延設されており、当該段部の上に設けられた共通第２電極に接続されており、
    前記共通第２電極は、前記駆動回路基板の前記対向面に設けられた第２駆動電極と接続しており、
    前記画素領域内では、前記複数のメサ形状が、前記第２導電層を層厚方向に一部分を残して前記半導体層を前記発光素子毎に分割してなり、
    前記接続領域内では、前記段部が、前記第２導電層を層厚方向に一部分を残して前記半導体層に形成された前記溝によって前記メサ形状と隔てられており、
    前記配線層は、前記第２導電層の前記一部分と接続している、
    ことを特徴とする画像表示素子。
  2. 画像を表示する画素領域と、前記画素領域の外側に設けられた接続領域とを有する画像表示素子であって、
    前記画素領域において複数の発光素子がアレイ状に配置された発光ユニットと、
    前記発光ユニットと対向するように配置され、前記複数の発光素子を駆動する駆動回路基板と、を備え、
    前記発光ユニットは、前記画素領域および前記接続領域に、第２導電層と、発光層と、第１導電層とが積層された半導体層を有し、前記画素領域内では、前記半導体層を前記発光素子毎に分割してなる複数のメサ形状を有し、前記接続領域内では、前記半導体層に形成された溝によって前記メサ形状と隔てられた段部を有し、
    各前記メサ形状の前記第１導電層には、第１電極が接続しており、
    前記第１電極は、前記駆動回路基板の前記発光ユニットに対向する対向面に設けられた第１駆動電極と接続し、
    前記発光ユニットは、
    隣り合う前記メサ形状の間には、当該メサ形状の第２導電層との間で導電経路を形成する配線層であって、前記半導体層における前記メサ形状の部分の層厚よりも薄い配線層を更に有し、
    前記配線層は、前記段部の上まで延設されており、当該段部の上に設けられた共通第２電極に接続されており、
    前記共通第２電極は、前記駆動回路基板の前記対向面に設けられた第２駆動電極と接続しており、
    前記画素領域内では、前記メサ形状同士が前記第２導電層によって繋がっておらず、前記半導体層は前記発光素子毎に分断されており、
    前記接続領域内では、前記溝によって前記半導体層が層厚方向に分断されており、
    前記配線層は、前記メサ形状の前記第２導電層の側面と接続する、
    ことを特徴とする画像表示素子。
  3. 前記配線層の長手方向に沿った端部は、前記メサ形状の側壁の壁面に沿ってせり上がっており、
    隣り合う前記メサ形状と、当該隣り合う前記メサ形状の間に配されている前記配線層とを当該配線層の短手方向に沿って切断したとき、当該配線層の切断面は、前記駆動回路基板に向かって開口した凹形状を有している、
    ことを特徴とする請求項１に記載の画像表示素子。
  4. 前記配線層と、前記メサ形状に構成される前記半導体層との間には、保護膜が形成されている、
    ことを特徴とする請求項１に記載の画像表示素子。
  5. 前記第１電極と、前記共通第２電極とは、同一の電極材料から形成されている、
    ことを特徴とする請求項１から４の何れか１項に記載の画像表示素子。
  6. 前記第１電極における前記第１駆動電極との接続面の位置と、前記共通第２電極における前記第２駆動電極との接続面の位置とは、同一平面上にある、
    ことを特徴とする請求項１から５の何れか１項に記載の画像表示素子。
  7. 前記メサ形状の前記第１導電層と、前記段部の前記第１導電層とは、層厚が等しく、
    前記メサ形状の前記発光層と、前記段部の前記発光層とは、層厚が等しく、
    前記メサ形状の前記第２導電層と、前記段部の前記第２導電層とは、層厚が等しい、
    ことを特徴とする請求項１から６の何れか１項に記載の画像表示素子。
  8. 前記配線層は、金（Ａｕ）よりも高反射率を有する光反射材料によって構成される、
    ことを特徴とする請求項１から７の何れか１項に記載の画像表示素子。
  9. 前記画素領域内に構成される前記発光素子のアレイは、ｍ行×ｎ列の並びで、一定のピッチで配列しており、
    行方向の奇数列が偶数列の並びに対して、前記ピッチ×１／２ずれて並んでいる、
    ことを特徴とする請求項１から８の何れか１項に記載の画像表示素子。
JP2020200338A 2020-12-02 2020-12-02 画像表示素子 Active JP7517970B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020200338A JP7517970B2 (ja) 2020-12-02 2020-12-02 画像表示素子
US17/538,216 US12040348B2 (en) 2020-12-02 2021-11-30 Image display element
CN202111442482.2A CN114582852A (zh) 2020-12-02 2021-11-30 图像显示元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020200338A JP7517970B2 (ja) 2020-12-02 2020-12-02 画像表示素子

Publications (2)

Publication Number Publication Date
JP2022088085A JP2022088085A (ja) 2022-06-14
JP7517970B2 true JP7517970B2 (ja) 2024-07-17

Family

ID=81752000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020200338A Active JP7517970B2 (ja) 2020-12-02 2020-12-02 画像表示素子

Country Status (3)

Country Link
US (1) US12040348B2 (ja)
JP (1) JP7517970B2 (ja)
CN (1) CN114582852A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188864B (zh) * 2022-07-20 2023-07-14 深圳市思坦科技有限公司 微型led器件制备方法、微型led器件以及显示装置
FR3143841A1 (fr) 2022-12-16 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de préparation d’un empilement en vue d’un collage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322847A (ja) 2004-05-11 2005-11-17 Stanley Electric Co Ltd 半導体発光装置とその製造方法
WO2019053923A1 (ja) 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
US20200035748A1 (en) 2018-07-27 2020-01-30 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and fabrication method, and display device thereof
JP2020088383A (ja) 2018-11-30 2020-06-04 シャープ株式会社 マイクロ発光素子及び画像表示素子
CN111403430A (zh) 2020-04-02 2020-07-10 亿信科技发展有限公司 一种微米发光二极管器件及其制作方法、显示面板
CN111725251A (zh) 2020-07-04 2020-09-29 厦门友来微电子有限公司 高分辨率全彩化MicroLED显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US10453759B2 (en) * 2015-09-11 2019-10-22 Sharp Kabushiki Kaisha Image display device
US11205677B2 (en) 2017-01-24 2021-12-21 Goertek, Inc. Micro-LED device, display apparatus and method for manufacturing a micro-LED device
KR102422386B1 (ko) 2017-04-21 2022-07-20 주식회사 루멘스 마이크로 led 디스플레이 장치 및 그 제조방법
JP7248441B2 (ja) * 2018-03-02 2023-03-29 シャープ株式会社 画像表示素子
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
JP7075437B2 (ja) * 2019-04-23 2022-05-25 シャープ株式会社 画像表示素子
JP2021019015A (ja) * 2019-07-17 2021-02-15 シャープ福山セミコンダクター株式会社 マイクロ発光素子及び画像表示素子
JP7492328B2 (ja) * 2019-11-18 2024-05-29 シャープ福山レーザー株式会社 画像表示素子及び画像表示素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322847A (ja) 2004-05-11 2005-11-17 Stanley Electric Co Ltd 半導体発光装置とその製造方法
WO2019053923A1 (ja) 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
US20200035748A1 (en) 2018-07-27 2020-01-30 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and fabrication method, and display device thereof
JP2020088383A (ja) 2018-11-30 2020-06-04 シャープ株式会社 マイクロ発光素子及び画像表示素子
CN111403430A (zh) 2020-04-02 2020-07-10 亿信科技发展有限公司 一种微米发光二极管器件及其制作方法、显示面板
CN111725251A (zh) 2020-07-04 2020-09-29 厦门友来微电子有限公司 高分辨率全彩化MicroLED显示器

Also Published As

Publication number Publication date
JP2022088085A (ja) 2022-06-14
CN114582852A (zh) 2022-06-03
US20220173161A1 (en) 2022-06-02
US12040348B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
CN110518107B (zh) 微发光元件、图像显示元件及其形成方法
JP7079106B2 (ja) 画像表示素子、及び画像表示素子の製造方法
US20180166424A1 (en) Light-emitting diode (led) device for realizing multi-colors
TWI707491B (zh) 微型發光二極體顯示面板
KR102617962B1 (ko) 반도체 발광소자
KR20190071274A (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
WO2012091042A1 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP7517970B2 (ja) 画像表示素子
JP5125433B2 (ja) 半導体発光装置及びその製造方法
US10658423B2 (en) Method of manufacturing light emitting device
KR20190071152A (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
CN111416027B (zh) 一种倒装高压发光二极管及发光装置
JP7388908B2 (ja) 表示装置
CN113424314A (zh) 显示器用发光元件以及具有该发光元件的显示装置
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US10381400B2 (en) Method of manufacturing light emitting device
JP2014150245A (ja) 発光素子および発光素子パッケージ
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
KR20210102741A (ko) 반도체 발광 소자 및 이의 제조 방법
WO2021193277A1 (ja) 発光デバイスおよび画像表示装置
US20230078165A1 (en) Light emitting device, method of manufacturing light emitting device, and image display apparatus
JP2022019456A (ja) 発光装置および表示装置
KR102447407B1 (ko) 반도체 발광소자
US12002912B2 (en) Light emitting device and display apparatus having the same
EP4415045A2 (en) Led display pixel element and display device comprising same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220216

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20230920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240704

R150 Certificate of patent or registration of utility model

Ref document number: 7517970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150