JP7515366B2 - 電力変換装置 - Google Patents

Description

本開示は、交流電力を直流電力に変換する電力変換装置に関する。

従来、電化製品では、直流電力が使用されることが多い。電化製品は、商用電源などの交流電源から交流電力が供給される場合、交流電力を直流電力に変換する交直変換回路（以下、整流回路と称する。）が必要となる。整流回路では、簡易的かつ低コストで構成可能であることから、変換素子としてダイオードが使用されることが多い。整流回路では、その他の部品として、電力を蓄えるためのリアクトル、出力電圧平滑用の電解コンデンサなどが用いられる。整流回路で使用されるダイオードは、容易性および低コストのメリットがあるが、損失の観点でデメリットを有する。ダイオードによる損失には、電流が順方向に流れた際に発生する順方向電圧による導通損失、および逆回復時間に発生するリカバリー損失がある。

このようなダイオードによる損失に対して、特許文献１には、電力変換装置において、順方向電圧による導通損失を低減する技術が開示されている。特許文献１に記載の電力変換装置は、整流回路が備えるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）にゲート電圧を印加したとき、ドレインからソース、およびソースからドレインの双方向に電流を流すことが可能である。特許文献１に記載の電力変換装置は、ダイオードの順方向電圧に対してオン抵抗による電圧降下の小さいＭＯＳＦＥＴを選定することによって、同期整流による低損失化を実現している。

特開２０１８－７３２６号公報

特許文献１に記載の電力変換装置は、整流回路に対して１つの負荷が接続されている構成を前提としている。ここで、電力変換装置において、交流電源と整流回路との間に並列に別の負荷が接続される場合を想定する。この場合、電力変換装置に流れる交流電流は、並列負荷に流れる電流が重畳されるため、並列負荷が接続されないときの交流電流に対して歪んだ電流波形になる。電力変換装置は、特許文献１に記載の同期整流アルゴリズムに基づいてスイッチング素子の同期整流制御を行う場合、各ＭＯＳＦＥＴのスイッチ切替のタイミングにずれが生じ、適切なスイッチングができない。そのため、特許文献１に記載の電力変換装置は、ＤＣ（Direct Current）出力側からＡＣ（Alternating Current）入力側に回生が行われることによる出力電圧の乱れ、リンギングなどを引き起こす可能性がある、という問題があった。

本開示は、上記に鑑みてなされたものであって、スイッチング素子を用いた整流回路と並列に負荷が接続された場合において、整流回路を高効率かつ安定して動作させることが可能な電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本開示に係る電力変換装置は、複数のスイッチング素子を用いて、交流電源から出力される交流電力を整流し、整流後の直流電力を第１の負荷に出力する整流回路と、交流電源と整流回路との間において、整流回路と並列に第２の負荷を接続可能な並列負荷接続部と、交流電源と並列負荷接続部との間において、並列負荷接続部に第２の負荷が接続されている場合は整流回路および第２の負荷に流れる電流の電流値を検出し、並列負荷接続部に第２の負荷が接続されていない場合は整流回路に流れる電流の電流値を検出する第１の電流検出部と、を備える。また、電力変換装置は、並列負荷接続部と整流回路との間において、整流回路に流れる電流の電流値を検出する第２の電流検出部と、並列負荷接続部と第２の負荷との接続を制御可能であって、並列負荷接続部に第２の負荷が接続されていない場合、第１の電流検出部で検出された電流値に基づいてスイッチング素子の動作を制御し、並列負荷接続部に第２の負荷が接続されている場合、第２の電流検出部で検出された電流値に基づいてスイッチング素子の動作を制御する制御部と、を備える。

本開示によれば、電力変換装置は、スイッチング素子を用いた整流回路と並列に負荷が接続された場合において、整流回路を高効率かつ安定して動作させることができる、という効果を奏する。

実施の形態１に係る電力変換装置の構成例を示す第１の図 実施の形態１に係る電力変換装置に流れる各電流の電流波形および各スイッチング素子のオンオフのタイミングを示す第１の図 実施の形態１に係る電力変換装置が同期整流制御に使用する電流値を検出する電流検出部を変更するか否かを判定する動作を示すフローチャート 実施の形態１に係る電力変換装置の構成例を示す第２の図 実施の形態１に係る電力変換装置に流れる各電流の電流波形および各スイッチング素子のオンオフのタイミングを示す第２の図 実施の形態１に係る電力変換装置が備える制御部を実現するハードウェア構成の一例を示す図 実施の形態２に係る電力変換装置の構成例を示す第１の図 実施の形態２に係る電力変換装置の構成例を示す第２の図 実施の形態３に係る電力変換装置の構成例を示す第１の図 実施の形態３に係る電力変換装置の構成例を示す第２の図

以下に、本開示の実施の形態に係る電力変換装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの開示が限定されるものではない。

実施の形態１．
図１は、実施の形態１に係る電力変換装置１００の構成例を示す第１の図である。電力変換装置１００は、交流電源１および負荷１２に接続される。交流電源１は、電力変換装置１００に交流電力を供給する。交流電源１は、一般的な商用電源であるが、これに限定されない。図１に示す交流電源１の電源電圧Ｖｓの矢印の方向を正極とする。負荷１２は、例えば、圧縮機、ファンなどを駆動するモータ、またはモータを駆動するインバータなどであるが、これらに限定されない。電力変換装置１００は、交流電源１から出力される交流電力を直流電力に変換し、負荷１２に出力する。以降の説明において、負荷１２を第１の負荷と称することがある。

電力変換装置１００の構成について説明する。電力変換装置１００は、電源遮断用スイッチ２と、電流検出部３と、電力貯蓄用リアクトル４と、電流検出部５と、整流回路１０と、コンデンサ１１と、制御部１３と、並列負荷接続部１４と、スイッチ１５と、負荷１８と、を備える。

電源遮断用スイッチ２は、交流電源１と電流検出部３との間において、電源オンオフ切替用途、および過電流時に強制遮断する用途の交流電源１の遮断用スイッチ、すなわちブレーカーである。

電流検出部３は、過電流による交流電源１および電源遮断用スイッチ２の故障を防ぐため、電源遮断用スイッチ２の後段に設置されている。具体的には、電流検出部３は、電源遮断用スイッチ２と並列負荷接続部１４との間に設置されている。電流検出部３は、並列負荷接続部１４に負荷１８が接続されている場合は整流回路１０に流れる整流回路側電流Ｉｒおよび負荷１８に流れる負荷側電流Ｉｌの合計電流である一次電流Ｉｓの電流値を検出する。電流検出部３は、並列負荷接続部１４に負荷１８が接続されていない場合は整流回路１０に流れる整流回路側電流Ｉｒである一次電流Ｉｓの電流値を検出する。一次電流Ｉｓ、整流回路側電流Ｉｒ、および負荷側電流Ｉｌについては、図１に示す矢印の方向を正方向とする。電流検出部３は、例えば、カレントトランス、シャント抵抗などの電流検出素子、および電流検出素子で検出された一次電流Ｉｓの電流値を制御部１３が取り扱い可能な範囲内の電圧に変換して出力する増幅器によって構成されるが、電流検出部３の構成はこれに限定されない。以降の説明において、電流検出部３を第１の電流検出部と称することがある。

電力貯蓄用リアクトル４は、力率改善を行うために挿入しており、電力貯蓄用リアクトル４を挿入することで交流電源１から出力される一次電流Ｉｓの通流期間を延ばすことで力率改善を行うことが可能となる。また、電力貯蓄用リアクトル４を交流電源１に対して短絡するスイッチングを行うことで更なる力率改善、および整流回路１０の出力電圧（直流電圧）を昇圧することも可能である。図１の例では、電力貯蓄用リアクトル４は、並列負荷接続部１４と電流検出部５との間に配置されている。

電流検出部５は、並列負荷接続部１４と整流回路１０との間に設置されている。電流検出部５は、整流回路１０に流れる整流回路側電流Ｉｒの電流値を検出する。電流検出部５は、例えば、カレントトランス、シャント抵抗などの電流検出素子、および電流検出素子で検出された整流回路側電流Ｉｒの電流値を制御部１３が取り扱い可能な範囲内の電圧に変換して出力する増幅器によって構成されるが、電流検出部５の構成はこれに限定されない。以降の説明において、電流検出部５を第２の電流検出部と称することがある。

整流回路１０は、スイッチング素子Ｓ１～Ｓ４を備える。スイッチング素子Ｓ１～Ｓ４は、例えば、ＭＯＳＦＥＴなどの半導体スイッチ６～９である。以降では、半導体スイッチ６～９がＭＯＳＦＥＴである場合を例にして説明する。半導体スイッチ６～９には各々ダイオード６ａ～９ａが接続されているが、ダイオード６ａ～９ａは、ＭＯＳＦＥＴに存在する寄生ダイオードであってもよいし、別途接続されるダイオードであってもよい。スイッチング素子Ｓ１～Ｓ４のオンオフは、制御部１３によって制御される。整流回路１０は、スイッチング素子Ｓ１～Ｓ４を用いて電力変換を行う。具体的には、整流回路１０は、交流電源１から出力される交流電力を整流し、整流後の直流電力を、コンデンサ１１を介して負荷１２に出力する。整流回路１０は、制御部１３からの制御が無い場合などスイッチング素子Ｓ１～Ｓ４が全てオフの状態では、ダイオード６ａ～９ａによってブリッジ整流器の構成となる。整流回路１０では、ダイオード６ａ～９ａに電流が流れる場合、ダイオード６ａ～９ａの順方向損失およびリカバリー損失によって変換効率が低下することになる。整流回路１０において、交流電力が入力される入力側の端子を入力端子１０Ａ，１０Ｂとし、直流電力が出力される出力側の端子を出力端子１０Ｃ，１０Ｄとする。入力端子１０Ａには、半導体スイッチ６のソースおよび半導体スイッチ７のドレインが接続されている。入力端子１０Ｂには、半導体スイッチ８のソースおよび半導体スイッチ９のドレインが接続されている。また、正側の出力端子１０Ｃには、半導体スイッチ６のドレインおよび半導体スイッチ８のドレインが接続されている。負側の出力端子１０Ｄには、半導体スイッチ７のソースおよび半導体スイッチ９のソースが接続されている。

ここで、スイッチング素子Ｓ１～Ｓ４には、シリコンを用いた半導体素子を始め、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などを代表としたワイドバンドギャップ半導体を用いたスイッチング素子が用いられる。また、スイッチング素子Ｓ１～Ｓ４としては、ＭＯＳＦＥＴの他に、スーパージャンクションＭＯＳＦＥＴなどが用いられる。ダイオード６ａ～９ａについても、シリコン、炭化珪素（ＳｉＣ）などの材料が用いられる。ダイオード６ａ～９ａには、通常の整流ダイオード、リカバリー特性の良いファストリカバリ品、ショットキーバリアダイオードなどが用いられる。

コンデンサ１１は、整流回路１０による電力変換後の直流電力の電圧を平滑化するためのコンデンサである。コンデンサ１１は、例えば、電界コンデンサである。コンデンサ１１の両端には、負荷１２が接続されている。コンデンサ１１は、直流電圧Ｖｏｕｔの直流電力を負荷１２へ供給する。

制御部１３は、電流検出部３で検出された一次電流Ｉｓの電流値、または電流検出部５で検出された整流回路側電流Ｉｒの電流値に基づいて、整流回路１０が備えるスイッチング素子Ｓ１～Ｓ４の動作を制御する。本実施の形態では、制御部１３は、交流電源１の電源電圧Ｖｓの極性に基づいて整流回路１０のスイッチング素子Ｓ２，Ｓ４のオンオフを制御し、整流回路側電流Ｉｒの電流値、すなわち電流検出部３の電流値または電流検出部５の電流値に基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。また、制御部１３は、スイッチ１５のオンオフを制御する。すなわち、制御部１３は、並列負荷接続部１４と負荷１８とが接続可能な場合は並列負荷接続部１４と負荷１８との接続を、スイッチ１５をオンオフすることによって制御することができる。制御部１３は、並列負荷接続部１４に負荷１８が接続されていない場合、電流検出部３で検出された電流値に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。制御部１３は、並列負荷接続部１４に負荷１８が接続されている場合、電流検出部５で検出された電流値に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。なお、図１に示す電力変換装置１００では、制御部１３が整流回路１０を直接制御しているが、一例であり、これに限定されない。電力変換装置１００は、整流回路１０を駆動するための駆動部を備えていてもよい。この場合、制御部１３は、制御信号を生成して駆動部に出力する。駆動部は、制御部１３から取得した制御信号に基づいて、駆動信号を生成して出力する。

並列負荷接続部１４は、交流電源１と整流回路１０との間において、整流回路１０と並列に、スイッチ１５を介して負荷１８を接続可能な接続部である。並列負荷接続部１４は、例えば、電力変換装置１００が実装される基板において、スイッチ１５を介して負荷１８と接続可能なように設けられたパターン、コネクタなどである。

スイッチ１５は、整流回路１０に対して並列に負荷１８を接続させるか否かを制御するためのスイッチである。スイッチ１５は、並列負荷接続部１４と負荷１８との間において、制御部１３によってオンオフの切り替えが可能なスイッチである。本実施の形態において、スイッチ１５は、電子制御式のスイッチを想定しており、例えば、リレーである。

負荷１８は、インダクタンス成分１６および抵抗成分１７を備える。負荷１８は、例えば、電力変換装置１００に対してオプションとして接続可能な部品である。負荷１８は、スイッチ１５を介して並列負荷接続部１４に接続される。電力変換装置１００において、スイッチ１５および負荷１８は、電流検出部３の後段で整流回路１０に対して並列に接続される。以降の説明において、負荷１８を第２の負荷と称することがある。

つづいて、電力変換装置１００の動作について説明する。電力変換装置１００において、制御部１３は、前述のように、過電流保護のための電流検出部３の電流値に基づいて、整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。具体的には、制御部１３は、電流検出部３の電流値の絶対値が電流閾値以上になっている期間において、スイッチング素子Ｓ１またはスイッチング素子Ｓ３の一方をオンする。しかしながら、電流検出部３は、図１に示すように、負荷１８が接続されていない場合は整流回路１０に流れる整流回路側電流Ｉｒの電流値を一次電流Ｉｓの電流値として検出するが、負荷１８が接続されている場合は整流回路１０に流れる整流回路側電流Ｉｒおよび負荷１８に流れる負荷側電流Ｉｌの合計電流である一次電流Ｉｓの電流値を検出する。そのため、電流検出部３は、負荷１８が接続されている場合、整流回路１０に流れる整流回路側電流Ｉｒの電流値のみを検出できない。この場合、一次電流Ｉｓには整流回路側電流Ｉｒの他に負荷側電流Ｉｌが含まれるため、制御部１３は、一次電流Ｉｓの電流値と、整流回路１０に流れる整流回路側電流Ｉｒに対して設定された電流閾値とを比較しても、整流回路側電流Ｉｒが電流閾値以上になるタイミング、および整流回路側電流Ｉｒが電流閾値未満になるタイミングを正確に判断することができない。

ここで、電力変換装置１００では、制御部１３がスイッチ１５のオンオフを制御することで、負荷１８の接続を操作することができる。制御部１３は、スイッチ１５を制御できるので、電力変換装置１００に負荷１８が接続されているか否かを判定できる。そのため、制御部１３は、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓに基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。制御部１３は、負荷１８が接続されている場合、電流検出部５で検出される整流回路側電流Ｉｒに基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。このように、制御部１３は、負荷１８が接続されているか否かによって、整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する電流値を検出する電流検出部を切り替える。なお、制御部１３は、並列負荷接続部１４に負荷１８が接続されていない場合、電流検出部５をオフにしていてもよい。これにより、電力変換装置１００は、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓのみで整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御できることから、電流検出部５の消費電力を低減することができる。

図２は、実施の形態１に係る電力変換装置１００に流れる各電流の電流波形および各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングを示す第１の図である。図２において、１段目は交流電源１の電源電圧Ｖｓを示し、２段目は整流回路１０に流れる整流回路側電流Ｉｒを示し、３段目は負荷１８に流れる負荷側電流Ｉｌを示し、４段目は交流電源１から電流検出部３に流れる一次電流Ｉｓを示す。前述のように、一次電流Ｉｓ＝整流回路側電流Ｉｒ＋負荷側電流Ｉｌである。また、図２において、５段目は交流電源１の電源電圧Ｖｓの極性を表わす電源極性信号を示し、６～９段目は制御部１３から各スイッチング素子Ｓ１～Ｓ４への駆動信号を示す。制御部１３は、例えば、交流電源１の電源電圧Ｖｓの極性を検知する図示しない検出器から電源極性信号を取得できるが、電源極性信号を取得する方法はこれに限定されない。また、図２において、ａ～ｄは電流閾値を示し、Ａ～Ｌは制御部１３の制御に関連するタイミングを示す。なお、整流回路側電流Ｉｒに対する電流閾値ａおよび一次電流Ｉｓに対する電流閾値ｃは同じ値であり、整流回路側電流Ｉｒに対する電流閾値ｂおよび一次電流Ｉｓに対する電流閾値ｄは同じ値である。

制御部１３は、制御信号によってスイッチ１５をオン状態にして負荷１８を整流回路１０と並列に接続した場合、スイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する電流値を検出する電流検出部を電流検出部３から電流検出部５に切り替える。すなわち、制御部１３は、スイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する電流値を電流検出部３の一次電流Ｉｓから電流検出部５の整流回路側電流Ｉｒに切り替える。

図２に示すように、負荷１８のインダクタンス成分１６およびその他のインダクタンス成分の影響によって負荷側電流Ｉｌの位相が遅れ、その影響により一次電流Ｉｓの位相も電源電圧Ｖｓの位相に比べて遅れる。また、一次電流Ｉｓは、整流回路側電流Ｉｒと負荷側電流Ｉｌとの合計電流のため、整流回路側電流Ｉｒと比較して増加する。整流回路１０の出力側から入力側に不要な回生が行われない条件として、整流回路側電流Ｉｒが流れているときはスイッチング素子Ｓ１の駆動信号をＨ信号に、流れていないときはスイッチング素子Ｓ１の駆動信号をＬ信号にする必要がある。この結果、整流回路側電流Ｉｒが適切な方向に流れている区間においてスイッチング素子Ｓ１はオン状態となり、また、整流回路側電流Ｉｒが流れていない区間においてスイッチング素子Ｓ１はオフ状態となる。これにより、電力変換装置１００は、不要な回生が行われないため、低損失かつ安定な電力変換を行うことができる。

図２に示すように、交流電源１の電源投下前において、スイッチング素子Ｓ１～Ｓ４は、駆動信号としてＬ信号が入力されているためドレインソース間は高インピーダンス状態である。なお、スイッチング素子Ｓ１～Ｓ４は、Ｈアクティブのため、Ｈ信号入力時にオン状態でドレインソース間は低インピーダンス状態となり、Ｌ信号入力時にオフ状態でドレインソース間は高インピーダンス状態となる。交流電源１の電源が投下され、電源極性が正の場合、デッドタイム経過後のタイミングＡで制御部１３からスイッチング素子Ｓ４に駆動信号としてＨ信号が入力される。

一次電流Ｉｓが正方向に流れ始めると、タイミングＢにおいて、一次電流Ｉｓが正方向の電流閾値ｃ以上になる。しかしながら、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、タイミングＢにおいて駆動信号の出力を変化させない。整流回路側電流Ｉｒが正方向に流れ始めると、整流回路側電流Ｉｒが正方向の電流閾値ａ以上になるまでの区間において、整流回路１０では、整流回路側電流Ｉｒがダイオード６ａ，９ａを流れるため、ダイオード６ａ，９ａによる損失が発生する。電力変換装置１００では、図２において整流回路側電流Ｉｒが電流閾値ａ以上になるタイミングＣで制御部１３からスイッチング素子Ｓ１に駆動信号としてＨ信号が入力される。すなわち、図１において、スイッチング素子Ｓ１，Ｓ４がオン状態であり、スイッチング素子Ｓ２，Ｓ３がオフ状態である。整流回路１０では、整流回路側電流Ｉｒがスイッチング素子Ｓ１，Ｓ４の半導体スイッチ６，９のドレインソース間を流れるため、ダイオード６ａ，９ａによる損失は発生しない。

電力変換装置１００では、図２において整流回路側電流Ｉｒが電流閾値ａ未満になるタイミングＤで制御部１３からスイッチング素子Ｓ１に駆動信号としてＬ信号が入力される。すなわち、図１において、スイッチング素子Ｓ１がオフ状態となる。整流回路１０では、整流回路側電流Ｉｒが０Ａになるまでダイオード６ａ，９ａを流れるため、ダイオード６ａ，９ａによる損失が発生する。制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、一次電流Ｉｓが電流閾値ｃ未満になるタイミングＥにおいて駆動信号の出力を変化させない。

電力変換装置１００では、交流電源１の電源極性が正から負に変化するときにアーム短絡による部品破壊を防ぐため、デッドタイムが設けられている。タイミングＦで制御部１３からスイッチング素子Ｓ４に駆動信号としてＬ信号が入力され、スイッチング素子Ｓ４がオフ状態となる。デッドタイム経過後のタイミングＧで制御部１３からスイッチング素子Ｓ２に駆動信号としてＨ信号が入力され、スイッチング素子Ｓ２がオン状態となる。これにより、スイッチング素子Ｓ２，Ｓ４のオンオフが反転する。

一次電流Ｉｓが負方向に流れ始めると、タイミングＨにおいて、一次電流Ｉｓが負方向の電流閾値ｄ以下になる。しかしながら、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、タイミングＨにおいて駆動信号の出力を変化させない。整流回路側電流Ｉｒが負方向に流れ始めると、整流回路側電流Ｉｒが負方向の電流閾値ｂ以下になるまでの区間において、整流回路１０では、整流回路側電流Ｉｒがダイオード７ａ，８ａを流れるため、ダイオード７ａ，８ａによる損失が発生する。電力変換装置１００では、図２において整流回路側電流Ｉｒが電流閾値ｂ以下になるタイミングＩで制御部１３からスイッチング素子Ｓ３に駆動信号としてＨ信号が入力される。すなわち、図１において、スイッチング素子Ｓ２，Ｓ３がオン状態であり、スイッチング素子Ｓ１，Ｓ４がオフ状態である。整流回路１０では、整流回路側電流Ｉｒがスイッチング素子Ｓ２，Ｓ３の半導体スイッチ７，８のドレインソース間を流れるため、ダイオード７ａ，８ａによる損失は発生しない。

電力変換装置１００では、図２において整流回路側電流Ｉｒが電流閾値ｂを超えるタイミングＪで制御部１３からスイッチング素子Ｓ３に駆動信号としてＬ信号が入力される。すなわち、図１において、スイッチング素子Ｓ３がオフ状態となる。整流回路１０では、整流回路側電流Ｉｒが０Ａになるまでダイオード７ａ，８ａを流れるため、ダイオード７ａ，８ａによる損失が発生する。制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、一次電流Ｉｓが電流閾値ｄを超えるタイミングＫにおいて駆動信号の出力を変化させない。

電力変換装置１００では、交流電源１の電源極性が負から正に変化するときにアーム短絡による部品破壊を防ぐため、デッドタイムが設けられている。タイミングＬで制御部１３からスイッチング素子Ｓ２に駆動信号としてＬ信号が入力され、スイッチング素子Ｓ２がオフ状態となる。

電力変換装置１００は、負荷１２を駆動中、上記の動作を繰り返し実施する。これにより、電力変換装置１００は、整流回路１０の出力側から入力側への不要な回生動作を回避し、安定かつ高効率に交直の電力変換を行うことが可能となる。

制御部１３は、負荷１８が整流回路１０に並列に接続されている場合において、仮に、電流検出部３で検出された一次電流Ｉｓの電流値と電流閾値ｃとを比較した結果に基づいてスイッチング素子Ｓ１を制御する場合、一次電流Ｉｓが電流閾値ｃ以上になるタイミングＢでスイッチング素子Ｓ１をオンし、一次電流Ｉｓが電流閾値ｃ未満になるタイミングＥでスイッチング素子Ｓ１をオフすることになる。同様に、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合において、仮に、電流検出部３で検出された一次電流Ｉｓの電流値と電流閾値ｄとを比較した結果に基づいてスイッチング素子Ｓ３を制御する場合、一次電流Ｉｓが電流閾値ｄ以下になるタイミングＨでスイッチング素子Ｓ３をオンし、一次電流Ｉｓが電流閾値ｄを超えるタイミングＫでスイッチング素子Ｓ３をオフすることになる。本実施の形態では、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合において、使用する電流検出部を変更する。これにより、制御部１３は、タイミングＢからタイミングＣの間およびタイミングＤからタイミングＥの間でスイッチング素子Ｓ１をオンさせる事態を回避し、タイミングＨからタイミングＩの間およびタイミングＪからタイミングＫの間でスイッチング素子Ｓ３をオンさせる事態を回避することができる。

すなわち、電力変換装置１００は、整流回路側電流Ｉｒが流れ込まない期間にスイッチング素子Ｓ１またはスイッチング素子Ｓ３がオン状態となることを防止し、電位差の関係によりＤＣ出力側からＡＣ入力側または負荷１８に電流が流れて不要な回生動作を招く事態を回避することができる。電力変換装置１００は、出力電圧のリンギングに起因し、不安定な動作を引き起こす可能性を回避することができる。

本実施の形態において、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、すなわちスイッチ１５を制御して負荷１８を電力変換装置１００に接続させている場合、整流回路１０の上段のスイッチング素子Ｓ１，Ｓ３のオンオフを切り替えるための電流条件を、一次電流Ｉｓから整流回路側電流Ｉｒに変更する。さらに、制御部１３は、上段のスイッチング素子Ｓ１に駆動信号としてＨ信号を出力する場合、対応する下段のスイッチング素子Ｓ４にＨ信号の駆動信号を出力していることを条件とする。また、制御部１３は、上段のスイッチング素子Ｓ３に駆動信号としてＨ信号を出力する場合、対応する下段のスイッチング素子Ｓ２にＨ信号の駆動信号を出力していることを条件とする。

前述の電流条件の変更理由および効果について説明する。整流回路１０において、ＤＣ出力側からＡＣ入力側に不要な回生を行わず高効率な交直の電力変換を行う条件として、整流回路側電流Ｉｒが流れている時は電流が流れているスイッチング素子の駆動信号をＨ信号にし、整流回路側電流Ｉｒが流れていない時は電流が流れていないスイッチング素子の駆動信号をＬ信号にする必要がある。上記条件を満たす方法として、上段のスイッチング素子Ｓ１，Ｓ３の制御材料である電流を一次電流Ｉｓから整流回路側電流Ｉｒに切り替えることで、不要な回生を発生させない安定した電力変換が可能となる。加えて、下段のスイッチング素子Ｓ２，Ｓ４の駆動信号がＨ信号であることを条件とすることで、仮に、電流波形が大きく変化してもアーム短絡による懸念が解消され、その結果、低損失かつ安定な電力変換を行う効果を奏する。

電力変換装置１００では、上記の動作を行うことで、課題であったＤＣ出力側からＡＣ入力側への不要な回生動作が改善され、安定かつ高効率に交直の電力変換を行うことが可能となる。

電力変換装置１００における上記の動作を、フローチャートを用いて説明する。図３は、実施の形態１に係る電力変換装置１００が同期整流制御に使用する電流値を検出する電流検出部を変更するか否かを判定する動作を示すフローチャートである。電力変換装置１００において、制御部１３は、スイッチ１５を介して負荷１８が並列負荷接続部１４に、すなわち整流回路１０の前段に接続されているか否かを判定する（ステップＳＴ１）。制御部１３は、負荷１８が接続されている場合（ステップＳＴ１：Ｙｅｓ）、制御条件を変更する（ステップＳＴ２）、すなわち電流検出部５で検出される電流値である整流回路側電流Ｉｒを同期整流制御に使用する。制御部１３は、負荷１８が接続されていない場合（ステップＳＴ１：Ｎｏ）、制御条件を変更しない（ステップＳＴ３）、すなわち電流検出部３で検出される電流値である一次電流Ｉｓを同期整流制御に使用する。

なお、図１に示す電力変換装置１００において、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の後段に配置されていたが、一例であり、これに限定されない。電力変換装置において、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の前段に配置されていてもよい。図４は、実施の形態１に係る電力変換装置１００ａの構成例を示す第２の図である。図４に示す電力変換装置１００ａは、図１に示す電力変換装置１００に対して、電力貯蓄用リアクトル４の配置を、並列負荷接続部１４と電流検出部５との間から、電流検出部３と並列負荷接続部１４との間に変更したものである。すなわち、図４の例では、電力貯蓄用リアクトル４は、電流検出部３と並列負荷接続部１４との間に配置されている。

図４に示す電力変換装置１００ａでは、負荷１８を整流回路１０と並列、かつ電力貯蓄用リアクトル４の後段に接続したため、負荷側電流Ｉｌの位相が電力貯蓄用リアクトル４の影響を受けて遅れることと予想される。図５は、実施の形態１に係る電力変換装置１００ａに流れる各電流の電流波形および各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングを示す第２の図である。

図５に示すように、交流電源１の電源投下前において、スイッチング素子Ｓ１～Ｓ４は、駆動信号としてＬ信号が入力されているためドレインソース間は高インピーダンス状態である。なお、スイッチング素子Ｓ１～Ｓ４は、Ｈアクティブのため、Ｈ信号入力時にオン状態でドレインソース間は低インピーダンス状態となり、Ｌ信号入力時にオフ状態でドレインソース間は高インピーダンス状態となる。交流電源１の電源が投下され、電源極性が正の場合、デッドタイム経過後のタイミングＡで制御部１３からスイッチング素子Ｓ４に駆動信号としてＨ信号が入力される。

一次電流Ｉｓが正方向に流れ始めると、タイミングＢにおいて、一次電流Ｉｓが正方向の電流閾値ｃ以上になる。しかしながら、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、タイミングＢにおいて駆動信号の出力を変化させない。整流回路側電流Ｉｒが正方向に流れ始めると、整流回路側電流Ｉｒが正方向の電流閾値ａ以上になるまでの区間において、整流回路１０では、整流回路側電流Ｉｒがダイオード６ａ，９ａを流れるため、ダイオード６ａ，９ａによる損失が発生する。電力変換装置１００では、図５において整流回路側電流Ｉｒが電流閾値ａ以上になるタイミングＣで制御部１３からスイッチング素子Ｓ１に駆動信号としてＨ信号が入力される。すなわち、図４において、スイッチング素子Ｓ１，Ｓ４がオン状態であり、スイッチング素子Ｓ２，Ｓ３がオフ状態である。整流回路１０では、整流回路側電流Ｉｒがスイッチング素子Ｓ１，Ｓ４の半導体スイッチ６，９のドレインソース間を流れるため、ダイオード６ａ，９ａによる損失は発生しない。

電力変換装置１００ａでは、図５において整流回路側電流Ｉｒが電流閾値ａ未満になるタイミングＤで制御部１３からスイッチング素子Ｓ１に駆動信号としてＬ信号が入力される。すなわち、図４において、スイッチング素子Ｓ１がオフ状態となる。整流回路１０では、整流回路側電流Ｉｒが０Ａになるまでダイオード６ａ，９ａを流れるため、ダイオード６ａ，９ａによる損失が発生する。なお、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、後述するタイミングＧ以降であって、一次電流Ｉｓが電流閾値ｃ未満になるタイミングＥにおいて駆動信号の出力を変化させない。

電力変換装置１００では、交流電源１の電源極性が正から負に変化するときにアーム短絡による部品破壊を防ぐため、デッドタイムが設けられている。タイミングＦで制御部１３からスイッチング素子Ｓ４に駆動信号としてＬ信号が入力され、スイッチング素子Ｓ４がオフ状態となる。デッドタイム経過後のタイミングＧで制御部１３からスイッチング素子Ｓ２に駆動信号としてＨ信号が入力され、スイッチング素子Ｓ２がオン状態となる。これにより、スイッチング素子Ｓ２，Ｓ４のオンオフが反転する。

一次電流Ｉｓは、前述のように、負荷側電流Ｉｌの位相が電力貯蓄用リアクトル４の影響を受けて遅れているので、タイミングＥで電流閾値ｃ未満になる。その後、一次電流Ｉｓが負方向に流れ始めると、タイミングＨにおいて、一次電流Ｉｓが負方向の電流閾値ｄ以下になる。しかしながら、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、タイミングＨにおいて駆動信号の出力を変化させない。整流回路側電流Ｉｒが負方向に流れ始めると、整流回路側電流Ｉｒが負方向の電流閾値ｂ以下になるまでの区間において、整流回路１０では、整流回路側電流Ｉｒがダイオード７ａ，８ａを流れるため、ダイオード７ａ，８ａによる損失が発生する。電力変換装置１００ａでは、図５において整流回路側電流Ｉｒが電流閾値ｂ以下になるタイミングＩで制御部１３からスイッチング素子Ｓ３に駆動信号としてＨ信号が入力される。すなわち、図４において、スイッチング素子Ｓ２，Ｓ３がオン状態であり、スイッチング素子Ｓ１，Ｓ４がオフ状態である。整流回路１０では、整流回路側電流Ｉｒがスイッチング素子Ｓ２，Ｓ３の半導体スイッチ７，８のドレインソース間を流れるため、ダイオード７ａ，８ａによる損失は発生しない。

電力変換装置１００ａでは、図５において整流回路側電流Ｉｒが電流閾値ｂを超えるタイミングＪで制御部１３からスイッチング素子Ｓ３に駆動信号としてＬ信号が入力される。すなわち、図４において、スイッチング素子Ｓ３がオフ状態となる。整流回路１０では、整流回路側電流Ｉｒが０Ａになるまでダイオード７ａ，８ａを流れるため、ダイオード７ａ，８ａによる損失が発生する。なお、制御部１３は、負荷１８が整流回路１０に並列に接続されている場合、一次電流Ｉｓ、すなわち電流検出部３の電流値を利用しないため、一次電流Ｉｓが電流閾値ｄを超える図示しないタイミングＫにおいて駆動信号の出力を変化させない。

電力変換装置１００ａでは、交流電源１の電源極性が負から正に変化するときにアーム短絡による部品破壊を防ぐため、デッドタイムが設けられている。タイミングＬで制御部１３からスイッチング素子Ｓ２に駆動信号としてＬ信号が入力され、スイッチング素子Ｓ２がオフ状態となる。

電力変換装置１００ａは、負荷１２を駆動中、上記の動作を繰り返し実施する。これにより、電力変換装置１００ａは、整流回路１０の出力側から入力側への不要な回生動作を回避し、安定かつ高効率に交直の電力変換を行うことが可能となる。

つづいて、電力変換装置１００，１００ａが備える制御部１３のハードウェア構成について説明する。図６は、実施の形態１に係る電力変換装置１００，１００ａが備える制御部１３を実現するハードウェア構成の一例を示す図である。制御部１３は、プロセッサ２０１およびメモリ２０２により実現される。

プロセッサ２０１は、ＣＰＵ（Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Digital Signal Processor）ともいう）、またはシステムＬＳＩ（Large Scale Integration）である。メモリ２０２は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read-Only Memory）といった不揮発性または揮発性の半導体メモリを例示できる。また、メモリ２０２は、これらに限定されず、磁気ディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Digital Versatile Disc）でもよい。

以上説明したように、本実施の形態によれば、電力変換装置１００，１００ａにおいて、制御部１３は、ＭＯＳＦＥＴである半導体スイッチ６～９を整流用部品であるスイッチング素子Ｓ１～Ｓ４として使用した整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０の上段のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する制御材料を一次電流Ｉｓから整流回路側電流Ｉｒに変更することとした。これにより、電力変換装置１００，１００ａは、スイッチング素子Ｓ１～Ｓ４を用いた整流回路１０と並列に負荷１８が接続された場合において、ＤＣ出力側からＡＣ入力側に回生が行われることによる出力電圧の乱れ、リンギングなどの発生を抑制することができる。この結果、電力変換装置１００，１００ａは、整流回路１０を高効率かつ安定して動作させることができる。

電力変換装置１００，１００ａは、商用電源である交流電源１から得られる交流電力を直流電力に変換する際に用いる整流回路だけでなく、その他の整流回路においても適応可能である。

実施の形態２．
実施の形態１では、電力変換装置１００，１００ａは、整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０に流れる整流回路側電流Ｉｒを使用してスイッチング素子Ｓ１，Ｓ３のオンオフを制御していた。実施の形態２では、電力変換装置は、整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０のスイッチング素子Ｓ１，Ｓ３の電圧に応じてスイッチング素子Ｓ１，Ｓ３のオンオフを制御する場合について説明する。

図７は、実施の形態２に係る電力変換装置１００ｂの構成例を示す第１の図である。電力変換装置１００ｂは、図１に示す電力変換装置１００に対して、電流検出部５を削除し、電圧検出部１９，２０を追加したものである。図７の例では、電力貯蓄用リアクトル４は、並列負荷接続部１４と整流回路１０との間に配置されている。電圧検出部１９は、スイッチング素子Ｓ１において、ＭＯＳＦＥＴである半導体スイッチ６のドレインソース間に接続され、ＭＯＳＦＥＴである半導体スイッチ６のドレインソース間の電位差、すなわち電圧を検出する。電圧検出部２０は、スイッチング素子Ｓ３において、ＭＯＳＦＥＴである半導体スイッチ８のドレインソース間に接続され、ＭＯＳＦＥＴである半導体スイッチ８のドレインソース間の電位差、すなわち電圧を検出する。

スイッチング素子Ｓ１は、前述のように、整流回路１０が備えるスイッチング素子のうち、整流回路１０が直流電力を出力する正側の出力端子１０Ｃに第１の端子が接続され、交流電源１からの交流電力の入力端子１０Ａに第２の端子が接続されるスイッチング素子である。スイッチング素子Ｓ３は、前述のように、整流回路１０が備えるスイッチング素子のうち、整流回路１０が直流電力を出力する正側の出力端子１０Ｃに第１の端子が接続され、交流電源１からの交流電力の入力端子１０Ｂに第２の端子が接続されるスイッチング素子である。なお、スイッチング素子Ｓ１，Ｓ３において、ＭＯＳＦＥＴである半導体スイッチのドレインを第１の端子とし、ＭＯＳＦＥＴである半導体スイッチのソースを第２の端子とする。

実施の形態２において、制御部１３は、並列負荷接続部１４に負荷１８が接続されていない場合、電流検出部３で検出された電流値に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。制御部１３は、並列負荷接続部１４に負荷１８が接続されている場合、電圧検出部１９，２０で検出された電圧値に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。

実施の形態１で説明したように、電力変換装置１００ｂでは、整流回路１０に対して負荷１８が並列に接続されている場合、高効率に交直の電力変換を行う上ではＤＣ出力側からＡＣ入力側への不要な回生を回避する必要がある。電力変換装置１００ｂにおいて回生が起こる条件はとしては、整流回路１０の出力側電圧が入力側電圧よりも高く、かつ整流回路１０の上段のスイッチング素子Ｓ１，Ｓ３の駆動信号がＨ信号の場合である。

すなわち、電力変換装置１００ｂは、整流回路１０での電力変換前後の電圧を比較し、入力側電圧が出力側電圧よりも高く、かつ整流回路１０の下段のスイッチング素子Ｓ４の駆動信号がＨ状態のときに上段のスイッチング素子Ｓ１の駆動信号をＨ信号にする、または、入力側電圧が出力側電圧よりも高く、かつ整流回路１０の下段のスイッチング素子Ｓ２の駆動信号がＨ状態のときに上段のスイッチング素子Ｓ３の駆動信号をＨ信号にする。電力変換装置１００ｂは、上記のような条件でスイッチング素子Ｓ１，Ｓ３の駆動信号をＨ信号にする、すなわちスイッチング素子Ｓ１，Ｓ３をオンすることによって、不要な回生を行わず、かつ高効率な電力変換が可能となる。

電力変換装置１００ｂの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングについては、図２に示す実施の形態１の電力変換装置１００の各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングと同様になる。

電力変換装置１００ｂでは、制御部１３がスイッチ１５のオンオフを制御することで、負荷１８の接続を操作することができる。制御部１３は、スイッチ１５を制御できるので、電力変換装置１００ｂに負荷１８が接続されているか否かを判定できる。そのため、制御部１３は、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓに基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。制御部１３は、負荷１８が接続されている場合、電圧検出部１９，２０で検出される電圧値に基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。このように、制御部１３は、負荷１８が接続されているか否かによって、整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する制御材料を切り替える。なお、制御部１３は、負荷１８が接続されていない場合、電圧検出部１９，２０をオフにしていてもよい。これにより、電力変換装置１００ｂは、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓのみで整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御できることから、電圧検出部１９，２０の消費電力を低減することができる。

なお、図７に示す電力変換装置１００ｂにおいて、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の後段に配置されていたが、一例であり、これに限定されない。電力変換装置において、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の前段に配置されていてもよい。図８は、実施の形態２に係る電力変換装置１００ｃの構成例を示す第２の図である。図８に示す電力変換装置１００ｃは、図７に示す電力変換装置１００ｂに対して、電力貯蓄用リアクトル４の配置を、並列負荷接続部１４と整流回路１０との間から、電流検出部３と並列負荷接続部１４との間に変更したものである。すなわち、図８の例では、電力貯蓄用リアクトル４は、電流検出部３と並列負荷接続部１４との間に配置されている。

図４に示す電力変換装置１００ａでは、負荷１８を整流回路１０と並列、かつ電力貯蓄用リアクトル４の後段に接続したため、負荷側電流Ｉｌの位相が電力貯蓄用リアクトル４の影響を受けて遅れることと予想される。電力変換装置１００ｃの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングについては、図５に示す実施の形態１の電力変換装置１００ａの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングと同様になる。

以上説明したように、本実施の形態によれば、電力変換装置１００ｂ，１００ｃにおいて、制御部１３は、ＭＯＳＦＥＴである半導体スイッチ６～９を整流用部品であるスイッチング素子Ｓ１～Ｓ４として使用した整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０の上段のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する制御材料を一次電流Ｉｓから電圧検出部１９，２０で検出される電圧値に変更することとした。この場合においても、電力変換装置１００ｂ，１００ｃは、実施の形態１の電力変換装置１００，１００ａと同様の効果を得ることができる。

実施の形態３．
実施の形態２では、電力変換装置１００ｂ，１００ｃは、整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０のスイッチング素子Ｓ１，Ｓ３の電圧に応じてスイッチング素子Ｓ１，Ｓ３のオンオフを制御していた。実施の形態３では、電力変換装置は、整流回路１０に対して負荷１８が並列に接続されている場合、スイッチング素子Ｓ１，Ｓ３のそれぞれに電流検出用として直列接続された電流検出部で検出された電流に応じて、スイッチング素子Ｓ１，Ｓ３のオンオフを制御する場合について説明する。

図９は、実施の形態３に係る電力変換装置１００ｄの構成例を示す第１の図である。電力変換装置１００ｄは、図１に示す電力変換装置１００に対して、電流検出部５を削除し、スイッチング素子に流れる電流を検出するための電流検出部２１，２２を追加し、電流検出部２１と並列に電子制御可能なスイッチ２３を追加し、電流検出部２２と並列に電子制御可能なスイッチ２４を追加したものである。図９の例では、電力貯蓄用リアクトル４は、並列負荷接続部１４と整流回路１０との間に配置されている。電流検出部２１は、スイッチング素子Ｓ１において、ＭＯＳＦＥＴである半導体スイッチ６のドレイン側に直列で接続され、ＭＯＳＦＥＴである半導体スイッチ６のドレインソース間に流れる電流を検出する。同様に、電流検出部２２は、スイッチング素子Ｓ３において、ＭＯＳＦＥＴである半導体スイッチ８のドレイン側に直列で接続され、ＭＯＳＦＥＴである半導体スイッチ８のドレインソース間に流れる電流を検出する。

すなわち、電流検出部２１は、整流回路１０が備えるスイッチング素子のうち、整流回路１０が直流電力を出力する正側の出力端子１０Ｃに電流検出部２１を介して第１の端子が接続され、交流電力の入力端子１０Ａに第２の端子が接続されるスイッチング素子Ｓ１に流れる電流を検出する。同様に、電流検出部２２は、整流回路１０が備えるスイッチング素子のうち、整流回路１０が直流電力を出力する正側の出力端子１０Ｃに電流検出部２２を介して第１の端子が接続され、交流電力の入力端子１０Ｂに第２の端子が接続されるスイッチング素子Ｓ３に流れる電流を検出する。電流検出部２１，２２は、例えば、シャント抵抗を備え、電流が流れることによってシャント抵抗に発生する電位に基づいて、電流検出部２１，２２が接続されている経路に電流が流れていることを検出する。以降の説明において、電流検出部３を第１の電流検出部と称し、電流検出部２１，２２を第２の電流検出部と称することがある。

電流検出部２１と並列接続されたスイッチ２３、および電流検出部２２と並列接続されたスイッチ２４は、制御部１３の制御によって、スイッチ１５と同期してオンオフが切り替えられる。電力変換装置１００ｄにおいてスイッチ１５がオンとなって整流回路１０に対して並列に負荷１８が接続される場合、スイッチ２３，２４は、スイッチ１５がオンされると同時にオフとなる。このとき、整流回路１０では、電流検出部２１，２２を経由して電流が流れる。電力変換装置１００ｄにおいてスイッチ１５がオフとなって負荷１８との接続が切断される場合、スイッチ２３，２４は、スイッチ１５がオフされると同時にオンとなる。このとき、整流回路１０では、スイッチ２３，２４を経由して電流が流れる。

スイッチング素子Ｓ１は、前述のように、整流回路１０が備えるスイッチング素子のうち、電流検出部２１、および電流検出部２１に並列接続されたスイッチ２３の一端に第１の端子が接続され、交流電源１からの交流電力の入力端子１０Ａに第２の端子が接続されるスイッチング素子である。スイッチング素子Ｓ３は、前述のように、整流回路１０が備えるスイッチング素子のうち、電流検出部２２、および電流検出部２２に並列接続されたスイッチ２４の一端に第１の端子が接続され、交流電源１からの交流電力の入力端子１０Ｂに第２の端子が接続されるスイッチング素子である。なお、スイッチング素子Ｓ１，Ｓ３において、ＭＯＳＦＥＴである半導体スイッチのドレインを第１の端子とし、ＭＯＳＦＥＴである半導体スイッチのソースを第２の端子とする。

実施の形態３において、制御部１３は、並列負荷接続部１４に負荷１８が接続されていない場合、電流検出部２１に並列接続されたスイッチ２３をオンとし、電流検出部２２に並列接続されたスイッチ２４をオンとし、電流検出部３で検出された電流値に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。制御部１３は、並列負荷接続部１４に負荷１８が接続されている場合、電流検出部２１に並列接続されたスイッチ２３をオフとし、電流検出部２２に並列接続されたスイッチ２４をオフとし、電流検出部２１，２２で検出された電流に基づいてスイッチング素子Ｓ１，Ｓ３の動作を制御する。

電力変換装置１００ｄは、整流回路１０で流れる電流を電流検出部２１，２２で検出する。電力変換装置１００ｄは、電流検出部２１に流れる電流によって入力側の電位が正であり、かつ整流回路１０の下段のスイッチング素子Ｓ４の駆動信号がＨ状態のときに上段のスイッチング素子Ｓ１の駆動信号をＨ信号にする。また、電力変換装置１００ｄは、電流検出部２２に流れる電流によって入力側の電位が正であり、かつ整流回路１０の下段のスイッチング素子Ｓ２の駆動信号がＨ状態のときに上段のスイッチング素子Ｓ３の駆動信号をＨ信号にする。電力変換装置１００ｄは、上記のような条件でスイッチング素子Ｓ１，Ｓ３の駆動信号をＨ信号にする、すなわちスイッチング素子Ｓ１，Ｓ３をオンすることによって、不要な回生を行わず、かつ高効率な電力変換が可能となる。

電力変換装置１００ｄの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングについては、図２に示す実施の形態１の電力変換装置１００の各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングと同様になる。

電力変換装置１００ｄでは、制御部１３がスイッチ１５のオンオフを制御することで、負荷１８の接続を操作することができる。制御部１３は、スイッチ１５を制御できるので、電力変換装置１００ｄに負荷１８が接続されているか否かを判定できる。そのため、制御部１３は、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓに基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。制御部１３は、負荷１８が接続されている場合、電流検出部２１，２２で検出される電流に基づいて整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御する。このように、制御部１３は、負荷１８が接続されているか否かによって、整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する制御材料を切り替える。なお、制御部１３は、負荷１８が接続されていない場合、電流検出部２１に並列接続されたスイッチ２３をオンし、電流検出部２２に並列接続されたスイッチ２４をオンすることで、電流検出部２１，２２をオフにしていてもよい。これにより、電力変換装置１００ｄは、負荷１８が接続されていない場合、電流検出部３で検出される一次電流Ｉｓのみで整流回路１０のスイッチング素子Ｓ１，Ｓ３のオンオフを制御できることから、電流検出部２１，２２の消費電力を低減することができる。

なお、図９に示す電力変換装置１００ｄにおいて、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の後段に配置されていたが、一例であり、これに限定されない。電力変換装置において、電力貯蓄用リアクトル４は、並列負荷接続部１４、すなわち負荷１８の前段に配置されていてもよい。図１０は、実施の形態３に係る電力変換装置１００ｅの構成例を示す第２の図である。図１０に示す電力変換装置１００ｅは、図９に示す電力変換装置１００ｄに対して、電力貯蓄用リアクトル４の配置を、並列負荷接続部１４と整流回路１０との間から、電流検出部３と並列負荷接続部１４との間に変更したものである。すなわち、図１０の例では、電力貯蓄用リアクトル４は、電流検出部３と並列負荷接続部１４との間に配置されている。

図４に示す電力変換装置１００ａでは、負荷１８を整流回路１０と並列、かつ電力貯蓄用リアクトル４の後段に接続したため、負荷側電流Ｉｌの位相が電力貯蓄用リアクトル４の影響を受けて遅れることと予想される。電力変換装置１００ｅの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングについては、図５に示す実施の形態１の電力変換装置１００ａの各スイッチング素子Ｓ１～Ｓ４のオンオフのタイミングと同様になる。

以上説明したように、本実施の形態によれば、電力変換装置１００ｄ，１００ｅにおいて、制御部１３は、ＭＯＳＦＥＴである半導体スイッチ６～９を整流用部品であるスイッチング素子Ｓ１～Ｓ４として使用した整流回路１０に対して負荷１８が並列に接続されている場合、整流回路１０の上段のスイッチング素子Ｓ１，Ｓ３のオンオフの制御に使用する制御材料を一次電流Ｉｓから電流検出部２１，２２で検出される電流に変更することとした。この場合においても、電力変換装置１００ｄ，１００ｅは、実施の形態１の電力変換装置１００，１００ａと同様の効果を得ることができる。

以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２ 電源遮断用スイッチ、３，５，２１，２２ 電流検出部、４ 電力貯蓄用リアクトル、６～９ 半導体スイッチ、６ａ～９ａ ダイオード、１０ 整流回路、１０Ａ，１０Ｂ 入力端子、１０Ｃ，１０Ｄ 出力端子、１１ コンデンサ、１２，１８ 負荷、１３ 制御部、１４ 並列負荷接続部、１５，２３，２４ スイッチ、１６ インダクタンス成分、１７ 抵抗成分、１９，２０ 電圧検出部、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ 電力変換装置、Ｓ１～Ｓ４ スイッチング素子。

Claims (12)

1. 複数のスイッチング素子を用いて、交流電源から出力される交流電力を整流し、整流後の直流電力を第１の負荷に出力する整流回路と、
   前記交流電源と前記整流回路との間において、前記整流回路と並列に第２の負荷を接続可能な並列負荷接続部と、
   前記交流電源と前記並列負荷接続部との間において、前記並列負荷接続部に前記第２の負荷が接続されている場合は前記整流回路および前記第２の負荷に流れる電流の電流値を検出し、前記並列負荷接続部に前記第２の負荷が接続されていない場合は前記整流回路に流れる電流の電流値を検出する第１の電流検出部と、
   前記並列負荷接続部と前記整流回路との間において、前記整流回路に流れる電流の電流値を検出する第２の電流検出部と、
   前記並列負荷接続部と前記第２の負荷との接続を制御可能であって、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記第１の電流検出部で検出された電流値に基づいて前記スイッチング素子の動作を制御し、前記並列負荷接続部に前記第２の負荷が接続されている場合、前記第２の電流検出部で検出された電流値に基づいて前記スイッチング素子の動作を制御する制御部と、
   を備える電力変換装置。
2. 前記並列負荷接続部と前記第２の電流検出部との間に配置された電力貯蓄用リアクトル、を備える請求項１に記載の電力変換装置。
3. 前記第１の電流検出部と前記並列負荷接続部との間に配置された電力貯蓄用リアクトル、を備える請求項１に記載の電力変換装置。
4. 前記制御部は、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記第２の電流検出部をオフにする、
   請求項１から３のいずれか１つに記載の電力変換装置。
5. 複数のスイッチング素子を用いて、交流電源から出力される交流電力を整流し、整流後の直流電力を第１の負荷に出力する整流回路と、
   前記交流電源と前記整流回路との間において、前記整流回路と並列に第２の負荷を接続可能な並列負荷接続部と、
   前記交流電源と前記並列負荷接続部との間において、前記並列負荷接続部に前記第２の負荷が接続されている場合は前記整流回路および前記第２の負荷に流れる電流の電流値を検出し、前記並列負荷接続部に前記第２の負荷が接続されていない場合は前記整流回路に流れる電流の電流値を検出する電流検出部と、
   前記整流回路が備えるスイッチング素子のうち、前記整流回路が前記直流電力を出力する正側の出力端子に第１の端子が接続され、前記交流電力の入力端子に第２の端子が接続されるスイッチング素子の前記第１の端子と前記第２の端子との間の電位差を検出する電圧検出部と、
   前記並列負荷接続部と前記第２の負荷との接続を制御可能であって、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記電流検出部で検出された電流値に基づいて前記スイッチング素子の動作を制御し、前記並列負荷接続部に前記第２の負荷が接続されている場合、前記電圧検出部で検出された電圧値に基づいて前記スイッチング素子の動作を制御する制御部と、
   を備える電力変換装置。
6. 前記並列負荷接続部と前記整流回路との間に配置された電力貯蓄用リアクトル、を備える請求項５に記載の電力変換装置。
7. 前記電流検出部と前記並列負荷接続部との間に配置された電力貯蓄用リアクトル、を備える請求項５に記載の電力変換装置。
8. 前記制御部は、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記電圧検出部をオフにする、
   請求項５から７のいずれか１つに記載の電力変換装置。
9. 複数のスイッチング素子を用いて、交流電源から出力される交流電力を整流し、整流後の直流電力を第１の負荷に出力する整流回路と、
   前記交流電源と前記整流回路との間において、前記整流回路と並列に第２の負荷を接続可能な並列負荷接続部と、
   前記交流電源と前記並列負荷接続部との間において、前記並列負荷接続部に前記第２の負荷が接続されている場合は前記整流回路および前記第２の負荷に流れる電流の電流値を検出し、前記並列負荷接続部に前記第２の負荷が接続されていない場合は前記整流回路に流れる電流の電流値を検出する第１の電流検出部と、
   前記整流回路が備えるスイッチング素子のうち、前記整流回路が前記直流電力を出力する正側の出力端子に第２の電流検出部を介して第１の端子が接続され、前記交流電力の入力端子に第２の端子が接続されるスイッチング素子に流れる電流を検出する前記第２の電流検出部と、
   前記第２の電流検出部と並列に接続された、電子制御可能なスイッチと、
   前記並列負荷接続部と前記第２の負荷との接続を制御可能であって、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記第１の電流検出部で検出された電流値に基づいて前記スイッチング素子の動作を制御し、前記並列負荷接続部に前記第２の負荷が接続されている場合、前記第２の電流検出部で検出された電流に基づいて前記スイッチング素子の動作を制御する制御部と、
   を備える電力変換装置。
10. 前記並列負荷接続部と前記整流回路との間に配置された電力貯蓄用リアクトル、を備える請求項９に記載の電力変換装置。
11. 前記第１の電流検出部と前記並列負荷接続部との間に配置された電力貯蓄用リアクトル、を備える請求項９に記載の電力変換装置。
12. 前記制御部は、前記並列負荷接続部に前記第２の負荷が接続されていない場合、前記第２の電流検出部をオフにする、
    請求項９から１１のいずれか１つに記載の電力変換装置。

Images