JP7513382B2 - 制御装置 - Google Patents

Description

本発明は、制御の異常を抑制する制御装置に関する。

予め設定された針落ち位置に順番に針落ちを行うミシンとして、電子サイクル縫いミシンが知られている。電子サイクル縫いミシンは、生地に対する複数の針落ち位置とその順番が定められた縫製パターンデータに基づいて、一針ごとに生地を移動させて所定の縫製パターン通りの縫製を行っていた（例えば、特許文献１参照）。

特開２０１７－１９２５３０号公報

ところで、上記電子サイクル縫いミシンは、水平且つ互いに直交する方向に生地を移動させるＸ軸モーター及びＹ軸モーターを制御して、毎回の針落ちごとに目標となる針落ち位置に生地を位置決めする必要があり、その制御のためには短時間で多くの処理をこなす必要がある。
このため、電子サイクル縫いミシンでは、制御装置が、全体の制御指令を生成するＣＰＵと、制御指令に基づいてＸ軸モーター及びＹ軸モーターへの駆動信号を生成するＦＰＧＡ(Field Programmable Gate Array)のような論理素子とを備え、一部の処理をＦＰＧＡに行わせることが検討されている。

しかしながら、ＣＰＵ側で何らかの異常が発生すると、異常に基づく制御指令をＦＰＧＡが受け取り、それ基づいてＸ軸モーターやＹ軸モーターの駆動を続けてしまうおそれがあった。これにより、Ｘ軸モーターやＹ軸モーターが異常な動作を続けたり、Ｘ軸モーターやＹ軸モーターに過剰な電流が流れ続けたりするおそれがあり、これらに損傷や破壊を生じさせるおそれがあった。

本発明は、異常な制御を抑制することをその目的とする。

請求項１記載の発明は、制御装置において、
制御対象としてのモーターに対する第一制御指令を出力する第一制御素子と、
前記第一制御指令に基づいて前記モーターに対する第二制御指令を出力する第二制御素子とを備え、
前記第一制御素子が、前記第二制御素子を介して前記モーターの制御を行う制御装置において、
前記第一制御素子は、前記第一制御指令を規定の周期で前記第二制御素子に入力し、
前記第二制御素子は、周期的な前記第一制御指令の入力が得られない場合又は周期を逸脱した場合に前記第一制御素子を異常と判定し、前記モーターを停止させる。

さらに、請求項１記載の発明は、
前記第一制御素子は、基準クロック信号を生成して、前記第二制御素子に入力し、
前記第二制御素子は、予備のクロック信号を生成する。

さらに、請求項１記載の発明は、
前記第二制御素子は、前記予備のクロック信号に基づいて前記基準クロック信号を監視して前記第一制御素子の異常を判定すると共に、異常により前記基準クロック信号の入力が途絶えた場合に、前記予備のクロック信号に基づいて前記モーターに対する制御を行うことを特徴とする。

請求項２記載の発明は、請求項１に記載の制御装置において、
前記第一制御素子は、正常動作信号を規定の周期で前記第二制御素子に入力し、
前記第二制御素子は、周期的な前記正常動作信号の有無から前記第一制御素子の異常を判定することを特徴とする。

請求項３記載の発明は、請求項１又は請求項２に記載の制御装置において、
第二制御指令は、ＰＷＭ信号であることを特徴とする。

本発明は、第一制御素子が第一制御指令を規定の周期で第二制御素子に入力し、第二制御素子は、周期的な第一制御指令の有無から第一制御素子の異常を判定するので、第一制御素子の異常により第一制御指令が途絶えると、第二制御素子は速やかに第一制御素子の異常の発生を認識することが可能となる。

本発明の実施形態であるミシンの概略構成図である。 ミシンの針板周辺の斜視図である。 ミシンの制御系のブロック図である。 制御装置のブロック図である。 制御装置の機能ブロック図である。

［発明の実施形態の概略構成］
以下、本発明である制御装置を適用したミシンを本発明の実施の形態として、図１乃至図５に基づいて詳細に説明する。図１はミシン１０の概略構成図、図２はミシン１０の針板周辺の斜視図、図３は制御系のブロック図である。
ミシン１０は、いわゆる電子サイクル縫いミシンであって、ミシンフレーム２０と、縫い針１１を保持する針棒１２を上下動させる針上下動機構３０と、ミシンフレーム２０のミシンベッド部２１の針落ち位置に設けられた針板１６と、針板１６の下側で縫い針１１の上糸を下糸に絡める釜機構５０と、被縫製物である布地を縫い針１１に対してＸ－Ｙ平面に沿って任意に移動させる移動機構としての送り機構６０と、上糸の縫い開始端部を保持する上糸保持装置４０と、最終針の針落ち後に上糸及び下糸を切断する糸切り装置８０と、布地のばたつきを押さえる中押さえ機構８５と、上記各構成の動作制御を行う制御装置１２０とを備えている。
なお、糸調子装置及び天秤等についてはミシンに搭載されている周知の機構であるため図示及び詳細な説明は省略する。
以下、上記各構成について順番に説明する。

［ミシンフレーム］
ミシンフレーム２０は、図１に示すように、下部に位置するミシンベッド部２１と、ミシンベッド部２１の一端部から上方に立ち上げられたミシン立胴部２２と、ミシン立胴部２２の上部からミシンベッド部２１に沿うように延設されたミシンアーム部２３とからなる。
ここで、ミシン１０の構成を説明するにあたって、後述する針棒１２の上下動方向をＺ軸方向とし、これと直交する方向であってミシンベッド部２１及びミシンアーム部２３の長手方向に平行な方向をＹ軸方向とし、Ｚ軸方向及びＹ軸方向の双方に直交する方向をＸ軸方向とする。

なお、ミシン１０を水平面上に設置した場合に、Ｚ軸方向は鉛直上下方向となり、Ｘ軸方向及びＹ軸方向は水平方向となる。
また、Ｙ軸方向の一方であってミシンフレーム２０の面部側を「前」、その逆側を「後」とし、Ｘ軸方向の一方であって面部に正対した状態で左手側を「左」、右手側を「右」とし、Ｚ軸方向の一方の鉛直上方を「上」、その逆側を「下」とする。

ミシンベッド部２１の前端上部には、水平な作業台１４が設けられており、その針落ち位置には針穴１６１が形成された針板１６が面一で設けられている。
ミシンアーム部２３の前端部内側では、その長手方向（Ｙ軸方向）に平行に向けられた上軸３２（主軸）が回転可能に支持されている。
また、ミシンベッド部２１の内側では、その長手方向（Ｙ軸方向）に平行に向けられた下軸５１が回動可能に支持されている。

［針上下動機構］
針上下動機構３０は、図１に示すように、ミシン立胴部２２の上部に設けられたサーボモーターからなるミシンモーター３１と、このミシンモーター３１の出力軸に接続されて回転を行う上軸３２と、当該上軸３２のミシン面部側の端部に固定装備された針棒クランク３４と、針棒クランク３４において上軸３２による回転中心から偏心した位置に一端部が連結されたクランクロッド３５と、針棒抱き３６を介してクランクロッド３５の他端部に連結された針棒１２とを備えている。
針棒１２は、その下端部に縫い針１１を保持すると共に、Ｚ軸方向に沿った往復上下動が可能となるようにミシンアーム部２３に支持されている。
ミシンモーター３１はサーボモーターであり、エンコーダー３７を備えている（図３参照）。そして、制御装置１２０がエンコーダー３７からミシンモーター３１の回転速度、上軸角度等の検出を行い、ミシンモーター３１に対する動作制御を実施するようになっている。
なお、針棒クランク３４、クランクロッド３５、針棒抱き３６等の構成は、周知のものと同じであるため詳細な説明は省略する。

［中押さえ機構］
中押さえ機構８５は、縫い針１１を遊挿可能な枠状の中押さえ８６と、ミシンモーター３１から動力を得て中押さえ８６を縫い針１１と同周期で小さく昇降させる動力伝達機構と、中押さえ８６の下死点高さを調節する中押さえモーター８６とを備えている。
中押さえ８６は、送り機構６０に保持された布地の上方で縫い針１１よりも小さいストロークで昇降動作を行い、布地のばたつきを上から押さえて布地からの縫い針１１の引き抜きを容易にする。

［送り機構］
送り機構６０は、図１～図３に示すように、水平な針板１６の上面に沿って布地を移動させて、縫い針１１に対して任意に移動位置決めを行う。
このため、送り機構６０は、ミシンベッド部２１の上面において、Ｘ軸方向及びＹ軸方向に沿って移動可能に支持された下板６１及び土台６２と、土台６２により昇降可能に支持され、下板６１の上から布地の保持を行う布押さえ６３と、布押さえ６３を昇降させる昇降用エアシリンダー６４と、土台６２を介して布押さえ６３をＸ軸方向に沿って移動させるための駆動源となるＸ軸モーター６５と、土台６２を介して布押さえ６３をＹ軸方向に沿って移動させるための駆動源となるＹ軸モーター６６とを備えている。
なお、上記下板６１及び布押さえ６３は、保持枠として機能する。

下板６１はＸ－Ｙ平面に沿って設けられた長尺な平板であり、その前端部は矩形の枠状を呈しており、中央部が広く開口している。
土台６２は下板６１の上面後端側に立設されており、土台６２と下板６１は、布押さえ６３と共にＸ－Ｙ平面に沿って移動を行う。
そして、下板６１の前端部の上側には、土台６２に支持された布押さえ６３が配置されている。この布押さえ６３も矩形の枠状であって、土台６２の前端部に形成された長穴に沿って昇降可能に支持されている。そして、下板６１と布押さえ６３は、互いの開口部がほぼ一致するように重ね合わせることができ、当該開口部の内側で縫製が行われる。土台６２には、昇降用エアシリンダー６４により先端部が上下に揺動を行う図示しない昇降レバーが装備されており、布押さえ６３は、昇降レバーの先端部に係合して昇降動作が付与される。

Ｘ軸モーター６５及びＹ軸モーター６６は、いずれも、制御装置１２０によりその動作が制御されるステッピングモーターである。ミシンベッド部２１には、Ｘ軸モーター６５及びＹ軸モーター６６のトルクをそれぞれＸ軸方向及びＹ軸方向の直動動作に変換する周知の伝達機構が内蔵されており、Ｘ軸モーター６５及びＹ軸モーター６６から土台６２及び下板６１にＸ軸方向及びＹ軸方向の直動動作が伝達される。

［釜機構］
釜機構５０は、半回転釜を有し、大釜５４の内側で針棒１２の上下動と同期して往復回動を行う図示しない中釜と、中釜の内側に収納された図示しないボビン及びボビンケースと、中釜に往復回動を付与するドライバ５５と、上軸３２に形成されたクランク部３３に一端部が連結されたクランクロッド５３と、クランクロッド５３の他端部に連結されたアーム部５２１を有する往復回動軸５２と、往復回動軸５２により増速されて往復回動を行う下軸５１とを備え、当該下軸５１はドライバ５５を介して中釜を往復回動させるようになっている。また、前述したミシンモーター３１は針棒１２の上下動と釜機構５０の回動動作の駆動源となり、中釜は上軸３２と同周期で往復回動を行い、縫い針１１の上下動と釜機構５０の回動により上糸を下糸に絡める。なお、半回転釜の構造・構成は周知であるため、詳細な説明は省略する。

［糸切り装置］
糸切り装置８０は、Ｚ軸回りに回動を行う動メスと、動メスと協働して上糸及び下糸を切断する固定メスと、動メスの回動動作の駆動源となるアクチュエーターとしての糸切りモーター８１と、糸切りモーター８１から動メスに往復回動を伝達する複数のリンク体とを備えている。
動メスは、前進と後退による往復回動を行い、前進回動時に下糸及び上糸の切断部位を選択的に捕捉し、後退回動時に捕捉した上糸及び下糸を切断する。

［上糸保持装置］
上糸保持装置４０は、糸切り装置８０と釜機構５０の間に配置され、これらの間を渡る上糸の縫い開始端部を保持する糸掴みと、糸掴みによる上糸の縫い開始端部の保持と解放とを切り替える保持用モーター４１とを備えている。
そして、上糸保持装置４０は、縫い開始時に、糸切り装置８０と釜機構５０の間を渡る上糸の縫い開始端部を糸掴みで掴み、数針の縫製後に解放する。
これにより、上糸の縫い開始端部を布地の下側に保持し、縫い目の形成を適正に行うことができる。

［ミシンの制御系］
図３に示すように、制御装置１２０は、制御用の各種プログラムが記憶、格納されたプログラムメモリ１２２と、これらの各種プログラムに従って各種演算処理を行うＣＰＵ１２１と、各種処理におけるワークメモリとして使用されるＲＡＭ１２３と、各種の縫製パターンデータ及び設定データを格納したデータメモリ１２４とで概略構成されている。
そして、制御装置１２０には、図示しないシステムバス、インターフェイス又は駆動回路等を介して、針上下動機構３０のミシンモーター３１、エンコーダー３７、送り機構６０のＸ軸モーター６５、Ｙ軸モーター６６、昇降用エアシリンダー６４、糸切り装置８０の糸切りモーター８１、中押さえ機構８５の中押さえモーター８６、上糸保持装置４０の保持用モーター４１等が接続されている。
なお、昇降用エアシリンダー６４は、その往復動作を切り替える電磁弁を介して動作制御が行われるが、ここでは電磁弁の図示を省略する。

また、制御装置１２０には、縫製に関する各種の設定を入力するための操作入力部１２５と縫製の実行等の信号入力手段としてのペダル１２６とが接続されている。
操作入力部１２５では、例えば、縫製パターンデータ中の針数、針落ち位置等の各種の設定を行う。
ペダル１２６は、踏み込みにより縫製の開始を指示入力する。

［縫製動作］
制御装置１２０は、上記構成により、縫製時において、ミシンモーター３１の駆動を開始し、保持用モーター４１により、第一針目の針落ちの上糸の縫い開始端部を捕捉し、縫製パターンデータに定められた針落ち位置を読み込んで、Ｘ軸モーター６５及びＹ軸モーター６６により布地を位置決めして、縫製パターンデータに定められた針落ち位置に従って順番に縫製を行う。
また、縫製の開始から規定針数の縫製が行われると、保持用モーター４１により、上糸の縫い開始端部を解放する。
また、縫製パターンデータ中に中押さえの高さの設定が記録されている場合には、中押さえモーター８６により、縫製パターンデータに定められた針数で中押さえの高さが変更調節される。
そして、最終針において、制御装置１２０は、糸切りモーター８１により上糸及び下糸の切断を行い、ミシンモーター３１の停止により縫製を終了する。

［ＣＰＵ周辺の詳細］
送り機構６０のＸ軸モーター６５、Ｙ軸モーター６６、糸切り装置８０の糸切りモーター８１、中押さえ機構８５の中押さえモーター８６、上糸保持装置４０の保持用モーター４１は、いずれもステッピングモーターである。
そして、図４に示すように、これらのステッピングモーターに対して、制御装置１２０は、第一制御素子であるＣＰＵ１２１と第二制御素子であるＦＰＧＡ(Field Programmable Gate Array)１２７（図３では図示略）との協働によりＰＷＭ(Pulse Width Modulation)制御を行っている。
ＣＰＵ１２１から直接的に複数のステッピングモーターに対してＰＷＭ制御を行うと、負荷が非常に大きくなり、高速動作が困難となるので、並列処理に適したＦＰＧＡ１２７を通じて複数のステッピングモーターに対するＰＷＭ制御を行い、高速化を実現している。

なお、制御装置１２０は、ＦＰＧＡ１２７を二つ備えており、一方のＦＰＧＡ１２７により、Ｘ軸モーター６５、Ｙ軸モーター６６のＰＷＭ制御を行い、他方のＦＰＧＡ１２７により、糸切りモーター８１、中押さえモーター８６、保持用モーター４１のＰＷＭ制御を行っている。
各ＦＰＧＡ１２７の行う処理については同一なので、Ｘ軸モーター６５、Ｙ軸モーター６６のＰＷＭ制御を行うＦＰＧＡ１２７について説明を行う。

ＣＰＵ１２１は、制御の同期をとるために、ＦＰＧＡ１２７に対して、規定の周期で基準クロック信号を入力する。
また、ＣＰＵ１２１は、制御対象である各ステッピングモーターに対する第一制御指令として、各モーター６５，６６に対する電流指令を、ＦＰＧＡ１２７に対して、規定の周期で繰り返し更新出力する。Ｘ軸モーター６５、Ｙ軸モーター６６は、二相のステッピングモーターであり、ＣＰＵ１２１は、電流指令として、電流を流すべき相とその電流値とをＦＰＧＡ１２７に入力する。

ＦＰＧＡ１２７は、電流指令に従って、対象となるステッピングモーターのブリッジ回路を通じて、対象となる相に対して、電流指令に定められた電流値に対応するデューティー比のパルス電流を第二制御指令として入力する。
このように、ＣＰＵ１２１による第一制御指令とＦＰＧＡ１２７の第二制御指令とが周期的に出力されることで、Ｘ軸モーター６５とＹ軸モーター６６は、目標とする動作量で駆動が行われる。

ＦＰＧＡ１２７は、ＣＰＵ１２１からの電流指令に基づいて各ステッピングモーターの動作制御を行う機能に加えて、ＣＰＵ１２１の異常の発生を監視する機能を備えている。
図５は、ＦＰＧＡ１２７の監視機能を示す機能ブロック図である。
図示のように、ＦＰＧＡ１２７は、ＣＰＵ１２１の基準クロック信号とは別に予備のクロック信号を生成する内部クロック１２７ａと、電流指令の更新監視モジュール１２７ｂと、基準クロックの異常監視モジュール１２７ｃと、正常動作信号の監視モジュール１２７ｄとが内部に構成されている。

内部クロック１２７ａは、ＦＰＧＡ１２７内に設けられた予備のクロック信号を発信する回路からなる。この予備のクロック信号は、上述した各モジュール１２７ｂ，１２７ｃ，１２７ｄを含むＦＰＧＡ１２７全体に対して入力される。
例えば、ＣＰＵ１２１に異常が発生し、基準クロック信号の入力が途絶えると、そのままの状態ではＸ軸モーター６５、Ｙ軸モーター６６に対する電流制御を行うことができなくなってしまう。
しかし、ＦＰＧＡ１２７は、予備のクロック信号を生成する内部クロック１２７ａを有するので、基準クロック信号の入力が途絶えた場合でも、予備のクロック信号に基づいてＸ軸モーター６５、Ｙ軸モーター６６に対する電流制御を行うことが可能となる。

電流指令の更新監視モジュール１２７ｂは、前述したＣＰＵ１２１がＦＰＧＡ１２７に一定の周期で入力する電流指令の有無を監視し、規定の周期を大きく逸脱して電流指令が入力された場合や電流指令そのものが入力されない場合に、ＣＰＵ１２１に異常が発生したものと判定する。なお、周期がどの程度、逸脱した場合に異常と判定するかは、任意に設定可能としても良い。
この場合、ＦＰＧＡ１２７は、当該ＦＰＧＡ１２７に接続されている全てのステッピングモーター（Ｘ軸モーター６５及びＹ軸モーター６６）に対して電流を停止して駆動を停止させる。

基準クロックの異常監視モジュール１２７ｃは、前述したＣＰＵ１２１からの基準クロック信号の周期を内部クロック１２７ａの予備のクロック信号によって計測し、正規の周期から大きく逸脱を生じていないかを監視する。そして、基準クロック信号の周期が規定の周期を大きく逸脱して入力された場合や基準クロック信号そのものが入力されない場合に、ＣＰＵ１２１に異常が発生したものと判定する。なお、周期がどの程度、逸脱した場合に異常と判定するかは、任意に設定可能としても良い。
この場合も、ＦＰＧＡ１２７は、当該ＦＰＧＡ１２７に接続されている全てのステッピングモーター（Ｘ軸モーター６５及びＹ軸モーター６６）に対して電流を停止して駆動を停止させる。

正常動作信号の監視モジュール１２７ｄは、ＣＰＵ１２１が出力する正常動作信号を監視する。正常動作信号は、ＣＰＵ１２１が正常動作時において、ＦＰＧＡ１２７に対して規定の周期で入力する信号である。
正常動作信号の監視モジュール１２７ｄは、正常動作信号の入力の有無を監視し、規定の周期を大きく逸脱して正常動作信号が入力された場合や正常動作信号そのものが入力されない場合に、ＣＰＵ１２１に異常が発生したものと判定する。なお、周期がどの程度、逸脱した場合に異常と判定するかは、任意に設定可能としても良い。
この場合も、ＦＰＧＡ１２７は、当該ＦＰＧＡ１２７に接続されている全てのステッピングモーター（Ｘ軸モーター６５及びＹ軸モーター６６）に対して電流を停止して駆動を停止させる。

なお、ＦＰＧＡ１２７は、二つ設けられているが、これらは個々に内部クロック１２７ａ、電流指令の更新監視モジュール１２７ｂ、基準クロックの異常監視モジュール１２７ｃ及び正常動作信号の監視モジュール１２７ｄを備えており、個別にＣＰＵ１２１の異常を監視している。
この場合、二つのＦＰＧＡ１２７の間で、いずれか一方のＦＰＧＡ１２７がＣＰＵ１２１の異常を検出したときに、他方のＦＰＧＡ１２７に異常検出信号を入力する構成としても良い。これにより、二つのＦＰＧＡ１２７が制御する全てのステッピングモーターを速やかに停止させることが可能である。

［発明の実施形態の技術的効果］
上記ミシン１０の制御装置１２０は、ＣＰＵ１２１が電流指令を規定の周期でＦＰＧＡ１２７に入力し、電流指令の更新監視モジュール１２７ｂは、周期的な電流指令の有無からＣＰＵ１２１の異常を判定している。
このため、例えば、ＣＰＵ１２１が異常を発生する直前の最後の電流指令が、ステッピングモーターを駆動させる電流指令であった場合、異常発生後は、駆動が停止しない状態になるおそれがあったが、電流指令の更新監視モジュール１２７ｂによって、ＣＰＵ１２１の異常を検出することができ、ステッピングモーターの駆動を停止させることが可能となる。特に、異常を発生する直前の最後の電流指令が大きな電流を流す指令の場合、モーターの発熱、破損等のおそれがあったが、これらも効果的に発生を低減することが可能となる。

また、制御装置１２０は、ＣＰＵ１２１が基準クロック信号を生成してＦＰＧＡ１２７に入力し、ＦＰＧＡ１２７は、予備のクロック信号を生成するので、ＣＰＵ１２１の異常発生により基準クロック信号が途絶えた場合でも、予備のクロック信号に基づいて、その後の動作制御や処理を行うことが可能となる。

また、制御装置１２０は、ＦＰＧＡ１２７が、予備のクロック信号に基づいて基準クロック信号の周期を監視してＣＰＵ１２１の異常を判定するので、異常発生時に各ステッピングモーターを停止させることができ、また、過電流による発熱、破損等を回避することが可能となる。また、基準クロック信号の周期の狂いによるステッピングモーターの動作の異常も抑制することが可能となる。

また、制御装置１２０は、ＣＰＵ１２１が正常動作信号を規定の周期でＦＰＧＡ１２７に入力し、ＦＰＧＡ１２７は、周期的な正常動作信号の有無からＣＰＵ１２１の異常を判定している。
このため、異常発生を速やかに検出して各ステッピングモーターを停止させることができ、また、過電流による発熱、破損等を回避することが可能となる。

また、ＦＰＧＡ１２７は、各ステッピングモーターに対してＰＷＭ信号を入力するＰＷＭ制御を行っているが、ＰＷＭ信号はオンとオフの二値からなる信号であることから、異常発生時に二値のいずれかで固定されるおそれがあり、ＣＰＵ１２１の異常発生時に影響を受けやすい。
しかしながら、電流指令の更新監視モジュール１２７ｂ、基準クロックの異常監視モジュール１２７ｃ又は正常動作信号の監視モジュール１２７ｄにより、ＣＰＵ１２１の異常を検出可能であるため、ＰＷＭ制御における異常な制御を効果的に抑制することが可能となる。

［その他］
上記実施形態では、制御装置１２０の制御対象がステッピングモーターである場合を例示しているが、外部からの制御信号で制御可能なあらゆる機械、器具、装置、素子、その他のものを制御対象とすることができる。また、制御対象は、動作を行うモーター、その他のアクチュエーターに限定されず、明るさや温度、その他の状態が制御されるあらゆる機械、器具、装置、素子、その他のものを制御対象とすることが可能である。
従って、上記実施形態では、ミシン１０の制御装置１２０について例示したが、制御装置を搭載する上位装置はミシンに限定されず、あらゆる装置を対象とすることが可能である。

また、制御装置の第一制御素子をＣＰＵ、第二制御素子をＦＰＧＡとする場合を例示したが、主と従或いは上位と下位の関係にある各種の制御素子を第一制御素子と第二制御素子として選択することが可能である。
また、上記実施形態では、第二制御素子であるＦＰＧＡ１２７がＰＷＭ制御を実行する場合を例示したがこれに限定されない。

１０ ミシン
４１ 保持用モーター（制御対象）
６５ Ｘ軸モーター（制御対象）
６６ Ｙ軸モーター（制御対象）
８１ 糸切りモーター（制御対象）
８６ 中押さえモーター（制御対象）
１２０ 制御装置
１２１ ＣＰＵ（第一制御素子）
１２７ ＦＰＧＡ（第二制御素子）
１２７ａ 内部クロック
１２７ｂ 電流指令の更新監視モジュール
１２７ｃ 基準クロックの異常監視モジュール
１２７ｄ 正常動作信号の監視モジュール

Claims (3)

1. 制御対象としてのモーターに対する第一制御指令を出力する第一制御素子と、
   前記第一制御指令に基づいて前記モーターに対する第二制御指令を出力する第二制御素子とを備え、
   前記第一制御素子が、前記第二制御素子を介して前記モーターの制御を行う制御装置において、
   前記第一制御素子は、前記第一制御指令を規定の周期で前記第二制御素子に入力し、
   前記第二制御素子は、周期的な前記第一制御指令の入力が得られない場合又は周期を逸脱した場合に前記第一制御素子を異常と判定し、前記モーターを停止させ、
   前記第一制御素子は、基準クロック信号を生成して、前記第二制御素子に入力し、
   前記第二制御素子は、予備のクロック信号を生成し、前記予備のクロック信号に基づいて前記基準クロック信号を監視して前記第一制御素子の異常を判定すると共に、異常により前記基準クロック信号の入力が途絶えた場合に、前記予備のクロック信号に基づいて前記モーターに対する制御を行うことを特徴とする制御装置。
2. 前記第一制御素子は、正常動作信号を規定の周期で前記第二制御素子に入力し、
   前記第二制御素子は、周期的な前記正常動作信号の有無から前記第一制御素子の異常を判定することを特徴とする請求項１に記載の制御装置。
3. 第二制御指令は、ＰＷＭ信号であることを特徴とする請求項１又は請求項２に記載の制御装置。

Images