JP7511987B2 - 表示システム - Google Patents
表示システム Download PDFInfo
- Publication number
- JP7511987B2 JP7511987B2 JP2020172043A JP2020172043A JP7511987B2 JP 7511987 B2 JP7511987 B2 JP 7511987B2 JP 2020172043 A JP2020172043 A JP 2020172043A JP 2020172043 A JP2020172043 A JP 2020172043A JP 7511987 B2 JP7511987 B2 JP 7511987B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- video
- period
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 68
- 230000006835 compression Effects 0.000 claims description 28
- 238000007906 compression Methods 0.000 claims description 28
- 230000007812 deficiency Effects 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 9
- 238000012935 Averaging Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Instrument Panels (AREA)
- Controls And Circuits For Display Device (AREA)
Description
すなわち、映像Aと映像Bが異なる装置から出力される場合、規格上のフレームレートが同じであっても、実際の映像Aのフレームレートと映像Bのフレームレートの間には誤差分の差異が生じる。したがって、表示パネルを一方の映像に同期させて動作させると、時間経過に伴って他方の映像の入力の過不足が生じ、表示システムにおいて、表示するフレームをスキップするフレームスキップや、同じフレームを繰り返し表示するフレームリピートを行う必要が生じる。
そこで、本発明は、複数の映像を当該複数の映像が左右に並んだ映像に合成し表示パネルに表示する表示システムにおいて、表示パネルの全面表示を良好に行うことを課題とする
まず、第1の実施形態について説明する。
図1に、本第1実施形態に係る表示システムの構成を示す。
図示するように、表示システム1は、映像処理装置11と表示パネル12を備えており、映像処理装置11には、第1映像出力装置21が出力する映像である第1映像と、第2映像出力装置22が出力する映像である第2映像が入力する。第1映像は、たとえば、スピードメータやタコメータなどのメータを模したメータ画面である、第2映像は、たとえば、カーナビゲーション画面である。
第1映像出力装置21が出力する第1映像の横縦の解像度(画素数)は、表示パネル12の第1表示領域の横縦の解像度に等しく、第2映像出力装置22が出力する第2映像の横縦の解像度は、表示パネル12の第2表示領域の横縦の解像度に等しい。
図3bは、画面分割表示モードのときの、第1映像と第2映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。
図示するように、映像処理装置11は、画面分割表示モードのときは、図3bに示すように、第1映像を第1表示領域に表示し、第2映像を第2表示領域に表示することにより、両映像が左右に並んだ表示映像を表示パネル12に表示する。
第1映像の横縦の解像度は、表示パネル12の第1表示領域と同じであるので、図示するように、表示パネル12の全面に第1映像を表示する場合、第1映像の横方向の解像度が不足する。
第1圧縮部1121と第2圧縮部1122は、それぞれ、2つのラインメモリLM11241、書込ラインメモリセレクタWLM_SEL11242、読出ラインメモリセレクタRLM_SEL11243を備えている。
また、第2圧縮部1122において、書込ラインメモリセレクタWLM_SEL11242は、フレーム同期部111から入力する第2映像の各ラインを2つのラインメモリLM11241に交互に書き込み、読出ラインメモリセレクタRLM_SEL11243は、表示パネル12の画素表示期間が、第2表示領域内の画素の画素表示期間である期間中、書き込みが行われていないほうのラインメモリLM11241から、第2映像のラインの画素を読み出して、映像セレクタV_SEL1123に出力する。
次に、映像セレクタV_SEL1123は、表示パネル12の画素表示期間が、第1表示領域内の画素の画素表示期間である期間中、第1圧縮部1121から出力される第1映像のラインの画素をモード切替用セレクタM_SEL114に出力し、表示パネル12の画素表示期間が、第2表示領域内の画素の画素表示期間である期間中、第2圧縮部1122から出力される第2映像のラインの画素をモード切替用セレクタM_SEL114に出力する。
次に、スケーラー113は、バイリニア法やバイキュービック法などにより画素を補間することにより、第1映像出力装置21から入力する第1映像の横方向の解像度を表示パネル12の横方向の解像度と同じ解像度に増加し、モード切替用セレクタM_SEL114に出力する。
この結果、全画面表示モードのときには、図4に示したように、第1映像を横方向に拡大した映像が、表示パネル12の全面に表示される。
次に、画面分割表示モードと全画面表示モードの切り替え動作について説明する。
画面分割表示モードと全画面表示モードの切り替えは、第1映像出力装置21から表示モード制御部116を制御することにより行う。
第1映像出力装置21は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、図3bに示した第1表示領域への表示用の第1映像の出力を開始する。また、第1映像出力装置21は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、図4に示した表示パネル12の全画面表示用の、表示パネル12に全面表示したい映像を左右に縮小した第1映像の出力を開始する。
本第1実施形態によれば、第1映像と第2映像を左右に並べて表示パネル12に表示する分割画面表示を行うことができると共に、第1映像を表示パネル12の全面に表示する全画面表示を、第1映像中の像の歪みや、ティアリングが発生しない形態で良好に行うことができる。
図5に、本第2実施形態に係る表示システム1の構成を示す。
図示するように、本第2実施形態に係る表示システム1は、図1に示した第1実施形態に係る表示システム1において、スケーラー113の入力を第1映像出力装置21が出力する第1映像に代えて、フレーム同期部111から出力される第2映像とすることにより、全画面表示モードにおいて、第2映像出力装置22が出力する第2映像を、表示パネル12の全面に表示するようにしたものである。
第2映像出力装置22は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第2表示領域への表示用の第2映像の出力を開始する。また、第2映像出力装置22は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に縮小した第2映像の出力を開始する。
本第3実施形態は、図6aに示すように、第1表示領域と第2表示領域を、表示パネル12の表示面を左右に等分割した領域とした場合についてのものである。
図6bは、画面分割表示モードのときの、第1映像と第2映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。
また、図6cは、全画面表示モードのときの、第1映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。図示するように、全画面表示モードのときに、映像処理装置11が表示パネル12に出力する表示映像は、第1映像の横方向の解像度を2倍とした映像となる。
図示するように、本第3実施形態に係る表示システム1は、図1に示した第1実施形態に係る表示システム1のスケーラー113に代えて補間画素生成部7を設けると共に、モード切替用セレクタM_SEL114を廃して時間軸圧縮部112の映像セレクタV_SEL1123の出力を表示パネル12に直接出力するようにした構成を備えている。
一方、全画面表示モードのときの各部の動作は以下の通りとなる。
まず、補間画素生成部7には第1映像出力装置21が出力する第1映像が入力する。
補間画素生成部7は、1画素周期遅延部71と平均化部72とを備えており、入力する第1映像の画素を第1圧縮部1121に出力する。また、第1圧縮部1121に出力する第1映像の画素と、1画素周期遅延部71で遅延させた1画素周期前に第1圧縮部1121に出力した第1映像の画素との線形補間により生成した補間画素を平均化部72で生成し、第2圧縮部1122に出力する。
第1映像出力装置21は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第1表示領域への表示用の第1映像の出力を開始する。また、第1映像出力装置21は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に1/2縮小した第1映像の出力を開始する。
図8に、本第4実施形態に係る表示システム1の構成を示す。
図示するように、本第4実施形態に係る表示システム1は、図7に示した第3実施形態に係る表示システム1において、補間画素生成部7の入力を第1映像出力装置21が出力する第1映像に代えて、フレーム同期部111から出力される第2映像とすることにより、全画面表示モードにおいて、第2映像出力装置22が出力する第2映像を、表示パネル12の全面に表示するようにしたものである。
第2映像出力装置22は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第2表示領域への表示用の第2映像の出力を開始する。また、第2映像出力装置22は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に1/2縮小した第2映像の出力を開始する。
Claims (5)
- 映像を表示する表示システムであって、
横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、
横×縦の解像度がH2×V1の第2映像を出力する第2映像装置と、
表示装置とを備え、
前記表示装置は、H=H1+H2、V=V1として、横×縦の解像度がH×V以上の表示パネルと、
前記第1映像装置から出力された第1映像を格納する第1メモリと、
前記第2映像装置から出力された第2映像を格納する第2メモリと、
セレクタと、
表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ラインを読み出して前記セレクタに出力し、各水平表示期間中の、T×(H2/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ラインを読み出して前記セレクタに出力する時間軸圧縮部と、
第1映像に画素を補間し、横×縦の解像度がH×Vの映像を生成し、前記セレクタに出力するスケーラーと、
モード切替部とを有し、
当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、
前記モード切替部は、第1モードが設定されているときに前記セレクタに前記時間軸圧縮部の出力を前記表示パネルに出力させ、第2モードが設定されているときに前記セレクタに前記スケーラーの出力を前記表示パネルに出力させ、
前記第1映像装置は、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力することを特徴とする表示システム。 - 映像を表示する表示システムであって、
横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、
横×縦の解像度が前記第1映像と同じ第2映像を出力する第2映像装置と、
表示装置とを備え、
前記表示装置は、
H=2×H1、V=V1として、横×縦の解像度がH×V以上の表示パネルと、
第1メモリと、
第2メモリと、
前記第1映像装置から出力された第1映像を入力し、前記表示パネルの画素周期毎に、各前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素の横に補間する画素である補間画素を生成して出力する補間画素生成部と、
表示制御手段と有し、
当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、
前記第1モードが設定されているときに、
前記第1メモリは、前記第1映像装置から出力された第1映像の画素を格納し、
前記第2メモリは、前記第2映像装置から出力された第2映像の画素を格納し、
前記表示制御手段は、表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ライン分の画素を読み出して前記表示パネルに出力し、各水平表示期間中の、T×(H1/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ライン分の画素を読み出して前記表示パネルに出力し、
前記第2モードが設定されているときに、
前記第1メモリは、前記補間画素生成部から出力されたオリジナル画素を格納し、
前記第2メモリは、前記補間画素生成部から出力された補間画素を格納し、
前記表示制御手段は、表示パネルの各水平表示期間に、前記表示パネルの画素周期毎に、第1メモリのオリジナル画素と第2メモリの補間画素を交互に読み出して表示パネルに出力することを特徴とする表示システム。 - 請求項2記載の表示システムであって、
前記補間画素生成部は、前記表示パネルの画素周期毎に、前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素と直前に出力したオリジナル画素との線形補間により生成した画素を補間画素として出力することを特徴とする表示システム。 - 請求項2または3記載の表示システムであって、
前記第1映像装置は、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力することを特徴とする表示システム。 - 請求項1、2、3または4記載の表示システムであって、
前記第1映像装置から出力された第1映像と、前記第2映像装置から出力された第2映像の一方を対象映像として、
対象映像の出力の、前記表示パネルへの出力に対する過不足を、対象映像の一部のフレームの表示をスキップするフレームスキップと、対象映像の同じフレームを繰り返し表示するフレームリピートとの少なくとも一方により調整するフレーム調整手段を有することを特徴とする表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020172043A JP7511987B2 (ja) | 2020-10-12 | 2020-10-12 | 表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020172043A JP7511987B2 (ja) | 2020-10-12 | 2020-10-12 | 表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022063674A JP2022063674A (ja) | 2022-04-22 |
JP7511987B2 true JP7511987B2 (ja) | 2024-07-08 |
Family
ID=81213404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020172043A Active JP7511987B2 (ja) | 2020-10-12 | 2020-10-12 | 表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7511987B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315068A (ja) | 1999-02-12 | 2000-11-14 | Toshiba Corp | 画像表示装置 |
JP2001203955A (ja) | 2000-01-17 | 2001-07-27 | Sony Corp | 2画面表示方法とその表示装置 |
JP2007526162A (ja) | 2004-02-20 | 2007-09-13 | シャープ株式会社 | 車両用表示装置及び車両表示システム並びに車両 |
JP2007292812A (ja) | 2006-04-20 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2007295048A (ja) | 2006-04-20 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 表示システム、映像処理装置および映像処理方法 |
US20090073104A1 (en) | 2007-09-14 | 2009-03-19 | Innocom Technology (Shenzhen) Co., Ltd.; Innolux Display Corp. | Liquid crystal display capable of split-screen displaying and computer system using same |
JP2010124309A (ja) | 2008-11-20 | 2010-06-03 | Sharp Corp | 画像表示装置及び画像調整方法 |
US20130250186A1 (en) | 2012-03-20 | 2013-09-26 | Ge Aviation Systems Limited | Apparatus for an aircraft cockpit display |
JP2014127762A (ja) | 2012-12-25 | 2014-07-07 | Mitsubishi Electric Corp | 映像情報再生方法及びシステム |
JP2016111507A (ja) | 2014-12-05 | 2016-06-20 | 株式会社東芝 | フレーム同期装置及びフレーム同期方法 |
-
2020
- 2020-10-12 JP JP2020172043A patent/JP7511987B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315068A (ja) | 1999-02-12 | 2000-11-14 | Toshiba Corp | 画像表示装置 |
JP2001203955A (ja) | 2000-01-17 | 2001-07-27 | Sony Corp | 2画面表示方法とその表示装置 |
JP2007526162A (ja) | 2004-02-20 | 2007-09-13 | シャープ株式会社 | 車両用表示装置及び車両表示システム並びに車両 |
JP2007292812A (ja) | 2006-04-20 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2007295048A (ja) | 2006-04-20 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 表示システム、映像処理装置および映像処理方法 |
US20090073104A1 (en) | 2007-09-14 | 2009-03-19 | Innocom Technology (Shenzhen) Co., Ltd.; Innolux Display Corp. | Liquid crystal display capable of split-screen displaying and computer system using same |
JP2010124309A (ja) | 2008-11-20 | 2010-06-03 | Sharp Corp | 画像表示装置及び画像調整方法 |
US20130250186A1 (en) | 2012-03-20 | 2013-09-26 | Ge Aviation Systems Limited | Apparatus for an aircraft cockpit display |
JP2014127762A (ja) | 2012-12-25 | 2014-07-07 | Mitsubishi Electric Corp | 映像情報再生方法及びシステム |
JP2016111507A (ja) | 2014-12-05 | 2016-06-20 | 株式会社東芝 | フレーム同期装置及びフレーム同期方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022063674A (ja) | 2022-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2946583B2 (ja) | スローモーション映像信号発生装置及びスローモーション映像信号発生方法 | |
KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
JP4687725B2 (ja) | 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム | |
WO1998010377A1 (fr) | Processeur de signaux video | |
US6040868A (en) | Device and method of converting scanning pattern of display device | |
US7271842B2 (en) | Video signal processing circuit and method for converting number of scan lines and image display device using the same | |
JP3596520B2 (ja) | 画像信号処理装置及び方法 | |
JP7511987B2 (ja) | 表示システム | |
KR20040065255A (ko) | 화상 신호 처리 장치 및 처리 방법 | |
JP3898546B2 (ja) | 画像走査変換方法及び装置 | |
JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
JP2001218128A (ja) | マルチ画面合成装置 | |
KR20030091804A (ko) | 영상신호 처리장치 | |
JPH07123335A (ja) | 2画面表示テレビジョン受像機 | |
JPH04349492A (ja) | マルチ映像表示システム | |
JP3959425B2 (ja) | 受信装置及び表示装置 | |
KR100744519B1 (ko) | 온 스크린 디스플레이 스케일링 장치 및 그 방법 | |
JPH11308550A (ja) | テレビジョン受信機 | |
JP2008085474A (ja) | 画像データ処理装置 | |
JP4352660B2 (ja) | 画像信号処理装置及び方法 | |
JP3146808B2 (ja) | テレビジョン受像機 | |
JP3255323B2 (ja) | 画像処理装置 | |
KR970000757B1 (ko) | 디지틀 텔레비젼의 수평보간 회로 | |
JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
JPH1011049A (ja) | オーバレイ表示方法およびディスプレイオーバレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240604 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240625 |