JP7511987B2 - 表示システム - Google Patents

表示システム Download PDF

Info

Publication number
JP7511987B2
JP7511987B2 JP2020172043A JP2020172043A JP7511987B2 JP 7511987 B2 JP7511987 B2 JP 7511987B2 JP 2020172043 A JP2020172043 A JP 2020172043A JP 2020172043 A JP2020172043 A JP 2020172043A JP 7511987 B2 JP7511987 B2 JP 7511987B2
Authority
JP
Japan
Prior art keywords
image
display
video
period
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020172043A
Other languages
English (en)
Other versions
JP2022063674A (ja
Inventor
禎一 伊知川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Alps Alpine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Alps Alpine Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2020172043A priority Critical patent/JP7511987B2/ja
Publication of JP2022063674A publication Critical patent/JP2022063674A/ja
Application granted granted Critical
Publication of JP7511987B2 publication Critical patent/JP7511987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Instrument Panels (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、2つの映像を合成して一つの表示パネルに表示する表示システムに関するものである。
2つの映像を合成して一つの表示パネルに表示する表示システムとしては、図9aに示すように、横長の表示パネルと、入力する2つの映像A、Bを合成して当該映像A、Bが左右に並んだ映像を生成し表示パネルに表示する処理装置とを備えた表示システムが知られている。
また、このような表示システムにおいて、図9bに示すように、入力する2つの映像A、Bのうちの一方の映像Bの入力が無くなったときには、入力が継続している映像Aを水平方向に伸張して表示パネルの全面に表示する技術も知られている(たとえば、特許文献1)。
特開2007-292812号公報
図9bに示すように、入力する2つの映像A、Bのうちの一方の映像Aを、単に水平方向に伸張して表示パネルの全面に表示しただけでは、映像Aの横縦の比率が変化し歪んだ像が表示されてしまう不具合が生じる。
さて、入力する2つの映像A、Bを合成して当該映像A、Bが左右に並んだ映像を生成し横長の表示パネルに表示する表示システムにおいて、表示パネルの全面を用いた表示を、図9cに示すように、左右に並んだ映像に合成されたときに一つのまとまった像が完成するように2つの映像A、Bを生成することにより実現することが考えられる。
しかし、このようにすると次のような問題が生じる。
すなわち、映像Aと映像Bが異なる装置から出力される場合、規格上のフレームレートが同じであっても、実際の映像Aのフレームレートと映像Bのフレームレートの間には誤差分の差異が生じる。したがって、表示パネルを一方の映像に同期させて動作させると、時間経過に伴って他方の映像の入力の過不足が生じ、表示システムにおいて、表示するフレームをスキップするフレームスキップや、同じフレームを繰り返し表示するフレームリピートを行う必要が生じる。
そして、このようなフレームスキップやフレームリピートが発生すると、映像Aと映像Bの境界位置で画面がずれる表示の不具合(ティアリング)が生じる。
そこで、本発明は、複数の映像を当該複数の映像が左右に並んだ映像に合成し表示パネルに表示する表示システムにおいて、表示パネルの全面表示を良好に行うことを課題とする
前記課題達成のために、本発明は、映像を表示する表示システムに、横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、横×縦の解像度がH2×V1の第2映像を出力する第2映像装置と、表示装置とを備えたものである。前記表示装置は、H=H1+H2、V=V1として、横×縦の解像度がH×V以上の表示パネルと、前記第1映像装置から出力された第1映像を格納する第1メモリと、前記第2映像装置から出力された第2映像を格納する第2メモリと、セレクタと、表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ラインを読み出して前記セレクタに出力し、各水平表示期間中の、T×(H2/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ラインを読み出して前記セレクタに出力する時間軸圧縮部と、第1映像に画素を補間し、横×縦の解像度がH×Vの映像を生成し、前記セレクタに出力するスケーラーと、モード切替部とを備えている。また、当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、前記モード切替部は、第1モードが設定されているときに前記セレクタに前記時間軸圧縮部の出力を前記表示パネルに出力させ、第2モードが設定されているときに前記セレクタに前記スケーラーの出力を前記表示パネルに出力させ、前記第1映像装置は、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力する。
また、前記課題達成のために、本発明は、映像を表示する表示システムに、横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、横×縦の解像度が前記第1映像と同じ第2映像を出力する第2映像装置と、表示装置とを備えたものである。前記表示装置は、H=2×H1、V=V1として、横×縦の解像度がH×V以上の表示パネルと、第1メモリと、第2メモリと、前記第1映像装置から出力された第1映像を入力し、前記表示パネルの画素周期毎に、各前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素の横に補間する画素である補間画素を生成して出力する補間画素生成部と、表示制御手段と備えている。また、当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、前記第1モードが設定されているときに、前記第1のメモリは、前記第1映像装置から出力された第1映像の画素を格納し、前記第2のメモリは、前記第2映像装置から出力された第2映像の画素を格納し、前記表示制御手段は、表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ライン分の画素を読み出して前記表示パネルに出力し、各水平表示期間中の、T×(H1/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ライン分の画素を読み出して前記表示パネルに出力する。また、前記第2モードが設定されているときに、前記第1のメモリは、前記補間画素生成部から出力されたオリジナル画素を格納し、前記第2のメモリは、前記補間画素生成部から出力された補間画素を格納し、前記表示制御手段は、表示パネルの各水平表示期間に、前記表示パネルの画素周期毎に、第1メモリのオリジナル画素と第2メモリの補間画素を交互に読み出して表示パネルに出力する。
ここで、この表示システムは、前記補間画素生成部において、前記表示パネルの画素周期毎に、前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素と直前に出力したオリジナル画素との線形補間により生成した画素を補間画素として出力するように構成してもよい。
また、この表示システムは、前記第1映像装置において、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力することが好ましい。
また、以上の表示システムに、前記第1映像装置から出力された第1映像と、前記第2映像装置から出力された第2映像の一方を対象映像として、対象映像の出力の、前記表示パネルへの出力に対する過不足を、対象映像の一部のフレームの表示をスキップするフレームスキップと、対象映像の同じフレームを繰り返し表示するフレームリピートとの少なくとも一方により調整するフレーム調整手段を備えてもよい。
以上のような表示システムによれば、第1映像と第2映像を左右に並べて表示パネルに表示する分割画面表示を行うことができると共に、第1映像を表示パネルの全面に表示する全画面表示を、第1映像中の像の歪みや、ティアリングが発生しない形態で良好に行うことができる。
以上のように、本発明によれば、複数の映像を当該複数の映像が左右に並んだ映像に合成し表示パネルに表示する表示システムにおいて、表示パネルの全面表示を良好に行うことができる。
本発明の第1実施形態に係る表示システムを示すブロック図である。 本発明の第1実施形態に係る表示パネルの配置を示す図である。 本発明の第1実施形態に係る表示システムの画面分割表示モード時の動作を示す図である。 本発明の第1実施形態に係る表示システムの全画面表示モード時の動作を示す図である。 本発明の第2実施形態に係る表示システムの構成を示すブロック図である。 本発明の第3実施形態に係る表示システムの表示例を示すブロック図である。 本発明の第3実施形態に係る表示システムの構成を示すブロック図である。 本発明の第4実施形態に係る表示システムの構成を示すブロック図である。 従来の課題を示す図である。
以下、本発明の実施形態について、自動車に搭載される表示システムへの適用を例にとり説明する。
まず、第1の実施形態について説明する。
図1に、本第1実施形態に係る表示システムの構成を示す。
図示するように、表示システム1は、映像処理装置11と表示パネル12を備えており、映像処理装置11には、第1映像出力装置21が出力する映像である第1映像と、第2映像出力装置22が出力する映像である第2映像が入力する。第1映像は、たとえば、スピードメータやタコメータなどのメータを模したメータ画面である、第2映像は、たとえば、カーナビゲーション画面である。
表示パネル12は、横長の表示パネル12であり、たとえば、図2に示すように、自動車のメータークラスターフード内の、伝統的にメータクラスターが配置されてきた場所に配置されている。
また、図3aに示すように、表示パネル12の表示面上には、表示面を左右に分割した第1表示領域と第2表示領域が設定されている。
第1映像出力装置21が出力する第1映像の横縦の解像度(画素数)は、表示パネル12の第1表示領域の横縦の解像度に等しく、第2映像出力装置22が出力する第2映像の横縦の解像度は、表示パネル12の第2表示領域の横縦の解像度に等しい。
映像処理装置11は、表示パネル12の表示を、入力する第1映像と同期して行う。第2映像出力装置22は第2映像の出力を、第1映像出力装置21の第1映像の出力と同じ規格で行う。
したがって、第1映像出力装置21が出力する第1映像のラインレート/フレームレートと、第2映像出力装置22が出力する第2映像のラインレート/フレームレートと、表示パネル12の表示のラインレート/フレームレートは同じである。
ただし、第1映像のラインレート/フレームレートと第2映像のラインレート/フレームレートとの間には誤差分の差異が生じる。したがって、時間経過に伴って第2映像の入力の過不足が生じ、映像処理装置11において、表示する第2映像のフレームをスキップするフレームスキップや、第2映像の同じフレームを繰り返し表示するフレームリピートを行う必要がある。
さて、映像処理装置11は、切り替え可能な表示モードとして、画面分割表示モードと全画面表示モードとを備えている。
図3bは、画面分割表示モードのときの、第1映像と第2映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。
図示するように、映像処理装置11は、画面分割表示モードのときは、図3bに示すように、第1映像を第1表示領域に表示し、第2映像を第2表示領域に表示することにより、両映像が左右に並んだ表示映像を表示パネル12に表示する。
次に、図3cは、時間軸上でみた、第1映像と第2映像と映像処理装置11が表示パネル12に出力する表示映像との関係を表したものである。なお、図3cにおいて、時間は、映像の上のラインより下のラインに向かって順次、各ラインに沿って左から右に進む。すなわち、時間は左上から右下に向かうラスタスキャンの順序に沿って進む。
図示するように、第1映像のラインレートと第2映像のラインレートと、表示パネル12の表示のラインレートは同じであるので、第1映像と第2映像が左右に並んだ映像を表示パネル12に表示する場合、映像処理装置11において、ライン毎に、第1映像と第2映像のライン周期を時間的に圧縮して表示映像に合成する必要がある。
次に、図4は、全画面表示モードのときの、第1映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。
第1映像の横縦の解像度は、表示パネル12の第1表示領域と同じであるので、図示するように、表示パネル12の全面に第1映像を表示する場合、第1映像の横方向の解像度が不足する。
したがって、第1映像を表示パネル12の全面に表示する場合、映像処理装置11において、スケーリングにより、第1映像の横方向の解像度(画素数)を増やすことにより、画素座標系上において横方向に所定の拡大率Eで拡大した上で表示パネル12に表示する必要がある。
ここで、図示するように、全画面表示モードのとき、第1映像出力装置21は、横方向に所定の拡大率Eで拡大したときに現れる映像中の像の横縦の比率が、表示したい当該像の正規の比率となるように、全画面表示モードにおいて表示パネル12に表示したい映像を横方向についてのみ1/Eの縮小率で縮小した映像を第1映像として生成し出力する。
さて、図1に戻り、映像処理装置11は、フレーム同期部111、時間軸圧縮部112、スケーラー113、モード切替用セレクタM_SEL114、同期制御部115、表示モード制御部116を備えている。
同期制御部115は、第1映像出力装置21から入力する第1映像のライン周期/フレーム周期に同期したライン周期/フレーム周期に、表示パネル12のライン周期/フレーム周期を制御すると共に、表示パネル12の画素周期(ピクセルクロック周期)を、表示パネル12のライン周期に同期した画素周期に制御する。
フレーム同期部111は、3つのフレームメモリFM1111、第2映像出力装置22から入力する第2映像のフレームをフレームメモリFM1111に書き込む書込フレームメモリセレクタWFM_SEL1112、フレームメモリFM1111に書き込まれた第2映像のフレームを読み出して時間軸圧縮部112に出力する読出フレームメモリセレクタRFM_SEL1113を備えている。
書込フレームメモリセレクタWFM_SEL1112は、入力する新たな第2映像のフレームの書込先として、フレームメモリFM1111のうちの、現在読み出し中でないフレームメモリFM1111のうちの、より過去のフレームが書き込まれているフレームメモリFM1111を選択しながら、第2映像のフレームのフレームメモリFM1111への書込を行う。
読出フレームメモリセレクタRFM_SEL1113は、表示パネル12の画素周期/ライン周期/フレーム周期に同期して、フレームメモリFM1111からの第2映像のフレームの読み出しを行う。また、読出フレームメモリセレクタRFM_SEL1113は、新たな第2映像のフレームの読み出し元として、現在書き込み中でないフレームメモリFM1111のうちの、より新しいフレームが書き込まれているフレームメモリFM1111を選択しながら、第2映像のフレームのフレームメモリFM1111からの読み出しを行う。
この結果、第2映像のフレームレートが第1映像のフレームレートよりも高い場合には、第2映像のフレームの読み出しに対する書込の過剰が生じたときに、フレームの読み出しをスキップする第2映像のフレームスキップが実現される。また、第2映像のフレームレートが第1映像のフレームレートよりも低い場合には、第2映像のフレームの読み出しに対する書込の不足が生じたときに、同じフレームを繰り返し読み出す2映像のフレームリピートが実現される。
次に、時間軸圧縮部112は、第1圧縮部1121、第2圧縮部1122、映像セレクタV_SEL1123を備えている。
第1圧縮部1121と第2圧縮部1122は、それぞれ、2つのラインメモリLM11241、書込ラインメモリセレクタWLM_SEL11242、読出ラインメモリセレクタRLM_SEL11243を備えている。
第1圧縮部1121において、書込ラインメモリセレクタWLM_SEL11242は、第1映像出力装置21から入力する第1映像の各ラインを2つのラインメモリLM11241に交互に書き込み、読出ラインメモリセレクタRLM_SEL11243は、表示パネル12の画素表示期間が、第1表示領域内の画素の画素表示期間である期間中、書き込みが行われていないほうのラインメモリLM11241から、第1映像のラインの画素を読み出して、映像セレクタV_SEL1123に出力する。
なお、表示パネル12の画素表示期間が、第1表示領域内の画素の画素表示期間である期間とは、第1映像の横×縦の解像度をH1×V1、第2映像の横×縦の解像度をH2×V2、表示パネル12の横×縦の解像度をH×V(但し、H=H1+H2、V=V1+V2)、表示パネル12の水平期間のうちのブランキング期間を除く期間である水平表示期間の時間長をTとして、表示パネル12の各水平表示期間の先頭のT×(H1/H)の時間長の期間である第1期間となる。
この結果、第1映像のライン周期の時間的な圧縮が実現される。
また、第2圧縮部1122において、書込ラインメモリセレクタWLM_SEL11242は、フレーム同期部111から入力する第2映像の各ラインを2つのラインメモリLM11241に交互に書き込み、読出ラインメモリセレクタRLM_SEL11243は、表示パネル12の画素表示期間が、第2表示領域内の画素の画素表示期間である期間中、書き込みが行われていないほうのラインメモリLM11241から、第2映像のラインの画素を読み出して、映像セレクタV_SEL1123に出力する。
なお、表示パネル12の画素表示期間が、第2表示領域内の画素の画素表示期間である期間とは、表示パネル12の各水平表示期間中の、上述した第1の期間に引き続くT×(H2/H)の時間長の期間である第2期間となる。
この結果、第2映像のライン周期の時間的な圧縮が実現される。
次に、映像セレクタV_SEL1123は、表示パネル12の画素表示期間が、第1表示領域内の画素の画素表示期間である期間中、第1圧縮部1121から出力される第1映像のラインの画素をモード切替用セレクタM_SEL114に出力し、表示パネル12の画素表示期間が、第2表示領域内の画素の画素表示期間である期間中、第2圧縮部1122から出力される第2映像のラインの画素をモード切替用セレクタM_SEL114に出力する。
表示モード制御部116は、画面分割表示モードのとき、モード切替用セレクタM_SEL114に映像セレクタV_SEL1123が出力する映像を表示パネル12に表示させる。
この結果、画面分割表示モードのときには、図3bに示したように、表示パネル12の第1表示領域に第1映像が表示され、第2表示領域に第2映像が表示される。
次に、スケーラー113は、バイリニア法やバイキュービック法などにより画素を補間することにより、第1映像出力装置21から入力する第1映像の横方向の解像度を表示パネル12の横方向の解像度と同じ解像度に増加し、モード切替用セレクタM_SEL114に出力する。
表示モード制御部116は、全画面表示モードのとき、モード切替用セレクタM_SEL114にスケーラー113が出力する映像を表示パネル12に表示させる。
この結果、全画面表示モードのときには、図4に示したように、第1映像を横方向に拡大した映像が、表示パネル12の全面に表示される。
次に、画面分割表示モードと全画面表示モードの切り替え動作について説明する。
画面分割表示モードと全画面表示モードの切り替えは、第1映像出力装置21から表示モード制御部116を制御することにより行う。
第1映像出力装置21は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、図3bに示した第1表示領域への表示用の第1映像の出力を開始する。また、第1映像出力装置21は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、図4に示した表示パネル12の全画面表示用の、表示パネル12に全面表示したい映像を左右に縮小した第1映像の出力を開始する。
以上、本発明の第1実施形態について説明した。
本第1実施形態によれば、第1映像と第2映像を左右に並べて表示パネル12に表示する分割画面表示を行うことができると共に、第1映像を表示パネル12の全面に表示する全画面表示を、第1映像中の像の歪みや、ティアリングが発生しない形態で良好に行うことができる。
以下、本発明の第2実施形態について説明する。
図5に、本第2実施形態に係る表示システム1の構成を示す。
図示するように、本第2実施形態に係る表示システム1は、図1に示した第1実施形態に係る表示システム1において、スケーラー113の入力を第1映像出力装置21が出力する第1映像に代えて、フレーム同期部111から出力される第2映像とすることにより、全画面表示モードにおいて、第2映像出力装置22が出力する第2映像を、表示パネル12の全面に表示するようにしたものである。
ここで、このような第2実施形態によれば、第2表示領域の左右のサイズを第1表示領域よりも大きく設定した場合に、全画面表示モードにおいて、表示パネル12に表示される表示映像の、スケーラー113の解像度変換による画質劣化の程度を第1映像を全面表示する場合よりも低く抑えることができる。
なお、本第2実施形態では、画面分割表示モードと全画面表示モードの切り替えは、第2映像出力装置22から表示モード制御部116を制御することにより行う。
第2映像出力装置22は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第2表示領域への表示用の第2映像の出力を開始する。また、第2映像出力装置22は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に縮小した第2映像の出力を開始する。
以下、本発明の第3の実施形態について説明する。
本第3実施形態は、図6aに示すように、第1表示領域と第2表示領域を、表示パネル12の表示面を左右に等分割した領域とした場合についてのものである。
図6bは、画面分割表示モードのときの、第1映像と第2映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。
また、図6cは、全画面表示モードのときの、第1映像と映像処理装置11が表示パネル12に出力する表示映像との関係を画素座標系上で表したものである。図示するように、全画面表示モードのときに、映像処理装置11が表示パネル12に出力する表示映像は、第1映像の横方向の解像度を2倍とした映像となる。
図7に、本第3実施形態に係る表示システム1の構成を示す。
図示するように、本第3実施形態に係る表示システム1は、図1に示した第1実施形態に係る表示システム1のスケーラー113に代えて補間画素生成部7を設けると共に、モード切替用セレクタM_SEL114を廃して時間軸圧縮部112の映像セレクタV_SEL1123の出力を表示パネル12に直接出力するようにした構成を備えている。
画面分割表示モードのときの、本第3実施形態におけるフレーム同期部111、時間軸圧縮部112の動作は第1実施形態における動作と同じである。
一方、全画面表示モードのときの各部の動作は以下の通りとなる。
まず、補間画素生成部7には第1映像出力装置21が出力する第1映像が入力する。
補間画素生成部7は、1画素周期遅延部71と平均化部72とを備えており、入力する第1映像の画素を第1圧縮部1121に出力する。また、第1圧縮部1121に出力する第1映像の画素と、1画素周期遅延部71で遅延させた1画素周期前に第1圧縮部1121に出力した第1映像の画素との線形補間により生成した補間画素を平均化部72で生成し、第2圧縮部1122に出力する。
画面分割表示モードのとき、第1圧縮部1121において、書込ラインメモリセレクタWLM_SEL11242は、補間画素生成部7から入力する第1映像の各ラインの画素を2つのラインメモリLM11241に交互に書き込み、読出ラインメモリセレクタRLM_SEL11243は、表示パネル12の各水平表示期間において、書き込みが行われていないほうのラインメモリLM11241から、2画素周期に1画素ずつ第1映像のラインの画素を読み出して、映像セレクタV_SEL1123に出力する。
また、第2圧縮部1122において、書込ラインメモリセレクタWLM_SEL11242は、補間画素生成部7から入力する1ライン分の補間画素を2つのラインメモリLM11241に交互に書き込み、読出ラインメモリセレクタRLM_SEL11243は、表示パネル12の各水平表示期間において、書き込みが行われていないほうのラインメモリLM11241から、2画素周期に1画素ずつ補間画素を読み出して、映像セレクタV_SEL1123に出力する。
映像セレクタV_SEL1123は、表示パネル12の各水平表示期間において、第1圧縮部1121から出力される第1映像の画素と第2圧縮部1122から出力される補間画素を、1画素周期毎に交互に選択して表示パネル12に出力する。
結果、表示パネル12の全面には、第1映像の画素と、横方向についてのみの線形補間により生成した補間画素とが横方向に交互に並んだ、第1映像の横方向の解像度を2倍とした映像が表示される。
なお、本第3実施形態では、画面分割表示モードと全画面表示モードの切り替えは、第1映像出力装置21から表示モード制御部116を制御することにより行う。
第1映像出力装置21は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第1表示領域への表示用の第1映像の出力を開始する。また、第1映像出力装置21は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に1/2縮小した第1映像の出力を開始する。
本第3実施形態によれば、第1、第2実施形態で用いた、一般的に処理負荷や回路規模が大きいと共に動作周波数が高いために高コストなスケーラー113を用いることなく、第1映像と第2映像を左右に並べて表示パネル12に表示する分割画面表示を行うことができると共に、第1映像を表示パネル12の全面に表示する全画面表示を、第1映像中の像の歪みや、ティアリングが発生しない形態で良好に行うことができる。
以下、本発明の第4の実施形態について説明する。
図8に、本第4実施形態に係る表示システム1の構成を示す。
図示するように、本第4実施形態に係る表示システム1は、図7に示した第3実施形態に係る表示システム1において、補間画素生成部7の入力を第1映像出力装置21が出力する第1映像に代えて、フレーム同期部111から出力される第2映像とすることにより、全画面表示モードにおいて、第2映像出力装置22が出力する第2映像を、表示パネル12の全面に表示するようにしたものである。
なお、本第4実施形態では、画面分割表示モードと全画面表示モードの切り替えは、第2映像出力装置22から表示モード制御部116を制御することにより行う。
第2映像出力装置22は、全画面表示モードから画面分割表示モードへの切り替え時に、表示モード制御部116に画面分割表示モードを設定し、第2表示領域への表示用の第2映像の出力を開始する。また、第2映像出力装置22は、画面分割表示モードから全画面表示モードへの切り替え時には、表示モード制御部116に全画面表示モードを設定し、全画面表示用の、表示パネル12に全面表示したい映像を左右に1/2縮小した第2映像の出力を開始する。
以上、本発明の実施形態について説明した。
1…表示システム、7…補間画素生成部、11…映像処理装置、12…表示パネル、21…第1映像出力装置、22…第2映像出力装置、71…1画素周期遅延部、72…平均化部、111…フレーム同期部、112…時間軸圧縮部、113…スケーラー、114…モード切替用セレクタM_SEL、115…同期制御部、116…表示モード制御部、1111…フレームメモリFM、1112…書込フレームメモリセレクタWFM_SEL、1113…読出フレームメモリセレクタRFM_SEL、1121…第1圧縮部、1122…第2圧縮部、1123…映像セレクタV_SEL、11241…ラインメモリLM、11242…書込ラインメモリセレクタWLM_SEL、11243…読出ラインメモリセレクタRLM_SEL。

Claims (5)

  1. 映像を表示する表示システムであって、
    横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、
    横×縦の解像度がH2×V1の第2映像を出力する第2映像装置と、
    表示装置とを備え、
    前記表示装置は、H=H1+H2、V=V1として、横×縦の解像度がH×V以上の表示パネルと、
    前記第1映像装置から出力された第1映像を格納する第1メモリと、
    前記第2映像装置から出力された第2映像を格納する第2メモリと、
    セレクタと、
    表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ラインを読み出して前記セレクタに出力し、各水平表示期間中の、T×(H2/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ラインを読み出して前記セレクタに出力する時間軸圧縮部と、
    第1映像に画素を補間し、横×縦の解像度がH×Vの映像を生成し、前記セレクタに出力するスケーラーと、
    モード切替部とを有し、
    当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、
    前記モード切替部は、第1モードが設定されているときに前記セレクタに前記時間軸圧縮部の出力を前記表示パネルに出力させ、第2モードが設定されているときに前記セレクタに前記スケーラーの出力を前記表示パネルに出力させ、
    前記第1映像装置は、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力することを特徴とする表示システム。
  2. 映像を表示する表示システムであって、
    横×縦の解像度がH1×V1の第1映像を出力する第1映像装置と、
    横×縦の解像度が前記第1映像と同じ第2映像を出力する第2映像装置と、
    表示装置とを備え、
    前記表示装置は、
    H=2×H1、V=V1として、横×縦の解像度がH×V以上の表示パネルと、
    第1メモリと、
    第2メモリと、
    前記第1映像装置から出力された第1映像を入力し、前記表示パネルの画素周期毎に、各前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素の横に補間する画素である補間画素を生成して出力する補間画素生成部と、
    表示制御手段と有し、
    当該表示システムは、表示モードとして選択的に設定可能な第1モードと第2モードとを有し、
    前記第1モードが設定されているときに、
    前記第1メモリは、前記第1映像装置から出力された第1映像の画素を格納し、
    前記第2メモリは、前記第2映像装置から出力された第2映像の画素を格納し、
    前記表示制御手段は、表示パネルの時間長Tの各水平表示期間中の、T×(H1/H)の時間長の期間である第1期間に第1メモリから第1映像の1ライン分の画素を読み出して前記表示パネルに出力し、各水平表示期間中の、T×(H1/H)の時間長の期間であって、前記第1期間と異なる期間である第2期間に第2メモリから第2映像の1ライン分の画素を読み出して前記表示パネルに出力し、
    前記第2モードが設定されているときに、
    前記第1メモリは、前記補間画素生成部から出力されたオリジナル画素を格納し、
    前記第2メモリは、前記補間画素生成部から出力された補間画素を格納し、
    前記表示制御手段は、表示パネルの各水平表示期間に、前記表示パネルの画素周期毎に、第1メモリのオリジナル画素と第2メモリの補間画素を交互に読み出して表示パネルに出力することを特徴とする表示システム。
  3. 請求項2記載の表示システムであって、
    前記補間画素生成部は、前記表示パネルの画素周期毎に、前記第1映像の画素をオリジナル画素として出力すると共に、出力するオリジナル画素と直前に出力したオリジナル画素との線形補間により生成した画素を補間画素として出力することを特徴とする表示システム。
  4. 請求項2または3記載の表示システムであって、
    前記第1映像装置は、第1モードが設定されているときに、第1映像として、前記第1映像に含まれる像の横縦の比率が当該像の正規の比率である映像を出力し、第2のモードが設定されているときに、前記第1映像として、当該第1映像を横方向にH/H1拡大したときに当該第1映像に含まれる像の横縦の比率が当該像の正規の比率となる映像を出力することを特徴とする表示システム。
  5. 請求項1、2、3または4記載の表示システムであって、
    前記第1映像装置から出力された第1映像と、前記第2映像装置から出力された第2映像の一方を対象映像として、
    対象映像の出力の、前記表示パネルへの出力に対する過不足を、対象映像の一部のフレームの表示をスキップするフレームスキップと、対象映像の同じフレームを繰り返し表示するフレームリピートとの少なくとも一方により調整するフレーム調整手段を有することを特徴とする表示システム。
JP2020172043A 2020-10-12 2020-10-12 表示システム Active JP7511987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020172043A JP7511987B2 (ja) 2020-10-12 2020-10-12 表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020172043A JP7511987B2 (ja) 2020-10-12 2020-10-12 表示システム

Publications (2)

Publication Number Publication Date
JP2022063674A JP2022063674A (ja) 2022-04-22
JP7511987B2 true JP7511987B2 (ja) 2024-07-08

Family

ID=81213404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020172043A Active JP7511987B2 (ja) 2020-10-12 2020-10-12 表示システム

Country Status (1)

Country Link
JP (1) JP7511987B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315068A (ja) 1999-02-12 2000-11-14 Toshiba Corp 画像表示装置
JP2001203955A (ja) 2000-01-17 2001-07-27 Sony Corp 2画面表示方法とその表示装置
JP2007526162A (ja) 2004-02-20 2007-09-13 シャープ株式会社 車両用表示装置及び車両表示システム並びに車両
JP2007292812A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd 表示装置
JP2007295048A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd 表示システム、映像処理装置および映像処理方法
US20090073104A1 (en) 2007-09-14 2009-03-19 Innocom Technology (Shenzhen) Co., Ltd.; Innolux Display Corp. Liquid crystal display capable of split-screen displaying and computer system using same
JP2010124309A (ja) 2008-11-20 2010-06-03 Sharp Corp 画像表示装置及び画像調整方法
US20130250186A1 (en) 2012-03-20 2013-09-26 Ge Aviation Systems Limited Apparatus for an aircraft cockpit display
JP2014127762A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 映像情報再生方法及びシステム
JP2016111507A (ja) 2014-12-05 2016-06-20 株式会社東芝 フレーム同期装置及びフレーム同期方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315068A (ja) 1999-02-12 2000-11-14 Toshiba Corp 画像表示装置
JP2001203955A (ja) 2000-01-17 2001-07-27 Sony Corp 2画面表示方法とその表示装置
JP2007526162A (ja) 2004-02-20 2007-09-13 シャープ株式会社 車両用表示装置及び車両表示システム並びに車両
JP2007292812A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd 表示装置
JP2007295048A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd 表示システム、映像処理装置および映像処理方法
US20090073104A1 (en) 2007-09-14 2009-03-19 Innocom Technology (Shenzhen) Co., Ltd.; Innolux Display Corp. Liquid crystal display capable of split-screen displaying and computer system using same
JP2010124309A (ja) 2008-11-20 2010-06-03 Sharp Corp 画像表示装置及び画像調整方法
US20130250186A1 (en) 2012-03-20 2013-09-26 Ge Aviation Systems Limited Apparatus for an aircraft cockpit display
JP2014127762A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 映像情報再生方法及びシステム
JP2016111507A (ja) 2014-12-05 2016-06-20 株式会社東芝 フレーム同期装置及びフレーム同期方法

Also Published As

Publication number Publication date
JP2022063674A (ja) 2022-04-22

Similar Documents

Publication Publication Date Title
JP2946583B2 (ja) スローモーション映像信号発生装置及びスローモーション映像信号発生方法
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP4687725B2 (ja) 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム
WO1998010377A1 (fr) Processeur de signaux video
US6040868A (en) Device and method of converting scanning pattern of display device
US7271842B2 (en) Video signal processing circuit and method for converting number of scan lines and image display device using the same
JP3596520B2 (ja) 画像信号処理装置及び方法
JP7511987B2 (ja) 表示システム
KR20040065255A (ko) 화상 신호 처리 장치 및 처리 방법
JP3898546B2 (ja) 画像走査変換方法及び装置
JP5219646B2 (ja) 映像処理装置及び映像処理装置の制御方法
JP2001218128A (ja) マルチ画面合成装置
KR20030091804A (ko) 영상신호 처리장치
JPH07123335A (ja) 2画面表示テレビジョン受像機
JPH04349492A (ja) マルチ映像表示システム
JP3959425B2 (ja) 受信装置及び表示装置
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
JPH11308550A (ja) テレビジョン受信機
JP2008085474A (ja) 画像データ処理装置
JP4352660B2 (ja) 画像信号処理装置及び方法
JP3146808B2 (ja) テレビジョン受像機
JP3255323B2 (ja) 画像処理装置
KR970000757B1 (ko) 디지틀 텔레비젼의 수평보간 회로
JP2000148059A (ja) ライン数変換処理回路およびこれを搭載した表示装置
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240625