JP7477328B2

JP7477328B2 - 制御装置及び制御プログラムの書き換え方法

Info

Publication number: JP7477328B2
Application number: JP2020045471A
Authority: JP
Inventors: 仁一坂本; 佑亮草茅
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2020-03-16
Filing date: 2020-03-16
Publication date: 2024-05-01
Anticipated expiration: 2040-03-16
Also published as: EP4123443A4; CN115298649A; US20230035670A1; JP2021149173A; WO2021186987A1; KR20220148202A; EP4123443A1

Description

本発明は、制御装置及び制御プログラムの書き換え方法に関する。

近年、電子機器に搭載されるマイクロプロセッサ等の制御装置は、下記特許文献１から特許文献３に示すように、当該電子機器の動作を制御するための制御プログラムを記憶可能な記憶装置を備えており、当該制御プログラムの書き換えが可能になっている。上記制御装置は、上記電子機器の起動時において、都度、制御プログラムの書き換えが正常に行えたか否かを確認する確認動作を実行している。当該確認動作を実行する理由としては、制御プログラムの書き換え中に電源が切れる及び通信障害が発生する等の要因により正常に制御プログラムが書き換えできないことが挙げられる。この場合、もう一度、制御プログラムの書き換えを実行する必要がある。しかしながら、都度、電子機器の起動時に上記確認動作を行っていると、当該確認動作のために電子機器の起動が遅れるという問題がある。

特開２００４－３１８９３３号公報特開平０８－０５５０６８号公報特開平１０－０６３４９７号公報

本発明はこのような事情を考慮してなされたものであり、その目的とするところは、上記確認動作に起因する起動の遅れを抑制しつつ、より柔軟に制御プログラムの書き換えを実行することができる制御装置及び制御プログラムの書き換え方法を提供することにある。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様として実現することができる。

＜第１の態様＞
第１の態様に係る制御装置は、制御プログラムを実行することで、制御対象となる電子機器の動作を制御するように構成されている制御部と、前記制御プログラムを記憶するように構成されている記憶部と、更新プログラムを外部から受信するように構成されている通信部と、を具備し、前記制御部は、前記記憶部に記憶された前記制御プログラムを、前記通信部を介して受信した前記更新プログラムへ書き換える書き換え処理を実行可能であり、前記記憶部は、前記書き換え処理の成否を表す成否表示データを記憶する成否判定結果記憶領域を有し、前記制御部は、前記書き換え処理の終了後、前記書き換え処理の成否を判定し、当該成否に応じて前記成否表示データを前記成否判定結果記憶領域に書き込み、前記電子機器の起動後、前記成否判定結果記憶領域にある前記成否表示データを読み込み、前記成否表示データが前記書き換え処理の成功を表すものであると判定した場合、前記書き換え処理を実施しないで前記制御プログラムを実行するように構成されている。

上記構成によれば、第１の態様に係る制御装置は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

＜第２の態様＞
第２の態様に係る制御装置は、第１の態様に係る制御装置において、前記成否表示データの組み合わせは、成功した場合には、成功したことを表すものであり、失敗した場合には、失敗したことを表すものである組み合わせ、成功した場合には、成功したことを表すものであり、失敗した場合には、ヌルである組み合わせ、又は、成功した場合には、ヌルであり、失敗した場合には、失敗したことを表すものである組み合わせ、である。

上記構成によれば、第２の態様に係る制御装置は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

＜第３の態様＞
第３の態様に係る制御装置は、第１又は第２の態様に係る制御装置において、前記書き換え処理は、前記書き換え処理の実行指示がある場合及び前記制御プログラムが前記記憶部に記憶されていない場合に実行される。

上記構成によれば、第３の態様に係る制御装置は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

＜第４の態様＞
第４の態様に係る制御装置は、第１から第３の態様に係る制御装置において、前記制御プログラムは、前記電子機器に設けられた二次電池の充放電を制御するプログラムである。

これにより、第４の態様に係る制御装置は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

＜第５の態様＞
第５の態様に係る制御プログラムの書き換え方法は、記憶部に記憶された、電子機器の動作を制御するための制御プログラムを書き換える方法であって、前記制御プログラムの書き換えの実行指示の有無を判定する第１ステップと、前記制御プログラムを更新プログラムに書き換える第２ステップと、前記制御プログラムから前記更新プログラムへの書き換えの成否を判定する第３ステップと、前記書き換えの成否に応じて、前記記憶部に設けられた成否判定結果記憶領域に前記書き換えの成否を表す成否表示データを書き込む第４ステップと、前記成否判定結果記憶領域にある前記成否表示データを読み込む第５ステップと、を備え、前記電子機器の起動後、前記第１ステップにおいて、前記書き換え処理の実行指示がないと判定した場合には、直接前記第５ステップを実施し、前記第５ステップにおいて、前記成否表示データが前記書き換え処理の成功を表すものであると判定した場合、前記第２ステップから第４ステップを経ることなく制御プログラムを実行する。

これにより、第５の態様に係る制御プログラムの書き換え方法は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

＜第６の態様＞
第６の態様に係る制御プログラムの書き換え方法は、第５の態様に係る制御プログラムの書き換え方法において、前記成否表示データの組み合わせは、成功した場合には、成功したことを表すものであり、失敗した場合には、失敗したことを表すものである組み合わせ、成功した場合には、成功したことを表すものであり、失敗した場合には、ヌルである組み合わせ、又は、成功した場合には、ヌルであり、失敗した場合には、失敗したことを表すものである組み合わせ、である。

これにより、第６の態様に係る制御プログラムの書き換え方法は、上記成否表示データに応じて、制御プログラムの書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

本態様に係る制御装置及び制御プログラムの書き換え方法は、上記確認動作に起因する起動の遅れを抑制しつつ、より柔軟に制御プログラムの書き換えを実行することができる。

本実施形態に係る制御装置を備える電子回路を示す回路図である。図１に示す制御装置の構成を示すブロック図である。本実施形態に係る制御装置による電子機器の起動時における処理の流れを示すフローチャートである。

以下、一実施形態に係る制御装置及び制御プログラムの書き換え方法について、図面を参照して説明する。なお、本実施形態は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小又は省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。

（構成）
まず、本実施形態に係る制御装置１について、図１及び図２を参照して説明する。図１は、本実施形態に係る制御装置１を備える電子回路ＥＣを示す回路図である。図１に示す制御装置１は、内部に記憶された制御プログラムを実行することで、制御対象となる電子機器（図示せず）の動作を制御する。本実施形態に係る制御装置１は、例えば、当該電子機器に搭載される電子回路ＥＣに設けられている。図１に示す制御装置１は、蓄電装置（電池パックを含む）、電源装置、家電製品、産業用ＰＣ、サーバ、携帯電話又は無線ルータ等の一般に知られている電子機器等に搭載される電子回路ＥＣに設けられる。より具体的には、上記制御プログラムは、電子機器に設けられた電池パック（二次電池）の充放電を制御するためのプログラムである。

ここで、上記制御装置１は、内部に記憶された制御プログラムを外部装置ＥＡに記憶されている制御プログラムに書き換えることが可能である。外部装置ＥＡ（図示せず）に記憶されている制御プログラムは、例えば、更新用の制御プログラム（以降、更新プログラムと記載する。）である。上記更新プログラムには、現行の制御プログラムより後にリリースされたバージョンの制御プログラム又は現行の制御プログラムより前にリリースされたバージョンの制御プログラムが含まれる。現行の制御プログラムより前にリリースされたバージョンの制御プログラムは、例えば、現行の制御プログラムに不具合があった場合の書き換えプログラムとして使用される。

また、図１に示す電子回路ＥＣは、上記制御装置１による制御の下、第１入出力端Ｔ_Ｈ又は第２入出力端Ｔ_Ｌのいずれか一方から入力された電圧を変換して、他方から出力する双方向コンバータである。上記電子回路ＥＣは、ハイサイド側のスイッチング素子ＳＷ１、コイルＬ、ローサイド側のスイッチング素子ＳＷ２、第１コンデンサＣ１及び第２コンデンサＣ２等の回路素子により構成される。上記制御装置１は、当該回路素子のうち、ハイサイド側のスイッチング素子ＳＷ１及びローサイド側のスイッチング素子ＳＷ２各々のオンオフ動作を制御する。

図２は、図１に示す制御装置１の構成を示すブロック図である。図２に示す制御装置１は、制御部２、記憶部３及び通信部４を備える。制御部２、記憶部３及び通信部４は、バス５を介して相互に接続される。

制御部２は、ハードウェア資源として、所定のプロセッサを含む。制御部２は、上記制御プログラムを実行することで、制御対象となる電子機器の動作を制御する。また、制御部２は、記憶部３に記憶された制御プログラム３１を、通信部４を介して受信した更新プログラムへ書き換える書き換え処理を実行可能である。なお、上記更新プログラムは、電子機器から見て外部に存在する装置（例えば、外部装置ＥＡ）から通信部４を介して受信する。

記憶部３は、ハードウェア資源として、不揮発性ＲＡＭ（Random Access Memory）を含む。記憶部３は、上記制御プログラム３１を記憶する。また、記憶部３は、上記書き換え処理の成否を表す成否表示データ３２を記憶する成否判定結果記憶領域（図示せず）を有する。

通信部４は、有線又は無線にて外部装置ＥＡと通信するためのものである。本実施形態において、通信部４は、通信用ケーブルを介して外部装置ＥＡと相互に接続される。また、通信部４は、ＬＡＮ（Local Area Network）及びＷＡＮ（Wide Area Network）等のネットワークを介して外部装置ＥＡと相互に接続される。通信部４は、上記更新プログラムを外部から受信する。

（電子機器の起動時における処理の流れ）
ここで、電子機器の起動時、制御装置１において実行される処理の流れについて、図３を参照して説明する。図３は、本実施形態に係る制御装置１による電子機器の起動時における処理の流れを示すフローチャートである。

まず、制御部２は、電子機器の起動動作を実行する（ステップＳ１）。ステップＳ１の終了後、制御部２は、記憶部３に記憶された制御プログラム３１の書き換えの実行指示の有無又は上記制御プログラム３１が記憶部３に記憶されていないか否か（すなわち、制御プログラム３１が記憶部３に記憶されていないことを示すヌル状態であるか否か）を判定する（ステップＳ２）。

記憶部３に記憶された制御プログラム３１の書き換えの実行指示がある又はヌル状態である場合（ステップＳ２のＹｅｓ）、制御部２は、上記書き換え処理を実行する（ステップＳ３）。ステップＳ３の終了後、制御部２は、上記書き換え処理の成否を判定する。より具体的には、制御部２は、制御プログラム３１の書き換えが成功したか否かを電子回路ＥＣに入力された入力電圧に対して出力される出力電圧が所定の数値で出力されているか否か（すなわち、チェックサムを実行し、当該チェックサムの結果＝“成功（ＯＫ）”か否か）により判定する（ステップＳ４）。制御プログラム３１の書き換えが成功した場合（すなわち、上記出力電圧が所定の数値で出力されている場合（チェックサム結果＝“ＯＫ”の場合））（ステップＳ４のＹｅｓ）、制御部２は、上記成否表示データ３２として、“成功（ＯＫ）”を上記成否判定結果記憶領域に書き込む（ステップＳ５）。ステップＳ５の終了後、制御部２は、電子機器を通常起動する（ステップＳ６）。ステップＳ６の終了後、一連の処理を終了する。

また、制御プログラム３１の書き換えが失敗した場合（すなわち、上記出力電圧が所定の数値で出力されていない場合（チェックサムの結果＝“ＮＧ”の場合））（ステップＳ４のＮｏ）、制御部２は、上記成否表示データ３２として、“失敗（ＮＧ）”を上記成否判定結果記憶領域に書き込む（ステップＳ７）。

ステップＳ７の終了後、制御部２は、所定の分岐条件を満たすか否かを判定する（ステップＳ８）。ここで、ステップＳ８における分岐は、上記制御部２において、制御プログラム３１の書き換えが失敗するたびに、書き換え処理及びチェックサム等の処理を実行すること（すなわち、無限ループ）を防ぐために設けられる。より具体的には、所定の分岐条件には、“（ｉ）電子機器の起動時において上記通常起動に移行せずに所定の回数の上記書き換え処理が実行されたか”又は“（ｉｉ）電子機器の起動時において上記通常起動に移行せずに所定の時間が経過したか”のうちの少なくとも一つが含まれる。すなわち、制御部２は、ステップＳ８において、上記（ｉ）又は（ｉｉ）のうちの少なくとも一つを満たすか否かを判定する。

上記所定の分岐条件を満たさない場合（ステップＳ８のＮｏ）、制御部２は、再度、書き換えの実行指示の有無を判定する（ステップＳ９）。新たな書き換えの実行指示がある場合（ステップＳ９のＹｅｓ）、制御部２は、ステップＳ３に戻り、上記書き換え処理を実行する。すなわち、制御部２は、チェックサム結果により上記書き換え処理が失敗したことを把握し、再度、書き換え処理を実行する。

上記所定の分岐条件を満たす場合（ステップＳ８のＹｅｓ）又は新たな書き換えの実行指示がない場合（ステップＳ９のＮｏ）、制御部２は、異常通知を生成し、当該異常通知をユーザに提示する（ステップＳ１０）。なお、当該異常通知は、文字情報又は描画情報等を含む表示であっても、異常を示す音であってもよい。

また、記憶部３に記憶された制御プログラム３１の書き換えの実行指示がない又はヌル状態でない（すなわち、記憶部３に制御プログラム３１が記憶されている）場合（ステップＳ２のＮｏ）、制御部２は、上記成否判定結果記憶領域にある成否表示データ３２を読み込み、当該成否表示データ３２に応じて前回実行した書き換え処理が成功しているか否か（すなわち、成否表示データ３２＝“ＯＫ”であるか否か）を判定する（ステップＳ１１）。成否表示データ３２＝“ＯＫ”である場合（ステップＳ１１のＹｅｓ）、制御部２は、ステップＳ６へ移行し、電子機器を通常起動する。すなわち、本実施形態における制御部２は、上記成否表示データ３２＝“ＯＫ”である場合、上記ステップＳ３からステップＳ１０における処理を省略する。成否表示データ３２＝“ＯＫ”でない場合（すなわち、成否表示データ３２＝“ＮＧ”である場合）（ステップＳ１１のＮｏ）、制御部２は、ステップＳ４へ移行し、上記チェックサムを実行し、当該チェックサムの結果を把握する。

（総括）
上述の通り、本実施形態に係る制御装置１は、制御部２、記憶部３及び通信部４を備える。制御部２は、上記制御プログラム３１を実行することで、制御対象となる電子機器の動作を制御する。記憶部３は、上記制御プログラム３１を記憶する。通信部４は、上記更新プログラムを外部から受信する。また、制御部２は、記憶部３に記憶された制御プログラムを、通信部４を介して受信した更新プログラムへ書き換える書き換え処理を実行可能である。また、記憶部３は、上記書き換え処理の成否を表す成否表示データ３２を記憶する成否判定結果記憶領域を有する。

上記構成において、制御部２は、書き換え処理の終了後、上記書き換え処理の成否を判定し、当該成否に応じて成否表示データ３２を成否判定結果記憶領域に書き込む。また、制御部２は、電子機器の起動後、成否判定結果記憶領域に書き込まれた成否表示データ３２を読み込む。制御部２は、成否表示データ３２が上記書き換え処理の成功を表すものであると判定した場合、上記書き換え処理を実施しないで制御プログラム３１を実行する。つまり、本実施形態に係る制御装置１は、上記成否表示データ３２に応じて、上記ステップＳ３からステップＳ１０における処理を省略することができる。すなわち、本実施形態に係る制御装置１は、上記成否表示データ３２に応じて、制御プログラム３１の書き換え処理及びチェックサム等の処理を省略でき、電子機器の起動の高速化を実現することができる。

かくして、本実施形態に係る制御装置１は、制御プログラム３１の書き換えが正常に行えたか否かを確認する確認動作に起因する起動の遅れを抑制しつつ、より柔軟に制御プログラムの書き換えを実行することができる。また、本実施形態に係る制御装置１は、自身に内蔵される上記記憶部３に成否判定結果記憶領域を設けることにより、別途、不揮発性メモリ等を用意せずとも高速な起動を実現することができる。

また、本実施形態に係る制御装置１は、電池／電源分野において、「制御プログラム３１の起動」＝「充放電が可能となる」という関係にあるため、早急に電力を出力したいシステム等において高速な起動を実現することができる。さらに、本実施形態に係る制御装置１は、産業用ＰＣ及びサーバにおいて、電池が起動し、電池に付属しているシステムに異常がないことを認識してから機器を起動するため、制御プログラム３１の起動速度が早ければ、そのまま、起動速度を早くすることができる。なお、本実施形態において、計算時間は、マイクロプロセッサの処理速度及びプログラムの量により異なるが、おおよそ２秒程度を要することがある。そこで、本実施形態に係る制御装置１を使用することにより、２秒程度早く本来の処理を開始することができ、かつ、制御プログラム３１の書き換えに失敗した場合でも再度書き込みを実行することができる。

ここで、上記実施形態において、制御装置１は、電子機器に搭載される電子回路ＥＣに設けられている。しかしながら、本実施形態に係る制御装置１は、これに限定されない。例えば、本実施形態に係る制御装置１は、上記電子回路ＥＣとは別体で設けられていてもよい。

また、本実施形態における制御装置１において、上記成否表示データ３２の組み合わせは、成功した場合には、成功したことを表すものであり、失敗した場合には、失敗したことを表すものである組み合わせである。しかしながら、本実施形態に係る制御装置１は、これに限定されない。例えば、上記成否表示データ３２の組み合わせは、成功した場合には、ヌルであり、失敗した場合には、失敗したことを表すものである組み合わせであってもよい。また、上記成否表示データ３２の組み合わせは、成功した場合には、成功したことを表すものであり、失敗した場合には、ヌルである組み合わせであってもよい。

なお、本実施形態に係る制御装置１は、一例として、上記双方向コンバータに適用している。しかしながら、本実施形態に係る制御装置１は、これに限定されない。例えば、本実施形態に係る制御装置１は、上記双方向コンバータの他に、電池の充放電制御回路等の回路に適宜設置可能である。

また、本実施形態において、上記制御プログラム３１の書き換えの実行指示は、制御プログラム３１の更新に関する情報及び制御プログラム３１の脆弱性に関する情報等、上記制御プログラム３１の書き換えのトリガとなる情報が外部装置ＥＡに存在する場合に、外部装置ＥＡから送信され、通信部４を介して受信されてもよい。

また、本実施形態において、上記チェックサムは、制御プログラム３１が正常に書き込めているかを確認するために、プログラム領域のデータを読み出し、すべてのデータを加算し、計算値が正常な値かを確認して行ってもよい。

また、上記説明において用いた「所定のプロセッサ」という文言は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）又はＧＰＵ（Graphics Processing Unit）等の専用又は汎用のプロセッサ、若しくは、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（ＳＰＬＤ：Simple Programmable Logic Device）、複合プログラマブル論理デバイス（ＣＰＬＤ：Complex Programmable Logic Device）、及びフィールドプログラマブルゲートアレイ（ＦＰＧＡ：Field Programmable Gate Array）等を意味する。また、本実施形態の各構成要素（各処理回路）は、単一のプロセッサに限らず、複数のプロセッサによって実現するようにしてもよい。さらに、複数の構成要素（複数の処理回路）を、単一のプロセッサによって実現するようにしてもよい。

以上、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１制御装置
２制御部
３記憶部
４通信部
５バス
ＥＣ電子回路
ＥＡ外部装置

Claims

制御プログラムを実行することで、制御対象となる電子機器の動作を制御するように構成されている制御部と、
前記制御プログラムを記憶するように構成されている記憶部と、
更新プログラムを外部から受信するように構成されている通信部と、
を具備し、
前記制御部は、前記記憶部に記憶された前記制御プログラムを、前記通信部を介して受信した前記更新プログラムへ書き換える書き換え処理を実行可能であり、
前記記憶部は、前記書き換え処理の成否を表す成否表示データを記憶する成否判定結果記憶領域を有し、
前記制御部は、
前記書き換え処理の終了後、チェックサムにより前記書き換え処理の成否を判定し、当該成否に応じて前記成否表示データを前記成否判定結果記憶領域に書き込み、
前記電子機器の起動後、前記成否判定結果記憶領域にある前記成否表示データを読み込み、前記成否表示データが前記書き換え処理の成功を表すものであると判定した場合、前記書き換え処理を実施しないで前記制御プログラムを実行し、前記成否表示データが前記書き換え処理の成功を表すものでないと判定した場合、前記書き換え処理の成否を判定するように構成されている、
制御装置。
前記成否表示データの組み合わせは、
成功した場合には、成功したことを表すものであり、失敗した場合には、失敗したことを表すものである組み合わせ、
成功した場合には、成功したことを表すものであり、失敗した場合には、ヌルである組み合わせ、又は、
成功した場合には、ヌルであり、失敗した場合には、失敗したことを表すものである組み合わせ、である、
請求項１に記載の制御装置。
前記書き換え処理は、前記書き換え処理の実行指示がある場合及び前記制御プログラムが前記記憶部に記憶されていない場合に実行される、請求項１又は請求項２に記載の制御装置。
前記制御プログラムは、前記電子機器に設けられた二次電池の充放電を制御するプログラムである、請求項１から請求項３のいずれか一項に記載の制御装置。
記憶部に記憶された、電子機器の動作を制御するための制御プログラムを書き換える方法であって、
前記制御プログラムの書き換えの実行指示の有無を判定する第１ステップと、
前記制御プログラムを更新プログラムに書き換える第２ステップと、
前記制御プログラムから前記更新プログラムへの書き換えの成否をチェックサムにより判定する第３ステップと、
前記書き換えの成否に応じて、前記記憶部に設けられた成否判定結果記憶領域に前記書き換えの成否を表す成否表示データを書き込む第４ステップと、
前記成否判定結果記憶領域にある前記成否表示データを読み込む第５ステップと、
を備え、
前記電子機器の起動後、前記第１ステップにおいて、前記書き換え処理の実行指示がないと判定した場合には、直接前記第５ステップを実施し、前記第５ステップにおいて、前記成否表示データが前記書き換え処理の成功を表すものであると判定した場合、前記第２ステップから第４ステップを経ることなく制御プログラムを実行し、
前記成否表示データが前記書き換え処理の成功を表すものでないと判定した場合、前記第３ステップを実行する、
制御プログラムの書き換え方法。
前記成否表示データの組み合わせは、
成功した場合には、成功したことを表すものであり、失敗した場合には、失敗したことを表すものである組み合わせ、
成功した場合には、成功したことを表すものであり、失敗した場合には、ヌルである組み合わせ、又は、
成功した場合には、ヌルであり、失敗した場合には、失敗したことを表すものである組み合わせ、である、
請求項５に記載の制御プログラムの書き換え方法。