JP7475436B2 - 剛性プローブのためのコンプライアント有機基板アセンブリ - Google Patents

Description

本発明はウエハ検査に関し、特に、剛性プローブのためのコンプライアント（compliant）有機基板アセンブリに関する。

ウエハは集積回路の製作に用いられる半導体層である。ウエハは、ウエハ内およびウエハ上に構築され、集積回路を構成するマイクロエレクトロニクス・デバイスのマイクロ回路の基板として働く。製作中に、マイクロエレクトロニクス・デバイス内の機能的欠陥を特定するためにウエハ検査が行われる。ウエハ・プローブと呼称されうるプローブ・デバイスが、自動化された検査を行うために使用される。電気的検査のために、プローブ・デバイスのコンタクトまたはプローブの組が、各マイクロ回路のマイクロエレクトロニクス・デバイスの接触点またははんだバンプと順に電気的に接触して保持される。検査が完了すると、ダイシングと呼称されるプロセスを通して個々の集積回路が得られる。ダイシングは、各マイクロ回路をダイとして分離し、これがその後集積回路としてパッケージ化される。

既存のプローブ・デバイスは、例えば座屈ビーム針などの垂直プローブを備えたものを含む。プローブ・カードと呼称されうるプローブ・デバイスは、尖ったまたは平らな先端を備えた多数のこれらの針を含む。プローブ・カードをウエハのマイクロ回路と接触させるために負荷が加えられると、それぞれの針が他の針の移動から独立した分量だけ曲がる。プローブ・カードの各針が、マイクロ回路の対応するはんだバンプに接触して変形する。プローブ・カードは、テスト・システムとウエハの所与のマイクロ回路との間に電気経路を提供する。各マイクロ回路を順にテストするために、ウエハがプローブ・デバイスに対して移動されうる。

別の既存のタイプのプローブ・デバイスは剛性である。剛性プローブのアレイが、剛性基板上に取り付けられる。プローブは一般に銅であり、めっき（例えばニッケルまたは金めっき）されうる。コンプライアントな（すなわち個別に曲がる）垂直プローブとは異なり、剛性プローブは、ウエハの各マイクロ回路のマイクロエレクトロニクス・デバイスに伝達できるパワーが制限されない。加えて、剛性プローブ・デバイスを製造するコストは、例えば垂直プローブ・カードを製造するコストよりも比較的低い。これは、剛性プローブが垂直プローブとは異なり、フォトリソグラフィを用いて製作されうるためである。剛性プローブは可撓性の垂直プローブよりも多くのパワーを伝達することを容易にするが、プローブ・デバイスのいずれの面にも変形がないことにより、不均一なはんだボールに対する連結に問題が生じうる。はんだボールの形状は、一般に（例えばスズの）高さ、直径、および体積によって特徴付けられる。はんだボールのスズの高さは一般に減少しており（例えば５５マイクロメートル（ミクロン）から１７ミクロンに）、所与のマイクロ回路上に２０，０００～３０，０００個ほどのはんだボールの接触点が存在しうる。したがって、はんだボールの形状に起因する公差の増加は、マイクロ回路の全部のはんだボールとの電気的接触を達成することを困難にしうる。

本発明の実施形態は、ウエハ・テスト・デバイスを対象とする。ウエハ・テスト・デバイスは、第一ラミネート構造体と、ウエハのマイクロ回路とインタフェースするように設けられた第二ラミネート構造体とを含む。第一ラミネート構造体と第二ラミネート構造体との間のコンプライアント層が、限られた移動範囲内でコンプライアンス（compliance）を示すエラストマーを含む。

本発明の実施形態は、ウエハ・テスト・デバイスを組み立てる方法も対象とする。方法は、第一ラミネート構造体を形成するステップと、ウエハのマイクロ回路とインタフェースするように設けられる第二ラミネート構造体を設けるステップとを含む。コンプライアント層が、第一ラミネート構造体と第二ラミネート構造体との間に設けられる。コンプライアント層は、限られた移動範囲内でコンプライアンスを示すエラストマーを含む。

本文書全体を通して記載される例は、以下の図面および説明を参照してよりよく理解されるであろう。図面の構成要素は、必ずしも縮尺通りではない。さらに、図面では、同様の参照番号は、様々な図全体を通して対応する部分を指す。

本発明の一つ以上の実施形態によるウエハおよび対応するウエハ・プローバを示す。 本発明の一つ以上の実施形態によるテスト・インターコネクトの態様の断面図である。 一つ以上の実施形態による剛性プローブのためのコンプライアント有機基板アセンブリの必要性を示している。（Ａ）は５５ミクロンの高さのはんだバンプを示す。（Ｂ）は４０ミクロンの高さのはんだバンプを示す。（Ｃ）は１７ミクロンの高さのはんだバンプを示す。 一つ以上の実施形態による剛性プローブのためのコンプライアント有機基板アセンブリを要する凹状のはんだバンプ・アレイの外形を示す。 一つ以上の実施形態による剛性プローブのためのコンプライアント有機基板アセンブリと共に使用されるテスト装置の態様のブロック図である。

前述のように、剛性プローブ・デバイスの剛性プローブは、垂直プローブ・デバイスの可撓性プローブ針と比較して、テスト対象のウエハのマイクロエレクトロニクス・デバイスの接触点により多くのパワーを伝達することができる。通常、剛性プローブ・デバイスは、ラミネート支持構造体の剛性を高めるために銅ボールの層が間にはんだ付けされた二つのラミネート構造体を含む。剛性プローブは、ラミネート支持構造体上、特にラミネート構造体の一方の銅ボールにはんだ付けされた表面の反対側の表面上に、フォトリソグラフィによって形成される。また、前述のように、正しいプローブ・デバイスを用いてテスト対象のウエハの各マイクロ回路の全ての接触点を適切に接触させることは困難でありうる。一般にはんだボールのより低い高さ、およびマイクロ回路のマイクロエレクトロニクス・デバイス全体でのはんだボールの不均一な高さの結果、いくつかの剛性プローブと対応するはんだボールとの間の接触が不十分になりうる。十分な接触には、はんだボールのほぼ１０～１５ミクロンの変形を要する。各マイクロ回路の周辺部のはんだボールは、マイクロ回路の中心により近いものよりも相対的に高い（例えば８ミクロン高い）ため、所与のマイクロ回路のはんだボールは一般に凹状の形状を有しうる。しかし、剛性プローブを支持する剛性ラミネート構造体により、全ての剛性プローブがマイクロ回路の上方に同じ均一なレベルになる。したがってこのレベルは、多数のはんだボール（例えばマイクロ回路の周辺部のもの）に接触して変形するのに十分でありうるが、全てのはんだボール（例えばマイクロ回路の中心により近いもの）に接触するには十分でないこともありうる。剛性プローブとそれに対応するはんだボールとの間に適切な接触を確立できないことにより、ウエハ検査が不十分になり、結果が不正確になりうる。

本発明の実施形態は、剛性プローブのためのコンプライアント有機基板アセンブリに関する。剛性プローブのパワーおよび性能能力は保たれながら、支持構造体が特定のやり方でよりコンプライアントであるように作製される。剛性プローブが上に形成されるラミネート構造体は、他方のラミネート構造体に対してたわみうる。この二つのラミネート構造体の独立したたわみは、詳述するように二つのラミネート構造体の間のはんだ付けされた銅ボールをコンプライアント層に置き換える結果生じる。すなわち、ラミネート構造体の間のコンプライアント層が変形または圧縮されることができることにより、二つのラミネート構造体の異なる程度のたわみが生じうる。剛性プローブが上に形成されるラミネート構造体は、チップのはんだバンプ・アレイの輪郭（例えば凹状の形状）に一致するためにたわむように作製されうる一方で、支持構造体の他方のラミネート構造体は変化しないままであるかまたは異なる程度に変形されうる。剛性プローブとはんだバンプとの間の接触の増加を達成するためにプローブ・デバイスに加えられる負荷は、完全に剛性のプローブ・デバイスが要する負荷と変わらない。

図１は、本発明の一つ以上の実施形態によるウエハ１００および対応するウエハ・テスト構成要素１３０を示す。ウエハ１００は、順にテストされるいくつかのマイクロ回路１１０を含みうる。マイクロ回路１１０は、例えば１平方インチほどであり得、マイクロ回路１１０をテストするための接触点として機能するいくつかのはんだバンプ１２０を含むことが示される。ウエハ１００は、ウエハ・プローバ（図示せず）による検査のために支持され、適所に移動されうる。ウエハ・テスト構成要素１３０は、テスト対象のマイクロ回路１１０と検査を制御するテスト装置１４０との間の電気的および機械的インタフェースとして働くテスト・インターコネクト２００を含む。すなわち、テスト装置１４０は、テスト・インターコネクト２００を通してテスト対象のマイクロ回路１１０に適用されるテスト・パターンを決定および制御する。テスト・インターコネクト２００は、コンプライアント層２３０によって接続された薄い可撓性ラミネート構造体２２０とより厚い剛直なラミネート構造体２４０とを含む。ラミネート構造体２２０から剛性プローブ２１０が延びて、テスト対象のマイクロ回路１１０のはんだバンプ１２０を連結する。ラミネート構造体２４０からフローティング・ピン１４５（例えばポゴ・ピンまたはバネ付きピン）が延び、図示のようにプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）１３５に連結する。テスト装置１４０はＰＣＢ１３５に連結する。

完全に剛性である従来のウエハ・プローバのテスト・インターコネクト（すなわち剛性プローブ・デバイス）では、テスト・インターコネクトをさらに剛直化させるためにエポキシ充填剤を用いて両側のラミネート構造体にはんだ付けされた銅ボールの層によってラミネート構造体が接続されうる。図２を参照して論じられるように、コンプライアント層２３０は、本発明の一つ以上の実施形態によれば、ラミネート構造体２２０、２４０のそれぞれの独立した屈曲能力を高める。コンプライアント層２３０は、特定のウエハ１００のために設計または調整される。このようにして、所与の公差のはんだバンプ１２０の変形を容易にするためにコンプライアント層２３０に要求されるコンプライアンスが達成される。

テスト装置１４０は、プロセッサ、メモリ、およびテスト対象の各マイクロ回路１１０に対して実施されるテスト・パターンを制御するその他の構成要素を指す。例えばテスト装置１４０は、テスト・インターコネクト２００を介してテスト対象のマイクロ回路１１０に信号のシーケンスを適用する自動テスト・パターン生成器（ＡＴＰＧ：ａｕｔｏｍａｔｉｃ ｔｅｓｔ ｐａｔｔｅｒｎ ｇｅｎｅｒａｔｏｒ）を含みうる。テスト装置１４０は、信号のシーケンスによって誘発される正しい回路動作と、テスト対象のマイクロ回路１１０の欠陥を示す不良な回路動作とを区別する。先述のように、テスト装置１４０は、テスト・インターコネクト２００に連結するＰＣＢ１３５に接続しうる。テスト装置１４０は、テスト・インターコネクト２００および特に各剛性プローブ２１０を通してテスト対象のマイクロ回路１１０に提供される信号を制御しうる。

ラミネート構造体２２０は、ウエハ１００の各マイクロ回路１１０と大きさがほぼ一致する。ラミネート構造体２４０は、マイクロ回路１１０よりも大きな面積を有し、マイクロ回路１１０よりも大きなＰＣＢ１３５がテスト・インターコネクト２００を通してマイクロ回路１１０に連結されうるように、スケールの変更を容易にしうる。テスト・インターコネクト２００のラミネート構造体２４０の表面から延びるフローティング・ピン１４５は、テスト・インターコネクト２００とＰＣＢ１３５との間の連結を容易にする。テスト・インターコネクト２００のラミネート構造体２２０から延びる剛性プローブ２１０は、テスト・インターコネクト２００とテスト対象のマイクロ回路１１０との間の連結を容易にする。マイクロ回路１１０の各はんだバンプ１２０は、剛性プローブ２１０によって接触され変形される。

一般に、ウエハ検査を行うためには、マイクロ回路１１０のはんだバンプ１２０とテスト・インターコネクト２００の剛性プローブ２１０との間に接触を確立するようにウエハ１００が移動される。検査を正確に行うためには、マイクロ回路１１０の各はんだバンプ１２０と、テスト・インターコネクト２００の各対応する剛性プローブ２１０との間に電気的接触が確立されねばならない。特に、各剛性プローブ２１０が、対応するはんだバンプ１２０に接触し変形しなければならない。当技術においてはんだバンプ１２０のピッチ（すなわち隣接するはんだバンプ１２０の中心間の距離）およびサイズは減少しているため、十分な電気的接触を確立することがより困難である。本発明の一つ以上の実施形態によれば、コンプライアント層２３０は、コンプライアント層２３０によって支持される剛性プローブ２１０または剛性プローブ２１０のエリアが、単一の剛性層としてではなく互いに独立して移動できるように製作される。したがって、ウエハ１００がウエハ検査要素１３０と接触させられるプロセスの間には、最も小さいかまたは最も遠いはんだバンプ１２０がそれらの対応する剛性プローブ２１０と接触するまでウエハ１００がウエハ検査要素１３０に向かって移動させられうる。コンプライアント層２３０のコンプライアンスにより、より大きいかまたはより近いはんだバンプ１２０に既に接触している剛性プローブ２１０が、それらの剛性プローブ２１０のエリアのコンプライアント層２３０の圧縮に基づいてラミネート構造体２２０とともにたわむ（すなわち後退する）ことができる。

図２は、本発明の一つ以上の実施形態によるテスト・インターコネクト２００の態様の断面図である。図２は、テスト・インターコネクト２００の例示的なコンプライアント層２３０を詳しく示す。バネ２５０が、はんだ２６０で両側のラミネート構造体２２０、２４０に接合される。バネ２５０は、本発明の例示的な実施形態によれば銅を含みうる。ラミネート構造体２２０、２４０上のパッド２６５（例えば金めっきパッド）が伝導性およびはんだ能力を高める。エラストマー２７０が、バネ２５０の合間の充填剤として使用される。したがって、以前の剛性ウエハ・プローブ技術で使用される非可撓性の銅ボールおよびエポキシ充填剤の代わりに、コンプライアント層２３０の例示的な実施形態はバネ２５０と充填剤としてのエラストマー２７０とを含む。エラストマー２７０はエポキシよりも弾性があるが、永久変形されることはない。その結果、エラストマー２７０は、それを超えると剛性を示すコンプライアンスの程度を高め、そのコンプライアンスの程度は調整されうる。すなわち、エラストマー２７０は、調整できる制限された移動範囲内でコンプライアントであり、その範囲を超えると剛性である。別の言い方をすれば、エラストマー２７０のコンプライアンス（すなわち圧縮）に必要な負荷は、ある移動範囲を超えると急激に増加し、それを超えると負荷の急激な増加が生じるその範囲を調整するためにエラストマーの材料が選択されうる。

先述のように、コンプライアント層２３０は、特定のウエハ１００のために設計または調整される。各マイクロ回路１１０のはんだバンプ１２０の形状および公差（例えば凹状の形状）は、要求されるコンプライアンスに影響するウエハ１００に関連するパラメータのうちの二つである。これは、図３および４を参照してさらに議論される。要求されるコンプライアンスとは、ウエハ１００の各マイクロ回路１１０の全てのはんだバンプ１２０が、対応する剛性プローブ２１０によって電気的接触を確立するのに十分に変形されることを保証するためにテスト・インターコネクト２００に必要とされる可撓性を指す。コンプライアント層２３０で調整される例示的なパラメータは、バネ２５０の寸法ならびにエラストマー２７０の厚さおよび硬さを含む。例えば、バネ２５０は直径が０．１ミリメートル（ｍｍ）ほどの銅バネでありうる。例示的なエラストマー２７０は、０．５０８ｍｍの厚さおよびショアＡスケールで９０の硬さを有しうる。

図３（Ａ）、（Ｂ）、および（Ｃ）は、一つ以上の実施形態による剛性プローブ２１０のためのコンプライアント有機基板アセンブリの必要性を生じさせる要因の一つを示す。各図面は、はんだバンプ１２０および対応する剛性プローブ２１０を示す。図示されるように、各剛性プローブ２１０は、三つのブレード３１０を含む。マイクロ回路１１０がウエハ検査要素１３０と接触するように移動されると、各剛性プローブ２１０のブレード３１０が、電気的接触を確立するために対応するはんだバンプ１２０に接触して変形する。図３（Ａ）、（Ｂ）、および（Ｃ）に示されるはんだバンプ１２０は、様々な形状（すなわち高さ／直径）を示し、異なるピッチで設けられうる。図３（Ａ）は、１５０ミクロンのピッチの例示的なはんだバンプ１２０を示す。はんだバンプ１２０の高さは５５ミクロンである。図３（Ｂ）は、４０ミクロンの高さの例示的なはんだバンプ１２０を示す。図３（Ｃ）は、５０ミクロンのピッチの例示的なはんだバンプ１２０を示す。はんだバンプ１２０の高さは１７ミクロンである。

図３（Ａ）に示される例示的なはんだバンプ１２０よりも図３（Ｃ）に示される例示的なはんだバンプ１２０のほうが、電気的接触を確立するのが困難である。例えば、図３（Ａ）に示される剛性プローブ２１０のブレード３１０は、十分な接触を保証するためにはんだバンプ１２０を２０ミクロンまで変形しうる。しかし、図３（Ｃ）に示されるはんだバンプ１２０は最初から１７ミクロンの高さしかない。したがって、図３（Ｃ）に示されるほどの高さのはんだバンプ１２０との接触を確立するための余裕分ははるかに狭くなる。すなわち、１７ミクロンの範囲の高さのはんだバンプ１２０に小さな変動があると、全ての剛性プローブ２１０が同じレベルに維持された場合には、一部の相対的に短いはんだバンプ１２０とそれらに対応する剛性プローブ２１０との間に隙間が生じうる。例えば、マイクロ回路１１０のはんだバンプ１２０の高さに８ミクロンほどの変動がありうる。したがって、本発明の一つ以上の実施形態によるコンプライアント層２３０は、異なる圧縮度に基づいたコンプライアント層２３０の領域の独立したたわみ、したがって対応する剛性プローブ２１０の間での独立したたわみを容易にし、このように余裕分がより狭いにもかかわらず接触を確立する可能性を高める。

図４は、一つ以上の実施形態による剛性プローブ２１０のためのコンプライアント有機基板アセンブリの必要性を生じさせる別の要因を示す。マイクロ回路１１０の三つの例示的なはんだバンプ１２０が、説明の目的で示される。不連続性によって示されるように、図４に示されるはんだバンプ１２０は必ずしも隣接していない。両端の二つのはんだバンプ１２０は、マイクロ回路１１０の周囲部のはんだバンプ１２０を表し、中央のはんだバンプ１２０はマイクロ回路１１０の中心領域のはんだバンプ１２０を表す。図４が示すように、マイクロ回路１１０のはんだバンプ１２０は概ね凹状の形状を有する。これは、はんだバンプ１２０を形成する電気めっきプロセスにより通常、マイクロ回路１１０の周囲部付近のはんだバンプ１２０の高さがより高くなるからである。その結果、所与のマイクロ回路１１０のはんだバンプ１２０の間で凹状の形状が生じる。例示的なはんだバンプ１２０は、いずれも対応する剛性プローブ２１０と接触して示される。

図４には、テスト・インターコネクト２００の例示的なコンプライアント層２３０の断面図が、剛性の（すなわち圧縮されることができない）ラミネート構造体２２０、２４０なしで示される。先述のように、ラミネート構造体２２０、２４０の間のコンプライアント層２３０の一つ以上のエリアの圧縮に基づいて、ラミネート構造体２２０、２４０がそれらの異なるエリアで異なってたわみうる。しかし、本発明の一つ以上の実施形態によるコンプライアント層２３０によって圧縮が容易にされなければ、たわみだけによって本発明の一つ以上の実施形態が容易にする剛性プローブ２１０とはんだバンプ１２０との間の連結を達成することはできない。各剛性プローブ２１０と上方のコンプライアント層２３０との間の距離は同じであり、この空間が、コンプライアント層２３０自体のどれだけの圧縮にも関わらず厚さが変化しない（すなわちラミネート構造体２２０の圧縮はない）ラミネート構造体２２０で満たされることを示している。加えて、ラミネート構造体２４０は圧縮はされないが、同様にたわむことができる。図４では、各剛性プローブ２１０に対応するコンプライアント層２３０の部分のコンプライアンスが問題であり、したがって切り離して示されている。特に、剛性プローブ２１０とはんだバンプ１２０との間の接触の確立後の各剛性プローブ２１０に対応するコンプライアント層２３０の部分の圧縮が示される。図４が示すように、コンプライアント層２３０は、中心部の剛性プローブ２１０の上方よりも周囲部の剛性プローブ２１０の上方のほうがより変形（すなわち圧縮）される。このコンプライアント層２３０の不均一な変形により、マイクロ回路１１０の表面上のはんだバンプ１２０の凹状の形状にもかかわらず、全ての剛性プローブ２１０とそれらの対応するはんだバンプ１２０との間の接触が容易になる。

図５は、テスト装置１４０の態様のブロック図である。先述のように、テスト装置１４０は、テスト装置１４０がテスト・インターコネクト２００を通して連結されるマイクロ回路１１０をテストするために使用されるテスト・パターンを生成する。テスト装置１４０は、一つ以上の中央処理ユニット（プロセッサ）２１ａ、２１ｂ、２１ｃなど（集合的または一般的にプロセッサ（単数または複数）２１および／または処理デバイス（単数または複数）と称される）を含む。本発明の一つ以上の実施形態によれば、各プロセッサ２１は、縮小命令セット・コンピュータ（ＲＩＳＣ：ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｅｒ）マイクロプロセッサを含みうる。プロセッサ２１は、システム・バス３３を介してシステム・メモリ（例えばランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）２４）および様々な他の構成要素に連結される。リード・オンリ・メモリ（ＲＯＭ：Ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）２２がシステム・バス３３に連結され、テスト装置１４０のある基本機能を制御する基本入出力システム（ＢＩＯＳ：ｂａｓｉｃ ｉｎｐｕｔ／ｏｕｔｐｕｔ ｓｙｓｔｅｍ）を含みうる。

入出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）アダプタ２７および通信アダプタ２６がシステム・バス３３に連結されているのがさらに図示される。Ｉ／Ｏアダプタ２７は、ハード・ディスク２３および／またはテープ・ストレージ・ドライブ２５または任意の他の類似の構成要素と通信するスモール・コンピュータ・システム・インタフェース（ＳＣＳＩ：ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）アダプタでありうる。Ｉ／Ｏアダプタ２７、ハード・ディスク２３、およびテープ・ストレージ・デバイス２５は、本明細書においてマス・ストレージ３４と総称される。処理システム１１０上での実行のためのオペレーティング・システム４０が、マス・ストレージ３４に記憶されうる。ＲＡＭ２２、ＲＯＭ２４、およびマス・ストレージ３４は、処理システム１１０のメモリ１９の例である。ネットワーク・アダプタ２６が、システム・バス３３を外部ネットワーク３６と相互接続し、テスト装置１４０が他のそのようなシステムと通信できるようにする。

ディスプレイ（例えばディスプレイ・モニタ）３５がディスプレイ・アダプタ３２によってシステム・バス３３に接続され、ディスプレイ・アダプタ３２はグラフィックス集約型アプリケーションの性能を向上させるグラフィックス・アダプタおよびビデオ・コントローラを含みうる。本発明の一つ以上の実施形態によれば、アダプタ２６、２７、および／または３２は、中間バス・ブリッジ（図示せず）を介してシステム・バス３３に接続される一つ以上のＩ／Ｏバスに接続されうる。ハード・ディスク・コントローラ、ネットワーク・アダプタ、およびグラフィックス・アダプタなどの周辺デバイスを接続するために適切なＩ／Ｏバスは通常、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ：Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）などの一般的なプロトコルを含む。ユーザ・インタフェース・アダプタ２８およびディスプレイ・アダプタ３２を介してシステム・バス３３に追加の入出力デバイスが接続されるのが示される。キーボード２９、マウス３０、およびスピーカ３１は、ユーザ・インタフェース・アダプタ２８を介してシステム・バス３３に相互接続されることができ、ユーザ・インタフェース・アダプタ２８は例えば複数のデバイス・アダプタを単一の集積回路に統合するスーパーＩ／Ｏチップを含みうる。

本発明の一つ以上の実施形態によれば、テスト装置１４０は、グラフィックス処理ユニット３７を含む。グラフィックス処理ユニット３７は、ディスプレイへの出力を目的としたフレーム・バッファにおける画像の作成を加速するためにメモリを操作および変更するように設計された特殊な電子回路である。一般に、グラフィックス処理ユニット３７は、コンピュータ・グラフィックスおよび画像処理の操作において非常に効率的であり、大きなデータ・ブロックの処理が並列に行われるアルゴリズムに対して汎用ＣＰＵよりも効果的な高度に並列な構造を有する。

したがって本明細書で構成されるように、テスト装置１４０は、プロセッサ２１の形態の処理能力、システム・メモリ（例えばＲＡＭ２４）およびマス・ストレージ３４を含む記憶能力、キーボード２９およびマウス３０などの入力手段、ならびにスピーカ３１およびディスプレイ３５を含む出力能力を含む。本発明の一つ以上の実施形態によれば、システム・メモリ（例えばＲＡＭ２４）およびマス・ストレージ３４の一部は、テスト装置１４０に示される様々な構成要素の機能を調整するＩＢＭ社からのＡＩＸ（Ｒ）オペレーティング・システムなどのオペレーティング・システムをまとめて記憶する。

本発明の様々な実施形態が、関連する図面を参照して本明細書に記載される。本発明の代替的実施形態が、本発明の範囲から逸脱することなく考案されうる。以下の説明および図面中の要素間で、様々な接続および位置関係（例えば上、下方、隣接など）が記される。これらの接続および／または位置関係は、別段の指定がない限り、直接的または間接的であることができ、本発明はこの点で制限を意図するものではない。したがって、存在の連結は、直接的または間接的連結を指すことができ、存在間の位置関係は、直接的または間接的な位置関係であることができる。さらに、本明細書に記載される様々なタスクおよびプロセス・ステップは、本明細書に詳述されない追加のステップまたは機能性を有するより包括的な手順またはプロセスに組み込まれうる。

本明細書に記載される方法の一つ以上は、データ信号に対して論理機能を実施するための論理ゲートを有する離散論理回路（単数または複数）、適切な組み合わせ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、プログラマブル・ゲート・アレイ（ＰＧＡ：ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）（単数または複数）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）などの当技術分野でそれぞれ周知の技術のいずれかまたは組み合わせにより実施されうる。

簡潔のために、本発明の態様の作製および使用に関係する従来の技術は、本明細書に詳述される場合もされない場合もある。特に、本明細書に記載される様々な技術的特徴を実施するためのコンピューティング・システムおよび特定のコンピュータ・プログラムの様々な態様は周知である。したがって、簡潔の利益のために、多くの従来の実施態様の詳細は、本明細書で簡単に言及されるにとどまるかまたは周知のシステムおよび／またはプロセスの詳細を提供せずに完全に省略される。

いくつかの実施形態では、様々な機能または行為が所与の位置で、および／または一つ以上の装置もしくはシステムの動作に関連して起こりうる。いくつかの実施形態では、所与の機能または行為の一部が、第一デバイスまたは位置で行われることができ、その機能または行為の残りが一つ以上の追加のデバイスまたは位置で行われることができる。

本明細書で用いられる用語は、特定の実施形態を説明するためのものにすぎず、限定を意図するものではない。本明細書で使用されるところの、単数形「一つの（ａ）」、「一つの（ａｎ）」および「その（ｔｈｅ）」は、文脈から明確に別段の指示がない限り複数形も含むことを意図する。「含む」および／または「含んでいる」という用語は、本明細書で使用される場合には、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、一つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を妨げないことがさらに理解されよう。

以下の特許請求の範囲における全てのミーンズまたはステップ・プラス・ファンクション要素の対応する構造、材料、行為、および等価物は、明確に特許請求された他の特許請求された要素と組み合わせて機能を行うための任意の構造、材料、または行為を含むことが意図される。本発明は、例証および説明を目的として提示されているが、網羅的であることまたは開示された形態に限定されることを意図するものではない。多数の修正および変形例が、本発明の範囲から逸脱することなく、通常の技術の当業者に明らかになるであろう。実施形態は、本発明の原理および実際の応用例を最もよく説明するため、および通常の技術の他の当業者が、企図された具体的用途に適した様々な修正を伴う様々な実施形態に関して本発明を理解できるように選択され説明されたものである。

本明細書に示される図は、例示的である。図または図中に記載されるステップ（または動作）には、本発明の範囲から逸脱することなく、多数の変形例が存在しうる。例えば、アクションは異なる順序で行われることができ、またはアクションが追加、削除、もしくは修正されうる。また、「連結される」という用語は、二つの要素間に信号経路を有することを表し、間に介在する要素／接続のない要素間の直接的な接続を示唆しない。これらの変形例は全て本発明の一部と考えられる。

以下の定義および略語は、特許請求の範囲および明細書の解釈のために使用されるものとする。本明細書で使用されるところの、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」もしくは「含有している」という用語またはそれらの任意の他の変化形は、非排他的包含を網羅することを意図する。例えば、要素のリストを含む組成物、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素のみに限定されるものではなく、明示的に列挙されていないかまたはそのような組成物、混合物、プロセス、方法、物品、または装置に固有でないその他の要素を含みうる。

加えて、「例示的」という用語は、本明細書において「例、事例、または例示として役立つ」ことを意味するために使用される。本明細書において「例示的」と記載される任意の実施形態または設計は、必ずしも他の実施形態または設計よりも好ましいかまたは有利であると解釈されるべきものではない。「少なくとも一つ」および「一つ以上」という用語は、一以上の任意の整数、すなわち一、二、三、四等を含むものと理解される。「複数」という用語は、二以上の任意の整数、すなわち二、三、四、五等を含むものと理解される。「接続」という用語は、間接的な「接続」および直接的な「接続」の両方を含みうる。

「約」、「実質的に」、「ほぼ」という用語およびそれらの変化形は、出願時に利用可能な機器に基づく特定の量の測定に関連する程度の誤差を含むことを意図する。例えば「約」は、所与の値の±８％または５％、または２％の範囲を含みうる。

本発明は、任意の可能な技術的詳細レベルの統合におけるシステム、方法、もしくはコンピュータ・プログラム製品またはそれらの組み合わせでありうる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（単数または複数）を含みうる。

コンピュータ可読記憶媒体は、命令実行デバイスにより使用するための命令を保持および記憶しうる有形のデバイスでありうる。コンピュータ可読記憶媒体は、例えば電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または以上の任意の適切な組み合わせでありうるがこれらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リードオンリ・メモリ（ＲＯＭ：ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、消去可能プログラム可能リードオンリ・メモリ（ＥＰＲＯＭすなわちフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ポータブル・コンパクト・ディスク・リードオンリ・メモリ（ＣＤ－ＲＯＭ：ｃｏｍｐａｃｔ ｄｉｓｃ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）、メモリ・スティック、フレキシブル・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的にエンコードされたデバイス、および以上の任意の適切な組み合わせを含む。本明細書で使用されるところのコンピュータ可読記憶媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通じて伝播する電磁波（例えば光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて伝送される電気信号などの一時的信号そのものと解釈されてはならない。

本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークもしくは無線ネットワークまたはその組み合わせを介して外部コンピュータもしくは外部ストレージ・デバイスにダウンロードされうる。ネットワークは、銅線伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、もしくはエッジ・サーバまたはその組み合わせを含みうる。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受け取り、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体への記憶のためにコンピュータ可読プログラム命令を転送する。

本発明の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ：ｉｎｓｔｒｕｃｔｉｏｎ－ｓｅｔ－ａｒｃｈｉｔｅｃｔｕｒｅ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む一つ以上のプログラミング言語の任意の組み合わせで書かれたソース・コードもしくはオブジェクト・コードでありうる。コンピュータ可読プログラム命令は、全体的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンド・アロンのソフトウェア・パッケージとして、部分的にユーザのコンピュータ上で、および部分的に遠隔コンピュータ上で、または全体的に遠隔コンピュータもしくはサーバ上で、実行しうる。後者のシナリオにおいて、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ：ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）またはワイド・エリア・ネットワーク（ＷＡＮ：ｗｉｄｅ ａｒｅａ ｎｅｔｗｏｒｋ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されることができ、または（例えばインターネット・サービス・プロバイダを使用してインターネットを通じて）外部コンピュータに接続がなされうる。いくつかの実施形態において、例えばプログラム可能論理回路、フィールド・プログラム可能ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、またはプログラム可能ロジック・アレイ（ＰＬＡ：ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ）を含む電子回路は、本発明の態様を行うためにコンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることによってコンピュータ可読プログラム命令を実行しうる。

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図もしくはブロック図またはその両方を参照して本明細書に説明される。フローチャート図もしくはブロック図またはその両方の各ブロック、およびフローチャート図もしくはブロック図またはその両方のブロックの組み合わせは、コンピュータ可読プログラム命令によって実装されうることが理解されよう。

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令がフローチャートもしくはブロック図またはその両方の一つまたは複数のブロックに指定された機能／行為を実施するための手段を生み出すように、汎用コンピュータ、専用コンピュータまたは他のプログラム可能データ処理装置のプロセッサに提供されて機械を生成しうる。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体がフローチャートもしくはブロック図またはその両方の一つまたは複数のブロックに指定された機能／行為の態様を実施する命令を含む製造品を含むように、コンピュータ、プログラム可能データ処理装置もしくは他のデバイスまたはそれらの組み合わせに特定の様式で機能するように指示しうるコンピュータ可読記憶媒体に記憶されてもよい。

コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令がフローチャートもしくはブロック図またはその両方の一つまたは複数のブロックに指定された機能／行為を実施するように、コンピュータ実施プロセスを生成するために、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされてコンピュータ、他のプログラム可能装置、または他のデバイス上で一連の動作ステップを行わせることもできる。

図面のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能性、および動作を示す。この点に関して、フローチャートまたはブロック図の各ブロックは、指定された論理機能（単数または複数）を実施するための一つ以上の実行可能命令を含むモジュール、セグメント、または命令の部分を表しうる。いくつかの代替的実施態様では、ブロックに記された機能は、図面に記された順序とは異なる順序で生じうる。例えば、連続して示される二つのブロックは、実際には、関連する機能性に応じて、実質的に同時に実行されてもよく、またはブロックは逆の順序で実行されうる場合もある。ブロック図もしくはフローチャート図またはその両方の各ブロック、およびブロック図もしくはフローチャート図またはその両方のブロックの組み合わせは、指定された機能または行為を行うかまたは専用ハードウェアおよびコンピュータ命令の組み合わせを遂行する専用ハードウェアベースのシステムによって実施されうることにも留意されたい。

本発明の様々な実施形態の記載は、例示の目的で提示されているが、網羅的であることまたは開示された実施形態に限定されることを意図するものではない。多数の修正および変形例が、記載された実施形態の範囲から逸脱することなく、通常の技術の当業者に明らかになるであろう。本明細書で使用される用語は、実施形態の原理、実際の応用例もしくは市販の技術に対する技術的改良を最もよく説明するため、または通常の技術の他の当業者が本明細書に記載された実施形態を理解できるようにするために選択されたものである。

Claims (16)

1. 第一ラミネート構造体と、
   ウエハのマイクロ回路とインタフェースするように設けられた第二ラミネート構造体と、
   前記第一ラミネート構造体と前記第二ラミネート構造体との間のコンプライアント層であって、限られた移動範囲内でコンプライアンスを示すエラストマーを含むコンプライアント層と
   を含み、
   前記コンプライアント層はバネをさらに含み、
   前記バネは、第一の側で前記第一ラミネート構造体にはんだ付けされ、前記第一の側の反対側の第二の側で前記第二ラミネート構造体にはんだ付けされる、
   ウエハ・テスト・デバイス。
2. 前記第一ラミネート構造体および前記第二ラミネート構造体は、前記バネが前記第一の側で前記第一ラミネート構造体の金めっきパッドにはんだ付けされ、前記第二の側で前記第二ラミネート構造体の前記金めっきパッドにはんだ付けされるように、前記金めっきパッドを含む、請求項１に記載のデバイス。
3. 前記第一ラミネート構造体に連結されたテスト装置をさらに含み、前記テスト装置は、前記マイクロ回路に適用されるテスト・パターンを生成するように構成される、請求項１に記載のデバイス。
4. 前記テスト装置を前記第一ラミネート構造体に連結するように構成されたフローティング・ピンをさらに含む、請求項３に記載のデバイス。
5. 前記マイクロ回路を前記第二ラミネート構造体に連結するように構成された剛性プローブをさらに含む、請求項１に記載のデバイス。
6. 前記剛性プローブは、各剛性プローブが前記マイクロ回路のはんだバンプと連結するように離隔される、請求項５に記載のデバイス。
7. 前記コンプライアント層の前記エラストマーは、特定の移動範囲内でコンプライアンスを示し、前記移動範囲を超えると剛性を示す、請求項１に記載のデバイス。
8. 前記エラストマーの材料が前記特定の移動範囲を決定する、請求項７に記載のデバイス。
9. ウエハ・テスト・デバイスを組み立てる方法であって、
   第一ラミネート構造体を形成するステップと、
   ウエハのマイクロ回路とインタフェースするように設けられる第二ラミネート構造体を設けるステップと、
   前記第一ラミネート構造体と前記第二ラミネート構造体との間にコンプライアント層を設けるステップであって、前記コンプライアント層は、限られた移動範囲内でコンプライアンスを示すエラストマーを含む、ステップと
   を含み、
   バネを含むように前記コンプライアント層を製作するステップをさらに含み、
   前記コンプライアント層を前記製作するステップは、前記バネを第一の側で前記第一ラミネート構造体に、前記第一の側の反対側の第二の側で前記第二ラミネート構造体にはんだ付けするステップを含む、
   方法。
10. 前記第一ラミネート構造体および前記第二ラミネート構造体上に金めっきパッドを含め、前記バネを前記第一の側で前記第一ラミネート構造体の前記金めっきパッドに、前記第二の側で前記第二ラミネート構造体の前記金めっきパッドにはんだ付けするステップをさらに含む、請求項９に記載の方法。
11. 前記第一ラミネート構造体をテスト装置に連結するステップであって、前記テスト装置は、前記マイクロ回路に適用されるテスト・パターンを生成するように構成される、ステップをさらに含む、請求項９に記載の方法。
12. 前記第一ラミネート構造体を前記テスト装置に前記連結するステップは、フローティング・ピンによる、請求項１１に記載の方法。
13. 前記マイクロ回路を前記第二ラミネート構造体に連結するために剛性プローブを前記第二ラミネート構造体に取り付けるステップをさらに含む、請求項９に記載の方法。
14. 前記剛性プローブは、各剛性プローブが前記マイクロ回路のはんだバンプと連結するように離隔される、請求項１３に記載の方法。
15. 特定の移動範囲内でコンプライアンスを示し、前記移動範囲を超えると剛性を示すように前記コンプライアント層の前記エラストマーを設計するステップをさらに含む、請求項９に記載の方法。
16. 前記エラストマーを前記設計するステップは、前記特定の移動範囲を制御するために前記エラストマーの材料を選択するステップを含む、請求項１５に記載の方法。

Images