JP7470607B2

JP7470607B2 - Nitride semiconductor devices

Info

Publication number: JP7470607B2
Application number: JP2020157717A
Authority: JP
Inventors: 貴志岸
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2020-09-18
Filing date: 2020-09-18
Publication date: 2024-04-18
Anticipated expiration: 2040-09-18
Also published as: JP2022051302A

Description

本発明は、窒化物半導体素子に関する。 The present invention relates to a nitride semiconductor device.

窒化物半導体素子の一種である窒化物半導体発光素子は、例えば、基板と、基板上に形成されたｎ型窒化物半導体層と、ｎ型窒化物半導体層上の一部に形成された窒化物半導体活性層と、窒化物半導体活性層上に形成されたｐ型窒化物半導体層と、ｎ型窒化物半導体層上に形成されたｎ電極と、窒化物半導体積層体のｐ型窒化物半導体層上に形成されたｐ電極と、で構成されている。
特許文献１には、窒化物半導体層として窒化ガリウム系半導体層を用いた窒化物半導体素子が記載されている。この窒化物半導体素子では、ｎ型窒化物半導体層上に主成分がＡｕである負電極が形成され、ｐ型窒化物半導体層上に主成分がＡｕである正電極（ｐ電極）が形成され、各電極上の外部回路との接続部分を除いた部分に絶縁保護層が形成されている。 A nitride semiconductor light-emitting element, which is a type of nitride semiconductor element, is composed of, for example, a substrate, an n-type nitride semiconductor layer formed on the substrate, a nitride semiconductor active layer formed on a portion of the n-type nitride semiconductor layer, a p-type nitride semiconductor layer formed on the nitride semiconductor active layer, an n-electrode formed on the n-type nitride semiconductor layer, and a p-electrode formed on the p-type nitride semiconductor layer of the nitride semiconductor stack.
Patent Document 1 describes a nitride semiconductor device using a gallium nitride semiconductor layer as the nitride semiconductor layer. In this nitride semiconductor device, a negative electrode mainly composed of Au is formed on an n-type nitride semiconductor layer, a positive electrode (p-electrode) mainly composed of Au is formed on a p-type nitride semiconductor layer, and an insulating protective layer is formed on each electrode except for the connection part with an external circuit.

特許文献１に記載された発明は、正負の電極間の絶縁性が高く、主成分がＡｕである電極及び半導体層の表面が効果的に保護された、信頼性の高い窒化物半導体素子を提供することを目的としている。そのための手段として、絶縁保護層として酸化シリコン又は窒化シリコンを用いるとともに、負電極および正電極と絶縁保護層との間に、金属（Ｗ，Ｔｉ，Ｃｒ，Ｎｉ，Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つ）または金属酸化物（上記群から選ばれた少なくとも１つの金属の酸化物）からなる接着強化層を形成することが記載されている。 The invention described in Patent Document 1 aims to provide a highly reliable nitride semiconductor element that has high insulation between positive and negative electrodes and effectively protects the surfaces of the electrodes and semiconductor layer, the main component of which is Au. As a means to achieve this, it is described that silicon oxide or silicon nitride is used as an insulating protective layer, and an adhesion-reinforcing layer made of a metal (at least one selected from the group consisting of W, Ti, Cr, Ni, Cu, and Al) or a metal oxide (an oxide of at least one metal selected from the above group) is formed between the negative and positive electrodes and the insulating protective layer.

特開１１－１５０３０１号公報JP 11-150301 A

しかしながら、特許文献１に記載の窒化物半導体素子は、ｐ型窒化物半導体層上の電極（ｐ電極）の電気特性が不十分であり、良好な電気特性を得るために例えばアニールを実施すると、ｐ電極とｐ型窒化物半導体層との密着性が悪化して、窒化物半導体素子の信頼性が低下する恐れがある。
本発明の課題は、第二窒化物半導体層（窒化物半導体活性層上に形成された窒化物半導体層）上の電極の電気特性と、素子としての信頼性の両方に優れた窒化物半導体素子を提供することである。 However, in the nitride semiconductor element described in Patent Document 1, the electrical characteristics of the electrode (p-electrode) on the p-type nitride semiconductor layer are insufficient, and when, for example, annealing is performed in order to obtain good electrical characteristics, the adhesion between the p-electrode and the p-type nitride semiconductor layer deteriorates, which may reduce the reliability of the nitride semiconductor element.
An object of the present invention is to provide a nitride semiconductor element which is excellent in both the electrical characteristics of the electrode on the second nitride semiconductor layer (a nitride semiconductor layer formed on a nitride semiconductor active layer) and in the reliability of the element itself.

上記課題を達成するために、本発明の一態様の窒化物半導体素子は、下記の構成(1)～(3)を有する。
(1)基板と、基板上に形成された第一導電型の第一窒化物半導体層と、第一窒化物半導体層上の一部に形成された窒化物半導体活性層と、窒化物半導体活性層上に形成された第二導電型の第二窒化物半導体層と、第二窒化物半導体層上の一部に形成された電極と、第二窒化物半導体層の上面の一部（上記電極が形成されていない部分）、上記電極の側面、および上記電極の上面の一部を覆うように連続的に形成された絶縁性酸化物膜と、を備える。
(2)第二窒化物半導体層上に形成された電極は、Ａｕを含む合金部と、Ｎｉを含む酸化物部と、を有する。
(3)合金部は第二窒化物半導体層と接触し、酸化物部は、合金部の上面の少なくとも一部および側面の少なくとも一部を被覆する。 In order to achieve the above object, a nitride semiconductor device according to one aspect of the present invention has the following configurations (1) to (3).
(1) A semiconductor device comprising: a substrate; a first nitride semiconductor layer of a first conductivity type formed on the substrate; a nitride semiconductor active layer formed on a portion of the first nitride semiconductor layer; a second nitride semiconductor layer of a second conductivity type formed on the nitride semiconductor active layer; an electrode formed on a portion of the second nitride semiconductor layer; and an insulating oxide film continuously formed so as to cover a portion of an upper surface of the second nitride semiconductor layer (a portion on which the electrode is not formed), a side surface of the electrode, and a portion of an upper surface of the electrode.
(2) The electrode formed on the second nitride semiconductor layer has an alloy portion containing Au and an oxide portion containing Ni.
(3) The alloy portion is in contact with the second nitride semiconductor layer, and the oxide portion covers at least a portion of the top surface and at least a portion of the side surface of the alloy portion.

本発明の窒化物半導体素子は、第二窒化物半導体層（窒化物半導体活性層上に形成された窒化物半導体層）上の電極の電気特性と、素子としての信頼性の両方に優れた窒化物半導体素子となることが期待できる。 The nitride semiconductor device of the present invention is expected to be a nitride semiconductor device that is excellent in both the electrical characteristics of the electrodes on the second nitride semiconductor layer (the nitride semiconductor layer formed on the nitride semiconductor active layer) and in the reliability of the device itself.

実施形態の窒化物半導体素子を示す断面図である。1 is a cross-sectional view showing a nitride semiconductor device according to an embodiment. 図１の部分拡大図である。FIG. 2 is a partially enlarged view of FIG.

以下、この発明の実施形態について説明するが、この発明は以下に示す実施形態に限定されない。以下に示す実施形態では、この発明を実施するために技術的に好ましい限定がなされているが、この限定はこの発明の必須要件ではない。
この実施形態では、本発明の一態様の窒化物半導体素子が紫外線発光素子に適用された例が記載されている。また、第一窒化物半導体層の導電型をｎ型、第二窒化物半導体層の導電型をｐ型としている。
なお、本発明の一態様の窒化物半導体素子は、紫外線発光素子以外の発光素子に適用されてもよいし、発光素子以外の素子に適用されてもよい。また、第一窒化物半導体層の導電型をｐ型、第二窒化物半導体層の導電型をｎ型としてもよい。 Hereinafter, an embodiment of the present invention will be described, but the present invention is not limited to the embodiment described below. In the embodiment described below, technically preferable limitations are imposed for implementing the present invention, but these limitations are not essential requirements for the present invention.
In this embodiment, an example is described in which the nitride semiconductor device according to one aspect of the present invention is applied to an ultraviolet light emitting device. Also, the conductivity type of the first nitride semiconductor layer is n-type, and the conductivity type of the second nitride semiconductor layer is p-type.
The nitride semiconductor device according to one embodiment of the present invention may be applied to light-emitting devices other than ultraviolet light-emitting devices, or may be applied to devices other than light-emitting devices. Furthermore, the conductivity type of the first nitride semiconductor layer may be p-type, and the conductivity type of the second nitride semiconductor layer may be n-type.

［全体構成］
先ず、図１および図２を用いて、この実施形態の紫外線発光素子１００の全体構成を説明する。図１および図２は、紫外線発光素子１００の基板面に垂直な断面を示している。
図１に示すように、紫外線発光素子１００は、基板１０と、基板１０上に形成されたｎ型窒化物半導体層（第一窒化物半導体層）２０と、ｎ型窒化物半導体層２０の薄い部分２１に形成されたｎ電極３０と、ｎ型窒化物半導体層２０の厚い部分２２に形成された発光層（窒化物半導体活性層）４０と、発光層４０上に形成されたｐ型窒化物半導体層（第二窒化物半導体層）５０と、ｐ型窒化物半導体層５０上の一部に形成されたｐ電極６０と、絶縁性酸化物膜７０と、Ｐａｄ電極８０と、を備える。 [overall structure]
First, the overall configuration of an ultraviolet light emitting element 100 of this embodiment will be described with reference to Figures 1 and 2. Figures 1 and 2 show a cross section of the ultraviolet light emitting element 100 perpendicular to the substrate surface.
As shown in FIG. 1 , an ultraviolet light emitting element 100 includes a substrate 10, an n-type nitride semiconductor layer (first nitride semiconductor layer) 20 formed on the substrate 10, an n-electrode 30 formed on a thin portion 21 of the n-type nitride semiconductor layer 20, an light emitting layer (nitride semiconductor active layer) 40 formed on a thick portion 22 of the n-type nitride semiconductor layer 20, a p-type nitride semiconductor layer (second nitride semiconductor layer) 50 formed on the light emitting layer 40, a p-electrode 60 formed on a portion of the p-type nitride semiconductor layer 50, an insulating oxide film 70, and a pad electrode 80.

なお、ｎ型窒化物半導体層２０の薄い部分２１は、基板１０の上に、ｎ型窒化物半導体層２０、発光層４０、ｐ型窒化物半導体層５０をこの順に積層した後、発光層４０及びｐ型窒化物半導体層５０を含む積層部の一部をエッチング等により除去して、ｎ型窒化物半導体層２０の一部を露出させることにより形成されている。つまり、紫外線発光素子１００は、いわゆるメサ構造を有する。 The thin portion 21 of the n-type nitride semiconductor layer 20 is formed by stacking the n-type nitride semiconductor layer 20, the light emitting layer 40, and the p-type nitride semiconductor layer 50 in this order on the substrate 10, and then removing a part of the stack including the light emitting layer 40 and the p-type nitride semiconductor layer 50 by etching or the like to expose a part of the n-type nitride semiconductor layer 20. In other words, the ultraviolet light emitting element 100 has a so-called mesa structure.

絶縁性酸化物膜７０はシリコン酸化膜であり、ｐ型窒化物半導体層５０の上面の一部（ｐ電極６０が形成されていない部分）、ｎ型窒化物半導体層２０の薄い部分２１の上面の一部（ｎ電極３０が形成されていない部分）、ｎ電極３０およびｐ電極６０の側面と上面の一部（Ｐａｄ電極８０が形成されていない部分）、およびＰａｄ電極８０の側面の一部を覆うように連続的に形成されている。 The insulating oxide film 70 is a silicon oxide film, and is continuously formed to cover a part of the upper surface of the p-type nitride semiconductor layer 50 (part where the p-electrode 60 is not formed), a part of the upper surface of the thin portion 21 of the n-type nitride semiconductor layer 20 (part where the n-electrode 30 is not formed), part of the side and upper surfaces of the n-electrode 30 and the p-electrode 60 (part where the pad electrode 80 is not formed), and part of the side of the pad electrode 80.

図２に示すように、ｐ電極６０は、Ａｕを含む合金部６１と、Ｎｉを含む酸化物部６２と、を有する。合金部６１はｐ型窒化物半導体層５０と接触し、酸化物部６２は、合金部６１の上面６１ａおよび側面６１ｂの全てを被覆している。合金部６１のＡｕを含む合金はＴｉＡｕである。なお、Ｎｉを含む酸化物部６２は半導体的な導電性を有するため、Ａｕを含む合金部６１とＰａｄ電極８０との電気的接続が可能である。
合金部６１の膜厚は３０ｎｍ以上２００ｎｍ以下であり、膜厚のばらつきは２０ｎｍ以下である。酸化物部６２の膜厚は２５ｎｍ以上２００ｎｍ以下であり、膜厚のばらつきは２０ｎｍ以上２００ｎｍ以下である。 2, the p-electrode 60 has an alloy part 61 containing Au and an oxide part 62 containing Ni. The alloy part 61 is in contact with the p-type nitride semiconductor layer 50, and the oxide part 62 covers the entire upper surface 61a and side surface 61b of the alloy part 61. The alloy containing Au of the alloy part 61 is TiAu. Note that since the oxide part 62 containing Ni has semiconductor-like conductivity, the alloy part 61 containing Au and the pad electrode 80 can be electrically connected to each other.
The alloy portion 61 has a thickness of 30 nm to 200 nm, and the thickness variation is 20 nm or less. The oxide portion 62 has a thickness of 25 nm to 200 nm, and the thickness variation is 20 nm to 200 nm.

図２に示す断面（基板面に垂直な断面）において、絶縁性酸化物膜７０に接する酸化物部６２の側面６２ａとｐ型窒化物半導体層５０の上面５０ａとのなす角αは、合金部６１の側面６１ｂに接する酸化物部６２の内面６２ｂとｐ型窒化物半導体層５０の上面５０ａとのなす角βよりも小さく、角βは鋭角である。つまり、α＜β＜９０°を満たす。なお、酸化物部６２の側面６２ａおよび内面６２ｂは、厳密には平坦ではなく凹凸になっているため、角α，βは、凹凸を平面に近似した線Ｌ１，Ｌ２と上面５０ａとのなす角度として測定される。 2 (a cross section perpendicular to the substrate surface), the angle α between the side surface 62a of the oxide portion 62 in contact with the insulating oxide film 70 and the top surface 50a of the p-type nitride semiconductor layer 50 is smaller than the angle β between the inner surface 62b of the oxide portion 62 in contact with the side surface 61b of the alloy portion 61 and the top surface 50a of the p-type nitride semiconductor layer 50, and the angle β is an acute angle. In other words, α<β<90° is satisfied. Note that the side surface 62a and the inner surface 62b of the oxide portion 62 are not strictly flat but are uneven, so the angles α and β are measured as the angles between the lines L1 and L2 that approximate the unevenness to a flat surface and the top surface 50a.

［ｐ電極６０の形成方法］
Ａｕを含む合金部６１とＮｉを含む酸化物部６２とを有するｐ電極６０は、例えば、ｐ型窒化物半導体層５０上に、先ずＮｉを堆積し、その上にＡｕ合金を堆積する堆積工程と、堆積工程後に酸素雰囲気下で熱処理する工程と、を備える方法で形成することができる。この方法では、Ｎｉが酸化される反応をドライビングフォースとしてＮｉとＡｕが入れ替わり、ｐ型窒化物半導体層５０上にＡｕを含む合金部６１が形成され、その上にＮｉを含む酸化物部６２が形成される。
また、ｐ型窒化物半導体層５０上に、先ずＡｕ合金を堆積し、その上にＮｉを含む酸化物を堆積し熱処理を行わない方法で形成することもできる。 [Method of forming p-electrode 60]
The p-electrode 60 having the alloy portion 61 containing Au and the oxide portion 62 containing Ni can be formed, for example, by a method including a deposition step of first depositing Ni on the p-type nitride semiconductor layer 50, depositing an Au alloy thereon, and a step of performing a heat treatment in an oxygen atmosphere after the deposition step. In this method, Ni and Au are replaced with each other using a reaction in which Ni is oxidized as a driving force, and the alloy portion 61 containing Au is formed on the p-type nitride semiconductor layer 50, and the oxide portion 62 containing Ni is formed thereon.
Alternatively, it can be formed by first depositing an Au alloy on the p-type nitride semiconductor layer 50, and then depositing an oxide containing Ni thereon, without carrying out a heat treatment.

［実施形態の作用、効果］
実施形態の紫外線発光素子１００は、ｐ電極６０がＡｕを含む合金部６１とＮｉを含む酸化物部６２とを有するため、Ａｕを含む合金部６１とＮｉを含む酸化物部６２とを有するｐ電極６０を備えないものと比較して、ｐ電極６０の電気特性、ｐ電極６０とｐ型窒化物半導体層５０との密着性、ｐ電極６０と絶縁性酸化物膜７０との密着性、および信頼性（光出力が長期間維持されること）が良好なものとなっている。
また、紫外線発光素子１００は、ｐ電極６０がα＜β＜９０°を満たすため、絶縁性酸化物膜７０が良好に被覆された状態になっているとともに、発熱が防止される点および電流集中の抑制の点でも、特に好ましい状態となっている。 [Actions and Effects of the Embodiments]
In the ultraviolet light-emitting element 100 of the embodiment, the p-electrode 60 has an alloy portion 61 containing Au and an oxide portion 62 containing Ni, and therefore the electrical characteristics of the p-electrode 60, the adhesion between the p-electrode 60 and the p-type nitride semiconductor layer 50, the adhesion between the p-electrode 60 and the insulating oxide film 70, and the reliability (light output is maintained for a long period of time) are better than those of an element not having a p-electrode 60 having an alloy portion 61 containing Au and an oxide portion 62 containing Ni.
Furthermore, in the ultraviolet light-emitting element 100, since the p-electrode 60 satisfies α<β<90°, the insulating oxide film 70 is well coated, and the ultraviolet light-emitting element 100 is in a particularly favorable state in terms of preventing heat generation and suppressing current concentration.

具体的には、酸化物部６２は、酸化物部６２の側面６２ａがｐ型窒化物半導体層５０に向けて広がるテーパー面である（α＜９０°）ため、絶縁性酸化物膜７０の被覆性が良好になる。また、酸化物部６２の側部の厚さがｐ型窒化物半導体層５０に向けて厚くなっている（α＜β）ため、導電性の高いＡｕを含む合金部６１の発熱が抑制できるとともに、ｐ電極６０の端部（ｐ型窒化物半導体層５０に近い部分）での電流集中を抑制できる。そして、合金部６１の発熱が抑制されることで、信頼性の高い紫外線発光素子が実現でき、ｐ電極６０の端部での電流集中が抑制されることで高出力な紫外線発光素子を実現できる。 Specifically, the oxide portion 62 has a tapered surface with the side surface 62a expanding toward the p-type nitride semiconductor layer 50 (α<90°), which improves the coverage of the insulating oxide film 70. In addition, the thickness of the side surface of the oxide portion 62 increases toward the p-type nitride semiconductor layer 50 (α<β), which suppresses heat generation in the alloy portion 61 containing highly conductive Au, and suppresses current concentration at the end of the p-electrode 60 (the portion close to the p-type nitride semiconductor layer 50). By suppressing heat generation in the alloy portion 61, a highly reliable ultraviolet light-emitting element can be realized, and by suppressing current concentration at the end of the p-electrode 60, a high-output ultraviolet light-emitting element can be realized.

また、紫外線発光素子１００は、合金部６１の膜厚が３０ｎｍ以上２００ｎｍ以下であり、膜厚のばらつきが２０ｎｍ以下であるため、ｐ型窒化物半導体層５０との良好なコンタクト特性を得ることができる。また、紫外線発光素子１００は、Ａｕを含む合金部６１の代わりにＡｕを主成分とした電極を有する場合と比較して、熱処理中のＡｕの凝集によるボイドの発生を防ぐことができ、半導体との接触面積が維持できることから、良好なコンタクト特性を得ることができる。
さらに、紫外線発光素子１００は、酸化物部６２が、合金部６１の上面６１ａおよび側面６１ｂの全てを被覆しているため、合金部６１と酸化物部６２の密着性の点でも優れている。
よって、実施形態の紫外線発光素子１００は、ｐ電極６０の電気特性と、素子としての信頼性の両方に優れたものとなっている。 Furthermore, in the ultraviolet light emitting element 100, the film thickness of the alloy part 61 is 30 nm or more and 200 nm or less, and the film thickness variation is 20 nm or less, so that it is possible to obtain good contact characteristics with the p-type nitride semiconductor layer 50. Furthermore, compared to a case where an electrode mainly composed of Au is provided instead of the alloy part 61 containing Au, the ultraviolet light emitting element 100 can prevent the generation of voids due to the aggregation of Au during heat treatment, and can maintain the contact area with the semiconductor, so that it is possible to obtain good contact characteristics.
Furthermore, in the ultraviolet light emitting element 100 , the oxide portion 62 covers the entire upper surface 61 a and side surfaces 61 b of the alloy portion 61 , so that the adhesion between the alloy portion 61 and the oxide portion 62 is also excellent.
Therefore, the ultraviolet light emitting element 100 of the embodiment is excellent in both the electrical characteristics of the p-electrode 60 and the reliability as an element.

［各層についての詳細］
＜基板＞
基板１０としては、その上にｎ型窒化物半導体層２０を形成可能なものであれば特に制限されない。具体的にはサファイア、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、酸化マグネシウム（ＭｇＯ）、三酸化二ガリウム（Ｇａ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）、又はこれらの混晶基板等が挙げられる。 [Details about each layer]
<Substrate>
There are no particular limitations on the substrate 10, so long as it is possible to form the n-type nitride semiconductor layer 20 thereon. Specific examples include sapphire, silicon (Si), silicon carbide (SiC), magnesium oxide ( _MgO ), digallium trioxide ( _Ga2O3 ), zinc oxide (ZnO), gallium nitride (GaN), indium nitride (InN), aluminum nitride (AlN), and mixed crystal substrates of these.

基板１０上に形成するｎ型窒化物半導体層２０との格子定数差が小さく、格子整合系で成長させることで貫通転位を少なくできる観点や、ホールガス発生のための格子歪みを大きくできる観点から、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等の窒化物半導体をバルクとする単結晶基板や、ある材料上に成長されたＧａＮ、ＡｌＮ、ＡｌＧａＮ等の窒化物半導体層（テンプレートとも称される）を、基板１０として用いることが好ましい。
また、基板１０には不純物が混入していても良い。基板１０の作製方法としては、昇華法やＨＶＰＥ法等の気層成長法や液相成長法等の一般的な基板成長法を適用することができる。 From the viewpoints of reducing threading dislocations by growing the n-type nitride semiconductor layer 20 formed on the substrate 10 in a lattice-matched system with a small difference in lattice constant, and increasing the lattice distortion for hole gas generation, it is preferable to use, as the substrate 10, a single crystal substrate having a bulk nitride semiconductor such as gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), or the like, or a nitride semiconductor layer (also referred to as a template) of GaN, AlN, AlGaN, or the like grown on a certain material.
Impurities may be mixed into the substrate 10. The substrate 10 can be manufactured by a general substrate growth method such as a gas phase growth method such as a sublimation method or an HVPE method, or a liquid phase growth method.

＜ｎ型窒化物半導体層＞
ｎ型窒化物半導体層２０は、Ａｌ_XＧａ_1-XＮ（０＜Ｘ≦１）からなる層であって、図１に示すように基板１０上に直接形成されていてもよいし、基板１０上にｎ型窒化物半導体層２０以外の層が形成され、その上にｎ型窒化物半導体層２０が形成されていても良い。例えば、基板１０上にバッファ層が形成され、その上にｎ型窒化物半導体層２０としてｎ型ＡｌＧａＮ層が形成され、その上に、発光層４０が形成されていても良い。 <n-type nitride semiconductor layer>
The n-type nitride semiconductor layer 20 is a layer made of _AlxGa1 _-xN (0<X≦1), and may be formed directly on the substrate 10 as shown in Fig. 1, or a layer other than the n-type nitride semiconductor layer 20 may be formed on the substrate 10, and the n-type nitride semiconductor layer 20 may be formed thereon. For example, a buffer layer may be formed on the substrate 10, and an n-type AlGaN layer may be formed thereon as the n-type nitride semiconductor layer 20, and the light emitting layer 40 may be formed thereon.

また、本発明の他の実施形態に係る紫外線発光素子においては、ｎ型窒化物半導体層２０が発光層４０上に直接又は間接的に形成されていてもよい。つまり、基板１０上にｐ型窒化物半導体層５０と発光層４０とがこの順に積層され、この発光層４０の上に、ｎ型窒化物半導体層２０が直接又は間接的に形成されていてもよい。 In addition, in the ultraviolet light emitting device according to another embodiment of the present invention, the n-type nitride semiconductor layer 20 may be formed directly or indirectly on the light emitting layer 40. In other words, the p-type nitride semiconductor layer 50 and the light emitting layer 40 may be stacked in this order on the substrate 10, and the n-type nitride semiconductor layer 20 may be formed directly or indirectly on the light emitting layer 40.

また、ｎ型窒化物半導体層２０はＡｌ_XＧａ_1-XＮ（０＜Ｘ≦１）からなる層であるが、この場合に、本発明の一実施形態に係る紫外線発光素子１００と同様の効果が得られる範囲で、例えばインジウム（Ｉｎ）等のIII族元素や、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のＶ族元素等を数％程度加える等、他の元素を少量加えてｎ型窒化物半導体層２０の組成に軽微な変更を加える場合についても本発明の技術的範囲に含まれることは当然である。また、その他の層の組成についても同様である。 Furthermore, the n-type nitride semiconductor layer 20 is a layer made of _AlxGa1 _-xN (0<X≦1), but in this case, it goes without saying that the technical scope of the present invention also includes cases where the composition of the n-type nitride semiconductor layer 20 is slightly modified by adding a small amount of other elements, for example, a few percent of a group III element such as indium (In) or a group V element such as phosphorus (P), arsenic (As) or antimony (Sb), within a range in which the same effects as those of the ultraviolet light emitting device 100 according to one embodiment of the present invention can be obtained. The same applies to the compositions of the other layers.

ｎ型窒化物半導体層２０は、紫外線の透過性の観点から、Ａｌ_XＧａ_1-XＮ（０．４≦Ｘ≦１．０）であることが好ましい。
ｎ型窒化物半導体層２０は、ｎ型ドーパントの他にリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）といった他のＶ族元素や、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、酸素（Ｏ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）といった不純物が混入していても良い。ここで、不純物の定義としては、１．０×１０²⁰ｃｍ^-3以下の濃度でＡｌ、Ｇａ、Ｎ以外の元素を含むことを意味する。つまり、１．０×１０²⁰ｃｍ^-3以下の割合でアルミニウム（Ａｌ）、ガリウム（Ｇａ）及び窒素（Ｎ）を除く元素を含むような場合にも、Ａｌ_XＧａ_1-XＮ（０＜Ｘ≦１）からなる層と解釈される。 From the viewpoint of ultraviolet light transparency, the n-type nitride semiconductor layer 20 is preferably made of Al _x Ga _1-x N (0.4≦x≦1.0).
The n-type nitride semiconductor layer 20 may contain impurities such as other Group V elements such as phosphorus (P), arsenic (As), and antimony (Sb), and carbon (C), hydrogen (H), fluorine (F), oxygen (O), magnesium (Mg), and silicon (Si) in addition to the n-type dopant. Here, the definition of impurity means that it contains elements other than Al, Ga, and N at a concentration of 1.0×10 ²⁰ cm ⁻³ or less. In other words, even if it contains elements other than aluminum (Al), gallium (Ga), and nitrogen (N) at a rate of 1.0×10 ²⁰ cm ⁻³ or less, it is interpreted as a layer made of Al _x Ga _1-x N (0<X≦1).

＜発光層＞
発光層４０は、図１に示すようにｎ型窒化物半導体層２０上に直接形成されていてもよいし、ｎ型窒化物半導体層２０上に発光層４０以外の層が形成され、その上層に発光層４０が形成されていても良く、特に限定はされない。具体的には、ｎ型窒化物半導体層２０上にアンドープＡｌＧａＮ層が形成された上に発光層４０が形成されていても良い。
また、本発明の他の実施形態に係る紫外線発光素子として、発光層４０は、ｐ型窒化物半導体層５０上に形成されていてもよい。つまり、基板１０上にｐ型窒化物半導体層５０が形成され、その上に発光層４０が積層され、この発光層４０の上に、ｎ型窒化物半導体層２０が形成されていてもよい。 <Light-emitting layer>
1 , the light emitting layer 40 may be formed directly on the n-type nitride semiconductor layer 20, or a layer other than the light emitting layer 40 may be formed on the n-type nitride semiconductor layer 20, and the light emitting layer 40 may be formed on the layer other than the light emitting layer 40; there is no particular limitation thereto. Specifically, the light emitting layer 40 may be formed on an undoped AlGaN layer formed on the n-type nitride semiconductor layer 20.
In addition, in an ultraviolet light emitting device according to another embodiment of the present invention, the light emitting layer 40 may be formed on a p-type nitride semiconductor layer 50. That is, the p-type nitride semiconductor layer 50 may be formed on the substrate 10, the light emitting layer 40 may be laminated thereon, and the n-type nitride semiconductor layer 20 may be formed on the light emitting layer 40.

発光層４０の材料は窒化物半導体であれば特に制限はされないが、高い発光効率を実現する観点から窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）の混晶であることが望ましい。発光層４０には、窒素（Ｎ）の他にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）といった他のＶ族元素や、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、酸素（Ｏ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）といった不純物が混入していても良い。また、量子井戸構造でも単層構造でも良いが、高い発光効率を実現する観点から少なくとも１つの井戸構造を有していることが望ましい。 The material of the light-emitting layer 40 is not particularly limited as long as it is a nitride semiconductor, but from the viewpoint of realizing high light-emitting efficiency, it is preferable that it is a mixed crystal of aluminum nitride (AlN), gallium nitride (GaN), and indium nitride (InN). In addition to nitrogen (N), the light-emitting layer 40 may contain other Group V elements such as phosphorus (P), arsenic (As), and antimony (Sb), and impurities such as carbon (C), hydrogen (H), fluorine (F), oxygen (O), magnesium (Mg), and silicon (Si). In addition, it may have a quantum well structure or a single layer structure, but from the viewpoint of realizing high light-emitting efficiency, it is preferable that it has at least one well structure.

＜ｐ型窒化物半導体層＞
ｐ型窒化物半導体層５０は、ｐ型導電型を示すものであれば単層であっても良いし、多層であっても良い。図１に示すように発光層４０上に直接形成されていてもよいし、発光層４０上にｐ型窒化物半導体層５０以外の層が形成され、その上にｐ型窒化物半導体層５０が形成されていてもよい。例えば、発光層４０上に構成元素の比率が連続的又は離散的に変化する傾斜組成層が形成され、その上にｐ型窒化物半導体層５０が形成されていても良く特に限定はされない。また、発光層４０と傾斜組成層との間に相対的にバンドギャップの大きいバリア層をさらに有していてもよい。 <p-type nitride semiconductor layer>
The p-type nitride semiconductor layer 50 may be a single layer or a multilayer as long as it exhibits p-type conductivity. As shown in FIG. 1, it may be formed directly on the light emitting layer 40, or a layer other than the p-type nitride semiconductor layer 50 may be formed on the light emitting layer 40, and the p-type nitride semiconductor layer 50 may be formed thereon. For example, a graded composition layer in which the ratio of the constituent elements changes continuously or discretely may be formed on the light emitting layer 40, and the p-type nitride semiconductor layer 50 may be formed thereon, without any particular limitation. In addition, a barrier layer with a relatively large band gap may be further provided between the light emitting layer 40 and the graded composition layer.

また、本発明の他の実施形態に係る紫外線発光素子として、ｐ型窒化物半導体層５０は、基板１０上に直接又は間接的に形成されていてもよい。つまり、基板１０上に直接又は間接的にｐ型窒化物半導体層５０が積層され、その上に発光層４０とｎ型窒化物半導体層２０とがこの順に形成されていてもよい。
ｐ型窒化物半導体層５０は上層に直接電極が接触していてもよく、また、多層となった最上面に電極が接していても良い。つまり、ｐ型窒化物半導体層の上に他のｐ型層が形成されている場合には、２つの層を併せてｐ型窒化物半導体層５０とみなすことができる。 In addition, in the ultraviolet light emitting device according to another embodiment of the present invention, the p-type nitride semiconductor layer 50 may be formed directly or indirectly on the substrate 10. In other words, the p-type nitride semiconductor layer 50 may be stacked directly or indirectly on the substrate 10, and the light emitting layer 40 and the n-type nitride semiconductor layer 20 may be formed thereon in this order.
An electrode may be in direct contact with the upper layer of the p-type nitride semiconductor layer 50, or an electrode may be in contact with the uppermost surface of the multi-layer structure. In other words, when another p-type layer is formed on the p-type nitride semiconductor layer, the two layers together can be regarded as the p-type nitride semiconductor layer 50.

ｐ型窒化物半導体層５０は薄膜内部でホールを発生させる観点からｐ型ドーパントを含んでいてもよく、逆に、電極から直接界面の二次元ホールガスにホールを注入するためドーパントを含んでいなくても良い。Ｐ型ドーパントとしてはマグネシウムＭｇが一般的に用いられるが、ホールを発生させる不純物であればベリリウムＢｅ、亜鉛Ｚｎ等も用いることができる。 The p-type nitride semiconductor layer 50 may contain a p-type dopant from the viewpoint of generating holes inside the thin film, or conversely, it may not contain a dopant in order to inject holes directly from the electrode into the two-dimensional hole gas at the interface. Magnesium (Mg) is generally used as a p-type dopant, but beryllium (Be), zinc (Zn), etc. can also be used as long as they are impurities that generate holes.

＜ｐ電極（第二窒化物半導体層上に形成された電極）＞
紫外線発光素子１００は、ｐ型窒化物半導体層５０へのホール注入効率を高める観点からｐ電極６０を備えている。ｐ電極は、ｐ型窒化物半導体層５０に導通するように、ｐ型窒化物半導体層５０上に形成されている。 <p-electrode (electrode formed on second nitride semiconductor layer)>
The ultraviolet light emitting element 100 includes a p-electrode 60 from the viewpoint of increasing the efficiency of hole injection into the p-type nitride semiconductor layer 50. The p-electrode is formed on the p-type nitride semiconductor layer 50 so as to be electrically connected to the p-type nitride semiconductor layer 50.

＜絶縁性酸化物膜＞
紫外線発光素子１００は、半導体の信頼性の観点から、ｐ型窒化物半導体層５０の上面の一部、ｐ電極６０の側面、およびｐ電極の上面の一部を覆うように、絶縁性酸化物膜７０が連続的に形成された状態である。絶縁性酸化物膜７０は、ｐ電極６０の上面を直接または間接的に覆っても良いが、ｐ電極６０との密着性の観点からｐ電極６０の上面を直接覆っていることが好ましい。また、絶縁性酸化物膜７０は、Ｎｉを含む酸化物部６２との密着性の観点から金属酸化膜であることが好ましい。中でも密着性の観点からシリコン酸化物であることがより好ましい。
また、紫外線発光素子１００は、プローブ測定やワイヤーボンディングの容易性の観点から、ｐ電極６０は絶縁性膜上にコンタクトホールを形成し、その上部にＰａｄ電極８０を形成した状態となっている。 <Insulating oxide film>
From the viewpoint of semiconductor reliability, the ultraviolet light emitting element 100 is in a state where the insulating oxide film 70 is continuously formed so as to cover a part of the upper surface of the p-type nitride semiconductor layer 50, the side surface of the p-electrode 60, and a part of the upper surface of the p-electrode. The insulating oxide film 70 may directly or indirectly cover the upper surface of the p-electrode 60, but from the viewpoint of adhesion with the p-electrode 60, it is preferable that the insulating oxide film 70 directly covers the upper surface of the p-electrode 60. Moreover, from the viewpoint of adhesion with the Ni-containing oxide portion 62, the insulating oxide film 70 is preferably a metal oxide film. Among them, from the viewpoint of adhesion, silicon oxide is more preferable.
In addition, from the viewpoint of ease of probe measurement and wire bonding, the ultraviolet light emitting element 100 has a contact hole formed on the insulating film for the p-electrode 60, and a pad electrode 80 formed thereon.

＜各層の形成方法＞
本実施形態の一実施形態に係る紫外線発光素子１００の各層の成長法としては、例えばＭＯＶＰＥ法のようなエピタキシャル成長技術を利用して成膜することができるが、これに限定されるものではない。例えば、ハイドライド気相成長法（ＨＶＰＥ法）や、分子線エピタキシー法（ＭＢＥ法）等を用いて成膜してもよい。 <Method of forming each layer>
The layers of the ultraviolet light emitting device 100 according to the embodiment of the present invention can be formed by using an epitaxial growth technique such as MOVPE, but the method is not limited thereto. For example, the layers may be formed by using hydride vapor phase epitaxy (HVPE) or molecular beam epitaxy (MBE).

［組成の確認方法や膜厚の測定方法等について］
Ａｕを含む合金部の組成については、試料の断面加工をし、透過型電子顕微鏡（ＴＥＭ）による観察、続いてエネルギー分散型Ｘ線分析（ＥＤＸ）を行うことにより確認ができる。
Ａｕを含む合金部の形成方法は特に制限されない。例えば、ＥＢ蒸着やスパッタなどの物理蒸着法により得ることができる。 [How to confirm the composition and how to measure the film thickness]
The composition of the alloy portion containing Au can be confirmed by processing a cross section of a sample, observing it with a transmission electron microscope (TEM), and then performing energy dispersive X-ray analysis (EDX).
The method for forming the alloy portion containing Au is not particularly limited, and it can be obtained by a physical vapor deposition method such as EB deposition or sputtering.

Ｎｉを含む酸化物部の組成については、試料の断面加工をし、透過型電子顕微鏡（ＴＥＭ）による観察、続いてエネルギー分散型Ｘ線分析（ＥＤＸ）を行うことにより確認ができる。
Ｎｉを含む酸化物部の形成方法は特に制限されない。例えば、物理蒸着法により形成したＮｉ膜の酸素雰囲気下での熱処理や酸化物をターゲットに用いたスパッタ、スパッタ空間に酸素ガスなどの活性ガスを導入するリアクティブスパッタなどの方法を用いることにより得ることができる。 The composition of the Ni-containing oxide portion can be confirmed by processing a cross section of a sample, observing it with a transmission electron microscope (TEM), and then performing energy dispersive X-ray analysis (EDX).
The method for forming the oxide portion containing Ni is not particularly limited. For example, the oxide portion can be obtained by using a method such as heat treatment of a Ni film formed by physical vapor deposition in an oxygen atmosphere, sputtering using an oxide as a target, or reactive sputtering in which an active gas such as oxygen gas is introduced into a sputtering space.

Ｎｉを含む酸化物部の膜厚は２５ｎｍ以上２００ｎｍ以下であり、膜厚のばらつきは絶縁膜との密着性および第二窒化物半導体とのコンタクト特性の観点から、２０ｎｍ以上２００ｎｍ以下であることが好ましい。２０ｎｍでは接触面積が不十分なため密着性に劣り、また２００ｎｍ以上の場合は熱処理前のＮｉと含む金属の膜厚が厚すぎることによりコンタクト特性が劣化する。 The thickness of the Ni-containing oxide portion is 25 nm to 200 nm, and the variation in thickness is preferably 20 nm to 200 nm from the viewpoint of adhesion to the insulating film and contact characteristics with the second nitride semiconductor. If it is 20 nm, the contact area is insufficient, resulting in poor adhesion, and if it is 200 nm or more, the film thickness of the Ni-containing metal before heat treatment is too thick, resulting in degraded contact characteristics.

膜厚ばらつきは、試料の断面加工をし、透過型電子顕微鏡（ＴＥＭ）による観察画像から、ｐ電極６０に接している面からのＮｉを含む酸化物の最も厚い部分と最も薄い部分の差分を意味する。
膜厚ばらつきの制御方法は特に制限されないが、Ｎｉを含む金属とＡｕと含む合金を酸素雰囲気下で熱処理する際の熱処理の温度を調整することにより、２０ｎｍ以上２００ｎｍに制御することができる。 The film thickness variation means the difference between the thickest and thinnest parts of the Ni-containing oxide from the surface in contact with the p-electrode 60, as determined by processing a cross section of a sample and observing the image with a transmission electron microscope (TEM).
The method for controlling the film thickness variation is not particularly limited, but the film thickness can be controlled to 20 nm or more and 200 nm or less by adjusting the heat treatment temperature when a metal containing Ni and an alloy containing Au are heat treated in an oxygen atmosphere.

角αおよび角βは、電極蒸着時のサンプルへの金属の入射角度や電極のアニール条件を調整することにより実現可能である。一例としては、レジストでパターンを形成したサンプルに対してＡｕを含む合金部を入射角度の小さいＥＢ蒸着法で形成し、その後Ｎｉを含む酸化物部を入射角の大きいスパッタ法で形成し、リストオフを行うことで、α＞βとなるサンプルを作製することが出来る。
角αおよび角βは、試料の断面加工をし、透過型電子顕微鏡（ＴＥＭ）による観察を行うことで得られる画像により算出することができる。 The angles α and β can be realized by adjusting the incident angle of the metal on the sample during electrode deposition and the annealing conditions of the electrode. As an example, a sample with a resist pattern is patterned by forming an alloy part containing Au by EB deposition with a small incident angle, and then forming an oxide part containing Ni by sputtering with a large incident angle, and then performing a list-off, thereby making it possible to fabricate a sample with α>β.
The angles α and β can be calculated from an image obtained by processing a cross section of a sample and observing it with a transmission electron microscope (TEM).

［適用できる装置について］
本発明の一実施形態に係る紫外線発光素子１００は、各種の装置に適用可能である。
本発明の一実施形態に係る紫外線発光素子１００は、紫外線ランプが用いられている既存の全ての装置に適用可能であり、また置換可能である。特に、波長２８０ｎｍ以下の深紫外線を用いている装置に適用可能である。
本発明の一実施形態に係る紫外線発光素子１００は、例えば、医療又はライフサイエンス分野、環境分野、産業又は工業分野、生活又は家電分野、農業分野、及びその他分野の装置に適用可能である。 [Applicable devices]
The ultraviolet light emitting element 100 according to one embodiment of the present invention is applicable to various devices.
The ultraviolet light emitting element 100 according to an embodiment of the present invention is applicable to and can replace all existing devices that use ultraviolet lamps, and is particularly applicable to devices that use deep ultraviolet light with a wavelength of 280 nm or less.
The ultraviolet light emitting element 100 according to one embodiment of the present invention can be applied to devices in, for example, the medical or life science field, the environmental field, the industrial or manufacturing field, the lifestyle or home appliance field, the agricultural field, and other fields.

本発明の一実施形態に係る紫外線発光素子１００は、薬品や化学物質の合成又は分解装置、液体、気体、及び固体（容器、食品、医療機器等）に対する殺菌装置、半導体等の洗浄装置、フィルム、ガラス及び金属等の表面改質装置、半導体、フラットパネルディスプレイ（ＦＰＤ）、プリント基板（ＰＣＢ）及びその他電子品製造用の露光装置、印刷又はコーティング装置、接着又はシール装置、フィルム、パターン及びモックアップ等の転写又は成形装置、紙幣、傷、血液及び化学物質等の測定又は検査装置に適用可能である。 The ultraviolet light emitting element 100 according to one embodiment of the present invention can be used in devices for synthesizing or decomposing medicines and chemical substances, sterilizing devices for liquids, gases, and solids (containers, food, medical equipment, etc.), cleaning devices for semiconductors, etc., surface modification devices for films, glass, metals, etc., exposure devices for manufacturing semiconductors, flat panel displays (FPDs), printed circuit boards (PCBs), and other electronic products, printing or coating devices, adhesive or sealing devices, transfer or molding devices for films, patterns, mockups, etc., and measuring or inspection devices for banknotes, wounds, blood, chemical substances, etc.

液体殺菌装置の例としては、冷蔵庫内の自動製氷装置や製氷皿、また貯氷容器及び製氷機用の給水タンク、冷凍庫、製氷機、加湿器、除湿器、ウォーターサーバの冷水タンク又は温水タンク、その流路配管、据置型浄水器、携帯型浄水器、給水器、給湯器、排水処理装置、ディスポーザ、便器の排水トラップ、洗濯機、透析用水殺菌モジュール、腹膜透析のコネクタ殺菌器、災害用貯水システム等が挙げられるがこの限りではない。 Examples of liquid sterilization devices include, but are not limited to, automatic ice makers and ice trays in refrigerators, ice storage containers and water tanks for ice makers, freezers, ice makers, humidifiers, dehumidifiers, cold water tanks or hot water tanks in water servers, their flow piping, stationary water purifiers, portable water purifiers, water supply units, hot water heaters, wastewater treatment devices, garbage disposers, toilet drain traps, washing machines, water sterilization modules for dialysis, connector sterilizers for peritoneal dialysis, and disaster water storage systems.

気体殺菌装置の例としては、空気清浄器、エアコン、天井扇、床面用や寝具用の掃除機、布団乾燥機、靴乾燥機、洗濯機、衣類乾燥機、室内殺菌灯、保管庫の換気システム、靴箱、タンス等が挙げられるがこの限りではない。
固体殺菌装置（表面殺菌装置を含む）の例としては、真空パック器、ベルトコンベヤ、医科用、歯科用、床屋用及び美容院用のハンドツール殺菌装置、歯ブラシ、歯ブラシ入れ、箸箱、化粧ポーチ、排水溝のふた、便器の局部洗浄器、便器フタ等が挙げられるがこの限りではない。 Examples of gas sterilization devices include, but are not limited to, air purifiers, air conditioners, ceiling fans, floor and bedding vacuum cleaners, futon dryers, shoe dryers, washing machines, clothes dryers, indoor germicidal lamps, storage ventilation systems, shoe boxes, chests of drawers, etc.
Examples of solid sterilization devices (including surface sterilization devices) include, but are not limited to, vacuum packing machines, belt conveyors, hand tool sterilization devices for medical, dental, barber and beauty salon use, toothbrushes, toothbrush holders, chopstick cases, cosmetic pouches, drain covers, toilet spot cleaners, toilet lids, etc.

以下、実施例及び比較例を挙げて、本発明をより具体的に説明する。なお、本発明は、以下に示す実施例に限定されるものではない。
［素子の作製］
＜実施例１＞
このサンプルは、実施形態に記載された構造の紫外線発光素子１００であって、以下の構成を有する。
基板１０はＡｌＮ基板である。ｎ型窒化物半導体層２０は不純物としてＳｉを２．０×１０²⁰ｃｍ^-3含むｎ－Ａｌ_0.7Ｇａ_0.3Ｎ層であって、薄い部分（ｎ電極３０が形成されている部分）２１と厚い部分（発光層４０が形成されている部分）２２を有する。また、基板１０とｎ型窒化物半導体層２０との間に、ＡｌＮバッファ層を有する。 The present invention will be described in more detail below with reference to examples and comparative examples. Note that the present invention is not limited to the examples shown below.
[Fabrication of element]
Example 1
This sample is an ultraviolet light emitting element 100 having the structure described in the embodiment, and has the following configuration.
The substrate 10 is an AlN substrate. The n-type nitride semiconductor layer 20 is an n-Al _0.7 Ga _0.3 N layer containing 2.0×10 ²⁰ cm ^{-3 of} Si as an impurity, and has a thin portion (a portion where the n-electrode 30 is formed) 21 and a thick portion (a portion where the light-emitting layer 40 is formed) 22. In addition, an AlN buffer layer is provided between the substrate 10 and the n-type nitride semiconductor layer 20.

発光層４０は、厚さ２．０ｎｍのＡｌ_0.51Ｇａ_0.49Ｎ（井戸層）と厚さ８．０ｎｍのＳｉドーピングＡｌ_0.78Ｇａ_0.22Ｎ（バリア層）とを、交互にそれぞれ五層有する多重量子井戸構造である。ｐ型窒化物半導体層５０は、不純物としてＭｇを２．０×１０²⁰ｃｍ^-3含むｐ型ＧａＮ層である。
ｎ電極３０はＴｉ／Ａｌ／Ｎｉ／Ａｕ層である。ｐ電極（第一電極）６０は、ｐ型窒化物半導体層５０に接触するＡｕＴｉ合金部６１と、ＡｕＴｉ合金部６１の上面および側面を被覆するＮｉを含む酸化物部６２を有する。絶縁性酸化物膜７０は酸化シリコン膜であって、膜厚は３００ｎｍである。パッド電極８０はＴｉとＡｕとの積層構造である。 The light emitting layer 40 has a multiple quantum well structure having five alternating layers of 2.0 nm-thick _{Al0.51Ga0.49N} (well layers) and 8.0 nm-thick Si-doped _{Al0.78Ga0.22N} (barrier layers). The _p -type nitride semiconductor layer 50 is _a p-type GaN layer containing 2.0× ¹⁰²⁰ cm ^-3 of Mg as an impurity.
The n-electrode 30 is a Ti/Al/Ni/Au layer. The p-electrode (first electrode) 60 has an AuTi alloy part 61 in contact with the p-type nitride semiconductor layer 50, and an oxide part 62 containing Ni that covers the upper surface and side surfaces of the AuTi alloy part 61. The insulating oxide film 70 is a silicon oxide film and has a film thickness of 300 nm. The pad electrode 80 has a laminated structure of Ti and Au.

この紫外線発光素子１００は、以下の方法で作製した。
先ず、ＡｌＮ単結晶から得られたＡｌＮ基板上に、ＡｌＮバッファ層、不純物としてＳｉを２．０×１０²⁰ｃｍ^-3含むｎ－Ａｌ_0.7Ｇａ_0.3Ｎ層、上記ＡｌＧａＮの多重量子井戸構造、及び不純物としてＭｇを２．０×１０²⁰ｃｍ^-3含むｐ型ＧａＮ層を、この順に、有機金属気相成長法（ＭＯＣＶＤ法）により、成膜した。これにより、ＡｌＮ基板上に積層体が形成された。 The ultraviolet light emitting device 100 was fabricated in the following manner.
First, an AlN buffer layer, an n-Al _0.7 Ga _0.3 N layer containing 2.0×10 ²⁰ cm ^-3 of Si as an impurity, the AlGaN multiple quantum well structure, and a p-type GaN layer containing 2.0×10 ²⁰ cm ^-3 of Mg as an impurity were formed in this order on an AlN substrate obtained from an AlN single crystal by metal organic chemical vapor deposition (MOCVD).

次に、ＡｌＮ基板上の積層体に対して、面内の一部を所定深さで除去するドライエッチングを行い、ｎ－Ａｌ_0.7Ｇａ_0.3Ｎ層を一部露出させることで、ｎ型窒化物半導体層２０に薄い部分２１を形成した。このドライエッチングは、積層体上にフォトリソグラフィー法でレジストパターンを形成した後、塩素系ガスを用いて行った。
次に、フォトリソグラフィー法で形成したレジストパターンを用いて、ｎ型窒化物半導体層２０の薄い部分２１上の所定領域に、Ｔｉを厚さ２０ｎｍで、Ａｕを厚さ１５０ｎｍで、Ｎｉを厚さ３０ｎｍで、Ａｕを厚さ５０ｎｍで、この順に堆積した。次に、レジストパターンを除去した後、８００℃で１８０秒間の熱処理を行った。これにより、ｎ電極３０が形成された。 Next, the stacked body on the AlN substrate was dry etched to remove a part of the surface to a predetermined depth, thereby exposing a part of the n-Al _0.7 Ga _0.3 N layer, thereby forming a thin portion 21 in the n-type nitride semiconductor layer 20. This dry etching was performed using a chlorine-based gas after a resist pattern was formed on the stacked body by photolithography.
Next, using a resist pattern formed by photolithography, Ti was deposited in a thickness of 20 nm, Au in a thickness of 150 nm, Ni in a thickness of 30 nm, and Au in a thickness of 50 nm, in that order, in a predetermined region on the thin portion 21 of the n-type nitride semiconductor layer 20. Next, after removing the resist pattern, a heat treatment was performed at 800° C. for 180 seconds. As a result, the n-electrode 30 was formed.

次に、フォトリソグラフィー法で形成したレジストパターンを用いて、ｐ型窒化物半導体層５０上の所定領域に、ＥＢ蒸着機により、Ｎｉを厚さ２０ｎｍで、ＴｉＡｕを厚さ３５ｎｍで、この順に堆積した。次に、レジストパターンを除去した後、酸素雰囲気において６００℃で１８０秒間の熱処理を行った。これにより、ＡｕＴｉ合金部６１の上面および側面がＮｉを含む酸化物部６２で被覆されているｐ電極６０が形成された。
次に、この状態のＡｌＮ基板上の全体に、プラズマＣＶＤ法により酸化シリコン膜を３００ｎｍ形成した。次に、フォトリソグラフィー法で形成したレジストパターンを用い、ＣＦ₄によるエッチングで、この酸化シリコン膜の所定位置（ｎ電極３０の上部およびｐ電極６０の上部）に、コンタクトホールを形成した。 Next, using a resist pattern formed by photolithography, Ni was deposited to a thickness of 20 nm and TiAu to a thickness of 35 nm in this order by an EB evaporator in a predetermined region on the p-type nitride semiconductor layer 50. Next, after removing the resist pattern, a heat treatment was performed at 600° C. for 180 seconds in an oxygen atmosphere. As a result, a p-electrode 60 in which the upper surface and side surfaces of the AuTi alloy portion 61 were covered with an oxide portion 62 containing Ni was formed.
Next, a silicon oxide film was formed to a thickness of 300 nm over the entire AlN substrate in this state by plasma CVD. Next, using a resist pattern formed by photolithography, contact holes were formed in predetermined positions of the silicon oxide film (above the n-electrode 30 and above the p-electrode 60) by etching with _CF4 .

次に、形成された各コンタクトホールに、Ｔｉを厚さ２０ｎｍで、Ａｕを厚さ１０００ｎｍで、この順に堆積した。これにより、ｎ電極３０の上部およびｐ電極６０の上部に、パッド電極８０が形成された。
得られた紫外線発光素子１００を、ｐ電極６０の部分で、基板１０面に垂直に切断し、その切断面をＴＥＭで観察して、ｐ電極６０の断面構造を確認したところ、図２に示す状態になっていることが確認できた。また、切断面のＴＥＭ画像から、角αおよび角βの値を測定したところ、角αは４０°であり、角βは５５°であった。 Next, Ti was deposited in a thickness of 20 nm and Au was deposited in a thickness of 1000 nm in this order in each of the formed contact holes, thereby forming pad electrodes 80 on the tops of the n-electrodes 30 and the p-electrodes 60.
The obtained ultraviolet light emitting element 100 was cut perpendicularly to the surface of the substrate 10 at the portion of the p-electrode 60, and the cut surface was observed by TEM to confirm the cross-sectional structure of the p-electrode 60, which confirmed that it was in the state shown in Fig. 2. Furthermore, when the values of the angle α and the angle β were measured from the TEM image of the cut surface, the angle α was 40° and the angle β was 55°.

また、切断面のＴＥＭ画像から、ｐ電極６０のｐ型半導体層５０側の層とＰａｄ電極８０側の層について、膜厚と膜厚のばらつきを測定した。その結果、ｐ型半導体層５０側の層（合金部６１）では、膜厚が２５ｎｍ～４５ｎｍであり、膜厚のばらつきは２０ｎｍ（４５ｎｍ－２５ｎｍ）であった。Ｐａｄ電極８０側の層（酸化物部６２）では、膜厚が１０ｎｍ～２１０ｎｍであり、膜厚のばらつきは２００ｎｍ（２１０ｎｍ－１０ｎｍ）であった。 In addition, from the TEM image of the cut surface, the film thickness and film thickness variation were measured for the layer on the p-type semiconductor layer 50 side of the p-electrode 60 and the layer on the pad electrode 80 side. As a result, the film thickness of the layer on the p-type semiconductor layer 50 side (alloy portion 61) was 25 nm to 45 nm, and the film thickness variation was 20 nm (45 nm - 25 nm). The film thickness of the layer on the pad electrode 80 side (oxide portion 62) was 10 nm to 210 nm, and the film thickness variation was 200 nm (210 nm - 10 nm).

さらに、この切断面について、ＴＥＭ－ＥＤＸ（エネルギー分散型Ｘ線分光法）による主要元素（Ｓｉ、Ａｌ、Ｇａ、Ｎ、Ｔｉ、Ｏ、Ｎｉ、Ａｕ）の面分析を行ったところ、ｐ電極６０のｐ型半導体層５０側の層（合金部６１）の組成はＡｕＴｉであり、Ｐａｄ電極８０側の層（酸化物部６２）の組成はＮｉＯであった。 Furthermore, a surface analysis of the main elements (Si, Al, Ga, N, Ti, O, Ni, Au) was performed on this cut surface using TEM-EDX (energy dispersive X-ray spectroscopy), and it was found that the layer (alloy portion 61) on the p-type semiconductor layer 50 side of the p-electrode 60 had a composition of AuTi, and the layer (oxide portion 62) on the pad electrode 80 side had a composition of NiO.

＜比較例１＞
実施例１では、ｐ電極６０の形成工程で、ｐ型窒化物半導体層５０上の所定領域に、Ｎｉを厚さ２０ｎｍで、ＴｉＡｕを厚さ３５ｎｍで、この順に堆積したが、この例では、Ｎｉを厚さ２０ｎｍで、Ａｕを厚さ３５ｎｍで、この順に堆積した。また、実施例１では、その後のレジストパターンを除去した後の熱処理を、酸素雰囲気において６００℃で１８０秒間の条件で行ったが、この例では、酸素雰囲気において６５０℃で１８０秒間の条件で行った。これら以外の点は実施例１と同じ方法で、紫外線発光素子を得た。つまり、比較例１の紫外線発光素子は、ｐ電極以外は実施例１と同じ構成を有する。 <Comparative Example 1>
In Example 1, in the process of forming the p-electrode 60, Ni was deposited in a thickness of 20 nm and TiAu was deposited in a thickness of 35 nm in this order in a predetermined region on the p-type nitride semiconductor layer 50, but in this example, Ni was deposited in a thickness of 20 nm and Au was deposited in a thickness of 35 nm in this order. In addition, in Example 1, the heat treatment after removing the resist pattern was performed under conditions of 600° C. in an oxygen atmosphere for 180 seconds, but in this example, it was performed under conditions of 650° C. in an oxygen atmosphere for 180 seconds. In other respects, an ultraviolet light-emitting device was obtained in the same manner as in Example 1. In other words, the ultraviolet light-emitting device of Comparative Example 1 has the same configuration as Example 1 except for the p-electrode.

得られた紫外線発光素子について、実施例１と同様にして得られた切断面の面分析を、実施例１と同じ方法で行ったところ、ｐ電極のｐ型半導体層５０側の層の組成はＡｕであり、Ｐａｄ電極８０側の層の組成はＮｉＯであった。また、ｐ型半導体層５０側の層であるＡｕ層にはボイドが存在していた。つまり、比較例１の紫外線発光素子のｐ電極は、図２で合金層６１の代わりに、ボイドが入ったＡｕ層を有するものであることが確認できた。また、切断面のＴＥＭ画像から、角αおよび角βの値を測定したところ、角αは６５°であり、角βは５５°であった。 The cut surface of the obtained ultraviolet light emitting device was analyzed in the same manner as in Example 1. The composition of the layer on the p-type semiconductor layer 50 side of the p-electrode was Au, and the composition of the layer on the pad electrode 80 side was NiO. Voids were present in the Au layer on the p-type semiconductor layer 50 side. In other words, it was confirmed that the p-electrode of the ultraviolet light emitting device of Comparative Example 1 has an Au layer containing voids instead of the alloy layer 61 in FIG. 2. The values of the angle α and angle β were measured from the TEM image of the cut surface, and the angle α was 65° and the angle β was 55°.

また、切断面のＴＥＭ画像から、ｐ電極のｐ型半導体層５０側の層とＰａｄ電極８０側の層について、膜厚と膜厚のばらつきを測定した。その結果、ｐ型半導体層５０側の層では、膜厚が０ｎｍ～７５ｎｍであり、膜厚のばらつきは７５ｎｍ（７５ｎｍ－０ｎｍ）（０ｎｍがボイド領域）であった。Ｐａｄ電極８０側の層では、膜厚が５ｎｍ～２０５ｎｍであり、膜厚のばらつきは２００ｎｍ（２０５ｎｍ－５ｎｍ）であった。 In addition, from the TEM images of the cut surfaces, the film thickness and film thickness variation were measured for the layer on the p-type semiconductor layer 50 side of the p-electrode and the layer on the pad electrode 80 side. As a result, the film thickness of the layer on the p-type semiconductor layer 50 side was 0 nm to 75 nm, and the film thickness variation was 75 nm (75 nm - 0 nm) (0 nm is the void region). The film thickness of the layer on the pad electrode 80 side was 5 nm to 205 nm, and the film thickness variation was 200 nm (205 nm - 5 nm).

＜比較例２＞
比較例１では、Ｎｉ、Ａｕの堆積およびレジストパターン除去後の熱処理を、酸素雰囲気において６５０℃で１８０秒間の条件で行ったが、この例では、酸素雰囲気において４００℃で１８０秒間の条件で行った。これ以外の点は比較例１と同じ方法で、紫外線発光素子を得た。つまり、比較例２の紫外線発光素子は、ｐ電極以外は実施例１と同じ構成を有する。 <Comparative Example 2>
In Comparative Example 1, the deposition of Ni and Au and the heat treatment after the removal of the resist pattern were performed under conditions of 650° C. for 180 seconds in an oxygen atmosphere, but in this example, the heat treatment was performed under conditions of 400° C. for 180 seconds in an oxygen atmosphere. In other respects, an ultraviolet light emitting device was obtained in the same manner as in Comparative Example 1. In other words, the ultraviolet light emitting device of Comparative Example 2 has the same configuration as Example 1 except for the p-electrode.

得られた紫外線発光素子について、実施例１と同様にして得られた切断面の面分析を実施例１と同じ方法で行ったところ、ｐ電極のｐ型半導体層５０側の層の組成はＡｕであり、Ｐａｄ電極８０側の層の組成はＮｉＯであった。また、ｐ型半導体層５０側の層であるＡｕ層にはボイドは存在していなかった。つまり、比較例２の紫外線発光素子のｐ電極は、図２で合金層６１の代わりに、一様なＡｕ層を有するものであることが確認できた。また、切断面のＴＥＭ画像から、角αおよび角βの値を測定したところ、角αは８０°であり、角βは８０°であった。 The cut surface of the obtained ultraviolet light emitting device was analyzed in the same manner as in Example 1. The composition of the layer on the p-type semiconductor layer 50 side of the p-electrode was Au, and the composition of the layer on the pad electrode 80 side was NiO. In addition, no voids were present in the Au layer on the p-type semiconductor layer 50 side. In other words, it was confirmed that the p-electrode of the ultraviolet light emitting device of Comparative Example 2 had a uniform Au layer instead of the alloy layer 61 in Figure 2. In addition, the values of the angle α and angle β were measured from the TEM image of the cut surface, and the angle α was 80° and the angle β was 80°.

また、切断面のＴＥＭ画像から、ｐ電極のｐ型半導体層５０側の層とＰａｄ電極８０側の層について、膜厚と膜厚のばらつきを測定した。その結果、ｐ型半導体層５０側の層では、膜厚が３０ｎｍ～４０ｎｍであり、膜厚のばらつきは１０ｎｍ（４０ｎｍ－３０ｎｍ）であった。Ｐａｄ電極８０側の層では、膜厚が１５ｎｍ～２５ｎｍであり、膜厚のばらつきは１０ｎｍ（２５ｎｍ－１０ｎｍ）であった。
なお、比較例１の紫外線発光素子で、ｐ電極のｐ型窒化物半導体層側の層がボイド入りのＡｕ層となった理由は、酸素雰囲気下での熱処理温度が６５０℃と高すぎたためであり、４００℃とした比較例２では、ボイド無しのＡｕ層となった。 In addition, from the TEM image of the cut surface, the film thickness and the film thickness variation were measured for the layer on the p-type semiconductor layer 50 side of the p-electrode and the layer on the pad electrode 80 side. As a result, the film thickness of the layer on the p-type semiconductor layer 50 side was 30 nm to 40 nm, and the film thickness variation was 10 nm (40 nm - 30 nm). The film thickness of the layer on the pad electrode 80 side was 15 nm to 25 nm, and the film thickness variation was 10 nm (25 nm - 10 nm).
In the ultraviolet light-emitting device of Comparative Example 1, the layer on the p-type nitride semiconductor layer side of the p-electrode became an Au layer containing voids because the heat treatment temperature in an oxygen atmosphere was too high at 650°C. In Comparative Example 2, where the heat treatment temperature was 400°C, an Au layer without voids was obtained.

＜比較例３＞
比較例１では、Ｎｉ、Ａｕの堆積およびレジストパターン除去後の熱処理を、酸素雰囲気において６５０℃で１８０秒間の条件で行ったが、この例では、窒素雰囲気において６００℃で１８０秒間の条件で行った。これ以外の点は比較例１と同じ方法で、紫外線発光素子を得た。
得られた紫外線発光素子について、実施例１と同様にして得られた切断面の面分析を実施例１と同じ方法で行ったところ、ｐ電極は全体の組成がＡｕＮｉ層であった。つまり、比較例３の紫外線発光素子のｐ電極は、図２で酸化物部６２を有さず、全体がＡｕＮｉ層（Ａｕを含む合金層）であることが確認できた。
また、切断面のＴＥＭ画像から、ｐ電極について、膜厚と膜厚のばらつきを測定した結果、膜厚が５０ｎｍ～６０ｎｍであり、膜厚のばらつきは１０ｎｍ（６０ｎｍ－５０ｎｍ）であった。 <Comparative Example 3>
In Comparative Example 1, the deposition of Ni and Au and the heat treatment after the removal of the resist pattern were performed in an oxygen atmosphere at 650° C. for 180 seconds, but in this example, the heat treatment was performed in a nitrogen atmosphere at 600° C. for 180 seconds. In all other respects, an ultraviolet light emitting device was obtained in the same manner as in Comparative Example 1.
For the obtained ultraviolet light-emitting device, a cut surface obtained in the same manner as in Example 1 was analyzed by the same method as in Example 1, and it was found that the p-electrode had an overall composition of an AuNi layer. In other words, it was confirmed that the p-electrode of the ultraviolet light-emitting device of Comparative Example 3 did not have the oxide portion 62 in FIG. 2 and was entirely an AuNi layer (an alloy layer containing Au).
Furthermore, from the TEM image of the cut surface, the film thickness and the film thickness variation of the p-electrode were measured, and as a result, the film thickness was 50 nm to 60 nm, and the film thickness variation was 10 nm (60 nm - 50 nm).

＜比較例４＞
実施例１では、ｐ型窒化物半導体層５０上の所定領域に、Ｎｉを厚さ２０ｎｍで、ＴｉＡｕを厚さ３５ｎｍで、この順に堆積した後に、レジストパターンを除去して熱処理を行った。これに対して、この例では、Ｎｉを堆積せずにＡｕのみを厚さ３５ｎｍで堆積し、レジストパターン除去後に、フォトリソグラフィー法で形成したレジストパターンを用いて、スパッタ装置によりメッシュ状にＮｉＯを２００ｎｍ、Ａｕ層の上に堆積した。
そして、その後、熱処理を実施することなく、プラズマＣＶＤ法による３００ｎｍ厚の酸化シリコン膜形成を行った。これら以外の点は実施例１と同じ方法で、紫外線発光素子を得た。つまり、比較例４の紫外線発光素子は、ｐ電極以外は実施例１と同じ構成を有する。 <Comparative Example 4>
In Example 1, Ni was deposited to a thickness of 20 nm and TiAu was deposited to a thickness of 35 nm in that order in a predetermined region on p-type nitride semiconductor layer 50, and then the resist pattern was removed and heat treatment was performed. In contrast, in this example, Au alone was deposited to a thickness of 35 nm without depositing Ni, and after removing the resist pattern, NiO was deposited to a thickness of 200 nm on the Au layer in a mesh shape by a sputtering device using a resist pattern formed by photolithography.
Then, without carrying out a heat treatment, a silicon oxide film having a thickness of 300 nm was formed by plasma CVD. Except for these points, an ultraviolet light emitting device was obtained in the same manner as in Example 1. That is, the ultraviolet light emitting device of Comparative Example 4 has the same configuration as Example 1 except for the p-electrode.

得られた紫外線発光素子について、実施例１と同様にして得られた切断面の面分析を実施例１と同じ方法で行ったところ、ｐ電極のｐ型半導体層５０側の層の組成はＡｕであり、Ｐａｄ電極８０側の層はメッシュ状のＮｉＯ層であった。また、ｐ型半導体層５０側の層であるＡｕ層にはボイドは存在していなかった。つまり、比較例４の紫外線発光素子のｐ電極は、図２で合金層６１の代わりにＡｕ層を有し、酸化物部６２がメッシュ状になっているものであることが確認できた。また、切断面のＴＥＭ画像から、角αおよび角βの値を測定したところ、角αは４０°であり、角βは８０°であった。 The cut surface of the obtained ultraviolet light emitting device was analyzed in the same manner as in Example 1. The composition of the layer on the p-type semiconductor layer 50 side of the p-electrode was Au, and the layer on the pad electrode 80 side was a mesh-like NiO layer. In addition, no voids were present in the Au layer on the p-type semiconductor layer 50 side. In other words, it was confirmed that the p-electrode of the ultraviolet light emitting device of Comparative Example 4 has an Au layer instead of the alloy layer 61 in FIG. 2, and the oxide portion 62 is mesh-like. In addition, the values of the angle α and angle β were measured from the TEM image of the cut surface, and the angle α was 40° and the angle β was 80°.

また、切断面のＴＥＭ画像から、ｐ電極のｐ型半導体層５０側の層とＰａｄ電極８０側の層について、膜厚と膜厚のばらつきを測定した。その結果、ｐ型半導体層５０側の層では、膜厚が３０ｎｍ～４０ｎｍであり、膜厚のばらつきは１０ｎｍ（４０ｎｍ－３０ｎｍ）であった。Ｐａｄ電極８０側の層では、膜厚が０ｎｍ～２００ｎｍであり、膜厚のばらつきは２００ｎｍ（２００ｎｍ－０ｎｍ）であった。 In addition, from the TEM image of the cut surface, the film thickness and film thickness variation were measured for the layer on the p-type semiconductor layer 50 side of the p-electrode and the layer on the pad electrode 80 side. As a result, the film thickness of the layer on the p-type semiconductor layer 50 side was 30 nm to 40 nm, and the film thickness variation was 10 nm (40 nm - 30 nm). The film thickness of the layer on the pad electrode 80 side was 0 nm to 200 nm, and the film thickness variation was 200 nm (200 nm - 0 nm).

［評価］
実施例１、比較例１～４の各紫外線発光素子について、ｐ電極の電気特性、ｐ電極とｐ型窒化物半導体層５０との密着性、ｐ電極と絶縁性酸化物膜７０との密着性、および信頼性を、以下の方法で測定した。 [evaluation]
For each of the ultraviolet light-emitting devices of Example 1 and Comparative Examples 1 to 4, the electrical characteristics of the p-electrode, the adhesion between the p-electrode and the p-type nitride semiconductor layer 50, the adhesion between the p-electrode and the insulating oxide film 70, and the reliability were measured by the following methods.

＜ｐ電極の電気特性＞
基板上に上記と同じｐ－ＧａＮ層を形成した後、このｐ－ＧａＮ層の上面にレジストパターンを形成し、その開口部に実施例１および比較例１～４のｐ電極をそれぞれ形成した。このようにして得られた実施例１および比較例１～４の各試験用ｐ電極の接触抵抗率を測定して、オーミックコンタクトの性能を調べた。
接触抵抗率の測定は、ＣＴＬＭ（ＣｉｒｃｕｌａｒＴｒａｎｓｍｉｓｓｉｏｎＬｉｎｅＭｏｄｅｌ）測定法で行った。具体的には、接触抵抗測定用のリングパターンのギャップを２０μｍとし、電圧２０Ｖを印加した時の電流値を測定した。この電流値が１０ｍＡ以下である場合に、ｐ電極の電気特性が不良と判断した。 <Electrical characteristics of p-electrode>
After forming the same p-GaN layer as above on the substrate, a resist pattern was formed on the top surface of the p-GaN layer, and the p-electrodes of Example 1 and Comparative Examples 1 to 4 were formed in the openings. The contact resistivity of each of the test p-electrodes of Example 1 and Comparative Examples 1 to 4 thus obtained was measured to examine the performance of the ohmic contact.
The contact resistivity was measured by a CTLM (Circular Transmission Line Model) measurement method. Specifically, the gap of the ring pattern for measuring the contact resistance was set to 20 μm, and the current value was measured when a voltage of 20 V was applied. If the current value was 10 mA or less, the electrical characteristics of the p-electrode were determined to be defective.

＜ｐ電極とｐ型窒化物半導体層および絶縁性酸化物膜との密着性＞
実施例１、比較例１～４の各紫外線発光素子がウエハ上に形成されている状態で、各ウエハを有機溶剤に入れて超音波洗浄を行った後に、超純水に入れて超音波洗浄を行った。その後の各ウエハを顕微鏡で観察して、ｐ電極とｐ型窒化物半導体層との間、ｐ電極と絶縁性酸化物膜との間に、それぞれ剥離が発生しているかどうかを調べた。
また、実施例１、比較例１～４の各紫外線発光素子（ウエハから切り出して、デバイス化したもの）を、５５℃の環境下に置き、３５０ｍＡの定電流で通電した後に、顕微鏡で観察して、ｐ電極とｐ型窒化物半導体層との間、ｐ電極と絶縁性酸化物膜との間に、それぞれ剥離が発生しているかどうかを調べた。
密着性の評価は、上記二つの試験の両方で剥離が発生しない場合に良好であると判断し、いずれか一方または両方の試験で剥離が発生した場合に不良であると判断した。 <Adhesion between p-electrode and p-type nitride semiconductor layer and insulating oxide film>
With each of the ultraviolet light-emitting devices of Example 1 and Comparative Examples 1 to 4 formed on a wafer, each wafer was placed in an organic solvent for ultrasonic cleaning, and then placed in ultrapure water for ultrasonic cleaning. Each wafer was then observed under a microscope to check whether peeling had occurred between the p-electrode and the p-type nitride semiconductor layer, and between the p-electrode and the insulating oxide film.
In addition, each of the ultraviolet light-emitting elements (cut from the wafer and formed into a device) of Example 1 and Comparative Examples 1 to 4 was placed in an environment of 55° C. and a constant current of 350 mA was passed through it, and then the elements were observed under a microscope to check whether peeling had occurred between the p-electrode and the p-type nitride semiconductor layer, and between the p-electrode and the insulating oxide film.
The adhesion was evaluated as good when no peeling occurred in either of the two tests, and as poor when peeling occurred in either or both of the tests.

＜信頼性＞
実施例１、比較例１～４の各紫外線発光素子（ウエハから切り出して、デバイス化したもの）について、２５℃の環境下で５００ｍＡでの連続通電試験を行い、５００時間経過後に光出力を測定した。この測定値が光出力の初期値の半分以下に低下した場合、信頼性が不良であると判断した。
これらの結果を各素子の構成とともに表１に示す。 <Reliability>
For each of the ultraviolet light emitting devices (cut from a wafer and fabricated into a device) of Example 1 and Comparative Examples 1 to 4, a continuous current test was carried out at 500 mA in an environment of 25° C., and the optical output was measured after 500 hours had elapsed. If the measured value of the optical output was reduced to half or less of the initial value, the reliability was determined to be poor.
The results are shown in Table 1 together with the configuration of each element.

表１の結果から以下のことが分かる。
実施例１の紫外線発光素子１００は、図２に示す構造のｐ電極６０を有する、つまり、ｐ電極が、Ａｕを含む合金（ＴｉＡｕ合金）部６１とＮｉを含む酸化物部６２とを有し、α＜βを満たし、各部の膜厚のばらつきも好ましい範囲を満たすため、電気特性が良好で、ｐ型窒化物半導体層および絶縁性酸化物膜に対する密着性も良好で、素子の信頼性も良好なものとなった。 The results in Table 1 reveal the following:
The ultraviolet light-emitting element 100 of Example 1 has a p-electrode 60 having the structure shown in FIG. 2, that is, the p-electrode has an alloy portion 61 containing Au (TiAu alloy) and an oxide portion 62 containing Ni, and satisfies α<β, and the variation in film thickness of each portion also satisfies a preferable range. Therefore, the electrical characteristics are good, the adhesion to the p-type nitride semiconductor layer and the insulating oxide film is good, and the reliability of the element is also good.

比較例１の紫外線発光素子は、ｐ電極のｐ型窒化物半導体層側の層がボイド入りの一様でないＡｕ層であるため、ｐ電極の電気特性が不良であった。また、ｐ型窒化物半導体層に対する密着性が不良で、素子の信頼性も不良であった。
比較例２の紫外線発光素子は、ｐ電極のｐ型窒化物半導体層側の層がボイド無しの一様なＡｕ層であったが、酸素雰囲気下での熱処理温度が４００℃と低かったため、ｐ電極の電気特性が不良であった。また、Ｎｉ酸化物部の膜厚ばらつきが１０ｎｍ（２５ｎｍ未満）であるため、絶縁性酸化物膜に対する密着性が不良で、素子の信頼性も不良であった。 In the ultraviolet light-emitting device of Comparative Example 1, the layer of the p-electrode on the p-type nitride semiconductor layer side was an uneven Au layer containing voids, so the electrical characteristics of the p-electrode were poor. Also, the adhesion to the p-type nitride semiconductor layer was poor, and the reliability of the device was also poor.
In the ultraviolet light-emitting device of Comparative Example 2, the layer of the p-electrode on the p-type nitride semiconductor layer side was a uniform Au layer without voids, but the electrical characteristics of the p-electrode were poor because the heat treatment temperature in an oxygen atmosphere was low at 400° C. In addition, the film thickness variation of the Ni oxide portion was 10 nm (less than 25 nm), so the adhesion to the insulating oxide film was poor and the reliability of the device was also poor.

比較例３の紫外線発光素子は、ｐ電極の全体がＡｕＮｉ層であったため、ｐ電極の電気特性が不良であった。また、ｐ電極がＮｉ酸化物部を有さないため、絶縁性酸化物膜に対する密着性が不良で、素子の信頼性も不良であった。
比較例４の紫外線発光素子は、ｐ電極のｐ型窒化物半導体層側の層がボイド無しの一様なＡｕ層であったが、熱処理をしていないことでｐ電極の電気特性が不良であり、素子の信頼性も不良であった。なお、ｐ電極がメッシュ状のＮｉ酸化物部を有するため、ｐ型窒化物半導体層および絶縁性酸化物膜に対する密着性は良好であった。 In the ultraviolet light-emitting device of Comparative Example 3, the entire p-electrode was an AuNi layer, so the electrical characteristics of the p-electrode were poor. Also, since the p-electrode did not have a Ni oxide portion, the adhesion to the insulating oxide film was poor, and the reliability of the device was also poor.
In the ultraviolet light-emitting device of Comparative Example 4, the layer of the p-electrode on the p-type nitride semiconductor layer side was a uniform Au layer without voids, but the electrical characteristics of the p-electrode were poor because heat treatment was not performed, and the reliability of the device was also poor. In addition, since the p-electrode had a mesh-shaped Ni oxide portion, the adhesion to the p-type nitride semiconductor layer and the insulating oxide film was good.

１０基板
２０ｎ型窒化物半導体層（第一窒化物半導体層）
３０ｎ電極
４０発光層（窒化物半導体活性層）
５０ｐ型窒化物半導体層（第二窒化物半導体層）
５０ａｐ型窒化物半導体層の上面
６０ｐ電極（第二窒化物半導体層上の一部に形成された電極）
６１Ａｕを含む合金部
６１ａＡｕを含む合金部の上面
６１ｂＡｕを含む合金部の側面
６２Ｎｉを含む酸化物部
６２ａＮｉを含む酸化物部の側面
６２ｂＮｉを含む酸化物部の内面
７０絶縁性酸化物膜
８０Ｐａｄ電極
１００紫外線発光素子（窒化物半導体素子） 10 Substrate 20 n-type nitride semiconductor layer (first nitride semiconductor layer)
30 n-electrode 40 light-emitting layer (nitride semiconductor active layer)
50 p-type nitride semiconductor layer (second nitride semiconductor layer)
50a: Upper surface of p-type nitride semiconductor layer 60: P-electrode (electrode formed on a part of the second nitride semiconductor layer)
61 Alloy portion containing Au 61a Upper surface of alloy portion containing Au 61b Side surface of alloy portion containing Au 62 Oxide portion containing Ni 62a Side surface of oxide portion containing Ni 62b Inner surface of oxide portion containing Ni 70 Insulating oxide film 80 Pad electrode 100 Ultraviolet light emitting element (nitride semiconductor element)

Claims

A substrate;
a first conductivity type first nitride semiconductor layer formed on the substrate;
a nitride semiconductor active layer formed on a portion of the first nitride semiconductor layer;
a second nitride semiconductor layer of a second conductivity type formed on the nitride semiconductor active layer;
an electrode formed on a portion of the second nitride semiconductor layer;
an insulating oxide film continuously formed so as to cover a portion of an upper surface of the second nitride semiconductor layer, a side surface of the electrode, and a portion of an upper surface of the electrode;
The electrode has an alloy portion containing Au and an oxide portion containing Ni,
A nitride semiconductor device in which the alloy portion is in contact with the second nitride semiconductor layer, and the oxide portion covers at least a portion of an upper surface and at least a portion of a side surface of the alloy portion.

The nitride semiconductor device according to claim 1, wherein the thickness of the alloy portion is 30 nm or more and 200 nm or less, and the variation in the thickness is 20 nm or less.

The nitride semiconductor element according to claim 1 or 2, wherein the oxide portion has a thickness of 25 nm or more and 200 nm or less, and the variation in the thickness is 20 nm or more and 200 nm or less.

The nitride semiconductor device according to any one of claims 1 to 3, wherein the alloy portion is a TiAu alloy portion.

The nitride semiconductor device according to any one of claims 1 to 4, wherein all of the side surfaces of the alloy portion are covered with the oxide portion.

The nitride semiconductor device according to any one of claims 1 to 5, wherein the insulating oxide film is a silicon oxide film.

The nitride semiconductor device according to any one of claims 1 to 6, wherein in a cross section perpendicular to the substrate surface, an angle α between the side surface of the oxide portion in contact with the insulating oxide film and the upper surface of the second nitride semiconductor layer is smaller than an angle β between the inner surface of the oxide portion in contact with the side surface of the alloy portion and the upper surface of the second nitride semiconductor layer, and the angle β is an acute angle.