JP2020167321A - Nitride semiconductor light-emitting device - Google Patents

Nitride semiconductor light-emitting device Download PDF

Info

Publication number
JP2020167321A
JP2020167321A JP2019068284A JP2019068284A JP2020167321A JP 2020167321 A JP2020167321 A JP 2020167321A JP 2019068284 A JP2019068284 A JP 2019068284A JP 2019068284 A JP2019068284 A JP 2019068284A JP 2020167321 A JP2020167321 A JP 2020167321A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
group iii
iii nitride
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019068284A
Other languages
Japanese (ja)
Inventor
亮介 長谷川
Ryosuke Hasegawa
亮介 長谷川
陽 吉川
Akira Yoshikawa
陽 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2019068284A priority Critical patent/JP2020167321A/en
Publication of JP2020167321A publication Critical patent/JP2020167321A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a nitride semiconductor light-emitting device which is high in light output and low in drive voltage.SOLUTION: A nitride semiconductor device 10 comprises: an aluminum nitride (AlN) substrate 1; a first Group III nitride semiconductor layer 2 formed on the substrate; a Group III nitride semiconductor active layer 32 formed on the first Group III nitride semiconductor layer; and a second Group III nitride semiconductor layer 35 formed on the Group III nitride semiconductor active layer. The Group III nitride semiconductor active layer 35 has a multi-quantum well structure having well layers containing at least aluminum (Al) and gallium (Ga) and barrier layers formed by a Group III nitride semiconductor larger, in band gap energy, than the well layer, in which the well layers and the barrier layers are disposed alternately. In the Group III nitride semiconductor active layer 35, at least the barrier layers contain an n-type dopant at a concentration of 2.0×1018 cm-3 or more and 2.9×1019 cm-3 or less.SELECTED DRAWING: Figure 2

Description

本発明は、窒化物半導体発光素子に関する。 The present invention relates to a nitride semiconductor light emitting device.

窒化物半導体であるAlN、GaN、InN、およびそれらの混晶は、III族元素(Al、Ga、In)の組成を変えることでバンドギャップエネルギーを多様に変化させることができる魅力的な材料である。特に、AlGaNは、AlGaN/GaN系トランジスタや紫外光の受発光素子などの様々なデバイスに用いられている。
しかしながら、紫外線発光素子の場合、発光層の材料として、バンドギャップエネルギーの大きい高Al組成のAlGaNを用いるが、Al組成の増加に伴い結晶性が悪化するため内部量子効率が低下してしまう。加えて、十分な正孔濃度を有したp型AlGaNの実現が困難であることから、キャリアを効率良く発光層に注入することができない。以上のことから、十分な発光効率を備えた紫外線発光素子を実現することは極めて難しいのが現状である。
Nitride semiconductors AlN, GaN, InN, and their mixed crystals are attractive materials that can change the bandgap energy in various ways by changing the composition of group III elements (Al, Ga, In). is there. In particular, AlGaN is used in various devices such as AlGaN / GaN-based transistors and ultraviolet light receiving and emitting elements.
However, in the case of an ultraviolet light emitting device, AlGaN having a high bandgap energy and a high Al composition is used as the material of the light emitting layer, but the crystallinity deteriorates as the Al composition increases, so that the internal quantum efficiency decreases. In addition, since it is difficult to realize a p-type AlGaN having a sufficient hole concentration, carriers cannot be efficiently injected into the light emitting layer. From the above, it is currently extremely difficult to realize an ultraviolet light emitting element having sufficient luminous efficiency.

特許文献1には、III族窒化物半導体を用いた紫外線発光素子の発光効率を高めることを目的とした発光素子構造が記載されている。
具体的には、サファイア基板上にAlN層を形成させた、いわゆるテンプレートを用いて発光素子構造を形成し、多重量子井戸構造(MQW)の井戸層の厚さを最適化することで、内部量子効率の向上を図っている。また、多重量子井戸構造上にファイナルバリア層を設け、ファイナルバリア層上に電子ブロック層(ファイナルバリア層に対して電子のエネルギー障壁となるp型又はi型のAlN層)を設けて、その厚さを最適化することで、電子注入効率の向上を図っている。
Patent Document 1 describes a light emitting device structure for the purpose of increasing the luminous efficiency of an ultraviolet light emitting device using a group III nitride semiconductor.
Specifically, the internal quantum is formed by forming a light emitting device structure using a so-called template in which an AlN layer is formed on a sapphire substrate and optimizing the thickness of the well layer of the multiple quantum well structure (MQW). We are trying to improve efficiency. Further, a final barrier layer is provided on the multiple quantum well structure, and an electron block layer (p-type or i-type AlN layer that serves as an energy barrier for electrons with respect to the final barrier layer) is provided on the final barrier layer, and the thickness thereof is increased. By optimizing the energy, the electron injection efficiency is improved.

特許第5641173号公報Japanese Patent No. 5641173

しかしながら、特許文献1に記載の技術を用いた場合でも、得られる光出力はまだまだ低いのが現状である。
サファイア基板上に形成されたAlNテンプレートを用いた場合、貫通転位密度が108cm-2台であるため、十分な内部量子効率を得ることは難しい。加えて、多重量子井戸構造の井戸層やファイナルバリア層の厚みを最適化することで内部量子効率およびキャリア注入効率の向上を試みているが、このような対策だけでは、窒化物半導体積層膜中に生じる内部電界により引き起こされるエネルギーバンドの歪み、および電子と正孔の空間的分離の影響を十分に抑制することができない。その結果、十分な光出力を得ることができない。
However, even when the technique described in Patent Document 1 is used, the obtained optical output is still low.
When using an AlN template formed on a sapphire substrate, since the threading dislocation density of -2 10 8 cm, it is difficult to obtain a sufficient internal quantum efficiency. In addition, we are trying to improve the internal quantum efficiency and carrier injection efficiency by optimizing the thickness of the well layer and final barrier layer of the multiple quantum well structure, but such measures alone are used in the nitride semiconductor laminated film. The distortion of the energy band caused by the internal electric field generated in the above and the influence of the spatial separation of electrons and holes cannot be sufficiently suppressed. As a result, sufficient light output cannot be obtained.

また、一般的に、バリア層のポテンシャル障壁を高めたり膜厚を厚くしたりすることで、駆動電圧が上昇してしまうことが分かっている。したがって、特許文献1に記載された窒化物半導体発光素子には、駆動電圧上昇を抑制することで高い電力変換効率(WPE)を実現するという点でも改善の余地がある。
本発明の課題は、光出力が高く、駆動電圧が低い窒化物半導体発光素子を提供することである。
Further, it is generally known that the drive voltage is increased by increasing the potential barrier of the barrier layer or increasing the film thickness. Therefore, there is room for improvement in the nitride semiconductor light emitting device described in Patent Document 1 in that high power conversion efficiency (WPE) is realized by suppressing an increase in driving voltage.
An object of the present invention is to provide a nitride semiconductor light emitting device having a high light output and a low drive voltage.

上記課題を達成するために、本発明の一態様は、下記の構成(1)〜(3)を有する窒化物半導体発光素子を提供する。
(1)窒化アルミニウム(AlN)基板と、窒化アルミニウム基板上に形成された第一のIII族窒化物半導体層と、第一のIII族窒化物半導体層上に形成されたIII族窒化物半導体活性層と、III族窒化物半導体活性層上に形成された第二のIII族窒化物半導体層と、を備える。
In order to achieve the above object, one aspect of the present invention provides a nitride semiconductor light emitting device having the following configurations (1) to (3).
(1) Group III nitride semiconductor activity formed on the aluminum nitride (AlN) substrate, the first group III nitride semiconductor layer formed on the aluminum nitride substrate, and the first group III nitride semiconductor layer. It includes a layer and a second group III nitride semiconductor layer formed on the group III nitride semiconductor active layer.

(2)III族窒化物半導体活性層は、アルミニウム(Al)およびガリウム(Ga)を少なくとも含む井戸層と、井戸層よりバンドギャップエネルギーが大きいIII族窒化物半導体で形成されたバリア層と、を交互に複数備える多重量子井戸構造を有する。
(3)複数のバリア層の少なくとも一層は、n型ドーパントを2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含む。
(2) The group III nitride semiconductor active layer includes a well layer containing at least aluminum (Al) and gallium (Ga) and a barrier layer formed of a group III nitride semiconductor having a band gap energy larger than that of the well layer. It has a multiple quantum well structure with a plurality of alternating quantum wells.
(3) At least one layer of the plurality of barrier layers contains an n-type dopant at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less.

本発明の窒化物半導体発光素子は、光出力が高く、駆動電圧が低いものとなることが期待できる。 The nitride semiconductor light emitting element of the present invention can be expected to have a high light output and a low drive voltage.

実施形態の窒化物半導体発光素子を示す平面図である。It is a top view which shows the nitride semiconductor light emitting device of an embodiment. 実施形態の窒化物半導体発光素子を示す断面図であり、図1のA−A断面を示している。It is sectional drawing which shows the nitride semiconductor light emitting device of an embodiment, and shows the cross section AA of FIG. 図1の窒化物半導体発光素子でパッド電極および絶縁層が形成される前の状態を示す平面図である。It is a top view which shows the state before the pad electrode and the insulating layer are formed in the nitride semiconductor light emitting device of FIG.

〔一態様の窒化物半導体発光素子〕
上述のように、本発明の一態様の窒化物半導体発光素子は、AlN基板、第一のIII族窒化物半導体層、多重量子井戸構造のIII族窒化物半導体活性層、および第二のIII族窒化物半導体層を有し、多重量子井戸構造を構成する複数のバリア層の少なくとも一層がn型ドーパントを2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含んでいる。
上記の各層の間に他の層が挿入されていてもよい。
一態様の窒化物半導体発光素子は、多重量子井戸構造のIII族窒化物半導体活性層と第二のIII族窒化物半導体層との間に、組成傾斜層を有することが好ましい。
[One aspect of a nitride semiconductor light emitting device]
As described above, the nitride semiconductor light emitting device according to one aspect of the present invention includes an AlN substrate, a first group III nitride semiconductor layer, a group III nitride semiconductor active layer having a multiple quantum well structure, and a second group III nitride. At least one layer of a plurality of barrier layers having a nitride semiconductor layer and forming a multiple quantum well structure contains an n-type dopant at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less. Includes.
Another layer may be inserted between each of the above layers.
The nitride semiconductor light emitting device of one embodiment preferably has a composition gradient layer between the group III nitride semiconductor active layer and the second group III nitride semiconductor layer having a multiple quantum well structure.

<AlN基板>
基板としてAlN基板を用いる。AlN基板を用いることで、その上に形成される第一のIII族窒化物半導体層との格子定数差や熱膨張係数差が小さくなるため、格子緩和に起因する貫通転位や、クラックを形成することなく第一のIII族窒化物半導体層が成長できる。特に単結晶AlN基板を用いることで、結晶粒界やプレーナー欠陥等の影響を受けることなく、結晶欠陥の少ない第一のIII族窒化物半導体層を形成できる。基板上へ積層する第一のIII族窒化物半導体中への貫通転位の伝播を抑制して、結晶性を高める観点から、AlN基板中の貫通転位密度は、106cm-2以下が好ましく、より好ましくは105cm-2以下であり、さらに好ましくは104cm-2以下である。AlN基板には不純物が混入していてもよい。また、AlN基板の表面にパターン加工を施したり、SiOやSiNといった絶縁膜によるマスキングを施した状態で第一のIII族窒化物半導体層を堆積させたりすることにより、光取り出し効率が向上する。
<AlN board>
An AlN substrate is used as the substrate. By using the AlN substrate, the difference in lattice constant and the difference in coefficient of thermal expansion from the first group III nitride semiconductor layer formed on the substrate are reduced, so that through dislocations and cracks due to lattice relaxation are formed. The first group III nitride semiconductor layer can be grown without any need. In particular, by using a single crystal AlN substrate, it is possible to form a first group III nitride semiconductor layer having few crystal defects without being affected by grain boundaries, planar defects, and the like. By suppressing the propagation of threading dislocations into the first Group III nitride semiconductor to be laminated onto the substrate, from the viewpoint of enhancing the crystallinity, the threading dislocation density in the AlN substrate is preferably 10 6 cm -2 or less, more preferably 10 5 cm -2 or less, more preferably 10 4 cm -2 or less. Impurities may be mixed in the AlN substrate. Further, the light extraction efficiency is improved by performing pattern processing on the surface of the AlN substrate or depositing the first group III nitride semiconductor layer in a state where the surface is masked with an insulating film such as SiO 2 or SiN. ..

AlN基板としては、例えば、基板として使用できる厚さにAlNを結晶成長させたものが使用できる。成長面としては、平坦な成長表面が比較的容易に実現できることからC面を用いることが望ましいが、これに限定されるものではない。また、意図的にオフ角を設けたAlN基板を使用することもできる。
AlN基板を用いることで、基板上に結晶欠陥の少ない第一のIII族窒化物半導体層が形成されるため、一態様の窒化物半導体発光素子の内部量子効率が高くなり、駆動電圧が低くなることが期待できる。また、駆動電流を上げた際の光出力上昇率についても、高い値を得ることが期待できる。一般に、LEDでは電流量を上げていった際に光出力が飽和していく様子が観測されるが、これをDroop現象と呼ぶ。AlN基板に形成された結晶欠陥の少ないIII族窒化物半導体層を有することで、一態様の窒化物半導体発光素子はDroop現象の抑制効果が期待できる。
As the AlN substrate, for example, a substrate obtained by crystal-growth AlN to a thickness that can be used as a substrate can be used. As the growth surface, it is desirable to use the C surface because a flat growth surface can be realized relatively easily, but the growth surface is not limited to this. It is also possible to use an AlN substrate intentionally provided with an off angle.
By using the AlN substrate, the first group III nitride semiconductor layer having few crystal defects is formed on the substrate, so that the internal quantum efficiency of the nitride semiconductor light emitting device of one embodiment is increased and the driving voltage is decreased. Can be expected. In addition, it can be expected that a high value can be obtained for the rate of increase in optical output when the drive current is increased. Generally, in LEDs, it is observed that the light output is saturated when the amount of current is increased, and this is called the Drop phenomenon. By having the group III nitride semiconductor layer having few crystal defects formed on the AlN substrate, the nitride semiconductor light emitting element of one aspect can be expected to have an effect of suppressing the Drop phenomenon.

<第一のIII族窒化物半導体層>
第一のIII族窒化物半導体層は、第一伝導型のIII族窒化物半導体層である。第一のIII族窒化物半導体層を形成する材料は、AlN、GaN、InNの単結晶および混晶であることが好ましい。これらの材料には、P、As、SbといったN以外のV族元素や、C、H、F、O、Mg、Siなどの不純物が含まれていてもよく、不純物の種類はこれらに限定されない。
<Group III nitride semiconductor layer>
The first group III nitride semiconductor layer is a first conduction type group III nitride semiconductor layer. The material for forming the first group III nitride semiconductor layer is preferably a single crystal or a mixed crystal of AlN, GaN, or InN. These materials may contain Group V elements other than N such as P, As and Sb, and impurities such as C, H, F, O, Mg and Si, and the types of impurities are not limited to these. ..

第一のIII族窒化物半導体層を電子供給層とする場合、第一伝導型はn型である。第一のIII族窒化物半導体層の具体例としては、Siをn型ドーパントとして添加したn−AlxGa(1-x)N(0<x≦1)が挙げられる。300nm以下の深紫外光を発するIII族窒化物半導体活性層をさらに積層する場合、下地との格子定数差を小さくして結晶欠陥を低減すること、加えて発光した紫外光の吸収を抑制して、光取り出し効率を高める観点からAl組成は高いことが好ましい。一方で、Al組成の上昇に伴い、電極とのコンタクト抵抗は高くなるため、Al組成には適した範囲が存在する。上記の観点から、n−AlxGa(1-x)NのAl組成xは、0.40≦x≦0.90であることが好ましく、0.50≦x≦0.80であることがより好ましい。 When the first group III nitride semiconductor layer is used as an electron supply layer, the first conduction type is n-type. Specific examples of the first group III nitride semiconductor layer include n-Al x Ga (1-x) N (0 <x ≦ 1) in which Si is added as an n-type dopant. When a group III nitride semiconductor active layer that emits deep ultraviolet light of 300 nm or less is further laminated, the lattice constant difference from the substrate is reduced to reduce crystal defects, and in addition, the absorption of emitted ultraviolet light is suppressed. The Al composition is preferably high from the viewpoint of increasing the light extraction efficiency. On the other hand, as the Al composition increases, the contact resistance with the electrode increases, so that there is a suitable range for the Al composition. From the above viewpoint, the Al composition x of n—Al x Ga (1-x) N is preferably 0.40 ≦ x ≦ 0.90, and 0.50 ≦ x ≦ 0.80. More preferred.

第一のIII族窒化物半導体層が下地に対して格子緩和した場合、膜中に貫通転位が形成されてIII族窒化物半導体活性層(発光層)まで伝播することで内部量子効率が低下し、十分な光出力を得ることができない。加えて、膜中の電子濃度や電子移動度が低下してしまうことで、第一のIII族窒化物半導体層のシート抵抗が悪化し、駆動電圧が上昇する。したがって、第一のIII族窒化物半導体層の格子緩和率は、0%以上15%以下であることが好ましく、より好ましくは0%以上12%以下であり、さらに好ましくは0%以上10%以下である。 When the first group III nitride semiconductor layer is relaxed with respect to the substrate, transmissive dislocations are formed in the film and propagate to the group III nitride semiconductor active layer (light emitting layer), resulting in a decrease in internal quantum efficiency. , Sufficient light output cannot be obtained. In addition, since the electron concentration and electron mobility in the film decrease, the sheet resistance of the first group III nitride semiconductor layer deteriorates and the drive voltage increases. Therefore, the lattice relaxation rate of the first group III nitride semiconductor layer is preferably 0% or more and 15% or less, more preferably 0% or more and 12% or less, and further preferably 0% or more and 10% or less. Is.

格子緩和率を低くする手段としては、下地との格子定数差を低減すること、第一のIII族窒化物半導体層の膜厚を臨界膜厚以下に設定することが挙げられる。一態様の窒化物半導体発光素子では、AlN基板を用いることで、第一のIII族窒化物半導体層の下地(基板)に対する格子定数差を小さくしている。また、AlN基板上に直接、またはホモエピタキシャル層を介して第一のIII族窒化物半導体層としてn−AlxGa(1-x)N層を積層する場合、上述のAl組成範囲(0.40≦x<0.90)においては、格子緩和を抑制する観点から、膜厚は1.5μm以下であることが好ましく、より好ましくは1.3μm以下である。一方で、素子化プロセス工程の観点から、第一のIII族窒化物半導体の膜厚は100nm以上であることが好ましい。 Means for lowering the lattice relaxation rate include reducing the difference in lattice constant from the substrate and setting the film thickness of the first group III nitride semiconductor layer to be equal to or lower than the critical film thickness. In one aspect of the nitride semiconductor light emitting device, the AlN substrate is used to reduce the difference in lattice constant with respect to the substrate of the first group III nitride semiconductor layer. Further, when the n-Al x Ga (1-x) N layer is laminated as the first group III nitride semiconductor layer directly on the AlN substrate or via the homoepitaxial layer, the above-mentioned Al composition range (0. In 40 ≦ x <0.90), the film thickness is preferably 1.5 μm or less, more preferably 1.3 μm or less, from the viewpoint of suppressing lattice relaxation. On the other hand, from the viewpoint of the elementization process process, the film thickness of the first group III nitride semiconductor is preferably 100 nm or more.

したがって、第一のIII族窒化物半導体としてのn−AlxGa(1-x)N層の膜厚は、100nm以上1.5μm以下であることが好ましく、より好ましくは100nm以上1.3μm以下である。
第一のIII族窒化物半導体層は、AlN基板上に直接ではなく、例えばバッファ層など第一伝導型の窒化物半導体層以外の層を介して形成されていてもよく、バッファ層の材料や膜厚は特に限定されない。
Therefore, the film thickness of the n-Al x Ga (1-x) N layer as the first group III nitride semiconductor is preferably 100 nm or more and 1.5 μm or less, and more preferably 100 nm or more and 1.3 μm or less. Is.
The first group III nitride semiconductor layer may be formed not directly on the AlN substrate but through a layer other than the first conduction type nitride semiconductor layer such as a buffer layer, and may be formed as a material for the buffer layer or as a material for the buffer layer. The film thickness is not particularly limited.

また、第一のIII族窒化物半導体層は、格子定数の異なる半導体層の周期的構造(SPSL)にすることもできる。一例としては、AlaGa(1-a)N/AlbGa(1-b)N(a≠b)の周期的構造が挙げられる。上記の構造では、膜中の歪に起因する分極効果により生成する2次元電子(または正孔)ガスが電気伝導に寄与する。SPSLには不純物が添加されていてもよい。 Further, the first group III nitride semiconductor layer can have a periodic structure (SPSL) of semiconductor layers having different lattice constants. One example is the periodic structure of Al a Ga (1-a) N / Al b Ga (1-b) N (a ≠ b). In the above structure, the two-dimensional electron (or hole) gas generated by the polarization effect caused by the strain in the film contributes to electrical conduction. Impurities may be added to SPSL.

<III族窒化物半導体活性層>
III族窒化物半導体活性層は、井戸層とバリア層とを交互に複数備える多重量子井戸構造(MQW)を有する。井戸層を形成する材料は、AlとGaを少なくとも含むIII族窒化物半導体であり、バリア層を形成する材料は、井戸層よりバンドギャップエネルギーが大きいIII族窒化物半導体である。そして、バリア層の少なくとも一層は、n型ドーパントを2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含んでいる。より高い光出力と低い駆動電圧を実現する観点から、バリア層が含むn型ドーパントの濃度は3.8×1018cm-3以上2.2×1019cm-3以下であることが好ましい。
<Group III nitride semiconductor active layer>
The group III nitride semiconductor active layer has a multiple quantum well structure (MQW) in which a plurality of well layers and barrier layers are alternately provided. The material forming the well layer is a group III nitride semiconductor containing at least Al and Ga, and the material forming the barrier layer is a group III nitride semiconductor having a bandgap energy larger than that of the well layer. At least one layer of the barrier layer contains an n-type dopant at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less. From the viewpoint of realizing higher light output and lower drive voltage, the concentration of the n-type dopant contained in the barrier layer is preferably 3.8 × 10 18 cm -3 or more and 2.2 × 10 19 cm -3 or less.

多重量子井戸構造の一例としては、井戸層としてAlGaN層を、バリア層としてAlGaN層またはAlN層を備えたものが挙げられる。井戸層およびバリア層のAl組成や膜厚を変えることで、得られる発光波長を調整することが可能である。また、井戸層およびバリア層には、In、BなどのAl、Ga以外のIII族元素や、P、As、SbといったN以外のV族元素が含まれていても良い。
バリア層が含むn型ドーパントとしては、C、Si、Ge、Sn、Teなどが使用できるが、母体結晶中に添加された際に自由電子を生成する作用を持つ元素であれば、特に限定されない。
As an example of the multiple quantum well structure, an AlGaN layer is provided as a well layer, and an AlGaN layer or an AlN layer is provided as a barrier layer. The obtained emission wavelength can be adjusted by changing the Al composition and film thickness of the well layer and the barrier layer. Further, the well layer and the barrier layer may contain Group III elements other than Al and Ga such as In and B, and Group V elements other than N such as P, As and Sb.
As the n-type dopant contained in the barrier layer, C, Si, Ge, Sn, Te and the like can be used, but the n-type dopant is not particularly limited as long as it is an element having an action of generating free electrons when added to the mother crystal. ..

バリア層の一例としては、Siを、2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含むAlGaN層が挙げられる。
サファイア基板上のIII族窒化物半導体からなる多重量子井戸構造において、バリア層は、ドーパントを含まないか、またはn型ドーパントを低濃度(1017cm-3台)で含むことが一般的である。その理由は、高濃度のドーピングにより結晶性が悪化して内部量子効率が低下することや、電子注入効率が低下することを避けるためである。
An example of the barrier layer is an AlGaN layer containing Si at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less.
In a multiple quantum well structure made of a group III nitride semiconductor on a sapphire substrate, the barrier layer generally contains no dopant or contains n-type dopant at a low concentration (10 17 cm- 3 units). .. The reason is to avoid a decrease in crystallinity due to high-concentration doping, a decrease in internal quantum efficiency, and a decrease in electron injection efficiency.

これに対して、本発明者等の検討により、一態様の窒化物半導体発光素子では、AlN基板上に形成される多重量子井戸構造内のバリア層にn型ドーパントを2.0×1018cm-3以上2.9×1019cm-3以下の高濃度で添加することで、光出力を高い比率で向上できるとともに、駆動電圧も低減できることが明らかとなった。つまり、一態様の窒化物半導体発光素子によれば、高い光出力と低い駆動電圧の両立が期待できる。このような光出力の向上と駆動電圧の低減がどのようなメカニズムで得られるかについては、以下のように考察している。 On the other hand, according to the study by the present inventors, in the nitride semiconductor light emitting device of one aspect, an n-type dopant is 2.0 × 10 18 cm in the barrier layer in the multiple quantum well structure formed on the AlN substrate. It was clarified that the light output can be improved at a high rate and the drive voltage can be reduced by adding the mixture at a high concentration of -3 or more and 2.9 × 10 19 cm -3 or less. That is, according to the nitride semiconductor light emitting device of one aspect, both high light output and low drive voltage can be expected. The mechanism by which such an improvement in optical output and a reduction in drive voltage can be obtained is considered as follows.

AlN基板上に多重量子井戸構造のIII族窒化物半導体活性層(以下、単に「活性層」とも言う。)を積層させると、活性層は格子歪をほとんど開放することなくコヒーレントに成長するため、膜中にはピエゾ効果に起因した内部電界が生じ、エネルギーバンドが歪むことで電子と正孔の空間的分離が生じる。バリア層にn型ドーパントを高濃度に添加すると、イオン化したドーパントと自由電子が上記内部電界を遮蔽するため、エネルギーバンドのスクリーニング効果が認められる。すなわち、内部電界によるエネルギーバンドの歪が抑制され、電子と正孔の空間的分離を低減することができ、内部量子効率が向上する。一方で、サファイア基板上に積層された多重量子井戸構造のIII族窒化物半導体活性層では、格子緩和により歪が開放されるため、上記のような効果を得ることはできない。 When a group III nitride semiconductor active layer having a multiple quantum well structure (hereinafter, also simply referred to as “active layer”) is laminated on an AlN substrate, the active layer grows coherently with almost no release of lattice strain. An internal electric field due to the piezo effect is generated in the film, and the energy band is distorted, resulting in spatial separation of electrons and holes. When the n-type dopant is added to the barrier layer at a high concentration, the ionized dopant and the free electrons shield the internal electric field, so that an energy band screening effect is recognized. That is, the distortion of the energy band due to the internal electric field is suppressed, the spatial separation of electrons and holes can be reduced, and the internal quantum efficiency is improved. On the other hand, in the group III nitride semiconductor active layer having a multiple quantum well structure laminated on a sapphire substrate, strain is released by lattice relaxation, so that the above effect cannot be obtained.

また、バリア層にn型ドーパントを高濃度に添加すると、バリア層のフェルミエネルギーが下がり、多重量子井戸内へ注入された電子に対するポテンシャルエネルギーは小さくなり、注入された正孔に対するポテンシャルエネルギーは増加する。その結果、電子は活性層へ注入されやすくなり、n型層(第一のIII族窒化物半導体層)からp型層(第二のIII族窒化物半導体層)側に近い井戸層へ注入される電子の数が増加する。 Further, when the n-type dopant is added to the barrier layer at a high concentration, the Fermi energy of the barrier layer decreases, the potential energy for the electrons injected into the multiple quantum well decreases, and the potential energy for the injected holes increases. .. As a result, electrons are easily injected into the active layer, and are injected from the n-type layer (first group III nitride semiconductor layer) into the well layer near the p-type layer (second group III nitride semiconductor layer). The number of electrons increases.

一方で、正孔については、ポテンシャルエネルギーが増加するため、p型層側に近い井戸層への閉じ込めが強化される。その結果、p型層側に近い井戸層での電子と正孔の重なり積分が増加し、内部量子効率が増加する。また、電子注入効率が増加すること、およびバリア層へのn型ドーピングによりバリア層のバルク抵抗が低減することで、駆動電圧が低減する。その結果、電流量を増加させた際の発熱量が低下することでDroop現象が抑制される。
なお、活性層には、C、H、F、O、Mg、Siなどの不純物がさらに含まれていてもよく、不純物の種類はこれに限定されない。
On the other hand, for holes, since the potential energy increases, the confinement in the well layer near the p-type layer side is strengthened. As a result, the overlap integral of electrons and holes in the well layer near the p-type layer side increases, and the internal quantum efficiency increases. In addition, the drive voltage is reduced by increasing the electron injection efficiency and reducing the bulk resistance of the barrier layer by n-type doping of the barrier layer. As a result, the amount of heat generated when the amount of current is increased is reduced, so that the Drop phenomenon is suppressed.
The active layer may further contain impurities such as C, H, F, O, Mg and Si, and the types of impurities are not limited to these.

<第二のIII族窒化物半導体層>
第二のIII族窒化物半導体層は、第二伝導型のIII族窒化物半導体層である。つまり、第二のIII族窒化物半導体層の伝導型は、第一のIII族窒化物半導体層の伝導型(第一伝導型)と異なる。
第二のIII族窒化物半導体層を正孔供給層とする場合、第二伝導型はp型である。
第二のIII族窒化物半導体層の材料は、AlN、GaN、InNの単体および混晶のいずれかであることが好ましい。p型III族窒化物半導体層としては、例えば、p−GaN層またはp−AlGaN層などが挙げられるが、第二の電極層とのコンタクト性を高める観点から、p−GaN層であることがより好ましい。つまり、好ましいp型III族窒化物半導体層の具体例は、p−AlGa(1-w)N(0≦w<1)で表すことができる。C、H、F、O、Mg、Siなどの不純物が含まれていてもよく、不純物の種類はこれらに限定されない。
<Second group III nitride semiconductor layer>
The second group III nitride semiconductor layer is a second conduction type group III nitride semiconductor layer. That is, the conduction type of the second group III nitride semiconductor layer is different from the conduction type (first conduction type) of the first group III nitride semiconductor layer.
When the second group III nitride semiconductor layer is used as the hole supply layer, the second conduction type is p-type.
The material of the second group III nitride semiconductor layer is preferably any of AlN, GaN, InN simple substance and mixed crystal. Examples of the p-type III nitride semiconductor layer include a p-GaN layer and a p-AlGaN layer, and the p-GaN layer may be used from the viewpoint of improving the contact property with the second electrode layer. More preferred. That is, a specific example of a preferable p-type III nitride semiconductor layer can be represented by p—Al w Ga (1-w) N (0 ≦ w <1). Impurities such as C, H, F, O, Mg and Si may be contained, and the types of impurities are not limited to these.

第二のIII族窒化物半導体層の膜厚は、活性層内での紫外光の吸収を抑制する観点と電気的な不良を引き起こすリスクを低減する観点から、5nm以上100nm以下であることが好ましく、光出力を高める観点から5nm以上20nm以下であることがより好ましい。この膜厚範囲の特定により、III族窒化物半導体活性層が紫外線を発光する構成の場合、発光した紫外線を効率良く(吸収や損失が抑制された 状態で)発光素子から取り出すことができるとともに、第二の電極層に対する良好な接触状態を維持して駆動電圧の増加や電気的不良を抑制することができる。 The thickness of the second group III nitride semiconductor layer is preferably 5 nm or more and 100 nm or less from the viewpoint of suppressing the absorption of ultraviolet light in the active layer and reducing the risk of causing electrical defects. From the viewpoint of increasing the light output, it is more preferably 5 nm or more and 20 nm or less. By specifying this film thickness range, when the group III nitride semiconductor active layer is configured to emit ultraviolet rays, the emitted ultraviolet rays can be efficiently taken out from the light emitting element (with absorption and loss suppressed), and at the same time. It is possible to maintain a good contact state with the second electrode layer and suppress an increase in drive voltage and electrical defects.

p型ドーパントとしては、Mg、Cd、Zn、Be等が挙げられる。Mgをp型ドーパントして用いる場合、電気伝導率を高めて第ニ電極と良好なコンタクトを形成させる観点から、Mgのドーピング濃度は5×1018cm-3以上であることが好ましい。さらに、p−GaN層の表面の平坦性を高めて第二電極層とのコンタクト性を高める観点から、Mgのドーピング濃度は、1×1020cm-3以上8×1020cm-3未満であることが好ましく、2×1020cm-3以上6×1020cm-3以下であることがより好ましい。 Examples of the p-type dopant include Mg, Cd, Zn, Be and the like. When Mg is used as a p-type dopant, the doping concentration of Mg is preferably 5 × 10 18 cm -3 or more from the viewpoint of increasing the electric conductivity and forming good contact with the second electrode. Further, from the viewpoint of improving the flatness of the surface of the p-GaN layer and improving the contact property with the second electrode layer, the doping concentration of Mg is 1 × 10 20 cm -3 or more and less than 8 × 10 20 cm -3 . It is preferably 2 × 10 20 cm -3 or more, and more preferably 6 × 10 20 cm -3 or less.

<組成傾斜層>
活性層と第二のIII族窒化物半導体層との間に、組成傾斜層が配置されていることが好ましい。その材料は、AlyGa(1-y)N(0.00≦y≦1.00)であって、活性層側の面から第二のIII族窒化物半導体層側の面に向けて、Al組成yが減少する層である。
組成傾斜層のAl組成yは、活性層側の面から第二のIII族窒化物半導体層側の面に向けて減少する。そのAl組成yのプロファイルは、活性層側の面から第二のIII族窒化物半導体層側の面に向けて連続的に減少してもよいし、断続的に減少してもよい。「断続的に減少する」とは、組成傾斜層の膜厚方向にAl組成yが同じになっている部分を含むことを意味する。つまり、組成傾斜層には、活性層側から第二のIII族窒化物半導体層側に向けてAl組成yが減少しない部分が含まれていてもよいが、増加する部分は含まれていない。組成傾斜層には、Al組成yが同じになっている部分が例えば数nmの厚さで含まれることがある。
<Composition inclined layer>
It is preferable that a composition gradient layer is arranged between the active layer and the second group III nitride semiconductor layer. The material is Al y Ga (1-y) N (0.00 ≦ y ≦ 1.00), from the surface on the active layer side toward the surface on the second group III nitride semiconductor layer side. This is a layer in which the Al composition y is reduced.
The Al composition y of the composition gradient layer decreases from the surface on the active layer side toward the surface on the second group III nitride semiconductor layer side. The profile of the Al composition y may decrease continuously from the surface on the active layer side toward the surface on the side of the second group III nitride semiconductor layer, or may decrease intermittently. By "intermittently decreasing", it means that a portion having the same Al composition y in the film thickness direction of the composition gradient layer is included. That is, the composition gradient layer may include a portion in which the Al composition y does not decrease from the active layer side toward the second group III nitride semiconductor layer side, but does not include a portion in which the Al composition y increases. The composition gradient layer may include a portion having the same Al composition y, for example, with a thickness of several nm.

活性層側の面における組成傾斜層のAl組成をy1、第二のIII族窒化物半導体層側の面における組成傾斜層のAl組成をy2とすると、y1>y2となるが、y1とy2の値は特に限定されない。
活性層と組成傾斜層は接触していてもよいし、活性層と組成傾斜層との間に別の層が存在していてもよい。組成傾斜層と第二のIII族窒化物半導体層は接触していてもよいし、組成傾斜層と第二のIII族窒化物半導体層との間に別の層が存在していてもよい。
If the Al composition of the composition gradient layer on the surface on the active layer side is y1 and the Al composition of the composition gradient layer on the surface on the second group III nitride semiconductor layer side is y2, then y1> y2, but y1 and y2 The value is not particularly limited.
The active layer and the composition gradient layer may be in contact with each other, or another layer may be present between the active layer and the composition gradient layer. The composition gradient layer and the second group III nitride semiconductor layer may be in contact with each other, or another layer may be present between the composition gradient layer and the second group III nitride semiconductor layer.

具体的には、活性層と組成傾斜層との間に電子ブロック層が存在していても良い。電子ブロック層は、活性層内への電子の閉じ込め効果を向上させる観点から、活性層を構成する井戸層およびバリア層よりバンドギャップエネルギーの大きい材料で形成されていることが好ましい。電子ブロック層には、伝導型制御ために不純物が添加されていても良い。電子ブロック層の一例としては、AlzGa(1-z)N層が挙げられ、Al組成zは0.70以上1.00以下であることが好ましく、より好ましくは0.8以上1.00以下である。 Specifically, an electron block layer may be present between the active layer and the composition gradient layer. From the viewpoint of improving the effect of confining electrons in the active layer, the electron block layer is preferably formed of a material having a bandgap energy larger than that of the well layer and the barrier layer constituting the active layer. Impurities may be added to the electron block layer for conduction type control. An example of the electron block layer is an Al z Ga (1-z) N layer, and the Al composition z is preferably 0.70 or more and 1.00 or less, and more preferably 0.8 or more and 1.00 or more. It is as follows.

電子ブロック層がAlzGa(1-z)N層である場合、組成傾斜層のAl組成y1と電子ブロック層のAl組成zは、同じでもよいし異なっていてもよい。y1とzが異なる場合はどちらが大きくてもよい。第二のIII族窒化物半導体層がAlGa(1-w)N(0≦w<1)である場合、組成傾斜層のAl組成y2と第二のIII族窒化物半導体層のAl組成wは、同じでもよいし異なっていてもよい。y2とwが異なる場合はどちらが大きくてもよい。 When the electron block layer is an Al z Ga (1-z) N layer, the Al composition y1 of the composition gradient layer and the Al composition z of the electron block layer may be the same or different. When y1 and z are different, either one may be larger. When the second group III nitride semiconductor layer is Al w Ga (1-w) N (0 ≦ w <1), the Al composition y2 of the composition gradient layer and the Al composition of the second group III nitride semiconductor layer w may be the same or different. When y2 and w are different, whichever is larger may be used.

各層での界面におけるポテンシャル障壁を低減し、組成傾斜層からの正孔の注入効率を向上させる観点からは、組成傾斜層のAl組成y1と電子ブロック層のAl組成zとの差は0.3以下、組成傾斜層のAl組成y2と第二のIII族窒化物半導体層のAl組成wとの差は0.4以下であることが好ましい。
組成傾斜層にはC、H、F、O、Mg、Siなどの不純物が含まれていてもよい。
組成傾斜層は、分極ドーピング効果により正孔を生成させて、正孔を効率良く活性層に注入する作用を有するため、III族窒化物半導体活性層と第二のIII族窒化物半導体層との間に設けることで、発光効率を高めることができる。
From the viewpoint of reducing the potential barrier at the interface of each layer and improving the efficiency of hole injection from the composition gradient layer, the difference between the Al composition y1 of the composition gradient layer and the Al composition z of the electron block layer is 0.3. Hereinafter, the difference between the Al composition y2 of the composition gradient layer and the Al composition w of the second group III nitride semiconductor layer is preferably 0.4 or less.
The composition gradient layer may contain impurities such as C, H, F, O, Mg and Si.
Since the composition gradient layer has an action of generating holes by a polarization doping effect and efficiently injecting holes into the active layer, the group III nitride semiconductor active layer and the second group III nitride semiconductor layer are combined. By providing it in between, the luminous efficiency can be improved.

組成傾斜層の膜厚は、発光効率を高める観点から、5nm以上110nm以下であることが好ましく、15nm以上90nm以下であることがより好ましく、さらに好ましくは20nm以上70nm以下である。
組成傾斜層の代わりに、格子定数の異なる半導体層の周期的構造(SPSL)を設けることもできる。一例としては、AlaGa(1-a)N/AlbGa(1-b)N(a≠b)の周期的構造が挙げられる。上記の構造では、膜中の歪に起因する分極効果により生成する2次元正孔ガスが活性層へ注入される。SPSLには不純物が添加されていてもよい。
The film thickness of the composition gradient layer is preferably 5 nm or more and 110 nm or less, more preferably 15 nm or more and 90 nm or less, and further preferably 20 nm or more and 70 nm or less from the viewpoint of enhancing the luminous efficiency.
Instead of the composition gradient layer, a periodic structure (SPSL) of semiconductor layers having different lattice constants can be provided. One example is the periodic structure of Al a Ga (1-a) N / Al b Ga (1-b) N (a ≠ b). In the above structure, the two-dimensional hole gas generated by the polarization effect caused by the strain in the membrane is injected into the active layer. Impurities may be added to SPSL.

<測定方法>
(不純物濃度およびドーパント濃度の測定)
一態様の窒化物半導体素子を構成する基板および各層に含まれるドーパントや不純物の濃度は、二次イオン質量分析法(SIMS)により測定できる。
各層に含まれるドーパントや不純物の濃度を、デバイスに加工された後にSIMSで測定する場合は、化学的なエッチングや物理研磨により電極を除去した状態で行うことができる。また、電極が形成されていない基板側からスパッタして測定することもできる。
具体的には、エバンス・アナリティカル・グループ(EAG)社が提供する測定条件によりSIMS測定を実施する。測定時の試料のスパッタには、14.5keVのエネルギーを有したセシウム(Cs)イオンビームを用いる。
<Measurement method>
(Measurement of impurity concentration and dopant concentration)
The concentration of dopants and impurities contained in the substrate and each layer constituting the nitride semiconductor device of one aspect can be measured by secondary ion mass spectrometry (SIMS).
When the concentration of dopants and impurities contained in each layer is measured by SIMS after being processed into a device, it can be performed in a state where the electrodes are removed by chemical etching or physical polishing. It is also possible to perform measurement by sputtering from the substrate side on which the electrode is not formed.
Specifically, SIMS measurement is performed under the measurement conditions provided by Evans Analytical Group (EAG). A cesium (Cs) ion beam having an energy of 14.5 keV is used for sputtering the sample at the time of measurement.

多重量子井戸構造(MQW)において、測定対象となる井戸層とバリア層中のドーピング濃度に違いがあると、膜厚方向における測定濃度プロファイルは井戸層/バリア層の周期に対応した振動を示す。濃度を定量する際には、その振動の極小または極大値をそれぞれ井戸層またはバリア層の濃度値とする。また、後述する組成評価手法により、予め多重量子井戸構造(MQW)のAl組成を測定しておき、Al組成の高い方をバリア層、低い方を井戸層として、上記のSIMS測定結果を対応させることで井戸層とバリア層のドーパント濃度を定量する。 In the multiple quantum well structure (MQW), if there is a difference in the doping concentration between the well layer to be measured and the barrier layer, the measured concentration profile in the film thickness direction shows the vibration corresponding to the period of the well layer / barrier layer. When quantifying the concentration, the minimum or maximum value of the vibration is taken as the concentration value of the well layer or the barrier layer, respectively. Further, the Al composition of the multiple quantum well structure (MQW) is measured in advance by the composition evaluation method described later, and the higher Al composition is used as the barrier layer and the lower Al composition is used as the well layer, and the above SIMS measurement results are associated with each other. This quantifies the dopant concentrations in the well layer and the barrier layer.

(膜厚の測定方法)
一態様の窒化物半導体発光素子を構成する各層の膜厚は、基板に垂直な所定断面を切り出して、この断面を透過型電子顕微鏡(TEM)により観察し、TEMの測長機能を使用することで測定できる。測定方法としては、先ず、TEMを用いて、窒化物半導体発光素子の基板の主面に対して垂直な断面を観察する。具体的には、例えば、窒化物半導体発光素子の基板の主面に対して垂直な断面を示すTEM画像内の、基板の主面に対して平行な方向において2μm以上の範囲を観察幅とする。この観察幅の範囲において、組成の異なる二層の界面にはコントラストが観察されるので、この界面までの厚みを、幅200nmの連続する観察領域で観察する。この200nm幅の観察領域内に含まれる各層の厚みの平均値を、上記2μm以上の観察幅から任意に抽出した5箇所から算出することで、各層の膜厚を得る。
(Measurement method of film thickness)
The film thickness of each layer constituting the nitride semiconductor light emitting device of one aspect is determined by cutting out a predetermined cross section perpendicular to the substrate, observing this cross section with a transmission electron microscope (TEM), and using the length measuring function of the TEM. Can be measured with. As a measuring method, first, a TEM is used to observe a cross section of the nitride semiconductor light emitting device perpendicular to the main surface of the substrate. Specifically, for example, the observation width is a range of 2 μm or more in a direction parallel to the main surface of the substrate in a TEM image showing a cross section perpendicular to the main surface of the substrate of the nitride semiconductor light emitting device. .. Since contrast is observed at the interface between the two layers having different compositions within this observation width range, the thickness up to this interface is observed in a continuous observation region having a width of 200 nm. The film thickness of each layer is obtained by calculating the average value of the thickness of each layer included in the observation region having a width of 200 nm from five points arbitrarily extracted from the observation width of 2 μm or more.

(第一のIII族窒化物半導体層の格子緩和率とAl組成の測定方法)
第一のIII族窒化物半導体層のAl組成xおよび格子緩和率を測定する方法としては、X線回折(XRD:X−Ray Diffaction)法による逆格子マッピング測定(RSM:Reciprocal Space Mapping)が挙げられる。具体的には、非対称面を回折面として得られる回折ピーク近傍の逆格子マッピングデータを解析することにより、下地に対する格子緩和率とAl組成が得られる。上記回折面としては、例えば(10−15)面や(20−24)面が挙げられる。
(Measurement method of lattice relaxation rate and Al composition of the first group III nitride semiconductor layer)
Examples of the method for measuring the Al composition x and the lattice relaxation rate of the first group III nitride semiconductor layer include reciprocal lattice mapping measurement (RSM) by the X-ray diffraction (XRD) method. Be done. Specifically, by analyzing the reciprocal lattice mapping data in the vicinity of the diffraction peak obtained by using the asymmetric surface as the diffraction surface, the lattice relaxation rate and the Al composition with respect to the substrate can be obtained. Examples of the diffraction plane include (10-15) plane and (20-24) plane.

(各層の組成の測定方法)
一態様の窒化物半導体発光素子を構成する各層の組成は、XPS、エネルギー分散型X線分光法(EDX)、および電子エネルギー損失分光法(EELS)によって測定することができる。
EELSでは、電子線が試料を透過する際に失うエネルギーを測定することで、試料の組成を分析する。具体的には、例えば、TEM観察等で使用する薄片化試料において、透過電子線の強度のエネルギー損失スペクトルを測定・解析する。そして、エネルギー損失量20eV付近に現れるピークのピーク位置が、各層の組成(例えば、Al組成)に応じて変化することを利用し、ピーク位置から組成を求めることができる。
(Measuring method of composition of each layer)
The composition of each layer constituting the nitride semiconductor light emitting device of one aspect can be measured by XPS, energy dispersive X-ray spectroscopy (EDX), and electron energy loss spectroscopy (EELS).
In EELS, the composition of a sample is analyzed by measuring the energy lost when the electron beam passes through the sample. Specifically, for example, in a sliced sample used for TEM observation or the like, the energy loss spectrum of the intensity of the transmission electron beam is measured and analyzed. Then, the composition can be obtained from the peak position by utilizing the fact that the peak position of the peak appearing in the vicinity of the energy loss amount of 20 eV changes according to the composition of each layer (for example, Al composition).

上述のTEM観察による膜厚算出方法と同様にして、観察幅200nmにおけるAl組成の平均値を、2μm以上の観察領域から任意に抽出した5箇所から算出することで、この各層のAl組成を得る。
EDXでは、上述のTEM観察等で使用する薄片化試料において電子線によって発生する特性X線を測定・解析する。上述のTEM観察による膜厚算出方法と同様にして、観察幅200nmにおけるAl組成の平均値を、2μm以上の観察領域から任意に抽出した5箇所から算出することで、各層のAl組成を得る。
The Al composition of each layer is obtained by calculating the average value of the Al composition in the observation width of 200 nm from 5 points arbitrarily extracted from the observation region of 2 μm or more in the same manner as the above-mentioned film thickness calculation method by TEM observation. ..
The EDX measures and analyzes the characteristic X-rays generated by the electron beam in the sliced sample used in the above-mentioned TEM observation and the like. The Al composition of each layer is obtained by calculating the average value of the Al composition in the observation width of 200 nm from 5 points arbitrarily extracted from the observation region of 2 μm or more in the same manner as the above-mentioned film thickness calculation method by TEM observation.

XPSでは、イオンビームを用いたスパッタエッチングを行いながらXPS測定を行うことで、深さ方向の評価が可能である。イオンビームには一般的にArが用いられるが、XPS装置に搭載されたエッチング用イオン銃で照射できるイオンであれば、例えばArクラスターイオンなどの他のイオン種でもよい。Al、Ga、NのXPSピーク強度を測定・解析して各層のAl組成の深さ方向分布を得る。スパッタエッチングの代わりに、基板の主面に対して垂直な断面が拡大されて露出されるように窒化物半導体発光素子を斜め研磨して、露出断面をXPSで測ってもよい。
XPSだけでなくオージエ電子分光法(AES)を用いても、スパッタエッチングあるいは斜め研磨により露出させた断面の測定を行うことで、各層の組成を測定できる。また、斜め研磨により露出させた断面に対するSEM−EDX測定によっても、各層の組成を測定できる。
In XPS, it is possible to evaluate in the depth direction by performing XPS measurement while performing sputter etching using an ion beam. Ar + is generally used for the ion beam, but other ion species such as Ar cluster ion may be used as long as the ions can be irradiated by the etching ion gun mounted on the XPS device. The XPS peak intensities of Al, Ga, and N are measured and analyzed to obtain the distribution of the Al composition of each layer in the depth direction. Instead of sputter etching, the nitride semiconductor light emitting device may be obliquely polished so that the cross section perpendicular to the main surface of the substrate is enlarged and exposed, and the exposed cross section may be measured by XPS.
The composition of each layer can be measured by measuring the cross section exposed by sputter etching or oblique polishing using not only XPS but also Aussie electron spectroscopy (AES). The composition of each layer can also be measured by SEM-EDX measurement on the cross section exposed by diagonal polishing.

<紫外線発光モジュール>
本発明の一態様の窒化物半導体発光素子を備えた発光装置は、紫外線発光モジュールとして使用することができる。紫外線発光モジュールは、例えば、医療・ライフサイエンス分野、環境分野、産業・工業分野、生活・家電分野、農業分野、その他分野の装置に適用可能である。
<Ultraviolet light emitting module>
The light emitting device provided with the nitride semiconductor light emitting device according to one aspect of the present invention can be used as an ultraviolet light emitting module. The ultraviolet light emitting module can be applied to devices in the medical / life science field, the environmental field, the industrial / industrial field, the living / home appliance field, the agricultural field, and other fields, for example.

本発明の一態様の窒化物半導体発光素子を備えた発光装置は、薬品や化学物質の合成・分解装置、液体・気体・固体(容器、食品、医療機器等)殺菌装置、半導体等の洗浄装置、フィルム・ガラス・金属等の表面改質装置、半導体・FPD・PCB・その他電子品製造用の露光装置、印刷・コーティング装置、接着・シール装置、フィルム・パターン・モックアップ等の転写・成形装置、紙幣・傷・血液・化学物質等の測定・検査装置に適用可能である。 The light emitting device provided with the nitride semiconductor light emitting device according to one aspect of the present invention is a device for synthesizing / decomposing chemical substances, a device for sterilizing liquid / gas / solid (containers, foods, medical devices, etc.), and a device for cleaning semiconductors. , Surface modification equipment for films, glass, metals, etc., exposure equipment for manufacturing semiconductors, FPDs, PCBs, and other electronic products, printing / coating equipment, adhesion / sealing equipment, transfer / molding equipment for films, patterns, mockups, etc. , Applicable to measurement / inspection equipment for bills, scratches, blood, chemical substances, etc.

液体殺菌装置の例としては、冷蔵庫内の自動製氷装置・製氷皿および貯氷容器・製氷機用の給水タンク、冷凍庫、製氷機、加湿器、除湿器、ウォーターサーバの冷水タンク・温水タンク・流路配管、据置型浄水器、携帯型浄水器、給水器、給湯器、排水処理装置、ディスポーザ、便器の排水トラップ、洗濯機、透析用水殺菌モジュール、腹膜透析のコネクタ殺菌器、災害用貯水システム等が挙げられるがこの限りではない。
気体殺菌装置の例としては、空気清浄器、エアコン、天井扇、床面用や寝具用の掃除機、布団乾燥機、靴乾燥機、洗濯機、衣類乾燥機、室内殺菌灯、保管庫の換気システム、靴箱、タンス等が挙げられるがこの限りではない。固体殺菌装置(表面殺菌装置を含む)の例としては、真空パック器、ベルトコンベヤ、医科用・歯科用・床屋用・美容院用のハンドツール殺菌装置、歯ブラシ、歯ブラシ入れ、箸箱、化粧ポーチ、排水溝のふた、便器の局部洗浄器、便器フタ等が挙げられるがこの限りではない。
Examples of liquid sterilizers include automatic ice maker / ice tray and ice storage container / water tank for ice maker, freezer, ice maker, humidifier, dehumidifier, cold water tank / hot water tank / flow path of water server in refrigerator. Piping, stationary water purifiers, portable water purifiers, water dispensers, water dispensers, wastewater treatment equipment, disposers, toilet drain traps, washing machines, dialysis water sterilization modules, peritoneal dialysis connector sterilizers, disaster water storage systems, etc. This is not the case.
Examples of gas sterilizers include air purifiers, air conditioners, ceiling fans, floor and bedding vacuum cleaners, futon dryers, shoe dryers, washing machines, clothes dryers, indoor germicidal lamps, and storage ventilation. Systems, shoe boxes, tons, etc. can be mentioned, but not limited to this. Examples of solid sterilizers (including surface sterilizers) include vacuum packers, conveyor belts, hand tool sterilizers for medical / dental / barber / beauty salons, toothbrushes, toothbrush holders, chopstick boxes, cosmetic pouches, etc. Examples include, but are not limited to, drainage ditch lids, toilet bowl local cleaners, toilet bowl lids, etc.

〔実施形態〕
以下、この発明の実施形態について説明するが、この発明は以下に示す実施形態に限定されない。以下に示す実施形態では、この発明を実施するために技術的に好ましい限定がなされているが、この限定はこの発明の必須要件ではない。
この実施形態では、本発明の一態様の窒化物半導体発光素子が紫外線発光素子に適用された例が記載されている。また、第一のIII族窒化物半導体層の伝導型をn型、第二のIII族窒化物半導体層の伝導型をp型としている。
[Embodiment]
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited to the embodiments shown below. In the embodiments shown below, technically preferable limitations are made for carrying out the present invention, but this limitation is not an essential requirement of the present invention.
In this embodiment, an example in which the nitride semiconductor light emitting device of one aspect of the present invention is applied to an ultraviolet light emitting device is described. Further, the conduction type of the first group III nitride semiconductor layer is n-type, and the conduction type of the second group III nitride semiconductor layer is p-type.

[全体構成]
先ず、図1〜図3を用いて、この実施形態の紫外線発光素子10の全体構成を説明する。
図1および図2に示すように、紫外線発光素子10は、基板1と、n型III族窒化物半導体層(第一のIII族窒化物半導体層)2と、窒化物半導体積層体3と、第一電極層4と、第二電極層5と、第一パッド電極6と、第二パッド電極7と、絶縁層8を有する。n型III族窒化物半導体層2は、基板1上に形成されている。窒化物半導体積層体3は、n型III族窒化物半導体層2上の一部に形成されたメサ部であり、側面が斜面となっている。
[overall structure]
First, the overall configuration of the ultraviolet light emitting device 10 of this embodiment will be described with reference to FIGS. 1 to 3.
As shown in FIGS. 1 and 2, the ultraviolet light emitting element 10 includes a substrate 1, an n-type group III nitride semiconductor layer (first group III nitride semiconductor layer) 2, a nitride semiconductor laminate 3, and the like. It has a first electrode layer 4, a second electrode layer 5, a first pad electrode 6, a second pad electrode 7, and an insulating layer 8. The n-type group III nitride semiconductor layer 2 is formed on the substrate 1. The nitride semiconductor laminate 3 is a mesa portion formed on a part of the n-type III nitride semiconductor layer 2, and its side surface is a slope.

図2に示すように、窒化物半導体積層体3は、基板1側から、n型III族窒化物半導体層31、III族窒化物半導体活性層(発光層)32、電子ブロック層33、組成傾斜層34、およびp型III族窒化物半導体層(第二のIII族窒化物半導体層)35が、この順に形成されたものである。
なお、窒化物半導体積層体3は、基板1上に、n型III族窒化物半導体層、III族窒化物半導体活性層、電子ブロック層、組成傾斜層、およびp型III族窒化物半導体層を、この順に形成して得た積層体に対して、メサエッチングで、第一電極層4が形成される部分をn型III族窒化物半導体層の厚さ方向の途中まで除去することで形成されている。つまり、窒化物半導体積層体3のn型III族窒化物半導体層31は、n型III族窒化物半導体層2上に連続して成膜されたものである。
As shown in FIG. 2, the nitride semiconductor laminate 3 has an n-type group III nitride semiconductor layer 31, a group III nitride semiconductor active layer (light emitting layer) 32, an electron block layer 33, and a composition gradient from the substrate 1 side. The layer 34 and the p-type group III nitride semiconductor layer (second group III nitride semiconductor layer) 35 are formed in this order.
The nitride semiconductor laminate 3 has an n-type group III nitride semiconductor layer, a group III nitride semiconductor active layer, an electron block layer, a composition gradient layer, and a p-type group III nitride semiconductor layer on the substrate 1. , The laminate obtained by forming in this order is formed by removing the portion where the first electrode layer 4 is formed halfway in the thickness direction of the n-type Group III nitride semiconductor layer by mesa etching. ing. That is, the n-type III nitride semiconductor layer 31 of the nitride semiconductor laminate 3 is continuously formed on the n-type III nitride semiconductor layer 2.

第一電極層4は、n型III族窒化物半導体層2上に例えば図3に示す平面形状で形成されている。第二電極層5は、p型III族窒化物半導体層35上に例えば図3に示す平面形状で形成されている。第一パッド電極6は、第一電極層4上に第一電極層4と同じ平面形状で形成されている。第二パッド電極7は、第二電極層5上に第二電極層5と同じ平面形状で形成されている。
紫外線発光素子10は、例えば、波長が300nm以下の紫外線を発光する素子である。
The first electrode layer 4 is formed on the n-type group III nitride semiconductor layer 2 in a planar shape shown in FIG. 3, for example. The second electrode layer 5 is formed on the p-type III nitride semiconductor layer 35 in a planar shape shown in FIG. 3, for example. The first pad electrode 6 is formed on the first electrode layer 4 in the same planar shape as the first electrode layer 4. The second pad electrode 7 is formed on the second electrode layer 5 in the same planar shape as the second electrode layer 5.
The ultraviolet light emitting element 10 is, for example, an element that emits ultraviolet rays having a wavelength of 300 nm or less.

基板1はAlN基板であり、n型III族窒化物半導体層2,31はn−AlxGa(1-x)N(0.40≦x≦0.90)層であり、III族窒化物半導体活性層32は、AlGaNからなる井戸層とAlGaNまたはAlNからなるバリア層とからなる多重量子井戸構造(MQW)を有する。バリア層は、Si(n型ドーパント)を2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含む。電子ブロック層33は、AlzGa(1-z)N(0.80≦z≦1.00)層であり、その膜厚が3nm以上25nm以下である。 The substrate 1 is an AlN substrate, and the n-type group III nitride semiconductor layers 2 and 31 are n-Al x Ga (1-x) N (0.40 ≦ x ≦ 0.90) layers, and are group III nitrides. The semiconductor active layer 32 has a multiple quantum well structure (MQW) composed of a well layer made of AlGaN and a barrier layer made of AlGaN or AlN. The barrier layer contains Si (n-type dopant) at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less. The electron block layer 33 is an Al z Ga (1-z) N (0.80 ≦ z ≦ 1.00) layer, and its film thickness is 3 nm or more and 25 nm or less.

組成傾斜層34は、AlyGa(1-y)N(0.00≦y≦1.00)層であって、Al組成yが電子ブロック層33と接する面(活性層32側の面)からp型III族窒化物半導体層35に接する面(p型III族窒化物半導体層35側の面)に向かって連続的に減少する。組成傾斜層34の膜厚は5nm以上110nm以下である。
p型III族窒化物半導体層35は、不純物としてMgを1×1020cm-3以上8×1020cm-3未満の範囲で含むGaN層であり、その膜厚が5nm以上100nm以下である。
第一電極層4はAlおよびNiを含む材料の合金層で形成されている。
第二電極層5はNiとAuとの合金層である。
第一パッド電極6および第二パッド電極7の材料としては、例えばAu、Al、Cu、Ag、Wなどが挙げられるが、導電性の高いAuが望ましい。
The composition gradient layer 34 is an Al y Ga (1-y) N (0.00 ≦ y ≦ 1.00) layer, and the surface where the Al composition y is in contact with the electron block layer 33 (the surface on the active layer 32 side). It continuously decreases from the surface toward the surface in contact with the p-type III nitride semiconductor layer 35 (the surface on the p-type III nitride semiconductor layer 35 side). The film thickness of the composition inclined layer 34 is 5 nm or more and 110 nm or less.
The p-type III nitride semiconductor layer 35 is a GaN layer containing Mg as an impurity in the range of 1 × 10 20 cm -3 or more and less than 8 × 10 20 cm -3 , and its film thickness is 5 nm or more and 100 nm or less. ..
The first electrode layer 4 is formed of an alloy layer of a material containing Al and Ni.
The second electrode layer 5 is an alloy layer of Ni and Au.
Examples of the material of the first pad electrode 6 and the second pad electrode 7 include Au, Al, Cu, Ag, W and the like, but Au having high conductivity is desirable.

絶縁層8は、n型III族窒化物半導体層2の第一電極層4で覆われていない部分と、窒化物半導体積層体3の第二電極層5で覆われていない部分と、第一電極層4の第一パッド電極6で覆われていない部分と、第二電極層5の第二パッド電極7で覆われていない部分と、第一パッド電極6および第二パッド電極7の下部の側面に形成されている。絶縁層8は第一パッド電極6および第二パッド電極7の上部の一部を覆うこともある。絶縁層8としては、例えば、SiN、SiO2、SiON、Al23、ZrO層などの酸化物や窒化物が挙げられる。 The insulating layer 8 includes a portion not covered by the first electrode layer 4 of the n-type group III nitride semiconductor layer 2, a portion not covered by the second electrode layer 5 of the nitride semiconductor laminate 3, and a first portion. The portion of the electrode layer 4 not covered by the first pad electrode 6, the portion of the second electrode layer 5 not covered by the second pad electrode 7, and the lower portion of the first pad electrode 6 and the second pad electrode 7. It is formed on the side surface. The insulating layer 8 may cover a part of the upper part of the first pad electrode 6 and the second pad electrode 7. Examples of the insulating layer 8 include oxides and nitrides such as SiN, SiO 2 , SiON, Al 2 O 3 , and ZrO layer.

[作用、効果]
実施形態の紫外線発光素子10は、基板1としてAlN基板を用いることで、基板1にn型III族窒化物半導体2が貫通転位やクラックが生じない状態で成長できるため、高い光出力が得られる。また、バリア層への高濃度n型ドーピングにより、高い内部量子効率および電子注入効率が得られるため、光出力が高く、駆動電圧が低いものとなる。
また、電子ブロック層として、膜厚が3nm以上25nm以下のAlzGa(1-z)N(0.80≦z≦1.00)層を有することで、III族窒化物半導体活性層32内への電子の閉じ込め効果が高くなり、上記構成の組成傾斜層34を有することで、III族窒化物半導体活性層32への正孔注入効率が向上するため、高い発光効率が得られる。
[Action, effect]
By using an AlN substrate as the substrate 1, the ultraviolet light emitting device 10 of the embodiment can grow the n-type III nitride semiconductor 2 on the substrate 1 in a state where no through dislocation or cracks occur, so that a high light output can be obtained. .. Further, high-concentration n-type doping to the barrier layer provides high internal quantum efficiency and electron injection efficiency, so that the light output is high and the drive voltage is low.
Further, by having an Al z Ga (1-z) N (0.80 ≦ z ≦ 1.00) layer having a film thickness of 3 nm or more and 25 nm or less as the electron block layer, the inside of the group III nitride semiconductor active layer 32 The effect of confining electrons in the group is enhanced, and by having the composition gradient layer 34 having the above configuration, the hole injection efficiency into the group III nitride semiconductor active layer 32 is improved, so that high light emission efficiency can be obtained.

<サンプルNo.1-1〜No.1-6>
これらのサンプルは、実施形態に記載された構造の紫外線発光素子10であって、以下の構成を有する。
基板1はAlN基板である。n型III族窒化物半導体層2とn型III族窒化物半導体層31は、不純物としてSiを含むn型Al0.7Ga0.3N層であって、n型III族窒化物半導体層2とn型III族窒化物半導体層31の合計厚さ(つまり、基板1とIII族窒化物半導体活性層32との間のn型III族窒化物半導体層の膜厚)は500nmである。III族窒化物半導体活性層32は、厚さ2.0nmのAl0.51Ga0.49N(井戸層)と厚さ8.0nmのSiドーピングAl0.78Ga0.22N(バリア層)とを、交互にそれぞれ五層有する多重量子井戸構造である。各サンプルのバリア層のSi濃度は表1に示す通りである。電子ブロック層33はAl0.86Ga0.14N層であって、膜厚は17nmである。
<Sample No.1-1 to No.1-6>
These samples are the ultraviolet light emitting elements 10 having the structure described in the embodiment, and have the following configurations.
The substrate 1 is an AlN substrate. The n-type III nitride semiconductor layer 2 and the n-type III nitride semiconductor layer 31 are n-type Al 0.7 Ga 0.3 N layers containing Si as impurities, and the n-type III group nitride semiconductor layer 2 and n-type. The total thickness of the group III nitride semiconductor layer 31 (that is, the thickness of the n-type group III nitride semiconductor layer between the substrate 1 and the group III nitride semiconductor active layer 32) is 500 nm. The group III nitride semiconductor active layer 32 alternately contains Al 0.51 Ga 0.49 N (well layer) having a thickness of 2.0 nm and Si-doped Al 0.78 Ga 0.22 N (barrier layer) having a thickness of 8.0 nm. It is a multi-quantum well structure with layers. The Si concentration of the barrier layer of each sample is as shown in Table 1. The electron block layer 33 is an Al 0.86 Ga 0.14 N layer and has a film thickness of 17 nm.

組成傾斜層34は、AlyGa(1-y)N層であり、Al組成yが、電子ブロック層33からp型III族窒化物半導体層35に向けて0.86から0.25へ連続的に変化する層である。p型III族窒化物半導体層35は、不純物としてMgを2.0×1020cm-3含むp型GaN層である。
第一電極層4は、Ti/Al/Ni/Auであり、第二電極層5はNi/Auである。第一パッド電極6および第二パッド電極7はTiとAuとの積層構造である。
The composition gradient layer 34 is an Al y Ga (1-y) N layer, and the Al composition y is continuous from 0.86 to 0.25 from the electron block layer 33 toward the p-type III nitride semiconductor layer 35. It is a layer that changes in a target manner. The p-type III nitride semiconductor layer 35 is a p-type GaN layer containing 2.0 × 10 20 cm -3 as an impurity.
The first electrode layer 4 is Ti / Al / Ni / Au, and the second electrode layer 5 is Ni / Au. The first pad electrode 6 and the second pad electrode 7 have a laminated structure of Ti and Au.

上記構成の各素子を以下の方法で作製した。
先ず、MOCVD法により、AlN基板の全面に、不純物としてSiを含む厚さ500nmのn型Al0.70Ga0.30N層、上記多重量子井戸構造、電子ブロック層33となるAl0.86Ga0.14N層、組成傾斜層34となる膜厚28nmのAlyGa(1-y)N層(Al組成yを0.86から0.25に連続的に変化させた)、不純物としてMgを2.0×1020cm-3含む厚み10nmのp型GaN層を、この順に成膜した。これにより、AlN基板1上に積層体が形成された物体を得た。
Each element having the above configuration was manufactured by the following method.
First, by the MOCVD method, an n-type Al 0.70 Ga 0.30 N layer having a thickness of 500 nm containing Si as an impurity on the entire surface of the AlN substrate, the multiple quantum well structure, and an Al 0.86 Ga 0.14 N layer serving as an electron block layer 33, composition. A y Ga (1-y) N layer with a thickness of 28 nm to be the inclined layer 34 (Al composition y was continuously changed from 0.86 to 0.25), Mg as an impurity 2.0 × 10 20 A p-type GaN layer having a thickness of 10 nm including cm -3 was formed in this order. As a result, an object in which a laminate was formed on the AlN substrate 1 was obtained.

原料としては、トリエチルガリウム(TEGa)、トリメチルアルミニウム(TMAl)、アンモニア(NH3)、モノシラン(SiH4)、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を使用した。各層のAl組成はトリエチルガリウム(TEGa)、トリメチルアルミニウム(TMAl)の供給比を制御することで、膜厚は成長時間を変化させることでそれぞれ制御を行った。Siのドーピング濃度は、モノシラン(SiH4)の供給量を調整することにより制御した。 As raw materials, triethyl gallium (TEGa), trimethylaluminum (TMAl), ammonia (NH 3 ), monosilane (SiH 4 ), and biscyclopentadienyl magnesium (Cp 2 Mg) were used. The Al composition of each layer was controlled by controlling the supply ratio of triethyl gallium (TEGa) and trimethylaluminum (TMAl), and the film thickness was controlled by changing the growth time. The doping concentration of Si was controlled by adjusting the supply amount of monosilane (SiH 4 ).

成膜中は基板温度を1100℃、成長圧力を50hPaに制御し、V族原料であるNH3とIII族原料(トリエチルガリウム、トリメチルアルミニウム)との原料供給比(V/III比)は3000とした。各層のAl組成はXPS、バリア層のSi濃度はSIMSによる定量分析で測定した。
次に、AlN基板1上の積層体に対して、面内の一部を所定深さで除去するエッチングを行うことにより、図2に示す窒化物半導体積層体3を形成した。エッチング深さは、n型III族窒化物半導体層2が一部除去される深さであり、このエッチングにより平面視でn型III族窒化物半導体層2の一部が露出する。エッチングされない部分が窒化物半導体積層体3のn型III族窒化物半導体層31として残る。エッチング方法としては、誘導結合型プラズマ方式の装置を用いたドライエッチングを行った。
During film formation, the substrate temperature is controlled to 1100 ° C. and the growth pressure is controlled to 50 hPa, and the raw material supply ratio (V / III ratio) of NH 3 which is a group V raw material and group III raw materials (triethyl gallium, trimethylaluminum) is 3000. did. The Al composition of each layer was measured by XPS, and the Si concentration of the barrier layer was measured by quantitative analysis by SIMS.
Next, the nitride semiconductor laminate 3 shown in FIG. 2 was formed by etching the laminate on the AlN substrate 1 to remove a part of the in-plane at a predetermined depth. The etching depth is a depth at which a part of the n-type III nitride semiconductor layer 2 is removed, and a part of the n-type III nitride semiconductor layer 2 is exposed in a plan view by this etching. The portion that is not etched remains as the n-type III nitride semiconductor layer 31 of the nitride semiconductor laminate 3. As an etching method, dry etching was performed using an inductively coupled plasma type apparatus.

次に、この状態の基板1の全面に絶縁層8を形成した後、面内の一部の絶縁層8を除去してn型III族窒化物半導体層2の一部を露出するために、BHFによるエッチングを行った。
次に、n型III族窒化物半導体層2の平面視で露出面となった領域に、以下の方法で第一電極層4を形成した。
先ず、この領域に図3に示す第一電極層4の平面形状で、チタン(Ti)層、アルミニウム(Al)層、ニッケル(Ni)層、金(Au)層を、この順に20nm/130nm/35nm/50nmの厚さに蒸着法で形成することで、金属積層体を得た。次に、この状態のAlN基板1を熱処理装置に入れて、金属積層体をRTA(Rapid Thermal Annealing)法で加熱処理した。
Next, after forming the insulating layer 8 on the entire surface of the substrate 1 in this state, a part of the insulating layer 8 in the plane is removed to expose a part of the n-type III nitride semiconductor layer 2. Etching with BHF was performed.
Next, the first electrode layer 4 was formed in the region of the n-type group III nitride semiconductor layer 2 that became an exposed surface in a plan view by the following method.
First, in this region, the titanium (Ti) layer, the aluminum (Al) layer, the nickel (Ni) layer, and the gold (Au) layer are arranged in this order in the order of 20 nm / 130 nm / in the planar shape of the first electrode layer 4 shown in FIG. A metal laminate was obtained by forming a thickness of 35 nm / 50 nm by a vapor deposition method. Next, the AlN substrate 1 in this state was placed in a heat treatment apparatus, and the metal laminate was heat-treated by an RTA (Rapid Thermal Annealing) method.

加熱処理は、AlN基板1の温度を850℃に保持し、熱処理装置内に150℃の窒素ガスを導入して、2分間行った。窒素ガスの温度はガス配管にヒーターを取り付けて調整した。
次に、第一電極層4が形成された後のAlN基板1に対して、窒化物半導体積層体3のp型III族窒化物半導体層35の一部を露出するため、BHFによるエッチングを行った。
The heat treatment was carried out for 2 minutes by maintaining the temperature of the AlN substrate 1 at 850 ° C. and introducing nitrogen gas at 150 ° C. into the heat treatment apparatus. The temperature of nitrogen gas was adjusted by attaching a heater to the gas pipe.
Next, in order to expose a part of the p-type III nitride semiconductor layer 35 of the nitride semiconductor laminate 3 to the AlN substrate 1 after the first electrode layer 4 is formed, etching with BHF is performed. It was.

次に、この状態のAlN基板1を蒸着装置に入れ、窒化物半導体積層体3のp型III族窒化物半導体層35上に、図1に示す第二電極層5の平面形状で、ニッケル(Ni)層、金(Au)層をこの順に形成した後、既知の加熱処理を行って第二電極層5を形成した。
次に、この状態のAlN基板1の第二電極層5が形成されている面の全体に絶縁層8を形成した後、絶縁層8に第一パッド電極6および第二パッド電極7を形成する開口部を形成した。
次に、第一パッド電極6および第二パッド電極7をTiとAuとの積層膜で形成した。
Next, the AlN substrate 1 in this state is placed in a vapor deposition apparatus, and nickel (in the plan shape of the second electrode layer 5 shown in FIG. 1) is placed on the p-type III nitride semiconductor layer 35 of the nitride semiconductor laminate 3. After forming the Ni) layer and the gold (Au) layer in this order, a known heat treatment was performed to form the second electrode layer 5.
Next, the insulating layer 8 is formed on the entire surface of the AlN substrate 1 in this state on which the second electrode layer 5 is formed, and then the first pad electrode 6 and the second pad electrode 7 are formed on the insulating layer 8. An opening was formed.
Next, the first pad electrode 6 and the second pad electrode 7 were formed of a laminated film of Ti and Au.

<サンプルNo.2-1〜No.2-11>
これらのサンプルは、組成傾斜層34を有さない。この点を除いて実施形態の紫外線発光素子10と同じ構造を有する。また、各サンプルのバリア層のSi濃度は表1に示す通りである。
<サンプルNo.3-1〜No.3-7>
これらのサンプルは、基板がサファイア基板を用いたAlNテンプレートであり、組成傾斜層34を有さない。これらの点を除いて実施形態の紫外線発光素子10と同じ構造を有する。AlNテンプレート層の膜厚は1.5μmであり、成長方法は報告例のある従来技術を用いた。成膜中は基板温度を1120℃、成長圧力を50hPaに制御し、V族原料であるNH3とIII族原料であるトリメチルアルミニウムとの原料供給比(V/III比)は1000とした。また、各サンプルのバリア層のSi濃度は表1に示す通りである。
<Sample No.2-1 to No.2-11>
These samples do not have a composition gradient layer 34. Except for this point, it has the same structure as the ultraviolet light emitting device 10 of the embodiment. The Si concentration of the barrier layer of each sample is as shown in Table 1.
<Sample No.3-1 to No.3-7>
In these samples, the substrate is an AlN template using a sapphire substrate and does not have the composition gradient layer 34. Except for these points, it has the same structure as the ultraviolet light emitting device 10 of the embodiment. The film thickness of the AlN template layer was 1.5 μm, and the growth method used was a conventional technique with a reported example. During the film formation, the substrate temperature was controlled to 1120 ° C. and the growth pressure was controlled to 50 hPa, and the raw material supply ratio (V / III ratio) of NH 3 as a group V raw material and trimethylaluminum as a group III raw material was set to 1000. The Si concentration of the barrier layer of each sample is as shown in Table 1.

<性能評価>
得られた各サンプルの紫外線発光素子について、光出力と駆動電圧を調べた。光出力は、各紫外線発光素子に電流100mAの電流を流し、生じた光を、積分球により集光した後に、分光器を通して校正されたフォトダイオードにより検出することで得た。駆動電圧は、各紫外線発光素子10に電流100mAの電流を流して、生じた電圧値を測定することにより得た。なお、各サンプルの紫外線発光素子で、波長270nm近傍にピーク波長を持つ発光が得られた。
<Performance evaluation>
The light output and drive voltage of each of the obtained ultraviolet light emitting devices were examined. The light output was obtained by passing a current of 100 mA through each ultraviolet light emitting element, condensing the generated light with an integrating sphere, and then detecting it with a photodiode calibrated through a spectroscope. The drive voltage was obtained by passing a current of 100 mA through each ultraviolet light emitting element 10 and measuring the generated voltage value. In addition, the ultraviolet light emitting element of each sample obtained light emission having a peak wavelength in the vicinity of the wavelength of 270 nm.

また、上記光出力を電流値(100mA)と上記駆動電圧の積で割ったものを電力変換効率と定義し、その相対値(No.2-7を「1」とした値)を計算した。さらに、駆動電流500mAでの光出力(L500)の駆動電流100mAでの光出力(L100)に対する比(L500/L100)を算出した。この比により、Droop抑制効果が検証できる。
これらの結果を各サンプルの構成とともに表1に示す。
Further, the power conversion efficiency was defined by dividing the optical output by the product of the current value (100 mA) and the drive voltage, and the relative value (value in which No. 2-7 was set to "1") was calculated. Further, the ratio (L500 / L100) of the optical output (L500) at a drive current of 500 mA to the optical output (L100) at a drive current of 100 mA was calculated. From this ratio, the drop suppressing effect can be verified.
These results are shown in Table 1 together with the configuration of each sample.

Figure 2020167321
Figure 2020167321

表1の構成の欄では、本発明の一態様の必須要件である「基板がAlN基板であること」と「バリア層のn型ドーパント(Si)濃度が2.0×1018cm-3以上2.9×1019cm-3以下」から外れる数値に下線を施し、好ましい態様である「バリア層のn型ドーパント(Si)濃度が3.8×1018cm-3以上2.2×1019cm-3以下」および「組成傾斜層を有すること」から外れる数値に二重下線を施してある。
また、表1の性能の欄では、良好な電力効率(相対値)に相当する「0.60以上」から外れる数値に下線を施した。
In the configuration column of Table 1, the essential requirements of one aspect of the present invention are "the substrate is an AlN substrate" and "the n-type dopant (Si) concentration of the barrier layer is 2.0 × 10 18 cm -3 or more. The values that deviate from "2.9 x 10 19 cm -3 or less" are underlined, and the preferred embodiment "n-type dopant (Si) concentration in the barrier layer is 3.8 x 10 18 cm -3 or more and 2.2 x 10". Numerical values that deviate from " 19 cm -3 or less" and "having a composition gradient layer" are double underlined.
Further, in the performance column of Table 1, the numerical values deviating from "0.60 or more" corresponding to good power efficiency (relative value) are underlined.

表1に示すように、No.1-1〜No.1-6、No.2-4〜No.2-9の素子は、「基板がAlN基板であること」と「バリア層のn型ドーパント(Si)濃度が2.0×1018cm-3以上2.9×1019cm-3以下」を満たしている。そのため、良好な電力効率(相対値)に相当する「0.60以上」が得られた。これに対して、「基板がAlN基板であること」と「バリア層のn型ドーパント(Si)濃度が2.0×1018cm-3以上2.9×1019cm-3以下」の少なくともいずれかを満たさないNo.2-1〜No.2-3、No.2-10、No.2-11、No.3-1〜No.3-7の素子は、電力効率(相対値)が0.53以下になっていた。 As shown in Table 1, the elements No. 1-1 to No. 1-6 and No. 2-4 to No. 2-9 are "the substrate is an AlN substrate" and "n-type barrier layer". The dopant (Si) concentration satisfies "2.0 x 10 18 cm -3 or more and 2.9 x 10 19 cm -3 or less". Therefore, "0.60 or more" corresponding to good power efficiency (relative value) was obtained. On the other hand, at least "the substrate is an AlN substrate" and "the n-type dopant (Si) concentration of the barrier layer is 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less". The elements of No.2-1 to No.2-3, No.2-10, No.2-11, No.3-1 to No.3-7 that do not satisfy any of the above are power efficiency (relative value). Was 0.53 or less.

また、No.2-5〜No.2-8の素子は、組成傾斜層を有さないが、「バリア層のn型ドーパント(Si)濃度が3.8×1018cm-3以上2.2×1019cm-3以下」を満たすことで、より好ましい電力効率(相対値)に相当する「0.80以上」が得られていた。
さらに、No.1-1〜No.1-6の素子は、組成傾斜層を有することで、さらに好ましい電力効率(相対値)に相当する「1.10以上」が得られていた。その中でも、No.1-2〜No.1-5の素子は、「バリア層のn型ドーパント(Si)濃度が3.8×1018cm-3以上2.2×1019cm-3以下」を満たすことで、電力効率(相対値)が1.28以上と特に高くなっていた。
The elements No. 2-5 to No. 2-8 do not have a composition gradient layer, but "the n-type dopant (Si) concentration in the barrier layer is 3.8 x 10 18 cm -3 or more. By satisfying "2 x 10 19 cm -3 or less", "0.80 or more" corresponding to a more preferable power efficiency (relative value) was obtained.
Further, since the elements No. 1-1 to No. 1-6 have a composition gradient layer, "1.10 or more" corresponding to a more preferable power efficiency (relative value) was obtained. Among them, the elements No. 1-2 to No. 1-5 have "the n-type dopant (Si) concentration of the barrier layer is 3.8 x 10 18 cm -3 or more and 2.2 x 10 19 cm -3 or less. The power efficiency (relative value) was 1.28 or more, which was particularly high.

また、バリア層のn型ドーパント(Si)濃度が「バリア層のn型ドーパント(Si)濃度が2.0×1018cm-3以上2.9×1019cm-3以下」の範囲の同じ濃度であって、基板の種類および組成傾斜層の有無が異なるサンプルを比較すると、基板としてAlN基板を用いることで駆動電圧が低減でき、さらに組成傾斜層を設けることで光出力がより一層向上できることが分かる。 Further, the n-type dopant (Si) concentration of the barrier layer is the same in the range of "the n-type dopant (Si) concentration of the barrier layer is 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less". Comparing samples with different concentrations and different types of substrates and the presence or absence of a composition gradient layer, the drive voltage can be reduced by using an AlN substrate as the substrate, and the light output can be further improved by providing the composition gradient layer. I understand.

1 基板
2 n型III族窒化物半導体層(第一のIII族窒化物半導体層)
3 窒化物半導体積層体
31 n型III族窒化物半導体層(第一のIII族窒化物半導体層)
32 III族窒化物半導体活性層
33 電子ブロック層
34 組成傾斜層
35 p型III族窒化物半導体層(第二のIII族窒化物半導体層)
4 第一電極層
5 第二電極層
6 第一パッド電極
7 第二パッド電極
8 絶縁層
10 紫外線発光素子(窒化物半導体発光素子)
1 Substrate 2 n-type group III nitride semiconductor layer (first group III nitride semiconductor layer)
3 Nitride semiconductor laminate 31 n-type group III nitride semiconductor layer (first group III nitride semiconductor layer)
32 Group III nitride semiconductor active layer 33 Electron block layer 34 Composition gradient layer 35 p-type Group III nitride semiconductor layer (second group III nitride semiconductor layer)
4 1st electrode layer 5 2nd electrode layer 6 1st pad electrode 7 2nd pad electrode 8 Insulation layer 10 Ultraviolet light emitting element (nitride semiconductor light emitting element)

Claims (4)

窒化アルミニウム(AlN)基板と、
前記窒化アルミニウム基板上に形成された第一のIII族窒化物半導体層と、
前記第一のIII族窒化物半導体層上に形成されたIII族窒化物半導体活性層と、
前記III族窒化物半導体活性層上に形成された第二のIII族窒化物半導体層と、
を備え、
前記III族窒化物半導体活性層は、アルミニウム(Al)およびガリウム(Ga)を少なくとも含む井戸層と、前記井戸層よりバンドギャップエネルギーが大きいIII族窒化物半導体で形成されたバリア層と、を交互に複数備える多重量子井戸構造を有し、
複数の前記バリア層の少なくとも一層は、n型ドーパントを2.0×1018cm-3以上2.9×1019cm-3以下の濃度で含む窒化物半導体発光素子。
Aluminum nitride (AlN) substrate and
The first group III nitride semiconductor layer formed on the aluminum nitride substrate and
The group III nitride semiconductor active layer formed on the first group III nitride semiconductor layer and
A second group III nitride semiconductor layer formed on the group III nitride semiconductor active layer and
With
The group III nitride semiconductor active layer alternates between a well layer containing at least aluminum (Al) and gallium (Ga) and a barrier layer formed of a group III nitride semiconductor having a band gap energy larger than that of the well layer. Has multiple quantum well structures
A nitride semiconductor light emitting device in which at least one layer of the plurality of barrier layers contains an n-type dopant at a concentration of 2.0 × 10 18 cm -3 or more and 2.9 × 10 19 cm -3 or less.
前記n型ドーパントはC、Si、Ge、Sn、およびTeの少なくともいずれかである請求項1に記載の窒化物半導体発光素子。 The nitride semiconductor light emitting device according to claim 1, wherein the n-type dopant is at least one of C, Si, Ge, Sn, and Te. 前記バリア層が含む前記n型ドーパントの濃度は3.8×1018cm-3以上2.2×1019cm-3以下である請求項1または2に記載の窒化物半導体発光素子。 The nitride semiconductor light emitting device according to claim 1 or 2, wherein the concentration of the n-type dopant contained in the barrier layer is 3.8 × 10 18 cm -3 or more and 2.2 × 10 19 cm -3 or less. 前記III族窒化物半導体活性層と前記第二のIII族窒化物半導体層との間に配置されたAlyGa(1-y)N(0.00≦y≦1.00)層であって、Al組成yが前記III族窒化物半導体活性層側の面から前記第二のIII族窒化物半導体層側の面に向けて減少する組成傾斜層を、さらに有する請求項1〜3のいずれか一項に記載の窒化物半導体発光素子。 An Al y Ga (1-y) N (0.00 ≦ y ≦ 1.00) layer arranged between the group III nitride semiconductor active layer and the second group III nitride semiconductor layer. , Any of claims 1 to 3, further comprising a composition gradient layer in which the Al composition y decreases from the surface on the side of the group III nitride semiconductor active layer toward the surface on the side of the second group III nitride semiconductor layer. The nitride semiconductor light emitting device according to item 1.
JP2019068284A 2019-03-29 2019-03-29 Nitride semiconductor light-emitting device Pending JP2020167321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019068284A JP2020167321A (en) 2019-03-29 2019-03-29 Nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019068284A JP2020167321A (en) 2019-03-29 2019-03-29 Nitride semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
JP2020167321A true JP2020167321A (en) 2020-10-08

Family

ID=72716390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019068284A Pending JP2020167321A (en) 2019-03-29 2019-03-29 Nitride semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2020167321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210188A1 (en) * 2021-03-29 2022-10-06 旭化成株式会社 Nitride semiconductor light-emitting element

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523623A (en) * 2004-12-06 2008-07-03 センサー エレクトロニック テクノロジー インコーポレイテッド Nitride-based light-emitting heterostructure
WO2010032829A1 (en) * 2008-09-19 2010-03-25 三菱化学株式会社 Method for manufacturing semiconductor light-emitting element and semiconductor light-emitting element
JP2010219269A (en) * 2009-03-17 2010-09-30 Toshiba Corp Semiconductor element, semiconductor device, semiconductor wafer, and method of growing semiconductor crystal
JP2010541223A (en) * 2007-09-26 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip with multiple quantum well structure
JP2013080925A (en) * 2011-10-04 2013-05-02 Palo Alto Research Center Inc Ultraviolet light emitting devices having enhanced light extraction
US20150083990A1 (en) * 2013-09-23 2015-03-26 Industrial Technology Research Institute Light emitting diode
US20150263224A1 (en) * 2014-03-13 2015-09-17 Qingdao Jason Electric Co., Ltd. Light-emitting device with heavily doped active-region and method for manufacturing the same
WO2016098632A1 (en) * 2014-12-19 2016-06-23 株式会社トクヤマ Light emitting element
WO2017057149A1 (en) * 2015-09-28 2017-04-06 日亜化学工業株式会社 Nitride semiconductor light-emitting element
JP2017139447A (en) * 2016-02-01 2017-08-10 パナソニック株式会社 Ultraviolet light emitting element
JP2018532265A (en) * 2015-09-17 2018-11-01 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. Ultraviolet light emitting device incorporating two-dimensional hole gas

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523623A (en) * 2004-12-06 2008-07-03 センサー エレクトロニック テクノロジー インコーポレイテッド Nitride-based light-emitting heterostructure
JP2010541223A (en) * 2007-09-26 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip with multiple quantum well structure
WO2010032829A1 (en) * 2008-09-19 2010-03-25 三菱化学株式会社 Method for manufacturing semiconductor light-emitting element and semiconductor light-emitting element
JP2010219269A (en) * 2009-03-17 2010-09-30 Toshiba Corp Semiconductor element, semiconductor device, semiconductor wafer, and method of growing semiconductor crystal
JP2013080925A (en) * 2011-10-04 2013-05-02 Palo Alto Research Center Inc Ultraviolet light emitting devices having enhanced light extraction
US20150083990A1 (en) * 2013-09-23 2015-03-26 Industrial Technology Research Institute Light emitting diode
US20150263224A1 (en) * 2014-03-13 2015-09-17 Qingdao Jason Electric Co., Ltd. Light-emitting device with heavily doped active-region and method for manufacturing the same
WO2016098632A1 (en) * 2014-12-19 2016-06-23 株式会社トクヤマ Light emitting element
JP2018532265A (en) * 2015-09-17 2018-11-01 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. Ultraviolet light emitting device incorporating two-dimensional hole gas
WO2017057149A1 (en) * 2015-09-28 2017-04-06 日亜化学工業株式会社 Nitride semiconductor light-emitting element
JP2017139447A (en) * 2016-02-01 2017-08-10 パナソニック株式会社 Ultraviolet light emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210188A1 (en) * 2021-03-29 2022-10-06 旭化成株式会社 Nitride semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP4714712B2 (en) Group III nitride semiconductor light emitting device, method for manufacturing the same, and lamp
JP2008047762A (en) Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp
JP2020167321A (en) Nitride semiconductor light-emitting device
US11637221B2 (en) Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
JP7049823B2 (en) Nitride semiconductor light emitting device
JP7335065B2 (en) light receiving and emitting device
JP2017112313A (en) Ultraviolet light-emitting device and method of manufacturing ultraviolet light-emitting device
JP7388859B2 (en) nitride semiconductor device
JP7405554B2 (en) UV light emitting element
WO2023163230A1 (en) Laser diode
JP2021082751A (en) Nitride semiconductor element
JP7195815B2 (en) UV light emitting element
WO2024047917A1 (en) Laser diode
JP2023141196A (en) Method of manufacturing light-emitting element and light-emitting element
JP7141803B2 (en) Nitride semiconductor device
JP2022041739A (en) Ultraviolet light emission element
JP2023127193A (en) Ultraviolet light emitting element
JP2022041738A (en) Ultraviolet light emission element
JP2017139414A (en) Ultraviolet light-emitting element and device including the same
JP2008311421A (en) Manufacturing method of group iii nitride compound semiconductor light emitting element, group iii nitride compound semiconductor light emitting element, and lamp
JP6998146B2 (en) Ultraviolet light emitting element and ultraviolet irradiation module
JP2022154809A (en) optical device
JP2022153164A (en) optical device
JP2022041740A (en) Ultraviolet light emission element
JP7470607B2 (en) Nitride semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230704