JP2008311421A - Manufacturing method of group iii nitride compound semiconductor light emitting element, group iii nitride compound semiconductor light emitting element, and lamp - Google Patents

Manufacturing method of group iii nitride compound semiconductor light emitting element, group iii nitride compound semiconductor light emitting element, and lamp Download PDF

Info

Publication number
JP2008311421A
JP2008311421A JP2007157670A JP2007157670A JP2008311421A JP 2008311421 A JP2008311421 A JP 2008311421A JP 2007157670 A JP2007157670 A JP 2007157670A JP 2007157670 A JP2007157670 A JP 2007157670A JP 2008311421 A JP2008311421 A JP 2008311421A
Authority
JP
Japan
Prior art keywords
layer
group iii
target
light emitting
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007157670A
Other languages
Japanese (ja)
Other versions
JP4982259B2 (en
Inventor
Hisayuki Miki
久幸 三木
Yasumasa Sasaki
保正 佐々木
Kenzo Hanawa
健三 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007157670A priority Critical patent/JP4982259B2/en
Publication of JP2008311421A publication Critical patent/JP2008311421A/en
Application granted granted Critical
Publication of JP4982259B2 publication Critical patent/JP4982259B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a group III nitride compound semiconductor that can easily optimize doping concentration of a dopant element in crystal of a gallium nitride compound semiconductor and efficiently deposit a film. <P>SOLUTION: Disclosed is the manufacturing method of the group III nitride compound semiconductor light emitting element wherein a Ga target 47a containing a Ga element and a dopant target 47b consisting of a dopant element are used to form at least a portion of a semiconductor layer by exciting the Ga target 47a by sputtering and exciting the dopant target 47b with charged particles in a beam shape. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)、電子デバイス等に、好適に用いられるIII族窒化物化合物半導体発光素子の製造方法、及びIII族窒化物化合物半導体発光素子、並びにIII族窒化物化合物半導体発光素子を用いたランプに関する。   The present invention relates to a method for producing a group III nitride compound semiconductor light-emitting device, a group III nitride compound semiconductor light-emitting device, and a group III, which are suitably used for a light-emitting diode (LED), a laser diode (LD), an electronic device, and the like. The present invention relates to a lamp using a nitride compound semiconductor light emitting device.

III族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、LEDやLD等の発光素子として用いられている。
また、III族窒化物半導体は、電子デバイスに用いた場合でも、従来のIII−V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
Group III nitride semiconductors have a direct transition type band gap of energy corresponding to the range from the visible light to the ultraviolet light region, and are excellent in luminous efficiency. Therefore, they are used as light emitting elements such as LEDs and LDs. Yes.
Moreover, even when the group III nitride semiconductor is used in an electronic device, an electronic device having excellent characteristics can be obtained as compared with the case where a conventional group III-V compound semiconductor is used.

このようなIII族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、MOCVD法によって製造されている。MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で分解することにより、結晶を成長させる方法である。   Such a group III nitride compound semiconductor is generally manufactured by MOCVD using trimethyl gallium, trimethyl aluminum and ammonia as raw materials. The MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas, transported to the substrate surface, and decomposed by reaction with a heated substrate to grow crystals.

一方、III族窒化物化合物半導体の結晶をスパッタによって製造する研究も行われている。具体的には、例えば、Nガスを用いた高周波マグネトロンスパッタリングにより、Siの(100)面、及びAlの(0001)面上にGaN層を成膜する方法が提案されている(例えば、非特許文献1)。 On the other hand, studies have also been carried out to produce a group III nitride compound semiconductor crystal by sputtering. Specifically, for example, a method of forming a GaN layer on the (100) plane of Si and the (0001) plane of Al 2 O 3 by high-frequency magnetron sputtering using N 2 gas has been proposed ( For example, Non-Patent Document 1).

また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてGaN層を成膜する方法が提案されている(例えば、非特許文献2)。   Further, a method has been proposed in which a GaN layer is formed using an apparatus in which a cathode and a solid target face each other and a mesh is placed between the substrate and the target (for example, Non-Patent Document 2).

また、上述のようなIII族窒化物化合物半導体の結晶からなるGaN層を成膜する場合、例えば、GaN層中にSiやMg等のドーパント元素がドーピングされた混晶を成膜する方法が用いられる。この際、母材となるGa元素に対してドーパント元素を混合したターゲットを用い、スパッタ法によってGaN層を成膜する方法が提案されている(例えば、非特許文献3)。
牛玖 由紀子(Y.USHIKU)他、「21世紀連合シンポジウム論文集」、Vol.2nd、p295(2003)、 ティー・キクマ(T.Kikuma)他、「バキューム(Vacuum)」、Vol.66、P233(2002) 応用物理学会編「第66回応用物理学会」パンフレット、7a−N−6、1分冊、p248(2005年秋)
Further, when forming a GaN layer made of a group III nitride compound semiconductor crystal as described above, for example, a method of forming a mixed crystal in which a dopant element such as Si or Mg is doped in the GaN layer is used. It is done. At this time, a method of forming a GaN layer by sputtering using a target obtained by mixing a dopant element with a Ga element as a base material has been proposed (for example, Non-Patent Document 3).
Yukiko Ushibuchi (Y. USHIKU) et al., “Proceedings of the 21st Century Union Symposium”, Vol. 2nd, p295 (2003), T. Kikuma et al., “Vacuum”, Vol. 66, P233 (2002) “The 66th Japan Society of Applied Physics” brochure, 7a-N-6, 1 volume, p248 (Autumn 2005)

しかしながら、従来のスパッタ法において、ドーパント元素がドーピングされたガリウム窒化物半導体の結晶を成膜する場合には、連続して成膜するとドーピング濃度がばらつくことが問題となっていた。ドーピング濃度が一定に保たれないと、安定した特性を有するIII族窒化物化合物半導体発光素子が得られない。
また、MOCVD法を用いて、GaN層としてMg元素のドープされたAlGaN等を成膜する場合には、Alの組成に応じて結晶内に取り込まれるMgの量が変化するため、Al組成が低い場合にはMgが入りやすいものの、Al組成が高いときにはMgが入りにくいという問題があった。
However, in the conventional sputtering method, when a gallium nitride semiconductor crystal doped with a dopant element is formed, there is a problem that the doping concentration varies if the films are continuously formed. If the doping concentration is not kept constant, a group III nitride compound semiconductor light emitting device having stable characteristics cannot be obtained.
In addition, when AlGaN doped with Mg element is formed as a GaN layer using MOCVD, the amount of Mg taken into the crystal changes depending on the Al composition, so the Al composition is low. In some cases, Mg easily enters, but when the Al composition is high, Mg is difficult to enter.

本発明は上記課題に鑑みてなされたものであり、ガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するIII族窒化物化合物半導体発光素子を製造できるIII族窒化物化合物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記の製造方法で得られるIII族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
The present invention has been made in view of the above problems, and can easily optimize the doping concentration of the dopant element in the crystal of the gallium nitride semiconductor, and keep the doping concentration constant even if the films are continuously formed. An object of the present invention is to provide a method for producing a group III nitride compound semiconductor light emitting device capable of producing a group III nitride compound semiconductor light emitting device having stable characteristics.
Furthermore, it aims at providing the group III nitride compound semiconductor light-emitting device and lamp | ramp which are obtained with said manufacturing method.

本発明者等は、上記問題を解決するために鋭意検討した結果、Ga元素を含有するGaターゲットとドーパント元素からなるドーパントターゲットとを用い、Gaターゲットをスパッタにより励起させると同時に、ドーパントターゲットをビーム状とした荷電粒子により励起させて、ガリウム窒化物半導体からなる層を形成することで、得られたガリウム窒化物半導体層中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
As a result of intensive investigations to solve the above problems, the present inventors have used a Ga target containing a Ga element and a dopant target made of a dopant element to excite the Ga target by sputtering and simultaneously beam the dopant target. Excited by the charged particles to form a layer made of gallium nitride semiconductor, the doping concentration of the dopant element in the obtained gallium nitride semiconductor layer can be easily optimized and continuously formed Even so, the present inventors have found that the doping concentration can be kept constant and completed the present invention.
That is, the present invention relates to the following.

[1] III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が積層された半導体層を有するIII族窒化物化合物半導体発光素子の製造方法であって、
Ga元素を含有するGaターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Gaターゲットをスパッタにより励起させるとともに、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成することを特徴とするIII族窒化物化合物半導体発光素子の製造方法。
[2] 前記ビーム状とした荷電粒子が、電子線またはイオンビームであることを特徴とする[1]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[3] 前記ドーパント元素として、Siを用いることにより前記n型半導体層を成膜することを特徴とする[1]または[2]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[4] 前記半導体層を成膜している際の気相中におけるGa元素とSi元素との比が、1:0.001〜1:0.00001の範囲であることを特徴とする[3]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[5] 前記ドーパント元素として、Mgを用いることにより前記p型半導体層を成膜することを特徴とする[1]または[2]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[6] 前記半導体層を成膜している際の気相中におけるGa元素とMg元素との比が、1:0.01〜1:0.0001の範囲であることを特徴とする[5]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[1] A method for producing a group III nitride compound semiconductor light-emitting device having a semiconductor layer in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer each made of a group III nitride semiconductor are stacked,
Using a Ga target containing Ga element and a dopant target made of a dopant element, the Ga target is excited by sputtering, and the dopant target is excited by charged particles in the form of a beam to at least part of the semiconductor layer Forming a group III nitride compound semiconductor light emitting device.
[2] The method for producing a group III nitride compound semiconductor light-emitting device according to [1], wherein the beam-shaped charged particles are an electron beam or an ion beam.
[3] The method for producing a group III nitride compound semiconductor light-emitting device according to [1] or [2], wherein the n-type semiconductor layer is formed by using Si as the dopant element.
[4] The ratio of Ga element to Si element in the gas phase during the formation of the semiconductor layer is in the range of 1: 0.001 to 1: 0.00001 [3] ] The manufacturing method of the group III nitride compound semiconductor light-emitting device of description.
[5] The method for producing a group III nitride compound semiconductor light-emitting device according to [1] or [2], wherein the p-type semiconductor layer is formed by using Mg as the dopant element.
[6] The ratio of Ga element to Mg element in the gas phase when forming the semiconductor layer is in the range of 1: 0.01 to 1: 0.0001 [5] ] The manufacturing method of the group III nitride compound semiconductor light-emitting device of description.

[7] [1]〜[6]の何れか1項に記載の製造方法で得られることを特徴とするIII族窒化物化合物半導体発光素子。
[8] [7]に記載のIII族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
[7] A group III nitride compound semiconductor light-emitting device obtained by the manufacturing method according to any one of [1] to [6].
[8] A lamp comprising the group III nitride compound semiconductor light-emitting device according to [7].

本発明のIII族窒化物化合物半導体の製造方法は、Ga元素を含有するGaターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Gaターゲットをスパッタにより励起させるとともに、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成するので、成膜される半導体層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するIII族窒化物化合物半導体発光素子を製造できる。   The method for producing a group III nitride compound semiconductor according to the present invention uses a Ga target containing a Ga element and a dopant target composed of a dopant element to excite the Ga target by sputtering and to form the dopant target in a beam shape. Since it is excited by charged particles to form at least a part of the semiconductor layer, the doping concentration of the dopant element in the crystal of the semiconductor layer to be formed can be easily optimized. The doping concentration can be kept constant, and a group III nitride compound semiconductor light emitting device having stable characteristics can be manufactured.

しかも、本発明のIII族窒化物化合物半導体の製造方法は、MOCVD法やMBE法により成膜する場合と比較して、高速で効率よく成膜することができる。   Moreover, the method for producing a group III nitride compound semiconductor of the present invention can efficiently form a film at a higher speed than the case of forming a film by the MOCVD method or the MBE method.

さらに、本発明のIII族窒化物化合物半導体発光素子並びにランプは、本発明の製造方法によって得られたものであるので、安定した特性を有する優れたものとなる。   Furthermore, since the group III nitride compound semiconductor light emitting device and the lamp of the present invention are obtained by the production method of the present invention, they are excellent with stable characteristics.

以下、本発明に係るIII族窒化物化合物半導体発光素子の製造方法、及びIII族窒化物化合物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。   Hereinafter, a method for producing a Group III nitride compound semiconductor light emitting device, a Group III nitride compound semiconductor light emitting device, and a lamp according to an embodiment of the present invention will be described with reference to the drawings as appropriate.

[III族窒化物化合物半導体発光素子]
図1は、本発明に係るIII族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。また、図2は、図1に示すIII族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子は、図1に示すように、一面電極型のものであり、基板11上に、中間層12と、III族元素としてGaを含有するIII族窒化物化合物半導体からなる半導体層20とが形成されているものである。半導体層20は、図1に示すように、n型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなるものである。
[Group III nitride compound semiconductor light emitting device]
FIG. 1 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. FIG. 2 is a schematic view showing a planar structure of the group III nitride compound semiconductor light emitting device shown in FIG.
As shown in FIG. 1, the light-emitting element of the present embodiment is of a single-sided electrode type, and is a semiconductor made of a group III nitride compound semiconductor containing an intermediate layer 12 and Ga as a group III element on a substrate 11. The layer 20 is formed. As shown in FIG. 1, the semiconductor layer 20 is formed by laminating an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 in this order.

[発光素子の積層構造]
<基板>
本実施形態の発光素子1において、基板11に用いることができる材料としては、III族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
[Laminated structure of light-emitting elements]
<Board>
In the light emitting device 1 of the present embodiment, the material that can be used for the substrate 11 is not particularly limited as long as the group III nitride compound semiconductor crystal is epitaxially grown on the surface, and various materials are selected. Can be used. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum and the like.

<中間層>
本実施形態の発光素子1においては、基板11上に、六方晶系の結晶構造を持つ中間層12が成膜されている。
中間層12をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層12の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなる中間層12とすることができる。
このような単結晶構造を有する中間層12を基板11上に成膜した場合、中間層12のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
<Intermediate layer>
In the light emitting device 1 of this embodiment, an intermediate layer 12 having a hexagonal crystal structure is formed on a substrate 11.
The group III nitride semiconductor crystal forming the intermediate layer 12 preferably has a single crystal structure. By controlling the growth conditions, the group III nitride semiconductor crystal grows not only in the upward direction but also in the in-plane direction to form a single crystal structure. Therefore, by controlling the film forming conditions of the intermediate layer 12, the intermediate layer 12 made of a crystal of a group III nitride semiconductor having a single crystal structure can be obtained.
When the intermediate layer 12 having such a single crystal structure is formed on the substrate 11, the buffer function of the intermediate layer 12 works effectively, so that the group III nitride semiconductor formed thereon has a good orientation. It becomes a crystal film having the property and crystallinity.

また、中間層12をなすIII族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。   Further, the group III nitride semiconductor crystal forming the intermediate layer 12 can be formed into a columnar crystal (polycrystal) having a texture based on hexagonal columns by controlling the film forming conditions. In addition, the columnar crystal consisting of the texture here is a crystal that is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape. Say.

さらに、中間層12は、柱状結晶の各々のグレインの幅の平均値が0.1〜100nmの範囲とされていることが、バッファ機能の面から好ましく、1〜70nmの範囲とされていることがより好ましい。ここで、グレインの幅とは、中間層12が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。III族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。また、結晶のグレインは、略柱状の形状をしていることが好ましく、中間層12は、柱状のグレインが集合して層を成していることが望ましい。   Further, in the intermediate layer 12, the average value of the width of each grain of the columnar crystal is preferably in the range of 0.1 to 100 nm, from the viewpoint of the buffer function, and in the range of 1 to 70 nm. Is more preferable. Here, when the intermediate layer 12 is an aggregate of columnar grains, the grain width means the distance between the crystal interfaces. On the other hand, when the grains are scattered in the form of islands, the grain width means the length of the largest portion of the surface where the crystal grains are in contact with the substrate surface. In order to improve the crystallinity of the crystal layer of the group III nitride compound semiconductor, it is necessary to appropriately control the grain width of each crystal of the columnar crystal. preferable. Moreover, it is preferable that the crystal grains have a substantially columnar shape, and the intermediate layer 12 desirably forms a layer by collecting columnar grains.

各柱状結晶のグレインの幅は、断面TEM観察などにより容易に測定することが可能である。なお、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数%程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、90%以上が上記範囲に入っていることが好ましい。  The grain width of each columnar crystal can be easily measured by cross-sectional TEM observation or the like. Note that the width of each columnar crystal cannot be precisely defined, and has a certain width distribution. Therefore, even if there are, for example, several percent of crystals in which the grain width of each columnar crystal is out of the above range, the effect of the present invention is not affected. Further, it is preferable that 90% or more of the grain width of each columnar crystal is in the above range.

また、中間層12は、Alを含有する組成とされていることが好ましく、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができ、より好ましい。
なお、中間層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。また、中間層12を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。
Moreover, it is preferable that the intermediate | middle layer 12 is set as the composition containing Al, and can set it as the columnar crystal aggregate efficiently by setting it as the structure which consists of AlN, and is more preferable.
Any material can be used for the intermediate layer 12 as long as it is a group III nitride compound semiconductor represented by the general formula AlGaInN. Furthermore, as V group, it is good also as a structure containing As and P. Further, when the intermediate layer 12 has a composition containing Al, it is preferably GaAlN. In this case, the composition of Al is preferably 50% or more.

また、中間層12の膜厚は、10〜500nmの範囲とされていることが好ましく、20〜100nmの範囲とされていることがより好ましい。
中間層12の膜厚が10nm未満だと、上述したようなバッファ機能が充分でなくなる。また、500nmを超える膜厚で中間層12を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。なお、中間層12の膜厚についても、上述したような断面TEM写真により、容易に測定することが可能である。
Further, the thickness of the intermediate layer 12 is preferably in the range of 10 to 500 nm, and more preferably in the range of 20 to 100 nm.
When the thickness of the intermediate layer 12 is less than 10 nm, the buffer function as described above is not sufficient. In addition, when the intermediate layer 12 is formed with a film thickness exceeding 500 nm, there is a possibility that the film forming process time becomes long and the productivity is lowered although the function as the coat layer is not changed. Note that the film thickness of the intermediate layer 12 can also be easily measured by the cross-sectional TEM photograph as described above.

また、中間層12は、基板11の表面11aの少なくとも60%以上、好ましくは80%以上を覆っている必要があり、90%以上を覆うように形成されていることが好ましい。また、中間層12は、表面11aの100%、即ち、基板11の表面11a上を隙間無く覆うように形成されていることが最も好ましい。
中間層12が基板11の表面11aを覆う領域が小さくなると、基板11が大きく露出した状態となる。このため、中間層12上に成膜される下地層14aと基板11上に直接成膜される下地層14aとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
Further, the intermediate layer 12 needs to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and is preferably formed so as to cover 90% or more. The intermediate layer 12 is most preferably formed so as to cover 100% of the surface 11a, that is, the surface 11a of the substrate 11 without a gap.
When the region where the intermediate layer 12 covers the surface 11a of the substrate 11 is reduced, the substrate 11 is largely exposed. For this reason, the base layer 14a formed on the intermediate layer 12 and the base layer 14a formed directly on the substrate 11 have different lattice constants, resulting in a non-uniform crystal and hillocks and pits. There is a risk.

なお、中間層12が基板11の表面11aを覆う割合は、断面TEM写真を用いて測定することができる。特に、中間層12と下地層14aの材料が異なる場合には、EDSなどを用いて基板11と該基板11上の層との界面を、基板11の表面と平行にスキャンすることにより、中間層12が形成されていない領域の比を見積もることができる。また、本実施形態では、断面TEM写真から基板11の露出した面積を測定する方法を説明したが、中間層12のみを成膜した試料を用意し、AFM等の方法によって基板11の露出した面積を測定することも可能である。  In addition, the ratio which the intermediate | middle layer 12 covers the surface 11a of the board | substrate 11 can be measured using a cross-sectional TEM photograph. In particular, when the materials of the intermediate layer 12 and the underlayer 14a are different, the interface between the substrate 11 and the layer on the substrate 11 is scanned in parallel with the surface of the substrate 11 by using EDS or the like. The ratio of the region where 12 is not formed can be estimated. In the present embodiment, the method for measuring the exposed area of the substrate 11 from the cross-sectional TEM photograph has been described. However, a sample in which only the intermediate layer 12 is formed is prepared, and the exposed area of the substrate 11 is obtained by a method such as AFM. Can also be measured.

また、中間層12は、基板11の表面11aに加え、側面を覆うようにして形成されていても良く、さらに、基板11の裏面を覆うようにして形成しても良い。   Further, the intermediate layer 12 may be formed so as to cover the side surface in addition to the front surface 11 a of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.

<半導体層>
図1に示すように、半導体層20は、n型半導体層14、発光層15及びp型半導体層16を備えている。
「n型半導体層」
n型半導体層14は、中間層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成されている。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び/又はn型クラッド層を兼ねることも可能である。
<Semiconductor layer>
As shown in FIG. 1, the semiconductor layer 20 includes an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16.
"N-type semiconductor layer"
The n-type semiconductor layer 14 is stacked on the intermediate layer 12, and is composed of a base layer 14a, an n-type contact layer 14b, and an n-type cladding layer 14c. The n-type contact layer can also serve as an underlayer and / or an n-type cladding layer, but the underlayer can also serve as an n-type contact layer and / or an n-type cladding layer. is there.

(下地層)
本実施形態のn型半導体層14の下地層14aは、III族窒化物化合物半導体からなる。下地層14aの材料は、中間層12と同じであっても異なっていても構わないが、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が好ましく、AlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることがより好ましい。
例えば、中間層12をAlNからなる柱状結晶の集合体とした場合、下地層14aは、柱状結晶の集合体である中間層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させることが望ましい。GaN系化合物半導体は、転位のループ化を生じやすく、特に、AlGaN、又はGaNが好適である。
(Underlayer)
The underlayer 14a of the n-type semiconductor layer 14 of the present embodiment is made of a group III nitride compound semiconductor. The material of the underlayer 14a may be the same as or different from that of the intermediate layer 12, but a group III nitride compound containing Ga, that is, a GaN-based compound semiconductor is preferable, and an Al X Ga 1-X N layer ( It is more preferable that 0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1.
For example, when the intermediate layer 12 is an aggregate of columnar crystals made of AlN, the underlayer 14a loops dislocations by migration so that the crystallinity of the intermediate layer 12 that is an aggregate of columnar crystals is not inherited as it is. It is desirable. A GaN-based compound semiconductor tends to cause dislocation looping, and AlGaN or GaN is particularly preferable.

また、下地層14aの膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlGa1―XN層が得られやすい。 Moreover, the film thickness of the underlayer 14a is preferably 0.1 μm or more, more preferably 0.5 μm or more, and most preferably 1 μm or more. An Al X Ga 1-X N layer with good crystallinity is more easily obtained when the thickness is increased.

下地層14aには、必要に応じて、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板11が導電性を有する場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子1の上下に電極を形成することができる。一方、基板11として絶縁性の材料を用いる場合には、発光素子1の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
If necessary, the underlayer 14a may be doped with n-type impurities within the range of 1 × 10 17 to 1 × 10 19 / cm 3 , but undoped (<1 × 10 17 / cm 3). ) And undoped is preferable in terms of maintaining good crystallinity.
For example, when the substrate 11 has conductivity, electrodes can be formed above and below the light emitting element 1 by doping the base layer 14a with a dopant to make it conductive. On the other hand, when an insulating material is used as the substrate 11, a chip structure in which the positive electrode and the negative electrode are provided on the same surface of the light emitting element 1 is employed. It is more preferable that the crystallinity is improved.
Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably Si and Ge are mentioned.

(n型コンタクト層)
n型コンタクト層14bは、III族窒化物化合物半導体からなる。n型コンタクト層14bは、下地層14aと同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、n型コンタクト層14bには、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
(N-type contact layer)
The n-type contact layer 14b is made of a group III nitride compound semiconductor. The n-type contact layer 14b is made of an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1), similarly to the base layer 14a. Preferably, it is configured.
The n-type contact layer 14b is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19. When it is contained at a concentration of / cm 3 , it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing the occurrence of cracks, and maintaining good crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge.

なお、下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1〜20μm、好ましくは0.5〜15μm、さらに好ましくは1〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。   The gallium nitride compound semiconductor constituting the base layer 14a and the n-type contact layer 14b preferably has the same composition, and the total film thickness thereof is 0.1 to 20 μm, preferably 0.5 to 15 μm, It is preferable to set in the range of 1 to 12 μm. When the film thickness is within this range, the crystallinity of the semiconductor is maintained well.

(n型クラッド層)
n型コンタクト層14bと発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を修復することできる。n型クラッド層14cは、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。n型クラッド層14cをGaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
(N-type cladding layer)
It is preferable to provide an n-type cladding layer 14c between the n-type contact layer 14b and the light emitting layer 15. By providing the n-type cladding layer 14c, it is possible to repair the deterioration of flatness generated on the outermost surface of the n-type contact layer 14b. The n-type cladding layer 14c can be formed of AlGaN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. Needless to say, when the n-type cladding layer 14c is made of GaInN, it is preferably larger than the band gap of GaInN of the light emitting layer 15.

n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
The film thickness of the n-type cladding layer 14c is not particularly limited, but is preferably in the range of 5 to 500 nm, more preferably in the range of 5 to 100 nm.
Further, the n-type doping concentration of the n-type cladding layer 14c is preferably in the range of 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably in the range of 1 × 10 18 to 1 × 10 19 / cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.

<発光層>
発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配されている。図1に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
<Light emitting layer>
As shown in FIG. 1, the light emitting layer 15 includes a barrier layer 15 a made of a gallium nitride compound semiconductor and a well layer 15 b made of a gallium nitride compound semiconductor containing indium, which are alternately stacked, and n A barrier layer 15a is disposed on the p-type semiconductor layer 14 side and the p-type semiconductor layer 16 side. In the example shown in FIG. 1, the light emitting layer 15 includes six barrier layers 15 a and five well layers 15 b that are alternately and repeatedly stacked, and the barrier layer 15 a is disposed on the uppermost layer and the lowermost layer of the light emitting layer 15. The well layer 15b is arranged between the barrier layers 15a.

障壁層15aとしては、例えば、井戸層15bよりもバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
As the barrier layer 15a, for example, a gallium nitride-based compound semiconductor such as Al c Ga 1-c N (0 ≦ c <0.3) having a larger band gap energy than the well layer 15b can be preferably used.
Furthermore, the well layer 15b can be formed using indium as the semiconductor gallium nitride-based compound containing, for example, can be used Ga 1-s In s N ( 0 <s <0.4) GaN such as indium.

発光層15全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。   The film thickness of the entire light emitting layer 15 is not particularly limited, but is preferably a film thickness that can obtain a quantum effect, that is, a critical film thickness. For example, the thickness of the light emitting layer 15 is preferably in the range of 1 to 500 nm, and more preferably around 100 nm. When the film thickness is in the above range, it contributes to an improvement in light emission output.

<p型半導体層>
p型半導体層16は、p型クラッド層16a及びp型コンタクト層16bから構成されている。なお、p型コンタクト層がp型クラッド層を兼ねる構成であってもよい。
<P-type semiconductor layer>
The p-type semiconductor layer 16 includes a p-type cladding layer 16a and a p-type contact layer 16b. The p-type contact layer may also serve as the p-type cladding layer.

(p型クラッド層)
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
(P-type cladding layer)
The p-type cladding layer 16a is not particularly limited as long as it has a composition larger than the band gap energy of the light emitting layer 15 and can confine carriers in the light emitting layer 15. Preferably, the Al d Ga 1-d is used. N (0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3). When the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.
The thickness of the p-type cladding layer 16a is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.

p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。 The p-type doping concentration of the p-type cladding layer 16a is preferably 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

(p型コンタクト層)
p型コンタクト層16bは、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力を高く維持できる点で好ましい。
(P-type contact layer)
The p-type contact layer 16b is a nitride containing at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). This is a gallium compound semiconductor layer. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see translucent electrode 17 described later).
Although the film thickness of the p-type contact layer 16b is not specifically limited, 10-500 nm is preferable, More preferably, it is 50-200 nm. When the film thickness is within this range, it is preferable in that the light emission output can be kept high.

また、p型コンタクト層16bは、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。 Further, when the p-type contact layer 16b contains a p-type dopant at a concentration in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , good ohmic contact can be maintained, cracking can be prevented, and good It is preferable at the point of crystalline maintenance, More preferably, it is the range of 5 * 10 < 19 > -5 * 10 < 20 > / cm < 3 >. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

なお、本発明の発光素子1を構成する半導体層20は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、III族元素としてGaを含有するIII族窒化物化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
In addition, the semiconductor layer 20 which comprises the light emitting element 1 of this invention is not limited to the thing of embodiment mentioned above.
For example, as the material of the semiconductor layer constituting the present invention, addition to the foregoing, for example, the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1 and X + Y + Z = 1, a symbol M represents a group V element different from nitrogen (N), and 0 ≦ A <1)) is known. Also in the present invention, these known gallium nitride compound semiconductors can be used without any limitation.
In addition, a group III nitride compound semiconductor containing Ga as a group III element can contain other group III elements in addition to Al, Ga, and In. If necessary, Ge, Si, Mg, Ca, Zn , Be, P, and As can also be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

<透光性正極>
透光性正極17は、p型半導体層16上に形成された透光性を有する電極である。
透光性正極17の材質としては、特に限定されず、ITO(In−SnO)、AZnO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−Ga)等の材料を用いることができる。また、透光性正極17としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、p型半導体層16上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
<Translucent positive electrode>
The translucent positive electrode 17 is an electrode having translucency formed on the p-type semiconductor layer 16.
The material of the translucent positive electrode 17 is not particularly limited, but ITO (In 2 O 3 —SnO 2 ), AZnO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), GZO (ZnO— A material such as Ga 2 O 3 ) can be used. Further, as the translucent positive electrode 17, any structure including a conventionally known structure can be used without any limitation.
The translucent positive electrode 17 may be formed so as to cover the entire surface on the p-type semiconductor layer 16, or may be formed in a lattice shape or a tree shape with a gap.

<正極ボンディングパッド>
正極ボンディングパッド18は、図2に示すように透光性正極17上に形成された略円形の電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
<Positive electrode bonding pad>
The positive electrode bonding pad 18 is a substantially circular electrode formed on the translucent positive electrode 17 as shown in FIG.
As the material of the positive electrode bonding pad 18, various structures using Au, Al, Ni, Cu and the like are well known, and those known materials and structures can be used without any limitation.
The thickness of the positive electrode bonding pad 18 is preferably in the range of 100 to 1000 nm. Further, in view of the characteristics of the bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode bonding pad 18 is more preferably 300 nm or more. Furthermore, it is preferable to set it as 500 nm or less from a viewpoint of manufacturing cost.

<負極>
負極19は、半導体層20を構成するn型半導体層14のn型コンタクト層14bに接するものである。このため、負極19は、図1および図2に示すように、発光層15、p型半導体層16、及びn型半導体層14の一部を除去してn型コンタクト層14bを露出させてなる露出領域14dの上に略円形状に形成されている。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
<Negative electrode>
The negative electrode 19 is in contact with the n-type contact layer 14 b of the n-type semiconductor layer 14 constituting the semiconductor layer 20. Therefore, as shown in FIGS. 1 and 2, the negative electrode 19 is formed by removing a part of the light emitting layer 15, the p-type semiconductor layer 16, and the n-type semiconductor layer 14 to expose the n-type contact layer 14b. A substantially circular shape is formed on the exposed region 14d.
As materials for the negative electrode 19, negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation.

ここで、本発明の発光素子の製造方法を説明するにあたり、最初に、発光素子の半導体層の製造装置および製造方法を説明する。
[発光素子の半導体層の製造装置]
図3は、本発明に係るIII族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。図3に示すIII族窒化物化合物半導体発光素子(以下、発光素子と略称することがある)の製造装置40は、発光素子のIII族元素としてGaを含有するIII族窒化物化合物半導体からなる半導体層を、基板11上に成膜するために用いられるものである。
Here, in explaining the manufacturing method of the light emitting element of the present invention, first, the manufacturing apparatus and manufacturing method of the semiconductor layer of the light emitting element will be described.
[Device for manufacturing semiconductor layer of light-emitting element]
FIG. 3 is a schematic view schematically showing an example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. A manufacturing apparatus 40 for a group III nitride compound semiconductor light emitting device (hereinafter sometimes abbreviated as a light emitting device) shown in FIG. 3 is a semiconductor made of a group III nitride compound semiconductor containing Ga as a group III element of the light emitting device. The layer is used to form a film on the substrate 11.

この発光素子の製造装置40は、図3に示すように、チャンバ41と、チャンバ41内に設置されたGaターゲット47aと、Gaターゲット47aをスパッタにより励起させるパワーを印加するパワー印加手段45と、チャンバ41内に設置されたドーパント元素からなるドーパントターゲット47bと、ドーパント励起手段46bとを備えている。   As shown in FIG. 3, the light emitting element manufacturing apparatus 40 includes a chamber 41, a Ga target 47 a installed in the chamber 41, a power applying unit 45 that applies power for exciting the Ga target 47 a by sputtering, A dopant target 47b made of a dopant element installed in the chamber 41 and a dopant excitation means 46b are provided.

また、図3に示すように、発光素子の製造装置40のチャンバ41内には、基板11をGaターゲット47aおよびドーパントターゲット47bに対向させて下向きに取り付けるための取り付け手段11bと、基板11を加熱するためのヒータ44とが備えられており、チャンバ41の外には、ヒータ44に導電接続されたマッチングボックス46cと、マッチングボックス46cに導電接続される電源48と、チャンバ41内の圧力を制御するポンプなどからなる圧力制御手段49a、49b、49cと、チャンバ41内にガスを供給するガス供給手段42a、42bとが備えられている。   In addition, as shown in FIG. 3, in the chamber 41 of the light emitting device manufacturing apparatus 40, the substrate 11 is attached to the Ga target 47a and the dopant target 47b so as to face downward, and the substrate 11 is heated. And a heater 44 for conducting the operation. Outside the chamber 41, a matching box 46c conductively connected to the heater 44, a power supply 48 conductively connected to the matching box 46c, and a pressure in the chamber 41 are controlled. Pressure control means 49 a, 49 b, 49 c composed of a pump or the like, and gas supply means 42 a, 42 b for supplying gas into the chamber 41.

Gaターゲット47aは、Ga元素を含有するものであり、Ga元素のみからなるものであってもよいし、他の元素を含むものであってもよく、成膜される半導体層の組成に対応する材料からなるものである。特に、AlやInなど、III族の元素をターゲットに混入させることにより、3元混晶や4元混晶を成膜することが可能である。また、本実施形態においては、Gaターゲット47aとして固体状のものを用いてもよいし、液状化されたものを用いてもよい。液状化されたGaターゲット47aとしては、全体が液状化されているものであってもよいし、表層のみが液状化した状態のものであってもよい。   The Ga target 47a contains a Ga element, may be composed of only the Ga element, or may contain other elements, and corresponds to the composition of the semiconductor layer to be deposited. It consists of materials. In particular, a ternary mixed crystal or a quaternary mixed crystal can be formed by mixing a group III element such as Al or In into a target. In the present embodiment, a solid target may be used as the Ga target 47a, or a liquefied one may be used. The liquefied Ga target 47a may be liquefied as a whole or in a state where only the surface layer is liquefied.

また、パワー印加手段45は、図3に示すように、Gaターゲット47aにパワーを供給するための電極43aと、電極43aに導電接続されたマッチングボックス46aと、マッチングボックス46aに導電接続される電源48とから構成されている。そして、Gaターゲット47aに印加されるパワーは、マッチングボックス46aに制御させることによって調整可能とされている。   Further, as shown in FIG. 3, the power applying means 45 includes an electrode 43a for supplying power to the Ga target 47a, a matching box 46a conductively connected to the electrode 43a, and a power source conductively connected to the matching box 46a. 48. The power applied to the Ga target 47a can be adjusted by controlling the matching box 46a.

また、本実施形態では、Gaターゲット47aに印加されるパワー(印加電力)が、パルスDC方式またはRF(高周波)方式により印加されるようになっている。なお、図3に示す製造装置40を用いてリアクティブスパッタ法により半導体層を成膜する場合には、成膜レートを容易にコントロールできる点から、印加電力をRF(高周波)方式とすることがより好ましい。また、図3に示す製造装置40を用いてリアクティブスパッタ法により半導体層を成膜する場合、DCで電場を連続してかけた状態にするとGaターゲット47aがチャージアップしてしまい、成膜レートを高くすることが困難になるので、印加電力を、パルス的にバイアスを与えるパルスDC方式とすることが好ましい。   In the present embodiment, the power (applied power) applied to the Ga target 47a is applied by a pulse DC method or an RF (high frequency) method. In the case where the semiconductor layer is formed by the reactive sputtering method using the manufacturing apparatus 40 shown in FIG. 3, the applied power is set to the RF (high frequency) method because the film formation rate can be easily controlled. More preferred. Further, when the semiconductor layer is formed by the reactive sputtering method using the manufacturing apparatus 40 shown in FIG. 3, the Ga target 47a is charged up when the electric field is continuously applied by DC, and the film formation rate is increased. Therefore, it is preferable to use a pulsed DC system in which the applied power is biased in a pulsed manner.

また、ドーパント励起手段46bは、ビーム状とした荷電粒子によりドーパントターゲット47bを励起させるものであり、電子線またはイオンビームである。   The dopant excitation means 46b excites the dopant target 47b with beam-shaped charged particles, and is an electron beam or an ion beam.

図3に示す発光素子の製造装置40において、ドーパントターゲット47bを構成するドーパント元素としては、Si、Ge、Sn、Mgなどを挙げることができ、特に限定されないが、成膜される半導体層がn型半導体層である場合にはSiであることが好ましく、成膜される半導体層がp型半導体層である場合にはMgであることが好ましい。   In the light emitting element manufacturing apparatus 40 shown in FIG. 3, examples of the dopant element constituting the dopant target 47b include Si, Ge, Sn, Mg, and the like. In the case of a type semiconductor layer, Si is preferable, and in the case where the semiconductor layer to be formed is a p-type semiconductor layer, Mg is preferable.

[発光素子の半導体層の製造方法]
本実施形態では、図3に示す製造装置40を用いる発光素子の製造方法の一例として、リアクティブスパッタ法によって基板11上に発光素子の半導体層を成膜する方法を例に挙げて説明する。
図3に示す製造装置40を用いてスパッタ法によって基板11上に発光素子の半導体層を成膜するには、まず、圧力制御手段49a、49b、49cによって、チャンバ41内の圧力を所定の圧力にするとともに、ガス供給手段42a、42bを用いて、チャンバ41内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、チャンバ41内を所定の雰囲気とする。
[Method for Manufacturing Semiconductor Layer of Light-Emitting Element]
In the present embodiment, a method for forming a semiconductor layer of a light emitting element on a substrate 11 by reactive sputtering will be described as an example of a method for manufacturing a light emitting element using the manufacturing apparatus 40 shown in FIG.
In order to form a semiconductor layer of a light emitting element on the substrate 11 by sputtering using the manufacturing apparatus 40 shown in FIG. 3, first, the pressure in the chamber 41 is set to a predetermined pressure by the pressure control means 49a, 49b, 49c. At the same time, the gas supply means 42a and 42b are used to supply argon gas and an active gas made of a nitride raw material into the chamber 41 at a predetermined supply amount, respectively, so that the chamber 41 has a predetermined atmosphere.

チャンバ41内の圧力は、0.3Pa以上とすることが好ましい。チャンバ41内の圧力を0.3Pa未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板11上に付着する虞がある。また、チャンバ41内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。   The pressure in the chamber 41 is preferably 0.3 Pa or higher. If the pressure in the chamber 41 is less than 0.3 Pa, the abundance of nitrogen becomes too small, and the sputtered metal may adhere to the substrate 11 without becoming nitride. Further, the upper limit of the pressure in the chamber 41 is not particularly limited, but it is necessary to suppress the pressure to such a level that plasma can be generated.

また、本実施形態で活性ガスとして用いる窒化物原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素(N)は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素(N)を用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度が得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアより反応速度は低いものの工業生産的に利用可能な程度の十分な成膜速度を得ることができる。このため、装置コストとの兼ね合いを考えると、活性ガスとしては窒素(N)が最も好適である。
Moreover, as a nitride raw material used as an active gas in the present embodiment, generally known nitrogen compounds can be used without any limitation, but ammonia and nitrogen (N 2 ) are easy to handle. It is preferable because it is relatively inexpensive and available.
Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because of its high reactivity and toxicity, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
When nitrogen (N 2 ) is used, a simple apparatus can be used, but a high reaction rate cannot be obtained. However, if the nitrogen is decomposed by an electric field, heat, or the like and then introduced into the apparatus, a sufficient film formation rate that can be used for industrial production can be obtained although the reaction rate is lower than that of ammonia. For this reason, considering the balance with the apparatus cost, nitrogen (N 2 ) is most preferable as the active gas.

次いで、ヒータ台44内に設けられた図示略の加熱手段によってヒータ台44を発熱させ、基板11を所定の温度、つまり、基板11上に成長される半導体層に最適な成長温度となるように加温する。
半導体層を成膜する時の基板11の温度は、室温〜1200℃の範囲とすることが好ましく、300〜1000℃の範囲とすることがより好ましく、500〜800℃の範囲とすることが最も好ましい。なお、ここでの室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、0〜30℃の範囲である。
基板11の温度が上記下限未満だと、基板11上でのマイグレーションが抑制され、結晶性の良い半導体層の結晶を成膜することができない場合がある。また、基板11の温度が上記上限を超えると、半導体層の結晶が分解する虞がある。
Next, the heater table 44 is heated by heating means (not shown) provided in the heater table 44 so that the substrate 11 has a predetermined temperature, that is, an optimum growth temperature for a semiconductor layer grown on the substrate 11. Warm up.
The temperature of the substrate 11 when forming the semiconductor layer is preferably in the range of room temperature to 1200 ° C, more preferably in the range of 300 to 1000 ° C, and most preferably in the range of 500 to 800 ° C. preferable. In addition, although room temperature here is temperature influenced also by the environment of a process, etc., as specific temperature, it is the range of 0-30 degreeC.
When the temperature of the substrate 11 is lower than the lower limit, migration on the substrate 11 is suppressed, and a crystal of a semiconductor layer with good crystallinity may not be formed. Further, if the temperature of the substrate 11 exceeds the above upper limit, the crystals of the semiconductor layer may be decomposed.

そして、基板11が加温された状態で、マッチングボックス46aを介して電極43aに電流を供給し、Gaターゲット47aにパワーを印加してGaターゲット47aを励起させるとともに、ドーパント励起手段46bによりドーパントターゲット47bを励起させる。また、ヒータ台44に電流を供給して、基板11にバイアスを印加する。   Then, while the substrate 11 is heated, current is supplied to the electrode 43a through the matching box 46a, power is applied to the Ga target 47a to excite the Ga target 47a, and dopant target by the dopant excitation means 46b. 47b is excited. Further, a current is supplied to the heater base 44 to apply a bias to the substrate 11.

このことにより、チャンバ41内の気相中には、Gaターゲット47aからGaの粒子を含む粒子が飛び出し、ドーパントターゲット47bからはドーパント元素の粒子が飛び出す。そして、気相中のGa粒子やドーパント元素の粒子などが、ヒータ台44に取り付けられた基板11の表面にぶつかるように供給されて堆積されることにより、基板11上に半導体層が成膜される。   As a result, particles containing Ga particles are ejected from the Ga target 47a into the gas phase in the chamber 41, and dopant element particles are ejected from the dopant target 47b. Then, Ga particles in the gas phase, dopant element particles and the like are supplied and deposited so as to collide with the surface of the substrate 11 attached to the heater base 44, thereby forming a semiconductor layer on the substrate 11. The

ここで、本実施形態では、気相中に供給されるGaおよびドーパント元素の粒子の量を変化させることにより、半導体層を成膜している際の気相中におけるGa元素とドーパント元素との比を制御することが望ましい。
気相中に供給されるGaおよびドーパント元素の粒子の量は、成膜される半導体層の結晶中におけるGaとドーパント元素との比と一致するので、気相中に供給されるGaおよびドーパント元素の粒子の量を制御することにより、成膜される半導体層の結晶中のドーピング濃度を制御できる。
Here, in this embodiment, by changing the amount of Ga and dopant element particles supplied to the gas phase, the Ga element and the dopant element in the gas phase when the semiconductor layer is formed are changed. It is desirable to control the ratio.
Since the amount of Ga and dopant element particles supplied in the gas phase matches the ratio of Ga and dopant element in the crystal of the semiconductor layer to be deposited, Ga and dopant element supplied in the gas phase By controlling the amount of the particles, the doping concentration in the crystal of the semiconductor layer to be formed can be controlled.

ドーパント元素がSiである場合には、半導体層を成膜している際の気相中におけるGa元素とSi元素との比が(Ga元素:Si元素)1:0.001〜1:0.00001の範囲となるように制御することが望ましい。
また、ドーパント元素がMgである場合には、半導体層を成膜している際の気相中におけるGa元素とMg元素との比が(Ga元素:Mg元素)1:0.01〜1:0.0001の範囲となるように制御することが望ましい。
When the dopant element is Si, the ratio of Ga element to Si element in the gas phase when the semiconductor layer is formed is (Ga element: Si element) 1: 0.001 to 1: 0. It is desirable to control to be in the range of 00001.
When the dopant element is Mg, the ratio of Ga element to Mg element in the gas phase when the semiconductor layer is formed is (Ga element: Mg element) 1: 0.01 to 1: It is desirable to control to be in the range of 0.0001.

半導体層を成膜している際の気相中におけるGa元素の粒子の量は、Gaターゲット47aに印加されるパワー密度を電源48に制御させることによって調整可能とされている。また、Ga元素の粒子の量は、チャンバ41内の気圧、チャンバ41内に供給されるガスの種類、チャンバ41内に供給されるガスとして混合ガスを用いる場合には混合ガスの混合比、Gaターゲット47aに掛ける磁場の強度、プラズマを閉じ込める磁場の形状、印加電力がRFの場合は周波数、印加電力がパルスDCの場合はデューティ比などによっても制御することができる。   The amount of Ga element particles in the gas phase during the formation of the semiconductor layer can be adjusted by causing the power source 48 to control the power density applied to the Ga target 47a. In addition, the amount of Ga element particles includes the atmospheric pressure in the chamber 41, the type of gas supplied into the chamber 41, the mixture ratio of the mixed gas when a mixed gas is used as the gas supplied into the chamber 41, Ga It can also be controlled by the intensity of the magnetic field applied to the target 47a, the shape of the magnetic field confining the plasma, the frequency when the applied power is RF, and the duty ratio when the applied power is pulsed DC.

また、半導体層を成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段46bにより制御される。制御するためのパラメータとしては、ドーパントターゲット47bに注入される荷電粒子の密度、速度、種類、粒子線の断面積、断面形状などである。
例えば、ドーパントターゲット47bを電子線によって励起させる場合には、主に加速電圧と電流量によって制御を行う。また、ドーパントターゲット47bをイオンビームによって励起させる場合には、主に加速電圧とイオン密度によって制御を行う。
電子線の発生には、一般的に用いられるフィラメントなどが適している。また、イオンビームは、気体をプラズマクラッキングして発生させることが多い。イオンビームに用いる元素としては、ある程度の原子量を持ち、化学的に活性でない元素が望ましい。最適な元素としては、例えば、Ne、Ar、Kr、Xeなどの、He以外の希ガス類が挙げられる。原子量の小さい元素だと、衝突の際の力積が小さいので、ドーパントターゲット47bからドーパント元素を充分に叩き出すことができない場合がある。また、イオンビームに用いる元素として、酸素などの化学的に活性な元素を用いると、ドーパントターゲット47bの表面に被膜を形成してしまう可能性がある。
Further, the amount of the dopant element particles in the gas phase during the formation of the semiconductor layer is controlled by the dopant excitation means 46b. The parameters to be controlled are the density, speed, type, charged particle beam cross-sectional area, cross-sectional shape, etc. of charged particles injected into the dopant target 47b.
For example, when the dopant target 47b is excited by an electron beam, the control is mainly performed by the acceleration voltage and the current amount. Further, when the dopant target 47b is excited by an ion beam, the control is mainly performed by the acceleration voltage and the ion density.
A generally used filament or the like is suitable for generating an electron beam. In many cases, the ion beam is generated by plasma cracking of a gas. As an element used for an ion beam, an element having a certain atomic weight and not chemically active is desirable. Examples of the optimum element include rare gases other than He, such as Ne, Ar, Kr, and Xe. If the element has a small atomic weight, the impulse at the time of collision is small, so that the dopant element may not be sufficiently knocked out from the dopant target 47b. Further, when a chemically active element such as oxygen is used as an element used for the ion beam, a film may be formed on the surface of the dopant target 47b.

また、半導体層を成膜している際のスパッタ装置40のGaターゲット47a周辺の温度が29℃以上であると、Gaは融点が29℃である低融点の金属であるため、Gaターゲット47aが液体状となる場合がある。また、半導体層を成膜している際のスパッタ装置40のGaターゲット47a周辺の温度が29℃未満である場合には、Gaターゲット47aは固体状となる。   Further, when the temperature around the Ga target 47a of the sputtering apparatus 40 when the semiconductor layer is formed is 29 ° C. or higher, Ga is a low melting point metal having a melting point of 29 ° C. May be liquid. Further, when the temperature around the Ga target 47a of the sputtering apparatus 40 when the semiconductor layer is formed is less than 29 ° C., the Ga target 47a becomes solid.

半導体層を成膜している際に、Gaターゲット47aが固体状である場合には、Gaターゲット47aの少なくとも表層を液状化させることが好ましい。
Gaターゲット47aを液状化させる方法としては、例えば、配管内に水を流通させることによりGaターゲット47aの温度を制御できるターゲット皿に、Gaターゲット47aを載置し、水温を変化させる方法や、ヒータによって基板11を加熱する際の輻射熱をGaターゲット47aに照射させる方法などが挙げられる。
When forming the semiconductor layer, when the Ga target 47a is solid, it is preferable to liquefy at least the surface layer of the Ga target 47a.
As a method for liquefying the Ga target 47a, for example, a method of changing the water temperature by placing the Ga target 47a on a target dish capable of controlling the temperature of the Ga target 47a by circulating water in the pipe, or a heater And a method of irradiating the Ga target 47a with radiant heat when the substrate 11 is heated.

また、Gaターゲット47aを液状化させる他の方法としては、Gaターゲット47aを加熱手段によって加熱する方法を挙げることができる。この場合に用いる加熱手段としては特に限定されず、電熱ヒータ等、適宜選択して用いることができる。   Further, as another method for liquefying the Ga target 47a, a method of heating the Ga target 47a with a heating means can be mentioned. The heating means used in this case is not particularly limited, and an electric heater or the like can be appropriately selected and used.

また、本実施形態では、Gaターゲット47aに印加するパワーを0.1W/cm〜100W/cmの範囲とすることが好ましく、1W/cm〜50W/cmの範囲とすることがより好ましく、1.5W/cm〜50W/cmの範囲とすることが最も好ましい。
Gaターゲット47aに印加するパワーを上記範囲とすることにより、大きなパワーの反応種が生成することができ、また、この反応種を高い運動エネルギーで基板11へ供給することができる。このことにより、基板11上におけるマイグレーションが活発になり、成膜される半導体層が、その下地となる層の結晶性を引き継がないように転位をループ化させるのが容易になる。
Further, in the present embodiment, more it is preferably in the range of power applied to the Ga target 47a of 0.1W / cm 2 ~100W / cm 2 , 1W / cm 2 ~50W / cm 2 range preferably, and most preferably in the range of 1.5W / cm 2 ~50W / cm 2 .
By setting the power applied to the Ga target 47a within the above range, a reactive species having a large power can be generated, and this reactive species can be supplied to the substrate 11 with high kinetic energy. As a result, migration on the substrate 11 becomes active, and it becomes easy to loop dislocations so that the deposited semiconductor layer does not inherit the crystallinity of the underlying layer.

また、本実施形態において半導体層を成膜する際の成膜レートは、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜レートが0.01nm/s未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが10nm/sを超えると、良好な膜を得ることが困難となる。   In the present embodiment, the film formation rate when forming the semiconductor layer is preferably in the range of 0.01 nm / s to 10 nm / s. If the film formation rate is less than 0.01 nm / s, the film formation process takes a long time, and waste is increased in industrial production. Further, when the film formation rate exceeds 10 nm / s, it is difficult to obtain a good film.

本実施形態の製造方法では、Ga元素を含有するGaターゲット47aとドーパント元素からなるドーパントターゲット47bとを用い、Gaターゲット47aをスパッタにより励起させると同時に、ドーパントターゲット47bを電子線またはイオンビームであるビーム状とした荷電粒子を発生させるドーパント励起手段46bにより励起させて、半導体層の少なくとも一部を形成するので、成膜される半導体層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するIII族窒化物化合物半導体発光素子を製造できる。   In the manufacturing method of the present embodiment, a Ga target 47a containing a Ga element and a dopant target 47b made of a dopant element are used to excite the Ga target 47a by sputtering, and at the same time, the dopant target 47b is an electron beam or an ion beam. Since at least a part of the semiconductor layer is formed by being excited by the dopant excitation means 46b that generates charged particles in the form of a beam, the doping concentration of the dopant element in the crystal of the semiconductor layer to be formed can be easily optimized. Even if the films are continuously formed, the doping concentration can be kept constant, and a group III nitride compound semiconductor light emitting device having stable characteristics can be manufactured.

しかも、本実施形態の製造方法は、MOCVD法やMBE法により成膜する場合と比較して、成膜レートを高くすることができ、高速で効率よく成膜することができる。さらに、製造時間が短縮されることにより、チャンバ内に不純物が入り込むのを最小限に抑制することができ、汚染の少ない良好な半導体層を得ることができる。
また、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を用いたので、得られた半導体層の結晶性が良好で均一なものとなる。
In addition, the manufacturing method of the present embodiment can increase the film formation rate compared to the case where the film is formed by the MOCVD method or the MBE method, and the film can be formed efficiently at high speed. Further, by reducing the manufacturing time, impurities can be prevented from entering the chamber to a minimum, and a good semiconductor layer with little contamination can be obtained.
Further, in the manufacturing method of the present embodiment, since the reactive sputtering method for supplying an active gas made of a nitride material into the chamber is used, the crystallinity of the obtained semiconductor layer becomes good and uniform.

また、本実施形態の製造方法において、Gaターゲット47aの少なくとも表層を液状化する場合、高エネルギーを有する粒子を取り出して基板11上に供給することができるので、基板11上に、結晶性の良好なIII族窒化物半導体からなる半導体層を、より高効率で成長させることができる。
また、Gaターゲット47aの少なくとも表層を液状化させる場合、Gaターゲット47aを部分的に偏ること無く均一に使用することができるので、Gaターゲット47aを構成している材料を効率良く使用することができる。
Further, in the manufacturing method of the present embodiment, when at least the surface layer of the Ga target 47a is liquefied, particles having high energy can be taken out and supplied onto the substrate 11, so that the crystallinity is good on the substrate 11. A semiconductor layer made of a group III nitride semiconductor can be grown with higher efficiency.
Further, when at least the surface layer of the Ga target 47a is liquefied, the Ga target 47a can be used uniformly without being partially biased, so that the material constituting the Ga target 47a can be used efficiently. .

なお、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を例に挙げて説明したが、本発明はリアクティブスパッタ法に限定されるものではない。   In the manufacturing method of the present embodiment, the reactive sputtering method for supplying an active gas made of a nitride material into the chamber has been described as an example, but the present invention is not limited to the reactive sputtering method. .

[発光素子の製造方法]
図1に示す発光素子1を製造するには、まず、基板11上に半導体層20の形成された図4に示す積層半導体10を形成する。図4に示す積層半導体10を形成するには、まず、基板11を用意する。基板11は、前処理を施してから使用することが望ましい。
基板11の前処理としては、例えば、基板11としてシリコンからなる基板11を用いる場合には、よく知られたRCA洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。
[Method for Manufacturing Light-Emitting Element]
In order to manufacture the light emitting element 1 shown in FIG. 1, first, the laminated semiconductor 10 shown in FIG. 4 in which the semiconductor layer 20 is formed is formed on the substrate 11. In order to form the laminated semiconductor 10 shown in FIG. 4, first, the substrate 11 is prepared. It is desirable to use the substrate 11 after pretreatment.
As the pretreatment of the substrate 11, for example, when the substrate 11 made of silicon is used as the substrate 11, a wet method such as a well-known RCA cleaning method is performed and the surface is hydrogen-terminated. be able to. This stabilizes the film forming process.

また、基板11の前処理は、例えば、スパッタ装置のチャンバ内に基板11を配置し、中間層12を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板11をArやNのプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ArガスやNガスなどのプラズマを基板11の表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。 Further, the pretreatment of the substrate 11 may be performed, for example, by a method in which the substrate 11 is placed in a chamber of a sputtering apparatus and sputtering is performed before the intermediate layer 12 is formed. Specifically, a pretreatment for cleaning the surface can be performed by exposing the substrate 11 to plasma of Ar or N 2 in the chamber. By causing plasma such as Ar gas or N 2 gas to act on the surface of the substrate 11, organic substances and oxides attached to the surface of the substrate 11 can be removed. In this case, if a voltage is applied between the substrate 11 and the chamber without applying power to the target, the plasma particles efficiently act on the substrate 11.

基板11に前処理を行なった後、基板11上に、スパッタ法によって、図4に示す中間層12を成膜する。
その後、上述した半導体層の製造方法に準じて、中間層12の成膜された基板11上に、上述した図3に示す発光素子の製造装置40を用いるリアクティブスパッタ法によって、図4に示すn型半導体層14の下地層14aとn型コンタクト層14bとを連続して成膜する。
After pre-processing the substrate 11, the intermediate layer 12 shown in FIG. 4 is formed on the substrate 11 by sputtering.
Then, in accordance with the semiconductor layer manufacturing method described above, the reactive sputtering method using the light emitting element manufacturing apparatus 40 shown in FIG. 3 described above is performed on the substrate 11 on which the intermediate layer 12 is formed as shown in FIG. A base layer 14a and an n-type contact layer 14b of the n-type semiconductor layer 14 are continuously formed.

まず、チャンバ41内に、中間層12の成膜された基板11と、Gaターゲット47aと、ドーパント元素からなるドーパントターゲット47bとが設置された図3に示す製造装置40を用意する。ここでのドーパント元素は、n型コンタクト層14bを成膜する際、または、下地層14aおよびn型コンタクト層14bを成膜する際に用いるSi、GeおよびSn等のn型不純物である。   First, the manufacturing apparatus 40 shown in FIG. 3 in which the substrate 11 on which the intermediate layer 12 is formed, the Ga target 47a, and the dopant target 47b made of a dopant element are installed in the chamber 41 is prepared. The dopant element here is an n-type impurity such as Si, Ge, or Sn used when forming the n-type contact layer 14b or when forming the base layer 14a and the n-type contact layer 14b.

次いで、チャンバ41内の圧力を所定の圧力にするとともに、チャンバ41内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、下地層14aを成膜するためのチャンバ41内を所定の雰囲気とし、基板11を所定の温度に加温する。
ここで、下地層14aを成膜する際の基板11の温度、つまり、下地層14aの成長温度は、800℃以上とすることが好ましい。これは、下地層14aを成膜する際の基板11の温度を高くすることによって原子のマイグレーションを生じやすくし、転位のループ化を容易に進行させるためである。なお、下地層14aを成膜する際の基板11の温度は、結晶の分解する温度よりも低温にする必要があるため、1200℃未満とすることが好ましい。下地層14aを成膜する際の基板11の温度が上記温度範囲内であれば、結晶性の良い下地層14aが得られる。
Next, the pressure in the chamber 41 is set to a predetermined pressure, and an argon gas and an active gas made of a nitride raw material are supplied into the chamber 41 at predetermined supply amounts, respectively, and a chamber for forming the base layer 14a is formed. The inside of 41 is set to a predetermined atmosphere, and the substrate 11 is heated to a predetermined temperature.
Here, it is preferable that the temperature of the substrate 11 when forming the base layer 14a, that is, the growth temperature of the base layer 14a, be 800 ° C. or higher. This is because by increasing the temperature of the substrate 11 when forming the base layer 14a, atom migration is easily caused, and dislocation looping easily proceeds. Note that the temperature of the substrate 11 when forming the base layer 14a needs to be lower than the temperature at which the crystal decomposes, and is preferably less than 1200 ° C. If the temperature of the substrate 11 when forming the underlayer 14a is within the above temperature range, the underlayer 14a with good crystallinity can be obtained.

ここで、下地層14aとしてアンドープの半導体層を成膜する場合には、ドーパントターゲット47bを励起させずに、Gaターゲット47aとチャンバ41に所定の電力を導入してGaターゲット47aのスパッタリングを行うと共に、基板11を支えているヒータ台44とグラウンドとの間にバイアス電圧を印加し、同時にヒータに通電して基板11の加熱を行って、基板11の中間層12上に所定の成膜レートで下地層14aを成膜する。   Here, when an undoped semiconductor layer is formed as the base layer 14a, the Ga target 47a is sputtered by introducing predetermined power into the Ga target 47a and the chamber 41 without exciting the dopant target 47b. A bias voltage is applied between the heater base 44 supporting the substrate 11 and the ground, and simultaneously the heater is energized to heat the substrate 11, and the intermediate layer 12 of the substrate 11 is heated at a predetermined film formation rate. A base layer 14a is formed.

また、下地層14aとしてドープされた半導体層を成膜する場合には、Gaターゲットとチャンバに所定の電力を導入してGaターゲットのスパッタリングを行うと共に、ドーパント励起手段46bによりドーパントターゲット47bを励起させ、基板11を支えているヒータ台44とグラウンドとの間にバイアス電圧を印加し、同時にヒータに通電して基板11の加熱を行って、中間層12上に所定の成膜レートで下地層14aを成膜する。   In addition, when a doped semiconductor layer is formed as the underlayer 14a, a predetermined power is introduced into the Ga target and the chamber to perform sputtering of the Ga target, and the dopant target 47b is excited by the dopant excitation means 46b. A bias voltage is applied between the heater base 44 supporting the substrate 11 and the ground, and simultaneously the heater is energized to heat the substrate 11 so that the base layer 14a is formed on the intermediate layer 12 at a predetermined film formation rate. Is deposited.

下地層14aを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段46bにより制御される。   The amount of dopant element particles in the gas phase during the formation of the underlayer 14a is controlled by the dopant excitation means 46b.

続いて、ドープされた半導体層からなる下地層14aを成膜する場合と同様にして、チャンバ41内をn型コンタクト層14bを成膜するための所定の雰囲気とし、下地層14aの形成された基板11を所定の温度に加温する。n型コンタクト層14bの成膜温度は下地層14aと同様である。そして、ドープされた半導体層からなる下地層14aを成膜する場合と同様に、Gaターゲット47aおよびドーパントターゲット47bを励起させて、基板11の下地層14a上に所定の成膜レートでn型コンタクト層14bを成膜する。   Subsequently, in the same manner as when the base layer 14a made of a doped semiconductor layer is formed, the inside of the chamber 41 is set to a predetermined atmosphere for forming the n-type contact layer 14b, and the base layer 14a is formed. The substrate 11 is heated to a predetermined temperature. The deposition temperature of the n-type contact layer 14b is the same as that of the base layer 14a. Then, similarly to the case where the underlayer 14a made of a doped semiconductor layer is formed, the Ga target 47a and the dopant target 47b are excited to form an n-type contact on the underlayer 14a of the substrate 11 at a predetermined film formation rate. Layer 14b is deposited.

n型コンタクト層14bを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段46bにより制御される。   The amount of dopant element particles in the gas phase during the formation of the n-type contact layer 14b is controlled by the dopant excitation means 46b.

なお、下地層14aがドープされた半導体層であって、下地層14aとn型コンタクト層14bとで、使用するGaターゲット47aおよびドーパントターゲット47bが同じである場合や、下地層14aがアンドープの半導体層であって、下地層14aとn型コンタクト層14bとで、使用するGaターゲット47aが同じである場合には、下地層14aとn型コンタクト層14bとを連続して成膜することができ、好ましいが、下地層14aとn型コンタクト層14bとで、使用するGaターゲット47aおよびドーパントターゲット47bが異なっていてもよい。   It is to be noted that the base layer 14a is a doped semiconductor layer, and the base layer 14a and the n-type contact layer 14b have the same Ga target 47a and dopant target 47b, or the base layer 14a is an undoped semiconductor. When the Ga target 47a used is the same for the underlayer 14a and the n-type contact layer 14b, the underlayer 14a and the n-type contact layer 14b can be continuously formed. Although preferable, the Ga target 47a and the dopant target 47b to be used may be different between the base layer 14a and the n-type contact layer 14b.

次いで、n型半導体層14のn型クラッド層14c、障壁層15aと井戸層15bとからなる発光層15、p型半導体層16のp型クラッド層16aを、膜厚制御性の観点で好ましいMOCVD(有機金属化学気相成長法)法で成膜する。   Next, the n-type cladding layer 14c of the n-type semiconductor layer 14, the light-emitting layer 15 including the barrier layer 15a and the well layer 15b, and the p-type cladding layer 16a of the p-type semiconductor layer 16 are preferably MOCVD from the viewpoint of film thickness controllability. The film is formed by the (metal organic chemical vapor deposition method) method.

MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。 In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source that is a group V source.

また、ドーパント元素のn型不純物には、Si原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のn型不純物には、Mg原料として例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いることができる。
In addition, as the n-type impurity of the dopant element, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germane gas (GeH 4 ) is used as a Ge raw material, and tetramethyl germanium ((CH 3 ) 4 Ge ) And tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
For the n-type impurity of the dopant element, for example, biscyclopentadienylmagnesium (Cp 2 Mg) or bisethylcyclopentadienylmagnesium (EtCp 2 Mg) can be used as the Mg raw material.

次いで、p型半導体層16のp型クラッド層16a上に、上述した図3に示す発光素子の製造装置40を用いるリアクティブスパッタ法によって、p型半導体層16のp型コンタクト層16bを成膜する。   Next, the p-type contact layer 16b of the p-type semiconductor layer 16 is formed on the p-type cladding layer 16a of the p-type semiconductor layer 16 by reactive sputtering using the above-described light emitting device manufacturing apparatus 40 shown in FIG. To do.

p型半導体層16のp型コンタクト層16bは、ドーパントターゲット47bのドーパント元素としてMg等のp型不純物を用いて行なう。より詳細には、チャンバ41内を、p型コンタクト層16bを成膜するための所定の雰囲気とし、p型クラッド層16aまでの各層の形成された基板11を所定の温度に加温する。そして、マッチングボックス46aを介して電極43aに所定の電流を供給し、Gaターゲット47aにパワーを印加してGaターゲット47aを励起させるとともに、ドーパント励起手段46bによりドーパントターゲット47bを励起させる。さらに、ヒータ台44に電流を供給して、基板11にバイアスを印加し、所定の成膜レートでp型コンタクト層16bを成膜する。   The p-type contact layer 16b of the p-type semiconductor layer 16 is performed using a p-type impurity such as Mg as a dopant element of the dopant target 47b. More specifically, the inside of the chamber 41 is set to a predetermined atmosphere for forming the p-type contact layer 16b, and the substrate 11 on which the layers up to the p-type cladding layer 16a are formed is heated to a predetermined temperature. Then, a predetermined current is supplied to the electrode 43a through the matching box 46a, power is applied to the Ga target 47a to excite the Ga target 47a, and the dopant target 47b is excited by the dopant excitation means 46b. Further, a current is supplied to the heater base 44, a bias is applied to the substrate 11, and the p-type contact layer 16b is formed at a predetermined film formation rate.

ここで、p型コンタクト層16bを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段46bにより制御される。   Here, the amount of the dopant element particles in the gas phase when the p-type contact layer 16b is formed is controlled by the dopant excitation means 46b.

このようにして得られた図4に示す積層半導体10のp型コンタクト層16b上に、フォトリソグラフィー法を用いて透光性正極17および正極ボンディングパッド18を順次形成する。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させる。
その後、露出領域14d上に、フォトリソグラフィー法を用いて負極19を形成することにより、図1および図2に示す発光素子1が得られる。
The translucent positive electrode 17 and the positive electrode bonding pad 18 are sequentially formed on the p-type contact layer 16b of the laminated semiconductor 10 shown in FIG. 4 thus obtained by using a photolithography method.
Next, the exposed region 14d on the n-type contact layer 14b is exposed by dry etching the laminated semiconductor 10 on which the translucent positive electrode 17 and the positive electrode bonding pad 18 are formed.
Thereafter, the negative electrode 19 is formed on the exposed region 14d using a photolithography method, whereby the light emitting device 1 shown in FIGS. 1 and 2 is obtained.

本実施形態の発光素子は、半導体層20のうち、n型半導体層14の下地層14aおよびn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bとが図3に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜されたものであるので、生産性に優れたものとなる。
また、本実施形態の発光素子は、n型半導体層14の下地層14aおよびn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bのうちの、ドープされた半導体層からなる層における結晶中のドーパント元素のドーピング濃度が最適な濃度であるものとなる。従って、本実施形態の発光素子1は、安定した特性を有するものとなる。
In the light emitting device of this embodiment, among the semiconductor layers 20, the base layer 14a and the n type contact layer 14b of the n type semiconductor layer 14 and the p type contact layer 16b of the p type semiconductor layer 16 are shown in FIG. Since the film is formed by the above-described sputtering method using this manufacturing apparatus, the productivity is excellent.
In addition, the light emitting device of this embodiment is a layer made of a doped semiconductor layer among the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16. In this case, the doping concentration of the dopant element in the crystal is the optimum concentration. Therefore, the light emitting device 1 of the present embodiment has stable characteristics.

また、本実施形態の製造方法では、n型半導体層14の下地層14aおよびn型コンタクト層14bをスパッタ法で成膜している。このため、製造設備を簡便で安価なものとすることができるとともに、安定して生産でき、優れた再現性が得られる。   In the manufacturing method of the present embodiment, the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 are formed by sputtering. For this reason, while being able to make a manufacturing facility simple and cheap, it can produce stably and the outstanding reproducibility is obtained.

なお、本実施形態では、発光素子1の半導体層20のうち、n型半導体層14の下地層14aおよびn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bのみを図3に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜したが、本発明は上述した例に限定されるものではなく、半導体層20のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよい。
例えば、本実施形態では、n型半導体層14のn型クラッド層14cやp型半導体層16のp型クラッド層16aをMOCVD法で成膜したが、n型クラッド層14cやp型クラッド層16aも本発明のスパッタ法によって成膜できる。
In the present embodiment, only the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16 among the semiconductor layers 20 of the light emitting element 1 are shown in FIG. However, the present invention is not limited to the above-described example, and at least a part of the semiconductor layer 20 is formed by the sputtering method of the present invention. It only has to be.
For example, in the present embodiment, the n-type cladding layer 14c of the n-type semiconductor layer 14 and the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed by MOCVD, but the n-type cladding layer 14c and the p-type cladding layer 16a are formed. Can also be formed by the sputtering method of the present invention.

また、本発明の発光素子1は、半導体層20のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよく、半導体層20の成膜は、本発明のスパッタ法と、従来のスパッタ法、MOCVD法(有機金属化学気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エピタキシー法)等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。   The light-emitting element 1 of the present invention only needs to be formed at least part of the semiconductor layer 20 by the sputtering method of the present invention. The semiconductor layer 20 is formed by the sputtering method of the present invention and the conventional method. Performed in combination with any method capable of growing a semiconductor layer, such as sputtering, MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. May be.

なお、本発明のIII族窒化物化合物半導体は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、HBTやHEMT等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るIII族窒化物化合物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。   The group III nitride compound semiconductor of the present invention can be used for a photoelectric conversion element such as a laser element or a light receiving element, or an electronic device such as HBT or HEMT, in addition to the above light emitting element. Many of these semiconductor devices have various structures, and the structure of the group III nitride compound semiconductor light emitting device according to the present invention is not limited at all including these known device structures.

[ランプ]
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
[lamp]
The lamp of the present invention uses the light emitting device of the present invention.
As a lamp | ramp of this invention, the thing formed by combining the light emitting element of this invention and fluorescent substance can be mentioned, for example. A lamp in which a light emitting element and a phosphor are combined can have a configuration well known to those skilled in the art by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted in the lamp of the present invention without any limitation.

例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。   For example, by appropriately selecting the phosphor used for the lamp, it becomes possible to obtain light emission having a longer wavelength than the light emitting element, and by mixing the emission wavelength of the light emitting element itself with the wavelength converted by the phosphor. A lamp that emits white light can also be used.

図5は、本発明に係るIII族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図5に示すランプ3は、砲弾型のものであり、図3に示す発光素子1が用いられている。図5に示すように、発光素子1の正極ボンディングパッド(図3に示す符号18参照)がワイヤー33で2本のフレーム31、32の内の一方(図5ではフレーム31)に接着され、発光素子1の負極(図2に示す符号19参照)がワイヤー34で他方のフレーム32に接合されることにより、発光素子1が実装されている。また、発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。   FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention. The lamp 3 shown in FIG. 5 is a cannonball type, and the light emitting element 1 shown in FIG. 3 is used. As shown in FIG. 5, the positive electrode bonding pad (see reference numeral 18 shown in FIG. 3) of the light emitting element 1 is bonded to one of the two frames 31 and 32 (the frame 31 in FIG. 5) with a wire 33 to emit light. The light emitting element 1 is mounted by joining the negative electrode of the element 1 (see reference numeral 19 shown in FIG. 2) to the other frame 32 with a wire 34. The periphery of the light emitting element 1 is sealed with a mold 35 made of a transparent resin.

本発明のランプは、本発明の発光素子が用いられてなるものであるので、生産性に優れ、しかも、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
Since the lamp of the present invention uses the light emitting device of the present invention, the lamp is excellent in productivity and has excellent light emission characteristics.
Further, the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.

次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   EXAMPLES Next, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited only to these Examples.

[実施例1]
図3に示す発光素子の製造装置40を用いて、以下に示すようにして図4に示す積層半導体10を作製し、図1および図2に示す発光素子を作製した。
まず、鏡面研磨したサファイアからなる基板11を用意し、以下に示す前処理を行なった。すなわち、基板11を、中間層12を成膜するための金属Alからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板11を500℃に加熱した状態で、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、ターゲットにパワーを印加せずに、基板11側に50Wの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板11表面を洗浄した。
[Example 1]
Using the light emitting device manufacturing apparatus 40 shown in FIG. 3, the laminated semiconductor 10 shown in FIG. 4 was manufactured as follows, and the light emitting device shown in FIGS. 1 and 2 was manufactured.
First, a substrate 11 made of mirror-polished sapphire was prepared, and the following pretreatment was performed. That is, the substrate 11 is placed in a chamber of a sputtering apparatus in which a target made of metal Al for forming the intermediate layer 12 is installed, and the substrate 11 is heated to 500 ° C., and nitrogen gas is supplied at a flow rate of 15 sccm. Then, the pressure in the chamber is maintained at 1.0 Pa, a high frequency bias of 50 W is applied to the substrate 11 side without applying power to the target, and the surface of the substrate 11 is cleaned by exposure to nitrogen plasma. did.

そして前処理後、チャンバ内の圧力を0.5Paにするとともに、チャンバ内にアルゴンガスを5sccm、窒素ガスを15sccm流通させ(ガス全体における窒素の比は75%)中間層12を成膜するための雰囲気とした。次いで、基板11を500℃に加温し、基板11にバイアスを印加せずに、金属Alターゲットに1W/cmのパワーを印加し、スパッタ法によって0.12nm/sの成膜レートで基板11上にAlNの単結晶構造を有する厚み50nmの中間層12を成膜した。 After the pretreatment, the pressure in the chamber is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber (the ratio of nitrogen in the whole gas is 75%) to form the intermediate layer 12. And the atmosphere. Next, the substrate 11 is heated to 500 ° C., a power of 1 W / cm 2 is applied to the metal Al target without applying a bias to the substrate 11, and the substrate is formed at a film formation rate of 0.12 nm / s by sputtering. An intermediate layer 12 having a thickness of 50 nm and having a single crystal structure of AlN was formed on the substrate 11.

次いで、中間層12が成膜された基板11をスパッタ装置から取り出し、図3に示す発光素子の製造装置40を用いるリアクティブスパッタ法によって、アンドープのGaNからなる下地層14aと、SiがドープされたGaN層からなるn型コンタクト層14bとを連続して成膜した。   Next, the substrate 11 on which the intermediate layer 12 is formed is taken out from the sputtering apparatus, and the base layer 14a made of undoped GaN and Si are doped by reactive sputtering using the light emitting element manufacturing apparatus 40 shown in FIG. An n-type contact layer 14b made of a GaN layer was continuously formed.

まず、図3に示す製造装置40のチャンバ41内に、中間層12の成膜された基板11と、Gaターゲット47aと、Siからなるドーパントターゲット47bとを設置した。
次いで、チャンバ41内の圧力を0.5Paにするとともに、チャンバ41内にアルゴンガスを5sccm、窒素ガスを15sccm流通させ(ガス全体における窒素の比は75%)、下地層14aおよびn型コンタクト層14bを成膜するための雰囲気とした。
First, the substrate 11 on which the intermediate layer 12 was formed, the Ga target 47a, and the dopant target 47b made of Si were installed in the chamber 41 of the manufacturing apparatus 40 shown in FIG.
Next, the pressure in the chamber 41 is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber 41 (ratio of nitrogen in the whole gas is 75%), and the base layer 14a and the n-type contact layer An atmosphere for forming a film 14b was used.

次いで、基板11を1000℃に加温し、Gaターゲット47a内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス46aを介して電極43aに電流を供給し、Gaターゲット47aに1W/cmパワーを印加するとともに、ヒータ台44に電流を供給して基板11に0.5W/cmのRF(高周波)バイアスを印加し、基板11上に1nm/sの成膜レートで6μm成膜し、下地層14aを形成した。 Next, the substrate 11 is heated to 1000 ° C., and a current is supplied to the electrode 43a through the matching box 46a while moving the position where the magnetic field is applied by sweeping the magnet into the Ga target 47a. / Cm 2 power is applied, a current is supplied to the heater base 44 to apply an RF (radio frequency) bias of 0.5 W / cm 2 to the substrate 11, and a film thickness of 6 μm is formed on the substrate 11 at a deposition rate of 1 nm / s. A base film 14a was formed by forming a film.

その後、マッチングボックス46aを介して電極43aに電流を供給し、Gaターゲット47aに1W/cmのパワーを印加してGaターゲット47aを励起させるとともに、プラズマクラッカセルにArガスを流通してArのプラスイオンを発生させた。このArイオンを、電流を流通して励磁したSiからなるドーパントターゲット47bの周辺に設置した電磁石によって導いて、ドーパントターゲット47bに照射することにより、Siの発生を開始した。さらに、ヒータ台44に電流を供給して基板11に0.5W/cmのRF(高周波)バイアスを印加し、1nm/sの成膜レートで下地層14a上に2μm成膜することにより、SiがドープされたGaN層からなるn型コンタクト層14bを得た。 Thereafter, a current is supplied to the electrode 43a through the matching box 46a, 1 W / cm 2 of power is applied to the Ga target 47a to excite the Ga target 47a, and Ar gas is circulated through the plasma cracker cell. Positive ions were generated. The generation of Si was started by irradiating this Ar ion with an electromagnet installed around a dopant target 47b made of Si excited by passing a current and irradiating the dopant target 47b. Furthermore, by supplying an electric current to the heater base 44 and applying an RF (high frequency) bias of 0.5 W / cm 2 to the substrate 11, a film thickness of 2 μm is formed on the underlayer 14 a at a film formation rate of 1 nm / s, An n-type contact layer 14b made of a GaN layer doped with Si was obtained.

なお、n型コンタクト層14bを成膜している際の気相中におけるドーパント元素の粒子の量は、イオンビームからなるドーパント励起手段46bにより、Ga元素とSi元素との比が(Ga元素:Si元素)4000:1となるように制御した。   Note that the amount of dopant element particles in the gas phase during the formation of the n-type contact layer 14b is such that the ratio of Ga element to Si element (Ga element: Si element) was controlled to be 4000: 1.

ここで、得られたn型コンタクト層14b中におけるSi濃度を一般的な二次イオン質量スペクトル分析(Secondary Ion Mass Spectroscopy、略称:SIMS)により調べた。
その結果、Siが1×1019cm−3の濃度(Ga:Si=4000:1)でドープされていることが確認できた。
よって、イオンビームからなるドーパント励起手段46bにより、n型コンタクト層14bを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるn型コンタクト層14bの結晶中のドーピング濃度を制御できることが確認できた。
Here, the Si concentration in the obtained n-type contact layer 14b was examined by general secondary ion mass spectroscopy (abbreviation: SIMS).
As a result, it was confirmed that Si was doped at a concentration of 1 × 10 19 cm −3 (Ga: Si = 4000: 1).
Therefore, the n-type contact layer 14b to be formed is controlled by controlling the amount of the dopant element particles in the gas phase when the n-type contact layer 14b is formed by the dopant excitation means 46b made of an ion beam. It was confirmed that the doping concentration in the crystal can be controlled.

次に、n型コンタクト層14bまでの各層が成膜された基板11を、MOCVD炉に導入し、n型コンタクト層14b上に、n型半導体層14のn型クラッド層14c、障壁層15aと井戸層15bとからなる発光層15、p型半導体層16のp型クラッド層16aを成膜した。
まず、n型コンタクト層14b上に、1×1018cm−3の電子濃度を持つ20nmのIn0.1Ga0.9N型クラッド層(n型クラッド層14c)を成膜した。
続いて、n型クラッド層14cの上に、障壁層15aに始まり障壁層15aに終わる障壁層15aと井戸層15bとからなる積層構造であって、各層の膜厚を16nmとしたGaNからなる6層の障壁層15aと、各層の膜厚を3nmとしたIn0.2Ga0.8Nからなる5層の井戸層15bとが交互に積層されてなる発光層(多重量子井戸構造)15を成膜した。
その後、発光層15上に、MgがドープされたAl0.1Ga0.9Nからなる5nmのp型クラッド層16aを成膜した。
Next, the substrate 11 on which the layers up to the n-type contact layer 14b are formed is introduced into a MOCVD furnace, and the n-type cladding layer 14c and the barrier layer 15a of the n-type semiconductor layer 14 are formed on the n-type contact layer 14b. A light emitting layer 15 composed of the well layer 15b and a p-type cladding layer 16a of the p-type semiconductor layer 16 were formed.
First, a 20 nm In 0.1 Ga 0.9 N-type cladding layer (n-type cladding layer 14c) having an electron concentration of 1 × 10 18 cm −3 was formed on the n-type contact layer 14b.
Subsequently, the n-type cladding layer 14c has a laminated structure including a barrier layer 15a that starts at the barrier layer 15a and ends at the barrier layer 15a, and a well layer 15b, and is composed of GaN having a thickness of 16 nm. A light emitting layer (multiple quantum well structure) 15 in which barrier layers 15a of layers and five well layers 15b made of In 0.2 Ga 0.8 N with a thickness of each layer of 3 nm are alternately stacked. A film was formed.
Thereafter, a 5 nm p-type cladding layer 16 a made of Al 0.1 Ga 0.9 N doped with Mg was formed on the light emitting layer 15.

次いで、p型半導体層16のp型クラッド層16aまでの各層が成膜された基板11をMOCVD炉から取り出し、図3に示す発光素子の製造装置40のチャンバ41内に設置してリアクティブスパッタ法によって、p型半導体層16のp型コンタクト層16bを成膜した。   Next, the substrate 11 on which the layers up to the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed is taken out of the MOCVD furnace and placed in the chamber 41 of the light emitting device manufacturing apparatus 40 shown in FIG. The p-type contact layer 16b of the p-type semiconductor layer 16 was formed by the method.

p型半導体層16のp型コンタクト層16bの成膜には、ドーパントターゲット47bとしてMgからなるものを用いた。
そして、マッチングボックス46aを介して電極43aに電流を供給し、Gaターゲット47aに1W/cmのパワーを印加してGaターゲット47aを励起させるとともに、プラズマクラッカセルにArガスを流通してArのプラスイオンを発生させた。このArイオンを、電流を流通して励磁したMgからなるドーパントターゲット47bの周辺に設置した電磁石によって導いて、ドーパントターゲット47bに照射することにより、Mgの発生を開始した。さらに、ヒータ台44に電流を供給して基板11に0.5W/cmのRF(高周波)バイアスを印加し、1nm/sの成膜レートでp型クラッド層16a上に200nm成膜することにより、MgがドープされたAl0.02Ga0.98N層からなるp型コンタクト層16bを成膜し、図4に示す積層半導体10を得た。
In forming the p-type contact layer 16b of the p-type semiconductor layer 16, a dopant target 47b made of Mg was used.
Then, a current is supplied to the electrode 43a through the matching box 46a, 1 W / cm 2 of power is applied to the Ga target 47a to excite the Ga target 47a, and Ar gas is circulated through the plasma cracker cell. Positive ions were generated. The Ar ions were guided by an electromagnet installed around a dopant target 47b made of Mg that was excited by passing a current and irradiated to the dopant target 47b, thereby starting the generation of Mg. Further, a current is supplied to the heater base 44 to apply an RF (radio frequency) bias of 0.5 W / cm 2 to the substrate 11 to form a film of 200 nm on the p-type cladding layer 16a at a film formation rate of 1 nm / s. As a result, a p-type contact layer 16b made of an Al 0.02 Ga 0.98 N layer doped with Mg was formed, and the laminated semiconductor 10 shown in FIG. 4 was obtained.

なお、p型コンタクト層16bを成膜している際の気相中におけるドーパント元素の粒子の量は、イオンビームからなるドーパント励起手段46bにより、Ga元素とMg元素との比が(Ga元素:Mg元素400:1となるように制御した。   Note that the amount of dopant element particles in the gas phase during the formation of the p-type contact layer 16b is such that the ratio of Ga element to Mg element (Ga element: The Mg element was controlled to be 400: 1.

ここで、得られたp型コンタクト層16b中におけるMg濃度を、一般的なSIMSにより調べた。その結果、Mgが1×1020cm−3の濃度(Ga:Mg=400:1)でドープされていることが確認できた。
よって、イオンビームからなるドーパント励起手段46bにより、p型コンタクト層16bを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるp型コンタクト層16bの結晶中のドーピング濃度を制御できることが確認できた。
Here, the Mg concentration in the obtained p-type contact layer 16b was examined by general SIMS. As a result, it was confirmed that Mg was doped at a concentration of 1 × 10 20 cm −3 (Ga: Mg = 400: 1).
Therefore, by controlling the amount of dopant element particles in the gas phase when the p-type contact layer 16b is formed by the dopant excitation means 46b made of an ion beam, the p-type contact layer 16b is formed. It was confirmed that the doping concentration in the crystal can be controlled.

このようにして得られた図4に示す積層半導体10のp型コンタクト層16b上に、フォトリソグラフィー法を用いてITOからなる透光性正極17と、表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド18とを順次形成した。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させ、露出領域14d上に、フォトリソグラフィー法を用いてNi、Al、Ti、及びAuの4層よりなる負極19を形成し、図1および図2に示す発光素子1を得た。
On the p-type contact layer 16b of the laminated semiconductor 10 shown in FIG. 4 thus obtained, a light-transmitting positive electrode 17 made of ITO and titanium, aluminum, and gold are laminated in this order from the surface side using a photolithography method. A positive electrode bonding pad 18 having the above structure was sequentially formed.
Next, dry etching is performed on the laminated semiconductor 10 on which the translucent positive electrode 17 and the positive electrode bonding pad 18 are formed to expose the exposed region 14d on the n-type contact layer 14b, and a photolithography method is performed on the exposed region 14d. Using this, a negative electrode 19 composed of four layers of Ni, Al, Ti, and Au was formed, and the light emitting device 1 shown in FIGS. 1 and 2 was obtained.

このようにして得られた発光素子1の基板11の裏側を研削及び研磨してミラー状の面とし、350μm角の正方形に切断しチップとした。そして、チップを電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。   The back side of the substrate 11 of the light-emitting element 1 thus obtained was ground and polished to form a mirror-like surface, which was cut into a 350 μm square to obtain a chip. Then, the chip was placed on the lead frame with the electrode facing up, and was connected to the lead frame with a gold wire to obtain a light emitting diode.

このようにして得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、3.0Vであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15mWを示した。
このことにより、実施例1の発光素子1は、優れた発光特性を備えていることが確認できた。
A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light-emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the translucent positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 15 mW.
Thus, it was confirmed that the light-emitting element 1 of Example 1 had excellent light emission characteristics.

[実施例2]
図3に示す発光素子の製造装置を用いて、以下に示すようにして図4に示す積層半導体10を作製し、図1および図2に示す発光素子を作製した。
まず、実施例1と同様の基板11上に実施例1と同様にして中間層12を成膜した。そして、中間層12の成膜された基板11上に、図3に示す発光素子の製造装置40を用いるリアクティブスパッタ法によって、アンドープのGaNからなる下地層14aと、SiがドープされたGaN層からなるn型コンタクト層14bとを連続して成膜した。
このとき、実施例1と異なり、ドーパント励起手段46bとして電子線を用いた。
[Example 2]
Using the light emitting device manufacturing apparatus shown in FIG. 3, the laminated semiconductor 10 shown in FIG. 4 was manufactured as follows, and the light emitting device shown in FIGS. 1 and 2 was manufactured.
First, the intermediate layer 12 was formed on the same substrate 11 as in Example 1 in the same manner as in Example 1. Then, an underlying layer 14a made of undoped GaN and a Si-doped GaN layer are formed on the substrate 11 on which the intermediate layer 12 is formed by reactive sputtering using the light emitting device manufacturing apparatus 40 shown in FIG. The n-type contact layer 14b made of was continuously formed.
At this time, unlike Example 1, an electron beam was used as the dopant excitation means 46b.

なお、n型コンタクト層14bを成膜している際の気相中におけるドーパント元素の粒子の量は、電子線からなるドーパント励起手段46bにより、Ga元素とSi元素との比が(Ga元素:Si元素)4000:1となるように制御した。   The amount of the dopant element particles in the gas phase during the formation of the n-type contact layer 14b is such that the ratio of Ga element to Si element (Ga element: Si element) was controlled to be 4000: 1.

ここで、得られたn型コンタクト層14b中におけるSi濃度を一般的なSIMSにより調べた。その結果、Siが1×1019cm−3の濃度(Ga:Si=4000:1)でドープされていることが確認できた。
よって、電子線からなるドーパント励起手段46bにより、n型コンタクト層14bを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるn型コンタクト層14bの結晶中のドーピング濃度を制御できることが確認できた。
Here, the Si concentration in the obtained n-type contact layer 14b was examined by general SIMS. As a result, it was confirmed that Si was doped at a concentration of 1 × 10 19 cm −3 (Ga: Si = 4000: 1).
Therefore, the n-type contact layer 14b to be formed is controlled by controlling the amount of the dopant element particles in the gas phase when the n-type contact layer 14b is formed by the dopant excitation means 46b made of an electron beam. It was confirmed that the doping concentration in the crystal can be controlled.

次に、実施例1と同様にして、n型コンタクト層14bまでの各層が成膜された基板11上に、n型半導体層14のn型クラッド層14c、障壁層15aと井戸層15bとからなる発光層15、p型半導体層16のp型クラッド層16aを成膜した。   Next, in the same manner as in Example 1, the n-type cladding layer 14c, the barrier layer 15a, and the well layer 15b of the n-type semiconductor layer 14 are formed on the substrate 11 on which the layers up to the n-type contact layer 14b are formed. The light emitting layer 15 and the p-type cladding layer 16a of the p-type semiconductor layer 16 were formed.

次いで、p型半導体層16のp型クラッド層16aまでの各層が成膜された基板11をMOCVD炉から取り出し、図3に示す発光素子の製造装置40のチャンバ41内に設置してリアクティブスパッタ法によって、実施例1と同様にしてp型半導体層16のp型コンタクト層16bを成膜し、図4に示す積層半導体10を得た。
ここで、p型半導体層16のp型コンタクト層16bは、実施例1と同様に、ドーパントターゲット47bとしてMgからなるものを用いた。しかし、実施例1と異なり、ドーパント励起手段46bとして電子線を用いた。
Next, the substrate 11 on which the layers up to the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed is taken out of the MOCVD furnace and placed in the chamber 41 of the light emitting device manufacturing apparatus 40 shown in FIG. The p-type contact layer 16b of the p-type semiconductor layer 16 was formed by the same method as in Example 1 to obtain the laminated semiconductor 10 shown in FIG.
Here, the p-type contact layer 16b of the p-type semiconductor layer 16 was made of Mg as the dopant target 47b, as in Example 1. However, unlike Example 1, an electron beam was used as the dopant excitation means 46b.

なお、p型コンタクト層16bを成膜している際の気相中におけるドーパント元素の粒子の量は、電子線からなるドーパント励起手段46bにより、Ga元素とMg元素との比が(Ga元素:Mg元素)400:1となるように制御した。   Note that the amount of dopant element particles in the gas phase during the formation of the p-type contact layer 16b is such that the ratio of Ga element to Mg element (Ga element: Mg element) was controlled to be 400: 1.

ここで、得られたp型コンタクト層16b中におけるMg濃度を一般的なSIMSにより調べた。その結果、Mgが1×1020cm−3の濃度(Ga:Mg=400:1)でドープされていることが確認できた。
よって、電子線からなるドーパント励起手段46bにより、p型コンタクト層16bを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるp型コンタクト層16bの結晶中のドーピング濃度を制御できることが確認できた。
Here, the Mg concentration in the obtained p-type contact layer 16b was examined by general SIMS. As a result, it was confirmed that Mg was doped at a concentration of 1 × 10 20 cm −3 (Ga: Mg = 400: 1).
Accordingly, the p-type contact layer 16b is formed by controlling the amount of the dopant element particles in the gas phase when the p-type contact layer 16b is formed by the dopant excitation means 46b made of an electron beam. It was confirmed that the doping concentration in the crystal can be controlled.

このようにして得られた図4に示す積層半導体10を用いて実施例1と同様にして、図1および図2に示す発光素子1を製造し、実施例1と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、3.2Vであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は16.5mW)を示した。
このことにより、実施例2の発光素子1は、優れた発光特性を備えていることが確認できた。
Using the laminated semiconductor 10 shown in FIG. 4 thus obtained, the light-emitting device 1 shown in FIGS. 1 and 2 was manufactured in the same manner as in Example 1. As in Example 1, the light-emitting diode and did.
A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.2V. Further, when the light emission state was observed through the light transmitting positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 16.5 mW).
Thus, it was confirmed that the light-emitting element 1 of Example 2 had excellent light emission characteristics.

[実施例3]
図3に示す発光素子の製造装置40を用いて、以下に示すようにして図4に示す積層半導体10を作製し、図1および図2に示す発光素子を作製した。
実施例3においては、基板11の前処理の条件と中間層12を成膜する条件と以外は、実施例1と同様にして、積層半導体10を作製した。
[Example 3]
Using the light emitting device manufacturing apparatus 40 shown in FIG. 3, the laminated semiconductor 10 shown in FIG. 4 was manufactured as follows, and the light emitting device shown in FIGS. 1 and 2 was manufactured.
In Example 3, the laminated semiconductor 10 was produced in the same manner as in Example 1 except for the conditions for pretreatment of the substrate 11 and the conditions for forming the intermediate layer 12.

基板11の前処理は、鏡面研磨したサファイアからなる基板11を用意して、以下に示すように行なった。すなわち、基板11を、中間層12を成膜するための金属Alからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板11を750℃に加熱した状態で、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持し、ターゲットにパワーを印加せずに、基板11側に50Wの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板11表面を洗浄した。   The pretreatment of the substrate 11 was performed as follows by preparing a substrate 11 made of mirror-polished sapphire. That is, the substrate 11 is placed in a chamber of a sputtering apparatus in which a target made of metal Al for forming the intermediate layer 12 is installed, and the substrate 11 is heated to 750 ° C., and nitrogen gas is supplied at a flow rate of 15 sccm. After the introduction, the pressure inside the chamber is kept at 0.08 Pa, and a high frequency bias of 50 W is applied to the substrate 11 side without applying power to the target, and the surface of the substrate 11 is cleaned by exposure to nitrogen plasma. did.

そして前処理後、チャンバ内の圧力を0.5Paにするとともに、チャンバ内にアルゴンガスを15sccm、窒素ガスを5sccm流通させ(ガス全体における窒素の比は25%)中間層12を成膜するための雰囲気とした。次いで、基板11を500℃に加温し、基板11にバイアスを印加せずに、金属Alターゲットに1W/cmのパワーを印加し、スパッタ法によって0.12nm/sの成膜レートで基板11上にAlNの柱状結晶の集合体(多結晶)からなる厚み50nmの中間層12を成膜した。 After the pretreatment, the pressure in the chamber is set to 0.5 Pa, and 15 sccm of argon gas and 5 sccm of nitrogen gas are circulated in the chamber (the ratio of nitrogen in the whole gas is 25%) to form the intermediate layer 12. And the atmosphere. Next, the substrate 11 is heated to 500 ° C., a power of 1 W / cm 2 is applied to the metal Al target without applying a bias to the substrate 11, and the substrate is formed at a film formation rate of 0.12 nm / s by sputtering. An intermediate layer 12 having a thickness of 50 nm made of an aggregate of AlN columnar crystals (polycrystal) was formed on the substrate 11.

実施例3で得られた図4に示す積層半導体10を用いて実施例1と同様にして、図1および図2に示す発光素子1を製造し、実施例1と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流した。
その結果、電流20mAにおける順方向電圧は、3.0Vであった。また、p型半導体層16側の透光性正極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15mWを示した。
このことにより、実施例3の発光素子1は、優れた発光特性を備えていることが確認できた。
Using the laminated semiconductor 10 shown in FIG. 4 obtained in Example 3, the light-emitting device 1 shown in FIGS. 1 and 2 is manufactured in the same manner as in Example 1. did.
A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the translucent positive electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 15 mW.
Thus, it was confirmed that the light-emitting element 1 of Example 3 had excellent light emission characteristics.

[比較例]
ターゲットが1つのみ備えられたスパッタ装置を用い、発光素子1の半導体層20を構成するn型コンタクト層14bと、p型半導体層16のp型コンタクト層16bを成膜したこと以外は、実施例1と同様にして、図4に示す積層半導体10を製造し、発光ダイオードとした。
なお、n型コンタクト層14bの成膜には、Ga元素に対してドーパント元素を所定の割合(Ga:Si=1:0.0075)で混合したターゲットを用い、p型コンタクト層16bの成膜には、Ga元素に対してドーパント元素を所定の割合(Ga:Mg=1:0.023)で混合したターゲットを用いた。
[Comparative example]
Implementation was performed except that the n-type contact layer 14b constituting the semiconductor layer 20 of the light-emitting element 1 and the p-type contact layer 16b of the p-type semiconductor layer 16 were formed using a sputtering apparatus provided with only one target. In the same manner as in Example 1, the laminated semiconductor 10 shown in FIG. 4 was manufactured to obtain a light emitting diode.
The n-type contact layer 14b is formed using a target in which a dopant element is mixed with a Ga element at a predetermined ratio (Ga: Si = 1: 0.0075), and the p-type contact layer 16b is formed. For this, a target in which a dopant element was mixed with Ga element at a predetermined ratio (Ga: Mg = 1: 0.023) was used.

比較例では、得られた発光ダイオードの特性が安定して得られなかった。
これに対し、実施例1〜実施例3では、安定した特性を有する発光ダイオードが得られた。
これは、比較例では、ターゲットに分散させたドーパントの分布が一定でないため、連続して成膜された発光素子1のn型コンタクト層14bおよびp型コンタクト層16bのドーピング濃度が一定とならなかったのに対し、実施例1〜実施例3では、連続して成膜された発光素子1のn型コンタクト層14bおよびp型コンタクト層16bのドーピング濃度が一定となったことによるものと考えられる。
In the comparative example, the characteristics of the obtained light emitting diode were not stably obtained.
In contrast, in Examples 1 to 3, light emitting diodes having stable characteristics were obtained.
This is because in the comparative example, since the distribution of the dopant dispersed in the target is not constant, the doping concentrations of the n-type contact layer 14b and the p-type contact layer 16b of the light-emitting element 1 formed continuously are not constant. On the other hand, in Examples 1 to 3, it is considered that the doping concentration of the n-type contact layer 14b and the p-type contact layer 16b of the light-emitting element 1 formed continuously is constant. .

本発明で得られるIII族窒化物化合物半導体発光素子は、良好な結晶性を持つIII族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。   The group III nitride compound semiconductor light-emitting device obtained by the present invention has a group III nitride compound semiconductor layer having good crystallinity and has excellent light emission characteristics. Therefore, a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent light emission characteristics can be manufactured.

図1は、本発明に係るIII族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。FIG. 1 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. 図2は、図1に示すIII族窒化物化合物半導体発光素子の平面構造を示す概略図である。FIG. 2 is a schematic diagram showing a planar structure of the group III nitride compound semiconductor light-emitting device shown in FIG. 図3は、本発明に係るIII族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。FIG. 3 is a schematic view schematically showing an example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. 図4は、図1に示すIII族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。FIG. 4 is a view for explaining the manufacturing method of the group III nitride compound semiconductor light-emitting device shown in FIG. 1, and is a schematic cross-sectional view schematically showing a laminated semiconductor. 図5は、本発明に係るIII族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention.

符号の説明Explanation of symbols

1…III族窒化物化合物半導体発光素子(発光素子)、3…ランプ、10…積層半導体、11…基板、11a…表面、12…中間層、13…下地層、14…n型半導体層、15…発光層、16…p型半導体層、17…透光性正極、40…製造装置、41…チャンバ、43a…電極、45…パワー印加手段、46a…マッチングボックス、46b…ドーパント励起手段、47a…Gaターゲット、47b…ドーパントターゲット。   DESCRIPTION OF SYMBOLS 1 ... Group III nitride compound semiconductor light emitting element (light emitting element), 3 ... Lamp, 10 ... Multilayer semiconductor, 11 ... Substrate, 11a ... Surface, 12 ... Intermediate layer, 13 ... Underlayer, 14 ... N-type semiconductor layer, 15 DESCRIPTION OF SYMBOLS ... Light emitting layer, 16 ... p-type semiconductor layer, 17 ... Translucent positive electrode, 40 ... Manufacturing apparatus, 41 ... Chamber, 43a ... Electrode, 45 ... Power application means, 46a ... Matching box, 46b ... Dopant excitation means, 47a ... Ga target, 47b ... dopant target.

Claims (8)

III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が積層された半導体層を有するIII族窒化物化合物半導体発光素子の製造方法であって、
Ga元素を含有するGaターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Gaターゲットをスパッタにより励起させるとともに、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成することを特徴とするIII族窒化物化合物半導体発光素子の製造方法。
A method of manufacturing a group III nitride compound semiconductor light emitting device having a semiconductor layer in which an n-type semiconductor layer, a light emitting layer, and a p type semiconductor layer each made of a group III nitride semiconductor are stacked,
Using a Ga target containing Ga element and a dopant target made of a dopant element, the Ga target is excited by sputtering, and the dopant target is excited by charged particles in the form of a beam to at least part of the semiconductor layer Forming a group III nitride compound semiconductor light emitting device.
前記ビーム状とした荷電粒子が、電子線またはイオンビームであることを特徴とする請求項1に記載のIII族窒化物化合物半導体発光素子の製造方法。   2. The method for producing a group III nitride compound semiconductor light-emitting device according to claim 1, wherein the beam-shaped charged particles are an electron beam or an ion beam. 前記ドーパント元素として、Siを用いることにより前記n型半導体層を成膜することを特徴とする請求項1または請求項2に記載のIII族窒化物化合物半導体発光素子の製造方法。   The method for producing a group III nitride compound semiconductor light-emitting device according to claim 1, wherein the n-type semiconductor layer is formed by using Si as the dopant element. 前記半導体層を成膜している際の気相中におけるGa元素とSi元素との比が、1:0.001〜1:0.00001の範囲であることを特徴とする請求項3に記載のIII族窒化物化合物半導体発光素子の製造方法。   The ratio of Ga element and Si element in the gas phase when forming the semiconductor layer is in the range of 1: 0.001 to 1: 0.00001. A method for producing a Group III nitride compound semiconductor light-emitting device of 前記ドーパント元素として、Mgを用いることにより前記p型半導体層を成膜することを特徴とする請求項1または請求項2に記載のIII族窒化物化合物半導体発光素子の製造方法。   The method for producing a group III nitride compound semiconductor light-emitting element according to claim 1, wherein the p-type semiconductor layer is formed by using Mg as the dopant element. 前記半導体層を成膜している際の気相中におけるGa元素とMg元素との比が、1:0.01〜1:0.0001の範囲であることを特徴とする請求項5に記載のIII族窒化物化合物半導体発光素子の製造方法。   6. The ratio of Ga element to Mg element in the gas phase when forming the semiconductor layer is in the range of 1: 0.01 to 1: 0.0001. A method for producing a Group III nitride compound semiconductor light-emitting device of 請求項1〜6の何れか1項に記載の製造方法で得られることを特徴とするIII族窒化物化合物半導体発光素子。   A group III nitride compound semiconductor light-emitting device obtained by the manufacturing method according to claim 1. 請求項7に記載のIII族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。   A lamp comprising the group III nitride compound semiconductor light-emitting device according to claim 7.
JP2007157670A 2007-06-14 2007-06-14 Method for manufacturing group III nitride compound semiconductor light emitting device Active JP4982259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157670A JP4982259B2 (en) 2007-06-14 2007-06-14 Method for manufacturing group III nitride compound semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007157670A JP4982259B2 (en) 2007-06-14 2007-06-14 Method for manufacturing group III nitride compound semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2008311421A true JP2008311421A (en) 2008-12-25
JP4982259B2 JP4982259B2 (en) 2012-07-25

Family

ID=40238781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157670A Active JP4982259B2 (en) 2007-06-14 2007-06-14 Method for manufacturing group III nitride compound semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4982259B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090422A1 (en) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 Epitaxial film-forming method, sputtering apparatus, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN102959140A (en) * 2010-04-30 2013-03-06 佳能安内华股份有限公司 Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device
CN109763109A (en) * 2019-03-04 2019-05-17 中国科学院理化技术研究所 A kind of liquid metal target and its method for preparing alloy film

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110030A (en) * 1981-12-23 1983-06-30 Konishiroku Photo Ind Co Ltd Vapor deposition device
JPS61215287A (en) * 1985-03-20 1986-09-25 Nec Corp Method for forming thin film and apparatus therefor
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof
JP2005272894A (en) * 2004-03-23 2005-10-06 Neomax Co Ltd Compound film manufacturing method, and compound semi-conductor element manufacturing method
WO2006097804A2 (en) * 2005-02-28 2006-09-21 Epispeed S.A. System and process for high-density,low-energy plasma enhanced vapor phase epitaxy
JP2006310819A (en) * 2005-03-31 2006-11-09 Showa Denko Kk Gallium nitride compound semiconductor laminate and manufacturing method thereof
JP2007109782A (en) * 2005-10-12 2007-04-26 Fujikura Ltd Semiconductor light emitting device
JP2007109713A (en) * 2005-10-11 2007-04-26 Showa Denko Kk Group iii nitride semiconductor light emitting element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110030A (en) * 1981-12-23 1983-06-30 Konishiroku Photo Ind Co Ltd Vapor deposition device
JPS61215287A (en) * 1985-03-20 1986-09-25 Nec Corp Method for forming thin film and apparatus therefor
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof
JP2005272894A (en) * 2004-03-23 2005-10-06 Neomax Co Ltd Compound film manufacturing method, and compound semi-conductor element manufacturing method
WO2006097804A2 (en) * 2005-02-28 2006-09-21 Epispeed S.A. System and process for high-density,low-energy plasma enhanced vapor phase epitaxy
JP2006310819A (en) * 2005-03-31 2006-11-09 Showa Denko Kk Gallium nitride compound semiconductor laminate and manufacturing method thereof
JP2007109713A (en) * 2005-10-11 2007-04-26 Showa Denko Kk Group iii nitride semiconductor light emitting element
JP2007109782A (en) * 2005-10-12 2007-04-26 Fujikura Ltd Semiconductor light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959140A (en) * 2010-04-30 2013-03-06 佳能安内华股份有限公司 Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device
WO2012090422A1 (en) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 Epitaxial film-forming method, sputtering apparatus, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN103329248A (en) * 2010-12-27 2013-09-25 佳能安内华股份有限公司 Epitaxial film-forming method, sputtering apparatus, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP5576507B2 (en) * 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 Epitaxial film forming method, sputtering apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illumination apparatus
KR101564251B1 (en) * 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
US10844470B2 (en) 2010-12-27 2020-11-24 Canon Anelva Corporation Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN109763109A (en) * 2019-03-04 2019-05-17 中国科学院理化技术研究所 A kind of liquid metal target and its method for preparing alloy film

Also Published As

Publication number Publication date
JP4982259B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
KR101067122B1 (en) Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp
JP4191227B2 (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP4714712B2 (en) Group III nitride semiconductor light emitting device, method for manufacturing the same, and lamp
JP5262206B2 (en) Group III nitride semiconductor layer manufacturing method and group III nitride semiconductor light emitting device manufacturing method
KR101074178B1 (en) Method for manufacturing group ⅲ nitride compound semiconductor light-emitting device, group ⅲ nitride compound semiconductor light-emitting device, and lamp
JP2009081406A (en) Group iii nitride semiconductor light-emitting device, method for manufacturing thereof, and lamp
JP2009277882A (en) Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp
JP2009295753A (en) Method of manufacturing group iii nitride semiconductor light-emitting device and group iii nitride semiconductor light-emitting device, and lamp
JP2008124060A (en) Group iii nitride compound semiconductor light-emitting element and manufacturing method thereof, and lamp
JP2008153603A (en) Method of manufacturing group iii nitride compound semiconductor light-emitting element, group iii nitride compound semiconductor light-emitting element, and lamp
JP2008047762A (en) Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp
JP2011082570A (en) Method of manufacturing group iii nitride semiconductor light emitting device
JP5041883B2 (en) Method for producing group III nitride semiconductor layer, method for producing group III nitride semiconductor light emitting device
JP4912843B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2008047763A (en) Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp
JP4982259B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2008106316A (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2008135463A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP2009161434A (en) Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal
JP2008294449A (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP5156305B2 (en) Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method
JP5179055B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008198705A (en) Method for manufacturing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp
JP2008159954A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4982259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350