JP2011082570A - Method of manufacturing group iii nitride semiconductor light emitting device - Google Patents
Method of manufacturing group iii nitride semiconductor light emitting device Download PDFInfo
- Publication number
- JP2011082570A JP2011082570A JP2011002985A JP2011002985A JP2011082570A JP 2011082570 A JP2011082570 A JP 2011082570A JP 2011002985 A JP2011002985 A JP 2011002985A JP 2011002985 A JP2011002985 A JP 2011002985A JP 2011082570 A JP2011082570 A JP 2011082570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- substrate
- group iii
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Abstract
Description
本発明は、発光ダイオード(LED)、レーザダイオード(LD)、電子デバイス等に、好適に用いられ、一般式AlaGabIncN(0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で表されるIII族窒化物半導体が積層されてなるIII族窒化物半導体発光素子の製造方法に関する。
The present invention is a light emitting diode (LED), a laser diode (LD), a electronic device, etc., suitably used,
III族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード(LED)やレーザダイオード(LD)等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、III族窒化物半導体は、従来のIII−V族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。 Group III nitride semiconductors have a direct transition type band gap of energy corresponding to the range from visible light to ultraviolet light, and are excellent in luminous efficiency. Therefore, light emitting diodes (LEDs) and laser diodes (LDs) It is commercialized as a semiconductor light emitting device such as, and is used in various applications. Even when used in an electronic device, the group III nitride semiconductor has a potential for obtaining superior characteristics as compared with the case of using a conventional group III-V compound semiconductor.
このようなIII族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長(MOCVD)法によって製造されている。MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板の表面で原料を分解させることにより、結晶を成長させる方法である。 Such group III nitride semiconductors are generally manufactured by metal organic chemical vapor deposition (MOCVD) using trimethylgallium, trimethylaluminum and ammonia as raw materials. The MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas and conveyed to the substrate surface, and the raw material is decomposed on the surface of the heated substrate to grow crystals.
従来、III族窒化物半導体の単結晶ウェーハは市販されておらず、III族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるIII族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア(Al2O3)基板上に窒化ガリウム(GaN)を成長させた場合、両者の間には16%の格子不整合が存在し、SiC基板上に窒化ガリウムを成長させた場合には、両者の間に6%の格子不整合が存在する。一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。 Conventionally, group III nitride semiconductor single crystal wafers are not commercially available, and group III nitride semiconductors are generally obtained by growing crystals on single crystal wafers of different materials. There is a large lattice mismatch between such a heterogeneous substrate and a group III nitride semiconductor crystal epitaxially grown thereon. For example, when gallium nitride (GaN) is grown on a sapphire (Al 2 O 3 ) substrate, there is a 16% lattice mismatch between the two, and when gallium nitride is grown on a SiC substrate. There is a 6% lattice mismatch between the two. In general, when there is a large lattice mismatch as described above, it is difficult to epitaxially grow a crystal directly on a substrate, and a crystal with good crystallinity cannot be obtained even when grown. There is.
そこで、有機金属化学気相成長(MOCVD)法により、サファイア単結晶基板もしくはSiC単結晶基板の上に、III族窒化物半導体結晶をエピタキシャル成長させる際、まず、基板上に窒化アルミニウム(AlN)や窒化アルミニウムガリウム(AlGaN)からなる低温バッファ層と呼ばれる層を積層し、その上に高温でIII族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている(例えば、特許文献1、2)。
Therefore, when a group III nitride semiconductor crystal is epitaxially grown on a sapphire single crystal substrate or SiC single crystal substrate by metal organic chemical vapor deposition (MOCVD), first, aluminum nitride (AlN) or nitride is formed on the substrate. A method of stacking a layer called a low-temperature buffer layer made of aluminum gallium (AlGaN) and epitaxially growing a group III nitride semiconductor crystal on the layer at a high temperature has been proposed (for example,
しかしながら、特許文献1及び2に記載された方法では、基本的に、基板とその上に成長されるIII族窒化物半導体結晶との間が格子整合していないため、成長した結晶の内部に、表面に向かって伸びる貫通転位と呼ばれる転位を内包した状態となる。このため、結晶に歪みが生じてしまい、構造を適正化しなければ充分な発光強度を得ることができず、また、生産性が低下してしまう等の問題があった。
However, in the methods described in
また、上記バッファ層をMOCVD以外の方法で成膜する技術も提案されている。例えば、高周波スパッタで成膜したバッファ層上に、MOCVDによって同じ組成の結晶を成長させる方法が提案されている(例えば、特許文献3)。しかしながら、特許文献3に記載の方法では、基板上に、安定して良好な結晶を積層することができないという問題がある。
A technique for forming the buffer layer by a method other than MOCVD has also been proposed. For example, a method of growing crystals having the same composition by MOCVD on a buffer layer formed by high-frequency sputtering has been proposed (for example, Patent Document 3). However, the method described in
そこで、安定して良好な結晶を得るため、バッファ層を成長させた後、アンモニアと水素からなる混合ガス中でアニールする方法(例えば、特許文献4)や、バッファ層を400℃以上の温度で、DCスパッタによって成膜する方法(例えば、特許文献5)等が提案されている。
また、サファイア基板上に、所定の酸素組成比及び窒素組成比とされた酸窒化アルミニウム層を形成し、この酸窒化アルミニウム層の上にp形不純物が導入された窒化物半導体からなるバッファ層を形成し、さらに、このバッファ層上に窒化物半導体薄膜を形成する方法が提案されている(例えば、特許文献6)。
Therefore, in order to obtain a stable and good crystal, after growing the buffer layer, annealing is performed in a mixed gas composed of ammonia and hydrogen (for example, Patent Document 4), or the buffer layer is heated at a temperature of 400 ° C. or higher. A method of forming a film by DC sputtering (for example, Patent Document 5) has been proposed.
Further, an aluminum oxynitride layer having a predetermined oxygen composition ratio and nitrogen composition ratio is formed on the sapphire substrate, and a buffer layer made of a nitride semiconductor into which a p-type impurity is introduced on the aluminum oxynitride layer is provided. A method of forming a nitride semiconductor thin film on the buffer layer has been proposed (for example, Patent Document 6).
上記特許文献3〜6に記載されたようなスパッタ法を用いて基板上にバッファ層を形成した場合、スパッタ装置のチャンバ内壁に付着した水分等の酸素含有物がスパッタによって内壁から叩き出され、基板上にバッファ層を成膜する際に不可避的に混入する。このため、スパッタ法を用いて形成されたバッファ層は、少なくとも一定以上、例えば、2%程度の範囲で酸素を含有する膜となる。
しかしながら、本発明者等が鋭意検討したところ、バッファ層中の酸素濃度が、例えば1%を越えると、このバッファ層上に積層されるIII族窒化物半導体の結晶性が低下し、III族窒化物半導体からなる発光素子の発光特性が低下する場合があった。
When the buffer layer is formed on the substrate using the sputtering method as described in
However, as a result of intensive studies by the present inventors, when the oxygen concentration in the buffer layer exceeds, for example, 1%, the crystallinity of the group III nitride semiconductor laminated on the buffer layer decreases, and the group III nitride In some cases, the light emitting characteristics of a light emitting element made of a physical semiconductor deteriorate.
本発明は上記問題に鑑みてなされたものであり、優れた発光特性を有するIII族窒化物半導体発光素子を得ることが可能なIII族窒化物半導体発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for producing a group III nitride semiconductor light emitting device capable of obtaining a group III nitride semiconductor light emitting device having excellent light emission characteristics. To do.
本発明は以下に関する。
[1] サファイアからなる基板上に、少なくともIII族窒化物化合物からなるバッファ層を積層し、該バッファ層上に、n型半導体層、発光層及びp型半導体層を順次積層するIII族窒化物半導体発光素子の製造方法であって、スパッタ装置のチャンバ内において、基板加熱用の設定温度をバッファ層の成膜温度と同じかそれ以上としてダミー放電を行ない、その後、スパッタ装置のチャンバ内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層をAlNから形成することを特徴とするIII族窒化物半導体発光素子の製造方法。
[2] 前記バッファ層を、RFスパッタ法によって形成することを特徴とする上記[1]に記載のIII族窒化物半導体発光素子の製造方法。
[3] 前記バッファ層を、前記基板の温度を400〜800℃の範囲として形成することを特徴とする上記[1]または[2]に記載のIII族窒化物半導体発光素子の製造方法。
The present invention relates to the following.
[1] A group III nitride in which a buffer layer made of at least a group III nitride compound is stacked on a substrate made of sapphire, and an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are sequentially stacked on the buffer layer. A method of manufacturing a semiconductor light emitting device, wherein a dummy discharge is performed with a set temperature for heating a substrate equal to or higher than a film formation temperature of a buffer layer in a chamber of a sputtering apparatus, and then reaching the chamber of the sputtering apparatus The buffer layer is formed of AlN by using a reactive sputtering method using a metal Al raw material and a gas containing a nitrogen element under a vacuum degree of 2 × 10 −5 Pa or less. A method for manufacturing a nitride semiconductor light emitting device.
[2] The method for producing a group III nitride semiconductor light-emitting device according to [1], wherein the buffer layer is formed by an RF sputtering method.
[3] The method for producing a group III nitride semiconductor light-emitting device according to the above [1] or [2], wherein the buffer layer is formed at a temperature of the substrate of 400 to 800 ° C.
本発明のIII族窒化物半導体発光素子の製造方法によれば、スパッタ装置のチャンバ内において、基板加熱用の設定温度をバッファ層の成膜温度と同じかそれ以上としてダミー放電を行ない、その後、スパッタ装置のチャンバ内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層をAlNから形成する方法を採用している。これにより、基板上に形成されるバッファ層が酸素を含有し、かつ、バッファ層中の酸素濃度を1原子%以下とすることができるので、このバッファ層上に積層されるIII族窒化物半導体の結晶性が向上する。従って、優れた発光特性を有するIII族窒化物半導体発光素子を製造することが可能となる。 According to the method for manufacturing a group III nitride semiconductor light emitting device of the present invention, in the chamber of the sputtering apparatus, dummy discharge is performed with the set temperature for substrate heating equal to or higher than the film formation temperature of the buffer layer, and then The buffer layer is formed from AlN by a reactive sputtering method using a metal Al raw material and a gas containing nitrogen element under the condition that the ultimate vacuum in the chamber of the sputtering apparatus is 2 × 10 −5 Pa or less. The method is adopted. As a result, the buffer layer formed on the substrate contains oxygen, and the oxygen concentration in the buffer layer can be reduced to 1 atomic% or less. Therefore, the group III nitride semiconductor laminated on the buffer layer The crystallinity of the is improved. Therefore, a group III nitride semiconductor light emitting device having excellent light emission characteristics can be manufactured.
以下に、本発明に係るIII族窒化物半導体発光素子の製造方法の一実施形態について、図1〜7を適宜参照しながら説明する。 Hereinafter, an embodiment of a method for producing a group III nitride semiconductor light-emitting device according to the present invention will be described with reference to FIGS.
[III族窒化物半導体発光素子]
まず、本実施形態の製造方法によって得られるIII族窒化物半導体発光素子(以下、発光素子と略称することがある)について説明する。本実施形態の発光素子1は、サファイアからなる基板11上に、少なくともIII族窒化物化合物からなるバッファ層12が積層され、該バッファ層12上に、n型半導体層14、発光層15及びp型半導体層15が順次積層されてなる構成とされている。また、本実施形態で説明する発光素子1は、バッファ層12が反応性スパッタ法によって形成されるものであり、バッファ層12が酸素を含有し、かつ、バッファ層12中の酸素濃度が1原子%以下とされている。
[Group III nitride semiconductor light emitting device]
First, a group III nitride semiconductor light emitting device (hereinafter sometimes abbreviated as a light emitting device) obtained by the manufacturing method of the present embodiment will be described. In the
<発光素子の積層構造>
図1は、本発明に係るIII族窒化物半導体発光素子の一例を説明するための図であり、基板上にIII族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。
図1に示す積層半導体10は、基板11上にIII族窒化物化合物からなるバッファ層12が積層され、該バッファ層12上に、n型半導体層14、発光層15、及びp型半導体層16が順次積層されてなる半導体層20が形成されている。本実施形態のバッファ層12は、詳細を後述する反応性スパッタ法によって形成される層であり、酸素濃度が1原子%以下とされている。
そして、上述の積層半導体10には、図2の平面図及び図3の断面図に示す例のように、p型半導体層16上に透光性正極17が積層され、その上に正極ボンディングパッド18が形成されるとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19が積層され、本実施形態の発光素子1が構成される。
以下、本実施形態のIII族窒化物半導体発光素子の積層構造について詳述する。
<Laminated structure of light emitting element>
FIG. 1 is a diagram for explaining an example of a group III nitride semiconductor light emitting device according to the present invention, and is a schematic cross-sectional view showing an example of a stacked semiconductor in which a group III nitride semiconductor is formed on a substrate.
In the laminated
In the laminated
Hereinafter, the laminated structure of the group III nitride semiconductor light emitting device of this embodiment will be described in detail.
『基板』
本実施形態では、基板11の材料としてサファイアを用いる。
一般に、III族窒化物半導体結晶が積層される基板の材料としては、例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料が選択して用いられる。この中でも、サファイア、SiC等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なIII族窒化物半導体を積層できる点で好ましく、サファイアを用いることが最も好ましい。
また、基板の大きさとしては、通常は直径2インチ程度のものが用いられるが、本発明のIII族窒化物半導体では、直径4〜6インチの基板を使用することも可能である。
"substrate"
In this embodiment, sapphire is used as the material of the
Generally, as a material for a substrate on which a group III nitride semiconductor crystal is laminated, for example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride Group III nitride semiconductor crystals such as gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide, lanthanum strontium aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum etc. are epitaxially grown on the surface A substrate material is selected and used. Among these, it is preferable to use a material having a hexagonal crystal structure such as sapphire or SiC for the substrate because a group III nitride semiconductor with good crystallinity can be stacked, and it is most preferable to use sapphire.
In addition, as the size of the substrate, a substrate having a diameter of about 2 inches is usually used. However, in the group III nitride semiconductor of the present invention, a substrate having a diameter of 4 to 6 inches can be used.
なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のn型半導体層を構成する下地層を成膜することにより、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板11にダメージを与えることなく基板上への各層の成膜が可能である。
In addition, while forming a buffer layer without using ammonia, and forming a base layer constituting an n-type semiconductor layer described later by a method using ammonia, the substrate material is formed into ammonia at a high temperature. When an oxide substrate or a metal substrate that is known to cause chemical modification by contact is used, the buffer layer of this embodiment functions as a coating layer, so that chemical modification of the substrate is performed. It is effective in preventing. In general, since the sputtering method can keep the substrate temperature low, even when a substrate made of a material that decomposes at a high temperature is used, the
『バッファ層』
本実施形態の積層半導体10は、サファイアからなる基板11上に、反応性スパッタ法で形成され、少なくともIII族窒化物化合物からなるバッファ層12が設けられている。バッファ層12は、金属Al原料と窒素元素を含んだガスとをプラズマで活性化させる反応性スパッタ法によって形成することができる。
本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
"Buffer layer"
The
A film formed by a method using a plasma metal raw material as in this embodiment has an effect that alignment is easily obtained.
このようなバッファ層をなすIII族窒化物化合物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、III族窒化物化合物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。 The group III nitride compound crystal forming such a buffer layer has a hexagonal crystal structure, and can be formed into a single crystal film by controlling the film formation conditions. Further, the group III nitride compound crystal can be formed into a columnar crystal having a texture based on a hexagonal column by controlling the film forming conditions. Note that the columnar crystal described here is a crystal which is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape.
バッファ層12は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、III族窒化物化合物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。III族窒化物化合物の結晶は、成膜等の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層12を基板11上に成膜した場合、バッファ層12のバッファ機能が有効に作用するため、その上に成膜されるIII族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。
The
バッファ層12の膜厚は、10〜500nmの範囲とされていることが好ましい。バッファ層12の膜厚をこの範囲とすることにより、良好な配向性を有し、また、バッファ層12上にIII族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層12が得られる。
バッファ層12の膜厚が10nm未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、500nmを超える膜厚でバッファ層12を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
また、バッファ層12の膜厚は、20〜100nmの範囲とされていることがより好ましい。
The thickness of the
If the thickness of the
The film thickness of the
本実施形態では、バッファ層12がAlNからなる組成であることが好ましい。
一般に、基板上に積層させるバッファ層としては、Alを含有する組成とされていることが好ましく、一般式AlGaInNで表されるIII族窒化物化合物であれば、如何なる材料でも用いることができ、さらに、V族としてAsやPが含有される組成とすることもできる。なかでも、バッファ層を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この場合には、Alの組成が50%以上とされていることがより好ましい。また、バッファ層12は、AlNからなる構成とすることが最も好ましい。
In the present embodiment, it is preferable that the
In general, the buffer layer to be laminated on the substrate preferably has a composition containing Al, and any material can be used as long as it is a group III nitride compound represented by the general formula AlGaInN. The composition may contain As or P as group V. In particular, when the buffer layer has a composition containing Al, it is preferably GaAlN. In this case, the Al composition is more preferably 50% or more. The
また、バッファ層12を構成する材料としては、III族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが後述の下地層を構成するIII族窒化物半導体に近いものが好ましく、特に周期表のIIIa族元素の窒化物が好適である。
In addition, as a material constituting the
バッファ層12は、酸素を含有し、かつ、バッファ層12中の酸素濃度が1原子%以下とされていることが好ましい。
バッファ層中の酸素濃度が1原子%を超えると、膜中の酸素が多くなり過ぎ、基板とバッファ層との間の格子定数の整合性が低下し、バッファ層としての機能が低下するものと推察される。
本実施形態のように、バッファ層を反応性スパッタ法によって形成した場合、スパッタ装置のチャンバ(図5の符号41参照)の内壁に付着した水分等の酸素含有物が、スパッタ成膜処理の際にチャンバの内壁からチャンバ内空間に叩き出され、基板上に成膜されるバッファ層中に酸素が混入する。このため、スパッタ法を用いて形成されたバッファ層は、少なくとも一定以上の酸素を含有する膜となるが、バッファ層12をAlNで構成した場合には、上記範囲(上限濃度:1原子%)で少量の酸素を含有することにより、サファイアからなる基板の格子定数に近づき、基板とバッファ層との間の格子定数の整合性が向上し、バッファ層の配向性が向上する。これにより、バッファ層上に形成されるIII族窒化物半導体の結晶性を向上させることができる。ここで、バッファ層12に含有される酸素の量は、上記上限値に示すように低濃度で良く、バッファ層12は、ごく少量の酸素を含有することにより上記効果が得られる。
また、バッファ層12中の酸素濃度は、原子%で0.8%以下とされていることがより好ましい。
The
If the oxygen concentration in the buffer layer exceeds 1 atomic%, the amount of oxygen in the film becomes excessive, the lattice constant matching between the substrate and the buffer layer is reduced, and the function as the buffer layer is reduced. Inferred.
When the buffer layer is formed by the reactive sputtering method as in this embodiment, oxygen-containing substances such as moisture adhering to the inner wall of the chamber (see
The oxygen concentration in the
本実施形態では、バッファ層12中に含有される酸素の濃度を上記範囲に制御することにより、AlNからなるバッファ層12とサファイアからなる基板11との格子整合性が向上するので、バッファ層12が配向性に優れた層となる。このようなバッファ層12上に形成されるIII族窒化物半導体は結晶性に優れた層となるので、発光特性に優れたIII族窒化物半導体発光素子を実現できる。
In this embodiment, the lattice matching between the
本実施形態では、バッファ層12の膜内における酸素濃度分布が略均一とされていることが好ましい。
バッファ層12の膜内において、酸素がむらなく均一に分布されることにより、上述したような、基板11との格子整合性をより向上させることができる。これにより、バッファ層12上のIII族窒化物半導体の結晶性をより一層向上させることができ、ひいては、より発光特性に優れたIII族窒化物半導体発光素子を実現できる。
In the present embodiment, it is preferable that the oxygen concentration distribution in the
In the film of the
『半導体層』
図1に示すように、本実施形態の積層半導体10は、基板11上に、上述のようなバッファ層12を介して、III族窒化物系半導体からなり、n型半導体層14、発光層15及びp型半導体層16から構成される半導体層20が積層されてなる。また、図示例の積層半導体10は、n型半導体層14に備えられた下地層14aがバッファ層12上に積層されている。
"Semiconductor layer"
As shown in FIG. 1, the
III族窒化物半導体としては、例えば、一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。 The group III nitride semiconductor, for example, and by the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. Symbol M represents a group V element different from nitrogen (N), and 0 ≦ A <1.) Many gallium nitride-based compound semiconductors are known. and the general formula Al X Ga Y in Z N 1 -a M a (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1 , including the gallium compound semiconductor, X + Y + Z = 1 . symbol M nitrogen A gallium nitride-based compound semiconductor represented by (V) represents another group V element and 0 ≦ A <1) can be used without any limitation.
窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。 Gallium nitride compound semiconductors can contain other group III elements in addition to Al, Ga, and In, and contain elements such as Ge, Si, Mg, Ca, Zn, Be, P, and As as necessary. You can also Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.
「n型半導体層」
n型半導体層14は、通常、前記バッファ層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層を兼ねることも可能である。
"N-type semiconductor layer"
The n-
{下地層}
本実施形態の下地層14aはIII族窒化物半導体からなり、従来公知のMOCVD法によってバッファ層12上に積層して成膜される。
下地層14aの材料としては、必ずしも基板11上に成膜されたバッファ層12と同じである必要はなく、異なる材料を用いても構わないが、AlyGa1―yN層(0≦y≦1、好ましくは0≦y≦0.5、さらに好ましくは0≦y≦0.1)から構成されることが好ましい。
{Underlayer}
The
The material of the
下地層14aに用いる材料としては、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が用いられ、特に、AlGaN、又はGaNを好適に用いることができる。
また、バッファ層12をAlNからなる柱状結晶の集合体として形成した場合には、下地層14aがバッファ層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、このような材料としても上記Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。
As a material used for the
When the
下地層14aの膜厚は、0.1〜8μmの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、0.1〜2μmの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
The film thickness of the
下地層14aは、必要に応じて、n型不純物が1×1017〜1×1019個/cm3の範囲内でドープされた構成としても良いが、アンドープ(<1×1017個/cm3)の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板11が導電性である場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板11に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層14aはドープしない結晶とした方が、結晶性が良好となるので好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
The
In the case where the
{n型コンタクト層}
本実施形態のn型コンタクト層14bはIII族窒化物半導体からなり、MOCVD法、又はスパッタ法によって下地層14a上に積層して成膜される。
n型コンタクト層14bとしては、下地層14aと同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019個/cm3、好ましくは1×1018〜1×1019個/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。また、上述したように、n型コンタクト層14bは、下地層を兼ねた構成とすることもできる。
{N-type contact layer}
The n-
As the n-
下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1〜20μm、好ましくは0.5〜15μm、さらに好ましくは1〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
The gallium nitride-based compound semiconductor constituting the
{n型クラッド層}
上述のn型コンタクト層14bと詳細を後述する発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を改善することができる。n型クラッド層14cは、MOCVD法等を用いて、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
{N-type cladding layer}
It is preferable to provide an n-
n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020個/cm3の範囲とされていることが好ましく、より好ましくは1×1018〜1×1019個/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
The film thickness of the n-
Further, the n-type doping concentration of the n-
「発光層」
発光層15は、n型半導体層14上に積層されるとともに、後述のp型半導体層16がその上に積層される層であり、従来公知のMOCVD法等を用いて成膜することができる。また、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層されてなり、図示例では、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成されている。
"Light emitting layer"
The
障壁層15aとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層15bよりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
As the
Furthermore, the
また、発光層15全体の膜厚としては、特に限定されない。例えば、発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
Further, the film thickness of the entire
「p型半導体層」
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成され、MOCVD法、又は反応性スパッタ法を用いて成膜されてなる。また、p型コンタクト層がp型クラッド層を兼ねる構成とすることもできる。
"P-type semiconductor layer"
The p-
本実施形態のp型半導体層16は、導電性をp型に制御するためのp型不純物が添加されてなる。p型不純物としては、特に限定されないが、Mgを用いることが好ましく、また、同様にZnを用いることも可能である。
また、p型半導体層16全体の膜厚としては、特に限定されないが、好ましくは0.05〜1μmの範囲である。
The p-
The film thickness of the entire p-
{p型クラッド層}
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
{P-type cladding layer}
The p-
The thickness of the p-
p型クラッド層16aにp型不純物を添加することによって得られるp型ドーパント濃度は、1×1018〜5×1021個/cm3の範囲とされていることが好ましく、より好ましくは1×1019〜5×1020個/cm3である。p型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
The p-type dopant concentration obtained by adding p-type impurities to the p-
{p型コンタクト層}
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
{P-type contact layer}
The p-
Although the film thickness of the p-
また、p型コンタクト層16bにp型不純物を添加することによって得られるp型ドーパント濃度は、1×1018〜1×1021個/cm3の範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020個/cm3の範囲である。
In addition, when the p-type dopant concentration obtained by adding the p-type impurity to the p-
本実施形態の半導体層20は、上述したように、少なくとも酸素を含有してなり、その酸素濃度が原子%で1%以下とされたバッファ層12上に形成されたものなので、結晶性に優れたIII族窒化物半導体からなる層とすることができる。従って、発光特性に優れたIII族窒化物半導体発光素子を実現することができる。
As described above, the
『透光性正極』
透光性正極17は、上述した積層半導体10のp型半導体層16(p型コンタクト層16b)上に形成される透光性の電極である。
透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−Ga2O3)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、Mgがドープされたp型半導体層16上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
"Translucent positive electrode"
The translucent
The material of the translucent
The translucent
『正極ボンディングパッド及び負極』
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、Ni及びCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚い方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
“Positive electrode bonding pad and negative electrode”
The positive
As the material of the positive
The thickness of the positive
負極19は、基板11上に、n型半導体層14、発光層15及びp型半導体層16が順次積層された半導体層において、n型半導体層14のn型コンタクト層14bに接するように形成される。
このため、負極19を設ける際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去することにより、n型コンタクト層14bの露出領域14dを形成し、この上に負極19を形成する。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
The
For this reason, when the
As the material of the
以上説明したような、本実施形態のIII族窒化物半導体発光素子1によれば、反応性スパッタ法によって形成されるバッファ層12中の酸素濃度が1原子%以下とされていることにより、バッファ層12上に積層されるIII族窒化物半導体からなる半導体層20の結晶性が向上するので、優れた発光特性を有するものとなる。
According to the group III nitride semiconductor
[III族窒化物半導体発光素子の製造方法]
本実施形態のIII族窒化物半導体発光素子の製造方法は、サファイアからなる基板11上に、少なくともIII族窒化物化合物からなるバッファ層12を積層し、該バッファ層12上に、n型半導体層14、発光層15及びp型半導体層16を順次積層する方法であり、スパッタ装置40のチャンバ41内において、基板加熱用の設定温度をバッファ層12の成膜温度と同じかそれ以上としてダミー放電を行ない、その後、スパッタ装置40のチャンバ41内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層12をAlNから形成する方法である。
[Method for Producing Group III Nitride Semiconductor Light-Emitting Device]
In the method for manufacturing a group III nitride semiconductor light emitting device of this embodiment, a
本実施形態の製造方法では、基板11上にIII族窒化物半導体の結晶をエピタキシャル成長させ、図1に示すような積層半導体10を形成する際、まず、基板11上にバッファ層12を成膜し、その上に半導体層20を形成する。本実施形態では、バッファ層12を、金属Al原料と窒素元素を含んだガスとをプラズマで活性化させる反応性スパッタ法によってAlNから形成し、その上に、n型半導体層14の下地層14aをMOCVD法によって形成した後、n型コンタクト層14bをスパッタ法で形成し、その上のn型クラッド層14c及び発光層15の各層をMOCVD法で形成し、そして、p型半導体層16をスパッタ法で形成する方法を例に挙げて説明する。
In the manufacturing method of the present embodiment, when a group III nitride semiconductor crystal is epitaxially grown on the
そして、本実施形態の製造方法では、図2の平面図及び図3の断面図に例示するように、 上述の積層半導体10のp型半導体層16上に透光性正極17を積層し、その上に正極ボンディングパッド18を形成するとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19を積層する。
以下、本実施形態のIII族窒化物半導体発光素子の製造方法における各条件及び手順について詳述する。
And in the manufacturing method of this embodiment, the translucent
Hereinafter, each condition and procedure in the manufacturing method of the group III nitride semiconductor light emitting device of this embodiment will be described in detail.
『基板の前処理』
本実施形態では、基板11を反応器の中に導入した後、バッファ層12を形成する前に、スパッタ法等の方法を用いて前処理を行うことが望ましい。具体的には、基板11をArやN2のプラズマ中に曝す事によって表面を整えることができる。例えば、ArガスやN2ガスなどのプラズマを基板11表面に作用させる逆スパッタにより、基板11表面に付着した有機物や酸化物を除去することができる。この場合、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。このような前処理を基板11に施すことにより、基板11の表面11a全面にバッファ層12を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
また、基板11には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。
"Pretreatment of substrate"
In the present embodiment, it is desirable to perform pretreatment using a method such as sputtering after introducing the
Further, it is more preferable that the
また、基板11への前処理は、上述した逆スパッタのような、イオン成分と、電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面からコンタミ等を除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。
本実施形態では、基板11への前処理として、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用い、基板11に適度なエネルギーを持つ反応種を作用させることにより、基板11表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメージが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
The pretreatment of the
Here, when removing contaminants and the like from the surface of the substrate, for example, when an ionic component or the like is supplied to the substrate surface alone, the energy is too strong and the substrate surface is damaged and grown on the substrate. There is a problem that the quality of the crystal is lowered.
In the present embodiment, plasma processing performed in an atmosphere in which an ionic component and a radical component are mixed as described above is used as a pretreatment for the
『バッファ層の形成』
本実施形態では、バッファ層12を形成するにあたり、まず、スパッタ装置40のチャンバ41内において、基板加熱用の設定温度をバッファ層12の成膜温度と同じかそれ以上としてダミー放電を行なう。その後、スパッタ装置40のチャンバ41内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層12をAlNから形成する方法としている。
"Formation of buffer layer"
In the present embodiment, when forming the
「反応性スパッタ法による成膜」
基板11の表面に対し、上記前処理を施した後、スパッタ装置40(図5参照)のチャンバ41内にアルゴン及び窒素元素含有ガスを導入し、基板11を500℃程度に加温する。そして、基板11側に高周波バイアスを印加するとともに、III族金属原料として金属Alが用いられたAlターゲット側にパワーを印加してチャンバ41内にプラズマを発生させ、チャンバ41内の圧力を一定に保ちながら、基板11上にAlNからなるバッファ層12を成膜する。
バッファ層12を基板11上に成膜する方法としては、反応性スパッタ法の他、例えば、MOCVD法、パルスレーザーデポジション(PLD)法、パルス電子線堆積(PED)法等が挙げられ、適宜選択して用いることができるが、反応性スパッタ法が最も簡便で量産にも適しているため、好適な方法である。
"Deposition by reactive sputtering"
After the pretreatment is performed on the surface of the
Examples of the method for forming the
(スパッタ装置)
図5に示す例のスパッタ装置40では、金属ターゲット47の下方(図5の下方)にマグネット42が配され、該マグネット42が図示略の駆動装置によって金属ターゲット47の下方で揺動する。チャンバ41には窒素ガス、及びアルゴンガスが供給され、ヒータ44に取り付けられた基板11上に、バッファ層が成膜される。この際、上述のようにマグネット42が金属ターゲット47の下方で揺動しているため、チャンバ41内に閉じ込められたプラズマが移動し、基板11の表面11aの他、側面に対しても、むらなくバッファ層を成膜することが可能となる。
(Sputtering equipment)
In the
バッファ層をスパッタ法で成膜する方法としては、RFスパッタ法又はDCスパッタ法が挙げられる。ここで、本発明に係る製造方法のように反応性スパッタ法を用い、窒素元素含有ガスとして窒素ガスを用いて成膜を行なう場合、窒素がターゲット(金属材料)表面に吸着することが知られている(Mat.Res.Soc.Symp.Proc. Vol.68、357、1986を参照)。一般に、金属材料のターゲットを用いてスパッタする場合、DCスパッタ法を用いることが成膜効率の点で好ましいが、連続的に放電させるDCスパッタ法では、窒素がターゲットに付着することによってターゲット表面のチャージアップ(帯電)を招き、成膜速度が安定しない可能性がある。このため、本発明に係る製造方法では、RFスパッタ法、又は、DCスパッタ法の中でもパルス的にバイアスを与えることができるパルスDCスパッタを用いることが好ましく、このようなスパッタ方法で処理可能なスパッタ装置を使用することが好ましい。 Examples of the method for forming the buffer layer by sputtering include RF sputtering and DC sputtering. Here, when a reactive sputtering method is used as in the manufacturing method according to the present invention and a film is formed using nitrogen gas as a nitrogen element-containing gas, it is known that nitrogen is adsorbed on the target (metal material) surface. (See Mat. Res. Soc. Symp. Proc. Vol. 68, 357, 1986). In general, when sputtering using a metal target, it is preferable to use a DC sputtering method from the viewpoint of film formation efficiency. However, in the DC sputtering method in which continuous discharge is performed, nitrogen adheres to the target and the surface of the target is Charge up (charging) may be caused, and the film formation rate may not be stable. For this reason, in the manufacturing method according to the present invention, it is preferable to use pulsed DC sputtering that can be biased in a pulse manner among RF sputtering and DC sputtering, and sputtering that can be processed by such a sputtering method. It is preferred to use an apparatus.
また、バッファ層12をスパッタ法によって成膜する場合、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法を用いて成膜することが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましく、このようなリアクティブスパッタ方法で処理可能なスパッタ装置を採用することが好ましい。
Further, when the
また、RFスパッタ法が採用されたスパッタ装置を用いる場合には、チャージアップを回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。 図5に例示するスパッタ装置40では、ターゲット47の下方にマグネット42が備えられ、このマグネット42がターゲット47の下方で回転運動できる構成とされている。
Further, when using a sputtering apparatus employing an RF sputtering method, it is preferable to move the position of the magnet within the target as a method for avoiding charge-up. A specific motion method can be selected depending on the sputtering apparatus to be used, and can be swung or rotated. In the
また、反応性スパッタ法においては、磁場内にプラズマを閉じ込めることによって効率を向上させる技術が一般的に用いられている。この際、ターゲットを偏り無く使用するための方法としては、上述したスパッタ装置40のように、カソードのマグネット42の位置をターゲット47内で移動させつつ成膜するRFスパッタ法を用いることが好ましい。このような場合の具体的なマグネットの運動方法としては、使用するスパッタ装置によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
In reactive sputtering, a technique for improving efficiency by confining plasma in a magnetic field is generally used. At this time, as a method for using the target without unevenness, it is preferable to use an RF sputtering method in which film formation is performed while moving the position of the
また、詳細を後述するが、チャンバ41内には、できるだけ不純物を残さないことが好ましく、特に、チャンバ41の内壁に付着する酸素含有物を出来る限り低減しておくことが好ましいため、スパッタ装置40のチャンバ41内の到達真空度は、2×10−5Pa以下の条件とすることがより好ましい。
Although details will be described later, it is preferable that impurities are not left in the
また、バッファ層12は、基板11の側面を覆うようにして形成することが好ましく、基板11の側面及び裏面を覆うようにして形成することが最も好ましい。
しかしながら、従来のスパッタ装置並びに成膜方法でバッファ層を成膜した場合、最大で6回から8回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。
そこで、例えば、基板を揺動させたり又は回転運動させたりすることが可能なスパッタ装置を用いることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜することが可能となる。このようなスパッタ装置並びに成膜方法とすることにより、基板の表面及び側面を一度の工程で成膜することが可能となり、次いで基板裏面への成膜工程を行うことにより、計2回の工程で基板全面を覆うことが可能となる。
The
However, when the buffer layer is formed by a conventional sputtering apparatus and film formation method, it is necessary to perform the film formation process about 6 to 8 times at the maximum, which is a long process. As another film forming method, a method of forming a film on the entire surface of the substrate by placing it in the chamber without holding the substrate can be considered, but the apparatus becomes complicated when it is necessary to heat the substrate. There is a fear.
Therefore, for example, by using a sputtering apparatus capable of swinging or rotating the substrate, it is possible to form a film while changing the position of the substrate with respect to the sputtering direction of the film forming material. It becomes possible. By using such a sputtering apparatus and a film forming method, it becomes possible to form the surface and side surfaces of the substrate in a single step, and then performing the film forming step on the back surface of the substrate, a total of two steps. It becomes possible to cover the entire surface of the substrate.
また、スパッタ装置を、成膜材料源が大きな面積の発生源(ターゲット)から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜することが可能な構成としても良い。このような装置の一つとして、図5に示すスパッタ装置40のような、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜するRFスパッタ法を用いた装置が挙げられる。また、このようなRFスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる装置を採用しても良い。さらに、材料の発生源であるカソード(図5のターゲット皿43参照)を基板近傍に配することにより、発生するプラズマを、基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
In addition, the sputtering apparatus is configured so that the film formation material source is generated from a generation source (target) having a large area, and by moving the material generation position, the film can be formed on the entire surface of the substrate without moving. A possible configuration is also possible. As one of such apparatuses, film formation is performed while moving the position of the cathode magnet in the target by swinging or rotating the magnet as in the
(窒素元素含有ガス雰囲気)
本実施形態で用いる窒素元素含有ガスとしては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素(N2)は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素(N2)を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは成膜速度は低いものの、工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、窒素(N2)は最も好適な窒素源である。
(Nitrogen element-containing gas atmosphere)
As the nitrogen element-containing gas used in the present embodiment, generally known nitrogen compounds can be used without any limitation, but ammonia and nitrogen (N 2 ) are easy to handle and relatively inexpensive. It is preferable because it is available at
Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because of its high reactivity and toxicity, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
In addition, when nitrogen (N 2 ) is used as a raw material, a simple apparatus can be used, but a high reaction rate cannot be obtained. However, if nitrogen is decomposed by an electric field or heat and then introduced into the apparatus, the film formation rate is lower than that of ammonia, but a film formation rate that can be used for industrial production can be obtained. Considering the balance with the apparatus cost, nitrogen (N 2 ) is the most preferable nitrogen source.
窒素元素を含むガス中における窒素のガス分率、つまり、窒素(N2)とArの流量に対する窒素流量の比は、窒素が20%超であることが好ましい。窒素が20%以下だと、窒素の存在量が少なく基板11上に金属が析出してしまい、バッファ層12としてIII族窒化物化合物に求められる結晶構造とならない。また、窒素が99%を上回る流量比だと、Arの量が少な過ぎ、スパッタレートが大幅に低下してしまうので好ましくない。また、窒素を含むガス中における窒素のガス分率は、40%以上95%以下の範囲であることがより好ましく、60%以上80%以下の範囲であることが最も好ましい。
The gas fraction of nitrogen in the gas containing nitrogen element, that is, the ratio of the nitrogen flow rate to the flow rate of nitrogen (N 2 ) and Ar is preferably greater than 20%. If the nitrogen content is 20% or less, the amount of nitrogen present is small and metal is deposited on the
本実施形態では、活性な窒素反応種を高濃度で基板11上に供給することにより、基板11上におけるマイグレーションを抑制することができ、これにより、自己組織化を抑え、バッファ層12を適正に単結晶組織とすることが可能となる。バッファ層12において、単結晶からなる組織を適正にコントロールすることにより、その上に積層されるGaN(III族窒化物半導体)からなる半導体層の結晶性を良好に制御することができる。
In the present embodiment, by supplying active nitrogen reactive species to the
(チャンバ内圧力)
反応性スパッタ法を用いてバッファ層12を成膜する際のチャンバ41内の圧力は、0.2Pa以上であることが好ましい。このチャンバ41内の圧力が0.2Pa未満だと、発生する反応種の持つ運動エネルギーが大きくなりすぎ、形成されるバッファ層の膜質が不十分となる。また、チャンバ41内の圧力の上限は特に限定されないが、0.8Pa以上になると、膜の配向に寄与する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、チャンバ41内の圧力は0.2〜0.8Paの範囲とすることが好ましい。
(Internal chamber pressure)
The pressure in the
(スパッタ装置の到達真空度)
本実施形態の製造方法では、バッファ層12の形成に用いるスパッタ装置40のチャンバ41内の到達真空度を、2×10−5Pa以下の条件とし、チャンバ41内をこの範囲の真空度とした後、バッファ層12を形成することが好ましい。
上述したように、反応性スパッタ法を用いてバッファ層を形成した場合、スパッタ装置40のチャンバ41の内壁に付着した水分等の酸素含有物が、スパッタ成膜処理の際にチャンバ41の内壁から叩き出され、基板11上に成膜されるバッファ層12の膜中に酸素が不可避的に混入する。このような酸素含有物は、主として、チャンバ41のメンテナンスを行うために大気開放した際、大気中の酸素や水分がチャンバ41内に侵入し、内壁に付着することによって生じるものと考えられる。
(Degree of ultimate vacuum of sputtering equipment)
In the manufacturing method of the present embodiment, the ultimate vacuum in the
As described above, when the buffer layer is formed by using the reactive sputtering method, oxygen-containing substances such as moisture adhering to the inner wall of the
本発明者等が鋭意研究したところ、AlNからなるバッファ層12は、スパッタ時に酸素が混入することで膜中に少量(低濃度)の酸素を含有することにより、サファイアからなる基板11の格子定数に近づき、基板11とバッファ層12との間の格子定数の整合性が向上し、バッファ層12の配向性が向上する効果が得られることが明らかとなった。
しかしながら、その一方で、基板上に形成されるバッファ層に大量の酸素が混入し、膜中の酸素濃度が高くなり過ぎた場合(1原子%超)には、基板とバッファ層との間の格子定数の整合性が低下し、バッファ層の配向性が低下してしまう。つまり、スパッタ装置のチャンバ内壁に大量の酸素含有物が付着した場合には、スパッタ時に大量の酸素がバッファ層の膜中に混入してしまい、上記問題が発生する。
As a result of intensive studies by the present inventors, the
However, on the other hand, when a large amount of oxygen is mixed in the buffer layer formed on the substrate and the oxygen concentration in the film becomes too high (over 1 atomic%), the space between the substrate and the buffer layer is low. The lattice constant matching is lowered, and the orientation of the buffer layer is lowered. That is, when a large amount of oxygen-containing material adheres to the inner wall of the chamber of the sputtering apparatus, a large amount of oxygen is mixed into the film of the buffer layer at the time of sputtering, and the above problem occurs.
本実施形態では、バッファ層12の形成に用いるスパッタ装置40のチャンバ41内の到達真空度を2×10−5Pa以下の条件とし、チャンバ41内をこの範囲の真空度としてチャンバ41内の酸素含有物を充分に吸引することにより、チャンバ41の内壁に付着する酸素含有物並びにチャンバ41内の空間に存在する酸素含有物を除去して低減した後、バッファ層12を形成する方法としている。
これにより、AlNからなるバッファ層12を、1原子%以下という低濃度の酸素が含有された状態として形成することができるので、サファイアからなる基板11との間の格子整合性が向上し、配向性に優れた層となる。従って、このバッファ層12上に形成されるIII族窒化物半導体からなる半導体層20の結晶性が向上し、優れた発光特性を備える発光素子1が得られる。
In the present embodiment, the ultimate vacuum in the
Thereby, since the
(ダミー放電)
本実施形態の製造方法では、上述の到達真空度をより向上させるため、バッファ層12のスパッタ成膜処理を行なう前に、スパッタ装置40のチャンバ41内において、成膜処理を伴わないダミー放電を行なうことが好ましい。
ダミー放電の方法としては、成膜処理と同様の放電プログラムを、基板を導入せずに行う方法が一般的である。このような方法でダミー放電を行なうことにより、如何なる成分が、如何なる機構で不純物として叩き出されてくるのかが明らかでなくとも、成膜を行う条件で湧出される不純物を、予め叩き出すことが可能となる。
(Dummy discharge)
In the manufacturing method of this embodiment, in order to further improve the above-mentioned ultimate vacuum, before performing the sputtering film forming process of the
As a dummy discharge method, a method of performing a discharge program similar to the film forming process without introducing a substrate is common. By performing a dummy discharge in this way, it is possible to preliminarily discharge impurities that are springed out under the conditions for film formation, even if it is not clear what components are knocked out as impurities by what mechanism. It becomes possible.
また、このようなダミー放電は、通常の成膜条件と同様の条件として行う方法よりも、さらに不純物を叩き出し易い条件に設定して行なうことも可能である。このような条件としては、例えば、基板加熱用の設定温度を高めに設定し(図5のスパッタ装置40におけるヒータ44参照)、この設定温度をバッファ層12の成膜温度と同じかそれ以上としてダミー放電を行なうことで、プラズマを発生させるためのパワーを高めに設定する等の条件が挙げられる。
またさらに、上述のようなダミー放電は、チャンバ41内の吸引と同時に行なうことも可能である。
Also, such dummy discharge can be performed under conditions that make it easier to knock out impurities than a method that is performed under the same conditions as normal film formation conditions. As such a condition, for example, the set temperature for substrate heating is set high (see the
Furthermore, the dummy discharge as described above can be performed simultaneously with the suction in the
上述のようなダミー放電を行なうことにより、成膜前のチャンバ41内の到達真空度をより高めることにより、チャンバ41の内壁や空間中に存在する酸素含有物を、より確実に除去して低減することが可能となる。従って、基板11とバッファ層12との格子整合性がさらに向上し、バッファ層12の配向性をより高めることが可能となる。
By performing dummy discharge as described above, the ultimate vacuum in the
(成膜速度)
バッファ層12を成膜する際の成膜速度は、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜速度が0.01nm/s未満だと、膜が層とならずに島状に成長してしまい、基板11の表面を覆うことができなくなる虞がある。成膜速度が10nm/sを超えると、膜が結晶体とならずに非晶質となってしまう。
(Deposition rate)
The film formation rate when forming the
(基板温度)
バッファ層12を成膜する際の基板11の温度は、室温〜1000℃の範囲とすることが好ましく、400〜800℃の範囲とすることがより好ましい。基板11の温度が上記下限未満だと、バッファ層12が基板11全面を覆うことができず、基板11表面が露出する虞がある。基板11の温度が上記上限を超えると、金属原料のマイグレーションが活発となり、バッファ層12としては不適である。なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、0〜30℃の範囲である。
(Substrate temperature)
The temperature of the
(ターゲット)
III族金属原料と窒素元素を含んだガスとをプラズマによって活性化させる反応性スパッタ法を用いて、バッファ層として混晶を成膜する際には、例えば、Al等を含む金属材料の混合物(必ずしも、合金を形成していなくても構わない)をターゲットとして用いる方法もあるし、異なる材料からなる2つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
(target)
When forming a mixed crystal as a buffer layer using a reactive sputtering method in which a group III metal raw material and a gas containing nitrogen element are activated by plasma, for example, a mixture of metal materials including Al or the like ( There is a method of using as a target the alloy may not necessarily be formed, or a method of preparing two targets made of different materials and performing sputtering simultaneously. For example, when a film having a constant composition is formed, a mixed material target is used, and when several kinds of films having different compositions are formed, a plurality of targets may be installed in the chamber.
『半導体層の形成』
バッファ層12上には、n型半導体層14、発光層15、p型半導体層16をこの順で積層することにより、半導体層20を形成する。本実施形態の製造方法では、上述したように、n型半導体層14の下地層14aをMOCVD法によって形成した後、n型コンタクト層14bをスパッタ法で形成し、その上のn型クラッド層14c及び発光層15の各層をMOCVD法で形成し、そして、p型半導体層16をスパッタ法で形成する。
"Semiconductor layer formation"
On the
本実施形態において、半導体層20を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、MOCVD法では、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物を利用できる。MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては、例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)を用いる。
In this embodiment, the growth method of the gallium nitride-based compound semiconductor when forming the
上述したような窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、及びBe等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。 The gallium nitride compound semiconductor as described above can contain other group III elements in addition to Al, Ga, and In, and dopant elements such as Ge, Si, Mg, Ca, Zn, and Be as necessary. Can be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.
「n型半導体層の形成」
本実施形態の半導体層20を形成する際、まず、n型半導体層14の下地層14aを、従来公知のMOCVD法により、バッファ層12上に積層して成膜する。次いで、下地層14a上に、n型コンタクト層14bをスパッタ法で成膜した後、n型クラッド層14cをMOCVD法によって成膜する。この際、下地層14a及びn型クラッド層14cの各層は、同じMOCVD炉を用いて成膜することができる。なお、本実施形態では、n型コンタクト層14bをスパッタ法で成膜する例を説明しているが、MOCVD法で成膜しても良い。
“Formation of n-type semiconductor layer”
When forming the
「発光層の形成」
n型クラッド層14c上には、発光層15を、従来公知のMOCVD法によって形成する。
本実施形態で形成する、図1に例示するような発光層15は、GaN障壁層に始まりGaN障壁層に終わる積層構造を有しており、GaNからなる6層の障壁層15aと、ノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとを交互に積層して形成する。
また、本実施形態の製造方法では、n型クラッド層14cの成膜に用いるMOCVD炉と同じものを使用することにより、従来公知のMOCVD法で発光層15を成膜することができる。
`` Formation of light emitting layer ''
On the n-
The
In the manufacturing method of this embodiment, the
「p型半導体層の形成」
発光層15上、つまり、発光層15の最上層となる障壁層15a上には、p型クラッド層16a及びp型コンタクト層16bからなるp型半導体層16を、MOCVD法、又はスパッタ法を用いて形成する。
本実施形態では、まず、MgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを発光層15(最上層の障壁層15a)上に形成し、さらにその上に、MgをドープしたAl0.02Ga0.98Nからなるp型コンタクト層16bを形成する。この際、p型クラッド層16a及びp型コンタクト層16bの積層には、同じスパッタ装置を用いることができる。
なお、上述したように、p型不純物としては、Mgのみならず、例えば亜鉛(Zn)等も同様に用いることができる。
“Formation of p-type semiconductor layer”
A p-
In the present embodiment, first, a p-
As described above, not only Mg but also zinc (Zn), for example, can be used as the p-type impurity.
『透光性正極の形成』
上記方法によって各層が形成されてなる積層半導体10のp型コンタクト層16b上に、ITOからなる透光性正極17を形成する。
透光性正極17の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
"Formation of translucent positive electrode"
A translucent
The method for forming the translucent
また、上述したように、透光性正極17の材料は、ITOには限定されず、AZO、IZO、GZO等の材料を用いて形成することが可能である。
また、透光性正極17を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
Further, as described above, the material of the translucent
Further, after forming the translucent
『正極ボンディングパッド及び負極の形成』
積層半導体10上に形成された透光性正極17上に、さらに、正極ボンディングパッド18を形成する。
この正極ボンディングパッド18は、例えば、透光性正極17の表面側から順に、Ti、Al、Auの各材料を、従来公知の方法で積層することによって形成することができる。
"Formation of positive electrode bonding pad and negative electrode"
A positive
The positive
また、負極19を形成する際は、まず、基板11上に形成されたp型半導体層16、発光層15及びn型半導体層14の一部をドライエッチング等の方法によって除去することにより、n型コンタクト層14bの露出領域14dを形成する(図2及び図3参照)。そして、この露出領域14d上に、例えば、露出領域14d表面側から順に、Ni、Al、Ti、及びAuの各材料を従来公知の方法で積層することにより、詳細な図示を省略する4層構造の負極19を形成することができる。
When forming the
そして、上述のようにして、積層半導体10上に、透光性正極17、正極ボンディングパッド18及び負極19を設けたウェーハを、基板11の裏面を研削及び研磨してミラー状の面とした後、例えば、350μm角の正方形に切断することにより、発光素子チップ(発光素子1)とすることができる。
Then, as described above, after the wafer provided with the translucent
以上説明したような、本実施形態のIII族窒化物半導体発光素子の製造方法によれば、サファイアからなる基板11上に、少なくともIII族窒化物化合物からなるバッファ層12を積層するにあたり、スパッタ装置41のチャンバ41内において、基板加熱用の設定温度をバッファ層12の成膜温度と同じかそれ以上としてダミー放電を行ない、その後、スパッタ装置40のチャンバ41内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層12をAlNから形成する方法を採用している。これにより、基板11上に形成されるバッファ層12が酸素を含有し、かつ、バッファ層12中の酸素濃度を1原子%以下とすることができるので、このバッファ層12上に積層されるIII族窒化物半導体の結晶性が向上する。従って、優れた発光特性を有するIII族窒化物半導体発光素子1を製造することが可能となる。
As described above, according to the method for manufacturing a group III nitride semiconductor light emitting device of this embodiment, a sputtering apparatus is used for stacking the
また、本実施形態の製造方法によれば、バッファ層12の形成に用いるスパッタ装置40のチャンバ41内の到達真空度を、2×10−5Pa以下の条件として、バッファ層12を形成する前にチャンバ41を吸引することで、チャンバ41内に存在する酸素含有物を低減することができる。これにより、基板11上に形成するバッファ層12の配向性をより向上させることが可能となる。またさらに、上記操作によって、スパッタ装置40のチャンバ41内を吸引して低圧とすると同時に、所定回数のダミー放電を行なうことにより、チャンバ41内の到達真空度をさらに低圧とすることができ、チャンバ41内に存在する酸素含有物をより確実に低減することができる。従って、基板11上に形成するバッファ層12の配向性をさらに向上させることが可能となる。
Further, according to the manufacturing method of the present embodiment, before the
[ランプ]
以上説明したような、本発明に係る製造方法によって得られるIII族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[lamp]
By combining the group III nitride semiconductor light emitting device obtained by the manufacturing method according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted without any limitation.
For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and it is possible to obtain white light emission by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. It can also be set as the lamp which exhibits.
Further, the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.
例えば、図4に示す例のように、同一面電極型のIII族窒化物半導体発光素子1を砲弾型に実装する場合には、2本のフレームの内の一方(図4ではフレーム31)に発光素子1を接着し、また、発光素子1の負極(図3に示す符号19参照)をワイヤー34でフレーム32に接合し、発光素子1の正極ボンディングパッド(図3に示す符号18参照)をワイヤー33でフレーム31に接合する。そして、透明な樹脂からなるモールド35で発光素子1の周辺をモールドすることにより、図4に示すような砲弾型のランプ3を作成することができる。
For example, as in the example shown in FIG. 4, when mounting the same-surface electrode type group III nitride semiconductor
なお、本発明で得られ、優れた結晶性を備えるIII族窒化物半導体の積層構造は、上述のような発光ダイオード(LED)やレーザディスク(LD)等の発光素子に備えられる半導体層の他、レーザ素子や受光素子等の光電気変換素子、又は、HBT(Heterojunction Bipolar Transistor)やHEMT(High Electron Mobility Transistor)等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るIII族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。 In addition, the laminated structure of the group III nitride semiconductor having excellent crystallinity obtained in the present invention is not limited to the semiconductor layer provided in the light emitting element such as the light emitting diode (LED) or the laser disk (LD) as described above. It can also be used for photoelectric devices such as laser devices and light-receiving devices, or electronic devices such as HBT (Heter Junction Bipolar Transistor) and HEMT (High Electron Mobility Transistor). Many of these semiconductor elements have various structures, and the element structure of the group III nitride semiconductor multilayer structure according to the present invention is not limited at all including these known element structures.
以下に、本発明のIII族窒化物半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。 Hereinafter, the method for producing a Group III nitride semiconductor light-emitting device of the present invention will be described in more detail with reference to Examples, but the present invention is not limited to these Examples.
[実施例1]
図1に、本実験例で作製したIII族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板11のc面上に、バッファ層12としてRFスパッタ法を用いてAlNからなる単結晶の層を形成し、その上に、下地層14aとして、反応性スパッタ法を用いてGaN(III族窒化物半導体)からなる層を形成した。
[Example 1]
FIG. 1 is a schematic cross-sectional view of a laminated semiconductor of a group III nitride compound semiconductor light-emitting device manufactured in this experimental example.
In this example, a single-crystal layer made of AlN is formed as the
『バッファ層の形成』
まず、表面を鏡面研磨した直径2インチの(0001)c面サファイアからなる基板を、フッ酸及び有機溶媒によって洗浄した後、チャンバ中へ導入した。この際、スパッタ装置としては、図5に例示するスパッタ装置40ように、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。なお、ターゲットとしては、金属Alからなるものを用いた。
そして、チャンバ内で基板11を500℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、基板11側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことによって基板11表面を洗浄した。
次いで、真空ポンプによってチャンバ内を吸引し、これと同時にダミー放電を計16回繰り返すことによってスパッタ装置のチャンバ内を減圧し、6.0×10−6Paまで内圧を低下させ、チャンバ内の不純物を除去した。
"Formation of buffer layer"
First, a substrate made of (0001) c-plane sapphire having a diameter of 2 inches whose surface was mirror-polished was washed with hydrofluoric acid and an organic solvent, and then introduced into the chamber. At this time, as the sputtering apparatus, an apparatus having a high-frequency power source and a mechanism capable of moving the position of the magnet in the target, such as the
Then, after heating the
Next, the inside of the chamber is sucked by a vacuum pump, and at the same time, dummy discharge is repeated a total of 16 times to reduce the pressure in the chamber of the sputtering apparatus, and the internal pressure is reduced to 6.0 × 10 −6 Pa. Was removed.
次いで、基板11の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、2000Wの高周波バイアスを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件下(ガス全体における窒素の比は75%)で、サファイアからなる基板11上に、AlNからなる単結晶のバッファ層12を成膜した。ターゲット内のマグネットは、基板11の洗浄時、及び成膜時の何れにおいても揺動させた。
そして、予め測定した成膜速度(0.067nm/s)に従い、規定した時間の処理により、40nmのAlN(バッファ層12)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
Next, argon and nitrogen gas were introduced into the sputtering apparatus while keeping the temperature of the
Then, according to the film formation rate (0.067 nm / s) measured in advance, after the film formation of 40 nm of AlN (buffer layer 12) by the treatment for the specified time, the plasma operation is stopped and the temperature of the
そして、基板11上に形成したバッファ層12のX線ロッキングカーブ(XRC)を、X線測定装置(スペクトリス社製、型番:X‘part Pro MRD)を用いて測定した。この測定は、CuKα線X線発生源を光源として用いて行なった。この結果、バッファ層12のXRC半値幅は0.1°と優れた特性を示しており、バッファ層12が良好に配向していることが確認できた。
また、バッファ層12の組成について、X線光電子分光装置(XPS)を用いて測定したところ、図6(a)に示すように、バッファ層に相当するエッチング時間3〜13分の間で、酸素濃度が原子%で1%以下であることが確認できた。
And the X-ray rocking curve (XRC) of the
Further, the composition of the
『下地層の形成』
次いで、AlN(バッファ層12)が成膜された基板11を、スパッタ装置内から取り出してMOCVD装置内に搬送し、バッファ層12上に、以下の手順でGaNからなる下地層14aを成膜した。
まず、基板11を反応炉(MOCVD装置)内に導入し、窒素ガスで置換されたグローブボックス内において、加熱用のカーボン製サセプタ上に載置した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて基板温度を1150℃に昇温させ、1150℃で温度が安定したことを確認した後、アンモニアガス配管のバルブを開き、反応炉内へのアンモニアガスの流通を開始した。
"Formation of underlayer"
Next, the
First, the
次いで、TMGの蒸気を含む水素を反応炉内へ供給して、バッファ層12上に、下地層14aを構成するIII族窒化物半導体(GaN)を成膜する工程を開始した。この際のアンモニアの量は、V/III比が6000となるように調節した。このようにして、約1時間にわたってGaNを成長させた後、TMGの配管のバルブを切り替え、原料の反応炉への供給を終了してGaNの成長を停止した。そして、ヒータへの通電を停止し、基板温度を室温まで降温させた。
Next, hydrogen containing TMG vapor was supplied into the reaction furnace, and a process of forming a group III nitride semiconductor (GaN) constituting the
以上の工程により、基板11上に成膜された単結晶組織のAlNからなるバッファ層12の上に、アンドープで2μmの膜厚のGaNからなる下地層14aを成膜した。成膜後に反応炉内から取り出した試料は無色透明であり、GaN層(下地層14a)の表面は鏡面であった。
Through the above steps, an
上述のようにして形成したアンドープGaNからなる下地層14aのX線ロッキングカーブ(XRC)を、X線測定装置(スペクトリス社製、型番:X‘part Pro MRD)を用いて測定した。この測定は、Cuβ線X線発生源を光源として用い、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物化合物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。この測定の結果、本発明の製造方法で作製したアンドープGaN層は、(0002)面の測定では半値幅46arcsec、(10−10)面では220arcsecを示した。
The X-ray rocking curve (XRC) of the
『n型コンタクト層の形成』
次いで、下地層14aを形成した基板11をMOCVD装置内に搬送し、GaNからなるn型コンタクト層を、MOCVD法を用いて形成した。この際、n型コンタクト層にはSiをドープした。ここで、GaNの成膜に使用するMOCVD装置としては、従来公知の装置を使用した。
“Formation of n-type contact layer”
Next, the
以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板11上に、単結晶組織を持つAlNのバッファ層12を形成し、その上にアンドープで2μmの膜厚のGaN層(n型下地層14a)と、5×1018cm−3のキャリア濃度を持つ2μmのSiドープのGaN層(n型コンタクト層14b)を形成した。成膜後に装置内から取り出した基板は無色透明であり、GaN層(ここではn型コンタクト層14b)の表面は鏡面であった。
Through the process described above, an
『n型クラッド層及び発光層の形成』
上記手順で作製したサンプルのn型コンタクト層上に、MOCVD法を用いてn型クラッド層14c及び発光層15を積層した。
“Formation of n-type cladding layer and light-emitting layer”
An n-
「n型クラッド層の形成」
まず、SiドープGaNからなるn型コンタクト層が成長された基板を、MOCVD装置のチャンバ内へ搬送した。そして、チャンバ内を窒素で置換した状態として基板の温度を1000℃まで上昇させ、n型コンタクト層の最表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が830℃以上となった時点から、アンモニアを炉内に流通させた。
“Formation of n-type cladding layer”
First, the substrate on which the n-type contact layer made of Si-doped GaN was grown was transferred into the chamber of the MOCVD apparatus. Then, the temperature of the substrate was raised to 1000 ° C. with the inside of the chamber replaced with nitrogen, and the dirt adhering to the outermost surface of the n-type contact layer was sublimated and removed. At this time, ammonia was circulated in the furnace when the temperature of the substrate reached 830 ° C. or higher.
次いで、基板の温度を740℃まで低下させた後、アンモニアをチャンバ内にそのまま流通させながら、SiH4ガスと、バブリングによって発生させたTMI及びTEGの蒸気を炉内へ流通させ、180Åの膜厚を有し、SiドープIn0.01Ga0.99Nからなるn型クラッド層14cを形成した。そして、TMI、TEG及びSiH4のバルブを切り替え、これらの原料の供給を停止した。
Next, after the temperature of the substrate was lowered to 740 ° C., SiH 4 gas and vapors of TMI and TEG generated by bubbling were circulated into the furnace while ammonia was circulated as it was in the chamber. And an n-
「発光層の形成」
次いで、GaNからなる障壁層15aと、In0.2Ga0.8Nからなる井戸層15bとから構成され、多重量子井戸構造を有する発光層15を形成した。この、発光層15の形成にあたっては、SiドープIn0.01Ga0.99Nからなるn型クラッド層14c上に、まず、障壁層15aを形成し、この障壁層15a上に、In0.2Ga0.8Nからなる井戸層15bを形成した。このような積層手順を5回繰り返した後、5番目に積層した井戸層15b上に、6番目の障壁層15aを形成し、多重量子井戸構造を有する発光層15の両側に障壁層15aを配した構造とした。
`` Formation of light emitting layer ''
Next, a
すなわち、SiドープIn0.01Ga0.99Nからなるn型クラッド層14cの成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままとし、TEGのバルブを切り替え、炉内へTEGを供給することにより、GaNからなる障壁層15aを成長させた。これにより、150Åの膜厚を有する障壁層15aを形成した。
That is, after the growth of the n-
次いで、障壁層15aの成長を終了させた後、基板11の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、TEG及びTMIのバルブを切り替えてTEG及びTMIを炉内へ供給し、In0.2Ga0.8Nからなる井戸層15bを成長させた。これにより、20Åの膜厚を有する井戸層15bを形成した。
Next, after the growth of the
井戸層15bの成長を終了させた後、再び障壁層15aを成長させた。そして、このような手順を5回繰り返すことにより、5層の障壁層15aと5層の井戸層15bを形成した。さらに、最後に積層した井戸層15b上に、障壁層15aを形成し、発光層15とした。
After the growth of the
『p型半導体層の形成』
上述の各工程処理によって得られたウェーハ上に、MOCVD装置を用いてp型半導体層16を成膜した。
ここで、p型半導体層16の成膜に用いるMOCVD装置としては、従来公知の装置を使用した。また、この際、p型半導体層16にはMgをドープした。
“Formation of p-type semiconductor layer”
A p-
Here, as the MOCVD apparatus used for forming the p-
そして、最終的に、膜厚が10nmのMgドープAl0.1Ga0.9Nからなるp型クラッド層16aと、膜厚が200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bとから構成されるp型半導体層16を成膜した。
Finally, a p-
上述のようにして作製したLED用のエピタキシャルウェーハは、図1に示す積層半導体10のように、c面を有するサファイアからなる基板11上に、単結晶構造を有するAlN層(バッファ層12)を形成した後、基板11側から順に、2μmのアンドープGaN層(下地層14a)、5×1018cm−3の電子濃度を持つ2μmのSiドープGaN層(n型コンタクト層14b)、1×1018cm−3の電子濃度を持つ180ÅのIn0.01Ga0.99Nクラッド層(n型クラッド層14c)、GaN障壁層に始まってGaN障壁層に終わり、層厚が150Åとされた6層のGaN障壁層(障壁層15a)と、層厚が20Åとされた5層のノンドープのIn0.2Ga0.8N井戸層(井戸層15b)とからなる多重量子井戸構造(発光層15)、膜厚が10nmのMgドープAl0.1Ga0.9Nからなるp型クラッド層16aと、膜厚が200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bとから構成されるMgドープAlGaN層(p型半導体層16)を積層した構造を有する。
The epitaxial wafer for LED produced as described above has an AlN layer (buffer layer 12) having a single crystal structure on a
『LEDの作製』
次いで、上記エピタキシャルウェーハ(積層半導体10)を用いてLEDを作製した。
すなわち、上記エピタキシャルウェーハのMgドープAlGaN層(p型半導体層16b)の表面に、公知のフォトリソグラフィー技術によってITOからなる透光性電極17を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド18(p電極ボンディングパッド)を形成し、p側電極とした。さらに、ウェーハに対してドライエッチングを施し、n型コンタクト層14bのn側電極(負極)を形成する領域を露出させ、この露出領域14dにNi、Al、Ti及びAuの4層が順に積層されてなる負極19(n側電極)を形成した。このような手順により、ウェーハ(図1の積層半導体10を参照)上に、図2に示すような形状を有する各電極を形成した。
"Production of LED"
Subsequently, LED was produced using the said epitaxial wafer (laminated semiconductor 10).
That is, the
そして、上述の手順でp側及びn側の各電極が形成されたウェーハについて、サファイアからなる基板11の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを350μm角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした(図4のランプ3を参照)。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.1Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15.2mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
And about the wafer in which each electrode of p side and n side was formed in the above-mentioned procedure, the back surface of the board |
When a forward current was passed between the p-side and n-side electrodes of the light emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.1V. When the light emission state was observed through the p-side
[実施例2]
基板上に成膜するバッファ層の結晶組織を、柱状結晶の集合体からなる多結晶となるような条件を用いて成膜処理を行った点を除き、上記実施例1と同様の手順で、基板上にバッファ層を積層し、その上にアンドープGaN層(下地層)を積層した後、さらに、III族窒化物半導体からなる各層を形成することにより、図2及び図3に示すような発光素子を作成した。
[Example 2]
With the same procedure as in Example 1 above, except that the crystal structure of the buffer layer formed on the substrate was subjected to a film forming process using conditions such that the crystal structure was a polycrystal composed of columnar crystals. A buffer layer is laminated on a substrate, an undoped GaN layer (underlying layer) is laminated thereon, and then each layer made of a group III nitride semiconductor is formed, whereby light emission as shown in FIGS. A device was created.
基板上に形成したバッファ層のX線ロッキングカーブ(XRC)を、実施例1と同様の方法で測定したところ、XRC半値幅は12arcsecであった。また、バッファ層の組成について、X線光電子分光装置(XPS)を用いて測定したところ、実施例1と同様に、酸素濃度が原子%で1%以下であることが確認できた。 When the X-ray rocking curve (XRC) of the buffer layer formed on the substrate was measured by the same method as in Example 1, the XRC half-width was 12 arcsec. Further, the composition of the buffer layer was measured using an X-ray photoelectron spectrometer (XPS), and as in Example 1, it was confirmed that the oxygen concentration was 1% or less in atomic%.
そして、実施例1と同様の方法で、基板上に成膜されたバッファ層上に、反応性スパッタ法によってGaN層を成膜した。成膜後にチャンバ内から取り出した基板は無色透明であり、GaN層の表面は鏡面であった。
上述のようにして形成したアンドープGaNからなる下地層のX線ロッキングカーブ(XRC)を、実施例1と同様の方法で測定したところ、(0002)面の測定では半値幅93arcsec、(10−10)面では231arcsecを示した。
Then, a GaN layer was formed by reactive sputtering on the buffer layer formed on the substrate in the same manner as in Example 1. The substrate taken out from the chamber after film formation was colorless and transparent, and the surface of the GaN layer was a mirror surface.
When the X-ray rocking curve (XRC) of the base layer made of undoped GaN formed as described above was measured by the same method as in Example 1, the half-width of 93 arcsec, (10-10) was measured in the (0002) plane. ) Surface showed 231 arcsec.
そして、下地層の上に、実施例1と同様の方法を用いて、III族窒化物半導体からなる各層を形成し、このウェーハに、透光性電極、正極ボンディングパッド並びに負極の各電極を形成した後、基板の裏面を研削及び研磨してミラー状の面として350μm角の正方形のチップに切断し、各電極を金線でリードフレームに結線して図4のランプ3に示すような発光素子とした。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.1Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は15.2mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
Then, each layer made of a group III nitride semiconductor is formed on the underlayer using the same method as in Example 1, and the translucent electrode, the positive electrode bonding pad, and the negative electrode are formed on this wafer. After that, the back surface of the substrate is ground and polished to cut into a 350 μm square chip as a mirror-like surface, and each electrode is connected to a lead frame with a gold wire, and the light emitting device as shown in the
When a forward current was passed between the p-side and n-side electrodes of the light emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.1V. When the light emission state was observed through the p-side
[比較例]
基板の前処理を行なった後、真空ポンプによってチャンバ内を吸引して不純物を除去する際にダミー放電を行なわず、到達真空度を1.0×10−3Paとした点を除き、上記実施例1と同様の手順で、基板上にバッファ層を積層し、その上にアンドープGaN層(下地層)を積層した後、さらに、III族窒化物半導体からなる各層を形成することにより、図2及び図3に示すような発光素子を作成した。
[Comparative example]
After carrying out the pretreatment of the substrate, the above-described implementation is performed except that dummy discharge is not performed when the inside of the chamber is removed by a vacuum pump to remove impurities, and the ultimate vacuum is set to 1.0 × 10 −3 Pa. In the same procedure as in Example 1, a buffer layer is laminated on a substrate, an undoped GaN layer (underlying layer) is laminated thereon, and further, each layer made of a group III nitride semiconductor is formed. And the light emitting element as shown in FIG. 3 was created.
基板上に形成したバッファ層のX線ロッキングカーブ(XRC)を、実施例1と同様の方法で測定したところ、XRC半値幅は50arcsecであった。また、バッファ層の組成について、X線光電子分光装置(XPS)を用いて測定したところ、図6(b)に示すように、バッファ層に相当するエッチング時間3〜10分の間で、酸素濃度が原子%で5%であることが明らかとなった。 When the X-ray rocking curve (XRC) of the buffer layer formed on the substrate was measured by the same method as in Example 1, the XRC half-width was 50 arcsec. Further, the composition of the buffer layer was measured using an X-ray photoelectron spectrometer (XPS). As shown in FIG. 6 (b), the oxygen concentration was within an etching time of 3 to 10 minutes corresponding to the buffer layer. Was found to be 5% in atomic percent.
そして、実施例1と同様の方法で、基板上に成膜されたバッファ層上に、反応性スパッタ法によってGaN層を成膜した。成膜後にチャンバ内から取り出した基板は無色透明であり、GaN層の表面は鏡面であった。
上述のようにして形成したアンドープGaNからなる下地層のX線ロッキングカーブ(XRC)を、実施例1と同様の方法で測定したところ、(0002)面の測定では半値幅が200arcsec、(10−10)面では374arcsecであった。
Then, a GaN layer was formed by reactive sputtering on the buffer layer formed on the substrate in the same manner as in Example 1. The substrate taken out from the chamber after film formation was colorless and transparent, and the surface of the GaN layer was a mirror surface.
When the X-ray rocking curve (XRC) of the base layer made of undoped GaN formed as described above was measured in the same manner as in Example 1, the half-width was 200 arcsec, (10− 10), it was 374 arcsec.
そして、下地層の上に、実施例1と同様の方法を用いて、III族窒化物半導体からなる各層を形成し、このウェーハに、透光性電極、正極ボンディングパッド並びに負極の各電極を形成した後、基板の裏面を研削及び研磨してミラー状の面として350μm角の正方形のチップに切断し、各電極を金線でリードフレームに結線して発光素子とした(図4を参照)。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.05Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は14.3mWであった。
Then, each layer made of a group III nitride semiconductor is formed on the underlayer using the same method as in Example 1, and the translucent electrode, the positive electrode bonding pad, and the negative electrode are formed on this wafer. Then, the back surface of the substrate was ground and polished to cut into a 350 μm square chip as a mirror-like surface, and each electrode was connected to a lead frame with a gold wire to obtain a light emitting element (see FIG. 4).
When a forward current was passed between the p-side and n-side electrodes of the light-emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.05V. Moreover, when the light emission state was observed through the p side
[実験例]
以下に、本発明を実証するための実験例について、図7(a)、(b)の各グラフを用いて説明する。図7(a)は、ダミー放電の回数とバッファ層中の酸素濃度の関係を示すグラフであり、図7(b)は、チャンバ内の到達真空度とバッファ層中の酸素濃度の関係を示すグラフである。
本実験例においては、基板の前処理を行なった後、真空ポンプによってチャンバ内を吸引して不純物を除去する際のダミー放電を、図7(a)に示すような回数で行い、チャンバ内の到達真空度を、図7(b)に示すような条件(No.1=2.0×10−5Pa、No.2=3.1×10−5Pa、No.3=5.1×10−5Pa、No.4=1.5×10−4Pa)に設定し、それ以外の点については、実施例1と同様の方法で基板上にバッファ層を形成したNo.1〜4の各サンプルを作製した。
[Experimental example]
Below, the experiment example for demonstrating this invention is demonstrated using each graph of Fig.7 (a), (b). FIG. 7A is a graph showing the relationship between the number of dummy discharges and the oxygen concentration in the buffer layer, and FIG. 7B shows the relationship between the ultimate vacuum in the chamber and the oxygen concentration in the buffer layer. It is a graph.
In this experimental example, after the substrate is pre-processed, dummy discharge is performed at the number of times shown in FIG. The ultimate vacuum is as shown in FIG. 7B (No. 1 = 2.0 × 10 −5 Pa, No. 2 = 3.1 × 10 −5 Pa, No. 3 = 5.1 ×). 10 −5 Pa, No. 4 = 1.5 × 10 −4 Pa), and for other points, the buffer layer was formed on the substrate in the same manner as in Example 1. Each sample of 1-4 was produced.
そして、上記No.1〜4の各サンプルについて、実施例1と同様の方法を用いて、基板上に形成したバッファ層のX線ロッキングカーブ(XRC)を測定したところ、XRC半値幅は、それぞれ、No.1:10arcsec、No.2:12arcsec、No.3:33arcsec、No.4:39arcsecであった。また、No.1〜4の各サンプルのバッファ層の組成について、XPSを用いて測定したところ、図7(b)のグラフに示すように、到達真空度を2.0×10−5Paとした条件下でバッファ層が形成されたNo.1のサンプルは、酸素濃度が1%であることが確認できた。これに対し、到達真空度がそれぞれ3.1×10−5Pa、5.1×10−5Pa、1.5×10−4Paの条件とされたNo.2〜4の各サンプルは、何れもバッファ層中の酸素濃度が2%以上であり、No.1のサンプルに比べて酸素濃度が高くなっていることが確認された。 And said No .. About each sample of 1-4, when the X-ray rocking curve (XRC) of the buffer layer formed on the board | substrate was measured using the method similar to Example 1, XRC half value width was No. 1: respectively. They were 10 arcsec, No. 2: 12 arcsec, No. 3: 33 arcsec, and No. 4: 39 arcsec. No. About the composition of the buffer layer of each sample of 1-4, when it measured using XPS, as shown to the graph of FIG.7 (b), the ultimate vacuum degree was set to 2.0x10 < -5 > Pa. It was confirmed that the sample No. 1 in which the buffer layer was formed had an oxygen concentration of 1%. On the other hand, each sample of No. 2-4 in which the ultimate vacuum was 3.1 × 10 −5 Pa, 5.1 × 10 −5 Pa, and 1.5 × 10 −4 Pa, respectively, In any case, the oxygen concentration in the buffer layer was 2% or more, and it was confirmed that the oxygen concentration was higher than that of the No. 1 sample.
上記結果のように、真空ポンプによってチャンバ内を吸引して不純物を除去する際、ダミー放電を約16回(ラン)の回数で行なうことにより、チャンバ内の到達真空度が2.0×10−5Paに達し、基板上に成膜されるバッファ層中の酸素濃度を1%以下に抑制することが可能となることが明らかとなった。 As shown in the above result, when the impurities are removed by suctioning the inside of the chamber with a vacuum pump, the ultimate vacuum in the chamber is 2.0 × 10 − by performing dummy discharge about 16 times (run). It reached 5 Pa, and it became clear that the oxygen concentration in the buffer layer formed on the substrate can be suppressed to 1% or less.
以上の結果により、本発明に係るIII族窒化物半導体発光素子の製造方法が、生産性に優れるとともに、優れた発光特性を備えるIII族窒化物半導体発光素子を製造することが可能であることが明らかである。 Based on the above results, the method for producing a group III nitride semiconductor light-emitting device according to the present invention is excellent in productivity and is capable of producing a group III nitride semiconductor light-emitting device having excellent light emission characteristics. it is obvious.
1…III族窒化物半導体発光素子、10…積層半導体、11…基板、11a…表面、12…バッファ層、14…n型半導体層、14a…下地層、15…発光層、16…p型半導体層(III族窒化物半導体)、16a…p型クラッド層、16b…p型コンタクト層、3…ランプ、40…スパッタ装置、41…チャンバ
DESCRIPTION OF
Claims (3)
スパッタ装置のチャンバ内において、基板加熱用の設定温度をバッファ層の成膜温度と同じかそれ以上としてダミー放電を行ない、その後、スパッタ装置のチャンバ内の到達真空度を2×10−5Pa以下の条件として、金属Al原料と窒素元素を含んだガスとを用いた反応性スパッタ法を用いて、バッファ層をAlNから形成することを特徴とするIII族窒化物半導体発光素子の製造方法。 A group III nitride semiconductor light emitting device in which a buffer layer made of at least a group III nitride compound is stacked on a substrate made of sapphire, and an n-type semiconductor layer, a light emitting layer, and a p type semiconductor layer are sequentially stacked on the buffer layer. A manufacturing method of
In the chamber of the sputtering apparatus, dummy discharge is performed with the set temperature for substrate heating equal to or higher than the film formation temperature of the buffer layer, and then the ultimate vacuum in the chamber of the sputtering apparatus is 2 × 10 −5 Pa or less. The method of manufacturing a group III nitride semiconductor light-emitting device, characterized in that the buffer layer is formed of AlN using a reactive sputtering method using a metal Al raw material and a gas containing a nitrogen element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002985A JP2011082570A (en) | 2011-01-11 | 2011-01-11 | Method of manufacturing group iii nitride semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002985A JP2011082570A (en) | 2011-01-11 | 2011-01-11 | Method of manufacturing group iii nitride semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251478A Division JP2009081406A (en) | 2007-09-27 | 2007-09-27 | Group iii nitride semiconductor light-emitting device, method for manufacturing thereof, and lamp |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011082570A true JP2011082570A (en) | 2011-04-21 |
Family
ID=44076226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002985A Pending JP2011082570A (en) | 2011-01-11 | 2011-01-11 | Method of manufacturing group iii nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011082570A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014141601A1 (en) * | 2013-03-14 | 2014-09-18 | キヤノンアネルバ株式会社 | Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus |
JP2014528178A (en) * | 2011-09-30 | 2014-10-23 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic semiconductor chip manufacturing method and corresponding optoelectronic semiconductor chip |
JP2015207618A (en) * | 2014-04-18 | 2015-11-19 | 古河機械金属株式会社 | Nitride semiconductor substrate, nitride semiconductor device, nitride semiconductor substrate manufacturing method and nitride semiconductor device manufacturing method |
US9343615B2 (en) | 2011-09-30 | 2016-05-17 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
WO2017221863A1 (en) * | 2016-06-24 | 2017-12-28 | スタンレー電気株式会社 | Group iii nitride laminate and vertical semiconductor device provided with said laminate |
JP2020061526A (en) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method of manufacturing semiconductor element |
JP2020061510A (en) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method of manufacturing semiconductor element |
JP2020070221A (en) * | 2018-11-02 | 2020-05-07 | 株式会社小糸製作所 | Substrate for growing semiconductor, semiconductor device, semiconductor light-emitting device and manufacturing method of substrate for growing semiconductor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6039819A (en) * | 1983-08-12 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of compound semiconductor thin film |
JPS60173829A (en) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | Growing method of compound semiconductor thin-film |
JPH11200031A (en) * | 1997-12-25 | 1999-07-27 | Applied Materials Inc | Sputtering device and high speed evacuating method therefor |
JP2001094150A (en) * | 1999-09-21 | 2001-04-06 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor element |
JP2001308010A (en) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Method of manufacturing iii nitride compound semiconductor device |
-
2011
- 2011-01-11 JP JP2011002985A patent/JP2011082570A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6039819A (en) * | 1983-08-12 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of compound semiconductor thin film |
JPS60173829A (en) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | Growing method of compound semiconductor thin-film |
JPH11200031A (en) * | 1997-12-25 | 1999-07-27 | Applied Materials Inc | Sputtering device and high speed evacuating method therefor |
JP2001094150A (en) * | 1999-09-21 | 2001-04-06 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor element |
JP2001308010A (en) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Method of manufacturing iii nitride compound semiconductor device |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9343615B2 (en) | 2011-09-30 | 2016-05-17 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
JP2014528178A (en) * | 2011-09-30 | 2014-10-23 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic semiconductor chip manufacturing method and corresponding optoelectronic semiconductor chip |
US9647174B2 (en) | 2011-09-30 | 2017-05-09 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip |
US10224463B2 (en) | 2013-03-14 | 2019-03-05 | Canon Anelva Corporation | Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device |
TWI601309B (en) * | 2013-03-14 | 2017-10-01 | Canon Anelva Corp | Film-forming method, semiconductor light-emitting device manufacturing method, semiconductor light-emitting device, lighting device |
WO2014141601A1 (en) * | 2013-03-14 | 2014-09-18 | キヤノンアネルバ株式会社 | Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus |
JP6063035B2 (en) * | 2013-03-14 | 2017-01-18 | キヤノンアネルバ株式会社 | Film forming method, semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lighting device |
DE112014001272B4 (en) | 2013-03-14 | 2023-03-30 | Canon Anelva Corporation | Layer forming method, method of manufacturing a semiconductor light-emitting device, semiconductor light-emitting device and lighting device |
JP2015207618A (en) * | 2014-04-18 | 2015-11-19 | 古河機械金属株式会社 | Nitride semiconductor substrate, nitride semiconductor device, nitride semiconductor substrate manufacturing method and nitride semiconductor device manufacturing method |
US10731274B2 (en) | 2016-06-24 | 2020-08-04 | Stanley Electric Co., Ltd. | Group III nitride laminate and vertical semiconductor device having the laminate |
WO2017221863A1 (en) * | 2016-06-24 | 2017-12-28 | スタンレー電気株式会社 | Group iii nitride laminate and vertical semiconductor device provided with said laminate |
JPWO2017221863A1 (en) * | 2016-06-24 | 2019-04-11 | スタンレー電気株式会社 | Group III nitride laminate and vertical semiconductor device including the laminate |
JP2020061526A (en) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method of manufacturing semiconductor element |
WO2020075852A1 (en) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method for producing semiconductor light-emitting element |
JP2020061510A (en) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method of manufacturing semiconductor element |
JP2020070221A (en) * | 2018-11-02 | 2020-05-07 | 株式会社小糸製作所 | Substrate for growing semiconductor, semiconductor device, semiconductor light-emitting device and manufacturing method of substrate for growing semiconductor |
WO2020090814A1 (en) * | 2018-11-02 | 2020-05-07 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element and method for producing substrate for semiconductor growth |
JP7350477B2 (en) | 2018-11-02 | 2023-09-26 | 株式会社小糸製作所 | Method for manufacturing semiconductor growth substrate, semiconductor element, semiconductor light emitting device, and semiconductor growth substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5246219B2 (en) | Group III nitride semiconductor device manufacturing method and group III nitride semiconductor light emitting device manufacturing method | |
KR101067122B1 (en) | Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp | |
JP2009081406A (en) | Group iii nitride semiconductor light-emitting device, method for manufacturing thereof, and lamp | |
JP4191227B2 (en) | Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
JP5471440B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
TWI491064B (en) | Group iii nitride semiconductor light emitting device, process for producing the same, and lamp | |
KR101074178B1 (en) | Method for manufacturing group ⅲ nitride compound semiconductor light-emitting device, group ⅲ nitride compound semiconductor light-emitting device, and lamp | |
WO2009148075A1 (en) | Method for manufacturing iii nitride semiconductor light emitting element, iii nitride semiconductor light emitting element and lamp | |
JP5049659B2 (en) | Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
JP2009277882A (en) | Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp | |
JP2008177525A (en) | Method for manufacturing group iii nitride compound semiconductor light-emitting element, the group iii nitride compound semiconductor light-emitting element and lamp | |
JPWO2010032423A1 (en) | Method for manufacturing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp, and method for reducing variation in emission wavelength distribution of group III nitride semiconductor light emitting device wafer | |
JP2011082570A (en) | Method of manufacturing group iii nitride semiconductor light emitting device | |
JP2008124060A (en) | Group iii nitride compound semiconductor light-emitting element and manufacturing method thereof, and lamp | |
JP2009215628A (en) | Method for manufacturing group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element, and lamp | |
JP2008047762A (en) | Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp | |
JP2008135463A (en) | Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp | |
JP2008106316A (en) | Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp | |
JP2009161434A (en) | Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal | |
JP2008294449A (en) | Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp | |
JP2009155672A (en) | Method for manufacturing group-iii nitride semiconductor, method for manufacturing light-emitting device of group-iii nitride semiconductor, apparatus for manufacturing group-iii nitride semiconductor, group-iii nitride semiconductor and light-emitting device of group-iii nitride semiconductor, and lamp | |
JP5179055B2 (en) | Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
JP5156305B2 (en) | Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method | |
JP2008159954A (en) | Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp | |
JP2008198705A (en) | Method for manufacturing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |