JP7470101B2 - 寿命が延長された閉じ込めリング - Google Patents

寿命が延長された閉じ込めリング Download PDF

Info

Publication number
JP7470101B2
JP7470101B2 JP2021510862A JP2021510862A JP7470101B2 JP 7470101 B2 JP7470101 B2 JP 7470101B2 JP 2021510862 A JP2021510862 A JP 2021510862A JP 2021510862 A JP2021510862 A JP 2021510862A JP 7470101 B2 JP7470101 B2 JP 7470101B2
Authority
JP
Japan
Prior art keywords
ring
slots
confinement ring
confinement
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510862A
Other languages
English (en)
Other versions
JP2021536671A (ja
Inventor
カンニフ・ジャスティン・チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2021536671A publication Critical patent/JP2021536671A/ja
Application granted granted Critical
Publication of JP7470101B2 publication Critical patent/JP7470101B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

関連出願の相互参照
本出願は、２０１８年８月２８日に出願された米国特許出願公開第１６／１１４４９７号の優先権を主張する。上記で参照された出願の開示の全体が参照により本明細書に組み込まれる。
本開示は、半導体処理システム用のプラズマ閉じ込めリングに関する。
本明細書で提供される「背景技術」の記載は、本開示の文脈を概略的に提示することを目的としている。本明細書の「背景技術」に記載されている範囲における、本明細書にて名前を挙げた発明者の業績、ならびに、出願時点で先行技術と見なされないかも知れない本明細書の態様は、明示的にも暗黙的にも本開示に対する先行技術として認められていない。
半導体ウェハーなどの基板を処理するために、基板処理システムを使用する場合がある。基板上で実施できるプロセスの例には、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、導体エッチング、および／または他のエッチング、堆積、もしくは洗浄プロセスが含まれるが、これらに限定されない。基板は、基板処理システムの処理チャンバ内の、ペデスタル、静電チャック（ＥＳＣ）などの基板支持体上に配置されてよい。エッチング中に、１つ以上の前駆体を含むガス混合物が処理チャンバ内へと導入されてよく、プラズマを使用して化学反応を開始してよい。
基板支持体は、ウェハーを支持するために配置されたセラミック層を含んでよい。例えば、ウェハーは、処理中にセラミック層にクランプされてよい。基板支持体は、基板支持体の外側部分の周囲に配置された（例えば、外周の外側の、および／または外周に隣接した）エッジリングを含んでよい。エッジリングは、プラズマを基板上の体積内に閉じ込め、プラズマなどによって引き起こされる侵食から基板支持体を保護するために設けられてよい。基板処理システムは、基板支持体の各々の周囲に配置されたプラズマ閉じ込めシュラウドまたはリングと、基板上の体積内にプラズマを更に閉じ込めるための上部電極（例えば、シャワーヘッド）とを含んでよい。
基板処理システム用の閉じ込めリングが、閉じ込めリング内でプラズマ領域を画定する下部壁、外部壁、および上部壁を含む。第１の複数のスロットが下部壁内に形成されている。第１の複数のスロットは、閉じ込めリング内のプラズマ領域と閉じ込めリングの外部の環境との間の流体連通を提供する。下部壁の下面に凹部が画定されている。下面の凹部内に下部リングが配置されている。下部リングは、閉じ込めリング内のプラズマ領域と閉じ込めリングの外部の環境との間の流体連通を第１の複数のスロットを介して提供する第２の複数のスロットを含む。
他の特徴では、下部壁は第１の材料を含み、下部リングは第１の材料とは異なる第２の材料を含む。第２の材料は、第１の材料よりもプラズマエッチングに対してより大きな耐性を有する。第１の材料はシリコンを含み、第２の材料は陽極酸化アルミニウムを含む。第１の材料はシリコンを含み、第２の材料は酸化イットリウム（Ｙ2Ｏ3）を含む。第２の材料はダイヤモンドコーティングを含む。ダイヤモンドコーティングは、化学蒸着を使用して下部リング上に堆積される。
他の特徴では、下部リングの厚さは、下部壁の厚さの１０％～５０％である。下部リングは、複数のセクションを備える。セクション間のギャップは、第２の複数のスロットのうちの１つと軸方向に整列している。セクション間のギャップは、第２の複数のスロットの隣接するスロットの間に位置している。下部リングの周囲の第２の複数のスロットのうちの隣接するスロットの間の間隔は均一である。下部リングは、凹部内で回転するように構成されている。下部リングは、第２の複数のスロットの各々が第１の複数のスロットのうちの対応する１つと軸方向に整列するように、凹部内の第１の位置に配置され、第２の複数のスロットの各々が第１の複数のスロットのうちの対応する１つと軸方向に整列しないように、凹部内の第２の位置へと回転される、ように構成されている。
基板処理システム用の閉じ込めリングのコンダクタンスを調整するための方法が、閉じ込めリングの下部壁内に下部リングを設けることを含む。閉じ込めリングは第１の複数のスロットを含み、下部リングは第２の複数のスロットを含み、下部リングは閉じ込めリングに対して第１の半径方向位置にある。この方法は、下部リングを、閉じ込めリングに対して第１の半径方向位置から第２の半径方向位置へと調整して、閉じ込めリングのコンダクタンスを調整することを更に含む。
他の特徴では、第１の半径方向位置において、第２の複数のスロットのうちの個々のスロットが、第１の複数のスロットのうちの個々のスロットと軸方向に整列されている。第２の半径方向位置において、第２の複数のスロットのうちの個々のスロットは、第１の複数のスロットのうちの個々のスロットと軸方向に整列されていない。下部リングは、基板処理システム内で所定量のプラズマ処理が実施されたことに続いて、第１の半径方向位置から第２の半径方向位置へと調整される。所定量のプラズマ処理は、所定数のエッチングサイクルおよび所定期間のエッチングのうちの少なくとも１つを含む。
本開示の適用可能な更なる領域が、「発明を実施するための形態」、「特許請求の範囲」、および図面から明らかとなるであろう。「発明を実施するための形態」および具体例は、例示のみを目的としており、開示の範囲を限定することを意図していない。
本開示は、詳細な説明および添付の図面からより完全に理解されるであろう。
図１は、本開示による例示的な処理チャンバの機能ブロック図である。
図２Ａは、本開示による例示的な閉じ込めリングの側断面図である。
図２Ｂは、図２Ａの例示的な閉じ込めリングの上面図である。
図３Ａは、本開示の原理による、下部リングを含む例示的な閉じ込めリングを示す。 図３Ｂは、本開示の原理による、下部リングを含む例示的な閉じ込めリングを示す。 図３Ｃは、本開示の原理による、下部リングを含む例示的な閉じ込めリングを示す。 図３Ｄは、本開示の原理による、下部リングを含む例示的な閉じ込めリングを示す。 図３Ｅは、本開示の原理による、下部リングを含む例示的な閉じ込めリングを示す。
図４Ａは、本開示による別の例示的な閉じ込めリングを示す。 図４Ｂは、本開示による別の例示的な閉じ込めリングを示す。
図５は、本開示による、閉じ込めリングのコンダクタンスを調整するための例示的な方法のステップを示す。
図面において、参照番号は、類似のおよび／または同一の要素を識別するために再利用され得る。
基板処理システムの処理チャンバが、プラズマ閉じ込めシュラウドまたはリング（以下、閉じ込めリングと称する）を含んでよい。閉じ込めリングは、プラズマおよび他の反応物質を処理チャンバ内の所望の領域内に閉じ込めるように配置されてよい。例えば、閉じ込めリングは、基板支持体および上部電極を取り囲むように位置付けられて、基板の上方かつ上部電極の下方の体積内にプラズマを閉じ込めてよい。
いくつかの例では、閉じ込めリングは、シリコン、炭化ケイ素（ＳｉＣ）などの半導体材料を含む。閉じ込めリングは接地され、一貫した処理性能パラメータを維持するために所定のコンダクタンスを有するように構築されている。しかしながら、プラズマおよび他のプロセス材料への曝露によって引き起こされる半導体材料の表面の侵食に起因して、閉じ込めリングのコンダクタンス（したがって、処理チャンバのコンダクタンス）は時間の経過と共に変化し、プロセスドリフトを引き起こす場合がある。それに応じて、閉じ込めリングは定期的な交換が必要になる場合がある。
本開示の原理によるシステムおよび方法は、閉じ込めリングの寿命を延ばす。例えば、閉じ込めリングは、以下でより詳細に説明するように、閉じ込めリングの所定のコンダクタンスを維持しプロセス変動を低減させるように構成された１つ以上の修正形態を実装してよい。
図１を参照すると、例示的な基板処理システム１００が示されている。例としてのみ、基板処理システム１００は、ＲＦプラズマおよび／または他の好適な基板処理を使用してエッチングを実施するために使用されてよい。基板処理システム１００は、基板処理システム１００の他の構成要素を取り囲みＲＦプラズマを含有する処理チャンバ１０２を含む。基板処理チャンバ１０２は、上部電極１０４と、静電チャック（ＥＳＣ）などの基板支持体１０６とを含む。動作中、基板１０８は、基板支持体１０６上に配置される。特定の基板処理システム１００およびチャンバ１０２が例として示されているが、本開示の原理は、他のタイプの基板処理システムおよびチャンバ、例えば、プラズマをインサイチューで生成する基板処理システム、リモートプラズマの生成と送達（例えば、プラズマ管、マイクロ波管を使用して）を実装する基板処理システムなど、に適用されてよい。
例としてのみ、上部電極１０４は、プロセスガスを導入および分配するガス分配装置、例えばシャワーヘッド１０９、を含んでよい。シャワーヘッド１０９は、処理チャンバの上部表面に接続されている一端を含むステム部分を含んでよい。ベース部分は略円筒形であり、処理チャンバの上部表面から間隔を空けて配置された場所において、ステム部分の反対側の端部から半径方向外向きに延びている。シャワーヘッドのベース部分の、基板に面する表面またはフェースプレートは、プロセスガス、またはパージガスが流れる複数の穴を含む。代わりに、上部電極１０４は導電性プレートを含んでよく、プロセスガスは別の方法で導入されてよい。
基板支持体１０６は、下部電極として機能する導電性ベースプレート１１０を含む。ベースプレート１１０は、セラミック層１１２を支持する。いくつかの例では、セラミック層１１２は、セラミックマルチゾーン加熱プレートなどの加熱層を備えてよい。耐熱性層１１４（例えば、結合層）が、セラミック層１１２とベースプレート１１０との間に配置されてよい。ベースプレート１１０は、ベースプレート１１０を通して冷却剤を流すための１つ以上の冷却剤チャネル１１６を含んでよい。基板支持体１０６は、基板１０８の外周を取り囲むように配置されたエッジリング１１８を含んでよい。
ＲＦ生成システム１２０は、ＲＦ電圧を生成し、上部電極１０４および下部電極（例えば、基板支持体１０６のベースプレート１１０）のうちの一方に出力する。上部電極１０４およびベースプレート１１０のうちの他方は、ＤＣ接地、ＡＣ接地、またはフローティングであってよい。例としてのみ、ＲＦ生成システム１２０は、整合および分配ネットワーク１２４によって上部電極１０４またはベースプレート１１０に供給されるＲＦ電圧を生成するＲＦ電圧発生器１２２を含んでよい。他の例では、プラズマは、誘導的にまたはリモートで生成されてよい。ＲＦ生成システム１２０は、例示的な目的で、容量結合プラズマ（ＣＣＰ）システムに対応するように示されているが、本開示の原理はまた、例えば、トランス結合プラズマ（ＴＣＰ）システム、ＣＣＰカソードシステム、リモートマイクロ波プラズマ生成および送達システムなど、他の好適なシステムにも実装されてよい。
ガス送達システム１３０は、１つ以上のガス源１３２－１、１３２－２、…、および１３２－Ｎ（総称してガス源１３２）を含み、ここでＮはゼロより大きい整数である。ガス源は、１つ以上の前駆体およびそれらの混合物を供給する。ガス源はまた、パージガスを供給してよい。気化した前駆体も使用してよい。ガス源１３２は、バルブ１３４－１、１３４－２、…、および１３４－Ｎ（総称してバルブ１３４）と、マスフローコントローラ１３６－１、１３６－２、…、および１３６－Ｎ（総称してマスフローコントローラ１３６）とによってマニホールド１４０に接続されている。マニホールド１４０の出力は、処理チャンバ１０２に供給される。例としてのみ、マニホールド１４０の出力はシャワーヘッド１０９に供給される。
温度コントローラ１４２は、セラミック層１１２内に配置された熱制御要素（ＴＣＥ）１４４などの複数の加熱要素に接続されてよい。例えば、加熱要素１４４は、マルチゾーン加熱プレート内のそれぞれのゾーンに対応するマクロ加熱要素、および／またはマルチゾーン加熱プレートの複数のゾーンにわたって配置されたマイクロ加熱要素のアレイを含んでよいが、これらに限定されない。温度コントローラ１４２を使用して、複数の加熱要素１４４を制御して、基板支持体１０６および基板１０８の温度を制御してよい。
温度コントローラ１４２は、冷却剤アセンブリ１４６と通信して、チャネル１１６を流れる冷却剤の流れを制御してよい。例えば、冷却剤アセンブリ１４６は、冷却剤ポンプおよびリザーバを含んでよい。温度コントローラ１４２は、冷却剤アセンブリ１４６を操作して、チャネル１１６を通して選択的に冷却剤を流して基板支持体１０６を冷却する。
バルブ１５０およびポンプ１５２を使用して、反応物質を処理チャンバ１０２から排気してよい。システムコントローラ１６０を使用して、基板処理システム１００の構成要素を制御してよい。ロボット１７０を使用して、基板を基板支持体１０６上へと送達し、基板を基板支持体１０６から除去してよい。例えば、ロボット１７０は、基板支持体１０６とロードロック１７２との間で基板を移送してよい。温度コントローラ１４２は別個のコントローラとして示されているが、システムコントローラ１６０内に実装されてよい。いくつかの例では、セラミック層１１２とベースプレート１１０との間の結合層１１４の外周の周囲に保護シール１７６が設けられてよい。
処理チャンバ１０２は、図１に示すようなＣ－シュラウドなどの閉じ込めリング１８０を含んでよい。典型的には接地されている閉じ込めリング１８０は、上部電極１０４および基板支持体１０６の周囲に配置されて、プラズマをプラズマ領域１８２内に閉じ込める。いくつかの例では、閉じ込めリング１８０は、シリコン、炭化ケイ素（ＳｉＣ）などの半導体材料１８０を含む。閉じ込めリング１８０は、ガスがプラズマ領域１８２から流出して、バルブ１５０およびポンプ１５２を介してプラズマチャンバから排出されることを可能にするように配置されている１つ以上のスロット１８４を含んでよい。換言すれば、スロットは、閉じ込めリング１８０内のプラズマ領域１８２と閉じ込めリング１８０の外部の環境との間の流体連通を提供する。本開示の原理による閉じ込めリング１８０は、以下でより詳細に説明するように、所定のコンダクタンスを維持するように構成されている。
ここで図２Ａおよび図２Ｂを参照すると、例示的な閉じ込めリング２００がより詳細に示されている。図２Ａでは、閉じ込めリング２００を断面図で示す。閉じ込めリング２００は、環状の下部壁２０４、外部壁２０８、および上部壁２１２を含む。図２Ｂは、下部壁２０４の上面２１６の上面図を示す。
閉じ込めリング２００は、閉じ込めリング２００内のプラズマ領域２２４からガスが排出されることを可能にするための複数のスロット２２０を含む。スロットの寸法（例えば、量、全体の面積など）が、閉じ込めリング２００のコンダクタンス（したがって、処理チャンバ内のコンダクタンス）を決定する。時間の経過と共に、プラズマへの曝露により、スロット２２０が侵食されて広がることにより、処理チャンバ内のコンダクタンスが変化する。例としてのみ、スロット２２０の内側部分（すなわち、閉じ込めリング２００の内径により近いスロット２２０の部分）は、スロット２２０の外側部分（すなわち、閉じ込めリング２００の外径により近いスロット２２０の部分）よりも速い速度で侵食される場合がある。スロット２２０の侵食は、最終的には閉じ込めリング２００の交換につながる。
ここで図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、および図３Ｅを参照すると、本開示の原理による例示的な閉じ込めリング３００が示されている。図３Ａでは、閉じ込めリング３００を断面図で示す。閉じ込めリング３００は、環状の下部壁３０４、外部壁３０８、および上部壁３１２を含む。図３Ｂは、下部壁３０４の上面３１６の一部の上面図を示す。下部壁３０４は、複数のスロット３２０を含む。
閉じ込めリング３００は、下部リング３２４を更に含む。下部リング３２４は、複数のスロット３２８を含む。下部リング３２４は、下部壁３０４の底面の凹部３３２内に配置されている。例えば、下部リング３２４は、下部リング３２４内のスロット３２８が下部壁３０４内のスロット３２０と（例えば、軸方向に）整列するように、凹部３３２内に配置されている。例としてのみ、下部リング３２４は、下部リング３２４を凹部３３２内に保持するために、下部壁３０４にボルトで固定されている（例えば、ボルト穴３３４を通して）。下部リング３２４の厚さは、下部壁３０４の全体厚さの５～５０％であってよい。
下部リング３２４は、閉じ込めリング３００の材料よりも侵食に対する耐性がより高い（例えば、プラズマエッチングに対する耐性が高い）材料を含む、および／またはそのような材料でコーティングされている。一例では、下部リング３２４は陽極酸化アルミニウムを含む。別の例では、下部リング３２４は酸化イットリウム（Ｙ2Ｏ3）を含む。別の例では、下部リング３２４は、ＣＶＤダイヤモンドコーティングを有するシリコンを含む。下部リング３２４のスロット３２８は、下部壁３０４のスロット３２０よりも侵食（したがって、侵食によって引き起こされる広がり）に対してより大きな耐性を有する。スロット３２０が侵食に起因して広がっている際に、スロット３２８の幅は維持され、その結果、閉じ込めリング３００のコンダクタンスは維持される。それに応じて、閉じ込めリング３００の寿命は著しく増加する（例えば、下部壁３０４のない閉じ込めリングの寿命と比較して４倍以上）。
図３Ｃに示すように、下部リング３２４は、別個のセクション３３６（例えば、４つの９０°セクション）で構成されている。他の例では、下部リング３２４は、より少ない、またはより多くのセクション３３６を含んでよく、または単一の部品であってよい。いくつかの例では、セクション３３６間のギャップは、図３Ｄに示すように、スロット３４０のうちの１つと整列されてよい。他の例では、セクション３３６間のギャップは、スロット３４０間の均一な間隔が維持されるように、スロット３４０の隣接するスロットの間に位置してよい。
別の例示的な下部リング４００を図４Ａに示す。この例では、下部リング４００は、閉じ込めリング３００と同じ材料で構成されてよく、異なる材料（例えば、陽極酸化アルミニウム、Ｙ2Ｏ3など）であってよく、および／またはコーティング（例えば、ＣＶＤダイヤモンドコーティング）を含んでよく、そして同じく、凹部３３２内で回転可能である。例えば、下部リング４００は、スロット４０４が下部壁３０４のスロット３２０と整列するように、初期的に凹部３３２内に設置されてよい。スロット３２０が時間の経過と共に侵食されるにつれて、下部リング４００を回転させて、スロット３２０とスロット４０４とに対応する開口部の全体的なサイズを変化させてよい。図４Ｂに示すように、スロット３２０は、侵食に起因して広がっている。それに応じて、下部リング４００を、スロット４０４がスロット３２０と整列（すなわち、軸方向に整列する、または中心を合わせる）しないように回転させて、スロット３２０とスロット４０４とを通って形成される開口部４０８のサイズを低減させてよい。下部リング４００を回転させて、開口部４０８のそれぞれのサイズを調整することにより、閉じ込めリング３００の全体的なコンダクタンスが制御され、したがって、閉じ込めリング３００の寿命が延びる。
図４Ａに示すように、下部リング４００は、ねじ穴またはボルト穴の複数のセット、４１２－１、４１２－２、４１２－３、…、および４１２－ｎ（総称して穴４１２と称する）、４１６－１、４１６－２、４１６－３、…、および４１６－ｎ（総称して穴４１６と称する）、４２０－１、４２０－２、４２０－３、…、および４２０－ｎ（総称して穴４２０と称する）などを含んでよい。それに応じて、穴のセットのうちの選択された１つを下部壁３０４にある対応する穴と整列させることによって、下部リング４００を複数の固定位置にわたって手動で回転させてよい。
図５を参照すると、本開示による、閉じ込めリングのコンダクタンスを調整するための例示的な方法５００は５０４で始まる。５０８において、初期位置（例えば、第１の半径方向位置）にある下部リング４００を含む閉じ込めリング３００が、処理チャンバ内に設置される。例としてのみ、初期位置では、下部リング４００のスロット４０４は、下部壁３０４のスロット３２０と（例えば、軸方向に）整列されている。５１２において、プラズマ処理（例えば、エッチング）が処理チャンバ内で実施される。５１６において、方法５００は、下部リング４００の半径方向位置を調整するかどうかを判定する。例えば、方法５００は、実施される所定数のエッチングサイクル、所定期間のエッチングなどに応答して、下部リング４００を回転させるべきであると判定してよい。真（ｔｒｕｅ）の場合、方法５００は５２０に進む。偽（ｆａｌｓｅ）の場合、方法５００は５１２に進む。
５２０において、方法５００は、下部リング４００が最大回数だけ回転されたかどうかを判定する。例えば、下部リング４００は、閉じ込めリング３００を交換する必要が生じるまでに、最大回数（例えば、３回、４回、５回）を回転させてよいだけである。真の場合、方法５００は５２４に進む。偽の場合、方法５００は５２８に進む。５２４において、方法５００は、閉じ込めリング３００を交換する必要があるという指示を（例えば、システムコントローラ１６０を介して）提供し、５３２で終了する。
５２８において、下部リング４００は、スロット３２０に対してスロット４０４の半径方向位置を調整するように回転され、次いで方法５００は５１２に続く。このようにして、下部リング４００を１回以上、異なる位置に回転させて、閉じ込めリング３００の所望のコンダクタンスを維持してよい。
前述の説明は本質的に単なる例示に過ぎず、本開示、その適用または使用を限定することは決して意図されていない。本開示の広範な教示は、様々な形で実装することができる。したがって、本開示は特定の例を含むが、図面、明細書、および以下の特許請求の範囲を検討すると、他の修正形態が明らかになるであろうから、本開示の真の範囲はそのように限定されるべきではない。方法における１つ以上のステップは、本開示の原理を変更することなく、異なる順序で（または同時に）実行してよいことを理解すべきである。更に、実施形態の各々は、特定の特徴を有するものとして上述されているが、本開示の任意の実施形態に関して記載されているこれらの特徴のうちのいずれか１つ以上が、他の実施形態のいずれかにおいて実装することができ、および／または、他の実施形態のいずれかの特徴と組み合わせることができ、その組み合わせは、たとえ明示的に説明されていなくてもよい。換言すれば、記載した実施形態は相互排他的ではなく、１つ以上の実施形態の順序を互いに並べ換えることは、本開示の範囲内にとどまる。
要素間の空間的および機能的関係（例えば、モジュール間、回路要素間、半導体層間など）は、「接続された」、「係合された」、「結合された」、「隣接する」、「隣の」、「上の」、「上方の」、「下方の」、「配置された」を含む様々な用語を使用して説明される。「直接」であると明示的に記載されていない限り、第１の要素と第２の要素との間の関係が上述した開示に記載されている場合、その関係は、第１の要素と第２の要素との間に他の介在要素が存在しない直接的な関係であり得るが、１つ以上の介在要素が（空間的または機能的のいずれかで）第１の要素と第２の要素との間に存在する間接的な関係でもあり得る。本明細書で使用する場合、Ａ、Ｂ、およびＣのうちの少なくとも１つ、という語句は、非排他的論理和ＯＲを使用した論理（Ａ ＯＲ Ｂ ＯＲ Ｃ）を意味すると解釈されるべきであり、「Ａのうちの少なくとも１つ、Ｂのうちの少なくとも１つ、およびＣのうちの少なくとも１つ」を意味すると解釈されるべきではない。
いくつかの実装形態では、コントローラは、上述した実施例の一部であってよいシステムの一部である。このようなシステムは、処理ツール（単数または複数）、チャンバ（単数または複数）、処理用プラットフォーム（単数または複数）、および／または特定の処理構成要素（ウェハー台座、ガスフローシステムなど）を含む、半導体処理装置を備えることができる。これらシステムは、半導体ウェハーまたは基板の処理前、処理中、および処理後の作業を制御するための電子機器に組み込まれてよい。電子機器は「コントローラ」と呼ばれてよく、システム（単数または複数）の様々な構成要素または副部品を制御してよい。コントローラは、処理要件および／またはシステムのタイプに応じて、処理ガスの送達、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、無線周波数（ＲＦ）発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体送達設定、位置および作業設定、特定のシステムと接続しているかまたはインターフェースしているツールおよび他の搬送ツールならびに／またはロードロックに対するウェハーの搬出入、を含む、本明細書に開示されるプロセスのいずれをも制御するようにプログラムされてよい。
大まかに言って、コントローラは、様々な集積回路、ロジック、メモリ、および／またはソフトウェアを有し、命令を受信し、命令を発行し、作業を制御し、クリーニング作業を有効にし、エンドポイント測定を有効にするような電子機器として定義されてよい。集積回路は、プログラム命令を記憶するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されたチップ、および／または１つ以上のマイクロプロセッサ、またはプログラム命令（例えば、ソフトウェア）を実行するマイクロコントローラ、を含んでよい。プログラム命令は、様々な個別設定（またはプログラムファイル）の形態でコントローラに通信される命令であって、特定のプロセスを半導体ウェハー上でもしくは半導体ウェハー用に、またはシステムに対して実施するための作業パラメータを定義してよい。いくつかの実施形態では、作業パラメータは、１つ以上の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／またはウェハーダイの作製時に、１つ以上の処理ステップを実現するために、プロセスエンジニアによって定義されるレシピの一部であってよい。
いくつかの実装形態では、コントローラは、システムに組み込まれた、システムに結合された、もしくはシステムにネットワーク接続された、またはこれらの組み合わせであるコンピュータの一部であるか、またはそのコンピュータに結合されていてよい。例えば、コントローラは「クラウド」内にあるか、またはファブホストコンピュータシステムの全てもしくは一部であってよく、それによりウェハー処理のリモートアクセスが可能になり得る。コンピュータは、システムへのリモートアクセスを可能にして、製造作業の現在の進行状況を監視し、過去の製造作業の履歴を調査し、複数の製造作業から傾向または性能の指標を調査して、現在の処理のパラメータを変更し、現在の処理に続く処理ステップを設定するか、または新しいプロセスを開始してよい。いくつかの例では、リモートコンピュータ（例えば、サーバ）は、ローカルネットワークまたはインターネットを含み得るネットワークを経由して、プロセスレシピをシステムに提供することができる。リモートコンピュータは、パラメータおよび／または設定の入力もしくはプログラミングを可能にするユーザインターフェースを含んでよく、パラメータおよび／または設定は次に、リモートコンピュータからシステムに通信される。いくつかの例では、コントローラは、１つ以上の作業中に実施される各処理ステップのためのパラメータを指定するデータ形式の命令を受信する。パラメータは、実施されるプロセスのタイプ、およびコントローラがインターフェースするか、または制御するように構成されているツールのタイプに固有のものであってよいことを理解されたい。したがって、上述したように、コントローラは、１つ以上の個別のコントローラを備え、これらが一緒にネットワーク化され、本明細書に記載のプロセスおよび制御などの共通の目的に向けて動作することなどによって分散されてよい。そのような目的のための分散コントローラの例は、遠隔に置かれた（例えば、プラットフォームレベルで、またはリモートコンピュータの一部として）１つ以上の集積回路と通信状態にあるチャンバ上の１つ以上の集積回路であってよく、これらが組み合わされてチャンバでのプロセスを制御する。
限定するわけではないが、例示的なシステムは、プラズマエッチングチャンバまたはモジュール、堆積チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属めっきチャンバまたはモジュール、クリーニングチャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理蒸着（ＰＶＤ）チャンバまたはモジュール、化学蒸着（ＣＶＤ）チャンバまたはモジュール、原子層堆積（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、および半導体ウェハーの作製および／または製造に関連するかもしくは使用されてよい任意の他の半導体処理システム、を含んでよい。
上述したように、ツールによって実施されるプロセスステップに応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接ツール、隣り合うツール、工場全体に置かれたツール、メインコンピュータ、別のコントローラ、または半導体製造工場内のツール場所および／またはロードポートとの間でウェハー容器を搬出入する材料搬送に使用されるツール、のうちの１つ以上と通信し得る。本開示は以下の適用例としても実現できる。
［適用例１］
基板処理システム用の閉じ込めリングであって、前記閉じ込めリングは、
前記閉じ込めリング内のプラズマ領域を画定する下部壁、外部壁、および上部壁と、
前記下部壁内に形成された第１の複数のスロットであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの外部の環境との間の流体連通を提供する、第１の複数のスロットと、
前記下部壁の下面に画定されている凹部と、
前記下面の前記凹部内に配置されている下部リングであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの外部の環境との間の流体連通を前記第１の複数のスロットを介して提供する第２の複数のスロットを含む、下部リングと、を備える閉じ込めリング。
［適用例２］
適用例１に記載の閉じ込めリングであって、前記下部壁は第１の材料を含み、前記下部リングは前記第１の材料とは異なる第２の材料を含む、閉じ込めリング。
［適用例３］
適用例２に記載の閉じ込めリングであって、前記第２の材料は、前記第１の材料よりもプラズマエッチングに対してより大きな耐性を有する、閉じ込めリング。
［適用例４］
適用例２に記載の閉じ込めリングであって、前記第１の材料はシリコンを含み、前記第２の材料は陽極酸化アルミニウムを含む、閉じ込めリング。
［適用例５］
適用例２に記載の閉じ込めリングであって、前記第１の材料はシリコンを含み、前記第２の材料は酸化イットリウム（Ｙ 2 Ｏ 3 ）を含む、閉じ込めリング。
［適用例６］
適用例２に記載の閉じ込めリングであって、前記第２の材料はダイヤモンドコーティングを含む、閉じ込めリング。
［適用例７］
適用例６に記載の閉じ込めリングであって、前記ダイヤモンドコーティングは化学蒸着を使用して前記下部リング上に堆積される、閉じ込めリング。
［適用例８］
適用例１に記載の閉じ込めリングであって、前記下部リングの厚さは、前記下部壁の厚さの１０％～５０％である、閉じ込めリング。
［適用例９］
適用例１に記載の閉じ込めリングであって、前記下部リングは複数のセクションを備える、閉じ込めリング。
［適用例１０］
適用例９に記載の閉じ込めリングであって、前記セクション間のギャップが、前記第２の複数のスロットのうちの１つと軸方向に整列している、閉じ込めリング。
［適用例１１］
適用例９に記載の閉じ込めリングであって、前記セクション間のギャップが、前記第２の複数のスロットのうちの隣接するスロットの間に位置している、閉じ込めリング。
［適用例１２］
適用例１に記載の閉じ込めリングであって、前記下部リングの周囲の前記第２の複数のスロットのうちの隣接するスロットの間の間隔は均一である、閉じ込めリング。
［適用例１３］
適用例１に記載の閉じ込めリングであって、前記下部リングは、前記凹部内で回転するように構成されている、閉じ込めリング。
［適用例１４］
適用例１１に記載の閉じ込めリングであって、前記下部リングは、（ｉ）前記第２の複数のスロットの各々が前記第１の複数のスロットのうちの対応する１つと軸方向に整列するように、前記凹部内の第１の位置に配置され、（ｉｉ）前記第２の複数のスロットの各々が前記第１の複数のスロットのうちの前記対応する１つと軸方向に整列しないように、前記凹部内の第２の位置へと回転される、ように構成されている、閉じ込めリング。
［適用例１５］
基板処理システム用の閉じ込めリングのコンダクタンスを調整するための方法であって、前記方法は、
前記閉じ込めリングの下部壁内に下部リングを設けることであって、前記閉じ込めリングは第１の複数のスロットを含み、前記下部リングは第２の複数のスロットを含み、前記下部リングは前記閉じ込めリングに対して第１の半径方向位置にある、ことと、
前記下部リングを、前記閉じ込めリングに対して前記第１の半径方向位置から第２の半径方向位置に調整して、前記閉じ込めリングの前記コンダクタンスを調整することと、を含む方法。
［適用例１６］
適用例１５に記載の方法であって、前記第１の半径方向位置において、前記第２の複数のスロットのうちの個々のスロットが、前記第１の複数のスロットのうちの個々のスロットと軸方向に整列されている、方法。
［適用例１７］
適用例１６に記載の方法であって、前記第２の半径方向位置において、前記第２の複数のスロットのうちの前記個々のスロットが、前記第１の複数のスロットのうちの前記個々のスロットと軸方向に整列されていない、方法。
［適用例１８］
適用例１５に記載の方法であって、前記下部リングは、前記基板処理システム内で所定量のプラズマ処理が実施されたことに続いて、前記第１の半径方向位置から前記第２の半径方向位置へと調整される、方法。
［適用例１９］
適用例１８に記載の方法であって、前記所定量のプラズマ処理は、所定数のエッチングサイクルおよび所定期間のエッチングのうちの少なくとも１つを含む、方法。

Claims (18)

  1. 基板処理システム用の閉じ込めリングであって、前記閉じ込めリングは、
    前記閉じ込めリング内のプラズマ領域を画定する下部壁、外部壁、および上部壁と、
    前記下部壁内に形成された第１の複数のスロットであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの外部の環境との間の流体連通を提供する、第１の複数のスロットと、
    前記下部壁の下面に画定されている凹部と、
    前記下面の前記凹部内に配置されている下部リングであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの前記外部の環境との間の流体連通を前記第１の複数のスロットを介して提供する第２の複数のスロットを含む、下部リングと、を備え、 前記下部リングは、前記凹部内で回転するように構成される、
    閉じ込めリング。
  2. 請求項１に記載の閉じ込めリングであって、前記下部壁は第１の材料を含み、前記下部リングは前記第１の材料とは異なる第２の材料を含む、閉じ込めリング。
  3. 請求項２に記載の閉じ込めリングであって、前記第２の材料は、前記第１の材料よりもプラズマエッチングに対してより大きな耐性を有する、閉じ込めリング。
  4. 請求項２に記載の閉じ込めリングであって、前記第１の材料はシリコンを含み、前記第２の材料は陽極酸化アルミニウムを含む、閉じ込めリング。
  5. 請求項２に記載の閉じ込めリングであって、前記第１の材料はシリコンを含み、前記第２の材料は酸化イットリウム（Ｙ2Ｏ3）を含む、閉じ込めリング。
  6. 基板処理システム用の閉じ込めリングであって、前記閉じ込めリングは、
    前記閉じ込めリング内のプラズマ領域を画定する下部壁、外部壁、および上部壁と、
    前記下部壁内に形成された第１の複数のスロットであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの外部の環境との間の流体連通を提供する、第１の複数のスロットと、
    前記下部壁の下面に画定されている凹部と、
    前記下面の前記凹部内に配置されている下部リングであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの前記外部の環境との間の流体連通を前記第１の複数のスロットを介して提供する第２の複数のスロットを含む、下部リングと、を備え、
    前記下部壁は第１の材料を含み、前記下部リングは前記第１の材料とは異なる第２の材料を含み、
    前記第２の材料はダイヤモンドコーティングを含む、閉じ込めリング。
  7. 請求項６に記載の閉じ込めリングであって、前記ダイヤモンドコーティングは化学蒸着を使用して前記下部リング上に堆積される、閉じ込めリング。
  8. 請求項１に記載の閉じ込めリングであって、前記下部リングの厚さは、前記下部壁の厚さの１０％～５０％である、閉じ込めリング。
  9. 基板処理システム用の閉じ込めリングであって、前記閉じ込めリングは、
    前記閉じ込めリング内のプラズマ領域を画定する下部壁、外部壁、および上部壁と、
    前記下部壁内に形成された第１の複数のスロットであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの外部の環境との間の流体連通を提供する、第１の複数のスロットと、
    前記下部壁の下面に画定されている凹部と、
    前記下面の前記凹部内に配置されている下部リングであって、前記閉じ込めリング内の前記プラズマ領域と前記閉じ込めリングの前記外部の環境との間の流体連通を前記第１の複数のスロットを介して提供する第２の複数のスロットを含む、下部リングと、を備え、
    前記下部リングは複数のセクションを備える、閉じ込めリング。
  10. 請求項９に記載の閉じ込めリングであって、前記セクション間のギャップが、前記第２の複数のスロットのうちの１つと軸方向に整列している、閉じ込めリング。
  11. 請求項９に記載の閉じ込めリングであって、前記セクション間のギャップが、前記第２の複数のスロットのうちの隣接するスロットの間に位置している、閉じ込めリング。
  12. 請求項１に記載の閉じ込めリングであって、前記下部リングの周囲の前記第２の複数のスロットのうちの隣接するスロットの間の間隔は均一である、閉じ込めリング。
  13. 請求項１１に記載の閉じ込めリングであって、前記下部リングは、（ｉ）前記第２の複数のスロットの各々が前記第１の複数のスロットのうちの対応する１つと軸方向に整列するように、前記凹部内の第１の位置に配置され、（ｉｉ）前記第２の複数のスロットの各々が前記第１の複数のスロットのうちの前記対応する１つと軸方向に整列しないように、前記凹部内の第２の位置へと回転される、ように構成されている、閉じ込めリング。
  14. 基板処理システム用の閉じ込めリングのコンダクタンスを調整するための方法であって、前記方法は、
    前記閉じ込めリングの下部壁の下面に画定されている凹部内に下部リングを設けることであって、前記閉じ込めリングは第１の複数のスロットを含み、前記下部リングは第２の複数のスロットを含み、前記下部リングは前記閉じ込めリングに対して第１の半径方向位置にあり、前記下部リングは前記凹部内で回転するように構成される、ことと、
    前記下部リングを、前記閉じ込めリングに対して前記第１の半径方向位置から第２の半径方向位置に調整して、前記閉じ込めリングの前記コンダクタンスを調整することと、を含む方法。
  15. 請求項１４に記載の方法であって、前記第１の半径方向位置において、前記第２の複数のスロットのうちの個々のスロットが、前記第１の複数のスロットのうちの個々のスロットと軸方向に整列されている、方法。
  16. 請求項１５に記載の方法であって、前記第２の半径方向位置において、前記第２の複数のスロットのうちの前記個々のスロットが、前記第１の複数のスロットのうちの前記個々のスロットと軸方向に整列されていない、方法。
  17. 請求項１４に記載の方法であって、前記下部リングは、前記基板処理システム内で所定量のプラズマ処理が実施されたことに続いて、前記第１の半径方向位置から前記第２の半径方向位置へと調整される、方法。
  18. 請求項１７に記載の方法であって、前記所定量のプラズマ処理は、所定数のエッチングサイクルおよび所定期間のエッチングのうちの少なくとも１つを含む、方法。
JP2021510862A 2018-08-28 2019-08-22 寿命が延長された閉じ込めリング Active JP7470101B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/114,497 US11515128B2 (en) 2018-08-28 2018-08-28 Confinement ring with extended life
US16/114,497 2018-08-28
PCT/US2019/047685 WO2020046708A1 (en) 2018-08-28 2019-08-22 Confinement ring with extended life

Publications (2)

Publication Number Publication Date
JP2021536671A JP2021536671A (ja) 2021-12-27
JP7470101B2 true JP7470101B2 (ja) 2024-04-17

Family

ID=69640224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510862A Active JP7470101B2 (ja) 2018-08-28 2019-08-22 寿命が延長された閉じ込めリング

Country Status (7)

Country Link
US (1) US11515128B2 (ja)
JP (1) JP7470101B2 (ja)
KR (1) KR20210038993A (ja)
CN (1) CN112640084A (ja)
SG (1) SG11202101634TA (ja)
TW (1) TWI827654B (ja)
WO (1) WO2020046708A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380524B2 (en) 2020-03-19 2022-07-05 Applied Materials, Inc. Low resistance confinement liner for use in plasma chamber
KR20240045102A (ko) 2022-09-29 2024-04-05 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 기판 처리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013503494A (ja) 2009-08-31 2013-01-31 ラム リサーチ コーポレーション プラズマ閉じ込めを実施するためのマルチペリフェラルリング構成
JP2015062225A (ja) 2013-09-03 2015-04-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 小容積の密閉プロセスリアクタ内において圧力パルスとｒｆ変調とを協調させるためのシステム、方法、および装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6508911B1 (en) * 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
JP4141764B2 (ja) * 2002-08-20 2008-08-27 東京エレクトロン株式会社 プラズマ処理装置
TWI695822B (zh) * 2007-04-27 2020-06-11 美商應用材料股份有限公司 減小曝露於含鹵素電漿下之表面腐蝕速率的方法與設備
US10622194B2 (en) * 2007-04-27 2020-04-14 Applied Materials, Inc. Bulk sintered solid solution ceramic which exhibits fracture toughness and halogen plasma resistance
US9486374B2 (en) 2009-07-15 2016-11-08 Hill-Rom Services, Inc. Medical line manager
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
US9156293B2 (en) 2012-06-18 2015-10-13 Cimpress Schweiz Gmbh Manufacturing tray with customized inlays for processing different types of articles of manufacture
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US20170011029A1 (en) 2013-05-09 2017-01-12 Moodwire, Inc. Hybrid human machine learning system and method
CN104684235B (zh) * 2013-11-28 2017-07-07 中微半导体设备(上海)有限公司 一种电感线圈组及电感耦合等离子体处理装置
KR101535155B1 (ko) 2014-01-09 2015-07-09 주식회사 유진테크 기판 처리장치
EP3114703B1 (en) * 2014-03-07 2021-04-28 Plasma-Therm, Llc Method for plasma dicing a semi-conductor wafer
CN105575848B (zh) * 2014-10-17 2018-08-28 中微半导体设备(上海)有限公司 真空锁系统及基片处理方法
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9728437B2 (en) * 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9790582B2 (en) * 2015-04-27 2017-10-17 Lam Research Corporation Long lifetime thermal spray coating for etching or deposition chamber application
US11008655B2 (en) * 2016-03-03 2021-05-18 Lam Research Corporation Components such as edge rings including chemical vapor deposition (CVD) diamond coating with high purity SP3 bonds for plasma processing systems
US10096471B2 (en) * 2016-08-04 2018-10-09 Lam Research Corporation Partial net shape and partial near net shape silicon carbide chemical vapor deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013503494A (ja) 2009-08-31 2013-01-31 ラム リサーチ コーポレーション プラズマ閉じ込めを実施するためのマルチペリフェラルリング構成
JP2015062225A (ja) 2013-09-03 2015-04-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 小容積の密閉プロセスリアクタ内において圧力パルスとｒｆ変調とを協調させるためのシステム、方法、および装置

Also Published As

Publication number Publication date
US20200075295A1 (en) 2020-03-05
CN112640084A (zh) 2021-04-09
TWI827654B (zh) 2024-01-01
US11515128B2 (en) 2022-11-29
JP2021536671A (ja) 2021-12-27
WO2020046708A1 (en) 2020-03-05
SG11202101634TA (en) 2021-03-30
KR20210038993A (ko) 2021-04-08
TW202025216A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
JP7530874B2 (ja) 可動エッジリング設計
JP7487360B2 (ja) ボトムリング
US11984296B2 (en) Substrate support with improved process uniformity
JP6739940B2 (ja) 埋め込み電極を伴うガス分配セラミック板
US20190244793A1 (en) Tapered upper electrode for uniformity control in plasma processing
KR102521717B1 (ko) 아킹 (arcing) 을 감소시키기 위한 헬륨 플러그 설계
JP2018014492A (ja) アーク放電および点火を防ぎプロセスの均一性を向上させるための特徴を有する静電チャック
JP7470101B2 (ja) 寿命が延長された閉じ込めリング
US10096471B2 (en) Partial net shape and partial near net shape silicon carbide chemical vapor deposition
TWI823977B (zh) 預防半導體基板處理中基座上的沉積
US20180005867A1 (en) Esc ceramic sidewall modification for particle and metals performance enhancements
US20220235459A1 (en) Reduced diameter carrier ring hardware for substrate processing systems

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150