KR20210038993A - 연장된 수명을 갖는 한정 링 - Google Patents

연장된 수명을 갖는 한정 링 Download PDF

Info

Publication number
KR20210038993A
KR20210038993A KR1020217009178A KR20217009178A KR20210038993A KR 20210038993 A KR20210038993 A KR 20210038993A KR 1020217009178 A KR1020217009178 A KR 1020217009178A KR 20217009178 A KR20217009178 A KR 20217009178A KR 20210038993 A KR20210038993 A KR 20210038993A
Authority
KR
South Korea
Prior art keywords
slots
ring
confinement ring
confinement
lower ring
Prior art date
Application number
KR1020217009178A
Other languages
English (en)
Inventor
저스틴 찰스 카니프
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210038993A publication Critical patent/KR20210038993A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 프로세싱 시스템을 위한 한정 링은 한정 링 내에 플라즈마 영역을 규정하는 하부 벽, 외측 벽, 및 상부 벽을 포함한다. 제 1 복수의 슬롯들이 하부 벽 내에 형성된다. 제 1 복수의 슬롯들은 한정 링 내의 플라즈마 영역과 한정 링 외부의 분위기 사이에 유체 연통을 제공한다. 리세스가 하부 벽의 하부 표면에 규정된다. 하부 링이 하부 표면의 리세스 내에 배치된다. 하부 링은 제 1 복수의 슬롯들을 통해 한정 링 내의 플라즈마 영역과 한정 링 외부의 분위기 사이에 유체 연통을 제공하는 제 2 복수의 슬롯들을 포함한다.

Description

연장된 수명을 갖는 한정 링
관련 출원들에 대한 교차 참조
본 출원은 2018년 8월 28일에 출원된 미국 특허 출원 번호 제 16/114,497 호의 우선권을 주장한다. 상기 참조된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
본 개시는 반도체 프로세싱 시스템을 위한 플라즈마 한정 링에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들을 처리하도록 사용될 수도 있다. 기판 상에서 수행될 수도 있는 예시적인 프로세스들은 이로 제한되는 것은 아니지만, CVD (Chemical Vapor Deposition), ALD (Atomic Layer Deposition), 도전체 에칭, 및/또는 다른 에칭, 증착, 또는 세정 프로세스들을 포함한다. 기판은 기판 프로세싱 시스템의 프로세싱 챔버의 페데스탈, 정전 척 (electrostatic chuck; ESC), 등과 같은 기판 지지부 상에 배치될 수도 있다. 에칭 동안, 하나 이상의 전구체들을 포함하는 가스 혼합물들이 프로세싱 챔버 내로 도입될 수도 있고 플라즈마가 화학 반응들을 개시하기 위해 사용될 수도 있다.
기판 지지부는 웨이퍼를 지지하도록 구성된 세라믹 층을 포함할 수도 있다. 예를 들어, 웨이퍼는 프로세싱 동안 세라믹 층에 클램핑될 수도 있다. 기판 지지부는 기판 지지부의 외측 부분 (예를 들어, 주변부 외부 및/또는 주변부에 인접한) 둘레에 배치된 에지 링을 포함할 수도 있다. 에지 링은 기판 위의 볼륨으로 플라즈마를 한정하고, 플라즈마에 의해 유발된 부식으로부터 기판 지지부를 보호하는, 등을 하도록 제공될 수도 있다. 기판 프로세싱 시스템은 기판 위의 볼륨 내에 플라즈마를 더 한정하도록 기판 지지부 및 상부 전극 (예를 들어, 샤워헤드) 각각의 둘레에 배치된 플라즈마 한정 슈라우드 또는 링을 포함할 수도 있다.
기판 프로세싱 시스템을 위한 한정 링이 한정 링 내에 플라즈마 영역을 규정하는 하부 벽, 외측 벽, 및 상부 벽을 포함한다. 제 1 복수의 슬롯들이 하부 벽 내에 형성된다. 제 1 복수의 슬롯들은 한정 링 내의 플라즈마 영역과 한정 링 외부의 분위기 사이에 유체 연통을 제공한다. 리세스가 하부 벽의 하부 표면에 규정된다. 하부 링이 하부 표면의 리세스 내에 배치된다. 하부 링은 제 1 복수의 슬롯들을 통해 한정 링 내의 플라즈마 영역과 한정 링 외부의 분위기 사이에 유체 연통을 제공하는 제 2 복수의 슬롯들을 포함한다.
다른 특징들에서, 하부 벽은 제 1 재료를 포함하고, 하부 링은 제 1 재료와 상이한 제 2 재료를 포함한다. 제 2 재료는 제 1 재료보다 플라즈마 에칭에 대해 보다 큰 내성을 갖는다. 제 1 재료는 실리콘을 포함하고, 제 2 재료는 양극 산화된 알루미늄을 포함한다. 제 1 재료는 실리콘을 포함하고, 제 2 재료는 이트륨 옥사이드 (Y2O3) 를 포함한다. 제 2 재료는 다이아몬드 코팅을 포함한다. 다이아몬드 코팅은 화학적 기상 증착을 사용하여 하부 링 상에 증착된다.
다른 특징들에서, 하부 링의 두께는 하부 벽의 두께의 10 ％ 내지 50 ％이다. 하부 링은 복수의 섹션들을 포함한다. 섹션들 사이의 갭은 제 2 복수의 슬롯들 중 하나와 축방향으로 정렬된다. 섹션들 사이의 갭은 제 2 복수의 슬롯들 중 인접한 슬롯들 사이에 위치된다. 하부 링 둘레의 제 2 복수의 슬롯들 중 인접한 슬롯들 사이의 간격은 균일하다. 하부 링은 리세스 내에서 회전하도록 구성된다. 하부 링은 제 2 복수의 슬롯들 각각이 제 1 복수의 슬롯들 중 각각의 슬롯과 축방향으로 정렬되도록 리세스 내의 제 1 위치에 배치되고, 제 2 복수의 슬롯들 각각이 제 1 복수의 슬롯들 중 각각의 슬롯과 축방향으로 정렬되지 않도록 리세스 내의 제 2 위치로 회전되도록 구성된다.
기판 프로세싱 시스템을 위한 한정 링의 컨덕턴스를 조정하기 위한 방법이 한정 링의 하부 벽 내에 하부 링을 제공하는 단계를 포함한다. 한정 링은 제 1 복수의 슬롯들을 포함하고, 하부 링은 제 2 복수의 슬롯들을 포함하고, 그리고 하부 링은 한정 링에 대해 제 1 방사상 위치에 있다. 방법은 한정 링의 컨덕턴스를 조정하기 위해 한정 링에 대해 제 1 방사상 위치로부터 제 2 방사상 위치로 하부 링을 조정하는 단계를 더 포함한다.
다른 피처들에서, 제 1 방사상 위치에서, 제 2 복수의 슬롯들의 개별 슬롯들은 제 1 복수의 슬롯들의 개별 슬롯들과 축방향으로 정렬된다. 제 2 방사상 위치에서, 제 2 복수의 슬롯들의 개별 슬롯들은 제 1 복수의 슬롯들의 개별 슬롯들과 축방향으로 정렬되지 않는다. 하부 링은 기판 프로세싱 시스템 내에서 수행되는 미리 결정된 양의 플라즈마 프로세싱에 후속하여 제 1 방사상 위치로부터 제 2 방사상 위치로 조정된다. 미리 결정된 양의 플라즈마 프로세싱은 미리 결정된 수의 에칭 사이클들 및 미리 결정된 에칭 기간 중 적어도 하나를 포함한다.
본 개시의 추가 적용 가능성의 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시의 목적들을 위해 의도되고, 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른 일 예시적인 프로세싱 챔버의 기능적 블록도이다.
도 2a는 본 개시에 따른 예시적인 한정 링의 측단면도이다.
도 2b는 도 2a의 예시적인 한정 링의 평면도 (top-down view) 이다.
도 3a, 도 3b, 도 3c, 도 3d, 및 도 3e는 본 개시의 원리들에 따른 하부 링을 포함하는 예시적인 한정 링을 도시한다.
도 4a 및 도 4b는 본 개시에 따른 또 다른 예시적인 한정 링을 도시한다.
도 5는 본 개시에 따른 한정 링의 컨덕턴스를 조정하기 위한 예시적인 방법의 단계들을 예시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
기판 프로세싱 시스템의 프로세싱 챔버가 플라즈마 한정 슈라우드 또는 링 (이하 한정 링으로 지칭됨) 을 포함할 수도 있다. 한정 링은 프로세싱 챔버의 목표된 영역 내에 플라즈마 및 다른 반응물질들을 한정하도록 구성될 수도 있다. 예를 들어, 한정 링은 기판 위 그리고 상부 전극 아래의 볼륨 내에 플라즈마를 한정하기 위해 기판 지지부 및 상부 전극을 둘러싸도록 위치될 수도 있다.
일부 예들에서, 한정 링은 실리콘, 실리콘 카바이드 (SiC), 등과 같은 반도체 재료를 포함한다. 접지되는 한정 링은 일관된 프로세싱 성능 파라미터들을 유지하기 위해 미리 결정된 컨덕턴스를 갖도록 구성된다. 그러나, 플라즈마 및 다른 프로세스 재료들에 대한 노출에 의해 유발된 반도체 재료의 표면들의 부식으로 인해, 한정 링의 컨덕턴스 (및 따라서, 프로세싱 챔버의 컨덕턴스) 는 시간에 따라 변화하고, 프로세스 드리프트를 유발할 수도 있다. 따라서, 한정 링은 주기적인 교체를 필요로 할 수도 있다.
본 개시의 원리들에 따른 시스템들 및 방법들은 한정 링의 수명을 증가시킨다. 예를 들어, 한정 링은 이하에 보다 상세히 기술된 바와 같이 한정 링의 미리 결정된 컨덕턴스를 유지하고 프로세스 변동을 감소시키도록 구성된 하나 이상의 수정들을 구현할 수도 있다.
이제 도 1을 참조하면, 일 예시적인 기판 프로세싱 시스템 (100) 이 도시된다. 단지 예를 들면, 기판 프로세싱 시스템 (100) 은 무선 주파수 (Radio Frequency; RF) 플라즈마를 사용한 에칭 및/또는 다른 적합한 기판 프로세싱을 수행하기 위해 사용될 수도 있다. 기판 프로세싱 시스템 (100) 은 기판 프로세싱 시스템 (100) 의 다른 컴포넌트들을 둘러싸고 RF 플라즈마를 담는 프로세싱 챔버 (102) 를 포함한다. 기판 프로세싱 챔버 (102) 는 상부 전극 (104) 및 정전 척 (electrostatic chuck; ESC) 과 같은 기판 지지부 (106) 를 포함한다. 동작 동안, 기판 (108) 이 기판 지지부 (106) 상에 배치된다. 특정한 기판 프로세싱 시스템 (100) 및 챔버 (102) 가 예로서 도시되지만, 본 개시의 원리들은 리모트 플라즈마 생성 및 (예를 들어, 플라즈마 튜브, 마이크로파 튜브를 사용하여) 전달을 구현하는 기판 프로세싱 시스템, 플라즈마를 인-시츄 (in-situ) 생성하는 기판 프로세싱 시스템, 등과 같은, 다른 타입들의 기판 프로세싱 시스템들 및 챔버들에 적용될 수도 있다.
단지 예를 들면, 상부 전극 (104) 은 프로세스 가스들을 도입하고 분배하는 샤워헤드 (109) 와 같은 가스 분배 디바이스를 포함할 수도 있다. 샤워헤드 (109) 는 프로세싱 챔버의 상단 표면에 연결된 일 단부를 포함하는 스템 부분을 포함할 수도 있다. 베이스 부분은 일반적으로 원통형이고, 프로세싱 챔버의 상단 표면으로부터 이격되는 위치에서 스템 부분의 반대편 단부로부터 방사상 외측으로 연장한다. 샤워헤드의 베이스 부분의 기판-대면 표면 또는 대면플레이트는 복수의 홀들을 포함하고, 이를 통해 프로세스 가스 또는 퍼지 가스가 흐른다. 대안적으로, 상부 전극 (104) 은 도전 플레이트를 포함할 수도 있고, 프로세스 가스들이 또 다른 방식으로 도입될 수도 있다.
기판 지지부 (106) 는 하부 전극으로서 작용하는 도전성 베이스플레이트 (110) 를 포함한다. 베이스플레이트 (110) 는 세라믹 층 (112) 을 지지한다. 일부 예들에서, 세라믹 층 (112) 은 세라믹 멀티-존 가열 플레이트와 같은 가열 층을 포함할 수도 있다. 내열 층 (114) (예를 들어, 본딩 층) 이 세라믹 층 (112) 과 베이스플레이트 (110) 사이에 배치될 수도 있다. 베이스플레이트 (110) 는 베이스플레이트 (110) 를 통해 냉각제를 흘리기 위한 하나 이상의 냉각제 채널들 (116) 을 포함할 수도 있다. 기판 지지부 (106) 는 기판 (108) 의 외측 주변부를 둘러싸도록 구성된 에지 링 (118) 을 포함할 수도 있다.
RF 생성 시스템 (120) 이 RF 전압을 생성하고 상부 전극 (104) 및 하부 전극 (예를 들어, 기판 지지부 (106) 의 베이스플레이트 (110)) 중 하나로 출력한다. 상부 전극 (104) 및 베이스플레이트 (110) 중 다른 하나는 DC 접지되거나, AC 접지되거나, 또는 플로팅할 수도 있다. 단지 예를 들면, RF 생성 시스템 (120) 은 매칭 및 분배 네트워크 (124) 에 의해 상부 전극 (104) 또는 베이스플레이트 (110) 에 피딩되는 RF 전압을 생성하는 RF 전압 생성기 (122) 를 포함할 수도 있다. 다른 예들에서, 플라즈마는 유도적으로 또는 리모트로 생성될 수도 있다. 예시의 목적들로 도시된 바와 같이, RF 생성 시스템 (120) 은 CCP (Capacitively Coupled Plasma) 시스템에 대응하지만, 본 개시의 원리들은 또한 단지 예를 들면, TCP (Transformer Coupled Plasma) 시스템들, CCP 캐소드 시스템들, 리모트 마이크로파 플라즈마 생성 및 전달 시스템들, 등과 같은 다른 적합한 시스템들에서 구현될 수도 있다.
가스 전달 시스템 (130) 이 하나 이상의 가스 소스들 (132-1, 132-2, …, 및 132-N) (집합적으로 가스 소스들 (132)) 을 포함하고, 여기서 N은 0보다 큰 정수이다. 가스 소스들은 하나 이상의 전구체들 및 이들의 혼합물들을 공급한다. 가스 소스들은 또한 퍼지 가스를 공급할 수도 있다. 기화된 전구체가 또한 사용될 수도 있다. 가스 소스들 (132) 은 밸브들 (134-1, 134-2, …, 및 134-N) (집합적으로 밸브들 (134)) 및 질량 유량 제어기들 (Mass Flow Controllers; MFC) (136-1, 136-2, …, 및 136-N) (집합적으로 MFC들 (136)) 에 의해 매니폴드 (140) 에 연결된다. 매니폴드 (140) 의 출력은 프로세싱 챔버 (102) 에 피딩된다. 단지 예를 들면, 매니폴드 (140) 의 출력은 샤워헤드 (109) 에 피딩된다.
온도 제어기 (142) 가 세라믹 층 (112) 에 배치된 TCEs (Thermal Control Elements) (144) 와 같은 복수의 가열 엘리먼트들에 연결될 수도 있다. 예를 들어, 가열 엘리먼트들 (144) 은 이로 제한되는 것은 아니지만, 멀티-존 가열 플레이트의 각각의 존들에 대응하는 매크로 가열 엘리먼트들 및/또는 멀티-존 가열 플레이트의 복수의 존들에 걸쳐 배치된 마이크로 가열 엘리먼트들의 어레이를 포함할 수도 있다. 온도 제어기 (142) 는 기판 지지부 (106) 및 기판 (108) 의 온도를 제어하기 위해 복수의 가열 엘리먼트들 (144) 을 제어하도록 사용될 수도 있다.
온도 제어기 (142) 는 채널들 (116) 을 통한 냉각제 플로우를 제어하도록 냉각제 어셈블리 (146) 와 통신할 수도 있다. 예를 들어, 냉각제 어셈블리 (146) 는 냉각제 펌프 및 저장부를 포함할 수도 있다. 온도 제어기 (142) 는 기판 지지부 (106) 를 냉각하기 위해 채널들 (116) 을 통해 냉각제를 선택적으로 흘리도록 냉각제 어셈블리 (146) 를 동작시킨다.
밸브 (150) 및 펌프 (152) 가 프로세싱 챔버 (102) 로부터 반응물질들을 배기하도록 사용될 수도 있다. 시스템 제어기 (160) 가 기판 프로세싱 시스템 (100) 의 컴포넌트들을 제어하도록 사용될 수도 있다. 로봇 (170) 이 기판 지지부 (106) 상으로 기판들을 전달하고, 기판 지지부 (106) 로부터 기판들을 제거하도록 사용될 수도 있다. 예를 들어, 로봇 (170) 은 기판 지지부 (106) 와 로드록 (172) 사이에서 기판들을 이송할 수도 있다. 별도의 제어기들로 도시되었지만, 온도 제어기 (142) 는 시스템 제어기 (160) 내에서 구현될 수도 있다. 일부 예들에서, 보호 시일 (seal) (176) 이 세라믹 층 (112) 과 베이스플레이트 (110) 사이의 본딩 층 (114) 의 주변부 둘레에 제공될 수도 있다.
프로세싱 챔버 (102) 는 도 1에 도시된 바와 같이 C-슈라우드와 같은 한정 링 (180) 을 포함할 수도 있다. 통상적으로 접지되는 한정 링 (180) 은 플라즈마 영역 (182) 내에 플라즈마를 한정하도록 상부 전극 (104) 및 기판 지지부 (106) 둘레에 배치된다. 일부 예들에서, 한정 링 (180) 은 실리콘, 실리콘 카바이드 (SiC), 등과 같은 반도체 재료를 포함한다. 한정 링 (180) 은 가스들로 하여금 밸브 (150) 및 펌프 (152) 를 통해 플라즈마 챔버 (106) 로부터 벤팅되도록 (vent) 플라즈마 영역 (182) 으로부터 흐르게 하도록 구성된 하나 이상의 슬롯들 (184) 을 포함할 수도 있다. 즉, 슬롯들은 한정 링 (180) 내의 플라즈마 영역 (182) 과 한정 링 (180) 외부의 분위기 사이에 유체 연통을 제공한다. 본 개시의 원리들에 따른 한정 링 (180) 은 이하에 보다 상세히 기술된 바와 같이 미리 결정된 컨덕턴스를 유지하도록 구성된다.
이제 도 2a 및 도 2b를 참조하면, 예시적인 한정 링 (200) 이 보다 상세히 도시된다. 한정 링 (200) 은 도 2a에 단면으로 도시된다. 한정 링 (200) 은 환형 하부 벽 (204), 외측 벽 (208), 및 상부 벽 (212) 을 포함한다. 도 2b는 하부 벽 (204) 의 상부 표면 (216) 의 평면도 (top-down view) 를 도시한다.
한정 링 (200) 은 가스들로 하여금 한정 링 (200) 내의 플라즈마 영역 (224) 으로부터 벤팅되게 하기 위한 복수의 슬롯들 (220) 을 포함한다. 슬롯들의 치수들 (예를 들어, 수량, 전체 면적, 등) 은 한정 링 (200) 의 컨덕턴스 (그리고 따라서, 프로세싱 챔버 내의 컨덕턴스) 를 결정한다. 시간이 흐름에 따라, 플라즈마에 대한 노출은 슬롯들 (220) 을 부식시키고 확대되게 하고, 이는 프로세싱 챔버 내의 컨덕턴스를 변화시킨다. 단지 예를 들면, 슬롯들 (220) 의 내측 부분들 (즉, 한정 링 (200) 의 내경에 보다 가까운 슬롯들 (220) 의 부분들) 은 슬롯들 (220) 의 외측 부분들 (즉, 한정 링 (200) 의 외경에 보다 가까운 슬롯들 (220) 의 부분들) 보다 큰 레이트로 부식될 수도 있다. 슬롯들 (220) 의 부식은 결국 한정 링 (200) 의 교체로 이어진다.
이제 도 3a, 도 3b, 도 3c, 도 3d, 및 도 3e를 참조하면, 본 개시의 원리들에 따른 예시적인 한정 링 (300) 이 도시된다. 한정 링 (300) 은 도 3a에 단면으로 도시된다. 한정 링 (300) 은 환형 하부 벽 (304), 외측 벽 (308), 및 상부 벽 (312) 을 포함한다. 도 3b는 하부 벽 (304) 의 상부 표면 (316) 의 일부의 평면도를 도시한다. 하부 벽 (304) 은 복수의 슬롯들 (320) 을 포함한다.
한정 링 (300) 은 하부 링 (324) 을 더 포함한다. 하부 링 (324) 은 복수의 슬롯들 (328) 을 포함한다. 하부 링 (324) 은 하부 벽 (304) 의 하단 표면의 리세스 (332) 내에 배치된다. 예를 들어, 하부 링 (324) 은 하부 링 (324) 의 슬롯들 (328) 이 하부 벽 (304) 의 슬롯들 (320) 과 (예를 들어, 축 방향으로) 정렬되도록 리세스 (332) 내에 배치된다. 단지 예를 들면, 하부 링 (324) 은 리세스 (332) 내에 하부 링 (324) 을 유지하도록 (예를 들어, 볼트 홀들 (334) 을 통해) 하부 벽 (304) 에 볼트로 결합된다 (bolt). 하부 링 (324) 의 두께는 하부 벽 (304) 의 전체 두께의 5 내지 50 ％일 수도 있다.
하부 링 (324) 은 한정 링 (300) 의 재료보다 부식에 대해 보다 큰 내성 (예를 들어, 플라즈마 에칭에 대해 보다 큰 내성) 을 갖는 재료를 포함하고 그리고/또는 재료로 코팅된다. 일 예에서, 하부 링 (324) 은 양극 산화된 알루미늄을 포함한다. 또 다른 예에서, 하부 링 (324) 은 이트륨 옥사이드 (Y2O3) 를 포함한다. 또 다른 예에서, 하부 링 (324) 은 CVD 다이아몬드 코팅을 갖는 실리콘을 포함한다. 하부 링 (324) 의 슬롯들 (328) 은 하부 벽 (304) 의 슬롯들 (320) 보다 부식 (및 따라서, 부식에 의한 확대) 에 대해 보다 큰 내성을 갖는다. 부식으로 인해 슬롯들 (320) 이 확대됨에 따라, 슬롯들 (328) 의 폭이 유지되고, 이는 결국 한정 링 (300) 의 컨덕턴스를 유지한다. 이에 따라, 한정 링 (300) 의 수명은 상당히 (예를 들어, 하부 벽 (324) 이 없는 한정 링의 수명에 대해 4 배 이상만큼) 증가된다.
도 3c에 도시된 바와 같이, 하부 링 (324) 은 분리된 섹션들 (336) (예를 들어, 4 개의 90° 섹션들) 을 포함한다. 다른 예들에서, 하부 링 (324) 은 보다 적거나 보다 많은 섹션들 (336) 을 포함할 수도 있고, 또는 단일 피스일 수도 있다. 일부 예들에서, 섹션들 (336) 사이의 갭들은 도 3d에 도시된 바와 같이 슬롯들 (340) 중 하나와 정렬될 수도 있다. 다른 예들에서, 섹션들 (336) 사이의 갭들은 슬롯들 (340) 사이의 균일한 간격이 유지되도록 슬롯들 (340) 중 인접한 슬롯들 사이에 위치될 수도 있다.
또 다른 예시적인 하부 링 (400) 이 도 4a에 도시된다. 이 예에서, 하부 링 (400) 은 한정 링 (300) 과 동일한 재료로 구성될 수도 있고, 상이한 재료 (예를 들어, 양극 산화된 알루미늄, Y2O3, 등) 일 수도 있고, 그리고/또는 코팅 (예를 들어, CVD 다이아몬드 코팅) 을 포함할 수도 있고, 그리고 또한 리세스 (332) 내에서 회전 가능하다. 예를 들어, 하부 링 (400) 은 슬롯들 (404) 이 하부 벽 (304) 의 슬롯들 (320) 과 정렬되도록 리세스 (332) 내에 처음으로 설치될 수도 있다. 슬롯들 (320) 이 시간이 흐름에 따라 부식되기 때문에, 하부 링 (400) 은 슬롯들 (320) 및 슬롯들 (404) 에 대응하는 개구부의 전체 사이즈를 변화시키도록 회전될 수도 있다. 도 4b에 도시된 바와 같이, 슬롯 (320) 은 부식으로 인해 확대된다. 이에 따라, 하부 링 (400) 은 슬롯 (404) 이 슬롯 (320) 과 정렬 (즉, 축 방향으로 정렬되거나 센터링) 되지 않도록 회전되어, 슬롯 (320) 및 슬롯 (404) 을 통해 형성된 개구부 (408) 의 사이즈를 감소시킬 수도 있다. 개구부들 (408) 의 각각의 사이즈들을 조정하기 위해 하부 링 (400) 을 회전시키는 것은 한정 링 (300) 의 전체 컨덕턴스를 제어하고 따라서 한정 링 (300) 의 수명을 증가시킨다.
도 4a에 도시된 바와 같이, 하부 링 (400) 은 스크루 또는 볼트 홀들의 복수의 세트들 (412-1, 412-2, 412-3, …, 및 412-n) (집합적으로 홀들 (412) 로 지칭됨), (416-1, 416-2, 416-3, …, 및 416-n) (집합적으로 홀들 (416) 로 지칭됨), (420-1, 420-2, 420-3, …, 및 420-n) (집합적으로 홀들 (420) 로 지칭됨), 등을 포함할 수도 있다. 이에 따라, 하부 링 (400) 은 홀들의 세트들 중 선택된 하나를 하부 벽 (304) 내의 대응하는 홀들과 정렬시킴으로써 복수의 고정된 위치들을 통해 수동으로 회전될 수도 있다.
이제 도 5를 참조하면, 본 개시에 따른 한정 링의 컨덕턴스를 조정하기 위한 예시적인 방법 (500) 이 504에서 시작된다. 508에서, 초기 위치 (예를 들어, 제 1 방사상 위치) 의 하부 링 (400) 을 포함하는 한정 링 (300) 이 프로세싱 챔버 내에 설치된다. 단지 예를 들면, 초기 위치에서, 하부 링 (400) 의 슬롯들 (404) 은 하부 벽 (304) 의 슬롯들 (320) 과 (예를 들어, 축 방향으로) 정렬된다. 512에서, 플라즈마 프로세싱 (예를 들어, 에칭) 이 프로세싱 챔버 내에서 수행된다. 516에서, 방법 (500) 은 하부 링 (400) 의 방사상 위치를 조정할지 여부를 결정한다. 예를 들어, 방법 (500) 은 수행되는 미리 결정된 수의 에칭 사이클들, 미리 결정된 에칭 기간, 등에 응답하여 하부 링 (400) 이 회전되어야 한다고 결정할 수도 있다. 참이면, 방법 (500) 은 520으로 계속된다. 거짓이면, 방법 (500) 은 512로 계속된다.
520에서, 방법 (500) 은 하부 링 (400) 이 최대 횟수로 회전되었는지 여부를 결정한다. 예를 들어, 하부 링 (400) 은 한정 링 (300) 이 교체되어야 하기 전에 최대 횟수들 (예를 들어, 3, 4, 5 회) 로만 회전될 수도 있다. 참이면, 방법 (500) 은 524로 계속된다. 거짓이면, 방법 (500) 은 528로 계속된다. 524에서, 방법 (500) 은 (예를 들어, 시스템 제어기 (160) 를 통해) 한정 링 (300) 이 교체되어야 한다는 표시를 제공하고, 532에서 종료된다.
528에서, 하부 링 (400) 은 슬롯들 (320) 에 대해 슬롯들 (404) 의 방사상 위치를 조정하도록 회전되고, 그리고 이어서 방법 (500) 은 512로 계속된다. 이러한 방식으로, 하부 링 (400) 은 한정 링 (300) 의 목표된 컨덕턴스를 유지하도록 상이한 위치들로 1 회 이상 회전될 수도 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시 예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시 예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시 예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시 예들은 상호 배타적이지 않고, 하나 이상의 실시 예들의 다른 실시 예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하는 것으로 해석되지 않아야 한다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (19)

  1. 기판 프로세싱 시스템을 위한 한정 링에 있어서,
    한정 링 내에 플라즈마 영역을 규정하는 하부 벽, 외측 벽, 및 상부 벽;
    상기 하부 벽 내에 형성된 제 1 복수의 슬롯들로서, 상기 제 1 복수의 슬롯들은 상기 한정 링 내의 상기 플라즈마 영역과 상기 한정 링 외부의 분위기 사이에 유체 연통을 제공하는, 상기 제 1 복수의 슬롯들;
    상기 하부 벽의 하부 표면에 규정된 리세스; 및
    상기 하부 표면의 상기 리세스 내에 배치된 하부 링을 포함하고, 상기 하부 링은 상기 제 1 복수의 슬롯들을 통해 상기 한정 링 내의 상기 플라즈마 영역과 상기 한정 링 외부의 분위기 사이에 유체 연통을 제공하는 제 2 복수의 슬롯들을 포함하는, 한정 링.
  2. 제 1 항에 있어서,
    상기 하부 벽은 제 1 재료를 포함하고, 상기 하부 링은 상기 제 1 재료와 상이한 제 2 재료를 포함하는, 한정 링.
  3. 제 2 항에 있어서,
    상기 제 2 재료는 상기 제 1 재료보다 플라즈마 에칭에 대해 보다 큰 내성을 갖는, 한정 링.
  4. 제 2 항에 있어서,
    상기 제 1 재료는 실리콘을 포함하고 상기 제 2 재료는 양극 산화된 알루미늄을 포함하는, 한정 링.
  5. 제 2 항에 있어서,
    상기 제 1 재료는 실리콘을 포함하고 상기 제 2 재료는 이트륨 옥사이드 (Y2O3) 를 포함하는, 한정 링.
  6. 제 2 항에 있어서,
    상기 제 2 재료는 다이아몬드 코팅을 포함하는, 한정 링.
  7. 제 6 항에 있어서,
    상기 다이아몬드 코팅은 화학적 기상 증착을 사용하여 상기 하부 링 상에 증착되는, 한정 링.
  8. 제 1 항에 있어서,
    상기 하부 링의 두께는 상기 하부 벽의 두께의 10 ％ 내지 50 ％인, 한정 링.
  9. 제 1 항에 있어서,
    상기 하부 링은 복수의 섹션들을 포함하는, 한정 링.
  10. 제 9 항에 있어서,
    상기 섹션들 사이의 갭은 상기 제 2 복수의 슬롯들 중 하나와 축방향으로 정렬되는, 한정 링.
  11. 제 9 항에 있어서,
    상기 섹션들 사이의 갭은 상기 제 2 복수의 슬롯들 중 인접한 슬롯들 사이에 위치되는, 한정 링.
  12. 제 1 항에 있어서,
    상기 하부 링 둘레의 상기 제 2 복수의 슬롯들 중 인접한 슬롯들 사이의 간격은 균일한, 한정 링.
  13. 제 1 항에 있어서,
    상기 하부 링은 상기 리세스 내에서 회전하도록 구성되는, 한정 링.
  14. 제 11 항에 있어서,
    상기 하부 링은 (i) 상기 제 2 복수의 슬롯들 각각이 상기 제 1 복수의 슬롯들 중 각각의 슬롯과 축방향으로 정렬되도록 상기 리세스 내의 제 1 위치에 배치되고, 그리고 (ii) 상기 제 2 복수의 슬롯들 각각이 상기 제 1 복수의 슬롯들 중 상기 각각의 슬롯과 축방향으로 정렬되지 않도록 상기 리세스 내의 제 2 위치로 회전되도록 구성되는, 한정 링.
  15. 기판 프로세싱 시스템을 위한 한정 링의 컨덕턴스를 조정하기 위한 방법에 있어서,
    한정 링의 하부 벽 내에 하부 링을 제공하는 단계로서, 상기 한정 링은 제 1 복수의 슬롯들을 포함하고 상기 하부 링은 제 2 복수의 슬롯들을 포함하고, 그리고 상기 하부 링은 상기 한정 링에 대해 제 1 방사상 위치에 있는, 상기 하부 링을 제공하는 단계; 및
    상기 한정 링의 컨덕턴스를 조정하기 위해 상기 한정 링에 대해 상기 제 1 방사상 위치로부터 제 2 방사상 위치로 상기 하부 링을 조정하는 단계를 포함하는, 한정 링의 컨덕턴스를 조정하기 위한 방법.
  16. 제 15 항에 있어서,
    상기 제 1 방사상 위치에서, 상기 제 2 복수의 슬롯들의 개별 슬롯들은 상기 제 1 복수의 슬롯들의 개별 슬롯들과 축방향으로 정렬되는, 한정 링의 컨덕턴스를 조정하기 위한 방법.
  17. 제 16 항에 있어서,
    상기 제 2 방사상 위치에서, 상기 제 2 복수의 슬롯들의 상기 개별 슬롯들은 상기 제 1 복수의 슬롯들의 상기 개별 슬롯들과 축방향으로 정렬되지 않는, 한정 링의 컨덕턴스를 조정하기 위한 방법.
  18. 제 15 항에 있어서,
    상기 하부 링은 상기 기판 프로세싱 시스템 내에서 수행되는 미리 결정된 양의 플라즈마 프로세싱에 후속하여 상기 제 1 방사상 위치로부터 상기 제 2 방사상 위치로 조정되는, 한정 링의 컨덕턴스를 조정하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 미리 결정된 양의 플라즈마 프로세싱은 미리 결정된 수의 에칭 사이클들 및 미리 결정된 에칭 기간 중 적어도 하나를 포함하는, 한정 링의 컨덕턴스를 조정하기 위한 방법.
KR1020217009178A 2018-08-28 2019-08-22 연장된 수명을 갖는 한정 링 KR20210038993A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/114,497 2018-08-28
US16/114,497 US11515128B2 (en) 2018-08-28 2018-08-28 Confinement ring with extended life
PCT/US2019/047685 WO2020046708A1 (en) 2018-08-28 2019-08-22 Confinement ring with extended life

Publications (1)

Publication Number Publication Date
KR20210038993A true KR20210038993A (ko) 2021-04-08

Family

ID=69640224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009178A KR20210038993A (ko) 2018-08-28 2019-08-22 연장된 수명을 갖는 한정 링

Country Status (7)

Country Link
US (1) US11515128B2 (ko)
JP (1) JP7470101B2 (ko)
KR (1) KR20210038993A (ko)
CN (1) CN112640084A (ko)
SG (1) SG11202101634TA (ko)
TW (1) TWI827654B (ko)
WO (1) WO2020046708A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380524B2 (en) 2020-03-19 2022-07-05 Applied Materials, Inc. Low resistance confinement liner for use in plasma chamber
KR20240045102A (ko) 2022-09-29 2024-04-05 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 기판 처리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6508911B1 (en) * 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
JP4141764B2 (ja) * 2002-08-20 2008-08-27 東京エレクトロン株式会社 プラズマ処理装置
US10622194B2 (en) * 2007-04-27 2020-04-14 Applied Materials, Inc. Bulk sintered solid solution ceramic which exhibits fracture toughness and halogen plasma resistance
US9486374B2 (en) 2009-07-15 2016-11-08 Hill-Rom Services, Inc. Medical line manager
US20110100553A1 (en) * 2009-08-31 2011-05-05 Rajinder Dhindsa multi-peripheral ring arrangement for performing plasma confinement
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
US9156293B2 (en) 2012-06-18 2015-10-13 Cimpress Schweiz Gmbh Manufacturing tray with customized inlays for processing different types of articles of manufacture
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US20170011029A1 (en) 2013-05-09 2017-01-12 Moodwire, Inc. Hybrid human machine learning system and method
US9184029B2 (en) * 2013-09-03 2015-11-10 Lam Research Corporation System, method and apparatus for coordinating pressure pulses and RF modulation in a small volume confined process reactor
CN104684235B (zh) * 2013-11-28 2017-07-07 中微半导体设备(上海)有限公司 一种电感线圈组及电感耦合等离子体处理装置
KR101535155B1 (ko) 2014-01-09 2015-07-09 주식회사 유진테크 기판 처리장치
KR101906695B1 (ko) * 2014-03-07 2018-10-10 플라즈마-썸, 엘엘씨 반도체 웨이퍼를 플라즈마 다이싱하기 위한 방법 및 장치
CN105575848B (zh) * 2014-10-17 2018-08-28 中微半导体设备(上海)有限公司 真空锁系统及基片处理方法
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9728437B2 (en) * 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9790582B2 (en) * 2015-04-27 2017-10-17 Lam Research Corporation Long lifetime thermal spray coating for etching or deposition chamber application
US11008655B2 (en) * 2016-03-03 2021-05-18 Lam Research Corporation Components such as edge rings including chemical vapor deposition (CVD) diamond coating with high purity SP3 bonds for plasma processing systems

Also Published As

Publication number Publication date
CN112640084A (zh) 2021-04-09
TW202025216A (zh) 2020-07-01
US11515128B2 (en) 2022-11-29
JP2021536671A (ja) 2021-12-27
WO2020046708A1 (en) 2020-03-05
SG11202101634TA (en) 2021-03-30
TWI827654B (zh) 2024-01-01
US20200075295A1 (en) 2020-03-05
JP7470101B2 (ja) 2024-04-17

Similar Documents

Publication Publication Date Title
KR102556016B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
KR102458699B1 (ko) 개선된 프로세스 균일도를 갖는 기판 지지부
KR102521717B1 (ko) 아킹 (arcing) 을 감소시키기 위한 헬륨 플러그 설계
JP2023156415A (ja) 可動エッジリング設計
WO2018075750A1 (en) Pin lifter assembly with small gap
JP7470101B2 (ja) 寿命が延長された閉じ込めリング
US10096471B2 (en) Partial net shape and partial near net shape silicon carbide chemical vapor deposition
US20220235459A1 (en) Reduced diameter carrier ring hardware for substrate processing systems
KR20220160073A (ko) 노치된 (notch) 웨이퍼들을 프로세싱하기 위한 플라즈마-배제-존 (plasma-exclusion-zone) 링들
CN118248615A (en) Removable edge ring design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal