JP7446061B2 - 撮像装置及び撮像システム - Google Patents

Description

本発明は、撮像装置及び撮像システムに関する。

単一光子レベルの微弱光を検出可能な検出器として、単一光子アバランシェダイオード（ＳＰＡＤ：SinglePhotonAvalancheDiode）が知られている。ＳＰＡＤは、半導体のｐｎ接合部に誘起された強電界により発生するアバランシェ増倍現象を用いることで、光子により励起された信号電荷を数倍～数百万倍程度に増幅するものである。このアバランシェ増倍現象の高ゲイン性を利用することで、微弱光の信号を読み出しノイズよりも十分大きく増幅し、単一光子レベルの輝度分解能を実現することができる。特許文献１には、ＳＰＡＤを備えた画素を２次元状に配列してなる撮像装置が開示されている。

一方では、撮像と位相差検出法による焦点検出との両方に使用可能な撮像装置が実用化されている。撮影光学系の瞳領域を分割して受光できるように撮像装置を構成することにより、分割して得た信号は位相差検出に用いることができ、これらを加算した信号は撮像に用いることができる。特許文献２には、位相差検出法による焦点検出に利用可能なように光電変換部を分割した撮像装置が開示されている。

特開２０１２－１７４７８３号公報 特開２０１３－１４９７５７号公報

しかしながら、ＳＰＡＤを用いた撮像装置において位相差検出法による焦点検出に利用可能なように光電変換部を分割した場合、分割された光電変換部から得た信号を加算しただけでは、光電変換部を分割しない場合と同様のボケ味を得ることができなかった。

本発明の目的は、ＳＰＡＤを用いた撮像装置であって、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を得ることができる撮像装置を提供することにある。

本発明の一観点によれば、複数の行及び複数の列に渡って配された複数の画素を有し、前記複数の画素の各々は、半導体基板の表面部に設けられた第１導電型の複数の第１の半導体領域と、前記複数の第１の半導体領域の間の前記半導体基板の前記表面部に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域と前記複数の第１の半導体領域の各々との間の前記半導体基板の前記表面部にそれぞれ設けられ、前記複数の第１の半導体領域よりも不純物濃度が低い前記第１導電型の複数の第３の半導体領域と、を有し、前記第２の半導体領域と前記複数の第１の半導体領域の各々との間にそれぞれフォトダイオードが構成された受光部と、前記複数の第１の半導体領域の各々に各々が接続された複数のクエンチング回路と、前記複数の第１の半導体領域と前記複数のクエンチング回路との間の接続ノードの各々に接続され、前記受光部への光子の入射に応じて生成されるパルスを計数する計数部と、を有し、前記フォトダイオードのアノードを構成する前記第２の半導体領域は、前記フォトダイオードのカソードを構成する前記複数の第１の半導体領域よりも前記半導体基板の深い部分で、前記複数の第１の半導体領域の間に延在する領域を有し、ガードリングとして機能する前記複数の第３の半導体領域は、前記複数の第１の半導体領域よりも前記半導体基板の深くに渡って設けられるとともに、前記第２の半導体領域の前記延在する領域は、前記複数の前記第３の半導体領域の底部のうち、前記複数の第１の半導体領域の間の領域を覆うように設けられており、前記複数の第１の半導体領域のいずれかと前記第２の半導体領域の前記延在する領域との間の高電界領域におけるアバランシェ増倍により生じた電子が前記複数の第１の半導体領域のいずれかにより収集されることを特徴とする撮像装置が提供される。

本発明によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。

本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第１実施形態による撮像装置の画素の構成例を示す回路図である。 本発明の第１実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第１実施形態による撮像装置の画素の構造を示す平面図（その１）である。 本発明の第１実施形態による撮像装置の画素の構造を示す平面図（その２）である。 本発明の第１実施形態による撮像装置の画素の構造を示す平面図（その３）である。 画素の光入射角度特性を示す図である。 本発明の第１実施形態の変形例による撮像装置の構造を示す平面図（その１）である。 本発明の第１実施形態の変形例による撮像装置の構造を示す平面図（その２）である。 本発明の第１実施形態の変形例による撮像装置の構造を示す平面図（その３）である。 本発明の第１実施形態の変形例による撮像装置の構造を示す平面図（その４）である。 本発明の第１実施形態による撮像装置の駆動方法を示すタイミングチャート（その１）である。 本発明の第１実施形態による撮像装置の駆動方法を示すタイミングチャート（その２）である。 本発明の第２実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第２実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第３実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第３実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第４実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第４実施形態による撮像装置の画素の構成例及び駆動例を示す回路図（その１）である。 本発明の第４実施形態による撮像装置の画素の構成例及び駆動例を示す回路図（その２）である。 本発明の第４実施形態による撮像装置の画素の構成例及び駆動例を示す回路図（その３）である。 本発明の第４実施形態による撮像装置の画素の構成例及び駆動例を示す回路図（その４）である。 本発明の第５実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第５実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第６実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第６実施形態による撮像装置の画素の構造を示す平面図である。 画素の光入射角度特性を示す図である。 本発明の第６実施形態の変形例による撮像装置の画素の構造を示す平面図である。 本発明の第７実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第７実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第７実施形態による撮像装置において開口絞りの状態を変更したときのフォトダイオードに入射する光束の変化を示す模式図である。 本発明の第７実施形態による撮像装置において開口絞りの状態を変更したときのフォトダイオードに入射する光束の変化を示す平面図である。 本発明の第８実施形態による撮像装置の画素の構造例を示す図である。 画素の光入射角度特性を示す図である。 本発明の第８実施形態による撮像装置の画素の構造例を示す図である。 本発明の第８実施形態による撮像装置の画素の配置例を示す図である。 本発明の第８実施形態による撮像装置の画素の構成例を示す図である。 本発明の第９実施形態による撮像装置の画素の構成例を示す図である。 本発明の第９実施形態による撮像装置の画素の構成例を示す図である。 本発明の第１０実施形態による撮像装置の画素の構成例を示す図である。 本発明の第１０実施形態による撮像装置の画素の不純物濃度に関する図である。 本発明の第１１実施形態による撮像装置の画素の構造例を示す図である。 本発明の第１２実施形態による撮像装置の画素へ電圧供給に関する図である。 本発明の第１３実施形態による撮像装置の画素の構造例を示す図である。

［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について、図１乃至図１３を用いて説明する。

はじめに、本実施形態による撮像装置１００の概略構成について、図１及び図２を用いて説明する。図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置の画素の構成例を示す回路図である。

本実施形態による撮像装置１００は、図１に示すように、画素領域１０と、タイミング発生回路（ＴＧ）２０と、垂直走査回路３０と、水平走査回路４０と、出力部５０と、を有している。

画素領域１０には、複数行及び複数列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には、４行×８列に配された３２個の画素１２を示しているが、実際には高精細画像を得るために数百万から数千万程度の画素１２が配列される。図１の各画素１２には、符号１２に行番号ｐ及び列番号ｑを表す座標を付記して「１２（ｐ，ｑ）」のように表している。例えば、「１２（２，５）」は、第２行第５列に配された画素１２を表している。

画素領域１０の各行には、第１の方向（図１においてＸ方向）に延在して制御線が配されている。各行の制御線は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線が延在する第１の方向は、行方向或いは水平方向と表記することがある。各行の制御線は、垂直走査回路３０に接続されている。垂直走査回路３０は、信号の読み出しを行う画素１２を行単位で選択するための行選択信号を各行の制御線に出力する回路部である。また、各画素１２はタイミング発生回路２０に接続されており、タイミング発生回路２０から各画素１２に所定の制御信号（イネーブル信号ＰＥＮ＿Ａ，ＰＥＮ＿Ｂ及びリセット信号ＰＲＥＳ）を供給できるように構成されている。

画素領域１０の各列には、第１の方向と交差する第２の方向（図１においてＹ方向）に延在して垂直信号線ＶＬが配されている。垂直信号線ＶＬは、第２の方向に並ぶ画素１２に共通の信号線をなしている。垂直信号線ＶＬが延在する第２の方向は、列方向或いは垂直方向と表記することがある。なお、図１には、垂直信号線ＶＬを、列番号ｑを付記した符号ＶＬｑにより表している。例えば、第４列の垂直信号線ＶＬには、符号「ＶＬ４」を付している。

水平走査回路４０は、水平信号線ＨＬに画素信号を出力する垂直信号線ＶＬを選択する選択信号を供給する回路部である。出力部５０は、水平走査回路４０により選択された垂直信号線ＶＬから出力された画素信号を出力信号ＯＵＴとして撮像装置の外部へ出力するための回路部である。タイミング発生回路２０は、垂直走査回路３０及び水平走査回路４０にも接続されており、垂直走査回路３０及び水平走査回路４０の動作やそのタイミングを制御する制御信号を供給する。

各々の画素１２は、図２に示すように、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂと、抵抗Ｒ＿Ａ，Ｒ＿Ｂと、インバータ回路ＩＮＶ＿Ａ，ＩＮＶ＿Ｂと、計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂと、を含む。フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂは、画素１２の受光部を構成する。抵抗Ｒ＿Ａ，Ｒ＿Ｂは、クエンチング回路を構成する。インバータ回路ＩＮＶ＿Ａ，ＩＮＶ＿Ｂは、波形成形部を構成する。計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂは、画素１２の計数部を構成する。

フォトダイオードＰＤ＿Ａのアノードには、図示しない電圧供給部から駆動電圧として負電圧（例えば－２０Ｖ）が供給される。フォトダイオードＰＤ＿Ａのカソードには、抵抗Ｒ＿Ａの一方の端子が接続されている。抵抗Ｒ＿Ａの他方の端子には、図示しない電圧供給部から駆動電圧として正電圧（ＶＤＤＡ：例えば３Ｖ）が供給される。フォトダイオードＰＤ＿Ａと抵抗Ｒ＿Ａとの間の接続ノードには、インバータ回路ＩＮＶ＿Ａの入力端子が接続されている。インバータ回路ＩＮＶ＿Ａの出力端子には、計数回路ＣＮＴ＿Ａが接続されている。計数回路ＣＮＴ＿Ａには、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿Ａ及びリセット信号ＰＲＥＳが供給される。計数回路ＣＮＴ＿Ａの出力が、画素１２の１つの出力となる。

同様に、フォトダイオードＰＤ＿Ｂのアノードには、図示しない電圧供給部から駆動電圧として負電圧（例えば－２０Ｖ）が供給される。フォトダイオードＰＤ＿Ｂのカソードには、抵抗Ｒ＿Ｂの一方の端子が接続されている。抵抗Ｒ＿Ｂの他方の端子には、図示しない電圧供給部から駆動電圧として正電圧（ＶＤＤＢ：例えば３Ｖ）が供給される。フォトダイオードＰＤ＿Ｂと抵抗Ｒ＿Ｂとの間の接続ノードには、インバータ回路ＩＮＶ＿Ｂの入力端子が接続されている。インバータ回路ＩＮＶ＿Ｂの出力端子には、計数回路ＣＮＴ＿Ｂが接続されている。計数回路ＣＮＴ＿Ｂには、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿Ｂ及びリセット信号ＰＲＥＳが供給される。計数回路ＣＮＴ＿Ｂの出力が、画素１２の他の１つの出力となる。

次に、本実施形態による撮像装置１００の動作の概略について、図１及び図２を用いて説明する。

フォトダイオードＰＤ＿Ａには、クエンチング回路として機能する抵抗Ｒ＿Ａを介して、ブレークダウン電圧以上の大きさの逆バイアス電圧が印加されている。フォトダイオードＰＤ＿Ａにこのように大きな逆バイアス電圧を印加することで、フォトダイオードＰＤ＿Ａに入射した単一光子の光電変換で生じた１つの電子をアバランシェ増倍することができる。アバランシェ増倍に伴ってフォトダイオードＰＤ＿Ａに電流が流れると、フォトダイオードＰＤ＿Ａのアノードの電位はカソードの電位（－２０Ｖ）の付近まで下降する。しかし、クエンチング回路として機能する抵抗Ｒ＿Ａを備えることで、ある時定数をもってこの電流を打ち消すことができる（いわゆるガイガーモード動作）。抵抗Ｒ＿Ａに電流が流れなくなれば、フォトダイオードＰＤ＿Ａのカソードの電位は電圧ＶＤＤＡ（３Ｖ）に戻る。つまり、単一光子の光電変換で生じた１つの電子により１つの電圧パルスが生じるのである。この動作が繰り返されることで、入射した光子の数に応じた数の電圧パルスが出力されることになる。

インバータ回路ＩＮＶ＿Ａは、上記の電圧パルスを整形するためのバッファである。計数回路ＣＮＴ＿Ａは、インバータ回路ＩＮＶ＿Ａにより整形された電圧パルスの数を計数するカウンタである。計数回路ＣＮＴ＿Ａは、タイミング発生回路２０からイネーブル信号ＰＥＮ＿Ａを受信するためのイネーブル端子ＥＮ＿Ａと、タイミング発生回路２０からリセット信号ＰＲＥＳを受信するためのリセット端子ＲＥＳと、を備える。例えば、イネーブル信号ＰＥＮ＿Ａにより計数回路ＣＮＴ＿Ａをイネーブル状態としたうえで、リセット信号ＰＲＥＳによりリセット状態を解除すれば、その時点から計数回路ＣＮＴ＿Ａによる電圧パルスの計数を開始することができる。また、別のタイミングにおいて、イネーブル信号ＰＥＮ＿Ａにより計数回路ＣＮＴ＿Ａをディゼーブル状態とすれば、その時点までの計数値を保持することができる。すなわち、タイミング発生回路２０は、撮像装置１００の各画素１２に対し、撮影のための蓄積期間の開始のタイミングと終了のタイミングとを与える。所定の計数期間の間に計数回路ＣＮＴ＿Ａが計数した計数値は、受光量に応じて生じる電圧パルスの数に比例するため、ＡＤ変換して得られた値と等価である。

なお、ここでは説明を省略するが、フォトダイオードＰＤ＿Ｂ、抵抗Ｒ＿Ｂ、インバータ回路ＩＮＶ＿Ｂ及び計数回路ＣＮＴ＿Ｂの動作は、フォトダイオードＰＤ＿Ａ、抵抗Ｒ＿Ａ、インバータ回路ＩＮＶ＿Ａ及び計数回路ＣＮＴ＿Ａの動作と同じである。

所定の蓄積期間が経過した後、各画素１２の計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂが計数した計数値を、出力部５０を通じて撮像装置１００の外部に出力する。垂直走査回路３０は、タイミング発生回路２０からの制御信号に応じた所定のタイミングで、指定された行の制御線に行選択信号を出力する。選択された行に属する画素１２は、各々の画素１２に対応する列の垂直信号線ＶＬに、計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂの計数値を出力する。水平走査回路４０は、選択された行に属する画素１２の計数値が出力されている垂直信号線ＶＬを第０列から第７列まで順に選択し、選択した垂直信号線ＶＬの計数値を水平信号線ＨＬに順に出力する。出力部５０は、水平信号線ＨＬに出力された計数値をＬＶＤＳ（LowVoltageDifferentialSignal）などの所定のシリアル伝送フォーマットに変換し、出力信号ＯＵＴとして出力する。この動作を第０行から第３行まで繰り返し行うことで、総ての画素１２の計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂの計数値を出力することができる。

このように、本実施形態による撮像装置の各々の画素１２は、フォトダイオードＰＤ＿Ａに入射した光子の数に応じた計数値を示す信号と、フォトダイオードＰＤ＿Ｂに入射した光子の数に応じた計数値を示す信号と、を出力する。１つの画素１２から２つの信号を得る場合、１つの画素１２の一方の信号の読み出しと他方の信号の読み出しとを別々に行うようにしてもよい。この場合、例えば２水平同期期間の間隔で行を順次選択するように構成すればよい。

１つの画素１２のフォトダイオードＰＤ＿Ａに入射した光子の数に応じた計数値を示す信号と、フォトダイオードＰＤ＿Ｂに入射した光子の数に応じた計数値を示す信号とは、位相差検出用の信号として利用することができる。この場合、撮影光学系の異なる瞳領域を通過した光がフォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとに入射するように、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂを共通のマイクロレンズの下に配置すればよい。フォトダイオードＰＤ＿Ａに入射した光子の数に応じた計数値を示す信号とフォトダイオードＰＤ＿Ｂに入射した光子の数に応じた計数値を示す信号とを加算した信号は、撮像用の信号として利用することができる。これら信号の加算は、図示しない画像処理部において行うことができる。

本実施形態による撮像装置１００には、裏面照射構造が好適に用いられる。その場合、計数回路などを設けた別の基板を、フォトダイオードを設けた基板の光入射面とは反対の面側に積層する。イネーブル信号ＰＥＮ＿Ａ，ＰＥＮ＿Ｂなどの制御信号は、例えば、当該別の基板に設けた貫通電極（ＴＳＶ：ThroughSiliconVia）を介して光入射面とは反対側から供給することができる。

次に、本実施形態による撮像装置１００のフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの構造について、図３乃至図７を用いて更に詳細に説明する。図３は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図３には、１つの画素１２の２つのフォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂを示している。図４乃至図６は、本実施形態による撮像装置の画素の構造を示す平面図である。図４は、図３のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図５は、図３のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。図６は、図３のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図である。なお、図３は、図４、図５及び図６のＡ－Ａ′線に沿った断面図である。図７は、画素の光入射角度特性を示す図である。

図３に示すように、画素１２のフォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂは、第１面１０２とその反対側の第２面１０３とを有する半導体基板１０１に設けられる。半導体基板１０１の第１面１０２側の表面部には、フォトダイオードＰＤ＿Ａのカソードを構成する高濃度（Ｎ＋）のＮ型半導体領域１０４Ａが設けられている。また、半導体基板１０１の第１面１０２側の表面部には、Ｎ型半導体領域１０４ＡからＸ方向に離間して、フォトダイオードＰＤ＿Ｂのカソードを構成する高濃度（Ｎ＋）のＮ型半導体領域１０４Ｂが設けられている。また、第１面１０２側の表面部には、Ｎ型半導体領域１０４Ａの側面を囲うように配された低濃度（Ｎ－）のＮ型半導体領域１０５Ａと、Ｎ型半導体領域１０４Ｂの側面を囲うように配された低濃度（Ｎ－）のＮ型半導体領域１０５Ｂと、が設けられている。Ｎ型半導体領域１０５Ａ，１０５Ｂは、半導体基板１０１の第１面１０２からＮ型半導体領域１０４Ａ，１０４Ｂの底部よりも深い位置に渡って設けられている。

また、半導体基板１０１の第１面１０２側の表面部には、図３及び図４に示すように、Ｎ型半導体領域１０５Ａ，１０５Ｂの側面を囲うように、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂのアノードを構成するＰ型半導体領域１０６が設けられている。Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４Ａ，１０５ＡとＮ型半導体領域１０４Ｂ，１０５Ｂとの間に設けられており、これらを電気的に分離する機能を備えている。具体的には、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４ＡをカソードとするフォトダイオードＰＤ＿Ａがガイガーモードで動作する際の電位変化がＮ型半導体領域１０４Ｂに伝わるのを防止する機能を備える。また、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４ＢをカソードとするフォトダイオードＰＤ＿Ｂがガイガーモードで動作する際の電位変化がＮ型半導体領域１０４Ａに伝わるのを防止する機能を備える。この目的のもと、Ｐ型半導体領域１０６は、少なくともＮ型半導体領域１０５Ａ，１０５Ｂよりも半導体基板１０１の深くに渡って設けられている。

Ｐ型半導体領域１０６は、図３乃至図５に示すように、平面視においてＮ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとが対向している領域においては、Ｎ型半導体領域１０５Ａ，１０５Ｂの側面から底部に渡って延在している。以下の説明の便宜上、Ｎ型半導体領域１０５Ａ，１０５Ｂの底部に沿って延在する部分のＰ型半導体領域１０６を、Ｐ型半導体領域１０６ａと呼ぶことがある。

Ｐ型半導体領域１０６ａとＮ型半導体領域１０４Ａ，１０４Ｂとは、図３に示すように、Ｎ型半導体領域１０４Ａ，１０４ＢとＮ型半導体領域１０５Ａ，１０５Ｂとの深さの差に応じた所定の間隔で離間している。また、Ｐ型半導体領域１０６ａは、図４及び図５に示すように、平面視において、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間の領域の全体に渡って設けられている。言い換えると、Ｐ型半導体領域１０６ａは、平面視においてＮ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間に途切れなく延在している。Ｎ型半導体領域１０５Ａ，１０５Ｂとの関係から言うと、Ｐ型半導体領域１０６ａは、Ｎ型半導体領域１０５Ａ，１０５Ｂの底部のうち、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間の領域を覆うように設けられている。

図示しない隣接画素との間の境界部に位置するＰ型半導体領域１０６は、図３乃至図６に示すように、Ｎ型半導体領域１０５Ａ，１０５Ｂの側面に沿って半導体基板１０１の第２面１０３側まで達し、第２面１０３の表面部に延在している。Ｐ型半導体領域１０６は、隣接画素を分離するための分離部として利用することができる。

Ｎ型半導体領域１０５Ａ，１０５Ｂは、Ｐ型半導体領域１０６とＮ型半導体領域１０４Ａ，１０４Ｂの各々との間に設けられており、ガードリングとしての機能を備える。すなわち、Ｎ型半導体領域１０５Ａ，１０５Ｂは、Ｎ型半導体領域１０４Ａ，１０４Ｂよりも不純物濃度の低い半導体領域で構成され、Ｐ型半導体領域１０６とＮ型半導体領域１０４Ａ，１０４Ｂとの間の電界を緩和してエッジブレークダウンを防止する。

半導体基板１０１の深部には、図３及び図６に示すように、Ｎ型半導体領域１０４Ａ，１０４Ｂに電気的に接続されたＮ型半導体領域１０７が設けられている。Ｎ型半導体領域１０７は、第２面１０３側及び側面部においてＰ型半導体領域１０６に接し、Ｐ型半導体領域１０６との間に接合面を形成する。また、Ｎ型半導体領域１０７は、第１面１０２側においてＰ型半導体領域１０６ａに接し、Ｐ型半導体領域１０６ａとの間に接合面を形成する。Ｎ型半導体領域１０７は、フォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂの受光領域の一部として機能する。Ｎ型半導体領域１０７は、典型的には、Ｎ型半導体領域１０４Ａ，１０４Ｂ，１０５Ａ，１０５Ｂよりも不純物濃度の低い半導体領域（Ｎ－－）により構成される。Ｎ型半導体領域１０７が設けられた領域は、撮像装置の駆動時には空乏化する領域であり、必ずしもＮ型半導体領域で構成されている必要はなく、低濃度のＰ型半導体領域により構成されていてもよい。

また、半導体基板１０１の第２面１０３には、フォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂに、図示しない撮影光学系により結像された光を集光するためのマイクロレンズ１２０が設けられている。１つの画素１２は、２つのフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂに対して１つのマイクロレンズ１２０を備えており、撮像光学系の異なる瞳領域を通過した光がフォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂに入射するように構成されている。これにより、所定の方向に視差をもった対の画像を取得することが可能となる。

マイクロレンズ１２０の光軸は、画素１２の平面視における受光部の中心に概ね一致する。フォトダイオードＰＤ＿Ａを構成するＮ型半導体領域１０４ＡとフォトダイオードＰＤ＿Ｂを構成するＮ型半導体領域１０４Ｂとは、平面視における画素１２の受光部の中心を挟んで隣り合うように配置されていることが望ましい。

１つの画素１２を構成するこれらフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ及びマイクロレンズ１２０は、半導体基板１０１に２次元マトリクス状に配される。このとき、図３において側面部に位置するＰ型半導体領域１０６は、前述のように、隣接する画素１２間を分離するための分離部として機能する。

なお、図３乃至図６に示す例では、隣接する画素１２間をＰ型半導体領域１０６によって分離する観点から、Ｐ型半導体領域１０６を、Ｎ型半導体領域１０５Ａ，１０５Ｂの側面に沿って半導体基板１０１の第２面１０３側まで延在している。しかしながら、Ｐ型半導体領域１０６が画素１２間を規定することは、本発明に必須の構成ではない。

フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂに入射する光はマイクロレンズ１２０により集光されるため、一の画素１２のフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂに、当該一の画素１２に隣接する他の画素に入射した光が漏れ込む確率は極めて小さくなっている。また、本実施形態の撮像装置１００では、後述するようにＮ型半導体領域１０４Ａ，１０５Ａ間における検出効率が高くなっているため、ガイガーモード動作を経た画素１２間の混色も相対的に非常に小さくなっている。したがって、Ｐ型半導体領域１０６は、必ずしも画素１２間に設ける必要はない。

ただし、例えばベイヤー型カラーフィルタ配列など、隣接画素の分光特性が異なるような撮像装置においては、わずかな画素間の混色でも画質劣化に結び付く場合が多いので、Ｐ型半導体領域１０６により画素１２間を分離するように構成するのが好適である。この場合において、カラーフィルタは、半導体基板１０１とマイクロレンズ１２０との間に配置することができる。

Ｐ型半導体領域１０６には、半導体基板１０１の第１面１０２側に配される図示しないコンタクト電極を介して、大きな負電圧（例えば－２０Ｖ）が印加される。Ｎ型半導体領域１０４Ａには、クエンチング回路として機能する抵抗Ｒ＿Ａや半導体基板１０１の第１面１０２側に配される図示しないコンタクト電極を介して、正電圧（電圧ＶＤＤＡ、例えば３Ｖ）が印加される。また、Ｎ型半導体領域１０４Ｂには、クエンチング回路として機能する抵抗Ｒ＿Ｂや半導体基板１０１の第１面１０２側に配される図示しないコンタクト電極を介して、正電圧（電圧ＶＤＤＢ、例えば３Ｖ）が印加される。これにより、Ｐ型半導体領域１０６，１０６ａとＮ型半導体領域１０７との間のｐｎ接合の空乏化領域が広がり、この空乏化領域に入射した光子により励起されて電子正孔対が生成される。

このように生成されたキャリアのうち正孔は、電界ドリフトによりＰ型半導体領域１０６へと収集され、撮像装置１００の外部へと排出される。一方、生成されたキャリアのうち電子は、電界ドリフトによりＮ型半導体領域１０７内を拡散しＮ型半導体領域１０４Ａ又はＮ型半導体領域１０４Ｂへと収集される。この過程で、電子はＰ型半導体領域１０６ａとＮ型半導体領域１０４Ａ，１０４Ｂとの間の距離が短い高電界領域１０８においてアバランシェ増倍を引き起こし、これにより生じた多数の電子がＮ型半導体領域１０４Ａ又はＮ型半導体領域１０４Ｂに収集される。したがって、高電界領域１０８は、アバランシェ増倍領域とも呼ぶことができる。

Ｐ型半導体領域１０６ａは、前述のように、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間に途切れなく延在し、Ｎ型半導体領域１０７との接合面を持つ。これにより、空乏化領域で発生した電子がＮ型半導体領域１０４Ａ，１０４Ｂ方向にドリフトするのを促進し、電子が再結合によって消滅する前に高電界領域１０８においてアバランシェ増倍を起こすことができる。

つまり、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間の中間の領域に垂直に入射した光子により生じた電子は、５０％の確率でＮ型半導体領域１０４ＡとＰ型半導体領域１０６との間の高電界領域１０８でアバランシェ増倍を引き起こす。或いは、この電子は、残り５０％の確率でＮ型半導体領域１０４ＢとＰ型半導体領域１０６との間の高電界領域１０８でアバランシェ増倍を引き起こす。これにより、光子の検出効率を大幅に向上することができる。

この結果、本実施形態による撮像装置においては、例えば図７（ａ）に示すような光入射角度特性を得ることができる。図７中、点線は光入射角度（横軸）に対する計数回路ＣＮＴ＿Ａの計数値を示し、一点鎖線は光入射角度（横軸）に対する計数回路ＣＮＴ＿Ｂの計数値を示し、実線はこれらの合計を示している。出力の値には、受光効率に加えて前述の検出効率が影響する。また、光入射角度０°が垂直入射した光子に対応する。

図７（ａ）に実線で示すように、光入射角度特性は、入射角度が０°をピークとし、その付近に変曲点を持たない形状となる。そのため、点光源のボケ形状もその中心輝度が最も高い真円となる。これは、図７（ａ）の光入射角度特性を点拡がり関数（ＰＳＦ：PointSpreadFunction）として伝達されることに起因する現象であり、点光源以外の被写体においても、写真表現で一般に好ましいとされる輝度の緩やかなボケ味で再現される。

また、中心から少しでもＮ型半導体領域１０４Ａ及びＮ型半導体領域１０４Ｂのうちのいずれかに近い受光領域に入射した光子により生じた電子は、光子が入射した領域に近い側の高電界領域１０８においてアバランシェ増倍を引き起こす。これにより、フォトダイオードＰＤ＿Ａにより検出した光子に基づく信号と、フォトダイオードＰＤ＿Ｂにより検出した光子に基づく信号との分離特性を向上することができる。これは、図７中に点線及び一点鎖線で示すように、位相差検出に用いる瞳分離特性に現れる。

特許文献２には、１つの画素の光電変換部を複数に分割する場合において、光電変換部を構成する第１導電型の第１半導体領域と第２導電型の第２半導体領域との間に印加される逆バイアス電圧により第１半導体領域を空乏化するための条件が記載されている。そして、分割された複数の第１半導体領域が完全空乏化された際にこれら空乏化領域が互いに接することで、分割された光電変換部の信号を加算して出力する撮像時に好適な光入射角度特性が得られることが示されている。しかしながら、第１半導体領域と第２半導体領域との間にクエンチング回路を介して降伏電圧以上の逆バイアス電圧を印加してＳＰＡＤとしてガイガーモード動作をさせる場合、光電変換部を分割しない場合と同様のボケ味を得ることができなかった。

これは、ガイガーモード動作で感度を得るには、光電変換部の受光率だけでなく光子を光電変換した１つの電子をアバランシェ増幅できる確率、すなわち検出効率を１に近づける必要があるからである。特に、複数の光電変換部の間の領域で生じた電子には高電界がかかりにくく、検出効率が下がってしまう。そして、これが原因して光入射角度特性のピーク付近に変曲点が生じると、例えば撮影光学系のピントからずれた点光源の中心輝度が低下してリング形状として写るなど、光電変換部を分割しない場合と同様のボケ身が得られなくなる。

図７（ｂ）には比較例として、画素１２の中心に垂直入射した光子の検出効率が１００％を下回った場合を想定した光入射角度特性を示している。この特性は入射角度０°付近において出力が低下する変曲点を有する形状であるため、この特性をＰＳＦとして伝達される点光源のボケ形状も、その中心輝度が低下したリング形状として再現されてしまう。これは、写真表現で一般に好ましくない。

このように、本実施形態による撮像装置１００においては、フォトダイオードＰＤ＿Ａの出力に基づく信号と、フォトダイオードＰＤ＿Ｂの出力に基づく信号とにより、位相差検出方式の焦点検出が可能である。また、フォトダイオードＰＤ＿Ａの出力に基づく信号とフォトダイオードＰＤ＿Ｂの出力に基づく信号との加算信号を用いて画像を生成する場合にあっては、瞳分割を行わない場合と同様のボケ味を実現することができる。

図３乃至図６に示したレイアウトは、図１のＸ方向、すなわち水平方向（行方向）に沿って瞳分割を行う場合の例であるが、瞳分割を行う方向は、必ずしも水平方向である必要はない。図８乃至図１１を参照して、これまでに説明した水平方向とは異なる方向に瞳分割を行う場合の例を説明する。図８乃至図１１は、本実施形態の変形例による撮像装置の構造を示す平面図である。

図８は、図１のＹ方向、すなわち垂直方向（列方向）に沿って瞳分割を行う場合のレイアウトの一例である。図８（ａ）は、図３のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図８（ｂ）は、図３のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。なお、図８（ａ）及び図８（ｂ）におけるＡ－Ａ′線断面図は、図３と同等である。また、図３のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図は、図６と同等である。

図９は、右下がりの斜め方向に沿って瞳分割を行う場合のレイアウトの一例である。図９（ａ）は、図３のＢ－Ｂ´線を含む半導体基板１０１の表面に平行な面における平面図である。図９（ｂ）は、図３のＣ－Ｃ´線を含む半導体基板１０１の表面に平行な面における平面図である。なお、図９（ａ）及び図９（ｂ）におけるＡ－Ａ´線断面図は、図３と同等である。また、図３のＤ－Ｄ´線を含む半導体基板１０１の表面に平行な面における平面図は、図６と同等である。

図１０は、左下がりの斜め方向に沿って瞳分割を行う場合のレイアウトの一例である。図１０（ａ）は、図３のＢ－Ｂ´線を含む半導体基板１０１の表面に平行な面における平面図である。図１０（ｂ）は、図３のＣ－Ｃ´線を含む半導体基板１０１の表面に平行な面における平面図である。なお、図１０（ａ）及び図１０（ｂ）におけるＡ－Ａ´線断面図は、図３と同等である。また、図３のＤ－Ｄ´線を含む半導体基板１０１の表面に平行な面における平面図は、図６と同等である。

瞳分割方向が異なる画素１２を、図１に示した画素配列内に配置することで、複数の異なる方向の瞳分割を実現し、焦点検出に利用することができる。図１１は、一例として右下がりの斜め方向に瞳分割を行った画素１２（図９）と、左下がりの斜め方向に瞳分割を行った画素１２（図１０）とを用いて画素配置を行った一例である。ここでは瞳分割方向がわかるように、図３のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図を用いて画素配列を示している。図１１では、ベイヤー配列の画素配列において、右下がりの斜め方向に瞳分割を行った画素１２と、左下がりの斜め方向に瞳分割を行った画素１２とを、２行ずつ交互に配置している。図１１の画素１２に示したＲ，Ｇ，Ｂの記号は、それぞれ赤色、緑色、青色のカラーフィルタが設けられていることを示している。このように配置することで、レンズ枠による開口ケラレが発生する画面周辺の領域において、基線長を長く取れる瞳分割方向を選択することができ、高精度な焦点検出を実現することができる。

また、画素配置の他の一例として、図５から図７に示した水平方向に瞳分割を行った画素１２の配列の一部の領域に、図８に示した垂直方向に瞳分割を行った画素１２を配置する構成が挙げられる。このようにすることで、縦線と横線の両方の被写体の焦点検出を実現することができる。

なお、瞳分割方向は本実施形態に示した４つの分割方向に限られるものではない。また、複数の瞳分割方向の画素を用いて画素配列を構成する方法も本実施形態で説明したものに限られるものではない。

次に、本実施形態による撮像装置の駆動方法について、図１２及び図１３を用いて説明する。図１２及び図１３は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。

本実施形態による撮像装置は、特に限定されるものではないが、例えば、図１２に示す第１の駆動モードや図１３に示す第２の駆動モードにより駆動することができる。

図１２は、位相差検出信号を得る第１の駆動モードを示すタイミングチャートの一例である。各画素１２は、電圧ＶＤＤＡ及び電圧ＶＤＤＢとしてともに正電圧（例えば３Ｖ）を与えられており、高電界領域１０８でアバランシェ増倍を起こしガイガーモード動作することができる状態になっている。

時刻ｔ１２００において、タイミング発生回路２０は、リセット信号ＰＲＥＳをローレベル（Ｌｏ）として計数回路ＣＮＴ＿Ａ及び計数回路ＣＮＴ＿Ｂのリセット状態を解除する。このとき、計数回路ＣＮＴ＿Ａは、イネーブル信号ＰＥＮ＿Ａがハイレベル（Ｈｉ）であれば、フォトダイオードＰＤ＿Ａで生じるガイガーモード動作に伴う電圧パルスの数をカウントする。同様に、計数回路ＣＮＴ＿Ｂは、イネーブル信号ＰＥＮ＿ＢがＨｉであれば、フォトダイオードＰＤ＿Ｂで生じるガイガーモード動作に伴う電圧パルスの数をカウントする。計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂは、時刻ｔ１２０１においてタイミング発生回路２０がイネーブル信号ＰＥＮ＿Ａ，ＰＥＮ＿ＢをＬｏにするまで（前述の計数期間）、電圧パルスの数をカウントする。

次いで、時刻ｔ１２０１以降において、各画素１２の計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂがカウントした計数値の読み出しを行う。まず、時刻ｔ１２０１において垂直走査信号がＨｉとなり、第０行が選択される。続く時刻ｔ１２０２において垂直走査信号が再度極性変化して第１行が選択されるまでの間に、水平走査回路４０は、水平走査信号を各列に順次供給し、第０行の第０列から第７列までの８つの画素１２の計数値を、水平信号線ＨＬを介して順次読み出す。図１３では、各画素１２の計数回路ＣＮＴ＿Ａ，ＣＮＴ＿Ｂに対応する１６の計数値を読み出すために、画素１２の数の２倍に相当する１６回、水平走査信号の極性変化を繰り返している。次いで、時刻ｔ１２０２以降において、上述の第０行の読み出しと同様にして、第１行から第３行目までの読み出しを同様に行う。

位相差検出信号として読み出した計数回路ＣＮＴ＿Ａの計数値及び計数回路ＣＮＴ＿Ｂの計数値を図示しない画像処理部で加算すれば、撮像信号を得ることができる。ただし、本実施形態の撮像装置とは別にオートフォーカス専用のセンサーを備える場合など、撮像装置１００からは撮像信号のみを読み出せばよい場合には、例えば以下に記すような別の駆動方法を実行し得る。

図１３は、撮像信号のみを得る第２の駆動モードを示すタイミングチャートの一例である。図１２のタイミングチャートとの相違は、電圧ＶＤＤＢを浮遊状態としてフォトダイオードＰＤ＿Ｂを非ガイガーモード動作とし、対応する計数回路ＣＮＴ＿Ｂのイネーブル信号ＰＥＮ＿ＢをＬｏとしている点である。これによりフォトダイオードＰＤ＿Ａのみをガイガーモード動作として、撮像信号をアバランシェ増倍の段階から片方に集約して計数回路ＣＮＴ＿Ａで計数する。

第２の駆動モードの時刻ｔ１３００から時刻ｔ１３０１の期間に相当する計数期間が、仮に第１の駆動モードの時刻ｔ１２００から時刻ｔ１２０１と同一の長さであったとしても、読み出す計数値の数は第１の駆動モードの場合の半分で済む。したがって、時刻ｔ１３０１以降における各行の読み出し期間は、第１の駆動モードの場合の半分の長さとなる。

電圧ＶＤＤＢを浮遊状態としたときのフォトダイオードＰＤ＿Ｂは、Ｎ型半導体領域１０４Ｂが非リセット状態となっている。したがって、フォトダイオードＰＤ＿Ｂは、前のフレームで発生した電子や暗電流による電子で満たされた平衡状態となっており、受光領域で発生した電子を新たにドリフトで移動させることができなくなっている。そのため、受光領域で発生した新たな電子は総てフォトダイオードＰＤ＿ＡのＮ型半導体領域１０４Ａにドリフトで移動してアバランシェ増倍に寄与するので、撮像信号を集約することができる。

なお、行ごとに電圧ＶＤＤＢを設定するように構成すれば、電圧ＶＤＤＢを、特定の行では３Ｖとし、その他の行では浮遊状態とすることで、行を限定して位相差検出を行うこともできる。例えば、位相差検出は第１行や第２行のように主要被写体が多い画像中央部で行い、それ以外の領域では撮像信号のみを得ることで、読み出し期間の短縮と位相差検出信号の取得とを両立することができる。或いは、位相差検出を特定の行の画素に限定するのと同様にして、位相差検出を特定の列の画素に限定するようにしてもよい。

また、第２の駆動モードでは、フォトダイオードＰＤ＿Ａのアノードに印加する電圧と電圧ＶＤＤＡとの間の電位差を、第１の駆動モードにおける設定値よりも高い値に設定することが望ましい。これは、受光領域で発生した電子をドリフトでＮ型半導体領域１０４Ａに移動させる際、受光領域のより広い範囲から電子を収集することができるからである。これにより、垂直入射光子に対する検出効率のロスをなくし光電変換部を分割しない場合と同様のボケ味を得ることができる。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。

［第２実施形態］
本発明の第２実施形態による撮像装置について、図１４及び図１５を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図１４は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図１４には、１つの画素１２のフォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂの構造を示している。図１５は、本実施形態による撮像装置の画素の構造を示す平面図である。図１５（ａ）は、図１４のＢ－Ｂ´線を含む半導体基板１０１の表面に平行な面における平面図である。図１５（ｂ）は、図１４のＣ－Ｃ´線を含む半導体基板１０１の表面に平行な面における平面図である。図１４のＤ－Ｄ´線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。なお、図１４は、図１５のＡ－Ａ´線に沿った断面図である。

本実施形態による撮像装置は、図１４に示すように、Ｐ型半導体領域１０６ａの平面的なレイアウトが異なるほかは、第１実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置では、Ｐ型半導体領域１０６ａが、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間の領域のみならず、Ｎ型半導体領域１０５Ａ，１０５Ｂの底部の全体を覆うように設けられている。Ｐ型半導体領域１０６ａが設けられた深さにおける平面図で見ると、図１５（ｂ）に示すように、Ｐ型半導体領域１０６ａは、平面視においてＮ型半導体領域１０４Ａ，１０４Ｂと重なる領域を除いて一面に設けられている。

Ｐ型半導体領域１０６ａをこのように配置することで、Ｐ型半導体領域１０６とＮ型半導体領域１０４Ａ，１０４Ｂとの間の高電界領域１０８は、平面視におけるＮ型半導体領域１０４Ａ，１０４Ｂの外周形状に沿った環状の領域に形成される。これにより、マイクロレンズ１２０からの距離が近くＮ型半導体領域１０４Ａ，１０４Ｂから遠い受光領域で光電変換された電子をも確実に高電界領域１０８に導き、アバランシェ増倍に寄与させることができる。これにより、裏面照射型構造の撮像装置において短波長光の撮像を行うときの感度低下を抑制するとともに、光電変換部の瞳分割を行わない場合と同様のボケ味を得ることができる。

なお、本実施形態においては、平面視におけるＮ型半導体領域１０４Ａ，１０４Ｂの形状を、図１５（ａ）に示すように円形形状としている。これは、Ｐ型半導体領域１０６とＮ型半導体領域１０４Ａ，１０４Ｂとの間に加わる電界を均一化し局所的な電界集中によって生じるエッジブレークダウンを抑制するうえで円形形状が最も好ましいからである。実際の使用態様において局所的な電界集中の生じる虞がないような場合などは、平面視におけるＮ型半導体領域１０４Ａ，１０４Ｂの形状は、必ずしも円形である必要はない。また、Ｐ型半導体領域１０６ａは、必ずしも平面視におけるＮ型半導体領域１０４Ａ，１０４Ｂの全周に渡って設ける必要はない。その一態様が、第１実施形態であるとも言える。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。

［第３実施形態］
本発明の第３実施形態による撮像装置について、図１６及び図１７を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図１６は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図１６には、１つの画素１２のフォトダイオードＰＤ＿Ａ及びフォトダイオードＰＤ＿Ｂの構造を示している。図１７は、本実施形態による撮像装置の画素の構造を示す平面図である。図１７は、図１６のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図である。図１６のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図及びＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図は、図１５に示した第２実施形態による撮像装置と同様である。なお、図１６は、図１７のＡ－Ａ′線に沿った断面図である。

本実施形態による撮像装置は、図１６に示すように、第２実施形態の撮像装置におけるＮ型半導体領域１０７が、Ｎ型半導体領域１０４Ａに接続されたＮ型半導体領域１０７Ａと、Ｎ型半導体領域１０４Ｂに接続されたＮ型半導体領域１０７Ｂとに分けられている。Ｎ型半導体領域１０７ＡとＮ型半導体領域１０７Ｂとは、これらの間に配されたＰ型半導体領域１０６よりも不純物濃度が低い（Ｐ－）のＰ型半導体領域１１０によって電気的に分離されている。Ｐ型半導体領域１１０は、図１６及び図１７に示すように、半導体基板１０１の第１面１０２側においてＰ型半導体領域１０６ａに接続され、半導体基板１０１の第２面側及び側面側においてＰ型半導体領域１０６に接続されている。その他の点は、第２実施形態による撮像装置と同様である。

Ｐ型半導体領域１１０は、Ｐ型半導体領域１０６よりも低濃度であり、Ｎ型半導体領域１０７との間にアバランシェ増倍を起こすほどの高電界を発生するものではない。しかしながら、Ｐ型半導体領域１１０があることにより、マイクロレンズ１２０からの距離が近くＮ型半導体領域１０４Ａ，１０４Ｂから遠い受光領域で光電変換された電子も、より確実にＮ型半導体領域１０４Ａ，１０４Ｂに向けてドリフトさせることができる。これにより、裏面照射型構造の撮像装置において短波長光の撮像を行うときに、光電変換部の瞳分割を行わない場合と同様のボケ味を得ることができる。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。

［第４実施形態］
本発明の第４実施形態による撮像装置について、図１８乃至図２２を用いて説明する。第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、１つの画素１２が、２方向に瞳分割した４つのフォトダイオードを含む撮像装置及びその駆動方法を説明する。

はじめに、本実施形態による撮像装置の構造について、図１８を用いて説明する。図１８は、本実施形態による撮像装置の画素の構造を示す平面図である。図１８（ａ）は、図１４のＢ－Ｂ´線を含む半導体基板１０１の表面に平行な面における平面図である。図１８（ｂ）は、図１４のＣ－Ｃ´線を含む半導体基板１０１の表面に平行な面における平面図である。図１４のＤ－Ｄ´線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。なお、本実施形態による撮像装置における図１８のＡ－Ａ´線断面図は、図１４に示した第２実施形態による撮像装置と同様であるため、ここでは図示を省略する。

本実施形態による撮像装置は、図１８に示すように、第２実施形態による撮像装置と同様、Ｎ型半導体領域１０４ＡをカソードとするフォトダイオードＰＤ＿Ａと、Ｎ型半導体領域１０４ＢをカソードとするフォトダイオードＰＤ＿Ｂと、を含む。また、本実施形態による撮像装置は更に、Ｎ型半導体領域１０４ＣをカソードとするフォトダイオードＰＤ＿Ｃと、Ｎ型半導体領域１０４ＤをカソードとするフォトダイオードＰＤ＿Ｄと、を含む。フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとは、Ｘ方向に隣接して配されている。フォトダイオードＰＤ＿ＣとフォトダイオードＰＤ＿Ｄとは、Ｘ方向に隣接して配されている。また、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｃとは、Ｙ方向に隣接して配されている。また、フォトダイオードＰＤ＿ＢとフォトダイオードＰＤ＿Ｄとは、Ｙ方向に隣接して配されている。隣接するフォトダイオード間の構造は、第２実施形態におけるフォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとの間の構造と同じである。

フォトダイオードＰＤ＿Ａを構成するＮ型半導体領域１０４ＡとフォトダイオードＰＤ＿Ｄを構成するＮ型半導体領域１０４Ｄとは、平面視において、受光部の中心を挟んで第１の方向に隣り合っている。また、フォトダイオードＰＤ＿Ｂを構成するＮ型半導体領域１０４ＢとフォトダイオードＰＤ＿Ｃを構成するＮ型半導体領域１０４Ｃとは、平面視において、受光部の中心を挟んで第１の方向と交差する第２の方向に隣り合っている。

本実施形態による撮像装置では、以下に説明するように、信号を出力するフォトダイオードやその組み合わせを適宜選択することで、瞳分割方向を切り替えることが可能である。

図１９乃至図２２は、本実施形態による撮像装置の画素の構成例及び駆動例を示す回路図である。図１９乃至図２１は、回路構成は同じであるが、スイッチを切り替える態様が異なっている。図２２は、図１９乃至図２１とは別の回路構成である。

フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄのアノードには、図示しない電圧供給部から負電圧（例えば－２０Ｖ）が供給される。フォトダイオードＰＤ＿Ａのカソードには、抵抗Ｒ＿Ａの一方の端子が接続されている。抵抗Ｒ＿Ａの他方の端子には、スイッチＳＷ＿ＶＤＤＡを介して、図示しない電圧供給部から正電圧（ＶＤＤＡ：例えば３Ｖ）が供給される。同様に、フォトダイオードＰＤ＿Ｂのカソードには、抵抗Ｒ＿Ｂの一方の端子が接続されている。抵抗Ｒ＿Ｂの他方の端子には、スイッチＳＷ＿ＶＤＤＢを介して、図示しない電圧供給部から正電圧（ＶＤＤＢ：例えば３Ｖ）が供給される。また、フォトダイオードＰＤ＿Ｃのカソードには、抵抗Ｒ＿Ｃの一方の端子が接続されている。抵抗Ｒ＿Ｃの他方の端子には、スイッチＳＷ＿ＶＤＤＣを介して、図示しない電圧供給部から正電圧（ＶＤＤＣ：例えば３Ｖ）が供給される。また、フォトダイオードＰＤ＿Ｄのカソードには、抵抗Ｒ＿Ｄの一方の端子が接続されている。抵抗Ｒ＿Ｄの他方の端子には、スイッチＳＷ＿ＶＤＤＤを介して、図示しない電圧供給部から正電圧（ＶＤＤＤ：例えば３Ｖ）が供給される。

フォトダイオードＰＤ＿Ａと抵抗Ｒ＿Ａとの間の接続ノードは、スイッチＳＷ１＿Ａを介してインバータ回路ＩＮＶ＿１の入力端子に接続され、スイッチＳＷ２＿Ａを介してインバータ回路ＩＮＶ＿２の入力端子に接続されている。同様に、フォトダイオードＰＤ＿Ｂと抵抗Ｒ＿Ｂとの間の接続ノードは、スイッチＳＷ１＿Ｂを介してインバータ回路ＩＮＶ＿１の入力端子に接続され、スイッチＳＷ２＿Ｂを介してインバータ回路ＩＮＶ＿２の入力端子に接続されている。また、フォトダイオードＰＤ＿Ｃと抵抗Ｒ＿Ｃとの間の接続ノードは、スイッチＳＷ１＿Ｃを介してインバータ回路ＩＮＶ＿１の入力端子に接続され、スイッチＳＷ２＿Ｃを介してインバータ回路ＩＮＶ＿２の入力端子に接続されている。また、フォトダイオードＰＤ＿Ｄと抵抗Ｒ＿Ｄとの間の接続ノードは、スイッチＳＷ１＿Ｄを介してインバータ回路ＩＮＶ＿１の入力端子に接続され、スイッチＳＷ２＿Ｄを介してインバータ回路ＩＮＶ＿２の入力端子に接続されている。

インバータ回路ＩＮＶ＿１の出力端子には、計数回路ＣＮＴ＿１が接続されている。計数回路ＣＮＴ＿１には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿１及びリセット信号ＰＲＥＳが供給される。計数回路ＣＮＴ＿１の出力が、画素１２の１つの出力となる。同様に、インバータ回路ＩＮＶ＿２の出力端子には、計数回路ＣＮＴ＿２が接続されている。計数回路ＣＮＴ＿２には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿２及びリセット信号ＰＲＥＳが供給される。計数回路ＣＮＴ＿２の出力が、画素１２のもう１つの出力となる。

スイッチＳＷ＿ＶＤＤＡ，ＳＷ＿ＶＤＤＢ、ＳＷ＿ＶＤＤＣ，ＳＷ＿ＶＤＤＤは、ガイガーモード動作するフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄを選択するスイッチである。スイッチＳＷ１＿Ａ，ＳＷ１＿Ｂ，ＳＷ１＿Ｃ，ＳＷ１＿Ｄは、計数回路ＣＮＴ＿１で計数を行うフォトダイオードを選択するスイッチである。スイッチＳＷ２＿Ａ，ＳＷ２＿Ｂ，ＳＷ２＿Ｃ，ＳＷ２＿Ｄは、計数回路ＣＮＴ＿２で計数を行うフォトダイオードを選択するスイッチである。これらスイッチの動作やタイミングは、タイミング発生回路２０により制御される。

図１９には、４つのフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄのうち、２つのフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｄを選択し、瞳分割方向を図９と同様の右下がりの斜め方向に設定する場合の駆動モードを示している。この駆動モードでは、図１９に示すように、スイッチＳＷ＿ＶＤＤＡ，ＳＷ＿ＶＤＤＤ，ＳＷ１＿Ａ，ＳＷ２＿Ｄをオン、その他のスイッチをオフに設定する。

図１９に示す駆動モードでは、スイッチＳＷ＿ＶＤＤＡとスイッチＳＷ＿ＶＤＤＤとをオンにすることにより、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｄとがガイガーモード動作するように設定している。このとき、スイッチＳＷ＿ＶＤＤＢとスイッチＳＷ＿ＶＤＤＣは、オフにすることに加え、抵抗Ｒ＿Ｂ，Ｒ＿Ｃの端子電圧を－２０Ｖにクリッピングするようにしてもよい。計数回路ＣＮＴ＿１は、スイッチＳＷ１＿Ａをオンにすることにより、フォトダイオードＰＤ＿Ａから得られた電圧パルスをカウントする。また、計数回路ＣＮＴ＿２は、スイッチＳＷ２＿Ｄをオンにすることにより、フォトダイオードＰＤ＿Ｄから得られた電圧パルスをカウントする。このように各スイッチを切り替えることで、瞳分割方向を右下がりの斜め方向に設定することができる。

図２０には、カウントを行うフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｄだけでなく、カウントを行わないフォトダイオードＰＤ＿Ｂ，ＰＤ＿Ｃについてもガイガーモード動作させる駆動モードを示している。この駆動モードでは、スイッチＳＷ＿ＶＤＤＢ，ＳＷ＿ＶＤＤＣを更にオンに設定することで、カウントを行わないフォトダイオードＰＤ＿Ｂ，ＰＤ＿Ｃについてもガイガーモード動作させている。この場合、フォトダイオードＰＤ＿Ｂ，ＰＤ＿Ｃの受光領域で発生する電子は、フォトダイオードＰＤ＿Ｂ，ＰＤ＿Ｃでアバランジェ増倍されるため、電子がドリフトし、ＰＤ＿ＡとＰＤ＿Ｄでアバランシェ増倍されることはなくなる。そのため、スイッチＳＷ＿ＶＤＤＢ，ＳＷ＿ＶＤＤＣをオフに設定する場合と比べて、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｄの分離特性が改善し、基線長を長く取ることができる。

図２１には、１つの計数回路で複数のフォトダイオードからの電圧パルスをカウントする駆動モードを示している。図２１では、スイッチＳＷ＿ＶＤＤＡ，ＳＷ＿ＶＤＤＢ，ＳＷ＿ＶＤＤＣ，ＳＷ＿ＶＤＤＤ，ＳＷ１＿Ａ，ＳＷ２＿Ｂ，ＳＷ１＿Ｃ，ＳＷ２＿Ｄをオン、その他のスイッチをオフに設定している。この場合、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｃから出力される電圧パルスが計数回路ＣＮＴ＿１でカウントされ、フォトダイオードＰＤ＿ＢとフォトダイオードＰＤ＿Ｄから出力される電圧パルスが計数回路ＣＮＴ＿２でカウントされる。これにより、瞳分割方向を、Ｘ方向に設定することができる。

図２２は、フォトダイオード１つに対して１つの計数回路を設けた構成である。すなわち、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄのアノードには、図示しない電圧供給部から負電圧（例えば－２０Ｖ）が供給される。フォトダイオードＰＤ＿Ａのカソードには、抵抗Ｒ＿Ａの一方の端子が接続されている。抵抗Ｒ＿Ａの他方の端子には、スイッチＳＷ＿ＶＤＤＡを介して、図示しない電圧供給部から正電圧（ＶＤＤＡ：例えば３Ｖ）が供給される。同様に、フォトダイオードＰＤ＿Ｂのカソードには、抵抗Ｒ＿Ｂの一方の端子が接続されている。抵抗Ｒ＿Ｂの他方の端子には、スイッチＳＷ＿ＶＤＤＢを介して、図示しない電圧供給部から正電圧（ＶＤＤＢ：例えば３Ｖ）が供給される。また、フォトダイオードＰＤ＿Ｃのカソードには、抵抗Ｒ＿Ｃの一方の端子が接続されている。抵抗Ｒ＿Ｃの他方の端子には、スイッチＳＷ＿ＶＤＤＣを介して、図示しない電圧供給部から正電圧（ＶＤＤＣ：例えば３Ｖ）が供給される。また、フォトダイオードＰＤ＿Ｄのカソードには、抵抗Ｒ＿Ｄの一方の端子が接続されている。抵抗Ｒ＿Ｄの他方の端子には、スイッチＳＷ＿ＶＤＤＤを介して、図示しない電圧供給部から正電圧（ＶＤＤＤ：例えば３Ｖ）が供給される。

フォトダイオードＰＤ＿Ａと抵抗Ｒ＿Ａとの間の接続ノードは、インバータ回路ＩＮＶ＿１の入力端子に接続されている。インバータ回路ＩＮＶ＿１の出力端子は、計数回路ＣＮＴ＿１の入力端子に接続されている。計数回路ＣＮＴ＿１には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿１及びリセット信号ＰＲＥＳが供給される。同様に、フォトダイオードＰＤ＿Ｂと抵抗Ｒ＿Ｂとの間の接続ノードは、インバータ回路ＩＮＶ＿２の入力端子に接続されている。インバータ回路ＩＮＶ＿２の出力端子は、計数回路ＣＮＴ＿２の入力端子に接続されている。計数回路ＣＮＴ＿２には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿２及びリセット信号ＰＲＥＳが供給される。また、フォトダイオードＰＤ＿Ｃと抵抗Ｒ＿Ｃとの間の接続ノードは、インバータ回路ＩＮＶ＿３の入力端子に接続されている。インバータ回路ＩＮＶ＿３の出力端子は、計数回路ＣＮＴ＿３の入力端子に接続されている。計数回路ＣＮＴ＿３には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿３及びリセット信号ＰＲＥＳが供給される。また、フォトダイオードＰＤ＿Ｄと抵抗Ｒ＿Ｄとの間の接続ノードは、インバータ回路ＩＮＶ＿４の入力端子に接続されている。インバータ回路ＩＮＶ＿４の出力端子は、計数回路ＣＮＴ＿４の入力端子に接続されている。計数回路ＣＮＴ＿４には、タイミング発生回路２０から、イネーブル信号ＰＥＮ＿４及びリセット信号ＰＲＥＳが供給される。

図２２に示す回路構成の場合、撮像装置に設けられた図示しない焦点検出用信号生成部において、各計数回路から得られた計数値をもとに、任意の方向の瞳分割を実現する焦点検出用の信号を生成することができる。

なお、図２２の構成に加えて、計数回路選択部としてのスイッチを設け、計数回路に接続するフォトダイオードを選択する構成とし、１つの計数回路で複数のフォトダイオードからの電圧パルスをカウントするようにしてもよい。

また、図１９から図２２の等価回路に示した計数回路の数は、必ずしも２つ或いはフォトダイオードの数と同じである必要はない。また、複数の計数回路に対して、それぞれ異なる組み合わせの複数のフォトダイオードからの電圧パルスを同時にカウントするような構成としてもよい。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。また、瞳分割方向を任意の方向に切り替えることができる。

［第５実施形態］
本発明の第５実施形態による撮像装置について、図２３及び図２４を用いて説明する。第１乃至第４実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図２３は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図２４は、本実施形態による撮像装置の画素の構造を示す平面図である。図２４（ａ）は、図２３のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２４（ｂ）は、図２３のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２４のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。なお、図２３は、図２４のＡ－Ａ′線に沿った断面図である。

本実施形態による撮像装置は、図２３及び図２４に示すように、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとの間にフォトダイオードＰＤ＿Ｅを更に有する点で、第１実施形態による撮像装置とは異なっている。

フォトダイオードＰＤ＿Ｅは、カソードを構成する高濃度（Ｎ＋）のＮ型半導体領域１０４Ｅと、ガードリングを構成する低濃度（Ｎ－）のＮ型半導体領域１０５Ｅと、を含む。Ｎ型半導体領域１０４Ｅは、半導体基板１０１の第１面１０２側のＮ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間に、これらから離間して設けられている。Ｎ型半導体領域１０５Ｅは、半導体基板１０１の第１面１０２側に、Ｎ型半導体領域１０４Ｅの側面を囲うようにリング状に設けられている。Ｎ型半導体領域１０５Ｅは、半導体基板１０１の第１面１０２からＮ型半導体領域１０４Ｅの底部よりも深い位置に渡って設けられている。

Ｎ型半導体領域１０５ＥとＮ型半導体領域１０５Ａ，１０５Ｂとの間には、Ｎ型半導体領域１０５Ｅの側面を囲うようにリング状のＰ型半導体領域１０６が設けられている。Ｎ型半導体領域１０５Ａ，１０５Ｂの底部に配されたＰ型半導体領域１０６ａは、Ｎ型半導体領域１０５Ｅの底部にも延在している。Ｐ型半導体領域１０６ａが設けられた深さにおける平面図で見ると、図２４（ｂ）に示すように、Ｐ型半導体領域１０６ａは、平面視においてＮ型半導体領域１０４Ａ，１０４Ｂ，１０４Ｅと重なる領域には設けられていない。

このように構成することにより、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４Ａ，１０４Ｂとの最近接部において高電界領域１０８を形成し、入射した光子により生じた電子をアバランシェ増倍することができる。これにより、位相差検出に用いる場合の分離特性は良好となる。

また、中心部のＰ型半導体領域１０６に囲まれてＮ型半導体領域１０４Ｅに接するリング状のＮ型半導体領域１０７が存在することにより、Ｐ型半導体領域１０６ａとＮ型半導体領域１０４Ｅとの間に高電界領域１１２を形成することができる。これにより、Ｎ型半導体領域１０４Ａ，１０４Ｂに与える電圧を大きく上昇することなく、垂直入射光子に対する検出効率のロスをなくし光電変換部を分割しない場合と同様のボケ味を得ることができる。

本実施形態の撮像装置を用いる場合、撮像信号を得る第２の駆動モードにおいては、Ｎ型半導体領域１０４Ｅに与える電圧ＶＤＤＥを正電圧とし、Ｎ型半導体領域１０４Ａ，１０４Ｂに与える電圧ＶＤＤＡ，ＶＤＤＢを浮遊状態とするとよい。フォトダイオードＰＤ＿Ｅのガイガーモード動作に伴う電圧パルス数を計数する計数回路としては、図示しないスイッチを切り替えることにより計数回路ＣＮＴ＿Ａ又は計数回路ＣＮＴ＿Ｂを利用しても構わない。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。

［第６実施形態］
本発明の第６実施形態による撮像装置について、図２５乃至図２８を用いて説明する。第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による撮像装置の構造について、図２５及び図２６を用いて説明する。図２５は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図２６は、本実施形態による撮像装置の画素の構造を示す平面図である。図２６（ａ）は、図２５のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２６（ｂ）は、図２５のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２５のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。なお、図２５は、図２６のＡ－Ａ′線に沿った断面図である。

本実施形態による撮像装置は、図２５及び図２６に示すように、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとの間にフォトダイオードＰＤ＿Ｅを更に有する点で、第２実施形態による撮像装置とは異なっている。

フォトダイオードＰＤ＿Ｅは、カソードを構成する高濃度（Ｎ＋）のＮ型半導体領域１０４Ｅと、ガードリングを構成する低濃度（Ｎ－）のＮ型半導体領域１０５Ｅと、を含む。Ｎ型半導体領域１０４Ｅは、半導体基板１０１の第１面１０２側のＮ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂとの間に、これらから離間して配されている。Ｎ型半導体領域１０５Ｅは、半導体基板１０１の第１面１０２側に、Ｎ型半導体領域１０４Ｅの側面を囲うように設けられている。Ｎ型半導体領域１０５Ｅは、半導体基板１０１の第１面１０２からＮ型半導体領域１０４Ｅの底部よりも深い位置に渡って設けられている。

Ｎ型半導体領域１０５ＥとＮ型半導体領域１０５Ａ，１０５Ｂとの間には、Ｐ型半導体領域１０６が設けられている。Ｎ型半導体領域１０５Ａ，１０５Ｂの底部に配されたＰ型半導体領域１０６ａは、Ｎ型半導体領域１０５Ｅの底部にも延在している。Ｐ型半導体領域１０６ａが設けられた深さにおける平面図で見ると、図２６（ｂ）に示すように、Ｐ型半導体領域１０６ａは、平面視においてＮ型半導体領域１０４Ａ，１０４Ｂ，１０４Ｅと重なる領域を除いて一面に設けられている。

このように構成することで、Ｐ型半導体領域１０６ａとＮ型半導体領域１０４Ｅとの間には、Ｐ型半導体領域１０６ａとＮ型半導体領域１０４Ａ，１０４Ｂとの間に形成される高電界領域１０８と同様の高電界領域１１２が形成される。これにより、Ｎ型半導体領域１０４ＡとＮ型半導体領域１０４Ｂの中間の受光領域で光電変換された電子を高電界領域１１２でアバランシェ増倍することができる。これにより、画素１２の受光領域の中心部に入射する光子の検出効率を向上することができる。

本実施形態による撮像装置では、図２２において、フォトダイオードのそれぞれに対して計数回路を設けた構成を採用することができる。撮像を行う場合は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｅの３つから得られた計数値を用いることで、瞳分割しない場合のボケ味を実現することができる。焦点検出を行う場合は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの２つから得られた計数値を用いることで、十分な基線長の確保による高精度な焦点検出を実現することができる。

図２７は、画素１２の光入射角度特性を示すグラフである。図２７（ａ）は、本実施形態による撮像装置の画素の光入射角度特性を示すグラフである。図中、点線はフォトダイオードＰＤ＿Ａの光入射角度特性であり、一点鎖線はフォトダイオードＰＤ＿Ｂの光入射角度特性であり、二点鎖線はフォトダイオードＰＤ＿Ｅの光入射角度特性である。実線は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｅの和を示している。図中、縦の点線は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの光入射角度特性の分布の重心の位置を示しており、これら点線の間隔が、基線長を示している。図２７（ｂ）は、第１実施形態による撮像装置の画素の光入射角度特性を示すグラフである。図中、点線はフォトダイオードＰＤ＿Ａの光入射角度特性であり、一点鎖線はフォトダイオードＰＤ＿Ｂの光入射角度特性であり、実線は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの和を示している。図中、縦の点線は、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの光入射角度特性の分布の重心の位置を示しており、これら点線の間隔が、基線長を示している。

図２７に示すように、本実施形態による撮像装置では、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとの間にフォトダイオードＰＤ＿Ｅが配されているため、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの光入射角度特性における低角度側への裾引きが少ない。そのため、本実施形態による撮像装置では、第１実施形態による撮像装置と比較して、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂの光入射角度特性の分布の重心の位置の差（基線長）を長くすることができる。したがって、本実施形態の撮像装置によれば、撮像時には受光領域の中心部に不感帯が生じることを防止することができ、焦点検出時には基線長を長くすることができ焦点検出精度を向上することができる。

また、画素１２の受光領域の中心部にフォトダイオードＰＤ＿Ｅを配置することで、垂直入射光子に対する検出効率を向上することができる。これにより、第１実施形態で説明した第２の駆動モードにおける電圧ＶＤＤＡ，ＶＤＤＢの設定値の増加を抑制することができる。

なお、本実施形態ではＸ方向に瞳分割を行う場合を示したが、瞳分割方向はＸ方向に限られるものではない。例えば、第１実施形態に示した図８乃至図１０の構成において、フォトダイオードＰＤ＿ＡとフォトダイオードＰＤ＿Ｂとの間の領域にフォトダイオードＰＤ＿Ｅを設けるようにしてもよい。

また、焦点検出に用いる場合の瞳領域の分割数は、図２５及び図２６に示した数（２分割）に限られるものではない。例えば、図２８に図示するように瞳領域を４分割してもよい。

図２８は、瞳領域を４分割した場合における構成例を示す平面図である。図２８（ａ）は、図２５のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２８（ｂ）は、図２５のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２５は、図２８のＡ－Ａ′線に沿った断面図に相当する。図２５のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。

瞳領域を４分割する場合、フォトダイオードＰＤ＿Ｅは、例えば図２８に示すように、平面視において十字型の形状とすることができる。このような形状とすることにより、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄ間の分離特性を向上することができ、隣り合うフォトダイオード間の基線長の長さを長くすることができる。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。また、位相差検出の際の分離特性を向上することができ、焦点検出精度を向上することができる。

［第７実施形態］
本発明の第７実施形態による撮像装置について、図２９乃至図３２を用いて説明する。第１乃至第６実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、撮影光学系の開口絞りの状態に応じて十分な基線長を確保できるように瞳分割を切り替える機能を備えた撮像装置及びその駆動方法を説明する。

図２９は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図３０は、本実施形態による撮像装置の画素の構造を示す平面図である。図３０（ａ）は、図２９のＢ－Ｂ′線を含む半導体基板１０１の表面に平行な面における平面図である。図３０（ｂ）は、図２９のＣ－Ｃ′線を含む半導体基板１０１の表面に平行な面における平面図である。図２９のＤ－Ｄ′線を含む半導体基板１０１の表面に平行な面における平面図は、図６に示した第１実施形態による撮像装置と同様である。なお、図２９は、図３０のＡ－Ａ′線に沿った断面図である。

本実施形態による撮像装置は、図２９及び図３０に示すように、４つのフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄを含む。これらフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄは、平面視において短冊状の形状を有し、Ｘ方向に並べて配されている。隣接するフォトダイオードは、第２又は第６実施形態の場合と同様、Ｐ型半導体領域１０６により分離されている。また、フォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿ＤのＮ型半導体領域１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄの底部には、Ｐ型半導体領域１０６ａが延在している。

図３１は、撮影光学系の開口絞りの状態を変更したときのフォトダイオードに入射する光束の変化を示す模式図である。図３１（ａ）は開口絞り１４０が開放の状態であり、図３１（ｂ）は開口絞り１４０を絞った状態である。

撮影光学系の一部を構成するレンズ１３０及び開口絞り１４０を介して画素１２に入射した光は、マイクロレンズ１２０を介して半導体基板１０１の第２面１０３側からフォトダイオードＰＤ＿Ａ，ＰＤ＿Ｂ，ＰＤ＿Ｃ，ＰＤ＿Ｄへと入射する。このとき、撮影光学系の開口絞り１４０の開口径に応じて、光の入射する領域が変化する。例えば、図３１（ａ）のように開口絞り１４０の開口径が開放の状態では、フォトダイオードＰＤ＿Ａの領域からフォトダイオードＰＤ＿Ｄの領域まで光が入射している。これに対し、図３１（ｂ）のように開口絞り１４０の開口径を絞った状態では、開口絞り１４０により光束が制限され、フォトダイオードＰＤ＿Ｂの領域及びフォトダイオードＰＤ＿Ｃの領域にしか光が入射していない。

図３２は、開口絞り１４０の状態を変更したときのフォトダイオードに入射する光束の変化を示す平面図である。開口絞り１４０が開放の条件下では、図３２に一点鎖線で示すように、フォトダイオードＰＤ＿ＡからフォトダイオードＰＤ＿Ｄまでの領域に対して光が入射する。しかし、開口絞り１４０を絞った条件下では、図３２に点線で示すように、開口絞り１４０によって光束が制限され、光が入射する領域はフォトダイオードＰＤ＿Ｂ，ＰＤ＿Ｃのみとなる。

そこで、本実施形態による撮像装置においては、開口絞り１４０の状態に応じて、駆動するフォトダイオードを選択するように構成する。例えば、開口絞り１４０の状態とそのときに駆動電圧（電圧ＶＤＤＡ，ＶＤＤＢ，ＶＤＤＣ，ＶＤＤＤ）を印加するＮ型半導体領域１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄとの関係を示す参照テーブルを予め用意しておく。そして、図示しないシステム制御部により、開口絞り１４０の状態の取得と、参照テーブルの参照と、タイミング発生回路２０によるフォトダイオードの切り替えとを行う。システム制御部により開口絞り１４０の状態に応じたフォトダイオードを適宜選択することで、最も基線長が長くなるように制御することができる。

なお、読み出し回路の回路構成は、図１９乃至図２２で説明した構成のいずれでもよい。また、フォトダイオードの配置は短冊状に限らず、複数の領域を持つ配置であればどのようなものでもよい。また、電圧印加領域テーブルは、開口絞り１４０の状態に限らず、撮像光学系の光軸中心からの距離に応じて変化するレンズ枠ケラレの影響を考慮して作成するようにしてもよい。

このように、本実施形態によれば、ＳＰＡＤを用いた撮像装置において、位相差検出法による焦点検出が可能であるとともに、撮像時には瞳を分割しない場合と同様のボケ味を実現することができる。また、撮像光学系の開口状態に応じて分離特性を最適化することができ、焦点検出精度を向上することができる。

［第８実施形態］
次に、本発明の第８実施形態について説明する。特許文献２に記載されるように、２つに分割された光電変換領域の間を電気的に分離する構造を有すると、瞳分割の性能は向上する反面、光電変換領域の間で発生した電子には高電界がかかりにくい。そのため、電子の検出効率（すなわち感度）が低下する。

焦点検出性能の観点では、光電変換領域間を電気的に分離した方がよいが、撮像性能の観点では、感度を低下させるため、光電変換領域間を電気的に分離しない方がよい。このように、光電変換領域を分割した構成でＳＰＡＤ動作をさせる場合、光電変換領域間の電気的な分離は、焦点検出性能の撮像性能の間にトレードオフの関係をもたらす。本実施形態は、焦点検出性能と撮像性能を両立させるための構造を提案する。

図１４および図３３から図３７を参照して、本発明の第８実施形態による撮像装置の画素１２（光電変換に関する部分）の構成について説明する。本実施形態の画素１２は、第２実施形態で説明した画素と同様、図１４に示す断面構造を有するが、深さ方向の構成において異なる。

ここで、画素は裏面照射型の構成を有している。これは、ガードリングとしてのＮ型半導体領域１０５Ａ，１０５Ｂに入射したフォトンの検出効率が著しく低いためである。Ｎ型半導体領域１０５Ａおよび１０５Ｂで光電変換により発生した電子のほとんどは、アバランシェ増倍領域としての高電界領域１０８に到達することなく、直接、Ｎ型半導体領域１０４Ａおよび１０４Ｂに移動してしまう。そのため、仮に、表面照射型の構成として半導体基板１０１の表面（図面上方の、Ｎ型半導体領域１０５Ａ，１０５Ｂの形成されている側）から光を入射した場合、フォトダイオードの表面付近で主に光電変換される短波長の光の検出効率が低下してしまう。したがって、短波長の光の検出効率の低下を抑制するために裏面照射型の構成を採用している。

短波長の光によって生成される電子は、そのほとんどが光電変換領域の浅い部分で生成される。図１４に示すような裏面照射型構造において光電変換領域の浅い部分で発生した電子は、アバランシェ増倍領域に到達するまでに必要な移動距離が長い。そのため、長波長の光で生成される電子と比較すると、光の入射位置に対応したフォトダイオードではなく、隣のフォトダイオードで検出される確率が高くなり、分離性能が低下する。

そのため、本実施形態では、分離性能の悪化を抑制するために、受光面を有する第１導電型の半導体領域に、受光面の反対側の面から所定の深さまで入り込んだ第２導電型の半導体領域による分離部を設ける。短波長の光は光電変換領域の深い部分でほとんど電子を生成しない。したがって、深い部分に設ける分離部は、短波長の光に対する不感帯にはならない。

一方、長波長の光について考えると、長波長の光は光電変換領域の深い部分でも電子を生成する。深い部分で発生した電子は、アバランシェ増倍領域に到達するまでに必要な移動距離が短い。そのため、短波長の光で生成される電子と比較して分離性能を悪化させる確率は低くなる。一方で、深い部分に設けた分離部が長波長の光に関しては不感帯となりうる。

本実施形態では、このような入射光の波長によって主に電子が生成される深さが異なる点に着目し、検出する光の波長に応じて画素構造を異ならせる。
まず、長波長の光を検出する画素１２の構成例について説明する。上述したように、断面構造は図１４に示したとおりである。

なお、Ｐ型（第２導電型）半導体領域１０６は、図１４に示す垂直断面では分断されているように記載されているが、別の断面では接続しており、一体形成されている。また、Ｐ型半導体領域１０６は、正電圧を与えられたＮ型領域との間で形成される空乏化領域に入射した単一光子を光電変換した際に生じる正孔をドリフトで吸収して撮像装置の外に排出する機能も有する。

それぞれが別個のフォトダイオードを構成するＮ型（第１導電型）半導体領域１０４Ａおよび１０４Ｂは、マイクロレンズ１２０で規定される１つの画素に電気的に独立に形成される。Ｎ型半導体領域１０４Ａおよび１０４Ｂはそれぞれクエンチング回路としての抵抗Ｒ＿ＡおよびＲ＿Ｂを介して正電圧（例えば３Ｖ）を与えられ、Ｐ型半導体領域１０６との間で形成されるＰＮ接合フォトダイオードのカソード端子として機能する。図２に示すように、Ｎ型半導体領域１０４Ａおよび１０４ＢはＩＮＶ＿ＡおよびＩＮＶ＿Ｂの入力側に接続される。

また、Ｎ型半導体領域１０４Ａおよび１０４Ｂは、Ｐ型半導体領域１０６との間で形成される空乏化領域に入射した単一光子を光電変換した際に生じる電子をドリフトで吸収する。そして、Ｎ型半導体領域１０４Ａおよび１０４Ｂは、Ｐ型半導体領域１０６との距離が短くなる高電界領域１０８にアバランシェ増倍を起こさせる。

Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に途切れなく延在する。そして、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４Ａおよび１０４Ｂを電気的に分離する構成を持たずにＮ型半導体領域１０７との間に接合面を形成する。これにより、Ｐ型半導体領域１０６は、Ｎ型半導体領域１０４Ａおよび１０４Ｂとの間で形成される空乏化領域で生成された電子がＮ型半導体領域１０４Ａまたは１０４Ｂにドリフトするのを促進する。これにより、空乏化領域で生成された電子を、再結合する前にもれなく高電界領域１０８の一方に移動させ、アバランシェ増倍を生じさせることができる。

このような構造により、マイクロレンズ１２０を通じてＮ型半導体領域１０４Ａと１０４Ｂの間に垂直に入射した単一光子は、５０％の確率でＮ型半導体領域１０４ＡとＰ型半導体領域１０６との間の高電界領域１０８の一方でアバランシェ増倍する。そして、５０％の確率でＮ型半導体領域１０４ＢとＰ型半導体領域１０６との間の高電界領域１０８の一方でアバランシェ増倍する。したがって、光子をロスなく検出することができる。

図３３（ａ）～図３３（ｃ）はそれぞれ、図１４に示す線Ｂ－Ｂ’、Ｃ－Ｃ’、Ｄ－Ｄ’に示す位置における、半導体基板１０１の表面に平行な面の断面図である。以下、半導体基板１０１の表面に平行な面の断面図を水平断面図と呼ぶ。なお、図３３（ａ）～図３３（ｃ）における線Ａ－Ａ’を含む、半導体基板１０１の表面に垂直な断面図が図１４に相当する。

図３３（ａ）に示すように、線Ｂ－Ｂ’の断面において、Ｐ型半導体領域１０６は画素間に設けられた部分（外縁部分）とＮ型半導体領域１０４Ａおよび１０４Ｂの間に設けられた部分とが接続した形態を有する。また、Ｎ型半導体領域１０４Ａおよび１０４Ｂとの間にガードリングとしてのＮ型半導体領域１０５Ａ，１０５Ｂを設けて電界を緩和している。

また、図３３（ｂ）に示すように、線Ｃ－Ｃ’の断面において、Ｐ型半導体領域１０６は画素間に設けられた部分（外縁部分）に加え、Ｎ型半導体領域１０７と接合面を形成するよう、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に途切れなく延在する。

図３３（ｃ）に示すように、線Ｄ－Ｄ’の断面においては、Ｐ型半導体領域１０６と接合面を形成するＮ型半導体領域１０７が、外縁部分に設けられたＰ型半導体領域１０６の内部全体に設けられている。

なお、Ｐ型半導体領域１０６が画素間に設けられることは必須でない。これは、各画素に設けられたマイクロレンズ１２０により、画素境界部の受光率は極めて小さいためである。加えて、本実施形態では受光率の高いＮ型半導体領域１０４Ａと１０４Ｂとの間の検出効率が高く、画素間の混色も相対的に非常に小さいからである。

ただし、例えばベイヤー型のカラーフィルタが設けられる場合のように、隣接画素の分光特性もしくは分光透過率が異なる撮像装置においては、わずかであっても画素間の混色が画質低下の原因になりうる。そのため、Ｐ型半導体領域１０６を画素間に設けることで画質低下を抑制できる。

上述した構成の画素に対する長波長の光の入射角度特性と短波長の光の入射角度特性を図３４（ａ）および図３４（ｂ）にそれぞれ示す。ここで、破線１５１は分布１５０の重心位置を、一点鎖線１５３は分布１５２の重心位置をそれぞれ示している。破線１５１と一点鎖線１５３の距離ＬＡ、ＬＢは分布間の重心間距離を表す。重心間距離が長いほうが分離性能は良く、焦点検出精度が高い。

上述したように、短波長の光では主に浅い部分で電子が生成され、アバランシェ増倍を発生させるのに長い移動距離が必要になる。そのため、分離性能が低下し、図３４（ｂ）における重心間距離ＬＢはＬＡより短くなる。

本実施形態では、電子の移動距離の長さに起因する分離性能の低下を抑制する、短波長の光を検出する画素に適した構造を提案する。図３５は、短波長の光を検出する画素１２の構成例を示し、図３５（ａ）は垂直断面図、図３５（ｂ）は線Ｄ－Ｄ’で示す位置の水平断面図である。

長波長の光を検出する画素の垂直断面構造（図１４）との違いは、Ｐ型半導体領域１０６が、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間から、Ｎ型半導体領域１０７に、受光面と反対側の面から所定の深さまで入り込んだ壁状の部分１０６ｂを有する点である。壁状の部分１０６ｂは、Ｎ型半導体領域１０４Ａおよび１０４Ｂを電気的に分離する分離部として機能するため、以下では分離部と呼ぶ。分離部１０６ｂは、Ｐ型半導体領域１０６のうち、Ｎ型半導体領域１０７との接合面（Ｎ型半導体領域１０７の、受光面の反対側の面）から、Ｎ型半導体領域１０７の内部に入り込んだ部分である。また、分離部１０６ｂは、Ｎ型半導体領域１０４Ａおよび１０４Ｂを分離する壁状の部分を深さ方向に延長した位置に設けられている。

Ｎ型半導体領域１０４Ａおよび１０４Ｂの間からＮ型半導体領域１０７に入り込んだＰ型半導体領域である分離部１０６ｂにより、Ｎ型半導体領域１０４Ａ側で生成された電子がＮ型半導体領域１０４Ｂ側（および逆方向に）に移動することを抑制できる。特に、Ｎ型半導体領域１０７の深い部分（受光面から遠い部分）に分離部１０６ｂを設けることにより、分離部１０６ｂが短波長の光に対する不感帯となる可能性は十分に小さくすることができる。そのため、画質の低下を抑制しつつ、分離性能を向上させることができる。短波長の光を検出する画素を図３５に示す構成とすることにより、短波長の光に対する入射角度特性を、図３４（ｂ）に示す状態から図３４（ａ）に示す状態に近づけることができる。

なお、図３５（ａ）の垂直断面を有する画素において、線Ｂ－Ｂ’で示す位置の水平断面における構成は、図３３（ａ）と同じである。また、線Ｃ－Ｃ’で示す位置の水平断面における構成は、図３３（ｂ）と同じである。一方、線Ｄ－Ｄ’で示す位置の水平断面では、図３５（ｂ）に示す構成となる。

線Ｄ－Ｄ’で示す位置の水平断面においては、Ｎ型半導体領域１０７を２つの領域に分割するように、Ｐ型半導体領域である分離部１０６ｂが設けられている。これにより、一方のＮ型半導体領域１０７Ａ／Ｂから他方のＮ型半導体領域１０７Ｂ／Ａへの電子の移動を防ぐことができる。

ここでは、本実施形態の技術思想を説明するため、便宜上、光の波長を短波長と長波長に分けて説明した。しかし、本実施形態の基本的な技術思想は、画素が主に検出する波長の光に応じて、分離部を設けるか否かや、分離部の高さ（深さ）を定めることにある。したがって、分離部の高さ（深さ）を、画素が主に検出する光の波長に応じて異ならせてもよい。長波長、低波長は特定の範囲を指す訳ではなく、分離部による画質低下が起こりやすい波長、分離部による分離性能の向上が容易な波長と考えてもよい。

図３６は、上述した長波長用の構成（分離部なし）を有する画素と、短波長用の構成（分離部あり）を有する画素とを、ベイヤー配列のカラーフィルタが設けられた画素に割り当てる例を示している。この場合、画素領域１０に配列される複数の画素１２は、分光特性または分光透過率の異なる複数の種類の画素を含む。Ｒは赤、Ｇは緑、Ｂは青のカラーフィルタが設けられた画素（それぞれ、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶ）を示す。ここで、主に検出する光の波長は、Ｒ画素が一番長く、次いでＧ画素、Ｂ画素の順になる。

図３６（ａ）は、Ｂ画素にのみ短波長用の構成（分離部あり）を適用し、Ｒ画素とＧ画素には長波長用の構成（分離部なし）を適用する例を示している。また、図３６（ｂ）は、Ｂ画素とＧ画素に短波長用の構成（分離部あり）を適用し、Ｒ画素のみに長波長用の構成（分離部なし）を適用する例を示している。また、図３６（ｃ）は、分離部の高さがＢ画素＞Ｇ画素＞Ｒ画素となるように、Ｒ画素、Ｇ画素、Ｂ画素の全てに分離部を設ける構成を適用する例を示している。なお、図３６（ｂ）の場合も、Ｂ画素に設ける分離部の高さをＧ画素に設ける分離部より高くしてもよい。分離部の高さは、例えば主に検出する波長の光が到達する深さや、分離性能の向上と画質の低下などを勘案して定めることができる。

図３７（ａ）～図３７（ｃ）は、図３６（ｃ）におけるＲ画素、Ｇ画素、Ｂ画素の構成例をそれぞれ示している。
Ｒ画素が主に検出する波長の光は、Ｎ型半導体領域１０７の深い部分（受光面から遠い部分）で主に電子を生成する。そのため、電子の生成位置から高電界領域１０８までの距離が短く、もともと分離性能の低下はＧ画素やＢ画素よりも小さい。一方で、分離部が不感帯となって感度を低下させる可能性はＧ画素やＢ画素よりも高い。したがって、Ｒ画素に設ける分離部の高さは、Ｇ画素やＢ画素に設ける分離部の高さよりも低くする。ここで、分離部１０６ｂの高さｈは、例えば、分離部１０６ｂを設けない構成におけるＰ型半導体領域１０６とＮ型半導体領域１０７との接合面を基準として、Ｎ型半導体領域１０７に入り込んだ部分の長さとする。図３７（ａ）の例では、分離部１０６ｂの高さｈは、Ｈ１＜ｈ＜Ｈ２である。

一方、Ｂ画素が主に検出する波長の光は、Ｎ型半導体領域１０７の浅い部分（受光面から近い部分）で主に電子を生成する。そのため、電子の生成位置から高電界領域１０８までの距離が長く、分離性能の低下はＧ画素やＲ画素よりも大きい。一方で、分離部が不感帯となって感度を低下させる可能性はＧ画素やＲ画素よりも低い。したがって、Ｂ画素に設ける分離部の高さは、Ｇ画素やＲ画素に設ける分離部の高さよりも高くする。図３７（ｃ）の例では、分離部１０６ｂの高さｈは、Ｈ２＜Ｈ３＜ｈ＜Ｈ４である。

Ｇ画素が主に検出する光の波長は、Ｂ画素が主に検出する光の波長より長く、Ｒ画素が主に検出する光の波長より短い。そのため、Ｇ画素に設ける分離部の高さは、Ｒ画素に設ける分離部の高さとＢ画素に設ける分離部の高さの中間とする。図３７（ｂ）の例では、分離部１０６ｂの高さｈは、Ｈ２＜ｈ＜Ｈ３である。

なお、線Ｈ１－Ｈ１’、Ｈ２－Ｈ２’、Ｈ３－Ｈ３’、Ｈ４－Ｈ４’の各位置における水平断面の構造は、分離部が存在する面では図３５（ｂ）、分離部が存在しない面では図３３（ｃ）に示した構造である。

以上説明したように、本実施形態では、複数のフォトダイオードが形成された裏面照射型の画素構造において、受光面を有する第１導電型の半導体領域に、受光面の反対側の面から所定の深さまで入り込んだ第２導電型の半導体領域（分離部）を設けるようにした。第２導電型の半導体領域が入り込んだ部分では、第１導電型の半導体領域が電気的に分離される。そのため、電子が発生位置に対応しないフォトダイオードで検出されることを抑制でき、分離性能を向上することができる。また、分離部の高さ（深さ）を、画素が主に検出する光の波長に応じて調整することにより、分離部による画質を低下を抑制しながら分離性能を向上させることができる。

［第９実施形態］
次に、本発明の第９実施形態による撮像装置の画素１２について説明する。
本実施形態では、第８実施形態で説明した分離部１０６ｂを全ての画素に設ける。そして、画素が主に検出する光の波長に応じて分離部の幅（厚み）を調整する。

具体的には、主に長波長の光を検出する画素では、不感帯となる分離部の幅（厚み）を、主に短波長の光を検出する画素に設ける分離部より狭く（薄く）する。Ｎ型半導体領域１０７の深い部分でも光電変換によって電子が生成される長波長の光を検出する画素において、生成される電子が分離部によって減少することを抑制するためである。また、主に短波長の光を検出する画素に設ける分離部の幅を調整することで、分離性能の悪化を改善する度合いを調整し、分離性能の波長依存性を低減する。

図３８（ａ）は、本実施形態に係る画素のうち、主に長波長の光を検出する画素の構造例を示す垂直断面図である。第８実施形態で説明した構成（図３５（ａ））と同様に、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に配置されたＰ型半導体領域１０６が、受光領域を形成するＮ型半導体領域１０７に入り込んだ分離部１０６ｂを有している。しかし、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に設けられたＰ型半導体領域１０６の幅（厚み）よりも、分離部１０６ｂの幅が狭い（厚みが薄い）。

なお、分離部１０６ｂの幅に加え、第８実施形態で述べたように分離部１０６ｂの深さ（高さ）も調整することができる。分離部１０６ｂが不感帯となることによる画質の低下を勘案して幅と深さを定めることができる。

なお、図３８（ａ）に線Ｂ－Ｂ’で示す位置の水平断面の構成は、図３３（ａ）と同じである。また、図３８（ａ）に線Ｃ－Ｃ’で示す位置の水平断面の構成は、図３３（ｂ）と同じである。図３８（ｂ）は、図３８（ａ）に線Ｄ－Ｄ’で示す位置の水平断面図である。図３５（ｂ）に示した第８実施形態における同位置の水平断面の構成よりも、分離部１０６ｂの幅が狭い。分離部１０６ｂを設けることで、Ｎ型半導体領域１０７Ａから１０７Ｂもしくはその逆方向へ電子が移動することを抑制できる。また、分離部１０６ｂの幅を狭くすることで、不感帯となる分離部の容積を削減し、分離部１０６ｂによる画質の低下を抑制できる。

図３９は、本実施形態に係る画素のうち、主に短波長の光を検出する画素の構造例を示す垂直断面図である。図３８に示した主に長波長の光を検出する画素の構造よりも、分離部１０６ｂの幅（厚み）が大きい。なお、分離部１０６ｂの高さ（深さ）が図３８と等しい構成を記載しているが、主に検出する光の波長に応じて、分離部１０６ｂの深さ（高さ）は異なっていてもよい。短波長側の光が受光面に入射すると、電子は受光面近くの浅い部分で主に生成される。そのため、深い部分に設けられた分離部１０６ｂが、短波長の光が生成する電子の数に与える影響は非常に小さい。したがって、分離部１０６ｂをの幅を大きくして分離性能を高めても、不感帯の体積は実質的に増加しない。

なお、図３９（ａ）に線Ｂ－Ｂ’で示す位置の水平断面の構成は、図３３（ａ）と同じである。また、図３９（ａ）に線Ｃ－Ｃ’で示す位置の水平断面の構成は、図３３（ｂ）と同じである。図３９（ｂ）は、図３８（ａ）に線Ｄ－Ｄ’で示す位置の水平断面図である。図３５（ｂ）に示した第８実施形態における同位置の水平断面の構成よりも、分離部１０６ｂの幅が広い。分離部１０６ｂを設けることで、Ｎ型半導体領域１０７Ａから１０７Ｂもしくはその逆方向へ電子が移動することを抑制できる。また、分離部１０６ｂの幅を広くすることで、分離部の効果をより高めることができる。

なお、主に短波長の光を検出する画素における分離部１０６ｂの幅は、主に長波長の光を検出する画素と分離性能が同等であれば、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に設けられたＰ型半導体領域１０６の幅より広くしなくてもよい。例えば、主に長波長の光を検出する画素に設ける分離部１０６ｂの幅（図３８）より広く、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間に設けられたＰ型半導体領域１０６の幅より狭くしてもよい。

上述の通り、本実施形態は第８実施形態と組み合わせることができる。例えば、図３７に示した、Ｒ画素、Ｇ画素、Ｂ画素の構造において、分離部１０６ｂの幅を異ならせてもよい。例えば、Ｒ画素よりもＧ画素の分離部の幅を広くし、Ｇ画素よりもＢ画素の分離部の幅を広くすることができる。

本実施形態では、受光面を有する第１導電型の半導体領域に設ける第２導電型の半導体の分離部の幅（厚み）を、画素が主に検出する光の波長に応じて調整することにより、分離部による画質を低下を抑制しながら分離性能を向上させることができる。

［第１０実施形態］
次に、本発明の第１０実施形態による撮像装置の画素１２について説明する。
本実施形態では、第８実施形態で説明した分離部１０６ｂを全ての画素に設ける。ただし、深い部分でも電子が生成される、長波長の光を検出する画素では、分離部１０６ｂを設けることによる画質低下を抑制するため、分離部の不純物濃度を低くする。Ｐ型半導体領域である分離部の不純物濃度を低くすることで、分離部における少数キャリアである電子の寿命が長くなり、分離部で生成された電子が分離部から出られる確率を高めることができる。

図４０は、本実施形態に係る画素の構造例を示す垂直断面図である。本実施形態では、検出する波長にかかわらず、第８実施形態で説明した、主に短波長の光を検出する画素の構造（図３５）と同様の断面構造を有する。したがって、図４０に線Ｂ－Ｂ’およびＣ－Ｃ’で示す位置の水平断面の構成は、図３３（ａ）および図３３（ｂ）と同じである。また、線Ｄ－Ｄ’で示す位置の水平断面の構成は、図３５（ｂ）と同じである。しかし、分離部１０６ｂの不純物濃度が、Ｐ型半導体領域１０６の他の部分より低減されている。

図４１は、図４０に示すマイクロレンズ１２０の光軸ｘに沿った、Ｐ型半導体領域１０６の不純物濃度を示している。図４１における深さは、受光面からの距離に相当する。主に短波長の光を検出する画素については実線で示す濃度変化、主に長波長の光を検出する画素については一点鎖線で示す濃度変化となるように制御されている。主に短波長の光を検出する画素については不純物濃度は深さに依存せず一定である。一方、主に長波長の光を検出する画素については、分離部１０６ｂに相当する、線Ｅ－Ｅ’から線Ｆ－Ｆ’までの部分の不純物濃度が他の部分より低くなるように制御されている。

分離部１０６ｂを設けることで、Ｎ型半導体領域１０７Ａから１０７Ｂもしくはその逆方向へ電子が移動することを抑制できる。また、分離部１０６ｂの不純物濃度をＰ型半導体領域１０６の他の部分よりも低くすることにより、分離部で生成された電子の寿命を長くし、ドリフトによって電子が分離部から抜け出す確率を高めることができる。このように、分離部１０６ｂの不純物濃度を低くすることによっても、分離部１０６ｂに起因する画質低下を抑制することができる。

本実施形態は第８および第９実施形態において説明した、分離部１０６ｂの深さおよび幅の少なくとも一方の制御と組み合わせることができる。したがって、分離部１０６ｂを設ける場合には、分離部１０６ｂにおける不純物濃度の制御だけでなく、幅や深さの制御を組み合わせて、分離部１０６ｂによる画質劣化を抑制しつつ、分離性能を向上させることができる。

なお、図４１では、主に短波長の光を検出する画素についてはＰ型半導体領域１０６の不純物濃度を一定としている。しかし、分離部１０６ｂの部分（線Ｅ－Ｅ’から線Ｆ－Ｆ’までの部分）の不純物濃度を他の部分（線Ａ－Ａ’から線Ｅ－Ｅ’までの部分）より低くしてもよい。短波長の光でも、分離部１０６ｂで生成される電子がないとは限らないためである。

本実施形態を例えばＲ画素、Ｇ画素、Ｂ画素の構造に適用する場合、例えば、Ｂ画素よりもＧ画素の分離部１０６ｂの不純物濃度を低くし、Ｇ画素よりもＲ画素の分離部１０６ｂの不純物濃度を低くすることができる。

本実施形態では、受光面を有する第１導電型の半導体領域に設ける第２導電型の半導体の分離部の不純物濃度を、画素が主に検出する光の波長に応じて調整することにより、分離部による画質を低下を抑制しながら分離性能を向上させることができる。

［第１１実施形態］
次に、本発明の第１１実施形態による撮像装置の画素１２について説明する。本実施形態では、受光面からＮ型半導体領域内に伸びた分離部をさらに設けることにより、浅い部分で生成された電子の分離性能を向上させる。

図４２（ａ）は、本実施形態に係る、画素の構造例を示す垂直断面図である。本実施形態では、Ｎ型半導体領域１０７の受光面からＮ型半導体領域１０７に入り込んだＰ型半導体領域の分離部１０６ｂを設けている。受光面側の分離部１０６ｂの位置は、受光面と反対側の面に設けた分離部１０６ｂと同じであってよい。ただし、受光面から浅い部分に設けた分離部１０６ｂは画質に与える影響が大きい。そのため、第９実施形態で記載したように幅を狭くしたり、第１０実施形態で記載したように不純物濃度を下げたりするといった、分離部１０６ｂによる画質低下を抑制するための構成を１つ以上組み合わせることができる。本実施形態に係る画素構造は主に検出する光の波長にかかわらず採用することができる。ただし、浅い部分で生成される電子の分離性能の向上という観点からは、主に短波長の光を検出する画素に適用すると効果が大きい。

なお、図４２（ａ）に線Ｂ－Ｂ’で示す位置の水平断面の構成は、図３３（ａ）と同じである。また、図４２（ａ）に線Ｃ－Ｃ’で示す位置の水平断面の構成は、図３３（ｂ）と同じである。また、図４２（ｂ）は、図４２（ａ）の線Ｇ－Ｇ’で示す位置の水平断面図である。図４２（ｃ）は、図４２（ａ）の線Ｄ－Ｄ’および線Ｈ－Ｈ’で示す位置の水平断面図である。

本実施形態では、受光面を有する第１導電型の半導体領域に設ける第２導電型の半導体の分離部を、受光面と、受光面と反対側の面との両方に設けるようにした。これにより、第１導電型の半導体領域の浅い部分で生成される電子の分離性能を向上させることができる。

［第１２実施形態］
次に、本発明の第１２実施形態による撮像装置の構成について説明する。
本実施形態は、検出する波長に応じて、第１導電型の半導体領域と第２導電型の半導体領域の電位差を異ならせることにより、受光領域のポテンシャル形状を異ならせる。

図４３は、本実施形態にかかる撮像装置の画素領域１０の一部を示している。ここでは、撮像装置にはベイヤー配列のカラーフィルタが設けられているものとする。図４３におけるＲ，Ｇ，Ｂは、それぞれ赤、緑、青のカラーフィルタが設けられた画素１２（Ｒ画素、Ｇ画素、Ｂ画素）を示す。

本実施形態では、画素に供給する電圧のうち、負電圧については全画素に共通した配線を有する。そのため、すべての画素の第２導電型（Ｐ型）の半導体領域には共通の負電圧－２０Ｖが印加される。一方、正電圧については、Ｒ画素、Ｇ画素、Ｂ画素ごとの配線を有する。したがって、Ｒ画素、Ｇ画素、Ｂ画素の第１導電型（Ｎ型）の半導体領域には、それぞれ異なる正電圧ＶＤＤＲ、ＶＤＤＧ、ＶＤＤＢを供給することができる。

短波長の光を主に検出するＢ画素では浅い部分で電子が生成されるため、Ｇ画素やＲ画素よりも分離性能が低くなる。そのため、Ｒ画素やＧ画素のＮ型半導体領域に印加する正電圧ＶＤＤＲ、ＶＤＤＧよりも、Ｂ画素のＮ型半導体領域に印加する正電圧ＶＤＤＢを高くする。これにより、Ｂ画素のポテンシャルの勾配を大きくし、電子のドリフトによる分離性能悪化を低減することができる。

同様に、Ｒ画素に印加する正電圧ＶＤＤＲよりもＧ画素に印加する正電圧ＶＤＤＧを大きくする。なお、Ｒ画素に印加する正電圧ＶＤＤＲとＧ画素に印加する正電圧ＶＤＤＧは同じにしてもよい。

なお、本実施形態は、第８から第１１実施形態に係る、分離部を設けた画素構造の１つ以上と組み合わせることができる。この場合、分離部で生成された電子が分離部から抜け出す確率を上げることができるため、不感帯の低減効果がある。

［第１３実施形態］
次に、本発明の第１３実施形態による撮像装置の画素１２について説明する。
本実施形態では、検出する波長に応じて、フォトダイオードのカソードを構成する２つの第１導電型（Ｎ型）の半導体領域１０４Ａと１０４Ｂの間隔を異ならせることにより、受光領域のポテンシャル形状を制御する。

図４４（ａ）～図４４（ｃ）は、図３６（ｃ）におけるＲ画素、Ｇ画素、Ｂ画素の構成例を示す垂直断面図である。なお、図４４には分離部を設けない構成を示しているが、上述した第８～第１１実施形態の１つ以上を組み合わせて分離部を設けてもよい。
Ｒ画素は、長波長の光を検出するため、電子の移動による分離性能の悪化が小さい。一方、分離部を設けた場合に、分離部による画質劣化の影響を受けやすい。そのため、Ｒ画素（図４４（ａ））ではＧ画素（図４４（ｂ））よりもＮ型半導体領域１０４Ａおよび１０４Ｂの間隔を狭くする。
Ｂ画素は、短波長の光を検出するため、電子の移動による分離性能の悪化が大きい。一方、分離部を設けた場合に、分離部による画質劣化の影響を受けづらい。そのため、Ｂ画素ではＧ画素よりもＮ型半導体領域１０４Ａおよび１０４Ｂの間隔を広くする。

なお、図４４（ａ）～図４４（ｃ）には、主に検出する光の波長に応じてＮ型半導体領域１０４Ａおよび１０４Ｂの間隔を変える構成を示した。しかし、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間隔は、他の条件に基づいて決定してもよい。例えば、焦点検出時における瞳の分離性能の波長依存性を小さくする場合、主に検出する光の波長が短い画素ほど、Ｎ型半導体領域１０４Ａおよび１０４Ｂの間隔を広くすることができる。また、本実施形態は第８～第１１実施形態の１つ以上と組み合わせることもできる。

［変形実施形態］
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記実施形態において説明した撮像装置は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と固体撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。また、これら撮像システムを構成する場合、上記実施形態において説明した撮像装置の機能の一部、例えば、焦点検出用信号生成部や画像処理部などは、撮像装置の外部の信号処理部が実施するように構成してもよい。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

ＰＤ＿Ａ，ＰＤ＿Ｂ…フォトダイオード、Ｒ＿Ａ，Ｒ＿Ｂ…抵抗、ＩＮＶ＿Ａ，ＩＮＶ＿Ｂ…インバータ回路、ＣＮＴ＿Ａ，ＣＮＴ＿Ｂ…計数回路、１２…画素、１０１…半導体基板、１０４Ａ，１０４Ｂ，１０５Ａ，１０５Ｂ，１０７…Ｎ型半導体領域、１０６，１０６ａ，１０６ｂ…Ｐ型半導体領域、１２０…マイクロレンズ

Claims (17)

1. 複数の行及び複数の列に渡って配された複数の画素を有し、
   前記複数の画素の各々は、
   半導体基板の表面部に設けられた第１導電型の複数の第１の半導体領域と、前記複数の第１の半導体領域の間の前記半導体基板の前記表面部に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域と前記複数の第１の半導体領域の各々との間の前記半導体基板の前記表面部にそれぞれ設けられ、前記複数の第１の半導体領域よりも不純物濃度が低い前記第１導電型の複数の第３の半導体領域と、を有し、前記第２の半導体領域と前記複数の第１の半導体領域の各々との間にそれぞれフォトダイオードが構成された受光部と、
   前記複数の第１の半導体領域の各々に各々が接続された複数のクエンチング回路と、
   前記複数の第１の半導体領域と前記複数のクエンチング回路との間の接続ノードの各々に接続され、前記受光部への光子の入射に応じて生成されるパルスを計数する計数部と、を有し、
   前記フォトダイオードのアノードを構成する前記第２の半導体領域は、前記フォトダイオードのカソードを構成する前記複数の第１の半導体領域よりも前記半導体基板の深い部分で、前記複数の第１の半導体領域の間に延在する領域を有し、
   ガードリングとして機能する前記複数の第３の半導体領域は、前記複数の第１の半導体領域よりも前記半導体基板の深くに渡って設けられるとともに、前記第２の半導体領域の前記延在する領域は、前記複数の前記第３の半導体領域の底部のうち、前記複数の第１の半導体領域の間の領域を覆うように設けられており、
   前記複数の第１の半導体領域のいずれかと前記第２の半導体領域の前記延在する領域との間の高電界領域におけるアバランシェ増倍により生じた電子が前記複数の第１の半導体領域のいずれかにより収集されることを特徴とする撮像装置。
2. 前記第２の半導体領域の前記延在する領域は、前記複数の前記第３の半導体領域の底部の全体を覆うように設けられている
   ことを特徴とする請求項１に記載の撮像装置。
3. 隣接する前記画素の前記受光部の間に設けられた前記第２導電型の第４の半導体領域よりなる第１の分離部を更に有する
   ことを特徴とする請求項１または２に記載の撮像装置。
4. 前記第２の半導体領域から前記半導体基板の前記表面部とは反対側の第２の表面部に渡って設けられ、前記第２の半導体領域よりも不純物濃度が低い前記第２導電型の第５の半導体領域よりなる第２の分離部を更に有する
   ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記複数の画素の各々は、前記表面部とは反対側の前記半導体基板の第２の表面部に設けられた１つのマイクロレンズを更に有する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記複数の画素の各々は、平面視における前記受光部の中心を挟んで第１の方向に隣り合う２つの前記第１の半導体領域を含む
   ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記複数の画素の各々は、前記中心を挟んで第１の方向と交差する第２の方向に隣り合う２つの前記第１の半導体領域を更に含む
   ことを特徴とする請求項６記載の撮像装置。
8. 前記複数の画素は、
   平面視における前記受光部の中心を挟んで第１の方向に隣り合う２つの前記第１の半導体領域を含む第１の画素と、
   前記中心を挟んで第１の方向と交差する第２の方向に隣り合う２つの前記第１の半導体領域を含む第２の画素と、を含む
   ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
9. 前記複数の画素の各々は、前記中心に配された前記第１の半導体領域を更に含む
   ことを特徴とする請求項６乃至８のいずれか１項に記載の撮像装置。
10. 前記第２の半導体領域に第１の駆動電圧を供給し、前記複数の第１の半導体領域の各々に前記クエンチング回路を介して第２の駆動電圧を供給する第１の駆動モードと、
    前記第２の半導体領域に第１の駆動電圧を供給し、前記複数の第１の半導体領域のうちの一つの前記第１の半導体領域のみに第３の駆動電圧を供給する第２の駆動モードと、を有する
    ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
11. 前記第３の駆動電圧と前記第１の駆動電圧との間の電位差は、前記第２の駆動電圧と前記第１の駆動電圧との間の電位差よりも大きい
    ことを特徴とする請求項１０記載の撮像装置。
12. 前記一つの前記第１の半導体領域は、平面視における前記受光部の中心に位置している
    ことを特徴とする請求項１０または１１記載の撮像装置。
13. 前記第１の駆動モードにおいて、前記複数の第１の半導体領域のうちの一部の前記第１の半導体領域に接続された計数回路により計数された計数値と、前記複数の第１の半導体領域のうちの他の一部の前記第１の半導体領域に接続された計数回路により計数された計数値と、に基づき、焦点検出用の信号を生成する焦点検出用信号生成部を更に有する
    ことを特徴とする請求項１０乃至１２のいずれか１項に記載の撮像装置。
14. 前記第２の駆動モードにおいて、前記一つの前記第１の半導体領域に接続された計数回路により計数された計数値に基づき、撮像用の信号を生成する画像処理部を更に有する
    ことを特徴とする請求項１０乃至１２のいずれか１項に記載の撮像装置。
15. 前記複数の第１の半導体領域に接続された計数回路により計数された計数値の合計の値に基づき、撮像用の信号を生成する画像処理部を更に有する
    ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
16. 撮像光学系の開口状態に応じて、前記第２の駆動電圧を供給する前記第１の半導体領域を選択する
    ことを特徴とする請求項１０乃至１４のいずれか１項に記載の撮像装置。
17. 請求項１乃至１６のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。

Images