JP7445486B2 - ブレーキ駆動回路および電磁ブレーキシステム - Google Patents

Description

本発明は、ブレーキ駆動回路に関する。

モータの回転を停止させる手段として、電磁ブレーキが広く用いられる。電磁ブレーキは機械ブレーキのひとつである。無励磁作動型の電磁ブレーキにおいて、励磁コイルの無通電状態では、アーマチュアがスプリングコイルによってブレーキハブに押し付けられ、ブレーキの制動状態となる。励磁コイルに電圧が印加されると、電磁石がアーマチュアを吸引し、ブレーキの開放状態となる。このような特性から、無励磁作動型の電磁ブレーキは、非常事態や停電時の安全性を優先すべき用途で多く用いられている。

特開２０１７－１８５５９６号公報 特表２０１５－５３３２０６号公報

特許文献１の技術では、直流電圧源によって電磁ブレーキの励磁コイルを駆動する。そのため、励磁開始後に、ブレーキが開放されるまでの時間を短くするためには、直流電圧を大きくする必要がある。その場合、ブレーキが働いた保持状態における電流が大きくなってしまい、消費電力が増加する。

反対に、ブレーキ開放状態における電流を小さくするために直流電圧を小さくすると、ブレーキが開放されるまでの時間が長くなる。このように従来では、ブレーキの開放時間と消費電力はトレードオフの関係にあった。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ブレーキの開放時間を短縮しつつ、消費電力を削減可能な駆動回路の提供にある。

本発明のある態様のブレーキ駆動回路は、電磁ブレーキの励磁コイルと接続されるフルブリッジ回路と、励磁コイルに流れるコイル電流を検出する電流検出回路と、励磁指令に応答して、フルブリッジ回路の対角のアームのトランジスタペアの駆動を開始し、アーマチュアの移動開始に起因するコイル電流の変動を検出すると、トランジスタペアのデューティサイクルを低下させるコントローラと、を備える。

アーマチュアが移動し始めた瞬間、逆起電力が発生するため、コイル電流が一時的に減少する。このコイル電流の変化を検出することで、ブレーキが実際に開放されたタイミングを知ることができる。

フルブリッジ回路の電源電圧をＶ_ＰＮ、コイル電流の変動の検出前のトランジスタペアのデューティサイクルをｄ１、コイル電流の変動の検出後のトランジスタペアのデューティサイクルをｄ２とする。励磁指令の発生直後に、励磁コイルに印加される駆動電圧Ｖ_Ｌはｄ１×Ｖ_ＰＮと等しく、アーマチュアの移動開始後の駆動電圧Ｖ_Ｌは、ｄ２×Ｖ_ＰＮとなり、Ｖ_ＰＮとｄ１，ｄ２の３つのパラメータで、駆動条件を既定できる。したがってＶ_ＰＮおよびデューティサイクルｄ１を大きく設計して、ブレーキ開放に要する時間を短縮しつつ、デューティサイクルｄ２を小さくすることにより、ブレーキ開放後の電流を削減することができ、消費電力を低減できる。

フルブリッジ回路は、励磁コイルが接続される第１出力端子および第２出力端子と、第１出力端子と正極電源ラインの間に設けられる第１トランジスタと、第１出力端子と負極電源ラインの間に設けられるダイオードと、第２出力端子と負極電源ラインの間に設けられる第２トランジスタと、第２出力端子と正極電源ラインの間に設けられるダーリントン回路と、ダーリントン回路の制御端子と第２出力端子の間に設けられるツェナーダイオードと、を含んでもよい。

この態様によると、第２出力端子に、正極電源ラインの電圧よりも高い電圧を発生することができ、ブーストされた電圧を励磁コイルに印加することで、電磁ブレーキの制動が有効となるまでの時間を短縮できる。

フルブリッジ回路は、励磁コイルが接続される第１出力端子および第２出力端子と、第１出力端子と正極電源ラインの間に設けられる第１トランジスタと、第１出力端子と負極電源ラインの間に設けられるダーリントン回路と、ダーリントン回路の制御端子と第１出力端子の間に設けられるツェナーダイオードと、第２出力端子と負極電源ラインの間に設けられる第２トランジスタと、第２出力端子と正極電源ラインの間に設けられるダイオードと、を含んでもよい。

この態様によると、第１出力端子に、負極電源ラインの電圧よりも低い電圧を発生することができ、ブーストされた電圧を励磁コイルに印加することで、電磁ブレーキの制動が有効となるまでの時間を短縮できる。

ダーリントン回路は、ベースがツェナーダイオードのアノードと接続される第３トランジスタと、ベースが第３トランジスタのエミッタと接続される第４トランジスタと、第３トランジスタのコレクタと接続される抵抗と、を含んでもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本発明のある態様によれば、ブレーキの開放時間を短縮しつつ、消費電力を削減できる。

モータを備える制御系のブロック図である。 実施の形態に係るブレーキ駆動回路の回路図である。 図３（ａ）は、図２のブレーキ駆動回路の動作波形図であり、図３（ｂ）は、比較技術に係るブレーキ駆動回路の動作波形図を示す。 変形例１に係るブレーキ駆動回路の回路図である。 変形例２に係るフルブリッジ回路の回路図である。 図５のフルブリッジ回路の動作波形図である。 変形例３に係るフルブリッジ回路の回路図である。 図７のフルブリッジ回路の動作波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図１は、モータを備える制御系のブロック図である。整流器１０は、交流電圧を整流する。インバータ２０は、整流器１０が生成した直流電圧Ｖ_ＤＣを交流電圧に変換し、モータ２を駆動する。

ブレーキ駆動回路１００は、電磁ブレーキ４の励磁コイルに励磁（通電）、無励磁（非通電）を切り替えることにより、開放および制動を切り替える。

図２は、実施の形態に係るブレーキ駆動回路１００を備える電磁ブレーキシステム６の回路図である。ブレーキ駆動回路１００は、正極電源ライン１０２、負極電源ライン１０４、フルブリッジ回路１１０、電流検出回路１２０、コントローラ１３０、ゲートドライバ回路１４０を備える。

正極電源ライン１０２と負極電源ライン１０４の間には、電源電圧Ｖ_ＰＮが供給される。たとえば負極電源ライン１０４を基準にとり、その電位を０Ｖとする。フルブリッジ回路１１０は、電磁ブレーキ４の励磁コイルＬ１と接続される。本実施の形態において、フルブリッジ回路１１０は、４個のアームＡ１～Ａ４を含む。上アームＡ１および下アームＡ３は、第１出力端子ＯＵＴ１側のレグを形成し、上アームＡ４および下アームＡ２は、第２出力端子ＯＵＴ２側のレグを形成している。本実施の形態では、各アームＡ１～Ａ４は、パワートランジスタとフライホイルダイオード（還流ダイオード）を含む。

電流検出回路１２０は、励磁コイルＬ１に流れるコイル電流Ｉ_Ｌを検出し、電流検出信号Ｓ２を生成する。コントローラ１３０は、電磁ブレーキ４の状態を指示する励磁指令Ｓ１および電流検出信号Ｓ２にもとづいて、各アームＡ１～Ａ４のパワートランジスタのオン、オフを指示する制御信号Ｓ３を生成する。ゲートドライバ回路１４０は、制御信号Ｓ３にもとづいて、各アームＡ１～Ａ４のパワートランジスタを駆動する。

コントローラ１３０は、ブレーキ開放を指示する励磁指令Ｓ１に応答して、フルブリッジ回路１１０の対角のアームＡ１，Ａ２のトランジスタペアの駆動を開始する。そして、コントローラ１３０は、電流検出信号Ｓ２を監視し、アーマチュアの移動開始に起因するコイル電流Ｉ_Ｌの変動を検出すると、対角のアームＡ１，Ａ２のトランジスタペアのデューティサイクルを低下させる。

コントローラ１３０におけるコイル電流Ｉ_Ｌの変動の検出方法は特に限定されない。たとえばコントローラ１３０は、アナログコンパレータを含み、電流検出信号Ｓ２をしきい値と比較してもよい。あるいはハイパスフィルタに電流検出信号を入力して、スパイク状の変化を抽出してもよい。

コントローラ１３０は、電流検出信号Ｓ２をデジタル値に変換し、デジタル信号処理によって、同等の処理を行ってもよい。あるいは波形マッチングによって、コイル電流Ｉ_Ｌの変動を検出してもよい。

以上がブレーキ駆動回路１００の構成である。続いてその動作を説明する。図３（ａ）は、図２のブレーキ駆動回路１００の動作波形図である。図３（ｂ）は、比較技術に係るブレーキ駆動回路の動作波形図を示す。

図３（ａ）を参照し、ブレーキ駆動回路１００の動作を説明する。時刻ｔ_０より前において、励磁指令Ｓ１はネゲート（ロー）であり、コイル電流Ｉ_Ｌはゼロであり、電磁ブレーキ４は制動状態である。時刻ｔ_０に励磁指令Ｓ１がアサート（ハイ）されると、コントローラ１３０は、対角のアームＡ１，Ａ２のトランジスタペアの駆動を開始する。この例では、駆動開始直後のデューティサイクルｄ１は１００％であり、固定的にオンされている。これにより、励磁コイルＬ１の両端間に、電源電圧Ｖ_ＰＮとほぼ等しい駆動電圧Ｖ_Ｌが印加される。そしてコイル電流Ｉ_Ｌが増加すると、電磁ブレーキ４の力が弱まっていく。そして時刻ｔ_１にアーマチュアが移動し始めると、電磁ブレーキ４に逆起電力が発生し、コイル電流Ｉ_Ｌが一時的に低下する。この変化は、図３（ａ）においてスパイク状の信号波形で示されている。コントローラ１３０は、このコイル電流Ｉ_Ｌの変化を検出すると、対角のアームＡ１，Ａ２のトランジスタペアのデューティサイクルを、ｄ１（＝１００％）より小さい値ｄ２に減少させる。時刻ｔ_１以降の、電磁ブレーキ４に印加される駆動電圧Ｖ_Ｌの実効値（平均値）は、Ｖ_Ｌ＝Ｖ_ＰＮ×ｄ２となる。これによりコイル電流Ｉ_Ｌの上昇が抑制され、消費電力が削減される。

続いて図３（ｂ）を参照する。ブレーキ駆動回路１００の利点は、比較技術との対比によって明確となる。比較技術では、励磁指令Ｓ１がアサートされると、対角のアームＡ１，Ａ２のトランジスタペアは固定的にオンされる。

比較技術において、ブレーキが開放された後の保持電流を実施の形態と同程度とするためには、比較技術における電源電圧Ｖ_ＰＮ’を、実施の形態の電源電圧Ｖ_ＰＮに比べて低く設計する必要がある。そうすると、励磁指令Ｓ１がアサートされた直後において、コイル電流Ｉ_Ｌの増大する速度が遅くなり、ブレーキが開放されるまでの時間ｔ_２が長くなる。これに対して、実施の形態では、比較技術に比べて、ブレーキの開放時間が短縮できる。

あるいは比較技術においてブレーキの開放時間を実施の形態と同程度とする場合、比較技術における電源電圧Ｖ_ＰＮは、実施の形態の電源電圧Ｖ_ＰＮと同じ電圧レベルとすればよい。しかしながら比較技術ではブレーキが開放された後に、駆動電圧Ｖ_Ｌが電源電圧Ｖ_ＰＮと等しいため、ブレーキ開放後のコイル電流（保持電流）が大きくなってしまう。これに対して、実施の形態では、比較技術に比べて、保持電流を削減でき、消費電力を低減できる。

このように、本実施の形態では、ブレーキの開放時間と保持電流のトレードオフの関係を解消し、短い開放時間と少ない保持電流を両立できる。

続いてブレーキ駆動回路１００の変形例を説明する。

（変形例１）
図４は、変形例１に係るブレーキ駆動回路１００Ａの回路図である。この変形例１において、フルブリッジ回路１１０Ａは、対角フルブリッジ回路であり、対角のアームＡ３，Ａ４が、ダイオードで構成される。その他は図２と同様である。この変形例においても、実施の形態と同様の効果が得られる。

（変形例２）
図５は、変形例２に係るフルブリッジ回路１１０Ｂの回路図である。フルブリッジ回路１１０Ｂは、第１トランジスタＴｒ１、第２トランジスタＴｒ２、第１ダイオードＤ１、ダーリントン回路１１２、ツェナーダイオードＺＤ１を備える。第１トランジスタＴｒ１および第２トランジスタＴｒ２は、上述の対角のアームＡ１，Ａ２のトランジスタペアである。また第１ダイオードＤ１は、アームＡ３に対応し、ダーリントン回路１１２およびツェナーダイオードＺＤ１は、アームＡ４に対応する。

第１トランジスタＴｒ１は、第１出力端子ＯＵＴ１と正極電源ライン１０２の間に設けられる。第１ダイオードＤ１は、第１出力端子ＯＵＴ１と負極電源ライン１０４の間に設けられる。第２トランジスタＴｒ２は、第２出力端子ＯＵＴ２と負極電源ライン１０４の間に設けられる。第１トランジスタＴｒ１および第２トランジスタＴｒ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。

ダーリントン回路１１２は、第２出力端子ＯＵＴ２と正極電源ライン１０２の間に設けられる。ツェナーダイオードＺＤ１は、ダーリントン回路１１２のゲート（すなわちベース）と第２出力端子ＯＵＴ２の間に設けられる。

ダーリントン回路１１２は、ＮＰＮ型バイポーラトランジスタである第３トランジスタＴｒ３および第４トランジスタＴｒ４と、抵抗Ｒ１を含む。第３トランジスタＴｒ３は、ベースがツェナーダイオードＺＤ１のアノードと接続される。第４トランジスタＴｒ４のエミッタは正極電源ライン１０２と接続され、そのコレクタは第２出力端子ＯＵＴ２と接続され、ベースが第３トランジスタＴｒ３のエミッタと接続される。抵抗Ｒ１は、第３トランジスタＴｒ３のコレクタと第２出力端子ＯＵＴ２の間に設けられる。

以上が変形例２に係るフルブリッジ回路１１０Ｂの構成である。このフルブリッジ回路１１０Ｂを用いた場合も、実施の形態と同様の効果が得られる。続いてこのフルブリッジ回路１１０Ｂを備えるブレーキ駆動回路のブレーキをかけるときの動作を説明する。

図６は、図５のフルブリッジ回路１１０Ｂの動作波形図である。時刻ｔ_０より前は、ブレーキの開放期間であり、第１トランジスタＴｒ１および第２トランジスタＴｒ２がデューティサイクルｄでスイッチングしており、励磁コイルＬ１には、図５の回路図において右向きに、電流量Ｉ_０のコイル電流Ｉ_Ｌが流れている。なお、実際には時刻ｔ_０より前において、第１出力端子ＯＵＴ１、第２出力端子ＯＵＴ２の電圧はスイッチングしているが、図６では簡略化して示している。

時刻ｔ_０に、励磁指令Ｓ１がネゲート（ロー）され、制動指令が発生すると、フルブリッジ回路１１０Ｂの第１トランジスタＴｒ１、第２トランジスタＴｒ２がオフとなる。そうすると、コイル電流Ｉ_Ｌは、ダイオードＤ１、コイルＬ１、ダーリントン回路１１２の経路に流れ始める。このときの第１出力端子ＯＵＴ１の電圧は０Ｖとなり、第２出力端子ＯＵＴ２の電圧は、Ｖ_ＰＮ＋Ｖｚ＋２×Ｖｂｅとなる。Ｖｚは、ツェナーダイオードＺＤ１のツェナー電圧であり、Ｖｂｅは、第３トランジスタＴｒ３および第４トランジスタＴｒ４のベースエミッタ間電圧である。Ｖｂｅ≒０とみなせる場合、第２出力端子ＯＵＴ２の電圧は、Ｖ_ＰＮ＋Ｖｚと近似される。このとき、コイルＬ１の両端間には、Ｖ_Ｌ≒Ｖ_ＰＮ＋Ｖｚが印加される。

時刻ｔ_０以降のコイル電流Ｉ_Ｌは、式（１）で表され、時間とともに減少していく。
Ｉ_Ｌ＝Ｉ_０－∫（Ｖ_ＰＮ＋Ｖｚ）／Ｌｄｔ
＝Ｉ_０－｛（Ｖ_ＰＮ＋Ｖｚ）／Ｌ｝×ｔ …（１）
コイル電流Ｉ_Ｌが０となるまでの消弧時間τは、式（２）で表される。
τ＝Ｌ・Ｉ_０／（Ｖ_ＰＮ＋Ｖｚ） …（２）

図６には、図４の対角ブリッジ回路１１０Ａを用いたときの動作が一点鎖線で示す。このときの消弧時間τ’は、式（３）で与えられ、消弧時間τ’は、変形例２における消弧時間τの（Ｖ_ＰＮ＋Ｖｚ）／Ｖ_ＰＮ倍となる。言い換えると、変形例２によれば、消弧時間を、Ｖ_ＰＮ／（Ｖ_ＰＮ＋Ｖｚ）に短縮できる。
τ’＝Ｌ／Ｖ_ＰＮ・Ｉ_０ …（３）

無励磁型の電磁ブレーキでは、消弧時間τによって、制動が開始する時間が規定される。したがって、消弧時間τを短縮することにより、高速な制動が可能となる。

また駆動回路１００Ｂは、トランジスタＴｒ３やＴｒ４を駆動するためのゲート駆動回路が不要であるため、図２のフルブリッジ回路よりも簡素に構成できるという利点がある。

（変形例３）
図７は、変形例３に係るフルブリッジ回路１１０Ｃの回路図である。フルブリッジ回路１１０Ｃは、第１トランジスタＴｒ１、第２トランジスタＴｒ２、ダイオードＤ２、ダーリントン回路１１２、ツェナーダイオードＺＤ１を備える。第１トランジスタＴｒ１および第２トランジスタＴｒ２は、上述の対角のアームＡ１，Ａ２のトランジスタペアである。またダーリントン回路１１２およびツェナーダイオードＺＤ１は、アームＡ３に対応し、ダイオードＤ２はアームＡ４に対応する。

変形例３と変形例２の相違点はダーリントン回路１１２の位置であり、具体的には第１出力端子ＯＵＴ１と負極電源ライン１０４の間に変更されている。

図８は、図７のフルブリッジ回路１１０Ｃの動作波形図である。時刻ｔ_０より前は、ブレーキの開放期間であり、第１トランジスタＴｒ１および第２トランジスタＴｒ２がデューティサイクルｄでスイッチングしており、励磁コイルＬ１には、図７の回路図において右向きに、電流量Ｉ_０のコイル電流Ｉ_Ｌが流れている。なお、実際には時刻ｔ_０より前において、第１出力端子ＯＵＴ１、第２出力端子ＯＵＴ２の電圧はスイッチングしているが、図６では簡略化して示している。

時刻ｔ_０に、励磁指令Ｓ１がネゲートされ、制動指令が発生すると、駆動回路１００Ｂの第１トランジスタＴｒ１、第２トランジスタＴｒ２がオフとなる。そうすると、コイル電流Ｉ_Ｌは、ダーリントン回路１１２、コイルＬ１、ダイオードＤ２の経路に流れ始める。このときの第１出力端子ＯＵＴ１の電圧は－（Ｖｚ＋２×Ｖｂｅ）となり、第２出力端子ＯＵＴ２の電圧はＶ_ＰＮとなる。このとき、コイルＬ１の両端間には、Ｖ_Ｌ≒Ｖ_ＰＮ＋Ｖｚが印加される。

変形例２と同様に、時刻ｔ_０以降のコイル電流Ｉ_Ｌは、式（１）で表され、時間とともに減少していく。そしてコイル電流Ｉ_Ｌが０となるまでの消弧時間τは、式（２）で表される。このように変形例３においても、変形例２と同様に、消弧時間τを短縮できる。

第１トランジスタＴｒ１や第２トランジスタＴｒ２としては、ＩＧＢＴに代えて、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）などのパワートランジスタを用いることができる。

ダーリントン回路１１２の構成は、図示した回路に限定されない。図５や図７では２段のダーリントン回路を示したが、３段以上で構成してもよい。またトランジスタＴｒ３やＴｒ４をＦＥＴで構成してもよい。この場合、図５の構成においては、ダーリントン回路１１２の制御端子であるゲートと、正極電源ライン１０２の間に、抵抗などを含む電流経路を追加してよい。あるいは図７の構成においては、ダーリントン回路１１２の制御端子であるゲートと、負極電源ライン１０４の第１出力端子ＯＵＴ１の間に、抵抗などを含む電流経路を追加してよい。

図５において、第２出力端子ＯＵＴ２とダーリントン回路１１２の制御端子の間に、ツェナーダイオードＺＤ１と直列に、抵抗やダイオードを追加してもよい。図７においても同様であり、負極電源ライン１０４とダーリントン回路１１２の制御端子の間に、ツェナーダイオードＺＤ１と直列に、抵抗やダイオードを追加してもよい。これにより、さらにブースト量を増やすことができる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００ 駆動回路
ＯＵＴ１ 第１出力端子
ＯＵＴ２ 第２出力端子
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｔｒ３ 第３トランジスタ
Ｔｒ４ 第４トランジスタ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
１０２ 正極電源ライン
１０４ 負極電源ライン
１１０ ダーリントン回路
ＺＤ１ ツェナーダイオード
Ｒ１ 抵抗

Claims (3)

1. 電磁ブレーキの励磁コイルと接続されるフルブリッジ回路と、
   前記励磁コイルに流れるコイル電流を検出する電流検出回路と、
   励磁指令に応答して、前記フルブリッジ回路の対角のアームのトランジスタペアの駆動を開始し、アーマチュアの移動開始に起因する前記コイル電流の変動を検出すると、前記対角のアームの前記トランジスタペアのデューティサイクルを低下させるコントローラと、
   を備え、
   前記フルブリッジ回路は、
   前記励磁コイルが接続される第１出力端子および第２出力端子と、
   前記第１出力端子と正極電源ラインの間に設けられる第１トランジスタと、
   前記第１出力端子と負極電源ラインの間に設けられる第１ダイオードと、
   前記第２出力端子と前記負極電源ラインの間に設けられる第２トランジスタと、
   前記第２出力端子と正極電源ラインの間に設けられるダーリントン回路と、
   前記ダーリントン回路の制御端子と第２出力端子の間に設けられるツェナーダイオードと、を含み、
   前記ダーリントン回路は、
   ベースが前記ツェナーダイオードのアノードと接続される第３トランジスタと、
   ベースが前記第３トランジスタのエミッタと接続される第４トランジスタと、
   前記第３トランジスタのコレクタと接続される抵抗と、
   を含むことを特徴とするブレーキ駆動回路。
2. 電磁ブレーキの励磁コイルと接続されるフルブリッジ回路と、
   前記励磁コイルに流れるコイル電流を検出する電流検出回路と、
   励磁指令に応答して、前記フルブリッジ回路の対角のアームのトランジスタペアの駆動を開始し、アーマチュアの移動開始に起因する前記コイル電流の変動を検出すると、前記対角のアームの前記トランジスタペアのデューティサイクルを低下させるコントローラと、
   を備え、
   前記フルブリッジ回路は、
   前記励磁コイルが接続される第１出力端子および第２出力端子と、
   前記第１出力端子と正極電源ラインの間に設けられる第１トランジスタと、
   前記第１出力端子と負極電源ラインの間に設けられるダーリントン回路と、
   前記ダーリントン回路の制御端子と前記第１出力端子の間に設けられるツェナーダイオードと、
   前記第２出力端子と前記負極電源ラインの間に設けられる第２トランジスタと、
   前記第２出力端子と正極電源ラインの間に設けられるダイオードと、
   を含み、
   前記ダーリントン回路は、
   ベースが前記ツェナーダイオードのアノードと接続される第３トランジスタと、
   ベースが前記第３トランジスタのエミッタと接続される第４トランジスタと、
   前記第３トランジスタのコレクタと接続される抵抗と、
   を含むことを特徴とするブレーキ駆動回路。
3. 電磁ブレーキと、
   前記電磁ブレーキのコイルを駆動する請求項１または２に記載のブレーキ駆動回路と、
   を備えることを特徴とする電磁ブレーキシステム。

Images