JP7435273B2

JP7435273B2 - 光集積素子、及び光集積回路

Info

Publication number: JP7435273B2
Application number: JP2020097163A
Authority: JP
Inventors: 和雅高林; 俊太郎牧野
Original assignee: Fujitsu Optical Components Ltd
Current assignee: Fujitsu Optical Components Ltd
Priority date: 2020-06-03
Filing date: 2020-06-03
Publication date: 2024-02-21
Anticipated expiration: 2040-06-03
Also published as: US20210384709A1; JP2021190645A

Description

本発明は、光集積素子、及び光集積素子を組み込んだ光集積回路に関する。

光通信システムでは、光送受信に光集積回路（ＩＣ：integrated circuit）モジュールが用いられている。光送信器等を含む光ＩＣでは、挿入損失を補償するために高い光出力が求められ、一般的に光アンプが用いられている。他方で、光ＩＣに対する小型化が強く求められている。光アンプを用いる場合、チップサイズが小さい半導体増幅器（ＳＯＡ：semiconductor optical amplifier）を光ＩＣに組み込む構成が有望である。

一般的なＳＯＡでは、ＳＯＡチップの一方の端面から光が入力され、反対側の端面から光が出力される。このようなＳＯＡを光ＩＣに形成された溝内に配置するときに、ＳＯＡチップ長のばらつきによって、光ＩＣ上に形成された光導波路とＳＯＡの間の距離（ギャップ）が拡大し光結合損失が増大する。

図１に示すＵ字型のＳＯＡが提案されている（たとえば、特許文献１参照）。このタイプのＳＯＡは、隣接する２つのＳＯＡ領域がＵ字型のパッシブ光導波路で接続されることから、ＵターンＳＯＡと呼ばれている。光の入力側と出力側が同一端面に配置されているので、光ＩＣに形成された溝Ｔの中にＳＯＡを配置するときに、ＳＯＡチップ長のばらつきを気にせずにＳＯＡの入出力端面をできるだけ溝Ｔの側面に近づけることができる。ＳＯＡチップの端面と溝Ｔの側面の間のギャップが小さくなり、光結合損失が低減される。

図２のように、複数のＵターンＳＯＡが並列に配置されたアレイ構成も提案されている（たとえば、特許文献２参照）。

米国特許第８８３７８６９号特開２００８－２５００１９公報

図２に示すＵターンＳＯＡのアレイを光ＩＣに実装する場合、ＵターンＳＯＡと光学的に接続される光ＩＣ上の光導波路の引き回しが複雑、または冗長になる。あるいは、光ＩＣ上で光導波路の交差を避けられない状態も生じ得る。光導波路の冗長化、交差などによって過剰の光損失や、望ましくない光クロストークが生じる。

本発明は、単純かつ効率的な光導波路配置を可能にする光集積素子と、これを用いた光集積回路を提供することを目的とする。

開示の一つの態様では、２以上の半導体光増幅器が集積された光集積素子は、
第１の接続導波路で接続された第１利得領域と第２利得領域を有する第１の半導体光増幅器と、
前記第１の半導体光増幅器と並列に配置され、第２の接続導波路で接続された第３利得領域と第４利得領域を有する第２の半導体光増幅器と、
を有し、前記第１利得領域と前記第２利得領域は、前記第３利得領域と前記第４利得領域の外側に配置され、前記第１の接続導波路は、前記第２の接続導波路の外側で前記第１利得領域と前記第２利得領域を接続する。

光集積素子が実装される光集積回路上の光導波路の配置が単純化され、効率化される。

一般的なＵターンＳＯＡの模式図である。複数のＵターンＳＯＡが並列に配置されたアレイの模式図である。従来のＵターンＳＯＡアレイの技術課題を説明する図である。従来のＵターンＳＯＡアレイの技術課題を説明する図である。実施形態の光集積素子の平面模式図である。図４の光集積素子を用いた光ＩＣの基本構成を示す図である。第１実施例の光ＩＣの配置構成を示す図である。第２実施例の光ＩＣの配置構成を示す図である。第３実施例の光ＩＣの配置構成を示す図である。第４実施例の光ＩＣの配置構成を示す図である。図９Ａの構成を従来の光集積素子で実現するときの問題点を示す図である。第５実施例の光ＩＣの配置構成を示す図である。第６実施例の光ＩＣの配置構成を示す図である。

実施形態の光集積素子と、光集積素子が実装される光ＩＣの構成を説明する前に、従来のＵターンＳＯＡアレイを用いるときに生じる技術課題を、もう少し詳しく説明する。

図３Ａで、光機能素子が形成された光ＩＣに、ＵターンＳＯＡアレイチップが実装されている。この例では、光機能素子はマッハツェンダ（ＭＺ：Mach-Zehnder）型の光変調器である。光変調器は、並列に配置された２つのＭＺ型のＩＱ変調器を有し、偏波多重直角位相シフトキーイング（ＤＰ－ＱＰＳＫ：Dual-Polarization Quadrature Phase Shift Keying）方式の光変調が行われる。

ＵターンＳＯＡアレイチップには、４つのＵターンＳＯＡが並列に配置されている。第１ＳＯＡで、利得導波路Ｇ１とＧ２を含む領域がＵ字型のパッシブ光導波路で接続されている。第２ＳＯＡで、利得導波路Ｇ３とＧ４を含む領域がＵ字型のパッシブ光導波路で接続されている。第３ＳＯＡで、利得導波路Ｇ５とＧ６を含む領域がＵ字型のパッシブ光導波路で接続されている。第４ＳＯＡで、利得導波路Ｇ７とＧ８を含む領域がＵ字型のパッシブ光導波路で接続されている。

光ＩＣチップへの入射光（ＩＮ）は二分岐され、それぞれ第１ＳＯＡと第２ＳＯＡで増幅されて光変調器に入力される。光変調器の出力光は第３ＳＯＡと第４ＳＯＡでそれぞれ増幅され、一方の増幅光の偏光面が偏波ローテータ（Polarization Rotator：ＰＲ）で９０度回転され、偏波結合素子（Polarization Beam Combiner：ＰＢＣ）で合波されて出力される。

光入射側で、第１ＳＯＡの入力側の利得導波路Ｇ２に接続される光導波路と、第２ＳＯＡの出力側の利得導波路Ｇ３に接続される光導波路が交差する。光出射側で、第３ＳＯＡの入力側の利得導波路Ｇ６に接続される光導波路と、第４ＳＯＡの出力側の利得導波路Ｇ７に接続される光導波路が交差する。このような光導波路の交差は、光クロストークによるノイズの原因となる。

図３Ｂは、光導波路の冗長化の問題を説明する図である。この例では、ＵターンＳＯＡアレイチップに、２つのＵターンＳＯＡが並列に配置されている。光ＩＣには、光機能素子としてＭＺ型の光変調器が形成されており、ＤＰ－ＱＰＳＫ方式の光変調が行われる。

光導波路の交差を避けるため、光ＩＣチップへの入射光（ＩＮ）は、第１ＳＯＡによって増幅され、ＵターンＳＯＡアレイを大きく迂回して光変調器に入力される。光変調器の各ＩＱ変調器の出力の一方の偏光面が偏波ローテータＰＲで９０度回転され、合波器ＰＢＳにて他方の変調光と合波される。合波された変調光は、第２ＳＯＡで増幅されて光ＩＣから出力される。図３Ｂでは、第１ＳＯＡの出力側の利得導波路Ｇ１と光変調器を接続する光導波路が大きく迂回して、導波路長が長くなる。光導波路の冗長化によって、過剰の光損失が発生する。

光導波路の交差や迂回（冗長化）を避けるために、光増幅が必要な個所に個別のＵターンＳＯＡを配置することも考えられる。しかし、光ＩＣに個々のＵターンＳＯＡを収容する溝を形成して、各ＵターンＳＯＡの利得導波路と光ＩＣ上の光導波路を位置合わせする必要があり、光ＩＣの基板サイズと位置合わせ工程数が増大する。個別のＵターンＳＯＡチップを複数作るよりも、複数のＵターンＳＯＡをアレイに集積する方が、製造コストが低く、かつ、全ＳＯＡのトータルサイズが小さくなる。光通信用モジュールの小型化への要請が厳しいなかで、ＳＯＡによる光ＩＣの大型化は避けたい。

実施形態では、集積されるＵターンＳＯＡのレイアウトを工夫することで、光ＩＣの光導波路の交差や冗長・複雑化を防止する。これにより、サイズ増大を抑えつつ、光クロストークによるノイズや光損失を抑制する。

＜実施形態の構成＞
図４は、実施形態の光集積素子１００の平面模式図である。光集積素子１００は、基板１０１上に集積されたＮ個（Ｎは２以上の整数）のＵターンＳＯＡ１０－１～Ｎを有する。この例では、Ｎ＝４であり、ＵターンＳＯＡ１０－１～４が集積されている。この明細書と特許請求の範囲で「ＵターンＳＯＡ」というときは、パッシブ光導波路で接続された一対の利得領域を有するＳＯＡであって、光入射端と光出射端が同じ側にあるものをいう。

パッシブ光導波路は、光を伝搬させるが、光増幅機能は有していない。この意味で、パッシブ光導波路を、単に「光導波路」または「接続導波路」と呼んでもよい。ここでは、光集積素子１００が実装される光ＩＣ上の光導波路と区別するために、パッシブ光導波路を「接続導波路」と呼ぶ。

基板１０１は、利得導波路Ｇ１～Ｇ８を含む利得領域１１１～１１８が形成される第１領域１１と、接続導波路１２１～１２４が形成される第２領域１２を有する。第１領域１１は光増幅用に化合物半導体で形成されている。利得領域１１１～１１８には、電流注入用の電極が設けられていてもよい。第２領域１２も、化合物半導体で形成されている。

従来のＵターンＳＯＡアレイでは、隣接する利得領域同士が接続導波路で接続されて一つのＵターンＳＯＡが形成されている。

これに対し、実施形態のＵターンＳＯＡ１０は、並列に配置される複数の利得領域１１１～１１８のうち、最も外側、または最も内側に配置される２つの利得領域から順に対が形成され、対を成す利得領域同士が接続導波路で接続されてＵターンＳＯＡ１０が形成される。

最も外側に位置する利得領域１１１の利得導波路Ｇ１と、利得領域１１８の利得導波路Ｇ８は、接続導波路１２１で接続されて、ＵターンＳＯＡ１０－１が形成される。外側から２番目に位置する利得領域１１２の利得導波路Ｇ２と、利得領域１１７の利得導波路Ｇは、接続導波路１２２で接続されてＵターンＳＯＡ１０－２が形成される。

外側から３番目に位置する利得領域１１３の利得導波路Ｇ３と、利得領域１１６の利得導波路Ｇ６は、接続導波路１２３で接続されて、ＵターンＳＯＡ１０－３が形成される。最も内側に位置する利得領域１１４の利得導波路Ｇ４と、利得領域１１５の利得導波路Ｇ５は、接続導波路１２４で接続されて、ＵターンＳＯＡ１０－４が形成される。

利得導波路Ｇ１～Ｇ８は、端面での反射を防止するために、基板１０１の入出力端面に対して所定の角度θtiltで傾いていてもよい。また、無反射コーティングが施されていてもよい。

このようなＵターンＳＯＡの配置構成を採用することで、後述するように、光集積素子１００が光ＩＣに実装されたときに、光ＩＣに形成された光導波路の交差や、冗長化を低減することができる。

＜光ＩＣの基本構成＞
図５は、実施形態の光ＩＣ２０の基本構成を示す模式図である。光ＩＣ２０は、光集積素子１００と、光機能素子２２を有する。光集積素子１００と光機能素子２２は、基板２１上に形成された光導波路ＷＧ１～ＷＧ４で接続されている。光ＩＣ２０は、光ＩＣ２０に光を入力する光入力ポートＰinと、光ＩＣ２０から光を出力する光出力ポートＰoutを有する。

光集積素子１００は、図４の光集積素子１００であり、外側又は内側から順に２つの利得領域が接続導波路１２１～１２４で接続されて、ＵターンＳＯＡ１０－１～１０－４が形成されている。

光入力ポートＰinから光ＩＣ２０に入力された光は二分岐されて、ＵターンＳＯＡ１０－１の入力側の利得導波路Ｇ１と、ＵターンＳＯＡ１０－２の入力側の利得導波路Ｇ２に入力される。分岐された入力光は、ＵターンＳＯＡ１０－１と１０－２でそれぞれ増幅され、利得導波路Ｇ８とＧ７から出力される。

増幅された光は、光ＩＣ２０に形成された光導波路ＷＧ１、及びＷＧ２によって光機能素子２２に入力される。光機能素子２２の出力光は、光導波路ＷＧ３及びＷＧ４によってＵターンＳＯＡ１０－３の入力側の利得導波路Ｇ６と、ＵターンＳＯＡ１０－４の入力側の利得導波路Ｇ５に入射する。

ＵターンＳＯＡ１０－３とＵターンＳＯＡ１０－４によって増幅された光は、それぞれ利得導波路Ｇ３とＧ４から出力され、合波されて光出力ポートＰoutから出力される。

入力ポートＰinと光集積素子１００の間の光導波路、光集積素子１００と出力ポートＰoutの間の光導波路、及び光導波路ＷＧ１～ＷＧ４のいずれにおいても交差は発生せず、簡単な配線になっている。

２つの分岐入力光は、光集積素子１００で増幅されて光機能素子２２に入力される。光機能素子２２からの２つの出力光は、光集積素子１００で増幅され、出力ポートＰoutから外部に出力される。

この例では、光機能素子２２の入力側と出力側の両方で光増幅されているが、後述するように、光機能素子２２の光機能素子２２の入力側と出力側のいずれか一方でのみ増幅されてもよい。その場合は、光集積素子１００に集積されるＵターンＳＯＡ１０の数は２つになり、光ＩＣ上の光導波路ＷＧの配置はよりシンプルになる。

＜第１実施例＞
図６は、第１実施例の光ＩＣ２０Ａの模式図である。第１実施例では、光機能素子２２としてＤＰ－ＱＰＳＫ方式の光変調器２２０を用い、光集積素子１００の４つのＵターンＳＯＡ１０－１～１０-４を用いて、光変調器２２０の入力側と出力側で光増幅する。光集積素子１００は図５の光集積素子１００と同じであり、同じ構成要素に同じ符号をつけて、重複する説明を省略する。

光変調器２２０は、ＩＱ変調器２２５とＩＱ変調器２２６が並列に配置されたＤＰ－ＩＱ変調器である。光ＩＣ２０Ａは、ＤＰ－ＩＱ変調器モジュールとして用いられ得る。

基板２１は、たとえばＳＯＩ（Silicon on Insulator）基板である。基板２１上の光導波路と光変調器２２０は、シリコンフォトニクス技術を用いて形成されていてもよい。光ＩＣ２０Ａのひとつの端面に、光入力ポートＰinと、光出力ポートＰoutが設けられている。

光入力ポートＰinから光ＩＣ２０Ａの入力導波路２３に入力された光は、１×２光カプラ等によって二分岐される。一方の分岐光は、ＵターンＳＯＡ１０－１の入力側の利得導波路Ｇ１に入力される。他方の分岐光は、ＵターンＳＯＡ１０－２の入力側の利得導波路Ｇ２に入力される。それぞれの分岐光は、ＵターンＳＯＡ１０－１と１０－２で増幅され、利得導波路Ｇ８とＧ７から出力される。

利得導波路Ｇ８から出力された光は、光導波路２４１によって、光変調器２２０のＩＱ変調器２２６に入力される。利得導波路Ｇ７から出力された光は、光導波路２４２によってＩＱ変調器２２５に入力される。

ＩＱ変調器２２５とＩＱ変調器２２６で変調される光は、同一の偏波であるが、合波前にいずれか一方の偏光方向が９０度回転される。この意味で、ＩＱ変調器２２５と２２６の一方をＴＥ偏波用のＩＱ変調器、他方をＴＭ偏波用のＩＱ変調器と呼んでもよい。

ＩＱ変調器２２５で変調された光は、光導波路２４４でＵターンＳＯＡ１０－３の利得導波路Ｇ６に入力され、増幅されて、利得導波路Ｇ３から出力される。ＩＱ変調器２２６で変調された光は、光導波路２４３でＵターンＳＯＡＱ１０－４の利得導波路Ｇ５に入力され、増幅されて利得導波路Ｇ４から出力される。

利得導波路Ｇ４からの出力された光は、ＰＲ２６Ａで偏光方向が９０度回転される。その後、ＰＢＣ２７Ａによって、利得導波路Ｇ３から出力された光と合波される。合波された光は、出力導波路２４を通って、ＤＰ－ＱＰＳＫ変調信号として出力ポートＰoutから出力される。

光集積素子１００を用いることで、光ＩＣ２０Ａでは光導波路の交差、冗長化等が発生せずに、入力光を処理し、出力することができる。

光ＩＣ２０Ａでは、光変調器２２０の入力側と出力側で個別に光を増幅することができる。光ＩＣ２０上の一か所で光を一度に増幅するよりも、複数の段階に分けて光を増幅して負荷を分散する方が有利な場合もある。光集積素子１００上に配置されるＵターンＳＯＡ１０の数は増えるが、消費電力の低減とノイズの抑制の観点から、負荷分散型を採用してもよい。

光変調器２２０の入力側と出力側のＵターンＳＯＡで、駆動電流を異ならせてもよい。光集積素子１００では、並列に配置された複数のＵターンＳＯＡ１０に一度に電流を注入して駆動すると、発熱により、内側のＵターンＳＯＡほど高温になる傾向がある。外側に配置されるＵターンＳＯＡ１０―１、及び１０－２の駆動電流を、内側のＵターンＳＯＡ１０－３、及び１０－４の駆動電流よりも大きく設定してもよい。

この場合、光ＩＣ２０Ａの入力側での光増幅が、出力側での光増幅よりも大きくなる。ＩＱ変調器２２５及び２２２への入射光が十分なパワーをもつため、ＩＱ変調器２２５及び２２２から出力される変調光も十分なパワーをもつ。ＵターンＳＯＡ１０－３、及び１０－４の駆動電流が小さく設定されていても問題はない。ＵターンＳＯＡ１０－３、及び１０－４に入力される変調光のパワーはノイズに比較して大きい。相対的にノイズが小さい変調光を光集積素子１００の出力段で適度に増幅することで、低ノイズ特性が良好な光信号を出力できる。

図６の構成は、低ノイズ特性が求められるときに適している。光ＩＣ２０Ａ上の光導波路に交差や冗長導波路は発生せず、簡単なレイアウトで高品質の光出力が得られる。

＜第２実施例＞
図７は、第２実施例の光ＩＣ２０Ｂの模式図である。第１実施例では、光集積素子１００の外側のＵターンＳＯＡ１０－１、１０－２が、光ＩＣ２０Ａに入力された光の増幅に用いられていた。第２実施例では、光出力ポートＰoutを基板２１の外側に配置して、光ＩＣ２０Ｂの出力段での光増幅を大きくする。

光集積素子１００の構成自体は、図５及び図６と同じであり、同じ構成要素に同じ符号をつけて重複する説明を省略する。

光入力ポートＰinから光ＩＣ２０Ｂの入力導波路２３に入力された光は、１×２光カプラ等によって二分岐される。一方の分岐光は、ＵターンＳＯＡ１０－３の入力側の利得導波路Ｇ３に入力される。他方の分岐光は、ＵターンＳＯＡ１０－４の入力側の利得導波路Ｇ４に入力される。それぞれの分岐光は、内側に配置されたＵターンＳＯＡ１０－３と１０－４で増幅され、利得導波路Ｇ６とＧ５から出力される。

利得導波路Ｇ６から出力された光は、光導波路２４４によって、光変調器２２０のＩＱ変調器２２５に入力される。利得導波路Ｇ５から出力された光は、光導波路２４３によってＩＱ変調器２２６に入力される。

ＩＱ変調器２２５で変調された光は、光導波路２４２でＵターンＳＯＡ１０－２の利得導波路Ｇ７に入力され、増幅されて、利得導波路Ｇ２から出力される。ＩＱ変調器２２６で変調された光は、光導波路２４１でＵターンＳＯＡＱ１０－１の利得導波路Ｇ８に入力され、増幅されて利得導波路Ｇ１から出力される。

利得導波路Ｇ２からの出力された光は、ＰＲ２６Ｂで偏光方向が９０度回転される。その後、ＰＢＣ２７Ｂによって、利得導波路Ｇ１から出力された光と合波される。合波された光は、出力導波路２４を通って、ＤＰ－ＱＰＳＫ変調信号として出力ポートＰoutから出力される。

光集積素子１００を用いることで、光ＩＣ２０Ｂでは光導波路の交差、冗長化等が発生せずに、入力光を処理し、出力することができる。

光ＩＣ２０Ｂでは、外側に配置されるＵターンＳＯＡ１０―１、及び１０－２の駆動電流を、内側のＵターンＳＯＡ１０－３、及び１０－４の駆動電流よりも大きく設定してもよい。この場合、光ＩＣ２０Ｂの出力段での光増幅が、入力段での光増幅よりも大きくなる。

図７の構成は、光ＩＣ２０Ｂの出力段で高出力動作が要求される場合に適している。光ＩＣ２０Ｂの出力側で高出力が得られるため、光ＩＣ２０Ｂから高パワーの光信号が出力される。

＜第３実施例＞
図８は、第３実施例の光ＩＣ２０Ｃの模式図である。第３実施例では、２つのＵターンＳＯＡ１０－１、及び１０－２の配列を有する光集積素子２００を用いて、光機能素子である光変調器２２０への入力光と出力光を増幅する。

外側のＵターンＳＯＡ１０－１は、利得導波路Ｇ１を含む利得領域２１１と、利得導波路Ｇ４を含む利得領域２１４と、利得導波路Ｇ１とＧ４を結合する接続導波路２２１で形成される。内側のＵターンＳＯＡ１０－２は、利得導波路Ｇ２を含む利得領域２１２と、利得導波路Ｇ３を含む利得領域２１３と、利得導波路Ｇ２とＧ３を結合する接続導波路２２２で形成される。

光入力ポートＰinを光集積素子２００の外側のＵターンＳＯＡ１０－１に接続して、入力段での光増幅を大きくする。

光入力ポートＰinから光ＩＣ２０Ｃの入力導波路２３に入力された光は、ＵターンＳＯＡ１０－１の入力側の利得導波路Ｇ１に入力され、ＵターンＳＯＡ１０－１で増幅されて、利得導波路Ｇ４から出力される。

利得導波路Ｇ４から出力された光は、光導波路２８によって光変調器２２０に導かれ、１×２光カプラ等で二分岐される。二分岐された光の一方はＩＱ変調器２２５に入射し、他方はＩＱ変調器２２６に入射する。

いずれか一方のＩＱ変調器、たとえばＩＱ変調器２２６の出力光の偏光方向はＰＲ２６Ｃによって９０度回転され、ＰＢＣ２７Ｃによって、他方のＩＱ変調器、たとえばＩＱ変調器２２５の出力光と合波される。合波された変調光は、光導波路２９によってＵターンＳＯＡ１０－２の利得導波路Ｇ３に入力され、増幅されて、利得導波路Ｇ２から出力される。ＵターンＳＯＡ１０－２で増幅された変調光は、出力導波路２４を通って、出力ポートＰoutからＤＰ－ＱＰＳＫ変調信号として出力される。

光集積素子２００では、配置するＵターンＳＯＡの数が少ないので、光集積素子２００上の熱分布は光集積素子１００と比較して均一になり、光集積素子２００のチップサイズを半分にしつつ、光ＩＣ２０Ｃ上の増幅負荷を分散することができる。

光集積素子２００においても、外側に配置されるＵターンＳＯＡ１０―１の駆動電流を内側のＵターンＳＯＡ１０－２よりも大きく設定してもよい。この場合、光ＩＣ２０Ｂの入力段での光増幅が、出力段での光増幅よりも大きくなり、低ノイズ特性を実現することができる。

光集積素子２００を用いることで、光ＩＣ２０Ｃでは光導波路の交差や不要な冗長導波路のないシンプルな配線構成となる。

＜第４実施例＞
図９Ａは、第４実施例の光ＩＣ２０Ｄの模式図である。第４実施例では、ＵターンＳＯＡ１０－１、及び１０－２の配列を有する光集積素子２００を用いて、光ＩＣ２０Ｄの出力段でのみ光増幅を行う。光集積素子２００の構成は図８と同様であり、同じ構成要素には同じ符号を付けて、重複する説明を省略する。

光入力ポートＰinから光ＩＣ２０Ｄの入力導波路３１に入力された光は、光変調器２２０に入射する。光変調器２２０に入射した光は１×２光カプラ等により二分岐され、ＩＱ変調器２２５と、ＩＱ変調器２２６でそれぞれ変調される。ＩＱ変調器２２５で変調された光は、光導波路３２によって利得導波路Ｇ４に入力され、ＵターンＳＯＡ１０－１で増幅される。ＩＱ変調器２２６で変調された光は、光導波路３３によって利得導波路Ｇ３に入力され、ＵターンＳＯＡ１０－２で増幅される。

ＵターンＳＯＡ１０－２の利得導波路Ｇ２から出力された増幅光は、ＰＲ２６Ｄによって偏光方向が９０度回転され、ＰＢＣ２７Ｄによって、利得導波路Ｇ１から出力された増幅光と合波される。合波された光は、ＤＰ－ＱＰＳＫ信号として、出力ポートＰoutから出力される。

光集積素子２００を用いることで、光ＩＣ２０Ｄでは光導波路の交差や不要な冗長導波路のないシンプルな配線構成となる。図９Ａの構成は、光ＩＣ２０Ｄの出力段で、変調光信号を十分に増幅することができるので、高出力特性が必要な場面に適している。

図９Ｂは、比較として、従来構成のＵターンＳＯＡアレイを用いたときの回路配線を示す。図９Ａと同様に、光変調器２２０の出力側でのみ光増幅を行う。

図９Ｂでは、互いに隣り合う利得領域がＵ字型の接続配線で接続された第１ＳＯＡと第２ＳＯＡが配置されている。ＩＱ変調器２２５で変調された光は光導波路ＷＧ１によって第１ＳＯＡの利得導波路Ｇ１に入力され、増幅される。ＩＱ変調器２２６で変調された光は光導波路ＷＧ２によって第２ＳＯＡの利得導波路Ｇ４に入力され、増幅される。

図９Ｂの従来構成では、光導波路ＷＧ１の引き回しがかなり長くなって、光損失が生じる。これに対し、図９Ａの構成では、光変調器２２０と光集積素子２００を接続する光導波路３２と３３は、互いに平行で、かつ長さの差が小さい。ノイズや光損失を抑制できるだけでなく、遅延の小さいシンプルな配線構成が実現される。

＜第５実施形態＞
図１０は、第５実施形態の光ＩＣ２０Ｅの模式図である。光機能素子として、ＭＺ干渉計型の光スイッチ２３０を用いる。光集積素子２００は、図８及び図９Ａと同じであり、同じ構成要素に同じ符号を付けて重複する説明を省略する。

光入力ポートＰinから光ＩＣ２０Ｅの入力導波路３１に入力された光は、光スイッチ２３０に入射する。光スイッチ２３０に入射した光は１×２光カプラ等により、５０％：５０％の分岐比で分岐される。

光スイッチ２３０のヒータ２３１がＯＦＦのときは、２×２光カプラ（または多モード干渉計）によって２つの光が干渉し、強め合って１００％の光が光導波路２８に出力される。ヒータ２３１がＯＮのときは、ヒータ２３１が設けられた導波路を通る光の速度が低下し、２×２光カプラで合波される光の位相がずれて、光導波路２９に出力される。

光導波路２８に出力された光は、ＵターンＳＯＡ１０－１で増幅されて、第１出力ポートＰout1から出力される。光導波路２９に出力された光は、ＵターンＳＯＡ１０－２で増幅されて、第２出力ポートＰout2から出力される。

光スイッチ２３０では、ヒータ２３１への供給電力を制御するだけで、安定して光出力を切り替えることができる。ヒータ２３１のオン・オフと、光集積素子２００のＵターンＳＯＡ１０－１と１０－２への電流注入の切り替えを同期させてもよい。

光集積素子２００を用いることで、光導波路２８と２９はシンプルな配置で伝搬距離が短く、かつ光導波路間での遅延差がほとんどない。ノイズや光損失の少ない光路切り替えが実現される。この構成は、高出力が求められる光スイッチングに適している。

＜第６実施形態＞
図１１は、第６実施形態の光ＩＣ２０Ｆの模式図である。光機能素子として、光ドロップフィルタ２４０を用いる。光集積素子２００は、図８及び図９Ａと同じであり、同じ構成要素に同じ符号を付けて重複する説明を省略する。

光入力ポートＰinから光ＩＣ２０Ｆの入力導波路３１に入力された光は、光ドロップフィルタ２４０に入射する。入射光には、たとえば２つの異なる波長の光が含まれている。波長によって光路長が異なるため、光ドロップフィルタ２４０の出力端で異なる位置に集光される。光導波路２８と光導波路２９を、それぞれの波長の集光位置に接続することで異なる波長の光を分波することができる。

第１波長の光は、光導波路２９に入射するが、光導波路２８への出力位置では反射される。第１波長の光は、光導波路２９によってＵターンＳＯＡ１０－２に導かれ、増幅されて第２出力ポートＰout2から出力される。第２波長の光は、光導波路２８への出力位置に集光される。第２波長の光は、光導波路２８によってＵターンＳＯＡ１０－１に導かれ、増幅されて、第１出力ポートＰout1から出力される。

第１出力ポートＰout1をドロップポート、第２出力ポートＰout2をスルーポートとして用いてもよい。光集積素子２００を用いることで、光導波路２８と２９はシンプルな配置構成で伝搬距離が短く、かつ光導波路間での遅延差がほとんどない。ノイズや光損失の少ない光ドロップが実現される。

以上、特定の実施例に基づいて説明してきたが、本発明は上述した特定の構成例に限定されない。接続導波路１２１～１２４、及び２２１、２２２は、対を成す２つの利得領域の間で折り返すことができれば、円弧型、半円型、馬蹄型など、適切な形状をもつことができる。第１実施形態～第６実施形態は相互に組み合わせが可能である。たとえば、図８の構成で、光出力ポートＰoutを外側に配置して、内側の低電流のＵターンＳＯＡ１０－２で光変調器への入力光を増幅し、高出力対応の構成にしてもよい。

光変調器は、ＤＰ－ＱＰＳＫ方式に限定されず、ＰＡＭ（Pulse Amplitude Modulation）方式の変調器であってもよい。光機能素子は、単一の光スイッチや単一のドロップフィルタのみならず、複数の光スイッチや光フィルタが集積された光スイッチ集積素子、あるいは光フィルタ集積素子であってもよい。実施形態の光集積素子１００、及び２００は、シリコンフォトニクス技術により接続導波路が形成されたシリコン基板に複数のＳＯＡがフリップチップ実装されたシリコンフォトニクス素子であってもよい。

いずれの場合も、光集積素子１００または２００を用いることで、光導波路の交差や冗長化を防止して、クロストークに起因するノイズや、冗長導波路による光損失を抑制できる。光集積素子１００でＵターンＳＯＡをアレイ化することで、光集積素子の作製コストや、光ＩＣへの実装コストを低減し、かつ光集積素子と光ＩＣのサイズを低減することができる。

１０、１０－１、１０－２、１０－３、１０－４ＵターンＳＯＡ
２０、２０Ａ～２０Ｆ光ＩＣ（光集積回路）
２１基板
２２光機能素子
２３、３１入力導波路
２４出力導波路
２８、２９、３２、３３、２４１～２４４光導波路
１００、２００光集積素子
１１１～１１８、２１１、２１２、２１３、２１４利得領域
１２１～１２４、２２１～２２４接続導波路
２２０光変調器
２３０光スイッチ
２４０光ドロップフィルタ
Ｇ１～Ｇ８利得導波路
ＷＧ１～ＷＧ４光導波路
Ｐin 入力ポート
Ｐout、Ｐout1、Ｐout2 出力ポート

Claims

２以上の半導体光増幅器が集積された光集積素子において、
第１の接続導波路で接続された第１利得領域、及び第２利得領域を有する第１の半導体光増幅器と、
前記第１の半導体光増幅器と並列に配置され、第２の接続導波路で接続された第３利得領域、及び第４利得領域を有する第２の半導体光増幅器と、
を有し、
前記第１利得領域と前記第２利得領域は、前記第３利得領域と前記第４利得領域の外側に配置され、前記第１の接続導波路は、前記第２の接続導波路の外側で前記第１利得領域と前記第２利得領域を接続する、
光集積素子。
前記第１の半導体光増幅器の第１入力端と第１出力端、及び前記第２の半導体光増幅器の第２入力端と第２出力端は、同じ側に配置されている、
請求項１に記載の光集積素子。
前記第１の接続導波路は、前記第１入力端及び前記第１出力端と反対側で前記第１利得領域と前記第２利得領域を接続し、
前記第２の接続導波路は、前記第２入力端及び前記第２出力端と反対側で前記第３利得領域と前記第４利得領域を接続する、
請求項２に記載の光集積素子。
前記第１の半導体光増幅器の駆動電流は、前記第２の半導体光増幅器の駆動電流よりも大きく設定されている、
請求項１～３のいずれか１項に記載の光集積素子。
光入力ポート、及び光出力ポートが設けられた基板と、
前記基板に形成された光機能素子と、
前記基板に実装される請求項１～４のいずれか１項に記載の光集積素子と、
前記基板に形成され、前記光入力ポート、前記光出力ポート、前記光機能素子、及び前記光集積素子の間を交差なしに接続する光導波路と、
を有する光集積回路。
前記光入力ポートは、前記光集積素子で外側に位置する前記第１の半導体光増幅器の第１入力端に接続され、前記第１の半導体光増幅器の第１出力端は前記光機能素子の入力に接続され、
前記光出力ポートは、前記光集積素子で内側に位置する前記第２の半導体光増幅器の第２出力端に接続され、前記第２の半導体光増幅器の第２入力端は前記光機能素子の出力に接続されている、
請求項５に記載の光集積回路。
前記光入力ポートは、前記光集積素子で内側に位置する前記第２の半導体光増幅器の第２入力端に接続され、前記第２の半導体光増幅器の第２出力端は前記光機能素子の入力に接続され、
前記光出力ポートは、前記光集積素子で外側に位置する前記第１の半導体光増幅器の第１出力端に接続され、前記第１の半導体光増幅器の第１入力端は前記光機能素子の出力に接続されている、
請求項５記載の光集積回路。
前記光入力ポートは、前記光機能素子の入力に接続されており、
前記光集積素子は、前記光機能素子の出力に接続されている、
請求項５に記載の光集積回路。
前記第１の半導体光増幅器の第１出力に接続される第１出力ポートと、
前記第２の半導体光増幅器の第２出力に接続される第２出力ポートと、
を有する請求項８に記載の光集積回路。