JP2007041469A - 配線つきシリコンベンチ - Google Patents

配線つきシリコンベンチ Download PDF

Info

Publication number
JP2007041469A
JP2007041469A JP2005228073A JP2005228073A JP2007041469A JP 2007041469 A JP2007041469 A JP 2007041469A JP 2005228073 A JP2005228073 A JP 2005228073A JP 2005228073 A JP2005228073 A JP 2005228073A JP 2007041469 A JP2007041469 A JP 2007041469A
Authority
JP
Japan
Prior art keywords
silicon bench
plc
voa
optical waveguide
planar optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005228073A
Other languages
English (en)
Inventor
Yasuaki Hashizume
泰彰 橋詰
Yoshinobu Hirota
栄伸 廣田
Masaki Kamitoku
正樹 神徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005228073A priority Critical patent/JP2007041469A/ja
Publication of JP2007041469A publication Critical patent/JP2007041469A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】 反りを有する光導波路をシリコンベンチに搭載する際に、光導波路の光学特性の劣化を抑制することが可能な配線つきシリコンベンチを提供すること。
【解決手段】 反りを有するPLC−VOA21を実装するシリコンベンチ31と、シリコンベンチ31のPLC−VOA21との実装面に形成された、PLC−VOA21との接着および導通を行う複数の半田バンプ33、34とを備える。PLC−VOA21のシリコンベンチ31への実装時の、PLC−VOA21の実装面と、シリコンベンチ31の実装面との間の距離が短い箇所には、半田バンプ34が形成されている。上記距離が長い箇所には、半田バンプ34よりも大きい半田バンプ33が形成されている。
【選択図】 図3

Description

本発明は、配線つきシリコンベンチに関し、より詳細には、反りを有する平面型光導波路と接続される配線つきシリコンベンチに関する。
近年、高度情報化に伴い大容量の情報を伝達したいという要望から、高速で大容量の情報が伝達可能な光通信システムが注目されている。このような光通信システムにおいて、高速で大容量な通信網を構築する伝送媒体として光ファイバが用いられており、この光ファイバを大容量化するための技術として、WDM(Wavelength Division Multiplexing)技術が注目されている。
このWDMにおいては、複数の波長を個別に制御するため、光強度にばらつきが発生する。たとえば、光増幅器で光を増幅する際などにおいて、その増幅特性は波長依存性を有するため、個々の波長の光強度にばらつきが発生する。このような光強度のばらつきを平坦化するため、各波長数に相当した光可変減衰器(VOA)を用いる手法などが有用である。中でも、PLCを用いたVOA(PLC−VOA)は、信頼性・他の回路との集積性が高く非常に有益である。しかし、このPLC−VOAにおいては、ヒータ加熱による熱光学効果を利用することから電気的な取り出し(電極の接続)が必須であるとともに、光信号との接続も必要であるためモジュール化には多くの労力を要する。
上記PLCは、一般に反りを有する。その原因は、PLCの基板であるSi基板と、その上に堆積した石英との熱膨張係数の差である。つまり、Siの方が石英よりも熱膨張係数が大きいため、石英を堆積するときの温度から室温までの冷却過程において、Si基板の方がより収縮する。よって、PLCにおいて、石英からなる光導波路が形成された表面が凸になるように反りが発生するのである。
一方で、シリコンベンチは電極および光信号の接続を一括して行えるため、非常に有用である(特許文献1参照)。そこで、シリコンベンチ上に、ファイバ固定のためのV溝と電気の取り出しのための配線を作製した配線つきシリコンベンチを用いて、PLC−VOAをシリコンベンチに嵌合して実装した、シリコンベンチ型PLC−VOAの開発が進められている。
特開2000−249876号公報
このように配線基板として、配線つきシリコンベンチを用い、反りを有するPLCを上記シリコンベンチに嵌合して実装する場合、上記反りの影響で、シリコンベンチの表面とPLCの実装面との間に、場所によって距離(シリコンベンチとPLCとの間の距離)が異なる空間が形成される。
PLCとシリコンベンチとを半田バンプで接着し導通をとる場合、通常、シリコンベンチの実装面の所定の位置に同じ大きさの半田バンプを形成して、PLCをシリコンベンチに嵌合する。このとき、上記PLCの反りの影響で、接着場所毎に接着面積が異なってしまう。すなわち、シリコンベンチとPLCとの間の距離が短い(空間が狭い)箇所においては、半田バンプとPLCとの接着面積は大きくなるが、シリコンベンチとPLCとの間の距離が長い(空間が広い)箇所では、半田バンプとPLCとの接着面積は小さくなる。
このように、PLCと半田バンプとの接着面積が場所毎に異なると、接着面積が小さい接着部では、電気信号の導通がとりにくくなる。よって、シリコンベンチとPLCとの間の距離が短い箇所と長い箇所との間で、抵抗にムラが生じることがある。よって、PLC−VOA等の動作が良好に行えないことがある。また、接着面積が小さくなることは、断線の要因にもなる。
また、場所毎の、PLCと半田バンプとの接着面積の違いによって、接着面積の大きさに応じて半田バンプにかかる応力に差異が生じてしまう。このような半田バンプにかかる応力の差異により、PLCの導波路に与える応力にも差異が発生してしまう。このように、場所毎に導波路にかかる応力に差異が生じると、その応力に応じて、光弾性効果を介して導波路の屈折率が変化してしまい屈折率のムラとなってしまう。また、応力の主軸が変わってしまうことも生じてしまう。このような影響から、PLCの光学特性(特に、偏波依存損失(PDL))が劣化してしまう。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、反りを有する平面型光導波路をシリコンベンチに搭載する際に、光導波路の光学特性の劣化を抑制することが可能な配線つきシリコンベンチを提供することにある。
本発明は、このような目的を達成するために、請求項1記載の発明は、反りを有する平面型光導波路を実装するシリコンベンチと、前記シリコンベンチの前記平面型光導波路との実装面に形成された、前記平面型光導波路と前記シリコンベンチとの接着および導通を行う複数のマイクロバンプとを備え、前記マイクロバンプの大きさは、前記平面型光導波路の前記シリコンベンチへの実装時の、前記平面型光導波路の実装面と、前記シリコンベンチの実装面との間の距離に応じて変化しており、前記距離が所定の距離における前記シリコンベンチの第1の領域に形成されたマイクロバンプの大きさは、前記所定の距離よりも大きな距離における前記シリコンベンチの第2の領域に形成されたマイクロバンプの大きさよりも小さいことを特徴とする。
請求項2記載の発明は、請求項1記載の発明において、前記マイクロバンプが半田からなる半田バンプであることを特徴とする。
請求項3記載の発明は、請求項1記載の発明において、前記マイクロバンプは、前記距離がほぼ同一となる前記シリコンベンチ上の第3の領域に形成されており、前記第3の領域に形成されたマイクロバンプの大きさは、互いにほぼ等しいことを特徴とする。
請求項4記載の発明は、反りを有する平面型光導波路を実装するシリコンベンチと、前記シリコンベンチの前記平面型光導波路との実装面に形成された、前記平面型光導波路と前記シリコンベンチとの接着および導通を行うマイクロバンプを複数有するマイクロバンプセットを複数備え、前記マイクロバンプセットに含まれるマイクロバンプの大きさはほぼ同一であり、前記マイクロバンプセット同士のマイクロバンプの大きさは互いに異なっており前記平面型光導波路の前記シリコンベンチへの実装時において、平面型光導波路との距離が最も近接する、前記シリコンベンチ上の第1の領域から所定の距離だけ離れた第2の領域に形成されるマイクロバンプセットに含まれるマイクロバンプの大きさは、前記第1の領域から前記第2の領域よりも離れた第3の領域に形成されたマイクロバンプセットに含まれるマイクロバンプの大きさよりも小さいことを特徴とする。
請求項5記載の発明は、請求項4記載の発明において、前記マイクロバンプセットの少なくとも1セットは、前記平面型光導波路の前記シリコンベンチへの実装時の、前記平面型光導波路の実装面と、前記シリコンベンチの実装面との間の距離がほぼ同一となる前記シリコンベンチ上の領域のうちの一領域に形成されていることを特徴とする。
なお、本発明の「マイクロバンプセット」は、図3においては、符号34で示されるマイクロバンプの組を指す。まあ、符号33で示される複数のマイクロバンプの組も、マイクロバンプセットである。図6についても同様のことが言え、符号61および64で示される複数のマイクロバンプの組も、マイクロバンプセットである。
以上説明したように、本発明によれば、実装時に対応する平面型光導波路の反りの大きさに応じて、シリコンベンチとPLCとの距離が長い箇所ほど、シリコンベンチに形成されたマイクロバンプの大きさを大きくしているので、平面型光導波路とシリコンベンチとの接着面積の場所ごとによるばらつきを抑制することができる。よって、平面型光導波路の光学特性の劣化を抑制することが可能となる。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(第1の実施形態)
本実施形態では、反りを有する、PLC−VOAなどのPLCをシリコンベンチに嵌合する際に、半田バンプを用いてPLCとシリコンベンチとの接着および導通を行っている。この嵌合時に、PLCに形成された電極パッド(接着パッド)と、シリコンベンチに形成された半田バンプとの接着面積の大きさのばらつきを抑制するために、シリコンベンチ上の場所毎に、異なる大きさの半田バンプを形成している。すなわち、嵌合時に、シリコンベンチとPLCの距離が長い(空間が広い)箇所では、形成される半田バンプを大きくし、シリコンベンチとPLCの距離が短い(空間が狭い)箇所では、形成される半田バンプを小さくする。このようにして、接着部毎の接着面積のばらつきを抑制している。
図1は、本実施形態に係る、マッハツェンダ干渉計(MZI)型VOA(MZI−VOA)の上面図である。
図1において、MZI−VOA1の入力ポート9には、光導波路2の一方端が接続されており、光導波路2の他方端には、方向性結合器3aの入力端が接続されている。方向性結合器3aの出力端にはそれぞれ、アーム導波路4aおよびアーム導波路4bの一方端が接続されており、アーム導波路4aおよびアーム導波路4bの他方端のそれぞれは、方向性結合器3bの対応する入力端に接続されている。方向性結合器3bの出力端には、光導波路2の一方端が接続されており、光導波路2の他方端には出力ポート10が接続されている。
アーム導波路4aおよびアーム導波路4bをそれぞれ挟むように断熱溝5が形成されている。アーム導波路4a上には、アーム導波路4aを加熱するためのヒータ6が形成されており、ヒータ6には、金蒸着等により形成された配線7の一方端が接続されている。配線7の他方端には、電極パッド8が接続されている。この電極パッド8が、MZI−VOA1と嵌合するシリコンベンチに形成された半田バンプと接着することにより、シリコンベンチとの導通が行われ、ヒータ6に電気信号を送っている。
本実施形態では、上述のMZI−VOA1を複数集積しても良い。図2は、本実施形態に係る、MZI−VOAを複数集積したPLC−VOAにおける、MZI−VOAの集積部の上面図である。
図2において、PLC−VOA21は、反りを有しており、図1にて説明したMZI−VOA1を複数備えている。図2では、1段目および2段目の2つのMZI−VOA1を直列に接続したものを、5つ並列に形成しているので、PLC−VOA21は、5つの入力ポート22a〜22eと、5つの出力ポート23a〜23eを備えている。図2において、2つのMZI−VOA1の接続は、一方のMZI−VOA1の出力ポートと、他方のMZI−VOA1の入力ポートとを接続すれば良い。
図3は、本実施形態に係る、PLC−VOAの、配線つきシリコンベンチ31への実装前の様子を示す図である。
図3において、PLC−VOA21には、凸部24が形成されており、凸部24には、図2にて説明した、PLC−VOA21の集積部が含まれている。よって、凸部24の表面に電極パッド8が形成されることになる。また、PLC−VOA21が反りを有しているので、凸部24も当然、上記反りに応じた反りを有している。シリコンベンチ兼配線基板としての配線つきシリコンベンチ31には、凸部24と嵌合するための凹部32が形成されている。凹部32の深さは、凸部24が嵌合した際に、凸部24の表面と凹部32の表面が接しないような適切な深さに設定されている。
凹部32には、凸部24と凹部32が嵌合した際、すなわち、PLC−VOA21を配線つきシリコンベンチ31に実装した際に、PLC−VOA21が有する各電極パッド8と対向する位置にそれぞれ半田バンプが形成されている。具体的には、シリコンベンチとPLCの距離が長い箇所に形成された、凸部24(PLC−VOA21)の電極パッド8と対向する、凹部32(配線つきシリコンベンチ31)の箇所には、大きな半田バンプを形成し、シリコンベンチとPLCの距離が短い箇所に形成された、凸部24の電極パッド8と対向する、凹部32の箇所には、小さな半田バンプを形成する。すなわち、配線つきシリコンベンチ31に形成される半田バンプの大きさを、対向するPLC−VOA21との距離に応じて変えるのである。よって、形成される箇所に応じて、半田バンプの大きさは変化している。
本実施形態では、PLC−VOA21の中央部付近でシリコンベンチとPLCの距離が短く(空間が狭く)、PLC−VOA21の端に向かうほど距離が長く(空間が広く)なっている。よって、本実施形態では、PLC−VOA21の中央部から離れた位置に形成される各電極パッド8(図2において、入力ポート側、および出力ポート側)に対向する位置にそれぞれ、半田バンプ33を形成する。また、PLC−VOA21の中央部付近に形成される各電極パッド8(図2において、PLC−VOA21の中央部付近)に対向する位置にそれぞれ、半田バンプ33よりも大きさの小さい半田バンプ34を形成する。
上述の半田バンプ33および半田バンプ34の形成は、半田バンプをシリコンベンチに形成する際に用いる、半田パターンについて、接着部毎に所望の大きさになるようにパターンの大きさを変えた半田パターンによって行えば良い。
このように、シリコンベンチ31とPLC−VOA21との距離が長い箇所に形成される半田バンプの大きさを、シリコンベンチ31とPLC−VOA21との距離が短い箇所に形成される半田バンプよりも大きくすることで、半田バンプと電極パッドとの接着面積のばらつきを抑えることができるので、配線つきシリコンベンチ31への実装時のPLC−VOA21の光学特性の劣化を抑制することができる。
なお、対向するPLC−VOA21との距離(空間)に応じて、上記嵌合時に、半田バンプ33とそれに対応する電極パッドとの接着面積と、半田バンプ34とそれに対応する電極パッドとの接着面積とがほぼ一致するように、半田バンプ33と半田バンプ34との大きさを設定すれば、より接着面積のばらつきを抑えることができるので好ましい。
半田バンプ33および半田バンプ34のそれぞれには、電気配線35、36が接続されている。また、配線つきシリコンベンチ31には、光ファイバを搭載するためのV溝37a、37bが形成されている。このV溝37aは、PLC−VOA21の実装時に光ファイバと入力ポート22a〜22eとが接続するように、凹部32に接続され、また、V溝37bは、PLC−VOA21の実装時に光ファイバと出力ポート23a〜23eとが接続するように、凹部32に接続されている。
さらに、配線つきシリコンベンチ31には、実装に用いるアライメント用の溝38が形成されている。また、PLC−VOA21には、アライメント用の溝38と嵌合するように、ノッチ構造(不図示)がPLC−VOA21の実装面に形成されている。
上述の構造のPLC−VOA21を、ノッチ構造をアライメント用の溝38に、また、凸部24を凹部32にそれぞれ嵌合することによって、PLC−VOA21を配線つきシリコンベンチ31に実装する。この実装後の様子を図4に示す。
図5は、図4のA−A’線切断断面図である。
図5から分かるように、シリコンベンチ31とPLC−VOA21との距離が長い箇所に形成された半田バンプ33の大きさを、シリコンベンチ31とPLC−VOA21との距離が短い箇所に形成された半田バンプ34の大きさよりも大きくしているので、半田バンプ33と電極パッド8との接着面積を、半田バンプ34と電極パッド8との接着面積に略等しい大きさにすることができる。
なお、本実施形態では、図2に示すように、MZI−VOAを2段に接続して集積したものを用いているが、これに限定されない。3段以上の複数段にMZI−VOAを接続したもの、MZIを用いた熱光学型スイッチを複数集積した光スイッチを用いても、シリコンベンチとPLCの間の距離に応じて半田バンプの大きさを変化させれば良いのである。
また、本実施形態では、半田バンプ33の各々の半田バンプの大きさは、ほぼ等しくしているが、半田バンプ33内でも、さらに対向するPLC−VOA21の反りに応じて、その大きさを変えても良い。同様に、半田バンプ34についても、半田バンプ34の各々の半田バンプの大きさは、ほぼ等しくしているが、半田バンプ34内でも、さらに対向するPLC−VOA21の反りに応じて、その大きさを変えても良い。
なお、本実施形態では、接着および導通のためのマイクロバンプとして半田バンプを用いたが金バンプを用いても、本発明を用いれば同様な効果が得られる。すなわち、本実施形態では、接着と導通との機能を有するマイクロバンプを適用すればよい。
(第2の実施形態)
第1の実施形態では、PLC−VOAに形成される電極パッドと、配線つきシリコンベンチに形成される半田バンプとの接着面積が場所毎に異なることを抑制するために、PLC−VOAの配線つきシリコンベンチへの実装時の、PLC−VOAの反りに起因したシリコンベンチとPLC−VOAの間の距離に応じて、半田バンプの大きさを変えている。本実施形態では、さらなる、接着面積のばらつきを抑えるために、接着部の場所毎に半田バンプの大きさを変えることに加えて、同じ大きさの半田バンプセットにおいて、実装時における、PLC−VOAと配線つきシリコンベンチとの間の距離が同じになるような位置に半田バンプを形成する。
図6は、本実施形態に係る、PLC−VOAの、配線つきシリコンベンチ31への実装前の様子を示す図である。
本実施形態において、第1の実施形態と異なるのは、半田バンプ33の配置位置と半田バンプ34の個々の大きさである。本実施形態では、電極パッドと半田バンプとの接着面積の、場所毎のばらつきをさらに低減するために、PLC−VOA21の配線つきシリコンベンチ31への実装時における、PLC−VOA21と配線つきシリコンベンチ31との間の距離dがほぼ一定になる、配線つきシリコンベンチ31の領域に、半田バンプ33を形成する。この半田バンプの配置の特徴を明確に示したのが図6である。図3では、半田バンプ33のマイクロバンプセットにおいては、各バンプを略直線状に配列させている。一方、図6では、半田バンプ61のマイクロバンプセットにおいては、略同じ大きさの各バンプを、PLC−VOA21と配線つきシリコンベンチ31との間の距離が略一定である、配線つきシリコンベンチ31の領域に配置している。
このように半田バンプ61を配置することによって、半田バンプ61の各々と、それらに対応する半田バンプ61の各々と、それらに対応するPLC−VOA21の電極パッドの各々との距離はほぼ一定になるので、半田バンプ61の各々と、それらに対応する電極パッドとの接着面積はそれぞれ、ほぼ同一の大きさにすることができる。よって、接着面積の大きさのばらつきをさらに抑制することができる。また、半田バンプ64についても、接着面積の大きさの個々のばらつきを抑制するため、シリコンベンチ31とPLC−VOA21との間の距離に応じて半田バンプ64の大きさを個々に変化させている。具体的には、前述の距離が長い箇所では短い箇所に比べて、半田バンプの大きさを大きくしている。
なお、本実施形態では、PLC−VOA21の、反りの大きい領域に形成される電極パッド(半田バンプ61と接触する電極パッド)62は、図7に示すように、半田バンプ61の配置に応じて配線63a〜63eの長さを変えれば良い。
本発明の一実施形態に係る、MZI−VOAの上面図である。 本発明の一実施形態に係る、MZI−VOAを複数集積したPLC−VOAにおける、MZI−VOAの集積部の上面図である。 本発明の一実施形態に係る、PLC−VOAの、配線つきシリコンベンチへの実装前の様子を示す図である。 本発明の一実施形態に係る、PLC−VOAの、配線つきシリコンベンチ31への実装後の様子を示す図である。 図4のA−A’線切断断面図である。 本発明の一実施形態に係る、PLC−VOAの、配線つきシリコンベンチへの実装前の様子を示す図である。 本発明の一実施形態に係る、MZI−VOAを複数集積したPLC−VOAにおける、MZI−VOAの集積部の上面図である。
符号の説明
6 ヒータ
7 配線
8 電極パッド
21 PLC−VOA
22a〜22e 入力ポート
24 凸部
31 配線つきシリコンベンチ
32 凹部
33、34、61、64 半田バンプ
35、36 電気配線
37a、37b V溝
38 アライメント用の溝

Claims (5)

  1. 反りを有する平面型光導波路を実装するシリコンベンチと、
    前記シリコンベンチの前記平面型光導波路との実装面に形成された、前記平面型光導波路と前記シリコンベンチとの接着および導通を行う複数のマイクロバンプとを備え、
    前記マイクロバンプの大きさは、前記平面型光導波路の前記シリコンベンチへの実装時の、前記平面型光導波路の実装面と、前記シリコンベンチの実装面との間の距離に応じて変化しており、前記距離が所定の距離における前記シリコンベンチの第1の領域に形成されたマイクロバンプの大きさは、前記所定の距離よりも大きな距離における前記シリコンベンチの第2の領域に形成されたマイクロバンプの大きさよりも小さいことを特徴とする配線つきシリコンベンチ。
  2. 前記マイクロバンプが半田からなる半田バンプであることを特徴とする請求項1記載の配線つきシリコンベンチ。
  3. 前記マイクロバンプは、前記距離がほぼ同一となる前記シリコンベンチ上の第3の領域に形成されており、
    前記第3の領域に形成されたマイクロバンプの大きさは、互いにほぼ等しいことを特徴とする請求項1記載の配線つきシリコンベンチ。
  4. 反りを有する平面型光導波路を実装するシリコンベンチと、
    前記シリコンベンチの前記平面型光導波路との実装面に形成された、前記平面型光導波路と前記シリコンベンチとの接着および導通を行うマイクロバンプを複数有するマイクロバンプセットを複数備え、
    前記マイクロバンプセットに含まれるマイクロバンプの大きさはほぼ同一であり、
    前記マイクロバンプセット同士のマイクロバンプの大きさは互いに異なっており、
    前記平面型光導波路の前記シリコンベンチへの実装時において、前記平面型光導波路との距離が最も近接する、前記シリコンベンチ上の第1の領域から所定の距離だけ離れた第2の領域に形成されるマイクロバンプセットに含まれるマイクロバンプの大きさは、前記第1の領域から前記第2の領域よりも離れた第3の領域に形成されたマイクロバンプセットに含まれるマイクロバンプの大きさよりも小さいことを特徴とする配線つきシリコンベンチ。
  5. 前記マイクロバンプセットの少なくとも1セットは、前記平面型光導波路の前記シリコンベンチへの実装時の、前記平面型光導波路の実装面と、前記シリコンベンチの実装面との間の距離がほぼ同一となる前記シリコンベンチ上の領域のうちの一領域に形成されていることを特徴とする請求項4記載の配線つきシリコンベンチ。
JP2005228073A 2005-08-05 2005-08-05 配線つきシリコンベンチ Pending JP2007041469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005228073A JP2007041469A (ja) 2005-08-05 2005-08-05 配線つきシリコンベンチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005228073A JP2007041469A (ja) 2005-08-05 2005-08-05 配線つきシリコンベンチ

Publications (1)

Publication Number Publication Date
JP2007041469A true JP2007041469A (ja) 2007-02-15

Family

ID=37799485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005228073A Pending JP2007041469A (ja) 2005-08-05 2005-08-05 配線つきシリコンベンチ

Country Status (1)

Country Link
JP (1) JP2007041469A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242436A (ja) * 2010-05-14 2011-12-01 Citizen Holdings Co Ltd 光デバイス
JP2015212734A (ja) * 2014-05-01 2015-11-26 日本電信電話株式会社 光偏向器の製造方法および光偏向器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242436A (ja) * 2010-05-14 2011-12-01 Citizen Holdings Co Ltd 光デバイス
JP2015212734A (ja) * 2014-05-01 2015-11-26 日本電信電話株式会社 光偏向器の製造方法および光偏向器

Similar Documents

Publication Publication Date Title
JP4938027B2 (ja) 集積化されたdwdm伝送器のための方法とシステム
US9046703B2 (en) Optical modulator module and semiconductor optical modulator
JP4790819B2 (ja) ハイブリッド集積された1×n個のdwdn送信機用の方法及びシステム
JP6277851B2 (ja) 光モジュール
WO2018213040A1 (en) Optical interconnect modules with awg polymer waveguide on silicon substrate
US8285150B2 (en) Method and system for integrated DWDM transmitters
JP7267202B2 (ja) 変調電極に対して横方向に変位した伝導平面を有する高周波光変調器
Bernabe et al. Silicon photonics for terabit/s communication in data centers and exascale computers
US9042740B2 (en) Transmitter optical module
US9389441B2 (en) Interconnect bridge assembly for photonic integrated circuits
CN114616513A (zh) 光模块
JP7435273B2 (ja) 光集積素子、及び光集積回路
WO2010082524A1 (ja) 光機能集積デバイス
US20170052316A1 (en) Apparatus for generating multi-channel array light source based on wavelength division multiplexing
JP2007041469A (ja) 配線つきシリコンベンチ
Tanemura et al. Strictly non-blocking 8× 8 silicon photonic switch based on optical phased array
JP2007065645A (ja) 導波路型熱光学位相シフタ及びその光回路
JP2012174700A (ja) 多チャネル光送信モジュール及びその作製方法
Khope et al. Review of integrated photonic elastic wdm switches for data centers
JP4727916B2 (ja) 光デバイスモジュール
Li et al. A CMOS wafer-scale, monolithically integrated WDM platform for TB/s optical interconnects
WO2024038481A1 (ja) Ic内蔵偏波多重iq光変調器モジュール
Konoike et al. Ultra-compact silicon photonics switch with ultra-dense thermo-optic MZI matrix and multi-layer wiring
JP5759401B2 (ja) 多チャネル光送信モジュールおよびその作製方法
Wang et al. Silicon Photonics Chip I/O for Ultra High-Bandwidth and Energy-Efficient Die-to-Die Connectivity