JP7423535B2 - 基板の後面のレベルに電子部品を備えた光電子装置および製造方法 - Google Patents

基板の後面のレベルに電子部品を備えた光電子装置および製造方法 Download PDF

Info

Publication number
JP7423535B2
JP7423535B2 JP2020542119A JP2020542119A JP7423535B2 JP 7423535 B2 JP7423535 B2 JP 7423535B2 JP 2020542119 A JP2020542119 A JP 2020542119A JP 2020542119 A JP2020542119 A JP 2020542119A JP 7423535 B2 JP7423535 B2 JP 7423535B2
Authority
JP
Japan
Prior art keywords
substrate
light emitting
emitting diodes
led
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020542119A
Other languages
English (en)
Other versions
JP2021512501A (ja
Inventor
イヴァン-クリストフ ロベン
マテュ シャルボニエ
グザヴィエ ユゴン
エルワン ドルネル
Original Assignee
アレディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アレディア filed Critical アレディア
Publication of JP2021512501A publication Critical patent/JP2021512501A/ja
Application granted granted Critical
Publication of JP7423535B2 publication Critical patent/JP7423535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Containers And Plastic Fillers For Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Optical Filters (AREA)

Description

本発明は、発光ダイオードを有する光電子装置、例えば、ディスプレイスクリーンを構成するもの、または画像を投影するための装置に関する。また、本発明は、発光ダイオードを備えた光電子装置の製造方法に関する。
公知の方法では、発光ダイオードを有する光電子装置は、電気信号を電磁放射線に変換できる。
光電子装置、特にディスプレイスクリーンまたは画像投影装置があり、後にIII-V族化合物(特に窒化ガリウム(GaN)、窒化ガリウムおよび窒化インジウム(GaInN)ならびに窒化ガリウムおよび窒化アルミニウム(GaAlN))と呼ばれる、III族からの少なくとも1つの元素およびV族からの1つの元素から主に構成される半導体層または三次元元素の積層を含む半導体材料に基づく発光ダイオードを含む。
画像の画素は、ディスプレイスクリーンによって表示されるか、または投影装置によって投影される画像の単一要素に対応する。光電子装置がモノクロ画像を表示するためのスクリーンである場合には、一般に、画像の各画素の表示のための単一の光源を含む。光電子装置がカラー画像を表示するためのスクリーンまたはカラー画像を投影するための装置である場合、各画像画素のディスプレイに対して、ディスプレイ副画素(display sub-pixels)とも呼ばれる少なくとも3つの光強度発光および/または調節成分を一般に含み、各々が実質的に1つの色(例えば、赤色、緑色、および青色)で光放射を発する。これら3つのディスプレイ副画素が放射する放射の重畳は、表示画像の画素に対応する着色感を観察者に与える。この場合、表示画素によって、1つの画像画素の表示のために、3つの副画素によって1つの「セット」が形成されることを理解すべきである。
一般に、各副画素は1つまたは複数の発光ダイオード(単数または複数)によって構成されるセットによって構成されるため、光電子装置は異なる副画素を構成するための複数のそのような発光ダイオードのセットを含む。
各画素を製造するために、第1の解決策では、赤色光を放射するように適合されたダイオードのセット、緑色光を放射するように適合されたダイオードの別のセット、および青色光を放射するように適合された別のセットを提供することで構成される。しかし、このタイプの設計は同じ基板上に所与の色のダイオードを製造することを必要とし、このダイオードは個々の装置を区切るために、後に切断される。次いで、各画素は3つの色を得るように個々の装置を関連付けるために、再構成によって得られる。
代替の解決策では、画素の全てのダイオードが、所与の色で発光するように適合されており、2つの他の色で発光する副画素の取得は、カラーコンバータを介して得られる。
その後、再構成又は色変換器を使用することによってこのようにして得られた異なる副画素が、発光ダイオードを保護するようにケース内に配置され、このケースは一般に、プリント回路などの支持体に固定される。
特に、発光ダイオードの各セット、例えば各画像画素の各副画素の発光を規制するために、その機能がこのセットの発光ダイオードを制御することで構成される制御電子回路に関連付けることが望ましい場合がある。より一般的には、例えば、発光ダイオードの電源を制御する回路、静電放電に対して発光ダイオードを保護する回路、または発光ダイオードの温度を検出する回路からなる。
これらの回路は数個のトランジスタ(例えば、2~100の間で構成される量)と、場合によっては、各発光ダイオードのためのいくつかのキャパシタ(0~6の間で構成される量)とを含むことができ、ハイブリッド化技術によって、発光ダイオードに接続することができる。この技術では、電子回路がまず、光電子装置とは別個に、第2の基板上で製造され、次いで、例えば、支持体に固定され、ケースに接続されることによって、光電子装置に組み立てられる。
この公知の技術は、電子回路に起因するバルクがかなりあるため、問題がある。また、第2の基板を使用する必要があるため、コストが高くなる。それは、発光ダイオードのマトリックスのステップに対応するステップを有するハイブリッド化プロセスを提供することを必要とする。光電子装置の製造に加えて、この方法は、電子回路を製造する明確なステップと、電子回路を光電子装置に接続するステップとを含む。これらのステップは、製造コストを発生させる。
別の解決法は、発光ダイオードを担持する基板の面の上に電子回路の構成要素を埋め込むことで構成され、例えば、出願人の名前に記載されている文書(国際公開第2015/044619号)に記載されている解決法と同様の方法である。しかし、この解決策は発光ダイオードの間に電子回路を埋め込むことによって占められる空間のために、発光ダイオードの側面上の空間の実質的な損失を引き起こす。この空間の損失の結果、この技術は、最良の可能な解像度が一般に望まれるディスプレイスクリーンの構成に完全には適さない。
「TFT」の名称で当該分野において知られている薄膜トランジスタを用いて電子回路を構成することは、この種のトランジスタを小サイズの画素に関連付けることができないため、これらの課題を解決することはできない。
本発明は、上記欠点の全部または一部を解決することを目的とする。
この明細書において、以下に列挙される目的のうちの少なくとも1つを満たす解決策を提供する必要がある。
(1)光電子装置のバルクの減少
(2)製造の簡素化とコスト削減
(3)光電子部品による良好な解像度の取得を促進し、小サイズの画素の使用を可能にする。
これらの目的のうちの少なくとも1つは、基板の厚さに沿って互いに対向する第1の面および第2の面を区切る基板と、所与のセットの発光ダイオードが互いに電気的に関連付けられた複数の発光ダイオードとを含む光電子装置であって、発光ダイオードの各セットは、
前記基板の第1の面の側面の側に、前記基板の対応する第1の部分の上に配置され、各発光ダイオードが第1のドープ部と、活性部と、第2のドープ部とを含む半導体素子を含む複数の発光ダイオードと、
前記セットの全ての前記発光ダイオードの前記第1のドープ部と接触する第1の下部電極と、
前記セットの全ての前記発光ダイオードの前記第2のドープ部と接触する第2の上部電極であって、前記第2の上部電極は前記第1の下部電極に対して電気的に絶縁され、各ダイオードと接触するように前記セットの各発光ダイオードの少なくとも一部を覆う上部導電性電極層を備える、第2の上部電極と、
前記基板の前記第2の面の側面の側において、前記基板の前記第1の部分に形成された電子回路の電子部品と、
前記第1の部分を介して形成され、前記電子部品の第1の端子を前記第1および第2の電極のうちの一方に電気的に接続し、発光ダイオードの所与のセットの第1の導電性要素であって、発光ダイオードの他方のセットの第1の導電手段から電気的に絶縁されている第1の導電手段とを含む光電子装置によって達成できる。
この光電子装置のいくつかの好ましい非限定的な態様は、以下の通りである。
前記基板がモノリシックである。
前記第2の面が自由表面である。
前記基板は前記基板の各第1の部分のレベルでボックスを区画し、前記ボックスが前記基板の導電型と反対の導電型を有し、前記基板の前記第2の面に形成され、前記電子部品は、前記基板と直接接触するように前記ボックス内に少なくとも部分的に形成される。
前記基板が、前記電子部品の少なくとも一部を形成するための基材として機能するように適合された少なくとも1つの半導体材料によって構成される。
前記少なくとも一部の前記電子部品は、前記基板の前記第2の面の側において、前記基板の前記第1の部分における前記基板の半導体材料から形成される。
前記少なくとも一部の前記電子部品は、活性部である。
各電子部品が前記第1の端子とは別個の絶縁された第2の端子を備え、前記光電子装置において、複数の発光ダイオードのセットの前記電子部品の前記第2の端子を前記第1および第2の電極のうちの一方に接続する第2の導電手段を備える。
前記第2の導電手段は、前記発光ダイオードの全ての前記セットに関連する前記第1の部分の外側において、前記第1の面から前記第2の面まで延在することによって前記基材を横切る導電性要素と、前記第2の面の側面の側に配置された導電層とを備える。
発光ダイオードの各セットの前記第1の導電手段が発光ダイオードの前記セットの前記第1の下部電極と接触している場合、発光ダイオードの前記セットの前記第2の上部電極に、または、発光ダイオードの各セットの前記第1の導電手段が発光ダイオードの前記セットの前記第2の上部電極と接触している場合、発光ダイオードの前記セットの前記第1の上部電極に、
前記導電性要素が電気的に接続されている。
前記光電子装置は互いに接続された別個の素子電子回路を含む光電子回路を備え、前記各素子電子回路は、一方において、発光ダイオードの前記セットのうちの1つと、他方において、発光ダイオードの当該セットの発光ダイオードの制御を確実にする制御電子回路とを備え、当該制御電子回路は前記基板の前記第2の面の側面の側に配置され、発光ダイオードの当該セットの前記電子部品は前記制御電子回路の一体部分を形成する。
前記発光ダイオードの1つのセットの前記発光ダイオードの前記制御電子回路は、前記発光ダイオードの電源の制御、静電気放電に対する前記発光ダイオードの保護、メモリ、前記発光ダイオードの温度の検出の少なくとも1つを満たすように構成されている。
前記電子部品は、ダイオード、ツェナーダイオード、アバランシェダイオード、バイポーラトランジスタ、金属-酸化物-半導体電界効果トランジスタ、抵抗器、金属-酸化物-半導体キャパシタ、金属-絶縁体-金属キャパシタ、サイリスタ、バラクタ、揮発性メモリ、不揮発性メモリからなる群から選択される。
前記発光ダイオードの少なくとも一部を接触するように覆う前記上部導電性電極層は、それによって前記発光ダイオードの発光に対して少なくとも部分的に透明な材料で形成される。
発光ダイオードの各セットの前記レベルにおいて、前記第2の上部電極は前記上部導電性電極層の少なくとも一部を覆い、前記発光ダイオードの周囲に配置された導電層を備える。
各セットの前記発光ダイオードの前記半導体素子が、ワイヤ状、円錐状または円錐台形状を有する。
発光ダイオードの各セットの前記レベルにおいて、前記基板の前記第1の部分が前記第1の下部電極および前記第1の導電手段を構成し、前記基板の前記第1の面が当該セットの全ての前記発光ダイオードの前記第1のドープ部と接触し、前記電子部品の前記第2の面の前記レベルにおいて当該電子部品が前記基板と接触し、前記電子部品の前記第1の端子と当該セットの全ての前記発光ダイオードの前記第1のドープ部との間の電気的接続が前記第1の部分によって保証される。
前記第1および第2の電極のうちの一方を前記セットの前記電子部品の前記第1の端子に接続する発光ダイオードの所与のセットの前記第1の導電手段は、前記基板から電気的に絶縁され、前記基板において前記第2の面から前記第1の面まで延在し、前記第1の導電手段が接続される前記電極に電気的に接続される導電性ビアを備える。
発光ダイオードの各セットに対して、前記第1の下部電極は、前記基板の前記第1の面上に形成され、前記セットの全ての前記発光ダイオードの前記第1のドープ部と接触する少なくとも1つの下部導電性電極層を備える。
本発明もまた、以下のステップを含む光電子装置の製造方法を包含する。
(a)基板の厚さに沿って互いに対向する第1の面および第2の面を区切る基板を提供する。
(b)所与のセットの発光ダイオードが互いに関連付けられている複数のセットの発光ダイオードを形成し、ステップ(b)の間に、発光ダイオードの各セットの形成は複数の発光ダイオードの形成を含み、基板の第1の面の側面の側において、基板の対応する第1の部分に、発光ダイオードの形成は第1のドープ部、活性部、および第2のドープ部を含む半導体素子を形成するステップを含む。
(c)発光ダイオードの各セットについて、当該セットの全ての前記発光ダイオードの前記第1のドープ部と接触する第1の下部電極を形成する。
(d)発光ダイオードの各セットについて、前記セットの全ての前記発光ダイオードの前記第2のドープ部と接触する第2の上部電極を形成し、前記第2の上部電極は前記第1の下部電極に対して電気的に絶縁され、各発光ダイオードと接触するように当該セットの各発光ダイオードの少なくとも一部を覆う上部導電性電極層を形成するステップを含む。
(e)前記基板の前記第1の部分において、前記基板の前記第2の面の側に電子回路の電子部品を形成する。
(f)前記第1の部分を介して形成され、ステップ(e)で形成された前記電子部品の第1の端子を、ステップ(c)で形成された前記第1の下部電極またはステップ(d)で形成された前記第2の上部電極に電気的に接続するように構成された第1の導電手段を供給し、ステップ(f)が発光ダイオードの所与のセットの前記第1の導電手段が発光ダイオードの他のセットの前記第1の導電手段から電気的に絶縁されるように実行される。
この製造方法のいくつかの好ましい非限定的な態様は以下の通りである。
ステップ(b)の前に、ステップ(f)の少なくとも一部が実施される。
ステップ(c)の後およびステップ(d)の後に、ステップ(f)の少なくとも一部が実施される。
ステップ(b)の後に、ステップ(e)の少なくとも一部が実施される。
ステップ(c)の後およびステップ(d)の後に、ステップ(e)の少なくとも一部が実施される。
ステップ(a)は前記第1の面と反対側の前記基板の前記厚さを減少させるステップ(h)を含み、前記基板はステップ(h)の後に、前記第1の面と反対側の第2の面を含み、ステップ(h)はステップ(e)の前に実施される。
この方法は、発光ダイオードの少なくとも1つのセットの前記第2の上部電極を覆う少なくとも1つのカラーコンバータを形成するステップ(i)を含み、ステップ(i)の後にステップ(e)の少なくとも一部が実施される。
前記第2の電極を覆う封入層を形成するステップ(g)を含み、ステップ(g)の後に前記ステップ(e)の少なくとも一部が実施される。
ステップ(e)が650℃未満の温度で実施される。
前記基板はモノリシックであり、前記電子部品の少なくとも一部を形成するための基材として機能するように構成された少なくとも1つの半導体材料によって構成され、前記方法は前記基板の前記第1の部分における前記基板の半導体材料から、前記少なくとも一部の前記電子部品を前記基板の前記第2の面の側面の側に形成するステップ(e)のサブステップ(e1)を含む。
前記第2の面は、ステップ(e)において自由表面である。
本発明は、非限定的な例として提供され、添付の図面に表される、本発明の特定の実施形態の以下の説明を使用して、より良く理解されるのであろう。
本発明による光電子装置の第1の実施形態の部分断面。 本発明による光電子装置の第1の実施形態の底面図。 本発明による光電子装置の第2の実施形態の、第2の上部電極の形成前の部分断面図。 本発明による光電子装置の第2の実施形態の、第2の上部電極の形成前の上面図。 図4の変形例。 本発明による光電子装置の第3の実施形態の部分断面図。 本発明による光電子装置の第3の実施形態の上面図。 第2および第3の実施形態で用いられる電子部品の配置の第1の例の部分断面図。 第1の実施形態で用いられる電子部品の第2の配置例を部分断面図。 光電子回路の一例を概略化したブロック図。
図面および以下の説明において、同じ参照番号は、同一または類似の要素を表す。さらに、異なる要素は図面の明確性を高めるために、一定の縮尺で表されていない。
第1の態様によれば、本発明は、基板11の厚さEに沿って互いに対向する第1の面12と第2の面13とを区切る基板11を備える光電子装置10に関する。別の態様によれば、本発明は、そのような光電子装置10を製造するための方法に関する。
図1及び図2は、光電子装置10の第1の実施形態を示す。図3~図5は光電子装置10の第2の実施形態に関し、図6および図7は、光電子装置10の第3の実施形態を表す。以下、これらの異なる実施形態について詳細に説明する。同様に、製造方法の異なる工程、ならびに製造方法の異なる実施形態については、後に詳述する。
光電子装置に関連して後述する実施形態は画像を表示するためのスクリーン又は画像を投影するための装置の供給を特に対象とする。
図1の第1の実施形態を参照すると、基板11は良好な電気伝導特性を有するように、例えばシリコン、好ましくは単結晶によって構成されるように、少なくとも部分的に導電性または高度にドープされた半導体材料に形成されてもよい。また、サファイアによって、さらにはIII-V族半導体材料、例えばGaNによって形成されてもよい。あるいは、それは「SOI(Silicon on Insulator)」または「SOI」タイプの基板から構成されてもよい。あるいは、後述するように、図3及び図6の第2及び第3の実施形態をそれぞれ参照して、基板11を半導体又は電気絶縁材料中に形成してもよい。一例では、図1、図3、図6、図8、図9に示すように、基板11はモノリシックであり、すなわち、一体に形成され、導電性材料によって互いに電気的に接続された幾つかの異なる基板のアセンブリによって形成されない。
好ましくは、基板11の第2の面13が図1、図3、図6、図8及び図9に示すような自由表面である。換言すれば、第2の面13は、ボックス23または電子回路16の電子部品の一部を形成する前にはそれによって覆われた層と直接接触していない。一例では、基板11がその外面、例えば第2の面13からその内部に形成された酸化物層によって自然に構成され、その後、周囲の空気と接触することができる。この同じ酸化物層は、基板11を保護または絶縁するために意図的に形成されてもよい。基板11の原子元素から形成されるこの酸化物層は「ボックス23または電子回路16の電子部品の一部の形成前に第2の面13がそれによって覆われる層と直接接触しない」という文言では、基板の表面に形成された酸化物層は基板11の一部であり、したがって、この酸化物層は直接接触によって基板11を覆う層として理解されるべきではないことを理解されたい。同じことが、基板に含まれる原子元素、例えばシリコン基板内のSiCから形成される任意の層に当てはまる。
表される全ての実施形態では、光電子装置10は、所与のセットDの発光ダイオードLEDが互いに電気的に関連する複数のセットDの発光ダイオードLEDを含む。発光ダイオードの各セットに関連するインデックスiは1からnの間で構成される自然数であり、ここで、nは発光ダイオードのセットの総数である。特に、各セットDは副画素を構成するものであり、この端部まで、基板11の第1の面12の側面に配置された複数の発光ダイオードLEDを含み、基板11の対応する第1の部分にわたっている。光電子装置10の各画素は、少なくとも2つの異なる光コンバータ、例えばそれぞれ異なる波長の3つの光、例えば青色光、緑色光および赤色光を介して直接または間接的に発光するように適合された少なくとも3つの副画素の組合せによって構成される。14で示される第1の部分は、基板11が導電性である特定の場合に発光ダイオードが形成される基板11の各第1の部分に対応する。14’で示される第1の部分は、基板11が半導体または電気絶縁性である特定の場合に発光ダイオードが形成される基板11の各第1の部分に対応する。
セットDの各々が含む発光ダイオードLEDの数は、例えば、発光ダイオードの寸法または画素化のために意図される解像度に従って変化してもよい。この数はセットごとに異なっていてもよく、例えば、1~1000の間に含まれる。上面図または底面図において各副画素によって占められる表面は、1ミクロン×1ミクロン~数ミリメータ、典型的には5~100ミクロンメータで変化し得る。
図1、図3および図6のそれぞれは限定的ではないが、3つの発光ダイオードLEDを含む第1のセットD、および3つの発光ダイオードLEDを含む第2のセットDのみを表す。これらの図には2つのセットDおよびDのみが存在し、これらは図1の第1の実施形態における2つの第1の部分14、14、または図3および図6の実施形態における14’、14’の存在のみを概略的に表し、これらの総数は実際にはセットDの数に等しい。
各発光ダイオードLEDは、第1のドープ部と、活性部と、第2のドープ部とを含む半導体素子を含む。半導体素子はマイクロメトリックまたはナノメトリック寸法に従って、2次元レイアウト(図示せず)または3次元的に表されるように配置されてもよい。好ましくは、各セットDの発光ダイオードLEDの半導体素子がワイヤ状、円錐状、または円錐台形状を有する。
以下の説明および図において、実施形態は、コア-シェル型三次元発光ダイオードLEDについて説明される。それにもかかわらず、これらの実施形態は、第1のドープ部、活性部および第2のドープ部が基板11の平面に対して横断方向に従って積層される軸構造を有する3次元発光ダイオードLEDに対して、無関係に実施されてもよい。
一般に、発光ダイオードLEDの各セットDは、また、このセットDの全ての発光ダイオードLEDの第1のドープ部と接触する第1の下部電極と、このセットDの全ての発光ダイオードLEDの全ての第2のドープ部と接触する第2の上部電極とを含む。
第2の上部電極は、第1の下部電極に対して電気的に絶縁されており、当該セットDの各発光ダイオードLEDの少なくとも1つの部分を覆い、発光ダイオードLEDと接触するように上部導電性電極層15を備える。
図示されるように、各発光ダイオードLEDは、第1の面12の平面に対して横方向に延在する、N型であろうとP型であろうと、第1のドープ部17を形成するワイヤ17と、ワイヤ17の少なくとも上部を覆うシェル18とを備える。シェル18は、数層の半導体材料、特にワイヤ17の少なくとも上部を覆う少なくとも1つの活性層、第2のドープ部を形成し活性層を覆う1つの中間層、および場合によっては中間層を覆う1つのリンク層の積み重ね、そして今度は上部導電性電極層15で覆うことができる。
例えば、ワイヤ17は少なくとも部分的に、主にIII-V族化合物、例えばIII-N族化合物からなる半導体材料から形成されてもよい。III族の例としては、ガリウム、インジウムまたはアルミニウムが挙げられる。III-N化合物の例は、GaN、AlN、InGaNまたはAlInGaNである。V族からの他の要素、例えば、リン、ヒ素またはアンチモンを使用することもできる。一般的に、III-V化合物中の元素は、異なるモル分率で組み合わせることができる。ワイヤ17は、ほとんどがII-VI族化合物からなる半導体材料から無差別に形成されてもよいことを強調しておく。ドーパントは、III-V族化合物の場合、II族からのP型ドーパント、例えばマグネシウム、亜鉛、カドミウムまたは水銀、IV族からのP型ドーパント、例えば炭素、またはIV族からのN型ドーパント、例えばケイ素、ゲルマニウム、セレン、硫黄、テルビウムまたはスズを含む群から選択することができる。
ワイヤ17の断面は、例えば、楕円形、円形または多角形(例えば、正方形、長方形、三角形、六角形)形状などの異なる形状を有することができる。
活性層は、発光ダイオードLEDから供給される放射線の大部分が放射される層である。それは、量子井戸のような電荷キャリアを閉じ込めるための手段を含むことができる。例えば、GaN層とInGaN層とを交互に配置して構成される。GaN層は、ドープされてもよい。また、活性層は、単一のInGaN層で構成されていてもよい。
中間層は、ワイヤ17がN型にドープされている場合にはP型にドープされ、ワイヤ17がP型にドープされている場合にはN型にドープされ、半導体層、またはP-N接合またはP-I-N接合の形成を可能にする半導体層の積層に対応することができる。
リンク層は、半導体層または半導体層の積層に対応してもよく、中間層と第2電極との間のオーム接触の形成を可能にする。
一般的に、発光ダイオードLEDの各セットDはまた、基板11の第1の部分14、14’に基板11の第2の面13の側面に形成された後述する電子回路16の電子部品と、第2の面13から少なくとも第1の面12まで基板11の第1の部分14、14’を貫通して形成され、電子部品の第1の端子を第1の電極または第2の電極に電気的に接続する第1の導電手段とを含む。
「基板11の第1の部分14、14’に形成される」ことによって、図1、図3、図6、図8及び図9に示すように、「基板の電気状態を少なくとも部分的に変更することによって、例えば基板11をより導電性にするかまたは他のものにすることによって、例えば基板11がドープされた場合にそのドーピングを異なるドーピングのタイプに変更するかまたは他のものにすることによって、ドーパントの濃度を変更することによって、基板11の第1の部分14、14’に形成される」ことを理解されたい。
発光ダイオードLEDの所与のセットDの第1の導電手段が、発光ダイオードLEDの他のセットDの第1の導電手段から電気的に絶縁されることを保証するように注意しなければならない。
第2の面13の側面、すなわち、光電子装置10の発光ダイオードLEDが配置される面とは反対側面の面上の電子部品の配置は第1の面12の側面の空間の浪費を回避し、それによって、必要に応じて、高い画素密度および優れた解像度を保証する。
電子部品は発光ダイオードLEDを担持した基板11上に直接的に得られ、それにより、従来技術のハイブリッド化技術の必要性がなくなり、コストを低減し、光電子装置10の製造をかなり単純化することができる。
種々の図1~図7の実施形態は特に、発光ダイオードLEDのセットD毎に、第1の下部電極及び第1の導電性手段が構成される方法で互いに異なる。
図1及び図2の実施形態では、基板11が発光ダイオードLEDの各セットDのレベルにおいて、導電性である基板11の第1の部分14が第1の下部電極及び導電手段の両方を構成するようになっている。基板11の第1の面12は本セットDの全ての発光ダイオードLEDの第1のドープ部と接触し、電子部品は第2の面13のレベルにおいて、基板11と接触することにより、電子部品の第1の端子と、本セットDの全ての発光ダイオードLEDの全ての第1のドープ部との間の電気的接続が、第1の部分14によって確保される。
この目的のために、特に、導電性又は高ドープ半導体である基板11に対して、電気抵抗率を金属の抵抗率に近い、好ましくは数Ω・cmよりも低い抵抗率まで下げるように設けられる。基板11は、濃度が5×1016atoms/cm~2×1020atoms/cmの間で構成され、しかも制限的ではなく、典型的には1×1019atoms/cm~2×1020atoms/cmの間の濃度のドーパントを有する高度にドープされた半導体基板であってもよい。光電子装置10の製造プロセスの開始時に、基板11は例えば、275ミクロン~1500ミクロンの間に含まれる厚さを有することができる。光電子装置10が製造されると、後でより詳細に説明する薄化ステップ(h)の後、基板11は「E」で示される、例えば、1~100ミクロンの厚さを有する。シリコン基板11の場合、ホウ素またはインジウムがP型ドーパントの例であり、リン、ヒ素またはアンチモンがN型ドーパントの例である。
図1および図2の実施形態では、基板11には、その厚さEを横切って、基板11の第1の面12から第2の面13まで延在し、発光ダイオードLEDのセットDに関連する基板11の第1の部分14を対で区切る電気絶縁要素19が埋め込まれる。基板11の第1の部分14は電気絶縁素子19によって互いに電気的に絶縁されており、実際には、発光ダイオードLEDの異なるセットDの第1の下部電極間の電気接点を回避するようになっている。
電気絶縁要素19は各々が基板11の厚さE全体にわたって延在し、電気絶縁材料、例えば酸化物、特に酸化シリコン、又は絶縁ポリマーで充填されたトレンチを含むことができる。あるいは、各トレンチの壁は絶縁層で覆われ、トレンチの残りの部分は半導体または導電性材料、例えば多結晶シリコンで充填される。別の変形例によれば、電気絶縁要素19は、基板11とは反対側の極性タイプでドープされた領域を含む。例えば、各トレンチは、1ミクロンよりも大きい幅を有する。2つの隣接するトレンチは、それらの間に対応する第1の部分14を区切る。図2に示すように、電気絶縁要素19は、基板11の横方向に従って方向付けられ、従って基板11の長手方向に沿って階段状に配置された第1の一連のこのようなトレンチと、基板11の長手方向に従って方向付けられ、したがって基板11の横方向に沿って階段状に配置されたこのようなトレンチの第2の一連のトレンチとを備える。これにより、基板11の平面内にあり、第2の平面13の側面に、発光ダイオードLEDの異なるセットDに関連するすべての電子構成要素の同一の分布を有する発光ダイオードLEDのセットのマトリクス状のレイアウトに到達することができる。
本明細書には、このような電気絶縁要素19は、基板11が半導体または電気絶縁材料で形成される第2および第3の実施形態による場合であっても、極めて実装可能であることが記載されている。
例えば、各ワイヤ17はワイヤ17の成長を促進する核形成パッド20からの成長によって得ることができ、各核形成パッド20は基板11の第1の部分14の第1の下部電極機能を保証するために、基板11の第1の面12に、順番に接触している。核形成パッド20の側壁および核形成パッド20で覆われていない第1の面12の領域を保護して、核形成パッド20の側壁上および核形成パッド20で覆われていない第1の表面12の領域上にワイヤ17が成長するのを防止するための処理が提供されてもよい。この処理は、核形成パッド20の側壁の上に、および各第1の部分14のレベルで、核形成パッド20で覆われていない第1の面12の領域の上に、絶縁層21を形成することを含むことができる。この結果に到達するための方法は絶縁層21に核形成パッド20を備えることを意図した場所に穴を設けて、絶縁層21によって区切られたこれらの穴に核形成パッド20を形成し、次いで核形成パッド20からワイヤ17の成長を達成することを含む。あるいは、核形成パッド20がまず絶縁層21で覆われる前に形成され、次いで、核形成パッド20の上方の絶縁層21に穴が形成されて、その後、ワイヤ17の成長を進行させることができるようになる。このように形成された絶縁層21は異なる第1の部分14のレベルで基板11の第1の面12を覆って電気的に絶縁することも可能であり、発光ダイオードLEDの各セットDについて、第2の上部電極に属する上部導電性電極層15に対して第1の下部電極が電気的に絶縁されている。
例えば、核形成パッド20を含む材料は、元素周期表のIV、VまたはVI族の遷移金属、またはIV、VまたはVI族の遷移金属の窒化物、炭化物またはホウ化物、またはこれらの化合物の組合せであってもよい。
絶縁層21は誘電体材料、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、またはダイヤモンドとすることができる。例えば、この絶縁層21は、5nm~800nmの間で構成される厚さを有する。
発光ダイオードLEDの少なくとも1つの部分をそれと接触するように覆う上部導電性電極層15は、有利にはそれによって覆われる発光ダイオードLEDによって放射される光に対して少なくとも部分的に透明な材料内に形成されてもよい。発光ダイオードLEDの各セットDのレベルにおけるこの材料の選択は、異なるセットDの発光ダイオードLEDによって放射される光の波長を考慮に入れることができる。
一般的に、上部導電性電極層15は、発光ダイオードLEDの活性層を偏光させ、発光ダイオードLEDが発する電磁放射の少なくとも1つの部分を通過させるようになっている。例えば、この層15の材料は、「酸化インジウムスズ」又は「ITO」、アルミニウム、ガリウム又はインジウムをドープした酸化亜鉛、又はグラフェンである。例えば、上部導電性電極層15は、5nm~200nmからなる厚さを有する。
さらに、発光ダイオードLEDの各セットDのレベルにおいて、第2の上部電極は上部導電性電極層15の少なくとも一部を覆い、このセットDの発光ダイオードLEDの周囲に配置された導電層22を備えることが好ましい。この導電層22は例えば、アルミニウム、銅、金、ルテニウム、または銀からなる金属層、または、例えば、チタン-アルミニウム、シリコン-アルミニウム、チタン-ニッケル-銀、銅、または亜鉛などの金属層の積層に対応することが好ましい。発光ダイオードLEDの間にのみ存在するこのような導電層22は、電流が流れるときの抵抗損失を低減することを可能にする。また、発光ダイオードLEDが発光した光線を基板11の方向に外部に向けて送り返す反射板の役割も果たす。
図1~図7の3つの実施形態の各々において、各電子部品はその第1端子とは別個に絶縁された第2端子を含み、光電子装置10は基板11と交差し、複数組の発光ダイオードLEDの電子部品の第2端子を、第1電極及び第2電極の間の他の1つ、すなわち、前述の第1導電手段に接続されていない電極に接続する第2導電性手段を含む。特に、第2の導電性手段は、基板11の第1の部分14、14’の外側で、基板11の第2の面13の上に少なくとも部分的に形成される。特に、第2導電手段は、基板11の第1の面12から第2の面13に延びる、発光ダイオードのセットDのすべてに関連する第1の部分14の外側に形成された導電性要素24を含んでもよい。導電性要素24は発光ダイオードLEDの各セットDの第1の導電手段が発光ダイオードLEDの前記セットDの第1の下部電極と接触している場合には発光ダイオードLEDのセットDの第2の上部電極に、発光ダイオードLEDの各セットDの第1の導電手段が発光ダイオードの前記セットD(LED)の第2の上部電極と接触している場合には発光ダイオードLEDのセットDの第1の下部電極に電気的に接続される。
このような導電性要素24の存在は、基板11の第2の面13の側面に配置された適切な導電層30を介して、電子部品の第2の端子を相互に接続することを可能にするのに有利である。さらに、各々が発光ダイオードLEDの1つまたはいくつかのセットDの第2の上部電極と接触するいくつかの導電性要素24の配置の場合、基板11の第2の面13の側面に配置されたコネクタによって、導電層30を介して、これらの第2の上部電極を互いに接続し、導電性要素24を互いに接続することが可能である。このことは、光電子装置10の全ての発光ダイオードLEDに共通する第2の上部電極を製造する必要性を取り除くことを有利にすることができる。例えば、平面形状の発光ダイオードLEDを仮定すると、それらの全てを不透明な金属アノードで覆わなければならないことを回避することが可能になる。逆に、平面発光ダイオードLEDの周囲にそれぞれ配置され、第2の面13の側の導電性要素24及び導電層30を介して互いに接続されたいくつかの部分に一つのアノードを設けることができる。
したがって、第2の導電手段は、導電性要素24および導電層30の少なくとも1つの組合せによって構成されることを理解されたい。
図1及び図2の第1の実施形態では、導電性要素24の各々が、発光ダイオードLEDが形成されている第1の部分14とは別個の基板11の一部によって形成され、前述の電気絶縁要素19によって区切られている。基板11の導電性要素24は互いに電気的に絶縁されており、電気絶縁要素19を構成するトレンチの適切な配置によって、基板11の異なる第1の部分14に対して絶縁されている。発光ダイオードLEDの各セットDの第1の下部電極がこのセットDの第1の導電手段と接しているこの第1の実施形態では、両方とも、具体的には先に説明したように、このセットDの対応する第1の部分14によって構成されており、発光ダイオードLEDの各セットDの第2の上部電極は対応する導電性要素24に電気的に接続されている。より具体的には、導電性要素24が絶縁層21及び上部導電性電極層15に形成された穴を介して導電層22と接触している。図1において、導電性要素24と導電性である第1の部分14との間の導電層30を介した電気接触を回避するために、電気絶縁層37が、電気絶縁要素19を補完するものとして電気絶縁を確実にするように適切な方法で構成される。
図1および図2の実施形態とは異なり、図3~図5および図6~図7をそれぞれ参照する以下の2つの実施形態は、発光ダイオードLEDのセットD毎に、第1の下部電極および第1の導電部が、基板11自身以外の手段によって得られるようになっている。実際に、図3~図7では、第1および第2の電極のうちの1つをこのセットDの電子部品の第1の端子に接続する発光ダイオードLEDの所与のセットDの第1の導電手段が基板11から電気的に絶縁され、第2の面13から基板11の第1の面12まで延在し、第1の導電手段が接続される電極に電気的に接続される導電性ビア25を備える。
図3~図7の2つの実施形態では図1および図2の実施形態とは対照的に、基板11は絶縁材料内、または低濃度にドープされた半導体材料内に形成されることが有利であり、これは後者がトランジスタを含む場合に、特に、その中に導電チャンネルを有するトランジスタを製造するために、電子部品の形成をかなり容易にするという利点を有する。実際に、このようなトランジスタの製造は図1および図2の第1の実施形態の場合と同様に、導電性または高ドープの半導体基板11によって非常に微細になるのであろう。
発光ダイオードLEDが基板11と直接電気的に接触している図1および図2の第1の実施形態とは異なり、図3~図7の2つの実施形態のそれぞれは、発光ダイオードLEDの各セットDについて、基板11の第1の面12の上に直接的または間接的に形成され、このセットDのすべての発光ダイオードLEDの第1のドープ部と接触している少なくとも1つの下部導電性電極層26を備える第1の下部電極を提供する。
下部導電性電極層26は連続しておらず、逆に、発光ダイオードLEDの異なるセットDの他の1つの下部電極の絶縁を互いに対して保証し、ビア25を介して電子部品16の第1端子への電極の電気的接続を可能にするパターンを有する。
図3及び図6に表わすように、電気絶縁層27を基板11と下部導電性電極層26との間に介在させることができる。特に、電気絶縁層27は、下部導電性電極層26と同様の理由でパターンを有する。電気絶縁層27は基板11の第1の面12の上に形成され、下部導電性電極層26はここでは電気絶縁層27の上に形成される。
例えば、各ビア25は、基板11の厚さE全体にわたって形成され、その面12、13の両方に開口する貫通路の配置によって得られる。次いで、この貫通路は、例えば高度にドープされた多結晶シリコンのような適切な導電性材料で満たされる。おそらく、貫通路の壁はそれと交差する基板11に対してビア25を電気的に絶縁するために、例えばシリコン酸化物のような絶縁材料で予めライニングされていてもよい。あるいは、基板11を局所的に導電性にするイオン注入によってビア25を形成することも可能である。
好ましくは発光ダイオードLEDの各セットDのレベルにおいて、下部導電性電極層26は発光ダイオードLEDの半導体素子の前記材料上に成長するように構成された材料中に形成された核形成層または核形成層の積層を含む。
例えば、核形成層を構成する材料は、元素周期表のIV、VまたはVI族の遷移金属の窒化物、炭化物またはホウ化物、あるいはこれらの化合物の組合せであってもよい。例として、核形成層は窒化アルミニウム、酸化アルミニウム、ホウ素、窒化ホウ素、チタン、窒化チタン、窒化タンタル、窒化タンタル、ハフニウム、窒化ハフニウム、ニオブ、窒化ニオブ、ジルコニウム、ホウ化ジルコニウム、窒化ジルコニウム、窒化ケイ素、炭化ケイ素、窒化タンタルおよび炭化物、またはMgの形態の窒化マグネシウム(ここで、xは約3に等しく、yは約2に等しい)、例えば、Mgの形態の窒化マグネシウムから作製され得る。核形成層は、成長することを意図した半導体素子と同じタイプの導電率でドープされてもよく、例えば1nm~200nmからなる(好ましくは10nm~50nmからなる)厚さを有する。核形成層は、合金によって、または上記のリストに記載された1つまたは複数の材料の積層によって構成されてもよい。
光電子装置10はさらに、図3及び図6の各実施形態において、第一の下部電極と第二の上部電極とを互いに絶縁するために、下部導電性電極層26の上に形成され、下部導電性電極層26と上部導電性電極層15との間に介在される絶縁層28を含む。
絶縁層28は、少なくとも1つの核形成層を覆う第1の中間絶縁層を含んでもよい。それは、ダイオードLEDの第1のドープ部のエピタキシャル成長を可能にする成長マスクを、核形成表面に局所的に通じる開口を介して形成する。また、第1の下部電極と第2の上部電極との間の電気絶縁性の確保にも関与する。第1の中間絶縁層は、例えば酸化ケイ素(例えばSiO)または窒化ケイ素(例えばSiまたはSiN)、または酸窒化ケイ素、酸化アルミニウム(例えばAl)または酸化ハフニウム(例えばHfO)などの1つまたは複数の誘電体材料で作られる。第1の中間絶縁層の厚さは、5nm~1μm、好ましくは20nm~500nm、例えば約100nmであってもよい。
絶縁層28はさらに、第1の下部電極を覆い、第1の下部電極と第2の上部電極との間の電気絶縁の確保に参加する第2の中間絶縁層を含んでもよい。また、第1中間絶縁層によって形成された成長マスクを覆ってもよい。それは、シェル18に含まれる第2のドープされた部分の下部と接触することができる。第2の中間絶縁層は例えば、酸化シリコン(例えば、SiO)または窒化シリコン(例えば、Si3N4またはSiN)、または酸窒化シリコン、酸化アルミニウム(例えば、Al)または酸化ハフニウム(例えば、HfO)などの、成長マスクの誘電体材料と同一または異なる誘電体材料から作製されてもよい。第2の中間絶縁層の厚さは、5nm~1μm、好ましくは20nm~500nm、例えば約100nmであってもよい。
図3~図5に示される第2の実施形態を参照すると、発光ダイオードLEDのすべてのセットDの第2の上部電極は、互いに電気的に接続され、第2の導電手段を介して電子部品の第2の端子に接続されるために、導電性要素24の1つと電気的に接触する一方、発光ダイオードLEDのすべてのセットDのすべての第1の下部電極は互いに絶縁され、対応する第1の導電手段(すなわち、この例ではビア25)を介して対応する電子部品の第1の端子とそれぞれ接触する。
ダイオードが、コアがN型にドープされ、シェルがP型にドープされたコア-シェル型である場合には、発光ダイオードLEDのセットDは回路16の電子部品の第2端子に接続された共通のアノードを有し、発光ダイオードLEDのセットDの個々のカソードは、回路16の電子部品の第1端子にそれぞれ接続される。逆に、ダイオードが、コアがP型にドープされ、シェルがN型にドープされたコア-シェル型である場合には、発光ダイオードLEDのセットDが回路16の電子部品の第2端子に接続された共通のカソードを有し、発光ダイオードLEDのセットDの個々のアノードは回路16の電子部品の第1端子にそれぞれ接続される。
図3の構成では、導電性要素24の各々がビア25と同様の方法で基板11を貫通して形成されたビアによって形成される。導電性要素24は互いに電気的に絶縁されており、基板11の異なる第1の部分14’に対して、また異なるビア25に対して絶縁されている。発光ダイオードLEDの各セットDの第1の下部電極がこのセットDの第1の導電手段(すなわち、ここでは対応するビア25)と接しているこの第2の実施形態では、発光ダイオードLEDの各セットDの第2の上部電極が対応する導電性要素24に電気的に接続される。より具体的には導電性要素24が上部導電性電極層15、絶縁層28、下部導電性電極層26及び電気絶縁層27によって形成される積層体の厚さ全体に形成される穴を介して導電層22と接触しており、この穴は基板11の第1の面12上に開口している。
図3~図5の第2の実施形態とは対照的に、図6および図7に表される第3の実施形態を参照すると、発光ダイオードLEDのすべてのセットDの第1の下部電極は、互いに電気的に接続され、第2の導電性手段を介して電子部品の第2の端子に接続されるために、導電性要素24の1つと電気的に接触する一方、発光ダイオードLEDのすべてのセットDのすべての第2の上部電極は互いに絶縁され、対応する第1の導電性手段(すなわち、この場合、ビア25)を介して対応する電子部品の第1の端子とそれぞれ接触する。
ダイオードが、コアがN型にドープされ、シェルがP型にドープされたコア-シェル型である場合には、発光ダイオードLEDのセットDは回路16の電子部品の第2端子に接続された共通のカソードを有し、発光ダイオードLEDのセットDの個々のアノードは、回路16の電子部品の第1端子にそれぞれ接続される。逆に、ダイオードが、コアがP型にドープされ、シェルがN型にドープされたコア-シェル型である場合には、発光ダイオードLEDのセットDが回路16の電子部品の第2端子に接続された共通のアノードを有し、発光ダイオードLEDのセットDの個々のカソードは回路16の電子部品の第1端子にそれぞれ接続される。
図6の構成では、導電性要素24の各々がビア24と同じ方法で形成されたビアによって基板11を介して形成される。基板11の導電性要素24は互いに電気的に絶縁されており、基板11の異なる第1の部分14’に対して、また異なるビア25に対して絶縁されている。発光ダイオードLEDの各セットDの第2の上部電極がこのセットDの第1の導電手段(すなわち、この場合、対応するビア25)に接するこの第3の実施形態では、発光ダイオードLEDの各セットDの第1の下部電極は、対応する導電性要素24に電気的に接続される。より具体的には導電性要素24が電気絶縁層27の厚さと交差する穴を介して下部導電性電極層26と接触し、この穴は基板11の第1の面12上に開口する。
図4および図7は、発光ダイオードLEDの各セットDについて、第2の面13の側面に配置された電子部品の第1の端子と、第1の面12の側面に配置された第1および第2の電極のうちの一方とを接続する第1の導電手段(ここではビア25)が各副画素のコーナー部に配置されてもよいことを示す。対照的に、図5はこの第1の導電性手段(すなわち、この場合、ビア25)が代替的に、それぞれの副画素の中心に配置され得ることを示す。より良い理解のために、図4及び図5に関する特別な特徴はそれらのそれぞれが、第2の上部電極の形成前、さらには絶縁層28の形成前の状況を示す点にある。反対に、図7は第2の上部電極の形成後の状況を示しており、これらは、実際には発光ダイオードLEDの異なるセットDに共通するカソード(第1の下部電極によって構成される)であるため、別個となる。
図8は基板11が半導体又は電気的に絶縁性である特定の場合において、典型的には例えばケイ化チタン、ケイ化コバルト、ケイ化ニッケル、ケイ化白金、またはケイ化タングステンなどのケイ化物で作られ、ビア25をドレイン33に接続する接続部35の形成によって、後面13に配置された電子部品を構成するトランジスタのビア25とドレイン33との間の接続を達成することが可能な方法を詳細に示す。このトランジスタは基板11の厚さE内に、発光ダイオードLEDが配置される第1の面12とは反対側の第2の面13の側に、少なくとも部分的に、または好ましくは全体的に、第2の面13の側の基板11に形成されたボックス23内に収容されることによって、非常に有利に含まれ、このボックス23は電子部品を形成するステップの実行を容易にするために、基板11の外側に開口する。トランジスタはまた、ゲート32、ソース31、および絶縁ボックス36を備え、制御電子回路を構成する他の電子部品に接続されてもよい。絶縁ボックス36は、1×1016atoms/cm~3×1017atoms/cmの間にドープされた材料によって形成される。ソース31とドレイン33も、典型的には1×1018atoms/cm~2×1020atoms/cmの間にドープされている。前記トランジスタのドレイン33および絶縁ボックス36は、絶縁トレンチ34(一般にSTI(Shallow Trench Isolation)と呼ばれる)によってビア25から絶縁されてもよい。この場合、前記トランジスタのドレイン33とビア25との間の電気的接続を可能にするように、ケイ化合物はSTIを覆う。ゲート長は、許容可能な漏洩レベルに従って決定され得る。ゲート幅は、許容可能な電流に従って決定することができる。例えば、ゲート幅は30ミクロンのステップを有する副画素に40μAの電流を流すように、1ミクロンよりも小さい。第2の面13の側面上の個々の電子回路を封入することを意図した絶縁体の厚さは、許容可能なフィールド値に従って決定され得る。
対照的に、基板11が導電性である特定の場合において、図9は、接続部35と基板11との間の接続再開要素38の存在を示す。
好ましくは、光電子装置10は、それらを保護するために、第2の上部電極の上に形成され、基板11と反対側の発光ダイオードLEDの全てを覆う封入層29を含む。好ましくは、封入層29が構造全体を覆うように形成される。封入層29の材料は透明であってもよい。
光電子装置10は、封入層29又は後者に配置された、表示されない1つ又は複数のカラーコンバータを含むことができる。発光ダイオードLEDによって放射される光の色を変換するために、所与のカラーコンバータを、発光ダイオードLEDのセットDの上方に垂直に配置してもよい。例えば、所与の副画素を構成する発光ダイオードLEDのセットDは青色を本質的に発光するように構成された発光ダイオードLEDを含み、このセットDに関連する色変換器は次に、この青色を赤色に変換するか、または基板11とは反対側の上面を通って光電子装置10から発光されることを意図した緑色に変換することに役立つ。
一般的に、光電子装置10は互いに接続された別個の素子電子回路40を含む光電子回路40を含み、各素子電子回路40は以下を含む:
発光ダイオードLEDのセットDのうちの1つと、
基板11の第2の面13の側面に配置され、発光ダイオードのこのセットの発光ダイオードLEDの制御を確実にする制御電子回路16と、前記制御電子回路16の一体部分を形成する発光ダイオードのこのセットの電子部品。
特に、発光ダイオードのセットDの発光ダイオードLEDの制御電子回路16は、次の機能のうちの少なくとも1つを満たすように構成される:このセットの発光ダイオードの電源の制御、静電気放電に対するこのセットの発光ダイオードの保護、メモリ、このセットの発光ダイオードの温度の検出。各制御電子回路16の性質及び設計は、本文書に記載されている原則の適用分野に関して制限的ではない。
例えば、電子部品は、ダイオード、ツェナーダイオード、アバランシェダイオード、バイポーラトランジスタ、金属-酸化物-半導体電界効果トランジスタ、抵抗器、金属-酸化物-半導体コンデンサ、金属-絶縁体-金属コンデンサ、サイリスタ、バラクタ、揮発性メモリおよび不揮発性メモリを含む群から選択される。
光電子装置10の厚さEに沿ったバルクを低減するために、基板11は好ましくは基板11の各第1の部分14のレベルで、第2の面13に形成された、基板11の導電型と反対の導電型を有するボックス23を区切り、電子部品は基板11と直接接触するように、このボックス23内に形成される。「逆の導電型」によって、ボックス23は、基板11の導電型に関して変更された導電型を有することを理解されたい。ボックス23内に収容された電子部品は少なくとも部分的に、好ましくは全体的に、基板11の厚さE内に収容される。一例において、ボックス23は基板11の第2の面13に形成されており、電子部品は基板11の一部と一体の部分を形成するように、ボックス23の少なくとも一部に形成されている。
関連分野で「TFT」という名称で知られている薄膜トランジスタ、または「有機薄膜トランジスタ」を表す「OTFT」型の薄膜トランジスタからなる電子部品を提供することが可能である。OTFT型トランジスタの利点はサブミクロンのゲート長を有し、約10MHzでのスイッチングを可能にするために、寄生容量が制限された非常に小さな画素の配置と両立することである。別の利点は、それらが非常に低い温度、典型的には約60℃で製造され得ることである。追加の利点は、基板11を電子回路支持体として使用する必要がないことである。
図10はリーダに対する全体的な理解を明確にするために、光電子回路40の一例を概略的に示しており、特定の場合には、2つの別個の素電子回路40、40が互いに接続されている。素電子回路40は、発光ダイオードLED1のセットD1と、発光ダイオードLED1のこのセットD1の発光ダイオードLED1の制御を保証する制御電子回路16とを備える。制御電子回路16は、制御電子回路16の一体部分をなす発光ダイオードLEDの基板11とこのセットDの電子部品の第2の面13の側面に配置されている。素電子回路40は、発光ダイオードLEDのセットDと、発光ダイオードLEDのこのセットDの発光ダイオードLEDの制御を確実にする制御電子回路16とを含む。この制御電子回路16は発光ダイオードLEDの基板11及びこのセットD2の電子部品の第2の面13の側面に配置されており、制御電子回路16の一体部分を形成している。第1の部分14、14’を介して形成されるセットD(例えば、基板11が導電性である場合には第1の部分14に、または基板11が半導体または電気絶縁性である場合にはビア25に対応する)に関連する第1の導電手段は、ダイオードLEDの第1および第2の電極のうちの1つを電子回路16の電子部品の第1の端子に電気的に接続することを保証する。導電性要素24と導電層30との組合せにより構成される第2の導電手段は、ダイオードLEDの第1及び第2の電極のうち他方の一方を電子回路16の電子部品の第2の端子に接続する。第1の部分14、14’を介して形成されるセットD(例えば、基板11が導電性である場合には第1の部分14に、または基板11が半導体または電気絶縁性である場合にはビア25に対応する)に関連する第1の導電手段は、ダイオードLEDの第1および第2の電極のうちの1つを電子回路16の電子部品の第1の端子に電気的に接続することを保証する。導電性要素24と導電層30との組合せによって構成される第2の導電手段は、ダイオードLEDの第1および第2の電極のうちの他方を電子回路16の電子部品の第2の端子に接続する。電子回路16、16の電子部品の第2の端子は、第2の導電手段を介して互いに接続されている。電子回路16、16は、パイロットユニット41及び電源42に接続されている。
光電子装置10を製造するための方法の一実施形態は、必ずしも連続的ではない以下のステップを含むことができる:
(a)基板11の厚さEに沿って第1の面12及び互いに反対側の第2の面13を区切る基板11を設けること;
(b) 所与のセットDの発光ダイオードLEDが互いに電気的に関連付けられている発光ダイオードLEDの複数のセットDを形成し、ステップ(b)の間に、発光ダイオードLEDの各セットDの形成して、基板11の対応する第1の部分14、14’の上の基板11の第1の面12の側面に複数の発光ダイオードLEDを形成し、各発光ダイオードLEDの形成は、第1のドープ部、活性部、および第2のドープ部を含む半導体素子を形成するステップを含む;
(c)発光ダイオードLEDの各セットDに対して、このセットDの全ての発光ダイオードLEDの第1のドープされた部分と接触する第1の下部電極を形成する;
(d)発光ダイオードLEDの各セットDに対して、このセットDの全ての発光ダイオードLEDの第2のドープ部と接触する第2の上部電極を形成し、第2の上部電極は第1の下部電極に対して電気的に絶縁され、各発光ダイオードLEDと接触するように、このセットDの各発光ダイオードLEDの少なくとも一部を覆う上部導電性電極層15を形成するステップを含む;
(e)基板11の第1の部分14、14’における電子回路16の電子部品の形成、基板11の第2の面13の側面;
(f)第1の部分14、14’を介して形成され、ステップ(e)で形成された電子部品の第1の端子を、ステップ(c)で形成された第1の下部電極またはステップ(d)で形成された第2の上部電極に電気的に接続することを可能にする第1の導電手段を供給し、ステップ(f)は、発光ダイオードLEDの所与のセットDの第1の導電手段が発光ダイオードLEDの他のセットDの第1の導電手段から電気的に絶縁されるように実行される。
先の説明から生じるように、図1および図2の第1の実施形態では、ステップ(f)は、基板11が導電性または高度にドープされた半導体であるステップ(a)と、発光ダイオードLEDの第1のドープ部が基板11の第1の面12上に形成されるステップ(b)と、基板11の第1の部分14、14’を対で画定する電気絶縁要素19を形成するステップの実施との組合せからなることができる。
特に、電気絶縁素子19を形成するステップは各電気絶縁素子19に対して、基板11内の開口(例えば、前述のようなトレンチの形態)をエッチングするステップを含み得る。開口部は、任意の公知の技術、例えば反応性イオンエッチングによって形成することができる。開口部の深さは、厳密には後述する薄化ステップ(h)後の基板11の意図する厚さEよりも大きい。その後、電気絶縁要素19を形成するステップは、先にエッチングされた開口部を、電気絶縁性充填材料、例えば酸化物、特に酸化シリコン、又は絶縁性ポリマーで充填するステップを含むことができる。あるいは、各エッチングされた開口部の壁だけを絶縁層で覆うように設けることも可能であり、トレンチの残りはその後に半導体または導電性材料、例えば多結晶シリコンで充填される。
さらに、前述のように電気絶縁要素19を形成することによって、第2の部分24の形成を達成することが可能である。
あるいは図3~図5の第2実施形態では前述した説明から生じるように、ステップ(f)はステップ(c)で形成された第1下部分電極と接触するようにLEDの第1ドープ部を形成したステップ(b)と、ステップ(c)で形成された第1下部分電極と接触するようにビア25を形成したステップ(c)との組合せで構成してもよい。
あるいは先の説明から生じるように、図6および図7の第3実施形態において、ステップ(f)はステップ(d)で形成された第2上部分電極と接触するように発光ダイオードLEDの第2ドープ部を形成するステップ(b)と、ステップ(d)で形成された第2上部分電極と接触するビア25の形成ステップ(d)との組合せで構成されていてもよい。
ビア25を形成するステップは、当業者に知られている任意の技術に従って実行することができる。例えば、ビア25を形成するステップはビア25毎に、基板11に形成された貫通路を形成するステップを含む。この通路は、任意の公知の技術によって形成され得る。なお、通路の深さは、薄化ステップ(h)後の基板11の意図する厚さEよりも厳密に大きい。その後、ビア25を形成するステップは、例えば高ドープの多結晶シリコンのような適切な導電性材料で通路を充填するステップを含むことができる。あるいは、これと交差している基板11に対してビア25を電気的に絶縁するために、例えば酸化シリコンなどの絶縁材料であらかじめ通路の壁面を被覆するものを設けることができる。
ステップ(f)の実施のために、ビア25を形成するステップまたは電気絶縁要素19を形成するステップはステップ(b)の前に少なくとも部分的に、またはステップ(c)の後およびステップ(d)の後に少なくとも部分的に実行されてもよい。
好ましくは、ステップ(e)が特に、発光ダイオードLEDの半導体素子の成長に関連する熱的制約のために、ステップ(b)の少なくとも部分的に後に実施される。
好ましくは、ステップ(e)が第1および第2の電極を形成するステップが以前に形成された電子部品を劣化させることを回避するために、ステップ(c)の後およびステップ(d)の後に少なくとも部分的に実施される。
先に示したように、ステップ(a)は、第1の面12と反対側の基板11の厚さを減少させることからなるステップ(h)を含んでもよく、基板11はこのステップ(h)の後に、第1の面12と反対側の第2の面13を画定する。言い換えると、基板11が実際に厚さEを有するのは、ステップ(h)の後である。ステップ(h)が機械的及び/又は化学的プロセスと、それに続く可能性のある研磨とによって、任意の既知の技術に従って実行されてもよい。好ましくは、ステップ(h)がステップ(e)の後に実施される。
ステップ(e)は、第2の面13にボックス23を形成するステップと、その後、前に形成されたボックス23に電子部品を形成するステップとを含むことができる。
この方法は、発光ダイオードLEDの少なくとも1つのセットDの第二の上部電極を覆う少なくとも1つのカラーコンバータを形成するステップ(i)を含むことができる。ステップ(i)は、ステップ(h)の前に少なくとも部分的に実行されてもよく、永久CCMの上部に基板の接合を可能にする。あるいは、ステップ(i)が熱履歴(Thermal Budget)を増加させることができるように、ステップ(h)の後に少なくとも部分的に実行されてもよい。
好ましくは、基板11の第1の部分14、14’において、基板11の第2の面13の側面に電子部品を形成するステップは前に形成された電子部品を劣化させる色変換器の形成を回避するために、ステップ(i)の後に少なくとも部分的に実行される。
第2の上部電極を覆う封入層29を形成することからなる任意のステップ(g)は、ステップ(e)の前に少なくとも部分的に実行されることが好ましい。
基板11がモノリシックであり、電子回路16の電子部品の少なくとも1つの部分の形成において基材として働くように適合された少なくとも1つの半導体材料によって構成される好ましい例では、本方法が有利には基板11の第1の部分14、14’における基板11の半導体材料から、基板11の第2の面13の側面に、電子回路16の前記電子部品の少なくとも1つの部分を形成するステップ(e)のサブステップ(e1)を含む。
一例では、電子回路16の前記電子部品の少なくとも1つの部分が活性部である。
この方法の一例では、第2の面13がステップ(e)において自由表面である。
電子部品はいわゆる「コールド」プロセスによって形成されてもよく、すなわち、ステップ(e)は650℃より低い温度で行われる。典型的には、ステップ(e)に必要な操作が250℃~650℃、典型的には約450℃の間に含まれる温度で実施されてもよく、ステップ(b)で以前に形成された発光ダイオードLEDの活性部を損傷することを回避する。電子部品はモノリシックCMOS(「相補型金属酸化物半導体」を示す)技術から、あるいはTFT技術から、あるいはハイブリッドから想起されたプロセスによって形成することができる。電子部品はまた、ステップ(e)に必要な操作がほぼ周囲温度、典型的には60℃の範囲で実施され得るように、OTFT型であってもよい。

Claims (14)

  1. 互いに対向する第1の面(12)および第2の面(13)を有するモノリシックな基板(11)と、互いに電気的に関連付けられた複数の発光ダイオード(LED)を有する複数の発光ダイオードを有するセット(D)とを含む光電子装置(10)であって、
    前記セット(D)のそれぞれは、
    前記基板(11)の対応する第1の部分(14、14’)の前記第1の面(12)の上に配置された第1のドープ部と、活性部と、第2のドープ部とを含む半導体素子を含む複数の発光ダイオード(LED)と、
    前記セット(D)の全ての前記発光ダイオード(LED)の前記第1のドープ部と接触する第1の下部電極と、
    前記セット(D)の全ての前記発光ダイオード(LED)の前記第2のドープ部と接触する第2の上部電極であって、前記第1の面(12)および前記第1の下部電極に対して電気的に絶縁され、前記セット(D)の各発光ダイオード(LED)の少なくとも一部を覆う上部導電性電極層(15)を備える、第2の上部電極と、
    前記基板(11)の前記第1の部分(14,14’)の前記第2の面(13)の側に形成され、第1の端子及び前記第1の端子とは別個の絶縁された第2の端子を有する電子回路(16)の電子部品と、
    前記第1の部分(14、14’)に形成され、前記電子部品の前記第1の端子を前記第1の下部電極および第2の上部電極のうちの一方に電気的に接続し、異なる前記セット(D)の第1の導電手段から電気的に絶縁されている第1の導電手段と
    複数の前記セットの前記電子部品の前記第2の端子を前記第1の下部電極および第2の上部電極のうちの他方に電気的に接続する第2の導電手段とを含み、
    前記基板(11)は、前記電子部品の少なくとも一部を形成するための基材として機能するように適合された少なくとも1つの半導体材料によって構成され、
    前記電子部品の少なくとも一部は、前記基板(11)の前記第1の部分(14、14’)の前記第2の面(13)の側において前記基板(11)の半導体材料から形成される光電子装置(10)。
  2. 前記基板(11)の各第1の部分(14、14')は、前記第2の面(13)の側に、前記基板(11)の他の部分とは反対の導電型を有するボックス(23)を有し、
    前記電子部品は、前記基板(11)と直接接続されるように、前記ボックス(23)内に部分的に形成されていることを特徴とする請求項1に記載の光電子装置(10)。
  3. 前記電子部品の少なくとも一部は、活性部であることを特徴とする請求項1または請求項2に記載の光電子装置(10)。
  4. 前記第2の導電手段(24、30)は、全ての前記セット(D)に関連する前記第1の部分(14、14’)の外側において、前記第1の面(12)から前記第2の面(13)まで延在することによって前記基材(11)を横切る導電性要素(24)と、前記第2の面(13)の側に配置された導電層(30)とを備えることを特徴とする請求項1~3のいずれか1項に記載の光電子装置(10)。
  5. 前記光電子装置(10)は互いに接続された別個の素子電子回路(40)を含む光電子回路(40)を備え、前記各素子電子回路(40)は、一方において、前記セット(D)のうちの1つと、他方において、当該セット(D)の発光ダイオード(LED)の制御を確実にする制御電子回路(16)とを備え、当該制御電子回路(16)は前記基板(11)の前記第2の面(13)の側に配置され、発光ダイオード(LED)の当該セット(D)の前記電子部品は前記制御電子回路(16)の一体部分を形成することを特徴とする、請求項1~のいずれか1項に記載の光電子装置。
  6. 各前記セット(D)の前記発光ダイオード(LED)の前記半導体素子が、ワイヤ状、円錐状または円錐台形状を有することを特徴とする、請求項1~のいずれか1項に記載の光電子装置(10)。
  7. 発光ダイオード(LED)の各セット(D)において、前記基板(11)の前記第1の部分(14)が前記第1の下部電極および前記第1の導電手段を構成し、前記基板(11)の前記第1の面(12)が当該セット(D)の全ての前記発光ダイオード(LED)の前記第1のドープ部と接触し、前記電子部品の前記第2の面(13)において当該電子部品が前記基板(11)と接触し、前記電子部品の前記第1の端子と当該セット(D)の全ての前記発光ダイオード(LED)の前記第1のドープ部との間の電気的接続が前記第1の部分(14)によって保証されることを特徴とする請求項1~のいずれか1項に記載の光電子装置(10)。
  8. 前記第1の下部電極および第2の上部電極のうちの一方を前記セット(D)の前記電子部品の前記第1の端子に接続する前記第1の導電手段は、前記基板(11)から電気的に絶縁され、前記基板(11)において前記第2の面(13)から前記第1の面(12)まで延在し、前記第1の導電手段が接続される前記電極に電気的に接続される導電性ビア(25)を備えることを特徴とする請求項1~のいずれか1項に記載の光電子装置(10)。
  9. 各前記セット(D)に対して、前記第1の下部電極は、前記基板(11)の前記第1の面(12)上に形成され、前記セット(D)の全ての前記発光ダイオード(LED)の前記第1のドープ部と接触する少なくとも1つの下部導電性電極層(26)を備えることを特徴とする請求項1~のいずれか1項に記載の光電子装置(10)。
  10. (a)互いに対向する第1の面(12)および第2の面(13)を有するモノリシックな基板(11)を提供するステップと、
    (b)複数のセット(D)に含まれる、互いに関連付けられている複数の発光ダイオード(LED)を形成するステップであって、基板(11)の対応する第1の部分(14、14’)の前記第1の面(12)の側に、第1のドープ部、活性部、および第2のドープ部を含む半導体素子を形成するステップと、
    (c)各前記セット(D)について、当該セット(D)の全ての前記発光ダイオード(LED)の前記第1のドープ部と接触する第1の下部電極を形成するステップと、
    (d)各前記セット(D)について、当該セット(D)の全ての前記発光ダイオード(LED)の前記第2のドープ部と接触する第2の上部電極を形成し、前記第2の上部電極は第1の面(12)および前記第1の下部電極に対して電気的に絶縁され、各発光ダイオード(LED)と接触するように当該セット(D)の各発光ダイオード(LED)の少なくとも一部を覆う上部導電性電極層(15)を形成するステップと、
    (e)それぞれの前記セットについて、前記基板(11)の対応する前記第1の部分(14、14’)において、前記基板(11)の前記第2の面(13)の側に、第1の端子及び前記第1の端子とは別個の絶縁された第2の端子を有する電子回路(16)の電子部品を形成するステップと、
    (f)前記第1の部分(14、14’)に、ステップ(e)で形成された前記電子部品の前記第1の端子を、ステップ(c)で形成された前記第1の下部電極およびステップ(d)で形成された前記第2の上部電極の一方に電気的に接続するように構成された第1の導電手段を形成し、各前記のセット(D)の前記第1の導電手段が他の前記セット(D)の前記第1の導電手段から電気的に絶縁されるように形成するステップと、
    複数の前記セットの前記電子部品の前記第2の端子を、前記第1の下部電極および前記第2の上部電極の他方のそれぞれに電気的に接続するように構成された第2の導電手段を形成するステップとを備え、
    さらに、前記基板(11)は、前記電子部品の少なくとも一部を形成するための基材として機能するように構成された少なくとも1つの半導体材料によって構成され、前記ステップ(e)は、前記基板(11)の前記第1の部分(14、14’)における前記基板(11)の半導体材料から、前記少なくとも一部の前記電子部品を前記基板(11)の前記第2の面(13)の側面の側に形成するサブステップ(e1)を含む、光電子装置(10)の製造方法。
  11. 前記少なくとも一部の前記電子部品が活性部であることを特徴とする請求項10に記載の製造方法。
  12. ステップ(a)は前記第1の面(12)と反対側の前記基板(11)の厚さを減少させるステップ(h)を含み、前記基板(11)はステップ(h)の後に、前記第1の面(12)と反対側の第2の面(13)を含み、ステップ(h)はステップ(e)の前に実施されることを特徴とする請求項10または請求項11に記載の製造方法。
  13. 少なくとも1つの前記セットの前記第2の上部電極を覆う少なくとも1つのカラーコンバータを形成するステップ(i)を含み、ステップ(i)の後にステップ(e)の少なくとも一部が実施されることを特徴とする請求項10~12のいずれか1項に記載の製造方法。
  14. 前記第2の面(13)は、ステップ(e)において自由表面であることを特徴とする請求項10~13のいずれかに1項に記載の製造方法。
JP2020542119A 2018-02-06 2019-02-01 基板の後面のレベルに電子部品を備えた光電子装置および製造方法 Active JP7423535B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1850975A FR3077653A1 (fr) 2018-02-06 2018-02-06 Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
FR18/50975 2018-02-06
PCT/FR2019/050227 WO2019155146A1 (fr) 2018-02-06 2019-02-01 Dispositif optoélectronique avec des composants électroniques au niveau de la face arrière du substrat et procédé de fabrication

Publications (2)

Publication Number Publication Date
JP2021512501A JP2021512501A (ja) 2021-05-13
JP7423535B2 true JP7423535B2 (ja) 2024-01-29

Family

ID=62455640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542119A Active JP7423535B2 (ja) 2018-02-06 2019-02-01 基板の後面のレベルに電子部品を備えた光電子装置および製造方法

Country Status (8)

Country Link
US (1) US11552126B2 (ja)
EP (1) EP3750189B1 (ja)
JP (1) JP7423535B2 (ja)
KR (1) KR20200116503A (ja)
CN (1) CN111919301B (ja)
FR (1) FR3077653A1 (ja)
TW (1) TWI816744B (ja)
WO (1) WO2019155146A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118543B4 (de) * 2019-07-09 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen
GB202209042D0 (en) * 2022-06-20 2022-08-10 Smartkem Ltd An integrated circuit for a flat-panel display
GB202218033D0 (en) * 2022-11-30 2023-01-11 Smartkem Ltd A mwthod of manufacturing a monolithic display
FR3142831A1 (fr) * 2022-12-02 2024-06-07 Aledia Dispositif optoélectronique et son procédé de fabrication

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
JP2009105182A (ja) 2007-10-23 2009-05-14 Panasonic Corp 光集積化素子および光集積化素子の製造方法
JP2009260311A (ja) 2008-03-28 2009-11-05 Sanken Electric Co Ltd 発光装置
US20110079796A1 (en) 2009-10-05 2011-04-07 Zena Technologies, Inc. Nano structured leds
WO2011105397A1 (ja) 2010-02-25 2011-09-01 国立大学法人北海道大学 半導体装置及び半導体装置の製造方法
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2016522585A (ja) 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
JP2016535434A (ja) 2013-09-30 2016-11-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイスを製造する方法
JP2016539493A (ja) 2013-09-30 2016-12-15 アルディア 発光ダイオードを含む光電デバイス
US20170062515A1 (en) 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Light-emitting diode structure and display apparatus
WO2017042513A1 (fr) 2015-09-10 2017-03-16 Aledia Dispositif electroluminescent a capteur de lumiere integre
US20170133356A1 (en) 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit
US20170288088A1 (en) 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same
JP2018503258A (ja) 2014-12-30 2018-02-01 アルディア 発光ダイオードを含む光電デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR101349409B1 (ko) * 2007-11-05 2014-02-13 엘지이노텍 주식회사 발광장치 및 그 제조방법
EP2860776A4 (en) * 2012-06-12 2015-11-04 Murata Manufacturing Co LIGHT-EMITTING DEVICE
US9536924B2 (en) * 2012-12-06 2017-01-03 Seoul Viosys Co., Ltd. Light-emitting diode and application therefor
FR3011388B1 (fr) * 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
TWI647864B (zh) * 2014-12-23 2019-01-11 法商艾勒迪亞公司 用於製造具有發光二極體之光電裝置的方法
KR102384663B1 (ko) * 2015-07-15 2022-04-22 서울바이오시스 주식회사 발광 소자를 포함하는 표시 장치
FR3041153B1 (fr) * 2015-09-10 2018-07-27 Aledia Dispositif electroluminescent a capteur de lumiere integre
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
JP2009105182A (ja) 2007-10-23 2009-05-14 Panasonic Corp 光集積化素子および光集積化素子の製造方法
JP2009260311A (ja) 2008-03-28 2009-11-05 Sanken Electric Co Ltd 発光装置
US20110079796A1 (en) 2009-10-05 2011-04-07 Zena Technologies, Inc. Nano structured leds
WO2011105397A1 (ja) 2010-02-25 2011-09-01 国立大学法人北海道大学 半導体装置及び半導体装置の製造方法
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2016522585A (ja) 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
JP2016535434A (ja) 2013-09-30 2016-11-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイスを製造する方法
JP2016539493A (ja) 2013-09-30 2016-12-15 アルディア 発光ダイオードを含む光電デバイス
US20170133356A1 (en) 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit
JP2018503258A (ja) 2014-12-30 2018-02-01 アルディア 発光ダイオードを含む光電デバイス
US20170062515A1 (en) 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Light-emitting diode structure and display apparatus
WO2017042513A1 (fr) 2015-09-10 2017-03-16 Aledia Dispositif electroluminescent a capteur de lumiere integre
US20180254382A1 (en) 2015-09-10 2018-09-06 Aledia Light-emitting device having a built-in light sensor
US20170288088A1 (en) 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same

Also Published As

Publication number Publication date
US11552126B2 (en) 2023-01-10
WO2019155146A1 (fr) 2019-08-15
CN111919301B (zh) 2024-01-16
TWI816744B (zh) 2023-10-01
EP3750189B1 (fr) 2023-07-19
EP3750189A1 (fr) 2020-12-16
TW201941415A (zh) 2019-10-16
JP2021512501A (ja) 2021-05-13
KR20200116503A (ko) 2020-10-12
FR3077653A1 (fr) 2019-08-09
US20210366979A1 (en) 2021-11-25
CN111919301A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
KR102483493B1 (ko) 발광 다이오드를 구비한 광전자 장치
JP7423535B2 (ja) 基板の後面のレベルに電子部品を備えた光電子装置および製造方法
CN109690781B (zh) 包括具有改进的对比度和亮度的像素的光电器件
KR102578544B1 (ko) 전계발광 표시장치
US10388691B2 (en) Light emitting diodes (LEDs) with stacked multi-color pixels for displays
KR102453674B1 (ko) 표시 장치 및 이러한 장치를 제조하기 위한 방법
CN105814698A (zh) 具有内部限制的电流注入区域的led
JP2020504449A (ja) 発光ダイオードを備えた光電子デバイス
US10923530B2 (en) Optoelectronic device with light-emitting diodes
KR102613051B1 (ko) 고해상도 디스플레이 장치
US11764254B2 (en) Display apparatus
CN108198835A (zh) 一种led显示单元、显示器及其制造方法
KR20210022726A (ko) 발광 다이오드를 구비하는 광전자 장치
KR20230004454A (ko) 풀컬러 발광 다이오드 구조물 및 그 제조 방법
US20240128303A1 (en) Optoelectronic device and method for manufacturing same
CN115881760A (zh) 显示装置
CN115885332A (zh) 图像显示装置的制造方法以及图像显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240117

R150 Certificate of patent or registration of utility model

Ref document number: 7423535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150