JP7414957B2

JP7414957B2 - 制御装置及び制御方法

Info

Publication number: JP7414957B2
Application number: JP2022507172A
Authority: JP
Inventors: 登廣瀬
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2020-03-13
Filing date: 2021-03-08
Publication date: 2024-01-16
Anticipated expiration: 2041-03-08
Also published as: US20230101050A1; CN115244475A; DE112021001635T5; JPWO2021182386A1; WO2021182386A1

Description

本発明は、制御装置及び制御方法に関する。

従来から、自動制御装置において、安全機能を担保するために安全信号回路テストやＭＣＣテスト等を定期的に行うことがある。

これに関し、Ａ系統とＢ系統の両系統のデータ交換のためのデュアルポートメモリ（ＤＰＭ）を備えることにより、安全のためにＡＢ両系統を使って入出力を二重にする場合に、当該デュアルポートメモリを介して、Ａ系統とＢ系統とが相互に正常動作を監視する安全制御方法が知られている（例えば、特許文献１参照）。

特開２００１－０１４０１５号公報

とりわけ工作機械では高い安全性が必要とされるため、上記のように非常停止信号等は多重化された安全信号で制御される。多重化された信号であっても、常時オンもしくは常時オフである信号は、同じ状態に固着が発生すると安全性が損なわれるため、正常に変化可能であることを定期的にテストする必要がある。

また、当該テストにおいては、複数の信号を同時に変化させると信号間の短絡を検出できないため、複数の信号の各々を順番に変化させる必要がある。

このとき、各信号はそれぞれ異なるＣＰＵで動作するプログラムで制御するため、当該ＣＰＵ間で連携するプログラムを作成する必要があるが、この連携プログラムの作成には、多大なコストが発生していた。

従って、ＣＰＵ間の連携機能を予め備えることにより、安全信号のテストプログラム作成を容易にすることが望まれている。

本開示の制御装置の一態様は、入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路と、第１制御部と、第２制御部とを備え、前記安全信号回路のテストを行うための制御装置であって、前記第１制御部は、経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時部と、第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御部と、を備え、前記第２制御部は、前記第１回路テスト制御部による前記第１安全信号回路テストが完了したか否かを確認する実施確認部と、前記実施確認部により、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御部と、を備える。

本開示の制御方法の一態様は、入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路と、第１制御部と、第２制御部とを備える制御装置で、前記安全信号回路のテストを行うための制御方法であって、前記第１制御部が、経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時ステップと、前記第１制御部が、第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御ステップと、前記第２制御部が、前記第１回路テスト制御ステップにおいて前記第１安全信号回路テストが完了したか否かを確認する実施確認ステップと、前記第２制御部が、前記実施確認ステップにおいて、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御ステップと、を有する。

本発明によれば、ＣＰＵ間の連携機能を予め備えることにより、安全信号のテストプログラム作成を容易にすることが可能となる。

一実施形態に係る制御システムの構成例を示す図である。一実施形態に係る制御装置で安全信号回路テストを実行する際の回路図の例である。一実施形態に係る制御装置の機能ブロック図である。一実施形態に係る制御装置の動作を示すフローチャートである。一実施形態に係る制御装置の動作を示すフローチャートである。一実施形態に係る制御装置の動作を示すフローチャートである。

以下、本発明の実施形態について、図１～図４Ｃを参照しながら詳述する。まず、本発明の実施形態に係る制御装置の構成について説明する。

〔１全体構成〕
図１は、本実施形態に係る制御装置を用いた、工作機械の制御システムの構成例を示す。

図１に示すように、制御システム１は、制御装置１０と、共通電源２０と、アンプ３０と、モータ４０と、動力遮断装置５０と、非常停止スイッチ５５を備える。また、制御装置１０は、二つの制御部である、ＰＬＣ＿ＣＰＵ１１とＣＮＣ＿ＣＰＵ１２とを備え、ＰＬＣ＿ＣＰＵ１１は、回路６１により非常停止スイッチ５５に接続し、ＣＮＣ＿ＣＰＵ１２は、回路６２により非常停止スイッチ５５に接続する。

制御装置１０は、工作機械におけるモータ４０の回転速度を制御するために、モータ４０からのフィードバック情報に基づいて、アンプ３０に対してＰＷＭ周波数及び電圧値を指令する。制御装置１０は、ＰＬＣ＿ＣＰＵ１１とＣＮＣ＿ＣＰＵ１２の二つの制御部を備える。

ＰＬＣ＿ＣＰＵ１１は、リレー回路の代替となる制御であるＰＬＣ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＣｏｎｔｒｏｌ）を実行する制御部である。

ＣＮＣ＿ＣＰＵ１２は、工作機械の数値制御であるＣＮＣ（ＣｏｍｐｕｔｅｒｉｚｅｄＮｕｍｅｒｉｃａｌＣｏｎｔｒｏｌ）を実行する制御部である。

共通電源２０は、制御装置１０からアンプ３０に対して電力を供給する装置である。

アンプ３０は、指令された電圧値をスイッチング素子によりパルス信号に変換してモータ４０に印加することにより、モータ４０の電流を制御する。

モータ４０は、アンプ３０から供給される電流により主軸を回転させる。また、モータ４０は、回転速度等を制御装置１０にフィードバックする。

動力遮断装置５０は、制御システム１のオペレータが、非常時等に、後述の非常停止スイッチ５５を操作することにより生成される非常停止信号を取得した際に、共通電源２０からアンプ３０への電力の供給を停止することにより、モータ４０への動力を遮断する装置である。

非常停止スイッチ５５は、制御システム１のオペレータが工作機械に対して、動作の非常停止を指令するためのスイッチであり、ＯＮ状態又はＯＦＦ状態の何れかの状態となっている。非常停止スイッチ５５は、工作機械とは別体となっており、ポータブル機器に収容されていてもよい。また、非常停止スイッチ５５は、押ボタン式の非常停止スイッチであってもよく、足踏み式の非常停止スイッチであってもよく、ロープ式の非常停止スイッチであってもよい。

ここで、非常停止スイッチ５５からの非常停止信号（ＥＳＰ（ＥｍｅｒｇｅｎｃｙＳｈｕｔｄｏｗｎＰｒｏｃｅｄｕｒｅ）信号）は、回路６１又は回路６２を経由した後、ＰＬＣ＿ＣＰＵ１１又はＣＮＣ＿ＣＰＵ１２を経由してから動力遮断装置５０に入力される。すなわち、非常停止信号（ＥＳＰ信号）は、ＰＬＣ＿ＣＰＵ１１又はＣＮＣ＿ＣＰＵ１２を経由することにより、二重に監視されている。

しかし、上記のように、回路６１又は回路６２において常時オン又は常時オフの固着が発生していたり、回路６１と回路６２との間に結線の短絡が発生したりしている場合には、安全入力信号の異常を検出できない場合がある。そこで、次項に概略を記載する安全信号回路テストを実行する。安全信号回路テストにおいては、指定された入力信号と出力信号のオン／オフが正常に行われることをテストする。

〔２安全信号回路テストの概要〕
図２は、安全信号回路テストを実行する際の回路図の概略を示す。

図２に示すように、ＰＬＣ＿ＣＰＵ１１から出力信号を出力する出力端子と、ＰＬＣ＿ＣＰＵ１１に対して入力信号を入力する入力端子の間に回路７１が設置される。同様に、ＣＮＣ＿ＣＰＵ１２から出力信号を出力する出力端子と、ＣＮＣ＿ＣＰＵ１２に対して入力信号を入力する入力端子の間に回路７２が設置される。また、回路７１及び回路７２の双方は、非常停止スイッチ８０を経由する。

安全信号回路テストは、図２のＰＬＣ＿ＣＰＵ１１において出力信号をオン／オフした際、これに伴って、ＰＬＣ＿ＣＰＵ１１で入力信号のオン／オフが検知されるかを判定する。ＰＬＣ＿ＣＰＵ１１側のテストが終了した後、ＣＮＣ＿ＣＰＵ１２側のテスト開始信号をオンにすることにより、ＣＮＣ＿ＣＰＵ１２において出力信号をオン／オフした際、これに伴って、ＣＮＣ＿ＣＰＵ１２で入力信号のオン／オフが検知されるかを判定する。これにより、回路７１及び回路７２における固着や短絡をチェックする。

なお、ＰＬＣ＿ＣＰＵ１１を用いたテストと、ＣＮＣ＿ＣＰＵ１２を用いたテストは、同時に実行せず、片方ずつ実行する。これは、非常停止をする必要が発生している際に、ＰＬＣ＿ＣＰＵ１１を用いたテストとＣＮＣ＿ＣＰＵ１２を用いたテストを同時に実行していると、非常停止スイッチ８０を機能させることができないためである。

〔３制御装置の構成〕
図３は、制御装置１０の構成を示す機能ブロック図である。制御装置１０は、ＰＬＣ＿ＣＰＵ１１と、ＣＮＣ＿ＣＰＵ１２と、Ｉ／Ｆ領域１５と、記憶部１７と、安全信号回路１８とを備える。なお、以降では、ＰＬＣ＿ＣＰＵ１１を「第１制御部１１」と呼称し、ＣＮＣ＿ＣＰＵ１２を「第２制御部１２」と呼称することがある。

ＰＬＣ＿ＣＰＵ１１は、ＲＯＭ、ＲＡＭ、ＣＭＯＳメモリ等と、バスを介して相互に通信可能に構成される、当業者にとって公知のプロセッサである。

ＰＬＣ＿ＣＰＵ１１は、シーケンス制御プログラムを実行し、当該シーケンス制御プログラムに従って各種制御や演算処理、信号の入出力処理等を行う制御を実行するためのプロセッサである。該ＰＬＣ＿ＣＰＵ１１は、ＲＯＭに格納されたシーケンス制御プログラムを、バスを介して読み出し、該シーケンス制御プログラムに従ってシーケンス制御をすることで、図３に示すように計時部１１１及びテスト制御部１１２の機能を実現するように構成する。なお、以降では、テスト制御部１１２を「第１回路テスト制御部１１２」と呼称することがある。

計時部１１１は、経過時間を計測し、該経過時間に基づいて、ＰＬＣ＿ＣＰＵ１１で実行する第１安全信号回路テストの開始を指示する。

より詳細には、計時部１１１は、制御装置１０全体における安全信号回路テストが開始されてからの経過時間を計測する。また、計時部１１１は、この経過時間が、テストインターバル時間を経過したかをチェックし、経過していたら、テスト制御部１１２による第１安全信号回路テストの実行フラグをオンにする。更に、計時部１１１は、Ｉ／Ｆ領域１５に格納される、後述のＰＬＣ＿ＣＰＵテスト完了フラグとＣＮＣ＿ＣＰＵテスト完了フラグをチェックし、双方がオンであれば、経過時間をリセットした後、ＰＬＣ＿ＣＰＵテスト完了フラグとＣＮＣ＿ＣＰＵテスト完了フラグをオフとする。

なお、「テストインターバル時間」とは、制御装置１０全体での安全信号回路テストを開始してから、テスト制御部１１２による第１安全信号回路テストを開始するまでのインターバル時間のことである。

テスト制御部１１２は、テスト実施判定部１１３と、入力信号オフ判定部１１４と、入力信号オン判定部１１５と、テスト完了判定部１１６とを備える。なお、以降では、テスト実施判定部１１３を「第１テスト実施判定部１１３」と呼称し、入力信号オフ判定部１１４を「第１入力信号オフ判定部１１４」と呼称し、入力信号オン判定部１１５を「第１入力信号オン判定部１１５」と呼称し、テスト完了判定部１１６を「第１テスト完了判定部１１６」と呼称することがある。

テスト実施判定部１１３は、安全信号回路テストの実行フラグをチェックし、当該実行フラグがオンになっていた場合には、入力信号オフ判定部１１４及び入力信号オン判定部１１５に対して、第１安全信号回路テストの開始を指示する。

入力信号オフ判定部１１４は、ＰＬＣ＿ＣＰＵ１１に接続される第１回路、例えば図２の回路７１の出力信号領域内の安全信号回路出力信号をオフした際、第１回路の入力信号領域内の安全信号回路入力信号がオフしたかをチェックする。より詳細には、入力信号オフ判定部１１４は、安全信号回路入力信号がオフした場合には、第１回路が正常であると判定し、安全信号回路入力信号がオンした場合には、第１回路が異常であると判定する。

入力信号オン判定部１１５は、ＰＬＣ＿ＣＰＵ１１に接続される第１回路、例えば図２の回路７１の出力信号領域内の安全信号回路出力信号をオンした際、第１回路の入力信号領域内の安全信号回路入力信号がオンしたかをチェックする。より詳細には、入力信号オン判定部１１５は、安全信号回路入力信号がオンした場合には、第１回路が正常であると判定し、安全信号回路入力信号がオフした場合には、第１回路が異常であると判定する。

テスト完了判定部１１６は、入力信号オフ判定部１１４による判定と、入力信号オン判定部１１５による判定の双方が完了したか否かを判定する。より詳細には、テスト完了判定部１１６は、入力信号オフ判定部１１４による判定と、入力信号オン判定部１１５による判定の双方が完了したか否かをチェックし、双方が完了している場合には、Ｉ／Ｆ領域１５に格納されるＰＬＣ＿ＣＰＵテスト完了フラグをオンにすると共に、安全信号回路テストの実行フラグをオフにする。

ＣＮＣ＿ＣＰＵ１２は、ＲＯＭ、ＲＡＭ、ＣＭＯＳメモリ等と、バスを介して相互に通信可能に構成される、当業者にとって公知のプロセッサである。

ＣＮＣ＿ＣＰＵ１２は、当業者にとって公知の数値制御として、図示しない工作機械の動作を数値制御するためのプロセッサである。該ＣＮＣ＿ＣＰＵ１２は、各種の制御用プログラムを格納したＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）やＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）等の図示しない補助記憶装置から制御用プログラムを読み出すと共に、制御用プログラムを実行する上で一時的に必要とされるデータを格納するためのＲＡＭといった主記憶装置に格納されるデータを用いて制御用プログラムを実行することにより、図３に示すようにＣＮＣ＿ＣＰＵ１２が、実施確認部１２１及びテスト制御部１２２の機能を実現するように構成する。なお、以降では、テスト制御部１２２を「第２回路テスト制御部１２２」と呼称することがある。

実施確認部１２１は、テスト制御部１１２による第１安全回路テストが完了したか否かを確認する。

より詳細には、実施確認部１２１は、Ｉ／Ｆ領域１５に格納される、ＰＬＣ＿ＣＰＵテスト完了フラグをチェックし、ＰＬＣ＿ＣＰＵテスト完了フラグがオンであれば、安全信号回路テストの実行フラグをオンにする。

テスト制御部１２２は、テスト実施判定部１２３と、入力信号オフ判定部１２４と、入力信号オン判定部１２５と、テスト完了判定部１２６とを備える。なお、以降では、テスト実施判定部１２３を「第２テスト実施判定部１２３」と呼称し、入力信号オフ判定部１２４を「第２入力信号オフ判定部１２４」と呼称し、入力信号オン判定部１２５を「第２入力信号オン判定部１２５」と呼称し、テスト完了判定部１２６を「第２テスト完了判定部１２６」と呼称することがある。

テスト実施判定部１２３は、安全信号回路テストの実行フラグをチェックし、当該実行フラグがオンになっていた場合には、入力信号オフ判定部１２４及び入力信号オン判定部１２５に対して、第２安全信号回路テストの開始を指示する。

入力信号オフ判定部１２４は、ＣＮＣ＿ＣＰＵ１２に接続される第２回路、例えば図２の回路７２の出力信号領域内の安全信号回路出力信号をオフした際、第２回路の入力信号領域内の安全信号回路入力信号がオフしたかをチェックする。より詳細には、入力信号オフ判定部１２４は、安全信号回路入力信号がオフした場合には、第２回路が正常であると判定し、安全信号回路入力信号がオンした場合には、第２回路が異常であると判定する。

入力信号オン判定部１２５は、ＣＮＣ＿ＣＰＵ１２に接続される第２回路、例えば図２の回路７２の出力信号領域内の安全信号回路出力信号をオンした際、第２回路の入力信号領域内の安全信号回路入力信号がオンしたかをチェックする。より詳細には、入力信号オン判定部１２５は、安全信号回路入力信号がオンした場合には、第２回路が正常であると判定し、安全信号回路入力信号がオフした場合には、第２回路が異常であると判定する。

テスト完了判定部１２６は、入力信号オフ判定部１２４による判定と、入力信号オン判定部１２５による判定の双方が完了したか否かを判定する。より詳細には、テスト完了判定部１２６は、入力信号オフ判定部１２４による判定と、入力信号オン判定部１２５による判定の双方が完了したか否かをチェックし、双方が完了している場合には、Ｉ／Ｆ領域１５に格納されるＣＮＣ＿ＣＰＵテスト完了フラグをオンにすると共に、安全信号回路テストの実行フラグをオフにする。

Ｉ／Ｆ領域１５は、ＰＬＣ＿ＣＰＵ１１とＣＮＣ＿ＣＰＵ１２との間のインタフェース領域である。Ｉ／Ｆ領域１５は、ＰＬＣ＿ＣＰＵテスト完了フラグと、ＣＮＣ＿ＣＰＵテスト完了フラグとを格納する。

ＰＬＣ＿ＣＰＵテスト完了フラグは、ＰＬＣ＿ＣＰＵ１１による第１安全信号回路テストの完了に係るフラグであり、例えば当該フラグがオンになっている場合に、第１安全信号回路テストが完了したことを示す。ただし、これには限定されず、当該フラグがオフになっている場合に、第１安全信号回路テストが完了したことを示してもよい。

ＣＮＣ＿ＣＰＵテスト完了フラグは、ＣＮＣ＿ＣＰＵ１２による第２安全信号回路テストの完了に係るフラグであり、例えば当該フラグがオンになっている場合に、第２安全信号回路テストが完了したことを示す。ただし、これには限定されず、当該フラグがオフになっている場合に、第２安全信号回路テストが完了したことを示してもよい。

記憶部１７は、パラメータとして、上記のテストインターバル時間を記憶する。また、記憶部１７は、上記の安全信号回路入力信号及び安全信号回路出力信号を記憶する。更に、記憶部１７は、各種の制御用プログラムを格納したＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）等の補助記憶装置や、プログラムを実行する上で一時的に必要とされるデータを格納するためのＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）といった主記憶装置を備えてもよい。

安全信号回路１８は、安全信号回路入力信号に基づいて、工作機械（不図示）に備わるモータを駆動するモータ駆動信号を遮断する論理ゲートを備える回路である。

上記のように制御装置１０においては、従来技術と異なり、制御装置１０のユーザは、安全信号回路用のテストプログラムを作成する必要がなく、記憶部１７に格納されるパラメータを外部から設定するのみで良いため、ＰＬＣ＿ＣＰＵ１１及びＣＮＣ＿ＣＰＵ１２に備わるＩ／Ｏ信号領域（不図示）にアクセスする必要はなく、Ｉ／Ｏ信号領域に格納される入力信号をオンする必要がなく、またＩ／Ｏ信号領域の出力信号をチェックする必要がない。これにより、安全信号回路テスト用のプログラムの誤作成予防や、プログラム作成時の工数削減につながる。

〔４制御装置の動作〕
図４Ａ～図４Ｃは、制御装置１０の動作を示すフローチャートである。より詳細には、図４Ａは、ＰＬＣ＿ＣＰＵ１１の動作を示すフローチャートである。図４Ｂは、ＣＮＣ＿ＣＰＵ１２の動作を示すフローチャートである。図４Ｃは、図４Ａに示されるフローチャート中、ステップＳ１２のシーケンス処理を構成するサブステップ、及び図４Ｂに示されるフローチャート中、ステップＳ２３のシーケンス処理を構成するサブステップを示すフローチャートである。

図４Ａを参照すると、ステップＳ１１において、ＰＬＣ＿ＣＰＵ１１でテストインターバル時間を超過した場合（Ｓ１１：ＹＥＳ）には、処理はステップＳ１２に移行する。ＰＬＣ＿ＣＰＵ１１でテストインターバル時間をまだ超過していない場合（Ｓ１１：ＮＯ）には、処理はステップＳ１１に移行する（リターン）。

ステップＳ１２において、ＰＬＣ＿ＣＰＵ１１はシーケンス処理を実行する。ステップＳ１２は、図４Ｃに示すステップＳ１２Ａ～Ｓ１２Ｈの８つのサブステップで構成される。

ステップＳ１２Ａにおいて、入力信号オフ判定部１１４が、出力信号領域内の安全信号回路出力信号をオフとする。

ステップＳ１２Ｂにおいて、入力信号オフ判定部１１４が、入力信号領域内の安全信号回路入力信号がオフしたかチェックする。

ステップＳ１２Ｃにおいて、安全回路入力信号がオフの場合（Ｓ１２Ｃ：ＹＥＳ）には、処理はステップＳ１２Ｄに移行する。安全回路入力信号がオフではない場合（Ｓ１２Ｃ：ＮＯ）には、処理はステップＳ１２Ｅに移行する。

ステップＳ１２Ｄにおいて、入力信号オン判定部１１５が、出力信号領域内の安全信号回路出力信号をオンとする。

ステップＳ１２Ｅにおいて、入力信号オフ判定部１１４が、エラーを出力する。その後、ステップＳ１２全体としての処理を終了する。

ステップＳ１２Ｆにおいて、入力信号オン判定部１１５が、入力信号領域内の安全信号回路入力信号がオンしたかチェックする。

ステップＳ１２Ｇにおいて、安全回路入力信号がオンの場合（Ｓ１２Ｇ：ＹＥＳ）には、ステップＳ１２全体としての処理を終了する。安全回路入力信号がオンではない場合（Ｓ１２Ｇ：ＮＯ）には、処理はステップＳ１２Ｈに移行する。

ステップＳ１２Ｈにおいて、入力信号オン判定部１１５が、エラーを出力する。その後、ステップＳ１２全体としての処理を終了する。

図４Ａに戻ると、ステップＳ１３において、ＰＬＣ＿ＣＰＵ１１は、ＣＮＣ＿ＣＰＵ１２側にステップＳ１２でのテスト結果を通知する。その後、処理はステップＳ１１に戻る（リターン）。

図４Ｂを参照すると、ステップＳ２１において、ＣＮＣ＿ＣＰＵ１２がＰＬＣ＿ＣＰＵ１１からテスト完了通知を取得した場合（Ｓ２１：ＹＥＳ）には、処理はステップＳ２２に移行する。ＣＮＣ＿ＣＰＵ１２がＰＬＣ＿ＣＰＵ１１から、まだテスト完了通知を取得していない場合（Ｓ２１：ＮＯ）には、処理はステップＳ２１に移行する（リターン）。

ステップＳ２２において、テスト完了通知によって、ＰＬＣ＿ＣＰＵ１１での第１安全信号回路テストが正常終了したことが示された場合（Ｓ２２：ＹＥＳ）には、処理はステップＳ２３に移行する。第１安全信号回路テストにおいて異常が発生したことが示された場合（Ｓ２２：ＮＯ）には、処理はステップＳ２６に移行する。

ステップＳ２３において、ＣＮＣ＿ＣＰＵ１２はシーケンス処理を実行する。ステップＳ２３は、図４Ｃに示すステップＳ１２Ａ～Ｓ１２Ｈの８つのサブステップにおいて、「入力信号オフ判定部１１４」を「入力信号オフ判定部１２４」に、「入力信号オン判定部１１５」を「入力信号オン判定部１２５」に置き換える以外は、ステップＳ１２と同一のサブステップから構成されるため、その説明を省略する。

図４Ｂに戻ると、ステップＳ２４において、ステップＳ２３でのシーケンス処理が正常終了した場合（Ｓ２４：ＹＥＳ）には、処理はステップＳ２５に移行する。ステップＳ２３でのシーケンス処理で異常が発生したことが示された場合（Ｓ２４：ＮＯ）には、処理はステップＳ２６に移行する。

ステップＳ２５において、ＣＮＣ＿ＣＰＵ１２は、テストインターバル時間をリセットする。その後、処理はステップＳ２１に戻る（リターン）。

ステップＳ２６において、ＣＮＣ＿ＣＰＵ１２は、ステップＳ２２及びステップＳ２４において示された異常（エラー）を出力する。その後、処理はステップＳ２１に戻る（リターン）。

〔５本実施形態が奏する効果〕
（１）本実施形態に係る制御装置（例えば、上記の「制御装置１０」）は、入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路（例えば、上記の「安全信号回路１８」）と、第１制御部（例えば、上記の「ＰＬＣ＿ＣＰＵ１１」）と、第２制御部（例えば、上記の「ＣＮＣ＿ＣＰＵ１２」）とを備え、前記安全信号回路のテストを行うための制御装置であって、前記第１制御部は、経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時部（例えば、上記の「計時部１１１」）と、第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御部（例えば、上記の「テスト制御部１１２」）と、を備え、前記第２制御部は、前記第１回路テスト制御部による前記第１安全信号回路テストが完了したか否かを確認する実施確認部（例えば、上記の「実施確認部１２１」）と、前記実施確認部により、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御部（例えば、上記の「テスト制御部１２２」）と、を備える。

これにより、ＣＰＵ間の連携機能を予め備えることで、安全信号のテストプログラム作成を容易にすることが可能となる。延いては、当該テストプログラムの誤作成予防、及びテストプログラム作成時の工数削減につながる。

（２）（１）に記載の制御装置において、前記第１回路テスト制御部は、前記第１安全信号回路テストの開始の可否を判定する第１テスト実施判定部（例えば、上記の「テスト実施判定部１１３」）と、前記第１回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オフ判定部（例えば、上記の「入力信号オフ判定部１１４」）と、前記第１回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オン判定部（例えば、上記の「入力信号オン判定部１１５」）と、前記第１入力信号オフ判定部による判定と、前記第１入力信号オン判定部による判定の双方が完了したか否かを判定する、第１テスト完了判定部（例えば、上記の「テスト完了判定部１１６」）とを備え、前記第２回路テスト制御部は、前記第２安全信号回路テストの開始の可否を判定する第２テスト実施判定部（例えば、上記の「テスト実施判定部１２３」）と、前記第２回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オフ判定部（例えば、上記の「入力信号オフ判定部１２４」）と、前記第２回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オン判定部（例えば、上記の「入力信号オン判定部１２５」）と、前記第２入力信号オフ判定部による判定と、前記第２入力信号オン判定部による判定の双方が完了したか否かを判定する、第２テスト完了判定部（例えば、上記の「テスト完了判定部１２６」）と、を備えてもよい。

これにより、テストプログラムを作成することなく、第１回路及び第２回路における固着、短絡等に起因する異常の存在を確認することが可能となる。とりわけ、制御装置１０のユーザは、安全信号回路用のテストプログラムを作成する必要がなく、記憶部１７に格納されるパラメータを外部から設定するのみで良いため、ＰＬＣ＿ＣＰＵ１１及びＣＮＣ＿ＣＰＵ１２に備わるＩ／Ｏ信号領域（不図示）にアクセスする必要はなく、Ｉ／Ｏ信号領域に格納される入力信号をオンする必要がなく、またＩ／Ｏ信号領域の出力信号をチェックする必要がない。

（３）本実施形態に係る制御方法は、入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路（例えば、上記の「安全信号回路１８」）と、第１制御部（例えば、上記の「ＰＬＣ＿ＣＰＵ１１」）と、第２制御部（例えば、上記の「ＣＮＣ＿ＣＰＵ１２」）とを備える制御装置で、前記安全信号回路のテストを行うための制御方法であって、前記第１制御部が、経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時ステップと、前記第１制御部が、第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御ステップと、前記第２制御部が、前記第１回路テスト制御ステップにおいて前記第１安全信号回路テストが完了したか否かを確認する実施確認ステップと、前記第２制御部が、前記実施確認ステップにおいて、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御ステップと、を有する。

（４）（３）に記載の制御方法において、前記第１回路テスト制御ステップは、前記第１安全信号回路テストの開始の可否を判定する第１テスト実施判定サブステップと、前記第１回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オフ判定サブステップと、前記第１回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オン判定サブステップと、前記第１入力信号オフ判定サブステップにおける判定と、前記第１入力信号オン判定サブステップにおける判定の双方が完了したか否かを判定する、第１テスト完了判定サブステップとを有し、前記第２回路テスト制御ステップは、前記第２安全信号回路テストの開始の可否を判定する第２テスト実施判定サブステップと、前記第２回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オフ判定サブステップと、前記第２回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オン判定サブステップと、前記第２入力信号オフ判定サブステップにおける判定と、前記第２入力信号オン判定サブステップにおける判定の双方が完了したか否かを判定する、第２テスト完了判定サブステップとを有する。

制御装置１０による制御方法は、ソフトウェアにより実現される。ソフトウェアによって実現される場合には、このソフトウェアを構成するプログラムが、コンピュータ（制御装置１０）にインストールされる。また、これらのプログラムは、リムーバブルメディアに記録されてユーザに配布されてもよいし、ネットワークを介してユーザのコンピュータにダウンロードされることにより配布されてもよい。更に、これらのプログラムは、ダウンロードされることなくネットワークを介したＷｅｂサービスとしてユーザのコンピュータ（制御装置１０）に提供されてもよい。

１制御システム
１０制御装置
１１ＰＬＣ＿ＣＰＵ（第１制御部）
１２ＣＮＣ＿ＣＰＵ（第２制御部）
１５Ｉ／Ｆ領域
１７記憶部
１１１計時部
１１２，１２２テスト制御部
１１３，１２３テスト実施判定部
１１４，１２４入力信号オフ判定部
１１５，１２５入力信号オン判定部
１１６，１２６テスト完了判定部

Claims

入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路と、第１制御部と、第２制御部とを備え、前記安全信号回路のテストを行うための制御装置であって、
前記第１制御部は、
経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時部と、
第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御部と、
を備え、
前記第２制御部は、
前記第１回路テスト制御部による前記第１安全信号回路テストが完了したか否かを確認する実施確認部と、
前記実施確認部により、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御部と、
を備える、制御装置。
前記第１回路テスト制御部は、
前記第１安全信号回路テストの開始の可否を判定する第１テスト実施判定部と、
前記第１回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オフ判定部と、
前記第１回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オン判定部と、
前記第１入力信号オフ判定部による判定と、前記第１入力信号オン判定部による判定の双方が完了したか否かを判定する、第１テスト完了判定部とを備え、
前記第２回路テスト制御部は、
前記第２安全信号回路テストの開始の可否を判定する第２テスト実施判定部と、
前記第２回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オフ判定部と、
前記第２回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オン判定部と、
前記第２入力信号オフ判定部による判定と、前記第２入力信号オン判定部による判定の双方が完了したか否かを判定する、第２テスト完了判定部とを備える、請求項１に記載の制御装置。
入力信号に基づいて、工作機械に備わるモータを駆動するモータ駆動信号を遮断する回路である安全信号回路と、第１制御部と、第２制御部とを備える制御装置で、前記安全信号回路のテストを行うための制御方法であって、
前記第１制御部が、経過時間を計測し、該経過時間に基づいて第１安全信号回路テストの開始を指示する計時ステップと、
前記第１制御部が、第１回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、前記第１安全信号回路テストを実行する第１回路テスト制御ステップと、
前記第２制御部が、前記第１回路テスト制御ステップにおいて前記第１安全信号回路テストが完了したか否かを確認する実施確認ステップと、
前記第２制御部が、前記実施確認ステップにおいて、前記第１安全信号回路テストが完了したことが確認された後、第２回路に対し安全信号回路出力信号を出力した際又は出力を停止した際に、安全信号回路入力信号が入力されるか否かを検知し、当該検知結果を用いて、第２安全信号回路テストを実行する第２回路テスト制御ステップと、
を有する、制御方法。
前記第１回路テスト制御ステップは、
前記第１安全信号回路テストの開始の可否を判定する第１テスト実施判定サブステップと、
前記第１回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オフ判定サブステップと、
前記第１回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第１回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第１入力信号オン判定サブステップと、
前記第１入力信号オフ判定サブステップにおける判定と、前記第１入力信号オン判定サブステップにおける判定の双方が完了したか否かを判定する、第１テスト完了判定サブステップとを有し、
前記第２回路テスト制御ステップは、
前記第２安全信号回路テストの開始の可否を判定する第２テスト実施判定サブステップと、
前記第２回路の出力信号領域に対する、前記安全信号回路出力信号の出力を停止した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オフ判定サブステップと、
前記第２回路の出力信号領域に対して、前記安全信号回路出力信号を出力した際に、前記第２回路の入力信号領域に前記安全信号回路入力信号が入力されるか否かを判定する第２入力信号オン判定サブステップと、
前記第２入力信号オフ判定サブステップにおける判定と、前記第２入力信号オン判定サブステップにおける判定の双方が完了したか否かを判定する、第２テスト完了判定サブステップとを有する、請求項３に記載の制御方法。