JP7413485B2 - semiconductor equipment - Google Patents

semiconductor equipment Download PDF

Info

Publication number
JP7413485B2
JP7413485B2 JP2022178934A JP2022178934A JP7413485B2 JP 7413485 B2 JP7413485 B2 JP 7413485B2 JP 2022178934 A JP2022178934 A JP 2022178934A JP 2022178934 A JP2022178934 A JP 2022178934A JP 7413485 B2 JP7413485 B2 JP 7413485B2
Authority
JP
Japan
Prior art keywords
sub
lead
main
wire
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022178934A
Other languages
Japanese (ja)
Other versions
JP2023015224A (en
Inventor
健裕 三角
誠 渋谷
康文 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2023015224A publication Critical patent/JP2023015224A/en
Application granted granted Critical
Publication of JP7413485B2 publication Critical patent/JP7413485B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

たとえばトランジスタなどの半導体素子が樹脂パッケージによって封止された半導体装置が提案されている。特許文献1には、3つの電極を有する半導体素子とこれらの電極に導通する3つのリードと上記半導体素子および上記3つのリードの一部ずつを覆う樹脂パッケージを備える半導体装置が開示されている。上記3つの電極は、上記半導体素子の同一面に形成されている。上記3つのリードの1つには、上記半導体素子が接合されている。上記3つの電極は、3つのワイヤを介して上記3つのリードに各別に導通接続されている。上記樹脂パッケージは、上記半導体素子の全体、上記3つのワイヤのすべて、および上記3つのリードの一部ずつを覆っている。上記3つのリードのうち上記樹脂パッケージから突出する部分は、上記半導体装置を実装するための端子部となっている。 For example, a semiconductor device in which a semiconductor element such as a transistor is sealed in a resin package has been proposed. Patent Document 1 discloses a semiconductor device including a semiconductor element having three electrodes, three leads electrically connected to these electrodes, and a resin package that partially covers each of the semiconductor element and the three leads. The three electrodes are formed on the same surface of the semiconductor element. The semiconductor element is bonded to one of the three leads. The three electrodes are individually electrically connected to the three leads via three wires. The resin package covers the entire semiconductor element, all three wires, and a portion of each of the three leads. The portions of the three leads that protrude from the resin package serve as terminal portions for mounting the semiconductor device.

従来の半導体装置では、平面視において、半導体素子よりも、半導体素子を配置するリードの方が大きい。この大きいリードによって樹脂パッケージの大きさが決定される。そのため、大きなリードが半導体装置の小型化の妨げとなっている。 In a conventional semiconductor device, the lead on which the semiconductor element is arranged is larger than the semiconductor element in plan view. This large lead determines the size of the resin package. Therefore, large leads are an impediment to miniaturization of semiconductor devices.

上記3つのワイヤは、一般的にループ形状を有する。このため、上記3つのワイヤを適切に覆うためには、上記樹脂パッケージは相応の高さを有する必要がある。これにより、上記半導体装置の高さが高くなってしまう。また、同時に、上記3つのワイヤを適切にボンディングするには、いわゆるファーストボンディング部とセカンドボンディング部との距離をある程度確保する必要がある。さらに、上記3つのリードの上記端子部は、上記樹脂パッケージから突出する。これらは、上記半導体装置の平面視寸法を大きくしてしまう。このように、上記半導体装置においては、小型化を図ることが困難であるという問題がある。 The above three wires generally have a loop shape. Therefore, in order to properly cover the three wires, the resin package needs to have a suitable height. This increases the height of the semiconductor device. Moreover, at the same time, in order to properly bond the three wires mentioned above, it is necessary to ensure a certain distance between the so-called first bonding part and the second bonding part. Further, the terminal portions of the three leads protrude from the resin package. These increase the planar dimensions of the semiconductor device. As described above, the above semiconductor device has a problem in that it is difficult to achieve miniaturization.

特開2012-190936号公報Japanese Patent Application Publication No. 2012-190936

本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることのできる半導体装置を提供することをその主たる課題とする。 The present invention was conceived under the above circumstances, and its main objective is to provide a semiconductor device that can be miniaturized.

本発明の第1の側面によると、半導体素子と、前記半導体素子が配置された主リードと、前記半導体素子および前記主リードを覆う樹脂パッケージと、を備え、前記主リードは、前記樹脂パッケージから露出しており、前記半導体素子は、前記半導体素子の厚さ方向視において、前記主リードに重ならない部分を有する、半導体装置が提供される。 According to a first aspect of the present invention, the present invention includes a semiconductor element, a main lead on which the semiconductor element is arranged, and a resin package that covers the semiconductor element and the main lead, and the main lead is formed from the resin package. A semiconductor device is provided, in which the semiconductor element has an exposed portion that does not overlap the main lead when viewed in the thickness direction of the semiconductor element.

好ましくは、前記主リードは、互いに反対側を向く主リード主面および主リード裏面を有し、前記主リード主面には、前記半導体素子が配置されており、前記主リード裏面は、前記樹脂パッケージから露出している。 Preferably, the main lead has a main lead main surface and a main lead back surface facing opposite to each other, the semiconductor element is disposed on the main lead main surface, and the main lead back surface is covered with the resin. exposed from the package.

好ましくは、前記主リードは、主全厚部および主ひさし部を含み、前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、前記主ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記主全厚部から突出している。 Preferably, the main lead includes a main full thickness part and a main eave part, the main full thickness part is a part extending from the main surface of the main lead to the back surface of the main lead, and the main eave part is a part of the semiconductor It projects from the main full thickness section in a direction perpendicular to the thickness direction of the element.

好ましくは、前記半導体素子は、全体にわたって、前記半導体素子の厚さ方向視において、前記主全厚部に重なっている。 Preferably, the entire semiconductor element overlaps the main full thickness section when viewed in the thickness direction of the semiconductor element.

好ましくは、前記半導体素子に導通する第一副リードを更に備え、前記第一副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出している。 Preferably, the device further includes a first sub-lead electrically connected to the semiconductor element, and the first sub-lead is spaced apart from the main lead and exposed from the resin package.

好ましくは、前記主ひさし部は、主前方部を有し、前記主前方部は、前記主全厚部から前記第一副リードに向かって突出している。 Preferably, the main eave part has a main front part, and the main front part projects from the main full thickness part toward the first sub-lead.

好ましくは、前記主ひさし部は、主側方部を有し、前記主側方部は、前記主前方部の突出する方向に対して直角である方向に、前記主全厚部から突出している。 Preferably, the main eave part has a main lateral part, and the main lateral part projects from the main full thickness part in a direction that is perpendicular to the direction in which the main front part projects. .

好ましくは、前記主リードは、前記主側方部から突出する主側方連結部を含み、前記主側方連結部は、前記樹脂パッケージから露出する端面を有する。 Preferably, the main lead includes a main lateral connecting part protruding from the main lateral part, and the main lateral connecting part has an end surface exposed from the resin package.

好ましくは、前記主ひさし部は、主後方部を有し、前記主後方部は、前記主前方部が突出する方向とは反対方向に、前記主全厚部から突出している。 Preferably, the main eave part has a main rear part, and the main rear part projects from the main full thickness part in a direction opposite to the direction in which the main front part projects.

好ましくは、前記主リードは、前記主後方部から突出する主後方連結部を含み、前記主後方連結部は、前記樹脂パッケージから露出する端面を有する。 Preferably, the main lead includes a main rear connecting part protruding from the main rear part, and the main rear connecting part has an end surface exposed from the resin package.

好ましくは、前記主全厚部は、全体にわたって、前記半導体素子の厚さ方向視において、前記主ひさし部に囲まれている。 Preferably, the main full-thickness section is entirely surrounded by the main eaves section when viewed in the thickness direction of the semiconductor element.

好ましくは、前記主ひさし部は、全体にわたって、前記半導体素子の厚さ方向視において、前記半導体素子に重なっている。 Preferably, the main eaves portion entirely overlaps the semiconductor element when viewed in the thickness direction of the semiconductor element.

好ましくは、前記主リードに形成され、前記半導体素子および前記主リードの間に介在している主表面めっき層を更に備える。 Preferably, the semiconductor device further includes a main surface plating layer formed on the main lead and interposed between the semiconductor element and the main lead.

好ましくは、前記主表面めっき層は、前記主ひさし部の全体に重なる。 Preferably, the main surface plating layer overlaps the entire main eaves part.

好ましくは、前記半導体素子に導通する第一副リードを更に備え、前記第一副リードは、前記主リードから離間しており、且つ、前記半導体素子の厚さ方向視において前記樹脂パッケージの外方に、前記樹脂パッケージから露出している。 Preferably, the semiconductor element further includes a first sub-lead electrically connected to the semiconductor element, and the first sub-lead is spaced apart from the main lead and located outside the resin package when viewed in the thickness direction of the semiconductor element. is exposed from the resin package.

好ましくは、前記第一副リードは、第一副全厚部および第一副ひさし部を含み、前記第一副リードは、互いに反対側を向く第一副リード主面および第一副リード裏面を有し、前記第一副リード裏面は、前記樹脂パッケージから露出しており、前記第一副全厚部は、前記第一副リード主面から前記第一副リード裏面にわたる部位であり、前記第一副ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記第一副全厚部から突出しており、且つ、前記第一副リード主面を構成している。 Preferably, the first sub-lead includes a first sub-full thickness part and a first sub-eaves part, and the first sub-lead has a first sub-lead main surface and a first sub-lead back surface facing opposite to each other. The back surface of the first sub-lead is exposed from the resin package, the first sub-full thickness portion is a portion extending from the main surface of the first sub-lead to the back surface of the first sub-lead, and The first sub-eaves portion protrudes from the first sub-full thickness portion in a direction perpendicular to the thickness direction of the semiconductor element, and constitutes the first sub-lead main surface.

好ましくは、前記第一副ひさし部は、第一副前方部を有し、前記第一副前方部は、前記第一副全厚部から前記主リードに向かって突出している。 Preferably, the first sub-eaves part has a first sub-front part, and the first sub-front part protrudes from the first sub-full thickness part toward the main lead.

好ましくは、前記第一副全厚部は、前記半導体素子の厚さ方向視において、前記樹脂パッケージの外方に向かって、前記樹脂パッケージから露出している。 Preferably, the first sub-full thickness section is exposed from the resin package toward the outside of the resin package when viewed in the thickness direction of the semiconductor element.

好ましくは、前記第一副リードは、第一副延出部を含み、前記半導体素子の厚さ方向に対して直角である方向に、前記第一副全厚部から延出しており、且つ、前記第一副リード裏面を構成しており、前記第一副延出部は、前記半導体素子の厚さ方向視において、前記樹脂パッケージの外方に向かって、前記樹脂パッケージから露出している。 Preferably, the first sub-lead includes a first sub-extending portion and extends from the first sub-full thickness portion in a direction perpendicular to the thickness direction of the semiconductor element, and The first sub-lead back surface is constituted by the first sub-lead, and the first sub-extending portion is exposed from the resin package toward the outside of the resin package when viewed in the thickness direction of the semiconductor element.

好ましくは、前記第一副リードは、互いに反対側を向く第一副リード主面および第一副リード裏面を有し、前記第一副リード裏面は、前記樹脂パッケージから露出している。 Preferably, the first sub-lead has a first sub-lead main surface and a first sub-lead back surface facing opposite to each other, and the first sub-lead back surface is exposed from the resin package.

好ましくは、前記樹脂パッケージは、前記第一副リード裏面の向く方向と同一方向を向く樹脂裏面を有し、前記樹脂裏面は、前記第一副リード裏面と面一となっている。 Preferably, the resin package has a resin back surface facing in the same direction as the back surface of the first sub-lead, and the resin back surface is flush with the back surface of the first sub-lead.

好ましくは、前記第一副リードは、前記第一副リード裏面につながる第一副リード端面を有し、前記第一副リード端面は、前記主リードの位置する側とは反対側を向いている。 Preferably, the first sub-lead has a first sub-lead end surface connected to a back surface of the first sub-lead, and the first sub-lead end surface faces a side opposite to the side where the main lead is located. .

好ましくは、前記第一副リード端面は、前記樹脂パッケージから露出している。 Preferably, the first sub-lead end face is exposed from the resin package.

好ましくは、前記樹脂パッケージは、前記第一副リード端面の向く方向と同一方向を向く第一樹脂端面を有し、前記第一樹脂端面は、前記第一副リード端面と面一となっている。 Preferably, the resin package has a first resin end face facing in the same direction as the first sub-lead end face, and the first resin end face is flush with the first sub-lead end face. .

好ましくは、前記第一副リードは、前記第一副リード裏面につながる第一副リード側面を有し、前記第一副リード側面は、前記第一副リード端面の向く方向と前記半導体素子の厚さ方向とのいずれに対しても直角である方向を向いている。 Preferably, the first sub-lead has a first sub-lead side surface that is connected to the back surface of the first sub-lead, and the first sub-lead side surface is in the same direction as the direction in which the first sub-lead end surface faces and the thickness of the semiconductor element. It faces in a direction that is perpendicular to both directions.

好ましくは、前記第一副リード側面は、前記樹脂パッケージから露出している。 Preferably, the first sub-lead side surface is exposed from the resin package.

好ましくは、前記樹脂パッケージは、前記第一副リード側面の向く方向と同一方向を向く第一樹脂側面を有し、前記第一副リード側面は、前記第一樹脂側面と面一となっている。 Preferably, the resin package has a first resin side face facing in the same direction as the first sub-lead side face, and the first sub-lead side face is flush with the first resin side face. .

好ましくは、前記半導体素子に直接接続され、前記半導体素子および前記第一副リードを導通させる第一ワイヤを更に備える。 Preferably, the device further includes a first wire that is directly connected to the semiconductor element and connects the semiconductor element and the first sub-lead.

好ましくは、前記第一副リードおよび前記第一ワイヤの間に介在する第一副めっき層を更に備える。 Preferably, the device further includes a first sub-plating layer interposed between the first sub-lead and the first wire.

好ましくは、前記半導体素子に導通する第二副リードを更に備え、前記第二副リードは、前記主リードおよび前記第一副リードから離間しており、且つ、前記半導体素子の厚さ方向視において前記樹脂パッケージの外方に、前記樹脂パッケージから露出している。 Preferably, a second sub-lead electrically connected to the semiconductor element is further provided, and the second sub-lead is spaced apart from the main lead and the first sub-lead, and when viewed in the thickness direction of the semiconductor element. The resin package is exposed to the outside of the resin package.

好ましくは、前記半導体素子に直接接続され、前記半導体素子および前記第二副リードを導通させる第二ワイヤを更に備える。 Preferably, the device further includes a second wire that is directly connected to the semiconductor element and connects the semiconductor element and the second sub-lead.

好ましくは、前記第二副リードおよび前記第二ワイヤの間に介在する第二副めっき層を更に備える。 Preferably, the device further includes a second sub-plating layer interposed between the second sub-lead and the second wire.

好ましくは、前記半導体素子は、互いに積層された半導体層、半導体と金属との共晶層および前記裏面電極を構成する金属単体層を有しており、前記金属単体層が前記主リードに直接接合されている。 Preferably, the semiconductor element has a semiconductor layer stacked on each other, a eutectic layer of a semiconductor and a metal, and a single metal layer constituting the back electrode, and the single metal layer is directly bonded to the main lead. has been done.

好ましくは、前記共晶層は、SiとAuとの共晶からなる。 Preferably, the eutectic layer is made of a eutectic of Si and Au.

好ましくは、前記金属単体層は、前記共晶層よりも薄い。 Preferably, the metal single layer is thinner than the eutectic layer.

好ましくは、第一ワイヤを更に備え、前記半導体素子は、前記第一ワイヤが接合された第一表面電極を含み、前記第一表面電極は、前記半導体素子の厚さ方向視において、前記主全厚部に重なっている。 Preferably, the semiconductor element further includes a first wire, and the semiconductor element includes a first surface electrode to which the first wire is bonded, and the first surface electrode is connected to the main surface when viewed in the thickness direction of the semiconductor element. It overlaps the thick part.

好ましくは、第二ワイヤを更に備え、前記半導体素子は、前記第二ワイヤが接合された第二表面電極を含み、前記第二表面電極は、前記半導体素子の厚さ方向視において、前記主全厚部に重なっている。 Preferably, the semiconductor element further includes a second wire, and the semiconductor element includes a second surface electrode to which the second wire is bonded, and the second surface electrode covers the main entire surface when viewed in the thickness direction of the semiconductor element. It overlaps the thick part.

好ましくは、第一ワイヤと、第二ワイヤと、を更に備え、前記半導体素子は、前記第一ワイヤが接合された第一表面電極と、前記第二ワイヤが接合された第二表面電極と、を含み、前記第一表面電極および前記第二表面電極の少なくともいずれかは、前記半導体素子の厚さ方向視において、前記主全厚部に重なっている。 Preferably, the semiconductor element further includes a first wire and a second wire, and the semiconductor element includes a first surface electrode to which the first wire is bonded, a second surface electrode to which the second wire is bonded; At least one of the first surface electrode and the second surface electrode overlaps the main full thickness portion when viewed in the thickness direction of the semiconductor element.

本発明の第2の側面によると、厚さ方向において互いに反対方向を向く表面および裏面、上記表面に形成された第1表面電極および第2表面電極、上記裏面に形成された裏面電極、を有する半導体素子と、上記裏面電極が導通接続されるダイパッド部および上記ダイパッド部とは反対側を向く主裏面端子部を有する主リードと、第1ワイヤを介して上記第1表面電極に接続される第1ワイヤボンディング部および上記第1ワイヤボンディング部とは反対側を向く第1副裏面端子部を有する第1副リードと、第2ワイヤを介して上記第2表面電極に接続される第2ワイヤボンディング部および上記第2ワイヤボンディング部とは反対側を向く第2副裏面端子部を有する第2副リードと、上記半導体素子と上記主リード、上記第1副リードおよび上記第2副リードの一部ずつとを覆うとともに、上記主裏面端子部、上記第1副裏面端子部および上記第2副裏面端子部を同じ側に露出させる樹脂パッケージと、を備えており、上記主リードは、上記ダイパッド部から上記主裏面端子部にわたる主全厚部と、この主全厚部の上記ダイパッド部側部分から厚さ方向に対して直角である方向に突出する主ひさし部と、を有しており、上記ダイパッド部および上記半導体素子は、厚さ方向視において上記主全厚部および上記主ひさし部の双方に重なり、上記第1表面電極および上記第2表面電極の少なくともいずれか、は上記主ひさし部に重なり、上記第1ワイヤは、上記第1ワイヤボンディング部に接合されたファーストボンディング部と、上記第1表面電極に対して第1バンプを介して接合されたセカンドボンディング部と、を有し、上記第2ワイヤは、上記第2ワイヤボンディング部に接合されたファーストボンディング部と、上記第2表面電極に対して第2バンプを介して接合されたセカンドボンディング部と、を有する、ことを特徴としている、半導体装置が提供される。 According to a second aspect of the present invention, it has a front surface and a back surface facing in opposite directions in the thickness direction, a first surface electrode and a second surface electrode formed on the surface, and a back surface electrode formed on the back surface. A main lead having a semiconductor element, a die pad portion to which the back electrode is conductively connected, and a main back terminal portion facing opposite to the die pad portion, and a main lead connected to the first front electrode via a first wire. a first sub-lead having a first wire bonding portion and a first sub-back terminal portion facing opposite to the first wire bonding portion; and a second wire bonding connected to the second surface electrode via a second wire. and a second sub-lead having a second sub-back terminal portion facing opposite to the second wire bonding portion; a portion of the semiconductor element, the main lead, the first sub-lead, and the second sub-lead; and a resin package that covers the die pad part and exposes the main back terminal part, the first sub back terminal part, and the second sub back terminal part on the same side, and the main lead is connected to the die pad part. The main full thickness part extends from the main back terminal part to the main rear surface terminal part, and the main eaves part protrudes from the die pad part side part of the main full thickness part in a direction perpendicular to the thickness direction, and The die pad portion and the semiconductor element overlap both the main full thickness portion and the main eaves portion when viewed in the thickness direction, and at least one of the first surface electrode and the second surface electrode overlaps the main eaves portion. The first wire has a first bonding part bonded to the first wire bonding part and a second bonding part bonded to the first surface electrode via a first bump, The second wire is characterized in that it has a first bonding part bonded to the second wire bonding part, and a second bonding part bonded to the second surface electrode via a second bump. , a semiconductor device is provided.

好ましくは、上記第1表面電極がゲート電極であり、上記第2表面電極がソース電極であり、上記裏面電極がドレイン電極であるとともに、上記半導体素子がトランジスタとして構成されており、上記第1表面電極が、上記第2表面電極よりも上記第1副リードおよび上記第2副リードに対して離間している。 Preferably, the first surface electrode is a gate electrode, the second surface electrode is a source electrode, and the back electrode is a drain electrode, and the semiconductor element is configured as a transistor, and the first surface electrode is preferably a gate electrode. The electrode is spaced apart from the first sub-lead and the second sub-lead from the second surface electrode.

好ましくは、上記第1表面電極は、厚さ方向視において上記主全厚部と重なり、上記第2表面電極は、厚さ方向視において上記主ひさし部に重なる。 Preferably, the first surface electrode overlaps the main full thickness section when viewed in the thickness direction, and the second surface electrode overlaps the main eaves section when viewed in the thickness direction.

好ましくは、上記第1表面電極は、厚さ方向視において上記主全厚部および上記主ひさし部の双方と重なる。 Preferably, the first surface electrode overlaps both the main full thickness section and the main eaves section when viewed in the thickness direction.

好ましくは、上記第1ワイヤの上記第1バンプおよび上記第1ワイヤの上記セカンドボンディング部は、厚さ方向視において上記主全厚部および上記主ひさし部の双方と重なる。 Preferably, the first bump of the first wire and the second bonding part of the first wire overlap both the main full thickness part and the main eaves part when viewed in the thickness direction.

好ましくは、上記主ひさし部は、上記主全厚部から上記第1副リードおよび上記第2副リードに向かって突出する主前方部を有する。 Preferably, the main eaves portion has a main front portion that projects from the main full thickness portion toward the first sub-lead and the second sub-lead.

好ましくは、上記主ひさし部は、上記主前方部が突出する方向とは垂直である方向に突出する主側方部を有する。 Preferably, the main eave part has a main side part that projects in a direction perpendicular to a direction in which the main front part projects.

好ましくは、上記主リードは、上記主側方部から突出し、かつ一端面が上記樹脂パッケージから露出する主側方連結部を有する。 Preferably, the main lead has a main lateral connecting part that protrudes from the main lateral part and has one end surface exposed from the resin package.

好ましくは、上記主ひさし部は、上記主前方部とは反対側に突出する主後方部を有する。 Preferably, the main eave part has a main rear part that projects on the opposite side from the main front part.

好ましくは、上記主リードは、上記主後方部から突出し、かつ一端面が上記樹脂パッケージから露出する主後方連結部を有する。 Preferably, the main lead has a main rear connecting part that protrudes from the main rear part and has one end surface exposed from the resin package.

好ましくは、上記主全厚部のすべてが、上記主ひさし部に囲まれている。 Preferably, all of the main full thickness section is surrounded by the main eave section.

好ましくは、上記ダイパッド部には、主表面めっき層が形成されている。 Preferably, a main surface plating layer is formed on the die pad portion.

好ましくは、上記主表面めっき層は、上記主ひさし部のすべてに重なる。 Preferably, the main surface plating layer overlaps all of the main eaves.

好ましくは、上記第1副リードは、上記第1ワイヤボンディング部から上記第1副裏面端子部にわたる第1副全厚部と、この第1副全厚部の上記第1ワイヤボンディング部側部分から厚さ方向に対して直角である方向に突出する第1副ひさし部と、を有している。 Preferably, the first sub-lead includes a first sub-full thickness part extending from the first wire bonding part to the first sub-back terminal part, and a part of the first sub-full thickness part from the first wire bonding part side. and a first sub-eaves portion projecting in a direction perpendicular to the thickness direction.

好ましくは、上記第1副ひさし部は、上記第1副全厚部から上記主リードに向かって突出する第1副前方部を有する。 Preferably, the first sub-eaves portion has a first sub-front portion that projects from the first sub-full thickness portion toward the main lead.

好ましくは、上記第1副ひさし部は、上記第1副前方部が突出する方向とは垂直である方向に突出する第1副側方部を有する。 Preferably, the first sub-eaves part has a first sub-lateral part that projects in a direction perpendicular to the direction in which the first sub-front part projects.

好ましくは、上記第1副リードは、上記第1副側方部から突出し、かつ一端面が上記樹脂パッケージから露出する第1副側方連結部を有する。 Preferably, the first sub-lead has a first sub-lateral connecting part that protrudes from the first sub-lateral part and has one end surface exposed from the resin package.

好ましくは、上記第1副ひさし部は、上記第1副前方部とは反対側に突出する第1副後方部を有する。 Preferably, the first sub-eaves part has a first sub-rear part that protrudes on a side opposite to the first sub-front part.

好ましくは、上記第1副リードは、上記第1副後方部から突出し、かつ一端面が上記樹脂パッケージから露出する第1副後方連結部を有する。 Preferably, the first sub-lead has a first sub-rear connecting part that protrudes from the first sub-rear part and has one end surface exposed from the resin package.

好ましくは、上記第1副全厚部のすべてが、上記第1副ひさし部に囲まれている。 Preferably, the entire first sub-full thickness section is surrounded by the first sub-eaves section.

好ましくは、上記第1ワイヤボンディング部には、第1副表面めっき層が形成されている。 Preferably, a first sub-surface plating layer is formed on the first wire bonding portion.

好ましくは、上記第1副表面めっき層は、上記第1副ひさし部のすべてに重なる。 Preferably, the first sub-surface plating layer overlaps all of the first sub-eaves portions.

好ましくは、上記第2副リードは、上記第2ワイヤボンディング部から上記第2副裏面端子部にわたる第2副全厚部と、この第2副全厚部の上記第2ワイヤボンディング部側部分から厚さ方向に対して直角である方向に突出する第2副ひさし部と、を有している。 Preferably, the second sub-lead includes a second sub-full thickness part extending from the second wire bonding part to the second sub-back terminal part, and a part of the second sub-full thickness part from the second wire bonding part side. and a second sub-eaves portion projecting in a direction perpendicular to the thickness direction.

好ましくは、上記第2副ひさし部は、上記第2副全厚部から上記主リードに向かって突出する第2副前方部を有する。 Preferably, the second sub-eaves portion has a second sub-front portion that projects from the second sub-full thickness portion toward the main lead.

好ましくは、上記第2副ひさし部は、上記第2副前方部が突出する方向とは垂直である方向に突出する第2副側方部を有する。 Preferably, the second sub-eaves part has a second sub-lateral part that projects in a direction perpendicular to the direction in which the second sub-front part projects.

好ましくは、上記第2副リードは、上記第2副側方部から突出し、かつ一端面が上記樹脂パッケージから露出する第2副側方連結部を有する。 Preferably, the second sub-lead has a second sub-lateral connecting part that protrudes from the second sub-lateral part and has one end surface exposed from the resin package.

好ましくは、上記第2副ひさし部は、上記第2副前方部とは反対側に突出する第2副後方部を有する。 Preferably, the second sub-eaves part has a second sub-rear part that protrudes on a side opposite to the second sub-front part.

好ましくは、上記第2副リードは、上記第2副後方部から突出し、かつ一端面が上記樹脂パッケージから露出する第2副後方連結部を有する。 Preferably, the second sub-lead has a second sub-rear connecting part that protrudes from the second sub-rear part and has one end surface exposed from the resin package.

好ましくは、上記第2副全厚部のすべてが、上記第2副ひさし部に囲まれている。 Preferably, the entire second sub-full thickness section is surrounded by the second sub-eaves section.

好ましくは、上記第2ワイヤボンディング部には、第2副表面めっき層が形成されている。 Preferably, a second sub-surface plating layer is formed on the second wire bonding portion.

好ましくは、上記第2副表面めっき層は、上記第2副ひさし部のすべてに重なる。 Preferably, the second sub-surface plating layer overlaps all of the second sub-eaves portions.

好ましくは、上記半導体素子は、互いに積層された半導体層、半導体と金属との共晶層および上記裏面電極を構成する金属単体層を有しており、上記金属単体層が上記ダイパッド部に直接接合されている。 Preferably, the semiconductor element has a semiconductor layer stacked on each other, a eutectic layer of a semiconductor and a metal, and a single metal layer constituting the back electrode, and the single metal layer is directly bonded to the die pad portion. has been done.

好ましくは、上記共晶層は、SiとAuとの共晶からなる。 Preferably, the eutectic layer is made of a eutectic of Si and Au.

好ましくは、上記金属単体層は、上記共晶層よりも薄い。 Preferably, the metal single layer is thinner than the eutectic layer.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態にかかる半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment of the present invention. 図1に示した半導体装置の平面図である。2 is a plan view of the semiconductor device shown in FIG. 1. FIG. 図1に示した半導体装置の底面図である。2 is a bottom view of the semiconductor device shown in FIG. 1. FIG. 図2のIV-IV線に沿う断面図である。3 is a sectional view taken along line IV-IV in FIG. 2. FIG. 図2のV-V線に沿う断面図である。3 is a sectional view taken along line VV in FIG. 2. FIG. 図1に示した半導体装置の部分拡大断面図である。2 is a partially enlarged sectional view of the semiconductor device shown in FIG. 1. FIG. 図2のVII-VII線に沿う断面図である。3 is a cross-sectional view taken along line VII-VII in FIG. 2. FIG. 図2のVIII-VIII線に沿う断面図である。3 is a cross-sectional view taken along line VIII-VIII in FIG. 2. FIG. 図2のIX-IX線に沿う断面図である。3 is a sectional view taken along line IX-IX in FIG. 2. FIG. 図1に示した半導体装置のセカンドボンディング部を示す拡大画像である。2 is an enlarged image showing a second bonding portion of the semiconductor device shown in FIG. 1. FIG. 図1に示した半導体装置の製造方法における一工程を示す断面図である。2 is a cross-sectional view showing one step in the method for manufacturing the semiconductor device shown in FIG. 1. FIG. 本発明の第2実施形態にかかる半導体装置の斜視図である。FIG. 3 is a perspective view of a semiconductor device according to a second embodiment of the present invention. 図12に示した半導体装置の平面図である。13 is a plan view of the semiconductor device shown in FIG. 12. FIG. 図1の半導体装置の半導体素子を示す要部拡大平面図である。2 is an enlarged plan view of a main part showing a semiconductor element of the semiconductor device of FIG. 1. FIG. 本発明の半導体装置の変形例の平面図である。FIG. 6 is a plan view of a modified example of the semiconductor device of the present invention. 本発明の第3実施形態に基づく半導体装置の一例を示す斜視図である。FIG. 7 is a perspective view showing an example of a semiconductor device according to a third embodiment of the present invention. 図16の半導体装置を示す斜視図である。17 is a perspective view showing the semiconductor device of FIG. 16. FIG. 図16の半導体装置を示す平面図である。17 is a plan view showing the semiconductor device of FIG. 16. FIG. 図18のXIX-XIX線に沿う断面図である。19 is a sectional view taken along line XIX-XIX in FIG. 18. FIG. 図18のXX-XX線に沿う断面図である。19 is a sectional view taken along line XX-XX in FIG. 18. FIG. 図16の半導体装置を示す要部拡大断面図である。17 is an enlarged cross-sectional view of a main part of the semiconductor device of FIG. 16. FIG. 図18のXXII-XXII線に沿う断面図である。19 is a sectional view taken along line XXII-XXII in FIG. 18. FIG. 図18のXXIII-XXIII線に沿う断面図である。19 is a sectional view taken along line XXIII-XXIII in FIG. 18. FIG. 図18のXXIV-XXIV線に沿う断面図である。19 is a sectional view taken along line XXIV-XXIV in FIG. 18. FIG. 図16の半導体装置の半導体素子を示す要部拡大平面図である。17 is an enlarged plan view of a main part showing a semiconductor element of the semiconductor device of FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例を示す断面図である。17 is a cross-sectional view showing an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例において形成されたセカンドボンディング部を示す拡大画像である。17 is an enlarged image showing a second bonding portion formed in an example of the manufacturing process of the semiconductor device shown in FIG. 16. FIG. 図16の半導体装置の製造工程の一例における切断工程を示す要部平面図である。FIG. 17 is a plan view of a main part showing a cutting step in an example of the manufacturing process of the semiconductor device shown in FIG. 16; 図16の半導体装置を示すX線画像である。17 is an X-ray image showing the semiconductor device of FIG. 16. 本発明の第4実施形態に基づく半導体装置の一例を示す平面図である。FIG. 7 is a plan view showing an example of a semiconductor device according to a fourth embodiment of the present invention.

以下、本発明の実施の形態につき、図面を参照して具体的に説明する。 Embodiments of the present invention will be specifically described below with reference to the drawings.

図1~図11を用いて、本発明の第1実施形態について説明する。 A first embodiment of the present invention will be described using FIGS. 1 to 11.

図1は、本発明の第1実施形態にかかる半導体装置の斜視図である。図2は、図1に示した半導体装置の平面図である。図3は、図1に示した半導体装置の底面図である。図4は、図2のIV-IV線に沿う断面図である。図5は、図2のV-V線に沿う断面図である。図6は、図1に示した半導体装置の部分拡大断面図である。図7は、図2のVII-VII線に沿う断面図である。図8は、図2のVIII-VIII線に沿う断面図である。図9は、図2のIX-IX線に沿う断面図である。 FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a plan view of the semiconductor device shown in FIG. 1. FIG. 3 is a bottom view of the semiconductor device shown in FIG. 1. FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. 2. FIG. 5 is a sectional view taken along line VV in FIG. 2. FIG. 6 is a partially enlarged sectional view of the semiconductor device shown in FIG. FIG. 7 is a cross-sectional view taken along line VII-VII in FIG. FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.

本実施形態の半導体装置101は、半導体素子200、主リード300、第一副リード400、第二副リード500、第一ワイヤ600、第二ワイヤ700および樹脂パッケージ800を備えている。図1、図2では、樹脂パッケージ800を二点鎖線によって示している。半導体装置101は、いわゆる面実装が可能な比較的小型の半導体装置として構成されている。半導体装置101の大きさの一例を挙げると、x方向寸法が0.4~0.8mm程度、y方向寸法が0.2~0.6mm程度、厚さ方向z寸法が0.3~0.4mm程度である。 The semiconductor device 101 of this embodiment includes a semiconductor element 200, a main lead 300, a first sub-lead 400, a second sub-lead 500, a first wire 600, a second wire 700, and a resin package 800. In FIGS. 1 and 2, the resin package 800 is indicated by a two-dot chain line. The semiconductor device 101 is configured as a relatively small semiconductor device that can be surface-mounted. To give an example of the size of the semiconductor device 101, the dimension in the x direction is approximately 0.4 to 0.8 mm, the dimension in the y direction is approximately 0.2 to 0.6 mm, and the dimension in the thickness direction z is approximately 0.3 to 0.8 mm. It is about 4 mm.

半導体素子200は、本実施形態においては、いわゆるトランジスタとして構成されている。半導体素子200は、表面201および裏面202を有しており、第一表面電極211、第二表面電極212および裏面電極220が形成されている。表面201および裏面202は、z方向において互いに反対方向を向いている。半導体素子200の大きさの一例を挙げると、x方向寸法が300μm程度、y方向寸法が300μm程度である。 In this embodiment, the semiconductor element 200 is configured as a so-called transistor. The semiconductor element 200 has a front surface 201 and a back surface 202, and a first surface electrode 211, a second surface electrode 212, and a back surface electrode 220 are formed. The front surface 201 and the back surface 202 face oppositely to each other in the z direction. To give an example of the size of the semiconductor element 200, the dimension in the x direction is about 300 μm, and the dimension in the y direction is about 300 μm.

図14に示すように、第一表面電極211および第二表面電極212は、表面201に形成されており、たとえばAuめっき層からなる電極層213の一部ずつによって構成されている。本実施形態においては、第一表面電極211がゲート電極であり、第二表面電極212がソース電極である。本実施形態においては、図14において、第一表面電極211がx方向左方側に位置し、第二表面電極212がx方向右方側に位置する。また、第一表面電極211がy方向図中下方側に位置し、第二表面電極212がy方向図中上方側に位置する。裏面電極220は、裏面202に形成されている。本実施形態においては、裏面電極220がドレイン電極である。 As shown in FIG. 14, the first surface electrode 211 and the second surface electrode 212 are formed on the surface 201, and are each formed by a portion of an electrode layer 213 made of, for example, an Au plating layer. In this embodiment, the first surface electrode 211 is the gate electrode, and the second surface electrode 212 is the source electrode. In this embodiment, in FIG. 14, the first surface electrode 211 is located on the left side in the x direction, and the second surface electrode 212 is located on the right side in the x direction. Further, the first surface electrode 211 is located on the lower side in the y-direction diagram, and the second surface electrode 212 is located on the upper side in the y-direction diagram. A back electrode 220 is formed on the back surface 202. In this embodiment, the back electrode 220 is a drain electrode.

電極層231の一部が除去されることにより、除去領域214が形成されている。除去領域214は、第一表面電極211を囲む形状とされている。より具体的には、除去領域214は、半導体素子200の四辺に沿って互いに平行に延びる部分と、第一表面電極211を囲むべく比較的広い面積を挟んで位置する部分と、を有している。このような環状とされた除去領域214によって第一表面電極211と第二表面電極212とが絶縁されている。 A removed region 214 is formed by removing a portion of the electrode layer 231. The removal region 214 has a shape surrounding the first surface electrode 211. More specifically, the removal region 214 includes a portion extending parallel to each other along the four sides of the semiconductor element 200 and a portion positioned across a relatively large area to surround the first surface electrode 211. There is. The first surface electrode 211 and the second surface electrode 212 are insulated by the annular removed region 214.

第二表面電極212の周辺領域は、アクティブ領域216とされている。アクティブ領域216には、表面201からz方向内方にある部位に、MOSFET217が作りこまれている。MOSFET217は、マトリクス状に配置された複数の単位セル218によって構成されている。なお、複数の単位セル218の配列形態は、マトリクス状に限らず、たとえばストライプ状、千鳥状であってもよい。 The peripheral area of the second surface electrode 212 is an active area 216. A MOSFET 217 is built into the active region 216 at a portion located inward from the surface 201 in the z direction. MOSFET 217 is composed of a plurality of unit cells 218 arranged in a matrix. Note that the arrangement form of the plurality of unit cells 218 is not limited to a matrix form, and may be, for example, a stripe form or a staggered form.

なお、本実施形態においては、ソース電極としての第二表面電極212が1つ設けられているが、これに限定されず、複数の第二表面電極212を設けてもよい。 Note that in this embodiment, one second surface electrode 212 is provided as a source electrode, but the present invention is not limited to this, and a plurality of second surface electrodes 212 may be provided.

主リード300には、半導体素子200が配置されている。図2、図3に示すように、本実施形態においては、厚さ方向z視において、主リード300に重ならない部位を、半導体素子200が有している。すなわち、厚さ方向z視において、主リード300の外側にはみ出る部位を、半導体素子200が有している。後に詳述するが、主リード300は、樹脂パッケージ800から露出している。主リード300は、リードフレームに由来する。主リード300は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 A semiconductor element 200 is arranged on the main lead 300 . As shown in FIGS. 2 and 3, in this embodiment, the semiconductor element 200 has a portion that does not overlap the main lead 300 when viewed in the thickness direction z. That is, the semiconductor element 200 has a portion that protrudes outside the main lead 300 when viewed in the thickness direction z. As will be described in detail later, the main lead 300 is exposed from the resin package 800. The main lead 300 originates from the lead frame. The main lead 300 is formed by patterning, such as etching, a metal plate made of, for example, Cu.

図4、図5等に示すように、主リード300は、互いに反対側を向く主リード主面310および主リード裏面320を有する。主リード主面310および主リード裏面320はいずれも、平坦である。 As shown in FIGS. 4, 5, etc., the main lead 300 has a main lead main surface 310 and a main lead back surface 320 facing oppositely to each other. Both the main lead main surface 310 and the main lead back surface 320 are flat.

主リード主面310は、厚さ方向z上方を向いている。主リード主面310には、半導体素子200が配置されている。また、本実施形態においては、主リード300における主リード主面310に、主表面めっき層311が形成されている。主表面めっき層311は、半導体素子200および主リード300の間に介在している。主表面めっき層311は、主リード主面310の全域にわたって形成されている。主表面めっき層311は、たとえば厚さが2μm程度のAgからなる。 The main lead surface 310 faces upward in the thickness direction z. The semiconductor element 200 is arranged on the main lead main surface 310. Further, in this embodiment, a main surface plating layer 311 is formed on the main lead main surface 310 of the main lead 300. Main surface plating layer 311 is interposed between semiconductor element 200 and main lead 300. The main surface plating layer 311 is formed over the entire main lead surface 310 . The main surface plating layer 311 is made of Ag and has a thickness of about 2 μm, for example.

図3では、主リード裏面320をハッチングによって示している。主リード裏面320は、主リード主面310とは反対側の厚さ方向z下方を向いており、半導体装置101を面実装するために用いられる。主リード裏面320は、矩形状である。主リード裏面320は、厚さ方向z視において主リード主面310にその全てが重なっており、主リード主面310に内包されている。 In FIG. 3, the back surface 320 of the main lead is shown by hatching. The main lead back surface 320 faces downward in the thickness direction z, opposite to the main lead main surface 310, and is used for surface mounting the semiconductor device 101. The main lead back surface 320 has a rectangular shape. The main lead back surface 320 completely overlaps the main lead main surface 310 when viewed in the thickness direction z, and is included in the main lead main surface 310 .

主リード300は、主全厚部330および主ひさし部340を含む。 Main lead 300 includes a main full-thickness section 330 and a main canopy section 340 .

主全厚部330は、厚さ方向zにおいて主リード主面310から主リード裏面320にわたる部位である。本実施形態においては、主全厚部330は、全体にわたって、厚さ方向z視において、半導体素子200に重なっている。主全厚部330には、第一表面電極211および第二表面電極212の少なくともいずれかが、厚さ方向視zにおいて重なっている。本実施形態では、主全厚部330には、第一表面電極211および第二表面電極212のいずれもが、厚さ方向視zにおいて重なっている。すなわち、厚さ方向視zにおいて、第一表面電極211および第二表面電極212が半導体素子200の中心寄りに配置されている。本実施形態とは異なり、第一表面電極211のみが主全厚部330に厚さ方向視zにおいて重なっており、第二表面電極212が主全厚部330に厚さ方向視zにおいて重なっていなくてもよい。同様に、本実施形態とは異なり、第二表面電極212のみが主全厚部330に厚さ方向視zにおいて重なっており、第一表面電極211が主全厚部330に厚さ方向視zにおいて重なっていなくてもよい。本実施形態においては、主全厚部330の厚さは、0.9~1.1mm程度である。主全厚部330は、主リード裏面320を構成している。 The main full thickness portion 330 is a portion extending from the main lead main surface 310 to the main lead back surface 320 in the thickness direction z. In the present embodiment, the main full thickness portion 330 entirely overlaps the semiconductor element 200 when viewed in the thickness direction z. At least one of the first surface electrode 211 and the second surface electrode 212 overlaps with the main full thickness portion 330 in the thickness direction z. In the present embodiment, both the first surface electrode 211 and the second surface electrode 212 overlap in the main full thickness portion 330 in the thickness direction z. That is, in the thickness direction z, the first surface electrode 211 and the second surface electrode 212 are arranged near the center of the semiconductor element 200. Unlike this embodiment, only the first surface electrode 211 overlaps with the main full thickness portion 330 in the thickness direction z, and the second surface electrode 212 overlaps with the main full thickness portion 330 in the thickness direction z. You don't have to. Similarly, unlike this embodiment, only the second surface electrode 212 overlaps the main full thickness section 330 in the thickness direction z, and the first surface electrode 211 overlaps the main full thickness section 330 in the thickness direction z. They do not need to overlap. In this embodiment, the thickness of the main full thickness portion 330 is approximately 0.9 to 1.1 mm. The main full thickness portion 330 constitutes the back surface 320 of the main lead.

主ひさし部340は、厚さ方向zに対して直角である方向に、主全厚部330から突出している。本実施形態においては、主ひさし部340は、厚さ方向zに対して直角であるx方向およびy方向に、主全厚部330から突出している。本実施形態においては、更に、主ひさし部340は、主全厚部330の主リード主面310側部分から厚さ方向zに対して直角であるx方向およびy方向に突出している。主ひさし部340の厚さは、たとえば主全厚部330の半分であり、0.05mm程度である。主ひさし部340および主全厚部330は、上述の主リード主面310を構成している。一方、主ひさし部340は、主リード裏面320を構成していない。主ひさし部340は、厚さ方向z視において、主全厚部330を囲んでいる。本実施形態においては更に、主ひさし部340は、全体にわたって、厚さ方向z視において、半導体素子200に重なっている。 The main eaves portion 340 projects from the main full thickness portion 330 in a direction perpendicular to the thickness direction z. In this embodiment, the main eaves section 340 protrudes from the main full thickness section 330 in the x and y directions that are perpendicular to the thickness direction z. In the present embodiment, the main eaves portion 340 further protrudes from the main lead main surface 310 side portion of the main full thickness portion 330 in the x direction and the y direction that are perpendicular to the thickness direction z. The thickness of the main eaves portion 340 is, for example, half of the main full thickness portion 330, and is approximately 0.05 mm. The main eaves portion 340 and the main full thickness portion 330 constitute the above-mentioned main lead main surface 310. On the other hand, the main eaves portion 340 does not constitute the main lead back surface 320. The main eaves section 340 surrounds the main full thickness section 330 when viewed in the thickness direction z. Furthermore, in this embodiment, the main eaves portion 340 entirely overlaps the semiconductor element 200 when viewed in the thickness direction z.

本実施形態においては、主ひさし部340は、主前方部341、主側方部342および主後方部343を有する。 In this embodiment, the main eaves section 340 has a main front section 341, a main side section 342, and a main rear section 343.

主前方部341は、主全厚部330から、第一副リード400に向かって突出している。また、本実施形態においては更に、主前方部341は、主全厚部330から、第二副リード500に向かって突出している。 The main front portion 341 projects from the main full thickness portion 330 toward the first sub-lead 400 . Furthermore, in this embodiment, the main front portion 341 protrudes from the main full-thickness portion 330 toward the second sub-lead 500.

主側方部342は、主前方部341の突出する方向に対して直角である方向に、主全厚部330から突出している。具体的には、主側方部342は、主全厚部330からy方向に向かって突出している。本実施形態においては、2つの主側方部342が形成されている。また、本実施形態においては、主リード300は、2つの主側方連結部351を有している。主側方連結部351は、主ひさし部340の主側方部342から延びており、主側方部342と同じ厚さとされている。主側方連結部351のy方向端面は、樹脂パッケージ800から露出している。 The main lateral parts 342 project from the main full thickness part 330 in a direction that is perpendicular to the direction in which the main front part 341 projects. Specifically, the main side portion 342 protrudes from the main full thickness portion 330 in the y direction. In this embodiment, two main side portions 342 are formed. Further, in this embodiment, the main lead 300 has two main lateral connecting parts 351. The main side connecting portion 351 extends from the main side portion 342 of the main eave portion 340 and has the same thickness as the main side portion 342. The end surface of the main side connecting portion 351 in the y direction is exposed from the resin package 800.

主後方部343は、主前方部341が突出する方向とは反対方向に、主全厚部330から突出している。本実施形態においては、主リード300は、主後方連結部352を有している。主後方連結部352は、主ひさし部340の主後方部343から延びており、主後方部343と同じ厚さとされている。主後方連結部352のx方向端面は、樹脂パッケージ800から露出している。 The main rear portion 343 protrudes from the main full thickness portion 330 in a direction opposite to the direction in which the main front portion 341 protrudes. In this embodiment, the main lead 300 has a main rear connecting portion 352 . The main rear connecting portion 352 extends from the main rear portion 343 of the main eave portion 340 and has the same thickness as the main rear portion 343. The end surface of the main rear connecting portion 352 in the x direction is exposed from the resin package 800.

図6に示すように、半導体素子200は、裏面電極220が主リード主面310(主表面めっき層311)に接合されている。具体的には、金属単体層としての裏面電極220が、主リード主面310(主表面めっき層311)に対してたとえば熱圧着の手法によって直接接合されている。この熱圧着においては、振動は付与されず、熱と圧力のみが付与される。 As shown in FIG. 6, in the semiconductor element 200, the back electrode 220 is bonded to the main lead main surface 310 (main surface plating layer 311). Specifically, the back electrode 220 as a single metal layer is directly bonded to the main lead main surface 310 (main surface plating layer 311) by, for example, thermocompression bonding. In this thermocompression bonding, no vibration is applied, only heat and pressure are applied.

第一副リード400は、主リード300から離間している。具体的には、第一副リード400は、主リード300に対してx方向に離間して配置されている。また、第一副リード400は、第二副リード500から離間している。第一副リード400は、厚さ方向z視において、樹脂パッケージ800の外方に、樹脂パッケージ800から露出している。本実施形態では、第一副リード400は、樹脂パッケージ800から方向xおよび方向yに、樹脂パッケージ800から露出している。第一副リード400は、リードフレームに由来する。第一副リード400は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 The first sub-lead 400 is spaced apart from the main lead 300. Specifically, the first sub-lead 400 is spaced apart from the main lead 300 in the x direction. Further, the first sub-lead 400 is spaced apart from the second sub-lead 500. The first sub-lead 400 is exposed from the resin package 800 to the outside of the resin package 800 when viewed in the thickness direction z. In this embodiment, the first sub-lead 400 is exposed from the resin package 800 in the x and y directions. The first secondary lead 400 originates from the lead frame. The first sub-lead 400 is formed, for example, by subjecting a metal plate made of Cu to patterning such as etching.

第一副リード400は、第一副リード主面410と、第一副リード裏面420と、第一副リード端面481と、第一副リード側面482と、を有する。第一副リード主面410と、第一副リード裏面420と、第一副リード端面481と、第一副リード側面482と、はいずれも平坦である。 The first sub-lead 400 has a first sub-lead main surface 410, a first sub-lead back surface 420, a first sub-lead end surface 481, and a first sub-lead side surface 482. The first sub-lead main surface 410, the first sub-lead back surface 420, the first sub-lead end surface 481, and the first sub-lead side surface 482 are all flat.

第一副リード主面410は、厚さ方向z上方を向いている。第一副リード主面410には、第一ワイヤ600がボンディングされる。本実施形態においては、第一副リード主面410に第一副表面めっき層411が形成されている。第一副表面めっき層411は、第一副リード主面410と第一ワイヤ600との間に介在している。第一副表面めっき層411は、第一副リード主面410の全域にわたって形成されている。第一副表面めっき層411は、たとえば厚さが2μm程度のAgからなる。なお、図1においては、理解の便宜上、第一副表面めっき層411にハーフトーンを施している。 The first secondary lead main surface 410 faces upward in the thickness direction z. A first wire 600 is bonded to the first sub-lead main surface 410. In this embodiment, a first sub-surface plating layer 411 is formed on the main surface 410 of the first sub-lead. The first sub-surface plating layer 411 is interposed between the first sub-lead main surface 410 and the first wire 600. The first sub-surface plating layer 411 is formed over the entire first sub-lead main surface 410. The first subsurface plating layer 411 is made of Ag and has a thickness of about 2 μm, for example. In addition, in FIG. 1, for convenience of understanding, the first sub-surface plating layer 411 is halftone.

第一副リード裏面420は、第一副リード主面410の向く方向とは反対側を向いている。具体的には、第一副リード裏面420は、第一副リード主面410とは反対側の厚さ方向z下方を向いている。第一副リード裏面420は、樹脂パッケージ800から露出している。第一副リード裏面420は、半導体装置101を面実装するために用いられる。図3では、第一副リード裏面420をハッチングによって示している。 The first sub-lead back surface 420 faces the opposite side to the direction in which the first sub-lead main surface 410 faces. Specifically, the first sub-lead back surface 420 faces downward in the thickness direction z, opposite to the first sub-lead main surface 410. The first sub-lead back surface 420 is exposed from the resin package 800. The first sub-lead back surface 420 is used for surface mounting the semiconductor device 101. In FIG. 3, the back surface 420 of the first sub-lead is shown by hatching.

第一副リード端面481は、主リード300の位置する側とは反対側を向いている。具体的には、第一副リード端面481は、図3の右側を向いている。第一副リード端面481は、第一副リード裏面420につながっている。第一副リード端面481は、樹脂パッケージ800から露出している。 The first sub-lead end face 481 faces the opposite side to the side where the main lead 300 is located. Specifically, the first sub-lead end face 481 faces the right side in FIG. The first sub-lead end surface 481 is connected to the first sub-lead back surface 420. The first sub-lead end surface 481 is exposed from the resin package 800.

第一副リード側面482は、第一副リード端面481の向く方向と、半導体素子200の厚さ方向zとのいずれに対しても直角である方向を向いている。具体的には、第一副リード側面482は、図3の下側を向いている。第一副リード側面482は、第一副リード裏面420につながっている。第一副リード側面482は、樹脂パッケージ800から露出している。 The first sub-lead side surface 482 faces in a direction that is perpendicular to both the direction in which the first sub-lead end face 481 faces and the thickness direction z of the semiconductor element 200. Specifically, the first sub-lead side surface 482 faces downward in FIG. The first sub-lead side surface 482 is connected to the first sub-lead back surface 420. The first sub-lead side surface 482 is exposed from the resin package 800.

第一副リード400は、第一副全厚部430と、第一副ひさし部440とを含む。 The first sub-lead 400 includes a first sub-full thickness section 430 and a first sub-eaves section 440 .

第一副全厚部430は、厚さ方向zにおいて第一副リード主面410から第一副リード裏面420にわたる部位である。本実施形態においては、第一副全厚部430の厚さが0.1mm程度である。第一副全厚部430は、第一副リード主面410および第一副リード裏面420を構成している。本実施形態においては、第一副全厚部430が樹脂パッケージ800から露出している。そのため、第一副全厚部430は、第一副リード端面481および第一副リード側面482を構成している。 The first sub-full thickness portion 430 is a portion extending from the first sub-lead main surface 410 to the first sub-lead back surface 420 in the thickness direction z. In this embodiment, the thickness of the first sub-full thickness portion 430 is approximately 0.1 mm. The first sub-full thickness portion 430 constitutes a first sub-lead main surface 410 and a first sub-lead back surface 420. In this embodiment, the first sub-full thickness portion 430 is exposed from the resin package 800. Therefore, the first sub-full thickness portion 430 constitutes a first sub-lead end surface 481 and a first sub-lead side surface 482.

第一副ひさし部440は、厚さ方向zに対して直角である方向に、第一副全厚部430から突出している。本実施形態においては、第一副ひさし部440は、x方向およびy方向に突出している。第一副ひさし部440の厚さは、たとえば第一副全厚部430の半分であり、0.05mm程度である。第一副ひさし部440は、第一副リード主面410を構成している。一方、第一副ひさし部440は、第一副リード裏面420を構成していない。 The first sub-eaves portion 440 protrudes from the first sub-full thickness portion 430 in a direction perpendicular to the thickness direction z. In this embodiment, the first sub-eaves portion 440 protrudes in the x direction and the y direction. The thickness of the first sub-eaves portion 440 is, for example, half of the first sub-full thickness portion 430, and is approximately 0.05 mm. The first sub-eaves portion 440 constitutes the first sub-lead main surface 410. On the other hand, the first sub-eaves portion 440 does not constitute the first sub-lead back surface 420.

本実施形態においては、第一副ひさし部440は、第一副前方部441および第一副内方部442を有している。 In this embodiment, the first sub-eaves part 440 has a first sub-front part 441 and a first sub-inner part 442.

第一副前方部441は、第一副全厚部430から主リード300に向かって突出している。第一副内方部442は、第一副全厚部430から第二副リード500に向かって突出している。 The first sub-front part 441 projects from the first sub-full thickness part 430 toward the main lead 300. The first sub-inner part 442 projects from the first sub-full thickness section 430 toward the second sub-lead 500.

第二副リード500は、主リード300から離間している。具体的には、第二副リード500は、主リード300に対してx方向に離間して配置されている。また、第二副リード500は、第一副リード400から離間している。第二副リード500は、厚さ方向z視において、樹脂パッケージ800の外方に、樹脂パッケージ800から露出している。本実施形態では、第二副リード500は、樹脂パッケージ800から方向xおよび方向yに、樹脂パッケージ800から露出している。第二副リード500は、リードフレームに由来する。第二副リード500は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 The second sub-lead 500 is spaced apart from the main lead 300. Specifically, the second sub-lead 500 is spaced apart from the main lead 300 in the x direction. Further, the second sub-lead 500 is spaced apart from the first sub-lead 400. The second sub-lead 500 is exposed from the resin package 800 to the outside of the resin package 800 when viewed in the thickness direction z. In this embodiment, the second sub-lead 500 is exposed from the resin package 800 in the x and y directions. The second sub-lead 500 originates from the lead frame. The second sub-lead 500 is formed, for example, by subjecting a metal plate made of Cu to patterning such as etching.

第二副リード500は、第二副リード主面510と、第二副リード裏面520と、第二副リード端面581と、第二副リード側面582と、を有する。第二副リード主面510と、第二副リード裏面520と、第二副リード端面581と、第二副リード側面582と、はいずれも平坦である。 The second sub-lead 500 has a second sub-lead main surface 510, a second sub-lead back surface 520, a second sub-lead end surface 581, and a second sub-lead side surface 582. The second sub-lead main surface 510, the second sub-lead back surface 520, the second sub-lead end surface 581, and the second sub-lead side surface 582 are all flat.

第二副リード主面510は、厚さ方向z上方を向いている。第二副リード主面510には、第二ワイヤ700がボンディングされる。本実施形態においては、第二副リード主面510に第二副表面めっき層511が形成されている。第二副表面めっき層511は、第二副リード主面510と第二ワイヤ700との間に介在している。第二副表面めっき層511は、第二副リード主面510の全域にわたって形成されている。第二副表面めっき層511は、たとえば厚さが2μm程度のAgからなる。なお、図1においては、理解の便宜上、第二副表面めっき層511にハーフトーンを施している。 The second sub-lead main surface 510 faces upward in the thickness direction z. A second wire 700 is bonded to the second sub-lead main surface 510. In this embodiment, a second sub-surface plating layer 511 is formed on the second sub-lead main surface 510. The second sub-surface plating layer 511 is interposed between the second sub-lead main surface 510 and the second wire 700. The second sub-surface plating layer 511 is formed over the entire second sub-lead main surface 510. The second sub-surface plating layer 511 is made of Ag and has a thickness of about 2 μm, for example. In addition, in FIG. 1, for convenience of understanding, the second sub-surface plating layer 511 is halftone.

第二副リード裏面520は、第二副リード主面510の向く方向とは反対側を向いている。具体的には、第二副リード裏面520は、第二副リード主面510とは反対側の厚さ方向z下方を向いている。第二副リード裏面520は、樹脂パッケージ800から露出している。第二副リード裏面520は、半導体装置101を面実装するために用いられる。図3では、第二副リード裏面520をハッチングによって示している。 The second sub-lead back surface 520 faces the opposite side to the direction in which the second sub-lead main surface 510 faces. Specifically, the second sub-lead back surface 520 faces downward in the thickness direction z, opposite to the second sub-lead main surface 510. The second sub-lead back surface 520 is exposed from the resin package 800. The second sub-lead back surface 520 is used for surface mounting the semiconductor device 101. In FIG. 3, the back surface 520 of the second sub-lead is shown by hatching.

第二副リード端面581は、主リード300の位置する側とは反対側を向いている。具体的には、第二副リード端面581は、図3の右側を向いている。第二副リード端面581は、第二副リード裏面520につながっている。第二副リード端面581は、樹脂パッケージ800から露出している。 The second sub-lead end face 581 faces the opposite side to the side where the main lead 300 is located. Specifically, the second sub-lead end face 581 faces the right side in FIG. The second sub-lead end surface 581 is connected to the second sub-lead back surface 520. The second sub-lead end face 581 is exposed from the resin package 800.

第二副リード側面582は、第二副リード端面581の向く方向と、半導体素子200の厚さ方向zとのいずれに対しても直角である方向を向いている。具体的には、第二副リード側面582は、図3の上側を向いている。第二副リード側面582は、第二副リード裏面520につながっている。第二副リード側面582は、樹脂パッケージ800から露出している。 The second sub-lead side surface 582 faces in a direction that is perpendicular to both the direction in which the second sub-lead end face 581 faces and the thickness direction z of the semiconductor element 200. Specifically, the second sub-lead side surface 582 faces upward in FIG. 3 . The second sub-lead side surface 582 is connected to the second sub-lead back surface 520. The second sub-lead side surface 582 is exposed from the resin package 800.

第二副リード500は、第二副全厚部530と、第二副ひさし部540とを含む。 The second sub-lead 500 includes a second sub-full thickness section 530 and a second sub-eaves section 540.

第二副全厚部530は、厚さ方向zにおいて第二副リード主面510から第二副リード裏面520にわたる部位である。本実施形態においては、第二副全厚部530の厚さが0.1mm程度である。第二副全厚部530は、第二副リード主面510および第二副リード裏面520を構成している。本実施形態においては、第二副全厚部530が樹脂パッケージ800から露出している。そのため、第二副全厚部530は、第二副リード端面581および第二副リード側面582を構成している。 The second sub-full thickness portion 530 is a portion extending from the second sub-lead main surface 510 to the second sub-lead back surface 520 in the thickness direction z. In this embodiment, the thickness of the second sub-full thickness portion 530 is approximately 0.1 mm. The second sub-full thickness portion 530 constitutes a second sub-lead main surface 510 and a second sub-lead back surface 520. In this embodiment, the second sub-full thickness portion 530 is exposed from the resin package 800. Therefore, the second sub-full thickness portion 530 constitutes a second sub-lead end surface 581 and a second sub-lead side surface 582.

第二副ひさし部540は、厚さ方向zに対して直角である方向に、第二副全厚部530から突出している。本実施形態においては、第二副ひさし部540は、x方向およびy方向に突出している。第二副ひさし部540の厚さは、たとえば第二副全厚部530の半分であり、0.05mm程度である。第二副ひさし部540は、第二副リード主面510を構成している。一方、第二副ひさし部540は、第二副リード裏面520を構成していない。 The second sub-eaves portion 540 protrudes from the second sub-full thickness portion 530 in a direction perpendicular to the thickness direction z. In this embodiment, the second sub-eaves portion 540 protrudes in the x direction and the y direction. The thickness of the second sub-eaves portion 540 is, for example, half of the second sub-full thickness portion 530, and is approximately 0.05 mm. The second sub-eaves portion 540 constitutes the second sub-lead main surface 510. On the other hand, the second sub-eaves portion 540 does not constitute the second sub-lead back surface 520.

本実施形態においては、第二副ひさし部540は、第二副前方部541および第二副内方部542を有している。 In this embodiment, the second sub-eaves part 540 has a second sub-front part 541 and a second sub-inner part 542.

第二副前方部541は、第二副全厚部530から主リード300に向かって突出している。第二副内方部542は、第二副全厚部530から第一副リード400に向かって突出している。 The second sub-front part 541 projects from the second sub-full thickness part 530 toward the main lead 300. The second sub-inner portion 542 protrudes from the second sub-full thickness portion 530 toward the first sub-lead 400.

第一ワイヤ600は、半導体素子200に直接接続され、半導体素子200および第一副リード400を導通させている。具体的には、第一ワイヤ600は、半導体素子200の第一表面電極211と、第一副表面めっき層411と、に接合されている。 The first wire 600 is directly connected to the semiconductor element 200 and makes the semiconductor element 200 and the first sub-lead 400 electrically conductive. Specifically, the first wire 600 is bonded to the first surface electrode 211 of the semiconductor element 200 and the first sub-surface plating layer 411.

第一ワイヤ600は、ファーストボンディング部610およびセカンドボンディング部620を有している。第一ワイヤ600は、直径が20μm程度のAuからなる。 The first wire 600 has a first bonding section 610 and a second bonding section 620. The first wire 600 is made of Au and has a diameter of about 20 μm.

ファーストボンディング部610は、第一副表面めっき層411に対して接合されており、冠状の塊部分を有する。 The first bonding portion 610 is bonded to the first subsurface plating layer 411 and has a crown-shaped lump portion.

セカンドボンディング部620は、第一バンプ630を介して半導体素子200の第一表面電極211に接合されている。セカンドボンディング部620は、先端に向かうほど厚さ方向z厚さが小となるテーパ形状となっている。 The second bonding portion 620 is bonded to the first surface electrode 211 of the semiconductor element 200 via the first bump 630. The second bonding portion 620 has a tapered shape in which the thickness in the thickness direction z becomes smaller toward the tip.

第一バンプ630は、ファーストボンディング部610の上記塊部分に類似した部位である。本実施形態においては、第一バンプ630は、ファーストボンディング部610の上記塊部分よりも体積が若干小である。第一バンプ630は、厚さ方向z視において、主全厚部330に重なっている。なお、図10に、図1に示した半導体装置のセカンドボンディング部620の拡大画像を示している。 The first bump 630 is a portion similar to the lump portion of the first bonding portion 610 . In this embodiment, the first bump 630 has a slightly smaller volume than the lump portion of the first bonding part 610. The first bump 630 overlaps the main full thickness portion 330 when viewed in the thickness direction z. Note that FIG. 10 shows an enlarged image of the second bonding section 620 of the semiconductor device shown in FIG. 1.

第二ワイヤ700は、半導体素子200に直接接続され、半導体素子200および第二副リード500を導通させている。具体的には、第二ワイヤ700は、半導体素子200の第二表面電極212と、第二副表面めっき層511と、に接合されている。 The second wire 700 is directly connected to the semiconductor element 200 and makes the semiconductor element 200 and the second sub-lead 500 conductive. Specifically, the second wire 700 is bonded to the second surface electrode 212 of the semiconductor element 200 and the second sub-surface plating layer 511.

第二ワイヤ700は、ファーストボンディング部710およびセカンドボンディング部720を有している。第二ワイヤ700は、直径が20μm程度のAuからなる。 The second wire 700 has a first bonding section 710 and a second bonding section 720. The second wire 700 is made of Au and has a diameter of about 20 μm.

ファーストボンディング部710は、第二副表面めっき層511に対して接合されており、冠状の塊部分を有する。 The first bonding portion 710 is bonded to the second sub-surface plating layer 511 and has a crown-shaped lump portion.

セカンドボンディング部720は、第二バンプ730を介して半導体素子200の第二表面電極212に接合されている。セカンドボンディング部720は、先端に向かうほど厚さ方向z厚さが小となるテーパ形状となっている。 The second bonding portion 720 is bonded to the second surface electrode 212 of the semiconductor element 200 via a second bump 730. The second bonding portion 720 has a tapered shape in which the thickness in the thickness direction z becomes smaller toward the tip.

第二バンプ730は、ファーストボンディング部710の上記塊部分に類似した部位である。第二バンプ730は、厚さ方向z視において、主全厚部330に重なっている。本実施形態においては、第二バンプ730は、ファーストボンディング部710の上記塊部分よりも体積が若干小である。 The second bump 730 is a portion similar to the lump portion of the first bonding portion 710 . The second bump 730 overlaps the main full thickness portion 330 when viewed in the thickness direction z. In this embodiment, the second bump 730 has a slightly smaller volume than the bulk portion of the first bonding portion 710 .

樹脂パッケージ800は、半導体素子200と、主リード300と、第一副リード400と、第二副リード500と、第一ワイヤ600と、第二ワイヤ700と、を覆っている。樹脂パッケージ800は、たとえば、黒色のエポキシ樹脂からなる。また、樹脂パッケージ800は、主リード300の主リード裏面320、第一副リード400の第一副リード裏面420および第二副リード500の第二副リード裏面520のいずれもを厚さ方向z下方側に露出させている。 The resin package 800 covers the semiconductor element 200, the main lead 300, the first sub-lead 400, the second sub-lead 500, the first wire 600, and the second wire 700. The resin package 800 is made of, for example, black epoxy resin. In addition, the resin package 800 has all of the main lead back surface 320 of the main lead 300, the first sub lead back surface 420 of the first sub lead 400, and the second sub lead back surface 520 of the second sub lead 500 in the thickness direction z downward direction. It is exposed on the side.

樹脂パッケージ800は、樹脂主面801と、樹脂裏面802と、第一樹脂側面803と、第二樹脂側面804と、第一樹脂端面805と、第二樹脂端面806と、を有する。 The resin package 800 has a resin main surface 801, a resin back surface 802, a first resin side surface 803, a second resin side surface 804, a first resin end surface 805, and a second resin end surface 806.

樹脂主面801は、主リード主面310の向く方向と同一方向を向いている。本実施形態において樹脂主面801は平坦である。 The main resin surface 801 faces in the same direction as the main lead main surface 310. In this embodiment, the main resin surface 801 is flat.

樹脂裏面802は、主リード裏面320の向く方向と同一方向を向いている。すなわち、樹脂裏面802は、樹脂主面801の向く方向とは反対方向を向いている。樹脂裏面802は、平坦である。樹脂裏面802からは、主リード300と、第一副リード400と、第二副リード500とが露出している。そして、本実施形態では、樹脂裏面802は、主リード裏面320と、第一副リード裏面420と、第二副リード裏面520とのいずれとも面一となっている。 The resin back surface 802 faces in the same direction as the main lead back surface 320 faces. That is, the resin back surface 802 faces in the opposite direction to the direction in which the resin main surface 801 faces. The resin back surface 802 is flat. The main lead 300, the first sub-lead 400, and the second sub-lead 500 are exposed from the resin back surface 802. In this embodiment, the resin back surface 802 is flush with the main lead back surface 320, the first sub-lead back surface 420, and the second sub-lead back surface 520.

第一樹脂側面803は、第一副リード400における第一副リード側面482の向く方向と同一方向を向いている。第一樹脂側面803は、平坦である。第一樹脂側面803からは、第一副リード400が露出している。本実施形態においては、第二樹脂側面804からは、第一副全厚部430が露出している。そして、第一樹脂側面803は、第一副リード側面482と面一となっている。本実施形態においては更に、第一樹脂側面803は、主リード300が露出している。具体的には、第一樹脂側面803は、主リード300における主側方連結部351が露出している。そして、第一樹脂側面803は、主側方連結部351の端面と面一となっている。 The first resin side surface 803 faces in the same direction as the first sub-lead side surface 482 of the first sub-lead 400. The first resin side surface 803 is flat. The first sub-lead 400 is exposed from the first resin side surface 803. In this embodiment, the first sub-full thickness portion 430 is exposed from the second resin side surface 804. The first resin side surface 803 is flush with the first sub-lead side surface 482. In this embodiment, the main lead 300 is further exposed on the first resin side surface 803. Specifically, on the first resin side surface 803, the main lateral connecting portion 351 of the main lead 300 is exposed. The first resin side surface 803 is flush with the end surface of the main side connecting portion 351.

第二樹脂側面804は、第二副リード500における第二副リード側面582の向く方向と同一方向を向いている。第二樹脂側面804は、平坦である。第二樹脂側面804からは、第二副リード500が露出している。そして、第二樹脂側面804は、第二副リード側面582と面一となっている。本実施形態においては、第二樹脂側面804からは、第二副全厚部530が露出している。本実施形態においては更に、第二樹脂側面804は、主リード300が露出している。具体的には、第二樹脂側面804は、主リード300における主側方連結部351が露出している。そして、第二樹脂側面804は、主側方連結部351の端面と面一となっている。 The second resin side surface 804 faces in the same direction as the second sub-lead side surface 582 of the second sub-lead 500. The second resin side surface 804 is flat. The second sub-lead 500 is exposed from the second resin side surface 804. The second resin side surface 804 is flush with the second sub-lead side surface 582. In this embodiment, the second sub-full thickness portion 530 is exposed from the second resin side surface 804. In this embodiment, the main lead 300 is further exposed on the second resin side surface 804. Specifically, on the second resin side surface 804, the main lateral connecting portion 351 of the main lead 300 is exposed. The second resin side surface 804 is flush with the end surface of the main side connecting portion 351.

第一樹脂端面805は、第一副リード400における第一副リード端面481の向く方向と同一方向を向いている。第一樹脂端面805は平坦である。第一樹脂端面805からは、第一副リード400が露出している。そして、第一樹脂端面805は、第一副リード端面481と面一となっている。本実施形態においては、第一樹脂端面805からは、第一副全厚部430が露出している。同様に、第一樹脂端面805は、第二副リード500における第二副リード端面581の向く方向と同一方向を向いている。第一樹脂端面805からは、第二副リード500が露出している。そして、第一樹脂端面805は、第二副リード端面581と面一となっている。本実施形態においては、第一樹脂端面805からは、第二副全厚部530が露出している。 The first resin end surface 805 faces in the same direction as the direction in which the first sub-lead end surface 481 of the first sub-lead 400 faces. The first resin end surface 805 is flat. The first sub-lead 400 is exposed from the first resin end surface 805. The first resin end surface 805 is flush with the first sub-lead end surface 481. In this embodiment, the first sub-full thickness portion 430 is exposed from the first resin end surface 805. Similarly, the first resin end surface 805 faces in the same direction as the second sub-lead end surface 581 of the second sub-lead 500. The second sub-lead 500 is exposed from the first resin end surface 805. The first resin end surface 805 is flush with the second sub-lead end surface 581. In this embodiment, the second sub-full thickness portion 530 is exposed from the first resin end surface 805.

第二樹脂端面806は、第一樹脂端面805の向く方向とは反対方向を向いている。第二樹脂端面806は平坦である。第二樹脂端面806からは、主リード300が露出している。本実施形態においては、第二樹脂端面806からは主後方連結部352が露出している。第二樹脂端面806は、主後方連結部352の端面と面一となっている。 The second resin end surface 806 faces in the opposite direction to the direction in which the first resin end surface 805 faces. The second resin end surface 806 is flat. The main lead 300 is exposed from the second resin end surface 806. In this embodiment, the main rear connecting portion 352 is exposed from the second resin end surface 806. The second resin end surface 806 is flush with the end surface of the main rear connecting portion 352.

なお、樹脂における面と、リード(主リード300、第一副リード400、あるいは第二副リード500)の面とが面一となっているのは、半導体装置101の製造の際、リードフレームと、樹脂パッケージになる樹脂部材とが、一括してダイシングされるからである。図11には、図1に示した半導体装置の製造方法における一工程の断面図を示している。同図は、第一副リード400の近傍を示すものである。なお、本実施形態では、同図の線Ct1に沿って、リードおよび樹脂部材がダイシングされる。 Note that the reason why the surface of the resin is flush with the surface of the lead (main lead 300, first sub-lead 400, or second sub-lead 500) is that when manufacturing the semiconductor device 101, the lead frame and This is because the resin members that will become the resin package are diced all at once. FIG. 11 shows a cross-sectional view of one step in the method for manufacturing the semiconductor device shown in FIG. This figure shows the vicinity of the first sub-lead 400. Note that in this embodiment, the leads and the resin member are diced along line Ct1 in the figure.

次に、本実施形態の作用効果について説明する。 Next, the effects of this embodiment will be explained.

本実施形態においては、半導体素子200は、半導体素子200の厚さ方向z視において、主リード300に重ならない部分を有する。このような構成によると、厚さ方向z視において、主リード300のサイズを、半導体素子200のサイズよりも、比較的小さくすることができる。これにより、樹脂パッケージ800の厚さ方向z視におけるサイズは、主リード300ではなく、半導体素子200によって決定されることとなる。これにより、半導体装置101の厚さ方向z視におけるサイズの小型化を図ることができる。 In this embodiment, the semiconductor element 200 has a portion that does not overlap the main lead 300 when viewed in the thickness direction z of the semiconductor element 200 . According to such a configuration, the size of the main lead 300 can be made relatively smaller than the size of the semiconductor element 200 when viewed in the thickness direction z. As a result, the size of the resin package 800 in the thickness direction z is determined not by the main lead 300 but by the semiconductor element 200. Thereby, the size of the semiconductor device 101 in the thickness direction z can be reduced.

本実施形態においては、主リード300は、主全厚部330および主ひさし部340を含む。このような構成によると、半導体素子200と、主リード300との接合面積を大きくすることができる。これにより、半導体素子200を主リード300により確実に接合できる。 In this embodiment, the main lead 300 includes a main full-thickness section 330 and a main canopy section 340 . According to such a configuration, the bonding area between the semiconductor element 200 and the main lead 300 can be increased. Thereby, the semiconductor element 200 can be reliably bonded to the main lead 300.

そして、第一ワイヤ600のセカンドボンディング部620が第一バンプ630を介して第一表面電極211に接合され、第二ワイヤ700のセカンドボンディング部720が第二バンプ730を介して第二表面電極212に接合された構成とすることにより、第一ワイヤ600および第二ワイヤ700の厚さ方向z高さを削減することができる。これは、半導体装置101の厚さ方向z高さを低くするのに寄与する。したがって、本実施形態によれば、半導体装置101の小型化を図ることができる。 The second bonding portion 620 of the first wire 600 is bonded to the first surface electrode 211 via the first bump 630, and the second bonding portion 720 of the second wire 700 is bonded to the second surface electrode 211 via the second bump 730. By configuring the first wire 600 and the second wire 700 to be joined to each other, the heights of the first wire 600 and the second wire 700 in the thickness direction z can be reduced. This contributes to lowering the height of the semiconductor device 101 in the thickness direction z. Therefore, according to this embodiment, the semiconductor device 101 can be made smaller.

ゲート電極としての第一表面電極211が、ソース電極としての第二表面電極212よりも第一副リード400および第二副リード500に対して離間していることにより、第一ワイヤ600の長さを第二ワイヤ700よりも長くすることができる。長さが長い第一ワイヤ600の方が、特にセカンドボンディング部620における接合強度を高めやすい。一般に、ゲート電極としての第一表面電極211は、半導体層231の比較的平滑な面上において絶縁層(図示略)を介して形成される。このような第一表面電極211は、ワイヤボンディングの接合強度を比較的向上させにくい。一方、ソース電極としての第二表面電極212は、半導体層231に形成された複数のトレンチ(竪穴)に充填された金属部に繋がっていることが多い。このような構成により、第二表面電極212は、ワイヤボンディングの接合強度を比較的向上させやすい。したがって、相対的に接合強度不足が懸念されるゲート電極としての第一表面電極211に接合強度を高めやすい第一ワイヤ600を接合することは、ワイヤ剥離などの不具合を回避するのに有利である。 Since the first surface electrode 211 as a gate electrode is spaced apart from the first sub-lead 400 and the second sub-lead 500 from the second surface electrode 212 as a source electrode, the length of the first wire 600 is can be made longer than the second wire 700. The longer the first wire 600 is, the easier it is to increase the bonding strength, especially at the second bonding portion 620. Generally, the first surface electrode 211 as a gate electrode is formed on a relatively smooth surface of the semiconductor layer 231 with an insulating layer (not shown) interposed therebetween. Such a first surface electrode 211 is relatively difficult to improve the bonding strength of wire bonding. On the other hand, the second surface electrode 212 as a source electrode is often connected to a metal portion filled in a plurality of trenches (vertical holes) formed in the semiconductor layer 231. With such a configuration, the second surface electrode 212 can relatively easily improve the bonding strength of wire bonding. Therefore, it is advantageous to bond the first wire 600, which can easily increase the bonding strength, to the first surface electrode 211, which serves as a gate electrode, where there is a concern that the bonding strength is relatively insufficient, in order to avoid problems such as wire peeling. .

主ひさし部340が、主前方部341を有することにより、主リード300と樹脂パッケージ800との接合強度を高めることができる。また、半導体素子200と第一副リード400および第二副リード500とを近づけつつ、主リード裏面320と第一副リード裏面420および第二副リード裏面520とが不当に近づいてしまうことを回避することができる。 Since the main eaves portion 340 has the main front portion 341, the bonding strength between the main lead 300 and the resin package 800 can be increased. Further, while bringing the semiconductor element 200 and the first sub-lead 400 and the second sub-lead 500 close together, it is possible to avoid the main lead back surface 320 from coming unduly close to the first sub-lead back surface 420 and the second sub-lead back surface 520. can do.

主ひさし部340が主側方部342および主後方部343を有することにより、主リード300と樹脂パッケージ800との接合強度を高めることができる。主全厚部330のすべてが、主ひさし部340に囲まれている構成は、主リード300と樹脂パッケージ800との接合強度を高めるのに好適である。 Since the main eaves portion 340 has the main side portions 342 and the main rear portion 343, the bonding strength between the main lead 300 and the resin package 800 can be increased. A configuration in which the entire main full-thickness section 330 is surrounded by the main eaves section 340 is suitable for increasing the bonding strength between the main lead 300 and the resin package 800.

主側方連結部351および主後方連結部352は、半導体装置101の製造工程において主リード300を適切に保持する。主側方連結部351のy方向端面および主後方連結部352のx方向端面は、樹脂パッケージ800から露出するものの主リード裏面320とは離間している。このため、半導体装置101を面実装するためのはんだが主側方連結部351のy方向端面および主後方連結部352のx方向端面に誤って広がってしまうおそれが少ない。 The main side connecting portion 351 and the main rear connecting portion 352 appropriately hold the main lead 300 during the manufacturing process of the semiconductor device 101. The end face in the y direction of the main side connecting portion 351 and the end face in the x direction of the main rear connecting portion 352 are exposed from the resin package 800 but are separated from the back surface 320 of the main lead. Therefore, there is little possibility that the solder for surface mounting the semiconductor device 101 will erroneously spread to the y-direction end face of the main side connecting portion 351 and the x-direction end face of the main rear connecting portion 352.

主リード主面310に、主表面めっき層311が形成されていることにより、半導体素子200の裏面電極220と主リード主面310との接合強度を高めることができる。主表面めっき層311が、主ひさし部340のすべてに重なることにより、主リード主面310として利用できる面積を拡大することができる。 By forming the main surface plating layer 311 on the main lead main surface 310, the bonding strength between the back electrode 220 of the semiconductor element 200 and the main lead main surface 310 can be increased. Since the main surface plating layer 311 overlaps all of the main eaves portion 340, the area that can be used as the main lead main surface 310 can be expanded.

第一副リード400が、第一副ひさし部440を有することにより、第一副リード400と樹脂パッケージ800との接合強度を高めることができる。第一副ひさし部440が、第一副前方部441を有することにより、樹脂パッケージ800との接合強度を高めつつ、第一副リード裏面420と主リード裏面320との距離とが不当に近づいてしまうことを回避することができる。これは、半導体装置101の全体が小型化する場合であっても、第一副リード裏面420と主リード裏面320とが、第一副リード裏面420に付着するハンダと、主リード裏面320に付着するハンダと、を経由して、導通してしまう不具合を防止できることを意味する。 Since the first sub-lead 400 has the first sub-eaves portion 440, the bonding strength between the first sub-lead 400 and the resin package 800 can be increased. By having the first sub-front part 441 of the first sub-eaves part 440, while increasing the bonding strength with the resin package 800, the distance between the first sub-lead back surface 420 and the main lead back surface 320 becomes unduly close. You can avoid putting it away. This means that even if the entire semiconductor device 101 is miniaturized, the first sub-lead back surface 420 and the main lead back surface 320 will be affected by the solder adhering to the first sub-lead back surface 420 and the solder adhering to the main lead back surface 320. This means that it is possible to prevent the problem of conduction occurring through the solder.

第一副ひさし部440が、第一副内方部442を有することにより、第一副リード400と樹脂パッケージ800との接合強度を高めることができる。第一副ひさし部440が、第一副内方部442を有することにより、樹脂パッケージ800との接合強度を高めつつ、第一副リード裏面420と第二副リード裏面520との距離とが不当に近づいてしまうことを回避することができる。これは、半導体装置101の全体が小型化する場合であっても、第一副リード裏面420と第二副リード裏面520とが、第一副リード裏面420に付着するハンダと、第二副リード裏面520に付着するハンダと、を経由して、導通してしまう不具合を防止できることを意味する。 Since the first sub-eaves part 440 has the first sub-inner part 442, the bonding strength between the first sub-lead 400 and the resin package 800 can be increased. By having the first sub-inner part 442 of the first sub-eaves part 440, the bonding strength with the resin package 800 is increased, and the distance between the first sub-lead back surface 420 and the second sub-lead back surface 520 is unreasonable. It is possible to avoid approaching the This means that even if the entire semiconductor device 101 is downsized, the solder attached to the first sub-lead back surface 420 and the second sub-lead back surface 520 will be This means that it is possible to prevent the problem of electrical conduction via the solder adhering to the back surface 520.

本実施形態においては、第一副リード400は、第一副リード裏面420につながる第一副リード端面481を有する。第一副リード端面481は、樹脂パッケージ800から露出している。そのため、第一副リード裏面420をより広くすることができる。これにより、樹脂パッケージ800を形成するための樹脂モールドの際に用いるテープ901(図11参照)と、第一副リード裏面420と、をより強固に接合できる。そのため、樹脂モールドの際に、テープ901と、第一副リード裏面420との間に樹脂材が入り込むことを防止できる。これにより、第一副リード裏面420に樹脂バリが発生することを防止できる。同様に、第一副リード側面482が樹脂パッケージ800から露出していることによっても同様の効果を奏する。また、第二副リード500における第二副リード端面581が樹脂パッケージ800から露出していること、および、第二副リード側面582が露出していること、によっても、第一副リード400に対する効果と上述の同様の効果を奏する。 In the present embodiment, the first sub-lead 400 has a first sub-lead end surface 481 connected to the first sub-lead back surface 420. The first sub-lead end face 481 is exposed from the resin package 800. Therefore, the back surface 420 of the first sub-lead can be made wider. Thereby, the tape 901 (see FIG. 11) used in resin molding for forming the resin package 800 and the first sub-lead back surface 420 can be more firmly bonded. Therefore, during resin molding, it is possible to prevent the resin material from entering between the tape 901 and the back surface 420 of the first sub-lead. This can prevent resin burrs from forming on the back surface 420 of the first sub-lead. Similarly, the same effect can be achieved by exposing the first sub-lead side surface 482 from the resin package 800. Furthermore, the effect on the first sub-lead 400 is also due to the fact that the second sub-lead end surface 581 of the second sub-lead 500 is exposed from the resin package 800 and the second sub-lead side surface 582 is exposed. The same effect as described above is achieved.

第一副リード主面410に、第一副表面めっき層411が形成されていることにより、第一ワイヤ600と第一副リード主面410との接合強度を高めることができる。 By forming the first sub-surface plating layer 411 on the first sub-lead main surface 410, the bonding strength between the first wire 600 and the first sub-lead main surface 410 can be increased.

第二副リード500が、第二副ひさし部540を有することにより、第二副リード500と樹脂パッケージ800との接合強度を高めることができる。第二副ひさし部540が、第二副前方部541を有することにより、樹脂パッケージ800との接合強度を高めつつ、第二副リード裏面520と主リード裏面320との距離とが不当に近づいてしまうことを回避することができる。 Since the second sub-lead 500 has the second sub-eaves portion 540, the bonding strength between the second sub-lead 500 and the resin package 800 can be increased. Since the second sub-eaves part 540 has the second sub-front part 541, while increasing the bonding strength with the resin package 800, the distance between the second sub-lead back surface 520 and the main lead back surface 320 becomes unduly close. You can avoid putting it away.

第二副ひさし部540が、第二副内方部542を有することにより、第二副リード500と樹脂パッケージ800との接合強度を高めることができる。第二副ひさし部540が、第二副内方部542を有することにより、樹脂パッケージ800との接合強度を高めつつ、第二副リード裏面520と第一副リード裏面420との距離とが不当に近づいてしまうことを回避することができる。これは、半導体装置101の全体が小型化する場合であっても、第一副リード裏面420と第二副リード裏面520とが、第一副リード裏面420に付着するハンダと、第二副リード裏面520に付着するハンダと、を経由して、導通してしまう不具合を防止できることを意味する。 Since the second sub-eaves part 540 has the second sub-inner part 542, the bonding strength between the second sub-lead 500 and the resin package 800 can be increased. By having the second sub-inner part 542 of the second sub-eaves part 540, the bonding strength with the resin package 800 is increased, and the distance between the second sub-lead back surface 520 and the first sub-lead back surface 420 is increased. It is possible to avoid approaching the This means that even if the entire semiconductor device 101 is downsized, the solder attached to the first sub-lead back surface 420 and the second sub-lead back surface 520 will be This means that it is possible to prevent the problem of electrical conduction via the solder adhering to the back surface 520.

第二副リード主面510に、第二副表面めっき層511が形成されていることにより、第二ワイヤ700と第二副リード主面510との接合強度を高めることができる。 By forming the second sub-surface plating layer 511 on the second sub-lead main surface 510, the bonding strength between the second wire 700 and the second sub-lead main surface 510 can be increased.

半導体素子200と主リード300の主リード主面310との接合においては、金属単体層からなる裏面電極220が、主リード主面310に直接接合されており、その接合に際しては振動が付与されていない。このような構成により、主リード300のうち半導体素子200の周囲に位置する領域に、振動を加味した余裕領域を設定する必要がない。これは、半導体装置101の小型化に有利である。 In bonding the semiconductor element 200 and the main lead surface 310 of the main lead 300, the back electrode 220 made of a single metal layer is directly bonded to the main lead surface 310, and vibration is not applied during the bonding. do not have. With such a configuration, there is no need to set a margin area in consideration of vibration in the area of the main lead 300 located around the semiconductor element 200. This is advantageous for downsizing the semiconductor device 101.

図12、図13を用いて、本発明の第2実施形態について説明する。 A second embodiment of the present invention will be described using FIGS. 12 and 13.

図12は、本発明の第2実施形態にかかる半導体装置の斜視図である。図13は、図12に示した半導体装置の平面図である。 FIG. 12 is a perspective view of a semiconductor device according to a second embodiment of the invention. FIG. 13 is a plan view of the semiconductor device shown in FIG. 12.

これらの図に示す半導体装置102は、第一副リード400および第二副リード500の形状が半導体装置101とは異なる。以下に述べるもの以外の構成は、半導体装置101と同様であるから、第1実施形態と同様の符号を付して、説明を省略する。 The semiconductor device 102 shown in these figures is different from the semiconductor device 101 in the shapes of the first sub-lead 400 and the second sub-lead 500. The configuration other than what will be described below is the same as that of the semiconductor device 101, so the same reference numerals as in the first embodiment are given, and the explanation will be omitted.

本実施形態においては、第一副リード400は、第一副全厚部430と、第一副ひさし部440と、に加え、第一副延出部460を含む。 In the present embodiment, the first sub-lead 400 includes a first sub-extending portion 460 in addition to a first sub-full thickness portion 430 and a first sub-eaves portion 440 .

本実施形態においては、第一副全厚部430が樹脂パッケージ800から露出していない。 In this embodiment, the first sub-full thickness portion 430 is not exposed from the resin package 800.

第一副延出部460は、厚さ方向zに対して直角である方向に、第一副全厚部430から延出している。第一副延出部460の厚さは、たとえば第一副全厚部430の半分であり、0.05mm程度である。第一副延出部460は、第一副リード裏面420を構成している。一方、第一副延出部460は、第一副リード主面410を構成していない。第一副延出部460は、厚さ方向z視において、樹脂パッケージ800の外方に向かって、樹脂パッケージ800から露出している。具体的には、第一副延出部460は、樹脂パッケージ800から方向xおよび方向yに向かって、樹脂パッケージ800から露出している。そのため、第一副延出部460は、第一副リード端面481および第一副リード側面482を構成している。 The first sub-extending portion 460 extends from the first sub-full thickness portion 430 in a direction perpendicular to the thickness direction z. The thickness of the first sub-extending portion 460 is, for example, half of the first sub-full thickness portion 430, and is approximately 0.05 mm. The first sub-extending portion 460 constitutes the first sub-lead back surface 420. On the other hand, the first sub-extending portion 460 does not constitute the first sub-lead main surface 410. The first sub-extending portion 460 is exposed from the resin package 800 toward the outside of the resin package 800 when viewed in the thickness direction z. Specifically, the first sub-extending portion 460 is exposed from the resin package 800 in the direction x and the direction y from the resin package 800. Therefore, the first sub-extending portion 460 constitutes a first sub-lead end surface 481 and a first sub-lead side surface 482.

本実施形態においては、第一副延出部460は、第一副後方部461および第一副側方部462を有する。 In this embodiment, the first sub-extending portion 460 has a first sub-rear portion 461 and a first sub-lateral portion 462.

第一副後方部461は、第一副全厚部430から主リード300の位置する側とは反対側に向かって突出している。第一副後方部461は、第一副リード端面481を構成している。第一副側方部462は、第一副全厚部430から第二副リード500の位置する側とは反対側に向かって突出している。第一副側方部462は、第一副リード側面482を構成している。 The first secondary rear portion 461 projects from the first secondary full thickness portion 430 toward the side opposite to the side where the main lead 300 is located. The first secondary rear portion 461 constitutes a first secondary lead end surface 481. The first secondary side portion 462 protrudes from the first secondary full thickness portion 430 toward the side opposite to the side where the second secondary lead 500 is located. The first secondary side portion 462 constitutes a first secondary lead side surface 482.

本実施形態においては、第二副全厚部530が樹脂パッケージ800から露出していない。 In this embodiment, the second sub-full thickness portion 530 is not exposed from the resin package 800.

第二副延出部560は、厚さ方向zに対して直角である方向に、第二副全厚部530から延出している。第二副延出部560の厚さは、たとえば第二副全厚部530の半分であり、0.05mm程度である。第二副延出部560は、第二副リード裏面520を構成している。一方、第二副延出部560は、第二副リード主面510を構成していない。第二副延出部560は、厚さ方向z視において、樹脂パッケージ800の外方に向かって、樹脂パッケージ800から露出している。具体的には、第二副延出部560は、樹脂パッケージ800から方向xおよび方向yに向かって、樹脂パッケージ800から露出している。そのため、第二副延出部560は、第二副リード端面581および第二副リード側面582を構成している。 The second sub-extending portion 560 extends from the second sub-full thickness portion 530 in a direction perpendicular to the thickness direction z. The thickness of the second sub-extension portion 560 is, for example, half of the second sub-full thickness portion 530, and is approximately 0.05 mm. The second sub-extending portion 560 constitutes the second sub-lead back surface 520. On the other hand, the second sub-extending portion 560 does not constitute the second sub-lead main surface 510. The second sub-extending portion 560 is exposed from the resin package 800 toward the outside of the resin package 800 when viewed in the thickness direction z. Specifically, the second sub-extending portion 560 is exposed from the resin package 800 in the direction x and the direction y from the resin package 800. Therefore, the second sub-extending portion 560 forms a second sub-lead end surface 581 and a second sub-lead side surface 582.

本実施形態においては、第二副延出部560は、第二副後方部561および第二副側方部562を有する。 In this embodiment, the second sub-extending portion 560 has a second sub-rear portion 561 and a second sub-lateral portion 562.

第二副後方部561は、第二副全厚部530から主リード300の位置する側とは反対側に向かって突出している。第二副後方部561は、第二副リード端面581を構成している。第二副側方部562は、第二副全厚部530から第一副リード400の位置する側とは反対側に向かって突出している。第二副側方部562は、第二副リード側面582を構成している。 The second secondary rear portion 561 projects from the second secondary full thickness portion 530 toward the side opposite to the side where the main lead 300 is located. The second secondary rear portion 561 constitutes a second secondary lead end surface 581. The second secondary side portion 562 protrudes from the second secondary full thickness portion 530 toward the side opposite to the side where the first secondary lead 400 is located. The second secondary side portion 562 constitutes a second secondary lead side surface 582.

なお、半導体装置102を製造する際、半導体装置101の説明で用いた図11の線Ct2に沿って、リードおよび樹脂部材がダイシングされる。 Note that when manufacturing the semiconductor device 102, the leads and the resin member are diced along the line Ct2 in FIG. 11 used in the description of the semiconductor device 101.

次に、本実施形態の作用効果について説明する。 Next, the effects of this embodiment will be explained.

本実施形態によると、半導体装置101に関して述べたのと同様の作用効果に加え、以下の作用効果を奏する。 According to this embodiment, in addition to the same effects as those described regarding the semiconductor device 101, the following effects are achieved.

本実施形態によると、リードフレームのうち第一副リード400を切断する際、第一副全厚部430をダイシングする必要がなく、比較的薄い部分をダイシングすればよい。バリの発生は、切断するリードフレームの厚さに比例する。そのため、リードフレームのうち第一副リード400となるべき部位を切断することにより形成されうる金属バリの発生を抑制することができる。同様に、リードフレームのうち第二副リード500となるべき部位を切断することにより形成されうる金属バリの発生を抑制することができる。 According to the present embodiment, when cutting the first sub-lead 400 of the lead frame, it is not necessary to dice the first sub-full thickness portion 430, and it is only necessary to dice the relatively thin portion. The occurrence of burrs is proportional to the thickness of the lead frame being cut. Therefore, it is possible to suppress the occurrence of metal burrs that may be formed by cutting the portion of the lead frame that is to become the first sub-lead 400. Similarly, the generation of metal burrs that may be formed by cutting the portion of the lead frame that is to become the second sub-lead 500 can be suppressed.

なお、実際のところ、主リード300、第一副リード400および第二副リード500をエッチングによってパターン形成した場合、主全厚部330と主ひさし部340との境界は、図1~図13等に示した明確な角は形成されず、曲面となりうる。同様に、第一副リード400における第一副全厚部430と第一副ひさし部440との境界、第一副ひさし部440と第一副延出部460との境界、第二副リード500における第二副全厚部530と第二副ひさし部540との境界、および、第二副ひさし部540と第二副延出部560との境界等も、曲面となりうる。これは、図1~図13等に示した形態を意図した設計を経たとしても、半導体装置101,102が上述した非常に小型の構成である場合、エッチングの過程において上述した曲面が不可避的に生じる場合があるからである。 In fact, when the main lead 300, first sub-lead 400, and second sub-lead 500 are patterned by etching, the boundary between the main full-thickness part 330 and the main eaves part 340 is as shown in FIGS. 1 to 13, etc. The sharp corners shown in are not formed, and a curved surface may be formed. Similarly, in the first sub-lead 400, the boundary between the first sub-full thickness part 430 and the first sub-eave part 440, the boundary between the first sub-eave part 440 and the first sub-extension part 460, and the boundary between the second sub-lead 500 The boundary between the second sub full thickness part 530 and the second sub eave part 540, the boundary between the second sub eave part 540 and the second sub extending part 560, etc. may also be curved surfaces. This is because even if the semiconductor devices 101 and 102 are designed with the shapes shown in FIGS. This is because it may occur.

図15には、半導体装置の変形例を示している。同図に示すように、ゲート電極たる第一表面電極211と、ソース電極たる第二表面電極212と、セカンドボンディング部620,720と、第一バンプ630と、第二バンプ730と、の位置が、図2に示した半導体装置とは異なっている。図15に示した半導体装置についてのこれらの位置以外の説明は、半導体装置101に関して述べた説明を適用できるから、位置以外の説明を省略する。図2では、ゲート電極たる第一表面電極211は半導体素子200における左寄りに位置しており、ソース電極たる第二表面電極212は半導体素子200における右寄りに位置していた。また、セカンドボンディング部620および第一バンプ630は、セカンドボンディング部720および第二バンプ730よりも左側に位置していた。一方、図15では、ゲート電極たる第一表面電極211は、半導体素子200における右寄りに位置しており、ソース電極たる第二表面電極212は半導体素子200における左寄りに位置している。また、セカンドボンディング部620および第一バンプ630は、セカンドボンディング部720および第二バンプ730の右側に位置している。このように、平面視における、ゲート電極たる第一表面電極211と、ソース電極たる第二表面電極212との位置は自在に変更可能である。 FIG. 15 shows a modification of the semiconductor device. As shown in the figure, the positions of the first surface electrode 211 as the gate electrode, the second surface electrode 212 as the source electrode, the second bonding parts 620 and 720, the first bump 630, and the second bump 730 are , is different from the semiconductor device shown in FIG. For the explanation of the semiconductor device shown in FIG. 15 other than these positions, the explanation given regarding the semiconductor device 101 can be applied, so the explanation other than the positions will be omitted. In FIG. 2, the first surface electrode 211, which is a gate electrode, is located on the left side of the semiconductor element 200, and the second surface electrode 212, which is a source electrode, is located on the right side of the semiconductor element 200. Further, the second bonding section 620 and the first bump 630 were located on the left side of the second bonding section 720 and the second bump 730. On the other hand, in FIG. 15, the first surface electrode 211, which is a gate electrode, is located on the right side of the semiconductor element 200, and the second surface electrode 212, which is a source electrode, is located on the left side of the semiconductor element 200. Further, the second bonding section 620 and the first bump 630 are located on the right side of the second bonding section 720 and the second bump 730. In this way, the positions of the first surface electrode 211 serving as the gate electrode and the second surface electrode 212 serving as the source electrode in plan view can be freely changed.

本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。半導体素子は、トランジスタに限定されず、たとえば、ダイオードであってもよい。 The present invention is not limited to the embodiments described above. The specific configuration of each part of the present invention can be changed in design in various ways. The semiconductor element is not limited to a transistor, but may be a diode, for example.

図16~図24は、本発明の第3実施形態に係る半導体装置の一例を示している。 16 to 24 show an example of a semiconductor device according to a third embodiment of the present invention.

本実施形態の半導体装置101は、半導体素子200、主リード300、第1副リード400、第2副リード500、第1ワイヤ600、第2ワイヤ700および樹脂パッケージ800を備えている。半導体装置101は、いわゆる面実装が可能な比較的小型の半導体装置として構成されており、大きさの一例を挙げると、x方向寸法が0.8mm程度、y方向寸法が0.6mm程度、z方向寸法が0.36mm程度である。なお、z方向は、本発明で言う半導体素子、主リード、第1副リードおよび第2副リードの厚さ方向である。図16は、半導体装置101をz方向上方から見た斜視図である。図17は、半導体装置101をz方向下方から見た斜視図である。図18は、半導体装置101の平面図である。図19は、図18のXIX-XIX線に沿うzx平面における断面図である。図20は、図18のXX-XX線に沿うzx平面における断面図である。図21は、半導体素子200を横切るzx平面における要部拡大断面図である。図22は、図18のXXII-XXII線に沿うyz平面における断面図である。図23は、図18のXXIII-XXIII線に沿うyz平面における断面図である。図24は、図18のXXIV-XXIV線に沿うyz平面における断面図である。 The semiconductor device 101 of this embodiment includes a semiconductor element 200, a main lead 300, a first sub-lead 400, a second sub-lead 500, a first wire 600, a second wire 700, and a resin package 800. The semiconductor device 101 is configured as a relatively small semiconductor device that can be surface-mounted, and examples of the size include an x-direction dimension of about 0.8 mm, a y-direction dimension of about 0.6 mm, and a z-direction dimension of about 0.8 mm. The directional dimension is about 0.36 mm. Note that the z direction is the thickness direction of the semiconductor element, the main lead, the first sub-lead, and the second sub-lead as referred to in the present invention. FIG. 16 is a perspective view of the semiconductor device 101 viewed from above in the z direction. FIG. 17 is a perspective view of the semiconductor device 101 viewed from below in the z direction. FIG. 18 is a plan view of the semiconductor device 101. FIG. 19 is a cross-sectional view in the zx plane taken along line XIX-XIX in FIG. 18. FIG. 20 is a cross-sectional view in the zx plane along line XX-XX in FIG. 18. FIG. 21 is an enlarged cross-sectional view of essential parts in the zx plane that crosses the semiconductor element 200. FIG. 22 is a cross-sectional view in the yz plane along line XXII-XXII in FIG. 18. FIG. 23 is a cross-sectional view in the yz plane along line XXIII-XXIII in FIG. 18. FIG. 24 is a cross-sectional view in the yz plane along line XXIV-XXIV in FIG. 18.

半導体素子200は、本実施形態においては、いわゆるトランジスタとして構成されている。半導体素子200は、表面201および裏面202を有しており、第1表面電極211、第2表面電極212および裏面電極220が形成されている。表面201および裏面202は、z方向において互いに反対方向を向いている。半導体素子200の大きさの一例を挙げると、x方向寸法が300μm程度、y方向寸法が300μm程度である。 In this embodiment, the semiconductor element 200 is configured as a so-called transistor. The semiconductor element 200 has a front surface 201 and a back surface 202, and a first surface electrode 211, a second surface electrode 212, and a back surface electrode 220 are formed. The front surface 201 and the back surface 202 face oppositely to each other in the z direction. To give an example of the size of the semiconductor element 200, the dimension in the x direction is about 300 μm, and the dimension in the y direction is about 300 μm.

図25に示すように、第1表面電極211および第2表面電極212は、表面201に形成されており、たとえばAuめっき層からなる電極層213の一部ずつによって構成されている。本実施形態においては、第1表面電極211がゲート電極であり、第2表面電極212がソース電極である。本実施形態においては、図18および図25において、第1表面電極211がx方向左方側に位置し、第2表面電極212がx方向右方側に位置する。また、第1表面電極211がy方向図中下方側に位置し、第2表面電極212がy方向図中上方側に位置する。裏面電極220は、裏面202に形成されている。本実施形態においては、裏面電極220がドレイン電極である。 As shown in FIG. 25, the first surface electrode 211 and the second surface electrode 212 are formed on the surface 201, and are each formed by a portion of an electrode layer 213 made of, for example, an Au plating layer. In this embodiment, the first surface electrode 211 is the gate electrode, and the second surface electrode 212 is the source electrode. In this embodiment, in FIGS. 18 and 25, the first surface electrode 211 is located on the left side in the x direction, and the second surface electrode 212 is located on the right side in the x direction. Further, the first surface electrode 211 is located on the lower side in the y-direction diagram, and the second surface electrode 212 is located on the upper side in the y-direction diagram. A back electrode 220 is formed on the back surface 202. In this embodiment, the back electrode 220 is a drain electrode.

電極層231の一部が除去されることにより、除去領域214が形成されている。除去領域214は、第1表面電極211を囲む形状とされている。より具体的には、除去領域214は、半導体素子200の四辺に沿って互いに平行に延びる部分と、第1表面電極211を囲むべく比較的広い面積を挟んで位置する部分と、を有している。このような環状とされた除去領域214によって第1表面電極211と第2表面電極212とが絶縁されている。 A removed region 214 is formed by removing a portion of the electrode layer 231. The removed region 214 has a shape surrounding the first surface electrode 211. More specifically, the removal region 214 includes a portion extending parallel to each other along the four sides of the semiconductor element 200 and a portion located across a relatively large area to surround the first surface electrode 211. There is. The first surface electrode 211 and the second surface electrode 212 are insulated by the annular removed region 214.

第2表面電極212の周辺領域は、アクティブ領域216とされている。アクティブ領域216には、表面201からz方向内方にある部位に、MOSFET217が作りこまれている。MOSFET217は、マトリクス状に配置された複数の単位セル218によって構成されている。なお、複数の単位セル218の配列形態は、マトリクス状に限らず、たとえばストライプ状、千鳥状であってもよい。 The peripheral area of the second surface electrode 212 is an active area 216. A MOSFET 217 is built into the active region 216 at a portion located inward from the surface 201 in the z direction. MOSFET 217 is composed of a plurality of unit cells 218 arranged in a matrix. Note that the arrangement form of the plurality of unit cells 218 is not limited to a matrix form, and may be, for example, a stripe form or a staggered form.

なお、本実施形態においては、ソース電極としての第2表面電極212が1つ設けられているが、これに限定されず、複数の第2表面電極212を設けてもよい。 Note that in this embodiment, one second surface electrode 212 is provided as a source electrode, but the present invention is not limited to this, and a plurality of second surface electrodes 212 may be provided.

図21は、半導体素子200の裏面電極220付近を示している。本実施形態の半導体素子200は、半導体層231および共晶層232を有している。半導体層231は、トランジスタとして機能する各部位が作りこまれた層であり、たとえばSiからなる。共晶層232は、半導体層231を構成する半導体と金属との共晶体からなる。本実施形態においては、共晶層232は、半導体としてのSiと金属としてのAuとの共晶体からなる。共晶層232は、半導体層231にAuからなる層を積層させた後に、これらを加熱することによる合金化処理によって形成される。共晶層232のz方向下方には、裏面電極220が積層されている。裏面電極220は、たとえば共晶層232に対して蒸着によってAuの層が形成されたものであり、本発明で言う金属単体層の一例である。共晶層232は、その厚さがたとえば1200nm程度である。金属単体層としての裏面電極220は、その厚さがたとえば600nm程度であり、共晶層232よりも薄い。本実施形態においては、共晶層232のz方向下方を向く面を半導体素子200の裏面202と定義している。 FIG. 21 shows the vicinity of the back electrode 220 of the semiconductor element 200. The semiconductor element 200 of this embodiment has a semiconductor layer 231 and a eutectic layer 232. The semiconductor layer 231 is a layer in which parts that function as transistors are built, and is made of, for example, Si. The eutectic layer 232 is made of a eutectic of the semiconductor forming the semiconductor layer 231 and metal. In this embodiment, the eutectic layer 232 is made of a eutectic of Si as a semiconductor and Au as a metal. The eutectic layer 232 is formed by stacking layers of Au on the semiconductor layer 231 and then heating them to form an alloy. A back electrode 220 is laminated below the eutectic layer 232 in the z direction. The back electrode 220 is, for example, an Au layer formed by vapor deposition on the eutectic layer 232, and is an example of a single metal layer in the present invention. The thickness of the eutectic layer 232 is, for example, about 1200 nm. The back electrode 220 as a single metal layer has a thickness of, for example, about 600 nm, which is thinner than the eutectic layer 232. In this embodiment, the surface of the eutectic layer 232 facing downward in the z direction is defined as the back surface 202 of the semiconductor element 200.

主リード300は、ダイパッド部310、主裏面端子部320、主全厚部330および主ひさし部340を有している。主リード300は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 The main lead 300 has a die pad section 310, a main back terminal section 320, a main full thickness section 330, and a main eaves section 340. The main lead 300 is formed by patterning, such as etching, a metal plate made of, for example, Cu.

ダイパッド部310は、z方向上方を向いており、半導体素子200が搭載される部位である。本実施形態においては、ダイパッド部310は、x方向寸法が0.4mm程度、y方向寸法が0.5mm程度の矩形状である。また、本実施形態においては、ダイパッド部310に主表面めっき層311が形成されている。主表面めっき層311は、ダイパッド部310の全域にわたって形成されている。主表面めっき層311は、たとえば厚さが2μm程度のAgからなる。なお、図16においては、理解の便宜上、主表面めっき層311にハーフトーンを施している。 The die pad portion 310 faces upward in the z direction, and is a portion on which the semiconductor element 200 is mounted. In this embodiment, the die pad section 310 has a rectangular shape with a dimension in the x direction of about 0.4 mm and a dimension in the y direction of about 0.5 mm. Further, in this embodiment, a main surface plating layer 311 is formed on the die pad portion 310. The main surface plating layer 311 is formed over the entire area of the die pad section 310. The main surface plating layer 311 is made of Ag and has a thickness of about 2 μm, for example. In addition, in FIG. 16, for convenience of understanding, the main surface plating layer 311 is halftone.

主裏面端子部320は、ダイパッド部310とは反対側のz方向下方を向いており、半導体装置101を面実装するために用いられる。主裏面端子部320は、x方向寸法が0.18mm程度、y方向寸法が0.48mm程度の矩形状である。主裏面端子部320は、z方向視においてダイパッド部310にその全てが重なっており、ダイパッド部310に内包されている。本実施形態においては、主リード300には、主裏面めっき層321が形成されている。主裏面めっき層321は、主リード300のうち主裏面端子部320を形成するための部位に積層されており、たとえば厚さが0.06mm程度のNi、Snまたはこれらの合金からなる。本実施形態においては、便宜上、主裏面めっき層321のz方向下面を主裏面端子部320と定義するが、たとえば主裏面めっき層321を有しない構成においては、上述したCuからなる部分によって主裏面端子部320が構成されてもよい。 The main back terminal section 320 faces downward in the z direction on the opposite side from the die pad section 310, and is used for surface mounting the semiconductor device 101. The main back terminal portion 320 has a rectangular shape with a dimension in the x direction of about 0.18 mm and a dimension in the y direction of about 0.48 mm. The main back terminal section 320 completely overlaps the die pad section 310 when viewed in the z direction, and is included in the die pad section 310. In this embodiment, a main back plating layer 321 is formed on the main lead 300 . The main back plating layer 321 is laminated on a portion of the main lead 300 where the main back terminal portion 320 is to be formed, and is made of, for example, Ni, Sn, or an alloy thereof and has a thickness of about 0.06 mm. In this embodiment, for convenience, the lower surface of the main back surface plating layer 321 in the z direction is defined as the main back surface terminal section 320; however, for example, in a configuration that does not have the main back surface plating layer 321, the main back surface is A terminal portion 320 may also be configured.

主全厚部330は、z方向においてダイパッド部310から主裏面端子部320にわたる部位である。本実施形態においては、主全厚部330は、主裏面めっき層321を除いたCuからなる部位を指し、その厚さが0.1mm程度である。主全厚部330は、主裏面端子部320と同様に、x方向寸法が0.18mm程度、y方向寸法が0.48mm程度である。 The main full thickness portion 330 is a portion extending from the die pad portion 310 to the main back terminal portion 320 in the z direction. In this embodiment, the main full-thickness section 330 refers to a portion made of Cu excluding the main back plating layer 321, and has a thickness of about 0.1 mm. The main full-thickness section 330, like the main back terminal section 320, has an x-direction dimension of about 0.18 mm and a y-direction dimension of about 0.48 mm.

主ひさし部340は、主全厚部330のダイパッド部310側部分からz方向に対して直角であるx方向およびy方向に突出している。主ひさし部340は、z方向上端面が主全厚部330と面一となっている。本実施形態においては、主ひさし部340は、主前方部341、主側方部342および主後方部343を有している。主ひさし部340の厚さは、たとえば主全厚部330の半分であり、0.05mm程度である。 The main eaves portion 340 protrudes from the die pad portion 310 side portion of the main full thickness portion 330 in the x direction and the y direction that are perpendicular to the z direction. The upper end surface of the main eaves section 340 in the z direction is flush with the main full thickness section 330 . In this embodiment, the main eaves section 340 has a main front section 341, a main side section 342, and a main rear section 343. The thickness of the main eaves portion 340 is, for example, half of the main full thickness portion 330, and is approximately 0.05 mm.

主前方部341は、x方向において主全厚部330から第1副リード400および第2副リード500に向かって突出している。本実施形態においては、主前方部341は、x方向寸法が0.21mm程度、y方向寸法が0.5mm程度の矩形状である。 The main front portion 341 protrudes from the main full thickness portion 330 toward the first sub-lead 400 and the second sub-lead 500 in the x direction. In this embodiment, the main front portion 341 has a rectangular shape with a dimension in the x direction of about 0.21 mm and a dimension in the y direction of about 0.5 mm.

主側方部342は、主全厚部330からy方向に向かって突出している。本実施形態においては、2つの主側方部342が形成されている。主側方部342は、x方向寸法が0.18mm程度、y方向寸法が0.01mm程度である。また、本実施形態においては、主リード300は、2つの主側方連結部351を有している。主側方連結部351は、主ひさし部340の主側方部342から延びており、主側方部342と同じ厚さとされている。主側方連結部351のy方向端面は、樹脂パッケージ800から露出している。主側方連結部351は、x方向寸法が0.1mm程度、y方向寸法が0.04mm程度である。 The main side portions 342 protrude from the main full thickness portion 330 in the y direction. In this embodiment, two main side portions 342 are formed. The main side portion 342 has an x-direction dimension of about 0.18 mm and a y-direction dimension of about 0.01 mm. Further, in this embodiment, the main lead 300 has two main lateral connecting parts 351. The main side connecting portion 351 extends from the main side portion 342 of the main eave portion 340 and has the same thickness as the main side portion 342. The end surface of the main side connecting portion 351 in the y direction is exposed from the resin package 800. The main side connecting portion 351 has an x-direction dimension of about 0.1 mm and a y-direction dimension of about 0.04 mm.

主後方部343は、主全厚部330から主前方部341とは反対側に突出している。主後方部343は、x方向寸法が0.01mm程度、y方向寸法が0.5mm程度である。本実施形態においては、主リード300は、2つの主後方連結部352を有している。主後方連結部352は、主ひさし部340の主後方部343から延びており、主後方部343と同じ厚さとされている。主後方連結部352のx方向端面は、樹脂パッケージ800から露出している。主後方連結部352は、x方向寸法が0.04mm程度、y方向寸法が0.1mm程度である。 The main rear portion 343 protrudes from the main full thickness portion 330 to the side opposite to the main front portion 341 . The main rear portion 343 has a dimension in the x direction of about 0.01 mm and a dimension in the y direction of about 0.5 mm. In this embodiment, the main lead 300 has two main rear connections 352. The main rear connecting portion 352 extends from the main rear portion 343 of the main eave portion 340 and has the same thickness as the main rear portion 343. The end surface of the main rear connecting portion 352 in the x direction is exposed from the resin package 800. The main rear connecting portion 352 has an x-direction dimension of about 0.04 mm and a y-direction dimension of about 0.1 mm.

上述した構成により、本実施形態においては、z方向視において主全厚部330のすべてが主ひさし部340に囲まれている。また、主全厚部330および主ひさし部340のz方向上面が、ダイパッド部310となっており、主表面めっき層311は、主全厚部330および主ひさし部340のすべてに重なっている。また、図18によく表れているように、半導体素子200は、z方向視においてその半分程度が主全厚部330に重なり、その他の半分程度が主ひさし部340の主前方部341に重なっている。そして、ゲート電極としての第1表面電極211が主全厚部330と重なっており、ソース電極としての第2表面電極212が主ひさし部340の主前方部341に重なっている。 With the above-described configuration, in this embodiment, the entire main full-thickness section 330 is surrounded by the main eaves section 340 when viewed in the z direction. Further, the upper surface in the z direction of the main full-thickness section 330 and the main eaves section 340 serves as the die pad section 310, and the main surface plating layer 311 overlaps all of the main full-thickness section 330 and the main eaves section 340. Further, as clearly shown in FIG. 18, about half of the semiconductor element 200 overlaps with the main full thickness part 330 when viewed in the z direction, and about the other half overlaps with the main front part 341 of the main eaves part 340. There is. The first surface electrode 211 as a gate electrode overlaps with the main full thickness portion 330, and the second surface electrode 212 as a source electrode overlaps with the main front portion 341 of the main eaves portion 340.

図21に示すように、半導体素子200は、裏面電極220がダイパッド部310(主表面めっき層311)に接合されている。具体的には、金属単体層としての裏面電極220が、ダイパッド部310(主表面めっき層311)に対してたとえば熱圧着の手法によって直接接合されている。この熱圧着においては、振動は付与されず、熱と圧力のみが付与される。 As shown in FIG. 21, in the semiconductor element 200, the back electrode 220 is bonded to the die pad portion 310 (main surface plating layer 311). Specifically, the back electrode 220 as a single metal layer is directly bonded to the die pad portion 310 (main surface plating layer 311) by, for example, thermocompression bonding. In this thermocompression bonding, no vibration is applied, only heat and pressure are applied.

第1副リード400は、主リード300に対してx方向に離間して配置されており、第1ワイヤボンディング部410、第1副裏面端子部420、第1副全厚部430および第1副ひさし部440を有している。第1副リード400は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 The first sub-lead 400 is arranged apart from the main lead 300 in the x direction, and includes a first wire bonding part 410, a first sub-back terminal part 420, a first sub-full thickness part 430, and a first sub-lead 400. It has an eaves part 440. The first sub-lead 400 is formed, for example, by subjecting a metal plate made of Cu to patterning such as etching.

第1ワイヤボンディング部410は、z方向上方を向いており、第1ワイヤ600がボンディングされる部位である。本実施形態においては、第1ワイヤボンディング部410は、x方向寸法が0.2mm程度、y方向寸法が0.2mm程度の矩形状である。また、本実施形態においては、第1ワイヤボンディング部410に第1副表面めっき層411が形成されている。第1副表面めっき層411は、第1ワイヤボンディング部410の全域にわたって形成されている。第1副表面めっき層411は、たとえば厚さが2μm程度のAgからなる。なお、図16においては、理解の便宜上、第1副表面めっき層411にハーフトーンを施している。 The first wire bonding part 410 faces upward in the z direction, and is a part to which the first wire 600 is bonded. In this embodiment, the first wire bonding section 410 has a rectangular shape with a dimension in the x direction of about 0.2 mm and a dimension in the y direction of about 0.2 mm. Further, in this embodiment, a first sub-surface plating layer 411 is formed on the first wire bonding portion 410. The first sub-surface plating layer 411 is formed over the entire area of the first wire bonding section 410. The first sub-surface plating layer 411 is made of Ag and has a thickness of about 2 μm, for example. Note that in FIG. 16, for convenience of understanding, the first sub-surface plating layer 411 is halftone.

第1副裏面端子部420は、第1ワイヤボンディング部410とは反対側のz方向下方を向いており、半導体装置101を面実装するために用いられる。第1副裏面端子部420は、x方向寸法が0.18mm程度、y方向寸法が0.13mm程度の矩形状である。第1副裏面端子部420は、z方向視において第1ワイヤボンディング部410にその全てが重なっており、第1ワイヤボンディング部410に内包されている。本実施形態においては、第1副リード400には、第1副裏面めっき層421が形成されている。第1副裏面めっき層421は、第1副リード400のうち第1副裏面端子部420を形成するための部位に積層されており、たとえば厚さが0.06mm程度のNi、Snまたはこれらの合金からなる。本実施形態においては、便宜上、第1副裏面めっき層421のz方向下面を第1副裏面端子部420と定義するが、たとえば第1副裏面めっき層421を有しない構成においては、上述したCuからなる部分によって第1副裏面端子部420が構成されてもよい。 The first sub-back terminal section 420 faces downward in the z direction on the opposite side from the first wire bonding section 410, and is used for surface mounting the semiconductor device 101. The first sub-back terminal portion 420 has a rectangular shape with a dimension in the x direction of about 0.18 mm and a dimension in the y direction of about 0.13 mm. The first sub-back terminal section 420 completely overlaps the first wire bonding section 410 when viewed in the z direction, and is included in the first wire bonding section 410 . In this embodiment, the first sub-lead 400 has a first sub-back plating layer 421 formed thereon. The first sub-back surface plating layer 421 is laminated on a portion of the first sub-lead 400 for forming the first sub-back terminal section 420, and is made of, for example, Ni, Sn, or these with a thickness of about 0.06 mm. Made of alloy. In this embodiment, for convenience, the lower surface in the z direction of the first sub-back plating layer 421 is defined as the first sub-back terminal part 420, but for example, in a configuration that does not have the first sub-back plating layer 421, the above-mentioned Cu The first sub-back terminal section 420 may be constituted by a portion consisting of.

第1副全厚部430は、z方向において第1ワイヤボンディング部410から第1副裏面端子部420にわたる部位である。本実施形態においては、第1副全厚部430は、第1副裏面めっき層421を除いたCuからなる部位を指し、その厚さが0.1mm程度である。第1副全厚部430は、第1副裏面端子部420と同様に、x方向寸法が0.18mm程度、y方向寸法が0.13mm程度である。 The first sub-full thickness portion 430 is a portion extending from the first wire bonding portion 410 to the first sub-back terminal portion 420 in the z direction. In this embodiment, the first sub-full thickness portion 430 refers to a portion made of Cu excluding the first sub-back plating layer 421, and has a thickness of approximately 0.1 mm. The first sub-full thickness section 430, like the first sub-back terminal section 420, has an x-direction dimension of about 0.18 mm and a y-direction dimension of about 0.13 mm.

第1副ひさし部440は、第1副全厚部430の第1ワイヤボンディング部410側部分からz方向に対して直角であるx方向およびy方向に突出している。第1副ひさし部440は、z方向上端面が第1副全厚部430と面一となっている。本実施形態においては、第1副ひさし部440は、第1副前方部441、第1副側方部442および第1副後方部443を有している。第1副ひさし部440の厚さは、たとえば第1副全厚部430の半分であり、0.05mm程度である。 The first sub-eaves part 440 protrudes from the first sub-full-thickness part 430 on the first wire bonding part 410 side in the x direction and the y direction, which are perpendicular to the z direction. The upper end surface of the first sub-eaves part 440 in the z direction is flush with the first sub-full thickness part 430. In this embodiment, the first sub-eaves part 440 has a first sub-front part 441, a first sub-lateral part 442, and a first sub-rear part 443. The thickness of the first sub-eaves portion 440 is, for example, half the thickness of the first sub-full thickness portion 430, and is approximately 0.05 mm.

第1副前方部441は、x方向において第1副全厚部430から主リード300に向かって突出している。本実施形態においては、第1副前方部441は、x方向寸法が0.01mm程度、y方向寸法が0.2mm程度である。 The first sub-front part 441 projects from the first sub-full thickness part 430 toward the main lead 300 in the x direction. In this embodiment, the first sub-front part 441 has a dimension in the x direction of about 0.01 mm and a dimension in the y direction of about 0.2 mm.

第1副側方部442は、第1副全厚部430からy方向に向かって突出している。本実施形態においては、2つの第1副側方部442が形成されている。図18においてy方向図中上方に位置する第1副側方部442は、第2副リード500に向かって突出しており、x方向寸法が0.2mm程度、y方向寸法が0.06mm程度である。y方向図中下方に位置する第1副側方部442は、y方向x方向寸法が0.2mm程度、y方向寸法が0.01mm程度である。また、本実施形態においては、第1副リード400は、第1副側方連結部451を有している。第1副側方連結部451は、第1副ひさし部440の第1副側方部442から図18におけるy方向図中下方に延びており、第1副側方部442と同じ厚さとされている。第1副側方連結部451のy方向端面は、樹脂パッケージ800から露出している。第1副側方連結部451は、x方向寸法が0.1mm程度、y方向寸法が0.04mm程度である。 The first secondary side portion 442 protrudes from the first secondary full thickness portion 430 in the y direction. In this embodiment, two first sub-lateral parts 442 are formed. In FIG. 18, the first sub-lateral portion 442 located at the upper side of the figure in the y-direction protrudes toward the second sub-lead 500, and has an x-direction dimension of approximately 0.2 mm and a y-direction dimension of approximately 0.06 mm. be. The first sub-lateral portion 442 located at the lower part of the figure in the y direction has a dimension in the y direction of about 0.2 mm in the x direction, and a dimension in the y direction of about 0.01 mm. Further, in this embodiment, the first sub-lead 400 has a first sub-lateral connection portion 451. The first sub-lateral connecting part 451 extends downward in the y-direction view in FIG. ing. The y-direction end face of the first sub-lateral connecting portion 451 is exposed from the resin package 800. The first sub-lateral connecting portion 451 has an x-direction dimension of about 0.1 mm and a y-direction dimension of about 0.04 mm.

第1副後方部443は、第1副全厚部430から第1副前方部441とは反対側に突出している。第1副後方部443は、x方向寸法が0.01mm程度、y方向寸法が0.14mm程度である。本実施形態においては、第1副リード400は、第1副後方連結部452を有している。第1副後方連結部452は、第1副ひさし部440の第1副後方部443から延びており、第1副後方部443と同じ厚さとされている。第1副後方連結部452のx方向端面は、樹脂パッケージ800から露出している。第1副後方連結部452は、x方向寸法が0.04mm程度、y方向寸法が0.1mm程度である。 The first secondary rear part 443 protrudes from the first secondary full thickness part 430 to the side opposite to the first secondary front part 441 . The first sub-rear portion 443 has an x-direction dimension of about 0.01 mm and a y-direction dimension of about 0.14 mm. In this embodiment, the first sub-lead 400 has a first sub-rear connecting portion 452. The first secondary rear connecting part 452 extends from the first secondary rear part 443 of the first secondary eave part 440 and has the same thickness as the first secondary rear part 443. The x-direction end surface of the first sub-rear connecting portion 452 is exposed from the resin package 800. The first sub-rear connecting portion 452 has a dimension in the x direction of about 0.04 mm and a dimension in the y direction of about 0.1 mm.

上述した構成により、本実施形態においては、z方向視において第1副全厚部430のすべてが第1副ひさし部440に囲まれている。また、第1副全厚部430および第1副ひさし部440のz方向上面が、第1ワイヤボンディング部410となっており、第1副表面めっき層411は、第1副全厚部430および第1副ひさし部440のすべてに重なっている。 With the above-described configuration, in this embodiment, the entire first sub full thickness section 430 is surrounded by the first sub eave section 440 when viewed in the z direction. Further, the upper surfaces in the z direction of the first sub full thickness section 430 and the first sub eaves section 440 are the first wire bonding section 410, and the first sub surface plating layer 411 is formed on the first sub full thickness section 430 and the first sub eave section 440. It overlaps all of the first sub-eaves part 440.

第2副リード500は、y方向において第1副リード400と並んだ位置において主リード300に対してx方向に離間して配置されており、第2ワイヤボンディング部510、第2副裏面端子部520、第2副全厚部530および第2副ひさし部540を有している。第2副リード500は、たとえばCuからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。 The second sub-lead 500 is spaced apart from the main lead 300 in the x-direction at a position lined up with the first sub-lead 400 in the y-direction, and includes a second wire bonding portion 510 and a second sub-back terminal portion. 520, a second sub full thickness section 530, and a second sub eave section 540. The second sub-lead 500 is formed by patterning, such as etching, a metal plate made of, for example, Cu.

第2ワイヤボンディング部510は、z方向上方を向いており、第2ワイヤ700がボンディングされる部位である。本実施形態においては、第2ワイヤボンディング部510は、x方向寸法が0.2mm程度、y方向寸法が0.2mm程度の矩形状である。また、本実施形態においては、第2ワイヤボンディング部510に第2副表面めっき層511が形成されている。第2副表面めっき層511は、第2ワイヤボンディング部510の全域にわたって形成されている。第2副表面めっき層511は、たとえば厚さが2μm程度のAgからなる。なお、図16においては、理解の便宜上、第2副表面めっき層511にハーフトーンを施している。 The second wire bonding portion 510 faces upward in the z direction, and is a portion to which the second wire 700 is bonded. In this embodiment, the second wire bonding section 510 has a rectangular shape with a dimension in the x direction of about 0.2 mm and a dimension in the y direction of about 0.2 mm. Further, in this embodiment, a second sub-surface plating layer 511 is formed on the second wire bonding portion 510. The second sub-surface plating layer 511 is formed over the entire second wire bonding section 510. The second sub-surface plating layer 511 is made of Ag and has a thickness of about 2 μm, for example. In addition, in FIG. 16, for convenience of understanding, a halftone is applied to the second sub-surface plating layer 511.

第2副裏面端子部520は、第2ワイヤボンディング部510とは反対側のz方向下方を向いており、半導体装置101を面実装するために用いられる。第2副裏面端子部520は、x方向寸法が0.18mm程度、y方向寸法が0.13mm程度の矩形状である。第2副裏面端子部520は、z方向視において第2ワイヤボンディング部510にその全てが重なっており、第2ワイヤボンディング部510に内包されている。本実施形態においては、第2副リード500には、第2副裏面めっき層521が形成されている。第2副裏面めっき層521は、第2副リード500のうち第2副裏面端子部520を形成するための部位に積層されており、たとえば厚さが0.06mm程度のNi、Snまたはこれらの合金からなる。本実施形態においては、便宜上、第2副裏面めっき層521のz方向下面を第2副裏面端子部520と定義するが、たとえば第2副裏面めっき層521を有しない構成においては、上述したCuからなる部分によって第2副裏面端子部520が構成されてもよい。 The second sub-back terminal section 520 faces downward in the z direction on the opposite side from the second wire bonding section 510, and is used for surface mounting the semiconductor device 101. The second sub-back terminal portion 520 has a rectangular shape with a dimension in the x direction of about 0.18 mm and a dimension in the y direction of about 0.13 mm. The second sub-back terminal portion 520 completely overlaps the second wire bonding portion 510 when viewed in the z direction, and is included in the second wire bonding portion 510 . In this embodiment, a second sub-back surface plating layer 521 is formed on the second sub-lead 500. The second sub-back surface plating layer 521 is laminated on a portion of the second sub-lead 500 for forming the second sub-back terminal section 520, and is made of, for example, Ni, Sn, or these materials with a thickness of about 0.06 mm. Made of alloy. In this embodiment, for convenience, the lower surface in the z direction of the second sub-back plating layer 521 is defined as the second sub-back terminal part 520, but for example, in a configuration that does not have the second sub-back plating layer 521, the above-mentioned Cu The second sub-back surface terminal portion 520 may be configured by a portion consisting of.

第2副全厚部530は、z方向において第2ワイヤボンディング部510から第2副裏面端子部520にわたる部位である。本実施形態においては、第2副全厚部530は、第2副裏面めっき層521を除いたCuからなる部位を指し、その厚さが0.1mm程度である。第2副全厚部530は、第2副裏面端子部520と同様に、x方向寸法が0.18mm程度、y方向寸法が0.13mm程度である。 The second sub-full thickness section 530 is a portion extending from the second wire bonding section 510 to the second sub-back terminal section 520 in the z direction. In this embodiment, the second sub-full thickness section 530 refers to a portion made of Cu excluding the second sub-back surface plating layer 521, and has a thickness of approximately 0.1 mm. The second sub-full thickness section 530, like the second sub-back terminal section 520, has an x-direction dimension of about 0.18 mm and a y-direction dimension of about 0.13 mm.

第2副ひさし部540は、第2副全厚部530の第2ワイヤボンディング部510側部分からz方向に対して直角であるx方向およびy方向に突出している。第2副ひさし部540は、z方向上端面が第2副全厚部530と面一となっている。本実施形態においては、第2副ひさし部540は、第2副前方部541、第2副側方部542および第2副後方部543を有している。第2副ひさし部540の厚さは、たとえば第2副全厚部530の半分であり、0.05mm程度である。 The second sub-eaves portion 540 protrudes from a portion of the second sub-full thickness portion 530 on the second wire bonding portion 510 side in the x direction and the y direction that are perpendicular to the z direction. The upper end surface of the second sub-eaves part 540 in the z direction is flush with the second sub-full thickness part 530. In this embodiment, the second sub-eaves part 540 has a second sub-front part 541, a second sub-lateral part 542, and a second sub-rear part 543. The thickness of the second sub-eaves portion 540 is, for example, half of the second sub-full thickness portion 530, and is approximately 0.05 mm.

第2副前方部541は、x方向において第2副全厚部530から主リード300に向かって突出している。本実施形態においては、第2副前方部541は、x方向寸法が0.01mm程度、y方向寸法が0.2mm程度である。 The second sub-front part 541 projects from the second sub-full thickness part 530 toward the main lead 300 in the x direction. In this embodiment, the second sub-front part 541 has a dimension in the x direction of about 0.01 mm and a dimension in the y direction of about 0.2 mm.

第2副側方部542は、第2副全厚部530からy方向に向かって突出している。本実施形態においては、2つの第2副側方部542が形成されている。図18においてy方向図中下方に位置する第2副側方部542は、第1副リード400に向かって突出しており、x方向寸法が0.2mm程度、y方向寸法が0.06mm程度である。y方向図中上方に位置する第2副側方部542は、x方向寸法が0.2mm程度、y方向寸法が0.01mm程度である。また、本実施形態においては、第2副リード500は、第2副側方連結部551を有している。第2副側方連結部551は、第2副ひさし部540の第2副側方部542から図18におけるy方向図中上方に延びており、第2副側方部542と同じ厚さとされている。第2副側方連結部551のy方向端面は、樹脂パッケージ800から露出している。第2副側方連結部551は、x方向寸法が0.1mm程度、y方向寸法が0.04mm程度である。 The second secondary side portion 542 protrudes from the second secondary full thickness portion 530 in the y direction. In this embodiment, two second sub-lateral parts 542 are formed. In FIG. 18, the second sub-lateral portion 542 located lower in the figure in the y-direction protrudes toward the first sub-lead 400, and has an x-direction dimension of approximately 0.2 mm and a y-direction dimension of approximately 0.06 mm. be. The second sub-lateral portion 542 located at the upper side in the y-direction figure has an x-direction dimension of about 0.2 mm and a y-direction dimension of about 0.01 mm. Further, in this embodiment, the second sub-lead 500 has a second sub-lateral connection portion 551. The second secondary side connecting portion 551 extends upward in the y direction in FIG. 18 from the second secondary side portion 542 of the second secondary eave portion 540, and has the same thickness as the second secondary side portion 542. ing. The y-direction end surface of the second sub-lateral connecting portion 551 is exposed from the resin package 800. The second sub-lateral connecting portion 551 has a dimension in the x direction of about 0.1 mm and a dimension in the y direction of about 0.04 mm.

第2副後方部543は、第2副全厚部530から第2副前方部541とは反対側に突出している。第2副後方部543は、x方向寸法が0.01mm程度、y方向寸法が0.14mm程度である。本実施形態においては、第2副リード500は、第2副後方連結部552を有している。第2副後方連結部552は、第2副ひさし部540の第2副後方部543から延びており、第2副後方部543と同じ厚さとされている。第2副後方連結部552のx方向端面は、樹脂パッケージ800から露出している。第2副後方連結部552は、x方向寸法が0.04mm程度、y方向寸法が0.1mm程度である。 The second secondary rear part 543 projects from the second secondary full thickness part 530 to the opposite side to the second secondary front part 541. The second sub-rear portion 543 has an x-direction dimension of about 0.01 mm and a y-direction dimension of about 0.14 mm. In this embodiment, the second sub-lead 500 has a second sub-rear connecting portion 552. The second secondary rear connecting part 552 extends from the second secondary rear part 543 of the second secondary eave part 540, and has the same thickness as the second secondary rear part 543. The x-direction end surface of the second sub-rear connecting portion 552 is exposed from the resin package 800. The second sub-rear connecting portion 552 has an x-direction dimension of about 0.04 mm and a y-direction dimension of about 0.1 mm.

上述した構成により、本実施形態においては、z方向視において第2副全厚部530のすべてが第2副ひさし部540に囲まれている。また、第2副全厚部530および第2副ひさし部540のz方向上面が、第2ワイヤボンディング部510となっており、第2副表面めっき層511は、第2副全厚部530および第2副ひさし部540のすべてに重なっている。 With the above-described configuration, in this embodiment, the entire second sub-full thickness section 530 is surrounded by the second sub-eaves section 540 when viewed in the z direction. Further, the upper surface in the z direction of the second sub full thickness section 530 and the second sub eaves section 540 is the second wire bonding section 510, and the second sub surface plating layer 511 is formed on the second sub full thickness section 530 and the second sub eaves section 540. It overlaps all of the second sub-eaves portion 540.

第1ワイヤ600は、半導体素子200の第1表面電極211と第1副リード400の第1ワイヤボンディング部410とに接合されており、ファーストボンディング部610およびセカンドボンディング部620を有している。第1ワイヤ600は、直径が20μm程度のAuからなる。 The first wire 600 is bonded to the first surface electrode 211 of the semiconductor element 200 and the first wire bonding portion 410 of the first sub-lead 400, and has a first bonding portion 610 and a second bonding portion 620. The first wire 600 is made of Au and has a diameter of about 20 μm.

ファーストボンディング部610は、第1副リード400の第1ワイヤボンディング部410に対して接合されており、冠状の塊部分を有する。セカンドボンディング部620は、第1バンプ630を介して半導体素子200の第1表面電極211に接合されている。セカンドボンディング部620は、先端に向かうほどz方向厚さが小となるテーパ形状となっている。第1バンプ630は、ファーストボンディング部610の上記塊部分に類似した部位である。本実施形態においては、第1バンプ630は、ファーストボンディング部610の上記塊部分よりも体積が若干小である。 The first bonding part 610 is bonded to the first wire bonding part 410 of the first sub-lead 400, and has a crown-shaped lump part. The second bonding portion 620 is bonded to the first surface electrode 211 of the semiconductor element 200 via the first bump 630. The second bonding portion 620 has a tapered shape in which the thickness in the z direction decreases toward the tip. The first bump 630 is a portion similar to the lump portion of the first bonding portion 610 . In this embodiment, the volume of the first bump 630 is slightly smaller than that of the lump portion of the first bonding portion 610 .

第2ワイヤ700は、半導体素子200の第2表面電極212と第2副リード500の第2ワイヤボンディング部510とに接合されており、ファーストボンディング部710およびセカンドボンディング部720を有している。第2ワイヤ700は、直径が20μm程度のAuからなる。 The second wire 700 is bonded to the second surface electrode 212 of the semiconductor element 200 and the second wire bonding portion 510 of the second sub-lead 500, and has a first bonding portion 710 and a second bonding portion 720. The second wire 700 is made of Au and has a diameter of about 20 μm.

ファーストボンディング部710は、第2副リード500の第2ワイヤボンディング部510に対して接合されており、冠状の塊部分を有する。セカンドボンディング部720は、第2バンプ730を介して半導体素子200の第2表面電極212に接合されている。セカンドボンディング部720は、先端に向かうほどz方向厚さが小となるテーパ形状となっている。第2バンプ730は、ファーストボンディング部710の上記塊部分に類似した部位である。本実施形態においては、第2バンプ730は、ファーストボンディング部710の上記塊部分よりも体積が若干小である。 The first bonding part 710 is bonded to the second wire bonding part 510 of the second sub-lead 500 and has a crown-shaped lump part. The second bonding portion 720 is bonded to the second surface electrode 212 of the semiconductor element 200 via a second bump 730. The second bonding portion 720 has a tapered shape in which the thickness in the z direction decreases toward the tip. The second bump 730 is a portion similar to the lump portion of the first bonding portion 710 . In this embodiment, the second bump 730 has a slightly smaller volume than the lump portion of the first bonding portion 710.

樹脂パッケージ800は、半導体素子200と主リード300、第1副リード400および第2副リード500の一部ずつとを覆っており、たとえば黒色のエポキシ樹脂からなる。また、樹脂パッケージ800は、主リード300の主裏面端子部320、第1副リード400の第1副裏面端子部420および第2副リード500の第2副裏面端子部520のいずれもをz方向下方側に露出させている。また、本実施形態においては、第1ワイヤ600および第2ワイヤ700のz方向上端と樹脂パッケージ800のz方向上端との距離は、50μm程度である。 The resin package 800 covers the semiconductor element 200 and a portion of each of the main lead 300, the first sub-lead 400, and the second sub-lead 500, and is made of, for example, black epoxy resin. In addition, the resin package 800 connects all of the main back terminal portion 320 of the main lead 300, the first sub back terminal portion 420 of the first sub lead 400, and the second sub back terminal portion 520 of the second sub lead 500 in the z direction. It is exposed at the bottom. Further, in this embodiment, the distance between the upper ends of the first wire 600 and the second wire 700 in the z direction and the upper end of the resin package 800 in the z direction is about 50 μm.

次に、半導体装置101の製造方法の一例について、図26~図33を参照しつつ以下に説明する。 Next, an example of a method for manufacturing the semiconductor device 101 will be described below with reference to FIGS. 26 to 33.

図26~図32においては、第1ワイヤ600をボンディングする工程を主に説明するが、第2ワイヤ700も同様の工程によりボンディングされる。まず、図26に示すように、主リード300に半導体素子200を接合しておく。この際、主リード300、第1副リード400および第2副リード500が複数個ずつ連結されたリードフレームを用いると、製造効率を向上させることができる。キャピラリCpを用意し、その先端からワイヤ601を露出させる。ワイヤ601は、直径が20μm程度のAuからなる。そして、半導体素子200の第1表面電極211の直上において、スパークを発生させることにより、ワイヤ601の先端にボール602を形成する。 In FIGS. 26 to 32, the process of bonding the first wire 600 will be mainly described, but the second wire 700 is also bonded by the same process. First, as shown in FIG. 26, the semiconductor element 200 is bonded to the main lead 300. At this time, manufacturing efficiency can be improved by using a lead frame in which a plurality of main leads 300, first sub-leads 400, and second sub-leads 500 are connected. A capillary Cp is prepared, and a wire 601 is exposed from its tip. The wire 601 is made of Au and has a diameter of about 20 μm. Then, a ball 602 is formed at the tip of the wire 601 by generating a spark directly above the first surface electrode 211 of the semiconductor element 200 .

次いで、図27に示すように、キャピラリCpを下降させることにより、ボール602を半導体素子200の第1表面電極211に接合する。そして、ワイヤ601をキャピラリCpに対して固定させた状態でキャピラリCpを上昇させる。これにより、図28に示すように、第1表面電極211上に第1バンプ630が形成される。 Next, as shown in FIG. 27, the ball 602 is joined to the first surface electrode 211 of the semiconductor element 200 by lowering the capillary Cp. Then, the capillary Cp is raised with the wire 601 fixed to the capillary Cp. As a result, a first bump 630 is formed on the first surface electrode 211, as shown in FIG.

次いで、図29に示すように、第1副リード400の第1ワイヤボンディング部410の直上においてスパークを発生させることにより、ワイヤ601の先端にボール602を再び形成する。次いで、図30に示すように、キャピラリCpを下降させることにより、ボール602を第1副リード400の第1ワイヤボンディング部410に接合する。 Next, as shown in FIG. 29, a ball 602 is again formed at the tip of the wire 601 by generating a spark directly above the first wire bonding part 410 of the first sub-lead 400. Next, as shown in FIG. 30, by lowering the capillary Cp, the ball 602 is bonded to the first wire bonding portion 410 of the first sub-lead 400.

次いで、キャピラリCpに対してワイヤ601を固定しない状態で、図31に示すようにキャピラリCpを移動させる。これにより、まず、ファーストボンディング部610が形成される。また、キャピラリCpの先端を第1バンプ630に押し付ける。この際、キャピラリCpと第1バンプ630との間に、ワイヤ601が挟まれる格好となる。また、たとえば主リード300を保持する支持台(図示略)を介して熱と振動とを付与してもよい。そして、ワイヤ601をキャピラリCpに対して固定した状態でキャピラリCpを半導体素子200から離間させる。これにより、セカンドボンディング部620が形成される。図32は、セカンドボンディング部620および第1バンプ630をz方向上方から撮影した拡大画像である。同図によく表れているように、平面視円形状の第1バンプ630上に、やや広がった形状のセカンドボンディング部620が接合された構成となっている。 Next, the capillary Cp is moved as shown in FIG. 31 without the wire 601 being fixed to the capillary Cp. As a result, the first bonding portion 610 is first formed. Further, the tip of the capillary Cp is pressed against the first bump 630. At this time, the wire 601 is sandwiched between the capillary Cp and the first bump 630. Furthermore, heat and vibration may be applied, for example, via a support stand (not shown) that holds the main lead 300. Then, the capillary Cp is separated from the semiconductor element 200 while the wire 601 is fixed to the capillary Cp. As a result, a second bonding portion 620 is formed. FIG. 32 is an enlarged image of the second bonding portion 620 and the first bump 630 taken from above in the z direction. As clearly shown in the figure, a second bonding portion 620 having a slightly expanded shape is bonded to a first bump 630 having a circular shape in plan view.

この後は、第1ワイヤ600のボンディング工程とともに、第2ワイヤ700のボンディング工程を行う。また、半導体素子200と、主リード300、第1副リード400および第2副リード500の一部ずつと、第1ワイヤ600および第2ワイヤ700とを覆うように、たとえば黒色のエポキシ樹脂を用いて板状の樹脂部材を形成する。図33は、上述したリードフレーム、半導体素子200、第1ワイヤ600および第2ワイヤ700を示しており、これらが上記樹脂部材(図示略)によって覆われている。そして、図中の切断線CLに沿って上記樹脂部材と上記リードフレームとを一括して切断することにより、図16~図24に示す半導体装置101が得られる。 After this, a bonding process for the first wire 600 and a bonding process for the second wire 700 are performed. For example, black epoxy resin is used to cover the semiconductor element 200, parts of the main lead 300, the first sub-lead 400, and the second sub-lead 500, and the first wire 600 and the second wire 700. to form a plate-shaped resin member. FIG. 33 shows the lead frame, semiconductor element 200, first wire 600, and second wire 700 described above, which are covered with the resin member (not shown). Then, by cutting the resin member and the lead frame together along the cutting line CL in the figure, the semiconductor device 101 shown in FIGS. 16 to 24 is obtained.

次に、半導体装置101の作用について説明する。 Next, the operation of the semiconductor device 101 will be explained.

本実施形態によれば、ダイパッド部310および半導体素子200が、z方向視において主全厚部330および主ひさし部340の双方に重なっている。主ひさし部340は、主リード300と樹脂パッケージ800との接合強度を高める機能を発揮する。この接合強度の向上を図りつつ、主リード300が半導体素子200から過度にはみ出すことを抑制することができる。これは、半導体装置101のz方向視寸法を小さくするのに寄与する。また、第1表面電極211および第2表面電極212の少なくともいずれかが、主ひさし部340に重なることは、半導体装置101のz方向視寸法を小さくするのに有利である。そして、第1ワイヤ600のセカンドボンディング部620が第1バンプ630を介して第1表面電極211に接合され、第2ワイヤ700のセカンドボンディング部720が第2バンプ730を介して第2表面電極212に接合された構成とすることにより、第1ワイヤ600および第2ワイヤ700のz方向高さを削減することができる。これは、半導体装置101のz方向高さを低くするのに寄与する。したがって、本実施形態によれば、半導体装置101の小型化を図ることができる。 According to this embodiment, the die pad section 310 and the semiconductor element 200 overlap both the main full thickness section 330 and the main eaves section 340 when viewed in the z direction. The main eaves portion 340 functions to increase the bonding strength between the main lead 300 and the resin package 800. While improving this bonding strength, it is possible to prevent the main lead 300 from protruding excessively from the semiconductor element 200. This contributes to reducing the size of the semiconductor device 101 in the z direction. Further, it is advantageous for at least one of the first surface electrode 211 and the second surface electrode 212 to overlap the main eaves portion 340 in reducing the size of the semiconductor device 101 in the z direction. The second bonding portion 620 of the first wire 600 is bonded to the first surface electrode 211 via the first bump 630, and the second bonding portion 720 of the second wire 700 is bonded to the second surface electrode 211 via the second bump 730. By configuring the first wire 600 and the second wire 700 to be joined to each other, the heights of the first wire 600 and the second wire 700 in the z direction can be reduced. This contributes to lowering the height of the semiconductor device 101 in the z direction. Therefore, according to this embodiment, the semiconductor device 101 can be made smaller.

ゲート電極としての第1表面電極211が、ソース電極としての第2表面電極212よりも第1副リード400および第2副リード500に対して離間していることにより、第1ワイヤ600の長さを第2ワイヤ700よりも長くすることができる。長さが長い第1ワイヤ600の方が、特にセカンドボンディング部620における接合強度を高めやすい。一般に、ゲート電極としての第1表面電極211は、半導体層231の比較的平滑な面上において絶縁層(図示略)を介して形成される。このような第1表面電極211は、ワイヤボンディングの接合強度を比較的向上させにくい。一方、ソース電極としての第2表面電極212は、半導体層231に形成された複数のトレンチ(竪穴)に充填された金属部に繋がっていることが多い。このような構成により、第2表面電極212は、ワイヤボンディングの接合強度を比較的向上させやすい。したがって、相対的に接合強度不足が懸念されるゲート電極としての第1表面電極211に接合強度を高めやすい第1ワイヤ600を接合することは、ワイヤ剥離などの不具合を回避するのに有利である。 Since the first surface electrode 211 serving as a gate electrode is farther away from the first sub-lead 400 and the second sub-lead 500 than the second surface electrode 212 serving as a source electrode, the length of the first wire 600 is can be made longer than the second wire 700. The longer the first wire 600 is, the easier it is to increase the bonding strength, especially at the second bonding portion 620. Generally, the first surface electrode 211 as a gate electrode is formed on a relatively smooth surface of the semiconductor layer 231 via an insulating layer (not shown). Such a first surface electrode 211 makes it relatively difficult to improve the bonding strength of wire bonding. On the other hand, the second surface electrode 212 as a source electrode is often connected to a metal portion filled in a plurality of trenches (vertical holes) formed in the semiconductor layer 231. With such a configuration, the second surface electrode 212 can relatively easily improve the bonding strength of wire bonding. Therefore, it is advantageous to bond the first wire 600, which can easily increase the bonding strength, to the first surface electrode 211, which serves as a gate electrode, where there is a concern that the bonding strength is relatively insufficient, in order to avoid problems such as wire peeling. .

第1表面電極211が、z方向視において主全厚部330と重なることにより、図27および図31に示すように、相対的に接合強度不足が懸念されるゲート電極としての第1表面電極211に対して、キャピラリCpをより確実に押し当てることができる。一方、相対的に接合強度を向上させやすいソース電極としての第2表面電極212を、z方向視において主ひさし部340に重なる位置に配置することにより、半導体装置101のz方向視寸法を削減することができる。 As the first surface electrode 211 overlaps with the main full thickness portion 330 when viewed in the z direction, as shown in FIGS. 27 and 31, the first surface electrode 211 as a gate electrode may have a relatively insufficient bonding strength. However, the capillary Cp can be pressed against the capillary Cp more reliably. On the other hand, by arranging the second surface electrode 212 as a source electrode, which can relatively easily improve the bonding strength, at a position overlapping the main eaves portion 340 when viewed in the z-direction, the dimensions of the semiconductor device 101 in the z-direction can be reduced. be able to.

主ひさし部340がは、主前方部341を有することにより、主リード300と樹脂パッケージ800との接合強度を高めることができる。また、半導体素子200と第1副リード400および第2副リード500とを近づけつつ、主裏面端子部320と第1副裏面端子部420および第2副裏面端子部520とが不当に近づいてしまうことを回避することができる。 Since the main eaves portion 340 has the main front portion 341, the bonding strength between the main lead 300 and the resin package 800 can be increased. Furthermore, while the semiconductor element 200 and the first sub-lead 400 and the second sub-lead 500 are brought close to each other, the main back terminal section 320 and the first sub-back terminal section 420 and the second sub-back terminal section 520 are brought unduly close to each other. This can be avoided.

主ひさし部340が主側方部342および主後方部343を有することにより、主リード300と樹脂パッケージ800との接合強度を高めることができる。主全厚部330のすべてが、主ひさし部340に囲まれている構成は、主リード300と樹脂パッケージ800との接合強度を高めるのに好適である。 Since the main eaves portion 340 has the main side portions 342 and the main rear portion 343, the bonding strength between the main lead 300 and the resin package 800 can be increased. A configuration in which the entire main full-thickness section 330 is surrounded by the main eaves section 340 is suitable for increasing the bonding strength between the main lead 300 and the resin package 800.

主側方連結部351および主後方連結部352は、半導体装置101の製造工程において主リード300を適切に保持する。主側方連結部351のy方向端面および主後方連結部352のx方向端面は、樹脂パッケージ800から露出するものの主裏面端子部320とは離間している。このため、半導体装置101を面実装するためのはんだが主側方連結部351のy方向端面および主後方連結部352のx方向端面に誤って広がってしまうおそれが少ない。 The main side connecting portion 351 and the main rear connecting portion 352 appropriately hold the main lead 300 during the manufacturing process of the semiconductor device 101. The y-direction end face of the main side connecting portion 351 and the x-direction end face of the main rear connecting portion 352 are exposed from the resin package 800 but are separated from the main back terminal portion 320. Therefore, there is little possibility that the solder for surface mounting the semiconductor device 101 will erroneously spread to the y-direction end face of the main side connecting portion 351 and the x-direction end face of the main rear connecting portion 352.

ダイパッド部310に、主表面めっき層311が形成されていることにより、半導体素子200の裏面電極220とダイパッド部310との接合強度を高めることができる。主表面めっき層311が、主ひさし部340のすべてに重なることにより、ダイパッド部310として利用できる面積を拡大することができる。 By forming the main surface plating layer 311 on the die pad section 310, the bonding strength between the back electrode 220 of the semiconductor element 200 and the die pad section 310 can be increased. By overlapping the main surface plating layer 311 over the entire main eaves section 340, the area that can be used as the die pad section 310 can be expanded.

第1副リード400が、第1副ひさし部440を有することにより、第1副リード400と樹脂パッケージ800との接合強度を高めることができる。第1副ひさし部440が、第1副前方部441を有することにより、樹脂パッケージ800との接合強度を高めつつ、第1副裏面端子部420と主裏面端子部320との距離とが不当に近づいてしまうことを回避することができる。 Since the first sub-lead 400 has the first sub-eaves portion 440, the bonding strength between the first sub-lead 400 and the resin package 800 can be increased. By having the first sub-front part 441 of the first sub-eaves part 440, while increasing the bonding strength with the resin package 800, the distance between the first sub-back terminal part 420 and the main back terminal part 320 is increased. You can avoid getting too close.

第1副ひさし部440が、第1副側方部442および第1副後方部443を有することにより、第1副リード400と樹脂パッケージ800との接合強度を高めることができる。第1副全厚部430のすべてが、第1副ひさし部440に囲まれている構成は、第1副リード400と樹脂パッケージ800との接合強度を高めるのに好適である。第2副リード500側の第1副側方部442が相対的に大であることにより、接合強度の向上を図るとともに、第1副裏面端子部420と第2副裏面端子部520とが不当に近づいてしまうことを回避することができる。 Since the first sub-eaves part 440 has the first sub-lateral parts 442 and the first sub-rear part 443, the bonding strength between the first sub-leads 400 and the resin package 800 can be increased. The configuration in which the first sub full thickness portion 430 is entirely surrounded by the first sub eave portion 440 is suitable for increasing the bonding strength between the first sub lead 400 and the resin package 800. Since the first sub-lateral part 442 on the second sub-lead 500 side is relatively large, the bonding strength is improved and the first sub-back terminal part 420 and the second sub-back terminal part 520 are It is possible to avoid approaching the

第1副側方連結部451および第1副後方連結部452は、半導体装置101の製造工程において第1副リード400を適切に保持する。第1副側方連結部451のy方向端面および第1副後方連結部452のx方向端面は、樹脂パッケージ800から露出するものの第1副裏面端子部420とは離間している。このため、半導体装置101を面実装するためのはんだが第1副側方連結部451のy方向端面および第1副後方連結部452のx方向端面に誤って広がってしまうおそれが少ない。 The first sub-lateral connection portion 451 and the first sub-back connection portion 452 appropriately hold the first sub-lead 400 during the manufacturing process of the semiconductor device 101. The y-direction end face of the first sub-lateral connection portion 451 and the x-direction end face of the first sub-back connection portion 452 are exposed from the resin package 800 but are spaced apart from the first sub-back terminal portion 420. Therefore, there is little possibility that the solder for surface mounting the semiconductor device 101 will erroneously spread to the y-direction end face of the first sub-lateral connection portion 451 and the x-direction end face of the first sub-back connection portion 452.

第1ワイヤボンディング部410に、第1副表面めっき層411が形成されていることにより、第1ワイヤ600と第1ワイヤボンディング部410との接合強度を高めることができる。 By forming the first sub-surface plating layer 411 on the first wire bonding section 410, the bonding strength between the first wire 600 and the first wire bonding section 410 can be increased.

第2副リード500が、第2副ひさし部540を有することにより、第2副リード500と樹脂パッケージ800との接合強度を高めることができる。第2副ひさし部540が、第2副前方部541を有することにより、樹脂パッケージ800との接合強度を高めつつ、第2副裏面端子部520と主裏面端子部320との距離とが不当に近づいてしまうことを回避することができる。 Since the second sub-lead 500 has the second sub-eaves portion 540, the bonding strength between the second sub-lead 500 and the resin package 800 can be increased. By having the second sub-front part 541 of the second sub-eaves part 540, while increasing the bonding strength with the resin package 800, the distance between the second sub-back terminal part 520 and the main back terminal part 320 is increased. You can avoid getting too close.

第2副ひさし部540が、第2副側方部542および第2副後方部543を有することにより、第2副リード500と樹脂パッケージ800との接合強度を高めることができる。第2副全厚部530のすべてが、第2副ひさし部540に囲まれている構成は、第2副リード500と樹脂パッケージ800との接合強度を高めるのに好適である。第1副リード400側の第2副側方部542が相対的に大であることにより、接合強度の向上を図るとともに、第2副裏面端子部520と第1副裏面端子部420とが不当に近づいてしまうことを回避することができる。 Since the second sub-eaves portion 540 has the second sub-side portions 542 and the second sub-rear portions 543, the bonding strength between the second sub-leads 500 and the resin package 800 can be increased. The configuration in which the second sub full thickness portion 530 is entirely surrounded by the second sub eave portion 540 is suitable for increasing the bonding strength between the second sub lead 500 and the resin package 800. Since the second sub-lateral portion 542 on the first sub-lead 400 side is relatively large, the bonding strength is improved and the second sub-back terminal portion 520 and the first sub-back terminal portion 420 are It is possible to avoid approaching the

第2副側方連結部551および第2副後方連結部552は、半導体装置101の製造工程において第2副リード500を適切に保持する。第2副側方連結部551のy方向端面および第2副後方連結部552のx方向端面は、樹脂パッケージ800から露出するものの第2副裏面端子部520とは離間している。このため、半導体装置101を面実装するためのはんだが第2副側方連結部551のy方向端面および第2副後方連結部552のx方向端面に誤って広がってしまうおそれが少ない。 The second sub-lateral connection portion 551 and the second sub-back connection portion 552 appropriately hold the second sub-lead 500 during the manufacturing process of the semiconductor device 101. The y-direction end face of the second sub-lateral connection portion 551 and the x-direction end face of the second sub-back connection portion 552 are exposed from the resin package 800 but are spaced apart from the second sub-back terminal portion 520. Therefore, there is little possibility that the solder for surface mounting the semiconductor device 101 will erroneously spread to the y-direction end face of the second sub-lateral connection portion 551 and the x-direction end face of the second sub-back connection portion 552.

第2ワイヤボンディング部510に、第2副表面めっき層511が形成されていることにより、第2ワイヤ700と第2ワイヤボンディング部510との接合強度を高めることができる。 By forming the second sub-surface plating layer 511 on the second wire bonding section 510, the bonding strength between the second wire 700 and the second wire bonding section 510 can be increased.

半導体素子200と主リード300のダイパッド部310との接合においては、金属単体層からなる裏面電極220が、ダイパッド部310に直接接合されており、その接合に際しては振動が付与されていない。このような構成により、主リード300のうち半導体素子200の周囲に位置する領域に、振動を加味した余裕領域を設定する必要がない。これは、半導体装置101の小型化に有利である。 In the bonding between the semiconductor element 200 and the die pad portion 310 of the main lead 300, the back electrode 220 made of a single metal layer is directly bonded to the die pad portion 310, and no vibration is applied during the bonding. With such a configuration, there is no need to set a margin area in consideration of vibration in the area of the main lead 300 located around the semiconductor element 200. This is advantageous for downsizing the semiconductor device 101.

図34は、半導体装置101のX線画像である。同図によく表れているように、主リード300、第1副リード400および第2副リード500をエッチングによってパターン形成した場合、主全厚部330と主ひさし部340との境界は、図16~図24に示した明確な角は形成されず、曲面となる。同様に、第1副リード400における第1副全厚部440と第1副ひさし部440との境界、あるいは第2副リード500における第2副全厚部540と第2副ひさし部540との境界も、曲面となる。これは、図16~図24に示した形態を意図した設計を経たとしても、半導体装置101が上述した非常に小型の構成である場合、エッチングの過程において上述した曲面が不可避的に生じることによる。 FIG. 34 is an X-ray image of the semiconductor device 101. As clearly shown in the figure, when the main lead 300, first sub-lead 400, and second sub-lead 500 are patterned by etching, the boundary between the main full-thickness part 330 and the main eaves part 340 is ~The clear corners shown in FIG. 24 are not formed, but a curved surface is formed. Similarly, the boundary between the first sub full thickness part 440 and the first sub eave part 440 in the first sub lead 400 or the boundary between the second sub full thickness part 540 and the second sub eave part 540 in the second sub lead 500 The boundary also becomes a curved surface. This is because even if the semiconductor device 101 is designed to have the form shown in FIGS. 16 to 24, if the semiconductor device 101 has the extremely small configuration described above, the curved surface described above will inevitably occur during the etching process. .

図35は、本発明の第4実施形態に基づく半導体装置を示している。なお、同図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 FIG. 35 shows a semiconductor device based on the fourth embodiment of the present invention. In addition, in the figure, the same or similar elements as in the above embodiment are given the same reference numerals as in the above embodiment.

本実施形態においては、第1表面電極211が、z方向視において主全厚部330と主ひさし部340との双方に重なっている。そして、第1ワイヤ600の第1バンプ630およびセカンドボンディング部620が、z方向視において主全厚部330と主ひさし部340との双方に重なっている。同図において第1ワイヤ600の第1バンプ630およびセカンドボンディング部620に、y方向に延びる破線が重なっている。この破線が、z方向視における主全厚部330と主ひさし部340との境界である。このような実施形態によっても、半導体装置102の小型化を図ることができる。 In this embodiment, the first surface electrode 211 overlaps both the main full thickness section 330 and the main eaves section 340 when viewed in the z direction. The first bump 630 and the second bonding part 620 of the first wire 600 overlap both the main full thickness part 330 and the main eaves part 340 when viewed in the z direction. In the figure, a broken line extending in the y direction overlaps the first bump 630 and second bonding portion 620 of the first wire 600. This broken line is the boundary between the main full thickness section 330 and the main eaves section 340 when viewed in the z direction. Such an embodiment also allows the semiconductor device 102 to be made smaller.

本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the embodiments described above. The specific configuration of each part of the semiconductor device according to the present invention can be changed in design in various ways.

本発明で言う半導体素子は、トランジスタには限定されず、第1表面電極および第2表面電極を有する様々な半導体素子を用いることができる。 The semiconductor element referred to in the present invention is not limited to a transistor, and various semiconductor elements having a first surface electrode and a second surface electrode can be used.

101 半導体装置
102 半導体装置
200 半導体素子
201 表面
202 裏面
211 第一表面電極
212 第二表面電極
220 裏面電極
231 半導体層
232 共晶層
300 主リード
310 主リード主面
311 主表面めっき層
320 主リード裏面
330 主全厚部
340 主ひさし部
341 主前方部
342 主側方部
343 主後方部
351 主側方連結部
352 主後方連結部
400 第一副リード
410 第一副リード主面
411 第一副表面めっき層
420 第一副リード裏面
430 第一副全厚部
440 第一副ひさし部
441 第一副前方部
442 第一副内方部
460 第一副延出部
461 第一副後方部
462 第一副側方部
481 第一副リード端面
482 第一副リード側面
500 第二副リード
510 第二副リード主面
511 第二副表面めっき層
520 第二副リード裏面
530 第二副全厚部
540 第二副ひさし部
541 第二副前方部
542 第二副内方部
560 第二副延出部
561 第二副後方部
562 第二副側方部
581 第二副リード端面
582 第二副リード側面
600 第一ワイヤ
610 ファーストボンディング部
620 セカンドボンディング部
630 第一バンプ
700 第二ワイヤ
710 ファーストボンディング部
720 セカンドボンディング部
730 第二バンプ
800 樹脂パッケージ
801 樹脂主面
802 樹脂裏面
803 第一樹脂側面
804 第二樹脂側面
805 第一樹脂端面
806 第二樹脂端面
901 テープ
Ct1 線
Ct2 線
x 方向
y 方向
z 厚さ方向
101,102 半導体装置
200 半導体素子
201 表面
202 裏面
211 第1表面電極
212 第2表面電極
213 電極層
214 除去領域
216 アクティブ領域
217 MOSFET
218 単位セル
220 裏面電極(金属単体層)
231 半導体層
232 共晶層
300 主リード
310 ダイパッド部
311 主表面めっき層
320 主裏面端子部
321 主裏面めっき層
330 主全厚部
340 主ひさし部
341 主前方部
342 主側方部
343 主後方部
351 主側方連結部
352 主後方連結部
400 第1副リード
410 第1ワイヤボンディング部
411 第1副表面めっき層
420 第1副裏面端子部
421 第1副裏面めっき層
430 第1副全厚部
440 第1副ひさし部
441 第1副前方部
442 第1副側方部
443 第1副後方部
451 第1副側方連結部
452 第1副後方連結部
500 第2副リード
510 第2ワイヤボンディング部
511 第2副表面めっき層
520 第2副裏面端子部
521 第2副裏面めっき層
530 第2副全厚部
540 第2副ひさし部
541 第2副前方部
542 第2副側方部
543 第2副後方部
551 第2副側方連結部
552 第2副後方連結部
600 第1ワイヤ
610 ファーストボンディング部
620 セカンドボンディング部
630 第1バンプ
700 第2ワイヤ
710 ファーストボンディング部
720 セカンドボンディング部
730 第2バンプ
800 樹脂パッケージ
Cp キャピラリ
601 ワイヤ
101 Semiconductor device 102 Semiconductor device 200 Semiconductor element 201 Front surface 202 Back surface 211 First surface electrode 212 Second surface electrode 220 Back surface electrode 231 Semiconductor layer 232 Eutectic layer 300 Main lead 310 Main lead main surface 311 Main surface plating layer 320 Main lead back surface 330 Main full thickness part 340 Main eaves part 341 Main front part 342 Main lateral part 343 Main rear part 351 Main lateral connection part 352 Main rear connection part 400 First sub lead 410 First sub lead main surface 411 First sub surface Plating layer 420 First secondary lead back surface 430 First secondary full thickness part 440 First secondary eaves part 441 First secondary front part 442 First secondary inner part 460 First secondary extension part 461 First secondary rear part 462 First Sub side part 481 First sub lead end surface 482 First sub lead side surface 500 Second sub lead 510 Second sub lead main surface 511 Second sub surface plating layer 520 Second sub lead back surface 530 Second sub full thickness part 540 Second secondary eave part 541 Second secondary front part 542 Second secondary inner part 560 Second secondary extension part 561 Second secondary rear part 562 Second secondary side part 581 Second secondary lead end surface 582 Second secondary lead side surface 600 First wire 610 First bonding section 620 Second bonding section 630 First bump 700 Second wire 710 First bonding section 720 Second bonding section 730 Second bump 800 Resin package 801 Resin main surface 802 Resin back surface 803 First resin side surface 804 Second resin Side surface 805 First resin end surface 806 Second resin end surface 901 Tape Ct1 Line Ct2 Line x Direction y Direction z Thickness direction 101, 102 Semiconductor device 200 Semiconductor element 201 Front surface 202 Back surface 211 First surface electrode 212 Second surface electrode 213 Electrode layer 214 Removal region 216 Active region 217 MOSFET
218 Unit cell 220 Back electrode (single metal layer)
231 Semiconductor layer 232 Eutectic layer 300 Main lead 310 Die pad section 311 Main surface plating layer 320 Main back terminal section 321 Main back surface plating layer 330 Main full thickness section 340 Main eaves section 341 Main front section 342 Main side section 343 Main rear section 351 Main side connection part 352 Main rear connection part 400 First sub lead 410 First wire bonding part 411 First sub surface plating layer 420 First sub back terminal part 421 First sub back plating layer 430 First sub full thickness part 440 First sub-eaves part 441 First sub-front part 442 First sub-lateral part 443 First sub-rear part 451 First sub-lateral connection part 452 First sub-rear connection part 500 Second sub-lead 510 Second wire bonding Part 511 Second sub surface plating layer 520 Second sub back terminal part 521 Second sub back plating layer 530 Second sub full thickness part 540 Second sub eave part 541 Second sub front part 542 Second sub side part 543 2nd secondary rear part 551 2nd secondary side connection part 552 2nd secondary rear connection part 600 1st wire 610 1st bonding part 620 2nd bonding part 630 1st bump 700 2nd wire 710 1st bonding part 720 2nd bonding part 730 2nd Bump 800 Resin package Cp Capillary 601 Wire

Claims (4)

第1電極および第2電極を有する半導体素子と、
前記半導体素子が配置された主リードと、
前記主リードに対向する第1副リードと、
第1端および第2端を有し、前記第1端が前記第1電極に接続され、かつ前記第2端が前記第1副リードに接続された第1ワイヤと、
第1端および第2端を有し、前記第1端が前記第2電極に接続された第2ワイヤであって、前記半導体素子の厚さ方向視において、前記第1ワイヤに沿い前記第1電極から前記第1副リードに向かう場合に、前記第1ワイヤの左側にある第2ワイヤと、
前記半導体素子、前記主リード、前記第1副リード、前記第1ワイヤおよび前記第2ワイヤを覆う樹脂パッケージであって、前記半導体素子の厚さ方向視において矩形状の樹脂パッケージと、を備え、
前記樹脂パッケージは、前記半導体素子の厚さ方向に平行な法線方向を有する第1面と、前記厚さ方向に直交する法線方向を有する第2面を有しており、
前記主リードおよび前記第1副リードは、前記樹脂パッケージの前記第1面から露出しており、
前記主リードおよび前記第1副リードは、それぞれ、前記樹脂パッケージの前記第2面から露出する第1部分および第2部分を有しており、
前記厚さ方向に見た場合、前記樹脂パッケージの前記第2面に平行な第1方向において、前記第2ワイヤの前記第1端は、前記第1ワイヤの前記第1端に対し、前記第1副リード側にオフセットされており、
前記半導体素子は、前記厚さ方向視において、前記主リードに重ならない部分を有する、半導体装置。
a semiconductor element having a first electrode and a second electrode;
a main lead on which the semiconductor element is arranged;
a first sub-lead facing the main lead;
a first wire having a first end and a second end, the first end being connected to the first electrode, and the second end being connected to the first sub-lead;
a second wire having a first end and a second end, the first end being connected to the second electrode, the first wire along the first wire when viewed in the thickness direction of the semiconductor element; a second wire on the left side of the first wire when going from the electrode to the first sub-lead;
A resin package that covers the semiconductor element, the main lead, the first sub-lead, the first wire, and the second wire, the resin package having a rectangular shape when viewed in the thickness direction of the semiconductor element,
The resin package has a first surface having a normal direction parallel to the thickness direction of the semiconductor element, and a second surface having a normal direction perpendicular to the thickness direction,
The main lead and the first sub-lead are exposed from the first surface of the resin package,
The main lead and the first sub-lead each have a first portion and a second portion exposed from the second surface of the resin package,
When viewed in the thickness direction, the first end of the second wire is larger than the first end of the first wire in a first direction parallel to the second surface of the resin package. It is offset to the 1st secondary lead side,
The semiconductor device is a semiconductor device, wherein the semiconductor element has a portion that does not overlap the main lead when viewed in the thickness direction .
第1電極および第2電極を有する半導体素子と、a semiconductor element having a first electrode and a second electrode;
前記半導体素子が配置された主リードと、a main lead on which the semiconductor element is arranged;
前記主リードに対向する第1副リードと、a first sub-lead facing the main lead;
第1端および第2端を有し、前記第1端が前記第1電極に接続され、かつ前記第2端が前記第1副リードに接続された第1ワイヤと、a first wire having a first end and a second end, the first end being connected to the first electrode, and the second end being connected to the first sub-lead;
第1端および第2端を有し、前記第1端が前記第2電極に接続された第2ワイヤであって、前記半導体素子の厚さ方向視において、前記第1ワイヤに沿い前記第1電極から前記第1副リードに向かう場合に、前記第1ワイヤの左側にある第2ワイヤと、a second wire having a first end and a second end, the first end being connected to the second electrode; a second wire on the left side of the first wire when going from the electrode to the first sub-lead;
前記半導体素子、前記主リード、前記第1副リード、前記第1ワイヤおよび前記第2ワイヤを覆う樹脂パッケージであって、前記半導体素子の厚さ方向視において矩形状の樹脂パッケージと、を備え、A resin package that covers the semiconductor element, the main lead, the first sub-lead, the first wire, and the second wire, the resin package having a rectangular shape when viewed in the thickness direction of the semiconductor element,
前記樹脂パッケージは、前記半導体素子の厚さ方向に平行な法線方向を有する第1面と、前記厚さ方向に直交する法線方向を有する第2面を有しており、The resin package has a first surface having a normal direction parallel to the thickness direction of the semiconductor element, and a second surface having a normal direction perpendicular to the thickness direction,
前記主リードおよび前記第1副リードは、前記樹脂パッケージの前記第1面から露出しており、The main lead and the first sub-lead are exposed from the first surface of the resin package,
前記主リードおよび前記第1副リードは、それぞれ、前記樹脂パッケージの前記第2面から露出する第1部分および第2部分を有しており、The main lead and the first sub-lead each have a first portion and a second portion exposed from the second surface of the resin package,
前記厚さ方向に見た場合、前記樹脂パッケージの前記第2面に平行な第1方向において、前記第2ワイヤの前記第1端は、前記第1ワイヤの前記第1端に対し、前記第1副リード側にオフセットされており、When viewed in the thickness direction, the first end of the second wire is larger than the first end of the first wire in a first direction parallel to the second surface of the resin package. It is offset to the 1st secondary lead side,
前記主リードは、主リード主面および主リード裏面を有し、The main lead has a main lead main surface and a main lead back surface,
前記主リード主面には、前記半導体素子が配置されており、前記主リード裏面は、前記樹脂パッケージの前記第1面から露出しており、The semiconductor element is arranged on the main surface of the main lead, and the back surface of the main lead is exposed from the first surface of the resin package,
前記主リードは、主全厚部および主ひさし部を含み、The main lead includes a main full thickness part and a main eave part,
前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、The main full thickness portion is a portion extending from the main surface of the main lead to the back surface of the main lead,
前記主ひさし部は、前記厚さ方向に対して交差するように、前記主全厚部から突出しており、The main eave part protrudes from the main full thickness part so as to intersect with the thickness direction,
前記第1電極は、前記厚さ方向視において、前記主全厚部および前記主ひさし部の双方に重なっている、半導体装置。In the semiconductor device, the first electrode overlaps both the main full thickness portion and the main eaves portion when viewed in the thickness direction.
第1電極および第2電極を有する半導体素子と、a semiconductor element having a first electrode and a second electrode;
前記半導体素子が配置された主リードと、a main lead on which the semiconductor element is arranged;
前記主リードに対向する第1副リードと、a first sub-lead facing the main lead;
第1端および第2端を有し、前記第1端が前記第1電極に接続され、かつ前記第2端が前記第1副リードに接続された第1ワイヤと、a first wire having a first end and a second end, the first end being connected to the first electrode, and the second end being connected to the first sub-lead;
第1端および第2端を有し、前記第1端が前記第2電極に接続された第2ワイヤであって、前記半導体素子の厚さ方向視において、前記第1ワイヤに沿い前記第1電極から前記第1副リードに向かう場合に、前記第1ワイヤの左側にある第2ワイヤと、a second wire having a first end and a second end, the first end being connected to the second electrode, the first wire along the first wire when viewed in the thickness direction of the semiconductor element; a second wire on the left side of the first wire when going from the electrode to the first sub-lead;
前記半導体素子、前記主リード、前記第1副リード、前記第1ワイヤおよび前記第2ワイヤを覆う樹脂パッケージであって、前記半導体素子の厚さ方向視において矩形状の樹脂パッケージと、を備え、A resin package that covers the semiconductor element, the main lead, the first sub-lead, the first wire, and the second wire, the resin package having a rectangular shape when viewed in the thickness direction of the semiconductor element,
前記樹脂パッケージは、前記半導体素子の厚さ方向に平行な法線方向を有する第1面と、前記厚さ方向に直交する法線方向を有する第2面を有しており、The resin package has a first surface having a normal direction parallel to the thickness direction of the semiconductor element, and a second surface having a normal direction perpendicular to the thickness direction,
前記主リードおよび前記第1副リードは、前記樹脂パッケージの前記第1面から露出しており、The main lead and the first sub-lead are exposed from the first surface of the resin package,
前記主リードおよび前記第1副リードは、それぞれ、前記樹脂パッケージの前記第2面から露出する第1部分および第2部分を有しており、The main lead and the first sub-lead each have a first portion and a second portion exposed from the second surface of the resin package,
前記厚さ方向に見た場合、前記樹脂パッケージの前記第2面に平行な第1方向において、前記第2ワイヤの前記第1端は、前記第1ワイヤの前記第1端に対し、前記第1副リード側にオフセットされており、When viewed in the thickness direction, the first end of the second wire is larger than the first end of the first wire in a first direction parallel to the second surface of the resin package. It is offset to the 1st secondary lead side,
前記主リードは、主リード主面および主リード裏面を有し、The main lead has a main lead main surface and a main lead back surface,
前記主リード主面には、前記半導体素子が配置されており、前記主リード裏面は、前記樹脂パッケージの前記第1面から露出しており、The semiconductor element is arranged on the main surface of the main lead, and the back surface of the main lead is exposed from the first surface of the resin package,
前記主リードは、主全厚部および主ひさし部を含み、The main lead includes a main full thickness part and a main eave part,
前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、The main full thickness portion is a portion extending from the main surface of the main lead to the back surface of the main lead,
前記主ひさし部は、前記厚さ方向に対して交差するように、前記主全厚部から突出しており、The main eave part protrudes from the main full thickness part so as to intersect with the thickness direction,
前記主全厚部は、全体にわたって、前記厚さ方向視において、前記主ひさし部に囲まれている、半導体装置。In the semiconductor device, the main full-thickness section is entirely surrounded by the main eaves section when viewed in the thickness direction.
第1電極および第2電極を有する半導体素子と、a semiconductor element having a first electrode and a second electrode;
前記半導体素子が配置された主リードと、a main lead on which the semiconductor element is arranged;
前記主リードに対向する第1副リードと、a first sub-lead facing the main lead;
第1端および第2端を有し、前記第1端が前記第1電極に接続され、かつ前記第2端が前記第1副リードに接続された第1ワイヤと、a first wire having a first end and a second end, the first end being connected to the first electrode, and the second end being connected to the first sub-lead;
第1端および第2端を有し、前記第1端が前記第2電極に接続された第2ワイヤであって、前記半導体素子の厚さ方向視において、前記第1ワイヤに沿い前記第1電極から前記第1副リードに向かう場合に、前記第1ワイヤの左側にある第2ワイヤと、a second wire having a first end and a second end, the first end being connected to the second electrode, the first wire along the first wire when viewed in the thickness direction of the semiconductor element; a second wire on the left side of the first wire when going from the electrode to the first sub-lead;
前記半導体素子、前記主リード、前記第1副リード、前記第1ワイヤおよび前記第2ワイヤを覆う樹脂パッケージであって、前記半導体素子の厚さ方向視において矩形状の樹脂パッケージと、を備え、A resin package that covers the semiconductor element, the main lead, the first sub-lead, the first wire, and the second wire, the resin package having a rectangular shape when viewed in the thickness direction of the semiconductor element,
前記樹脂パッケージは、前記半導体素子の厚さ方向に平行な法線方向を有する第1面と、前記厚さ方向に直交する法線方向を有する第2面を有しており、The resin package has a first surface having a normal direction parallel to the thickness direction of the semiconductor element, and a second surface having a normal direction perpendicular to the thickness direction,
前記主リードおよび前記第1副リードは、前記樹脂パッケージの前記第1面から露出しており、The main lead and the first sub-lead are exposed from the first surface of the resin package,
前記主リードおよび前記第1副リードは、それぞれ、前記樹脂パッケージの前記第2面から露出する第1部分および第2部分を有しており、The main lead and the first sub-lead each have a first portion and a second portion exposed from the second surface of the resin package,
前記厚さ方向に見た場合、前記樹脂パッケージの前記第2面に平行な第1方向において、前記第2ワイヤの前記第1端は、前記第1ワイヤの前記第1端に対し、前記第1副リード側にオフセットされており、When viewed in the thickness direction, the first end of the second wire is larger than the first end of the first wire in a first direction parallel to the second surface of the resin package. It is offset to the 1st secondary lead side,
前記主リードは、主リード主面および主リード裏面を有し、The main lead has a main lead main surface and a main lead back surface,
前記主リード主面には、前記半導体素子が配置されており、前記主リード裏面は、前記樹脂パッケージの前記第1面から露出しており、The semiconductor element is arranged on the main surface of the main lead, and the back surface of the main lead is exposed from the first surface of the resin package,
前記主リードは、主全厚部および主ひさし部を含み、The main lead includes a main full thickness part and a main eave part,
前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、The main full thickness portion is a portion extending from the main surface of the main lead to the back surface of the main lead,
前記主ひさし部は、前記厚さ方向に対して交差するように、前記主全厚部から突出しており、The main eave part protrudes from the main full thickness part so as to intersect with the thickness direction,
前記主ひさし部は、全体にわたって、前記厚さ方向視において、前記半導体素子に重なっている、半導体装置。In the semiconductor device, the main eaves portion entirely overlaps the semiconductor element when viewed in the thickness direction.
JP2022178934A 2013-04-16 2022-11-08 semiconductor equipment Active JP7413485B2 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013085388 2013-04-16
JP2013085388 2013-04-16
JP2013087290 2013-04-18
JP2013087290 2013-04-18
JP2019182430A JP6923614B2 (en) 2013-04-16 2019-10-02 Semiconductor device
JP2021096722A JP7175350B2 (en) 2013-04-16 2021-06-09 semiconductor equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021096722A Division JP7175350B2 (en) 2013-04-16 2021-06-09 semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2023015224A JP2023015224A (en) 2023-01-31
JP7413485B2 true JP7413485B2 (en) 2024-01-15

Family

ID=63715749

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018108972A Active JP6634117B2 (en) 2013-04-16 2018-06-06 Semiconductor device
JP2019182430A Active JP6923614B2 (en) 2013-04-16 2019-10-02 Semiconductor device
JP2021096722A Active JP7175350B2 (en) 2013-04-16 2021-06-09 semiconductor equipment
JP2022178934A Active JP7413485B2 (en) 2013-04-16 2022-11-08 semiconductor equipment

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2018108972A Active JP6634117B2 (en) 2013-04-16 2018-06-06 Semiconductor device
JP2019182430A Active JP6923614B2 (en) 2013-04-16 2019-10-02 Semiconductor device
JP2021096722A Active JP7175350B2 (en) 2013-04-16 2021-06-09 semiconductor equipment

Country Status (1)

Country Link
JP (4) JP6634117B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131727B2 (en) 2019-03-11 2021-09-28 Tdk Corporation Magnetic sensor device
JP7090579B2 (en) * 2019-05-08 2022-06-24 三菱電機株式会社 Semiconductor devices and their manufacturing methods
WO2022202242A1 (en) * 2021-03-25 2022-09-29 ローム株式会社 Semiconductor device and manufacturing method for semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028420A (en) 1999-07-14 2001-01-30 Hitachi Ltd Semiconductor device and manufacture thereof
JP2001326295A (en) 2000-05-15 2001-11-22 Rohm Co Ltd Semiconductor device and frame for manufacturing the same
JP2005019633A (en) 2003-06-25 2005-01-20 Renesas Technology Corp Method of manufacturing semiconductor device
JP2010123908A (en) 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd Light-emitting device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113250A (en) * 1978-02-24 1979-09-04 Toshiba Corp Production of semiconductor device
JP3877401B2 (en) * 1997-03-10 2007-02-07 三洋電機株式会社 Manufacturing method of semiconductor device
JP3547704B2 (en) * 2000-06-22 2004-07-28 株式会社三井ハイテック Lead frame and semiconductor device
JP4731021B2 (en) * 2001-01-25 2011-07-20 ローム株式会社 Semiconductor device manufacturing method and semiconductor device
JP2004095603A (en) 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd Leadframe and resin-sealed semiconductor device using the same, and method for manufacturing the same
JP4159348B2 (en) * 2002-12-20 2008-10-01 三洋電機株式会社 Circuit device manufacturing method
JP2005159103A (en) * 2003-11-27 2005-06-16 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2005209770A (en) * 2004-01-21 2005-08-04 Renesas Technology Corp Semiconductor device
JP3915992B2 (en) * 2004-06-08 2007-05-16 ローム株式会社 Manufacturing method of surface mount type electronic components
JP2010147162A (en) 2008-12-17 2010-07-01 Renesas Technology Corp Semiconductor device
JP2010258200A (en) * 2009-04-24 2010-11-11 Panasonic Corp Semiconductor device and method of manufacturing the same
JP5572622B2 (en) * 2009-05-15 2014-08-13 ローム株式会社 Semiconductor device
JP5271949B2 (en) 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028420A (en) 1999-07-14 2001-01-30 Hitachi Ltd Semiconductor device and manufacture thereof
JP2001326295A (en) 2000-05-15 2001-11-22 Rohm Co Ltd Semiconductor device and frame for manufacturing the same
JP2005019633A (en) 2003-06-25 2005-01-20 Renesas Technology Corp Method of manufacturing semiconductor device
JP2010123908A (en) 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd Light-emitting device

Also Published As

Publication number Publication date
JP2021145143A (en) 2021-09-24
JP2020074379A (en) 2020-05-14
JP6634117B2 (en) 2020-01-22
JP6923614B2 (en) 2021-08-25
JP2018157222A (en) 2018-10-04
JP7175350B2 (en) 2022-11-18
JP2023015224A (en) 2023-01-31

Similar Documents

Publication Publication Date Title
JP6352009B2 (en) Semiconductor device
JP7413485B2 (en) semiconductor equipment
JP4823089B2 (en) Manufacturing method of stacked semiconductor device
TWI627721B (en) Method of manufacturing semiconductor device
JP6125332B2 (en) Semiconductor device
US7800206B2 (en) Semiconductor device
JP6535509B2 (en) Semiconductor device
TW201737430A (en) Lead frame and semiconductor device
JP2003174131A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4918391B2 (en) Semiconductor device
JP2012033613A (en) Semiconductor device and manufacturing method of semiconductor device
JP7406973B2 (en) semiconductor equipment
JP2016122834A (en) Semiconductor device and manufacturing method of semiconductor device
JP5388235B2 (en) Semiconductor device
US20160190045A1 (en) Semiconductor device and method of making the same
JP2006253360A (en) Semiconductor device and manufacturing method thereof
JP4749181B2 (en) Semiconductor device and manufacturing method thereof
TW201318125A (en) Package structure and fabrication method thereof
JP2021103712A (en) Semiconductor device and manufacturing method thereof
JP2019134178A (en) Semiconductor device
JP2005353704A (en) Multilayered semiconductor device and its manufacturing method
JP2008160017A (en) Semiconductor package and manufacturing method therefor
JP2012164862A (en) Semiconductor device and semiconductor device manufacturing method
JP2012164863A (en) Semiconductor device and semiconductor device manufacturing method
TW201442177A (en) Thinner package and method of manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7413485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150