JP7413232B2 - 分圧装置 - Google Patents

Description

本発明の実施形態は、分圧装置に関する。

従来、複数の蓄電部を接続して構成されるスイッチトキャパシタが種々の用途に用いられている。スイッチトキャパシタは、高圧の直流電圧を生成して負荷に供給したり、高圧を分圧した電圧を用いて電圧調整を行うといった形で利用される。後者に関して従来の技術では、放電時において、負荷に接続される出力端子に至るまでに経由する蓄電部が多いことで、エネルギー効率が悪くなるという課題があった。

" Transformer-Less Cell Voltage Equalizer Using Switched Capacitor Voltage Divider and Series-Resonant Voltage Multiplier for Series-Connected Electric Double-Layer Capacitor", Hasegawa, Yashiro, and Uno, 2017 IEEE Region 10 Conference (TENCON), Malaysia, November 5-8, 2017

本発明が解決しようとする課題は、エネルギー効率を高めることができる分圧装置を提供することである。

実施形態の分圧装置は、第１回路と、第２回路とを持つ。第１回路は、複数の蓄電部を有する第２回路の入力端子に第１電圧を印加する。第２回路は、前記複数の蓄電部、および、前記複数の蓄電部の接続状態を、入力端子に対して直列に接続される第１状態と、出力端子に対して並列に接続される第２状態とのいずれかに少なくとも設定可能な接続回路を有する。前記第１回路は、前記複数の蓄電部の接続状態が前記第１状態であるときに、前記第２回路の入力端子に前記第１電圧を印加する。

分圧装置１の基本構成図。 第１実施形態に係る分圧装置１Ａの構成図。 第２実施形態に係る分圧装置１Ｂの構成図。 第３実施形態に係る分圧装置１Ｃの構成図。 第４実施形態に係る分圧装置１Ｄの構成図。 第４実施形態に係るゲートデイジーチェーン回路３００の構成図。 第５実施形態に係る分圧装置１Ｅの構成図。 第５実施形態に係るゲート信号発生装置４００Ｅの構成図。 第６実施形態に係るゲート信号発生装置４００Ｆの構成図。 電圧検出器４１０による電圧検出箇所の一例を示す図。 ゲート信号発生装置４００Ｆの各部が出力する信号の時間的変化を比較したタイミングチャート。 第７実施形態に係るゲート信号発生装置４００Ｇの構成図。 電流検出器４２２による電流検出箇所の一例を示す図。 ゲート信号発生装置４００Ｇの各部が出力する信号の時間的変化を比較したタイミングチャート。

以下、実施形態の分圧装置を、図面を参照して説明する。

図１は、分圧装置１の基本構成図である。分圧装置１は、第１回路１００と、第２回路２００とを備える。第１回路１００は、電力源ＰＳに接続される。電力源ＰＳは、一定電圧Ｖを供給する直流電源である。第１回路１００は、第２回路２００の入力端子２００＿ＩＰに電圧Ｖ（第１電圧の一例）を印加する。第２回路２００は、複数のコンデンサ（蓄電部）２１０＃１～２１０＃ｎと、接続回路（図１では不図示）とを有する。ｎは２以上の自然数である。接続回路は、複数のコンデンサ２１０＃１～２１０＃ｎの接続状態を、入力端子２００＿ＩＰに対して直列に接続される第１状態と、出力端子２００＿ＯＰ、２００＿ＯＮに対して並列に接続される第２状態と、のいずれかに少なくとも設定可能である。分圧装置１に充電電流や放電電流を制限する抵抗が付加されてもよい。

第１回路１００は、複数コンデンサ２１０＃１～２１０＃ｎの接続状態が第１状態であるときに、第２回路２００の入力端子２００＿ＩＰに電圧Ｖを印加し、複数コンデンサ２１０＃１～２１０＃ｎの接続状態が第２状態であるときに、第２回路２００の入力端子２００＿ＩＰに電圧Ｖを印加しないように構成されている。以下、いずれのコンデンサであるかを区別しない場合は、単にコンデンサ２１０と称する場合がある。符号における「＃１」～「＃ｎ」の部分は、どのコンデンサ２１０に対応するかを示すものであり、これについても適宜省略して説明する。各コンデンサ２１０として、例えば容量や特性が均一なコンデンサが用いられる。また、配置によって劣化のしやすさ等がばらつくことを考慮して、容量や特性が若干異なるコンデンサが各コンデンサ２１０として用いられてもよい。

分圧装置１は、第１回路１００がオン状態であり且つ第２回路２００が第１状態である状態と、第１回路１００がオフ状態であり且つ第２回路２００が第２状態である状態と、を交互に繰り返すことで、第２回路２００の出力端子２００＿ＯＰ、２００＿ＯＮから電圧Ｖ／ｎ（第２電圧の一例）を継続的に供給する。なお第２回路２００の出力端子２００＿ＯＰ、２００＿ＯＮから供給される電圧には、状態の切り替わりに応じた若干の変動が生じる場合があるが、電圧を供給される側から見て誤差の範囲とみなされる程度の変動であれば許容されてよい。

第２回路２００は、第１状態において、複数のコンデンサ２１０＃１～２１０＃ｎが入力電圧Ｖによって充電されると共に、コンデンサ２１０＃ｎが出力端子２００＿ＯＰ、２００＿ＯＮに電圧Ｖ／ｎを供給する。第２回路２００は、第２状態において、各コンデンサ２１０＃１～２１０＃ｎから並列に、電圧Ｖ／ｎを供給する。係る構成および動作によって、第２回路２００が第２状態の場合における、各コンデンサ２１０と出力端子２００＿ＯＰ、２００＿ＯＮとの電気的距離が近くなるため、分圧装置１は、従来型のスイッチトキャパシタを用いた分圧装置に比してエネルギー効率を高めることができる。

＜第１実施形態＞
図２は、第１実施形態に係る分圧装置１Ａの構成図である。分圧装置１Ａは、第１回路１００Ａと、第２回路２００とを備える。以下、符号の数字の直後の大文字アルファベットは各実施形態に特有の構成を示し、大文字アルファベットが付されていない数字は各実施形態に共通の構成であるものとする。第１回路１００Ａは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）１１０Ａを含む。ＩＧＢＴ１１０Ａのコレクタは電力源ＰＳの正極側に、エミッタは第２回路２００の入力端子２００＿ＩＰにそれぞれ接続される。第１回路１００Ａは、ＩＧＢＴ１１０Ａをオン状態にすることにより第２回路２００の入力端子２００＿ＩＰに電圧Ｖを印加し、ＩＧＢＴ１１０Ａをオフ状態にすることにより第２回路２００の入力端子２００＿ＩＰに電圧を印加しない状態となる。

第２回路２００は、接続回路２２０を有する。接続回路２２０は、コンデンサ２１０＃1～２１０＃ｎ－１のそれぞれに対応して、スイッチング素子２２２と、ダイオード２２４、２２６、および２２８とを有する（「＃」以下の符号を省略）。図２では、コンデンサ２１０＃１に関連するものと、コンデンサ２１０＃ｎ-１に関連するもののみを示している。以下、適宜「＃」以下の符号を省略して説明する。

スイッチング素子２２２は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。スイッチング素子２２２のドレインは、コンデンサ２１０の正極に接続されており、スイッチング素子２２２のソースは、ダイオード２２６のカソード側に接続されている。ダイオード２２４はスイッチング素子２２２に対して逆並列に接続されているＭＯＳＦＥＴの寄生ダイオードである。ダイオード２２６のアノードはコンデンサの負極側に接続されている。コンデンサ２１０とダイオード２２６の間の箇所と第２回路２００の出力端子２００＿ＯＮとの間は、ダイオード２２８によって電流方向が制限される一方向線路によって接続されている。以下、ｋ＝１～ｎ－２として説明する。スイッチング素子２２２＃ｋのソースは、スイッチング素子２２２＃ｋ＋１のドレインに接続されている。。ダイオード２２６＃ｋのカソードは、コンデンサ２１０＃ｋ＋１の正極側に接続されている。

係る構成において、第１回路１００ＡのＩＧＢＴ１１０Ａがオン状態のときに第２回路２００のスイッチング素子２２２はオフ状態となるように制御され、第２回路２００が第１状態となる。一方、第１回路１００ＡのＩＧＢＴ１１０Ａがオフ状態のときに第２回路２００のスイッチング素子２２２はオン状態となるように制御され、第２回路２００が第２状態となる。ＩＧＢＴ１１０Ａとスイッチング素子２２２は、同時にオン状態にならないように、状態切替の際に若干のタイムラグが設けられると好適である。

以上説明した第１実施形態によれば、従来型のスイッチトキャパシタを用いた分圧装置に比してエネルギー効率を高めることができる。

＜第２実施形態＞
以下、第２実施形態について説明する。図３は、第２実施形態に係る分圧装置１Ｂの構成図である。分圧装置１Ｂは、例えば、第１回路１００Ｂと、第２回路２００とを備える。第２回路２００は第１実施形態と同様であってよい。第１回路１００Ｂは、例えば、互いに直列に接続された複数のスイッチング素子１２０＊１～１２０＊ｍを有する。ｍは２以上の自然数である。第１回路１００Ｂは、スイッチング素子１２０＊１～１２０＊ｍのそれぞれに対応して、ダイオード１２２および１２４と、コンデンサ１２６と、抵抗器１２８とを有する（「＊」以下の符号を省略）。図３では、スイッチング素子１２０＊１に関連するものと、スイッチング素子１２０＊ｍに関連するもののみを示している。以下、適宜「＊」以下の符号を省略して説明する。本明細書における「抵抗器」は、線路が自然に有する抵抗を指すものであってよい。

スイッチング素子１２０は、例えばＭＯＳＦＥＴである。スイッチング素子１２０のドレインは、ダイオード１２４を介してコンデンサ１２６の正極に接続されており、スイッチング素子１２０のソースは、コンデンサ１２６の負極に接続されている。ダイオード１２２はスイッチング素子１２０に対して逆並列に接続されているＭＯＳＦＥＴの寄生ダイオードである。

係る構成において、第１回路１００Ｂの全てのスイッチング素子１２０がオン状態のときに第２回路２００のスイッチング素子２２２はオフ状態となるように制御され、第２回路２００が第１状態となる。一方、第１回路１００Ａの全てのスイッチング素子１２０がオフ状態のときに第２回路２００のスイッチング素子２２２はオン状態となるように制御され、第２回路２００が第２状態となる。スイッチング素子１２０とスイッチング素子２２２は、同時にオン状態にならないように、状態切替の際に若干のタイムラグが設けられると好適である。

このようにＤＲＣスナバとして構成することで、スイッチング素子１２０がオンしたときに、コンデンサ１２６に蓄えられたエネルギーが全て損失にならない。

第２実施形態の比較例として、図３の構成からダイオード１２４、コンデンサ１２６および抵抗器１２８を省略したものと、図３の構成からダイオード１２４を省略したものが考えられる。前者においては、寄生容量や漏れ電流によって電圧がアンバランスになり、アバランシェまたは過電圧によってスイッチング素子１２０が故障する可能性がある。後者の場合、スイッチング素子１２０のターンオン時に損失が生じ、熱によって故障しやすくなるため、付設する冷却器を大きくしなければならない。第２実施形態の分圧装置１Ｂによれば、これらの不都合を抑制することができる。

＜第３実施形態＞
以下、第３実施形態について説明する。図４は、第３実施形態に係る分圧装置１Ｃの構成図である。分圧装置１Ｃは、例えば、第１回路１００Ｃと、第２回路２００とを備える。第２回路２００は第１実施形態と同様であってよい。第３実施形態は、第１回路のスイッチング素子１２０のスナバを回生型にしたものである。

第１回路１００Ｃは、スイッチング素子１２０＊１～１２０＊ｍのそれぞれに対応して、ＭＯＳＦＥＴの寄生ダイオード１２２、ダイオード１３０および１３４と、コンデンサ１２６と、抵抗器１３２とを有する（「＊」以下の符号を省略）。図４では、スイッチング素子１２０＊１に関連するものと、スイッチング素子１２０＊ｍに関連するもののみを示している。以下、適宜「＊」以下の符号を省略して説明する。

スイッチング素子１２０は、例えばＭＯＳＦＥＴである。スイッチング素子１２０のドレインは、コンデンサ１２６の正極に接続されており、スイッチング素子１２０のソースは、ダイオード１３０を介してコンデンサ１２６の負極に接続されている。ダイオード１２２はスイッチング素子１２０に対して逆並列に接続されている。コンデンサ１２６とダイオード１３０の間の箇所と、第２回路２００におけるダイオード２２８によって電流方向が制限される一方向線路との間は、ダイオード１３４によって電流方向が第２回路２００の一方向線路と同じ方向に制限される一方向線路によって接続されている。抵抗器１３２は、この一方向線路に設けられている。

第２実施形態では、コンデンサ１２６に蓄えられたエネルギーは抵抗器１２８によって消費されるが、第３実施形態では、第２回路２００のコンデンサ２１０によって回収される。このため、第３実施形態によれば、コンデンサ１２６に蓄えられたエネルギーを有効活用することができ、エネルギー効率を改善することができる。

＜第４実施形態＞
以下、第４実施形態について説明する。第４実施形態の分圧装置１Ｄは、第２実施形態の分圧装置１Ｂまたは第３実施形態の分圧装置１Ｃにおいて、第１回路１００Ｂまたは１００Ｃと、第２回路２００と、のうち一方または双方が有する複数のスイッチング素子を、一つのゲートドライバの動作によって波及的にオン状態またはオフ状態にするゲートデイジーチェーン回路を更に有するものである。図５は、第４実施形態に係る分圧装置１Ｄの構成図である。図５の例では、分圧装置１Ｄは、第１回路１００Ｂまたは１００Ｃを駆動する第１ゲートデイジーチェーン回路３００（１）と、第２回路２００を駆動する第２ゲートデイジーチェーン回路３００（２）とを備える。以下、いずれのゲートデイジーチェーン回路であるかを区別せず、単にゲートデイジーチェーン回路３００と称して説明する。

図６は、第４実施形態に係るゲートデイジーチェーン回路３００の構成図である。ゲートデイジーチェーン回路３００は、一段目の駆動回路３１０－１と、二段目以降の駆動回路３１０－ｑ（ｑ＝２～ｎまたはｍ）とを備える。駆動回路３１０－１は、例えば、増幅器３１２と、抵抗器３１４および３１６と、ダイオード３１８とを有する。増幅器３１２には、ゲート電圧Ｖｄ－Ｖｇｎｄが常時印加されており、ゲート信号Ｖｇが与えられる。増幅器３１２の出力電圧は、抵抗器３１４を介してスイッチング素子１２０または２２２のゲートに印加される。抵抗器３１６およびダイオード３１８は、抵抗器３１４と並列に設けられ、スイッチング素子１２０または２２２のゲートから増幅器３１２に流れる電流を選択的に許容する。

二段目以降の駆動回路３１０－ｑは、例えば、第１線路３２０と、第２線路３２２と、抵抗器３２４および３２８と、ダイオード３２６と、ＰＮＰバイポーラトランジスタ３３０とを有する。図６では、駆動回路３１０－２に関する構成のみ符号を示している。

第１線路３２０は、増幅器３１２の出力側からの電流を許容する一方向線路３４０と、スイッチング素子１２０または２２２のゲートとを接続する。第１線路３２０には、一方向線路３４０の側から順に、抵抗器３２４とダイオード３２６とが設けられる。第２線路３２２は、抵抗器３２４とダイオード３２６との間の箇所と、スイッチング素子１２０または２２２のソースとを接続する。第２線路３２２には、抵抗器３２８が設けられる。ＰＮＰバイポーラトランジスタ３３０のベースは、抵抗器３２４とダイオード３２６との間の箇所と接続され、エミッタは第１線路３２０と、コレクタは第２線路３２２とそれぞれ接続される。

係る構成において、増幅器３１２にゲート信号Ｖｇが与えられると、一段目の駆動回路３１０－１、二段目の駆動回路３１０－２、三段目の駆動回路３１０－３…の順に、スイッチング素子１２０または２２２のゲートにＨｉ信号を印加する。ｐ段目の駆動回路３１０－ｐに対応するスイッチング素子１２０または２２２がオン状態になることで、ｐ＋１段目の駆動回路３１０－ｐ＋１に対応するスイッチング素子１２０または２２２のソース電位が、一段目の駆動回路３１０－１に対応するスイッチング素子１２０または２２２のソース電位と一致し、それによってｐ＋１段目の駆動回路３１０－ｐ＋１に対応するスイッチング素子１２０または２２２のゲート―ソース間電圧がオン閾値を超えることでオン状態となる。この動作が波及的に生じることで、一つのゲート信号Ｖｇで複数のスイッチング素子１２０または２２２が波及的にオン状態となる。

一方、増幅器３１２にゲート信号Ｖｇを与えるのを停止すると、一段目の駆動回路３１０－１に対応するスイッチング素子１２０または２２２がオフ状態となる。それ以外のスイッチング素子１２０または２２２は、ＰＮＰバイポーラトランジスタ３３０のプルダウン抵抗（ベース抵抗）に流れる電流がＰＮＰバイポーラトランジスタ３３０によって増幅されることで、オフ状態となる。プルダウン抵抗だけでもオフ状態にすることは可能であるが、増幅したほうがオン期間中の待機損失を低減することができる。なお、ＰＮＰバイポーラトランジスタ３３０をＰチャネルのＦＥＴに置き換えることも可能だが、ＦＥＴのオン閾値分だけ電荷が残るため、素子のゲートソース（ゲートエミッタ）間にプルダウン抵抗が必要となる。

以上説明した第４実施形態によれば、一つのゲート信号Ｖｇで複数のスイッチング素子１２０または２２２を波及的にオンオフすることができ、装置の小型化やコスト低減を実現することができる。

＜第５実施形態＞
以下、第５実施形態について説明する。図７は、第５実施形態に係る分圧装置１Ｅの構成図である。分圧装置１Ｅは、第４実施形態の構成に加えて、ゲート信号発生装置４００Ｅを備える。第５実施形態以降では、分圧装置が第１ゲートデイジーチェーン回路３００（１）と第２ゲートデイジーチェーン回路３００（２）とを備えることを前提とする。

図８は、第５実施形態に係るゲート信号発生装置４００Ｅの構成図である。ゲート信号発生装置４００Ｅは、例えば、ＰＷＭ（Pulse Width Modulation）信号発生器４０２と、論理反転回路４０４と、信号絶縁回路４０６とを有する。ＰＷＭ信号発生器４０２は、所定周期でＨｉ信号とＬｏ信号を繰り返し発生させる。論理反転回路４０４は、ＰＷＭ信号発生器４０２による出力されたＨｉ信号をＬｏ信号に、Ｌｏ信号をＨｉ信号にそれぞれ変換する（反転させる）。信号絶縁回路４０６は、ゲート信号発生装置４００Ｅ、第１ゲートデイジーチェーン回路３００（１）、および第２ゲートデイジーチェーン回路３００（２）を介して第１回路１００Ｂまたは１００Ｃと第２回路２００が導通しないように、電気的絶縁を確保する。信号絶縁回路４０６により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力され、ＰＷＭ信号発生器４０２により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力される。あるいは、信号絶縁回路４０６により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力され、ＰＷＭ信号発生器４０２により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力される。これによって、第１ゲートデイジーチェーン回路３００（１）と第２ゲートデイジーチェーン回路３００（２）とを好適に駆動することができる。

以上説明した第５実施形態によれば、第１ゲートデイジーチェーン回路３００（１）と第２ゲートデイジーチェーン回路３００（２）とを好適に駆動することができる。なお、第５実施形態において第１ゲートデイジーチェーン回路３００（１）に与えられる信号と、第２ゲートデイジーチェーン回路３００（２）に与えられる信号とを同時にＨｉ信号にしないための工夫については説明を書略している。

＜第６実施形態＞
以下、第６実施形態について説明する。第５実施形態の構成では、第１回路１００Ｂまたは１００Ｃと第２回路２００が扱う電圧が高い場合に、信号絶縁回路４０６の絶縁耐圧を高くしなければならないため、信号絶縁回路４０６のコストやサイズが増大し、ひいては分圧装置１Ｅが大型化するという課題が生じる。第６および第７実施形態では、第１ゲートデイジーチェーン回路３００（１）に接続される部分と、第２ゲートデイジーチェーン回路３００（２）に接続される部分とが信号の受け渡しをすることなく、ＰＷＭ信号を反転させた信号を自己発生する。これによって、異なる電位にある制御回路間での信号の受け渡しが不要となり、高絶縁耐圧の信号絶縁ＩＣ（例えば、第５実施形態の信号絶縁回路４０６）が不要になることで安価になり、信頼性が向上する。また、信号受け渡し部分の空間・沿面距離が不要となる。

第６実施形態に係る分圧装置１Ｆは、第５実施形態の構成において、ゲート信号発生装置４００Ｅに代えてゲート信号発生装置４００Ｆを備える。図９は、第６実施形態に係るゲート信号発生装置４００Ｆの構成図である。ゲート信号発生装置４００Ｆは、ＰＷＭ信号発生器４０２に加えて、電圧検出器４１０と、基準値発生器４１２と、比較器４１４と、フリップフロップ４１６と、デッドタイム回路４１８と、遅延回路４２０とを備える。ＰＷＭ信号発生器４０２により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力され、デッドタイム回路４１８により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力される。或いは、ＰＷＭ信号発生器４０２により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力され、デッドタイム回路４１８により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力される。以下の説明では前者であるものとする。本実施形態におけるＰＷＭ信号発生器４０２は、「第１信号供給部」の一例である。基準値発生器４１２、比較器４１４、フリップフロップ４１６、デッドタイム回路４１８、および遅延回路４２０を合わせたものが「第２信号供給部」の一例である。

電圧検出器４１０は、ＰＷＭ信号発生器４０２により出力された信号に応じて第１ゲートデイジーチェーン回路３００（１）が駆動されることで、第１回路１００Ｂまたは１００Ｃの所定の箇所に発生する電圧を検出する。図１０は、電圧検出器４１０による電圧検出箇所の一例を示す図である。図中、（ａ）～（ｄ）が電圧検出箇所となり得る箇所の例である。本図では、分圧装置１Ｆが第１回路１００Ｃと第２回路２００を備えるものとしている。

図１１は、ゲート信号発生装置４００Ｆの各部が出力する信号の時間的変化を比較したタイミングチャートである。ＰＷＭ信号発生器４０２が出力するＰＷＭ信号は、一定周期でＨｉとＬｏが入れ替わる信号である。電圧検出器４１０の電圧検出値は、ＰＷＭ信号とほぼ同様の波形を示し、そのため比較器４１４の出力はＰＷＭ信号とほぼ同じタイミングでＨｉとＬｏが入れ替わる信号となる。フリップフロップ４１６は、比較器４１４から入力される信号の立ち上がりに応じてオン状態（Ｈｉ信号を出力する状態）を維持し、遅延回路４２０からＨｉ信号が入力される度にその状態をリセットする（Ｌｏ信号を出力する）ように動作する。デッドタイム回路４１８は、フリップフロップ４１６の出力する信号の立ち下りのタイミングから一定時間（デッドタイムの間）、Ｌｏ信号を出力し、それ以外の期間ではＨｉ信号を出力する。遅延回路４２０は、デッドタイム回路４１８の出力する信号を、一定の位相だけ遅延させる。遅延回路４２０の遅延量は、遅延回路４２０の出力信号の立ち上がりがＰＷＭ信号の立ち上がりよりも若干早くなるように設定されている。また、デッドタイムはＰＷＭ信号の半周期よりも若干長い期間に設定されている。このため、第１ゲートデイジーチェーン回路３００（１）に与えられるＰＷＭ信号と、第２ゲートデイジーチェーン回路３００（２）に与えられるデッドタイム回路４１８の出力信号は、原則的に同時にＨｉにならないように制御される（後者が前者を反転した信号となる）と共に、切替期において同時にＬｏになる期間が設けられる。これによって、電力制御の効率性を維持しつつ意図しない故障等が生じるのを防止することができる。

以上説明した第６実施形態によれば、第５実施形態に比して絶縁のためのコストやサイズを低減することができる。

（第７実施形態）
以下、第７実施形態について説明する。第７実施形態に係る分圧装置１Ｇは、第５実施形態の構成において、ゲート信号発生装置４００Ｅに代えてゲート信号発生装置４００Ｇを備える。図１２は、第７実施形態に係るゲート信号発生装置４００Ｇの構成図である。ゲート信号発生装置４００Ｇは、ＰＷＭ信号発生器４０２に加えて、電流検出器４２２と、基準値発生器４１２と、比較器４１４と、フリップフロップ４１６と、デッドタイム回路４１８と、遅延回路４２０とを備える。ＰＷＭ信号発生器４０２により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力され、デッドタイム回路４１８により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力される。或いは、ＰＷＭ信号発生器４０２により出力された信号は第２ゲートデイジーチェーン回路３００（２）に出力され、デッドタイム回路４１８により出力された信号は第１ゲートデイジーチェーン回路３００（１）に出力される。以下の説明では前者であるものとする。本実施形態におけるＰＷＭ信号発生器４０２は、「第１信号供給部」の他の一例である。基準値発生器４１２、比較器４１４、フリップフロップ４１６、デッドタイム回路４１８、および遅延回路４２０を合わせたものが「第２信号供給部」の他の一例である。

電流検出器４２２は、ＰＷＭ信号発生器４０２により出力された信号に応じて第１ゲートデイジーチェーン回路３００（１）が駆動されることで、第１回路１００Ｂまたは１００Ｃの所定の箇所を流れる電流を検出する。図１３は、電流検出器４２２による電流検出箇所の一例を示す図である。図中、（ｅ）～（ｈ）が電流検出箇所となり得る箇所の例である。本図では、分圧装置１Ｆが第１回路１００Ｃと第２回路２００を備えるものとしている。

図１４は、ゲート信号発生装置４００Ｇの各部が出力する信号の時間的変化を比較したタイミングチャートである。ＰＷＭ信号発生器４０２が出力するＰＷＭ信号は、一定周期でＨｉとＬｏが入れ替わる信号である。電流検出器４２２の電流検出値は、ＰＷＭ信号の立ち上がりに応じて急増した後は徐々に低下する波形を示し、そのため比較器４１４の出力はＰＷＭ信号の立ち上がりから一定期間の間はＨｉ、それ以外の期間ではＬｏとなる。フリップフロップ４１６、デッドタイム回路４１８、遅延回路４２０の動作は第６実施形態と同様であり、第１ゲートデイジーチェーン回路３００（１）に与えられるＰＷＭ信号と、第２ゲートデイジーチェーン回路３００（２）に与えられるデッドタイム回路４１８の出力信号は、原則的に同時にＨｉにならないように制御される（後者が前者を反転した信号となる）と共に、切替期において同時にＬｏになる期間が設けられる。これによって、電力制御の効率性を維持しつつ意図しない故障等が生じるのを防止することができる。

以上説明した第７実施形態によれば、第５実施形態に比して絶縁のためのコストやサイズを低減することができる。

以上説明した少なくともひとつの実施形態によれば、複数の蓄電部（コンデンサ２１０）を有する第２回路（２００）の入力端子に第１電圧を印加する第１回路（１００）と、複数の蓄電部、および、複数の蓄電部の接続状態を、入力端子に対して直列に接続される第１状態と、出力端子に対して並列に接続される第２状態とのいずれかに少なくとも設定可能な接続回路を有する第２回路（２００）と、を備え、第１回路は、複数の蓄電部の接続状態が前記第１状態であるときに、第２回路の入力端子に前記第１電圧を印加するため、エネルギー効率を高めることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ…分圧装置
１００、１００Ａ、１００Ｂ、１００Ｃ…第１回路
１２０、２２２…スイッチング素子
１２２…ダイオード
１２８、１３２…抵抗器、
２００…第２回路
２１０…コンデンサ
３００（１）…第１ゲートデイジーチェーン回路
３００（２）…第２ゲートデイジーチェーン回路
４００Ｅ…ゲート信号発生装置。

Claims (6)

1. 複数の蓄電部を有する第２回路の入力端子に第１電圧を印加する第１回路と、
   前記複数の蓄電部、および、前記複数の蓄電部の接続状態を、入力端子に対して直列に接続される第１状態と、出力端子に対して並列に接続される第２状態とのいずれかに少なくとも設定可能な接続回路を有する第２回路と、
   を備え、
   前記第１回路は、前記複数の蓄電部の接続状態が前記第１状態であるときに、前記第２回路の入力端子に前記第１電圧を印加し、
   前記第１回路は、電力源に対して直列に接続された複数の第１スイッチング素子を有し、
   前記複数の第１スイッチング素子のそれぞれには、ＤＣＲスナバ回路が接続され、
   前記ＤＣＲスナバ回路は、前記第１スイッチング素子に並列に接続された第１コンデンサおよび第１ダイオードと、前記第１コンデンサと前記第１ダイオードの間の箇所と前記第２回路の入力端子とを接続する一方向線路に設けられた第１抵抗器と、を有し、
   前記一方向線路は、前記第２回路の入力端子から前記第１コンデンサと前記第１ダイオードの間の箇所へ流れる電流を選択的に許容する、
   分圧装置。
2. 前記第１回路は、更に、前記複数の第１スイッチング素子を、一つのゲートドライバの動作によって波及的にオン状態またはオフ状態にする第１ゲートデイジーチェーン回路を有する、
   請求項１記載の分圧装置。
3. 前記接続回路は、前記複数の蓄電部のそれぞれに並行に設けられた複数の第２スイッチング素子を有し、
   前記複数の第２スイッチング素子の全てがオフ状態であるときに前記複数の蓄電部の接続状態を前記第１状態とし、前記複数の第２スイッチング素子の全てがオン状態であるときに前記複数の蓄電部の接続状態を前記第２状態とするものであり、
   前記第２回路は、更に、前記複数の第２スイッチング素子を、一つのゲートドライバの動作によって波及的にオン状態またはオフ状態にする第２ゲートデイジーチェーン回路を有する、
   請求項２記載の分圧装置。
4. 前記第１ゲートデイジーチェーン回路にＨｉ信号を、前記第２ゲートデイジーチェーン回路にＬｏ信号をそれぞれ供給する第１状態と、前記第１ゲートデイジーチェーン回路にＬｏ信号を、前記第２ゲートデイジーチェーン回路にＨｉ信号をそれぞれ供給する第２状態とを交互に繰り返すゲート信号発生装置を更に備える、
   請求項３記載の分圧装置。
5. 前記ゲート信号発生装置は、
   前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち一方に、所定周期の信号を供給する第１信号供給部と、
   前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち一方に、前記所定周期の信号が供給されることによって生じる電圧を検出する電圧検出部と、
   前記検出された電圧に応じて、前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち他方に、前記所定周期の信号を反転させた信号を供給する第２信号供給部と、
   を備える、請求項４記載の分圧装置。
6. 前記ゲート信号発生装置は、
   前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち一方に、所定周期の信号を供給する第１信号供給部と、
   前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち一方に、前記所定周期の信号が供給されることによって流れる電流を検出する電流検出部と、
   前記検出された電流に応じて、前記第１ゲートデイジーチェーン回路と前記第２ゲートデイジーチェーン回路とのうち他方に、前記所定周期の信号を反転させた信号を供給する第２信号供給部と、
   を備える、請求項４記載の分圧装置。

Images