JP7408129B2 - 電荷増幅回路および測定回路 - Google Patents

Description

本発明は、電荷増幅回路および測定回路、さらに詳細には、交流信号を増幅する電荷増幅回路およびその電荷増幅回路を用いた測定回路に関するものである。
なお本発明は、本発明で開示している電荷増幅回路を構成要素として含む回路（一例として積分回路）も広く含む。

特許文献１に開示されているチャージアンプの中、特に、明細書の段落００１５から段落００１６および図面の図１から図４で開示されているチャージアンプがある。

一般的なチャージアンプにおいて、Ｓ／Ｎ比を高めるため、換言すると出力ノイズを減少させるために、多結晶シリコン層からなる帰還抵抗の抵抗値を極端に大きくしようとすると、大きい面積が必要であるという不都合を生じる。その不都合に対して、特許文献１に開示されているチャージアンプでは、小さい面積の多結晶シリコン層で、大きな抵抗値の帰還抵抗を形成することにより、出力ノイズを小さくしたチャージアンプを得ている。

特開２００７－０９６７５０号公報

ところが、従来の技術では、直流的な動作の安定性を確保するため、オペアンプの帰還容量と並列に、帰還抵抗を配置することが必要となる。このことが、この帰還抵抗による熱雑音による雑音特性の悪化となる。また、既存のオペアンプを使って回路を構成することにより、そのオペアンプが持つ電気的性能としての入力換算雑音密度や周波数特性により、低雑音化、広帯域化に対する限界が決まってしまう。

本発明は、このような不都合を解消すべくなされたもので、回路内部の直流的な安定性を確保しつつ、低雑音特性、温度に対する利得の安定性を有し、広帯域な、交流信号用の電荷増幅回路およびその電荷増幅回路を使用した測定回路を提供することを目的とする。

回路内部の直流的な安定性を確保しつつ、低雑音特性、温度に対する利得の安定性、広帯域な特性の少なくともいずれかを持つ交流信号用の電荷増幅回路およびその電荷増幅回路を使用した測定回路を提供する。

上記の目的を達成するために、本発明にかかる電荷増幅回路は、電荷量を示す信号を入力する信号入力部、定電流源とディスクリート増幅素子を有する増幅部、前記増幅部を通じて、前記信号入力部に生じる信号に応じた信号を出力する信号出力部、前記信号出力部が出力する信号に応じた交流信号成分を前記信号入力部側に帰還させる交流帰還部、前記信号出力部の出力する信号に応じた直流信号成分を前記信号入力部側に帰還させる直流帰還部、を備え、前記ディスクリート増幅素子が持つ利得の温度依存性を相殺するために、前記定電流源の定電流特性に温度依存性を持たせる構成を備え、当該構成は、抵抗素子、演算増幅器、トランジスタ素子、定電流部、および、温度係数抵抗素子により実現され、ここで、前記抵抗素子の一端および前記温度係数抵抗素子の一端は、動作電圧のラインに接続され、前記抵抗素子の他端は前記演算増幅器の負側入力端子と前記トランジスタ素子のエミッタ端子に接続され、前記温度係数抵抗素子の他端は前記演算増幅器の正側入力端子に接続され、前記演算増幅器の正側入力端子には前記定電流部の一端が接続され、前記定電流部の他端は接地され、前記演算増幅器の出力端子は前記トランジスタ素子のベースに接続され、前記トランジスタ素子のコレクタ端子は前記ディスクリート増幅素子のドレイン端子に接続され、前記定電流部は第２の定電流源又は前記温度係数抵抗素子よりも十分に大きな抵抗値を有する第２の抵抗素子で構成される。

上記構成において、前記ディスクリート増幅素子は、電界効果トランジスタであることが好ましい。

上記構成において、前記ディスクリート増幅素子が持つ利得の温度依存性を相殺するために、前記定電流源の定電流特性に温度依存性を持たせる構成を備えることが好ましい。

上記構成において、前記ディスクリート増幅素子のミラー効果を軽減するためのミラー効果軽減部を、前記増幅部に設けることが好ましい。

また、前記ミラー効果軽減部が、ベース接地回路またはゲート接地回路で構成されることが好ましい。

上記構成において、前記定電流源からの電圧信号を、前記定電流源の出力インピーダンスよりも低いインピーダンスの電圧信号として出力するバッファ部を、前記増幅部に設けることが好ましい。

また、前記バッファ部が、エミッタフォロア回路、ソースフォロア回路、演算増幅器による回路、コンプリメンタリフォロア回路またはバッファアンプＩＣによる回路で構成されることが好ましい。

上記構成において、前記交流帰還部が、静電容量素子で構成されることが好ましい。

代わりに上記構成において、前記交流帰還部が、静電容量素子と増幅回路、または静電容量素子と抵抗減衰器で構成されることが好ましい。

本発明にかかる測定回路は、上記構成における電荷増幅回路と、前記電荷増幅回路の前記信号入力部に接続する非接触プローブとにより構成され、前記非接触プローブを被測定部に容量結合させると、前記電荷増幅回路の前記信号出力部から前記被測定部に印加されている交流電圧信号の検出結果が出力される構成としている。

また、前記信号出力部に出力される検出結果の大小判定を行うための比較部を、当該信号出力部に有することが好ましい。

本発明にかかる測定回路は、上記構成における電荷増幅回路と、前記電荷増幅回路の前記信号入力部に接続するカンチレバーとにより構成され、前記カンチレバーを振動させながら試料表面に近付けると、前記振動の周波数に同期した交流電流信号の検出結果が出力される構成としている。

本発明にかかる電荷増幅回路およびその電荷増幅回路を使用した測定回路によれば、回路内部の直流的な安定性を確保しつつ、低雑音特性、温度に対する利得の安定性、広帯域な特性の少なくともいずれかを持つ交流信号用の電荷増幅回路およびその電荷増幅回路を使用した測定回路を得ることができる。

第１の実施の形態にかかる電荷増幅回路の構成例を示す。 電界効果トランジスタのドレイン電流と入力換算雑音電圧密度の関係の例を示す。 直流帰還部の構成例を示す。 ディスクリート増幅素子Ｔｒ１のドレイン・ソース間電圧Ｖ_ＤＳとドレイン電流Ｉ_Ｄとの関係の例を示す。 第２の実施の形態にかかる電荷増幅回路の定電流源ＣＣ１に温度依存性を持たせる構成例を示す。 ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳとドレイン電流Ｉ_Ｄとの関係の例を示す。 第３の実施の形態にかかる増幅部にミラー効果軽減部を追加した構成例を示す。 第４の実施の形態にかかる電荷増幅回路における増幅部にミラー効果軽減部とバッファ部を追加した構成例を示す。 バッファ部の構成例を示す。 第５の実施の形態にかかる交流帰還部の構成例を示す。 測定回路としての第１の実施例にかかる非接触プローブによる測定回路の例を示す。 測定回路としての第２の実施例にかかる測定部位における信号の有無を検知するための測定回路の例を示す。 測定回路としての第３の実施例にかかる信号検出回路である原子間力顕微鏡での実施の例を示す。 利得の温度特性の実測例にかかる、電荷増幅回路の構成例を示す。 利得の温度特性の実測例を示す。

以下で、本発明の最も好ましい実施の形態等について説明する。ただし、本発明は、以下の記載に限定されるものではなく、特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。そのような変形や変更も、本発明の範囲に含まれる。例えば、ディスクリート増幅素子を考えた場合、ｎ型半導体とｐ型半導体のように、逆極性の関係を有する半導体を入れ替えた構成で動作するように回路構成を変更することは当業者にとって容易であり、そのような回路も本発明に当然含まれる。

また、電荷増幅回路とは、この回路に入力される電流を時間で積分した量（すなわち電荷量）に略比例する信号を出力する回路のことであり、本発明における電荷増幅回路は、その中で、交流信号用の電荷増幅回路である。入力される電流と電荷量の関係を言い換えると、この回路に入力される電流が、電荷量を示す信号である、ともいえる。

なお、以下の説明で、特に素子に与えられた符号とその素子の値とを区別する必要がある場合は、素子に与えられた符号の前後にのみ波括弧｛｝を挿入するが、それ以外の場合は何れも波括弧｛｝を挿入しない。例えばディスクリート増幅素子の符号は、素子に与えられた符号として、「ディスクリート増幅素子Ｔｒ」のように使用する。一方、例えば抵抗素子などは、構成要素としての素子等を表わす場合と、その物理量（抵抗素子の場合、抵抗値）を表わす場合があり、このような場合に、構成要素の符号に対して「抵抗素子｛Ｒ_１｝」のように波括弧｛｝を挿入し、物理量としては波括弧｛｝を挿入せず、「抵抗値Ｒ_１」のように表記することで区別する。なお、符号の説明および図面では、波括弧｛｝は省略する。

〔第１の実施の形態〕（基本的な構成例による回路全体の動作説明）
第１の実施の形態は、本発明にかかる電荷増幅回路の一例である。このような構成により、低雑音の特徴を持つ交流信号用の電荷増幅回路を構成できる。

図１から図４に、第１の実施の形態にかかる電荷増幅回路の例および動作説明のための特性図を示す。

図１は、第１の実施の形態にかかる電荷増幅回路の構成例を示している。
図２は、電界効果トランジスタのドレイン電流と入力換算雑音電圧密度の関係の例を示す。
図３は、直流帰還部の構成例を示す図である。
図４は、ディスクリート増幅素子Ｔｒ１のドレイン・ソース間電圧Ｖ_ＤＳとドレイン電流Ｉ_Ｄとの関係の例を示す。

図１は、第１の実施の形態にかかる電荷増幅回路の構成例を示している。図１（Ａ）に示す電荷増幅回路１は、信号入力部１０１および信号出力部１０２を有し、信号入力部１０１と信号出力部１０２の間に、増幅部１０３、直流帰還部１０４および交流帰還部１０５を有している。信号入力部１０１は、測定対象信号の交流電流信号が入力される端子であるＨｉ側の端子およびＬｏ側の端子で構成され、その交流電流および電荷増幅回路１の動作により、Ｈｉ側の端子とＬｏ側の端子との間に信号電圧Ｖ_ｉｎが生じる。なお、２つの入力端子を区別する便宜上Ｈｉ側、Ｌｏ側と表記しているが、電圧の高低をあらわすものではない。さらに増幅部１０３は、定電流源ＣＣ１、ディスクリート増幅素子Ｔｒ１から構成され、ディスクリート増幅素子Ｔｒ１は、信号入力部１０１の信号電圧Ｖ_ｉｎがその間に印加される制御端子としてのゲート端子および第１端子としてのソース端子と、定電流源ＣＣ１から定電流が与えられる第２端子としてのドレイン端子と、を備えている。この図中では、ディスクリート増幅素子Ｔｒ１としてｎ型の接合型電界効果トランジスタをソース接地で用いた例を示しているが、極性を考慮したわずかな設計変更によりｐ型の接合型電界効果トランジスタを用いることも可能であることは言うまでもない。また、ディスクリート増幅素子Ｔｒ１として必要な条件としては入力電圧により出力電流を制御する素子であり、例えばＭＯＳ（Metal Oxide Semiconductor）型の電界効果トランジスタでも構わない。

定電流源ＣＣ１は、ディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄを略一定に保つ動作をする構成要素である。定電流源ＣＣ１が出力する電流という観点で電流Ｉ_Ｃと表記する場合もあるが、定電流源ＣＣ１の電流Ｉ_Ｃとディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄは、本明細書中においては略同一の値の電流である。定電流源ＣＣ１の具体的な構成例としては、電界効果トランジスタのドレイン端子を定電流源ＣＣ１の入力端子として動作電圧Ｖ_ＣＣ１のラインに接続し、電界効果トランジスタのソース端子を定電流源ＣＣ１の出力端子としてディスクリート増幅素子Ｔｒ１のドレイン端子に接続し、電界効果トランジスタのゲート端子とソース端子とを接続して、電界効果トランジスタのドレイン遮断電流Ｉ_ＤＳＳの特性を利用した図１（Ｂ）のような簡素な構成の他、カレントミラー回路による構成、定電流ダイオードや定電流電源ＩＣ（Integrated Circuit）による構成など、所望の電流値を得るための具体的な手段は種々知られており、ここでは一般的な定電流源ＣＣ１の構成に関する詳細な説明は省略する。（ただし、温度特性を加味した定電流源ＣＣ１の構成例については、第２の実施の形態の例として後述する。）

そして、定電流源ＣＣ１の出力端子とディスクリート増幅素子Ｔｒ１のドレイン端子との接続点が、信号出力部１０２のＨｉ側の端子に接続され、ディスクリート増幅素子Ｔｒ１のソース端子が、信号入力部１０１のＬｏ側の端子と共に、信号出力部１０２のＬｏ側の端子に接続して基準電位に接地される。

信号入力部１０１の信号電圧Ｖ_ｉｎは、ディスクリート増幅素子Ｔｒ１のゲート・ソース間に印加される。電界効果トランジスタＴｒ１のドレイン電流Ｉ_Ｄ、電界効果トランジスタＴｒ１のゲート・ソース間電圧Ｖ_ＧＳとドレイン・ソース間電圧Ｖ_ＤＳは、使用している電界効果トランジスタの電気的特性に応じた関係を有する。そして、ドレイン電流Ｉ_Ｄは、定電流源ＣＣ１によって一定に保たれるため、ゲート・ソース間電圧Ｖ_ＧＳの変化に応じてドレイン・ソース間電圧Ｖ_ＤＳが変化し、その電圧が信号出力部１０２よりＶ_ｏｕｔとして出力される、という動作により入力信号を増幅する。

なお、電荷増幅回路１における入力信号は、本実施の形態で簡単に前述した通り、本来的には電流であり、本明細書内で説明を行うすべての電荷増幅器においても、信号入力部１０１から直接入力されるのは（交流の）電流信号である。そして、電荷増幅回路１の動作としては、この入力された（交流の）電流信号を時間で積分した量に略比例する電圧信号が出力される。しかしながら、本発明にかかる実施の形態の例を説明するためには、入力される電流信号に応じて生じる信号入力部１０１の端子電圧である信号電圧Ｖ_ｉｎが、ディスクリート増幅素子Ｔｒ１の動作を含めた電荷増幅回路１の動作を説明する上で重要な信号となる。逆に、電荷増幅回路１に入力される電流自体は、ほぼ全てが帰還回路を通じて出力側に流れる動作となり、入出力間の電荷増幅回路１の動作説明に用いるには非常に迂遠な記載とならざるを得ない。ディスクリート増幅素子Ｔｒ１は、電圧入力に対して出力電流を制御する素子であり、この素子の動作を中心とした説明は、入力を電圧として説明する方が、動作の詳細の理解にも資すると思われる。そのため、本段落を含めた本明細書および添付の図面に記載の実施の形態の例において、電荷増幅回路１に電流信号を入力した際に信号入力部１０１のＨｉ側の端子とＬｏ側の端子との間に生じる電圧を信号電圧Ｖ_ｉｎとして説明を行う。

図２は、一般的な接合型電界効果トランジスタのドレイン電流と入力換算雑音電圧密度との関係の例を示す。電界効果トランジスタのドレイン電流に対する入力換算雑音電圧密度は、この図２に示すような特性を示すことが知られている。ドレイン電流を増加させるほど入力換算雑音電圧密度は小さくなり、さらにドレイン電流が小さい領域ほど、ドレイン電流の増加に対する入力換算雑音電圧密度の減少度合いが大きくなる。そして、ある程度ドレイン電流が大きくなってくると、ドレイン電流の増加に対する入力換算雑音電圧密度の減少の作用はほとんど見られなくなる。例えば、接合型電界効果トランジスタでは数ｍＡ程度までは、ドレイン電流を大きくするほど入力換算雑音電圧密度が大きく低減する。低雑音であることを特徴とする接合型電界効果トランジスタでは、定電流源ＣＣ１による電流を数ｍＡ流すことで、入力換算雑音電圧密度を効果的に低雑音特性とすることが可能である。

一方、演算増幅器を使用した場合、入力換算雑音電圧密度としては、低雑音であることを特徴とする製品であっても数ｎＶ／√Ｈｚ程度の雑音特性にとどまる。このように、演算増幅器との比較で低雑音特性を有するディスクリート増幅素子Ｔｒ１で電荷増幅回路１を構成することで、演算増幅器による構成では実現困難な低雑音特性を有する増幅部１０３を構成できる。

図３は、直流帰還部１０４の構成例を示す図である。直流帰還部１０４は、直流信号を通し、交流信号を遮断して、直流信号のみをディスクリート増幅素子Ｔｒ１のドレイン端子からゲート端子に帰還させる動作を行うもので、演算増幅器ＯＰ１と、抵抗素子｛Ｒ_２｝，｛Ｒ_ｆ｝と、静電容量素子｛Ｃ_２｝と、直流電源｛Ｖ_Ａ｝と、による積分回路で構成される。演算増幅器ＯＰ１の負側入力端子と出力端子との間には静電容量素子｛Ｃ_２｝が接続され、演算増幅器ＯＰ１の負側入力端子は抵抗素子｛Ｒ_２｝と直流電源｛Ｖ_Ａ｝とによる直列回路の一端が接続され、この直列回路の他端が接地される。演算増幅器ＯＰ１の出力端子には抵抗素子｛Ｒ_ｆ｝の一端が接続され、抵抗素子｛Ｒ_ｆ｝の他端が直流帰還部１０４の出力端子として、ディスクリート増幅素子Ｔｒ１のゲート端子に接続される。演算増幅器ＯＰ１の正側入力端子にはさらに、抵抗素子｛Ｒ_１｝の一端と静電容量素子｛Ｃ_１｝との一端が接続され、抵抗素子｛Ｒ_１｝の他端が直流帰還部１０４の入力端子として、ディスクリート増幅素子Ｔｒ１のドレイン端子に接続され、静電容量素子｛Ｃ_１｝の他端が接地されてもよい。この抵抗素子｛Ｒ_１｝と静電容量素子｛Ｃ_１｝とによるＬ型回路は、１次のローパスフィルタとして直流帰還部１０４に組み込まれてもよい。また、ローパスフィルタは２次以上のローパスフィルタとしてもよい。さらに、２次以上の偶数次のローパスフィルタは、静電容量素子とインダクタ素子により構成することも可能である。また、ローパスフィルタは、抵抗素子と静電容量素子およびインダクタ素子を適宜組み合わせる（３種類をすべて含んでいなくてもかまわない。）ことにより構成することが可能である。さらに、例えば、演算増幅器も含めたアクティブフィルタや、Ａ／Ｄ変換器により数値化したデータをＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)などによりソフトウェアとして構成されたディジタルフィルタにより処理し、Ｄ／Ａ変換器で出力する構成であってもよい。これらのローパスフィルタを組み込むことは、直流帰還部１０４による帰還信号としては不要な交流信号を、除去する上で有効である。

この直流帰還部１０４の動作説明に関しては、まず、信号入力部１０１を開放とした場合（信号入力部１０１のＨｉ側の端子とＬｏ側の端子との間に、何も接続していない場合に相当）で説明を行う。この図３に示した直流帰還部１０４の例は、積分回路で構成される帰還回路である。この直流帰還部１０４の出力が、ディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄが定電流源ＣＣ１で制御する電流Ｉ_Ｃとなる直流電圧Ｖ_Ｂ１になるように、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳを制御する。

図４は、ディスクリート増幅素子Ｔｒ１のドレイン・ソース間電圧Ｖ_ＤＳとドレイン電流Ｉ_Ｄとの関係の一例を示す。なお、具体的な動作に対するイメージがしやすいよう、図４および図４の説明の中で、具体的な電圧値や電流値の例を記載しているが、当然のことながら、本発明がこれらの値によって限定されるものではない。

定電流源ＣＣ１により、例えば図４のような特性を有するディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄを３ｍＡで定電流制御したとする。

このとき、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳおよびドレイン・ソース間電圧Ｖ_ＤＳのうちの一方が決まればもう一方が決まる、という関係であることが、図４から読み取れる。

例えば、図４で示される電気的特性において、ディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄを３ｍＡとする定電流源ＣＣ１の定電流制御のもとで、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳを－０．２５Ｖとした場合、ディスクリート増幅素子Ｔｒ１のドレイン・ソース間電圧Ｖ_ＤＳは１０Ｖとなる、ということである。

ところで、一般的にディスクリート増幅素子は、温度による電気的特性の変化も大きく、また、異なる製造ロット間での電気的特性の違いが大きいことが知られている。仮に、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳまたはドレイン・ソース間電圧Ｖ_ＤＳのいずれかの直流電圧が所望の直流電圧となるようバイアス回路などを構成し調整したとする。そのような場合でも、調整してから時間が経過すると、温度などの外的要因で出力電圧が大きく変動し、いずれ出力可能な電圧範囲の上限側の電圧か下限側の電圧に張り付いてしまうような動作となることがあり、電荷増幅回路１としての正常な動作が期待できない場合が生じ得る。

この増幅部１０３への直流の入力電圧に対して増幅部１０３の出力電圧がずれていた場合、直流帰還部１０４の積分回路により直流帰還部１０４の出力端子に生じる出力電圧が変化し、その結果、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳが変動する。

ゲート・ソース間電圧Ｖ_ＧＳが変動することにより、直流帰還部１０４の積分回路出力が０に向かう方向にドレイン・ソース間電圧Ｖ_ＤＳ、すなわち増幅部１０３の出力電圧が変動し、やがて一定電圧で定常状態に落ち着く。

この直流帰還部１０４の動作により、ディスクリート増幅素子Ｔｒ１に流れるドレイン電流Ｉ_Ｄが、定電流源ＣＣ１で決められる電流値となるディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳとなるような直流電圧に安定し、増幅部１０３が安定して動作することが可能となる。

交流帰還部１０５は、例えば静電容量素子｛Ｃ_ＡＣ｝で構成される。
交流帰還部１０５は、交流信号を通し、直流信号を遮断して、交流信号のみをディスクリート増幅素子Ｔｒ１のドレイン端子からゲート端子に帰還させる動作を行うものである。（静電容量素子｛Ｃ_ＡＣ｝のみでの構成ではない交流帰還部１０５の構成例については、第５の実施の形態の例として後述する。）

（効果のまとめ）
以上、第１の実施の形態にかかる電荷増幅回路１として信号入力部１０１および信号出力部１０２を有し、信号入力部１０１と信号出力部１０２の間に増幅部１０３、直流帰還部１０４および交流帰還部１０５を有する構成による電荷増幅回路１の例を示した。信号入力部１０１は、測定対象信号の交流電流信号が入力される端子であるＨｉ側の端子およびＬｏ側の端子で構成され、その交流電流および電荷増幅回路１の動作により、Ｈｉ側の端子とＬｏ側の端子との間に信号電圧Ｖ_ｉｎが生じる。増幅部１０３は、定電流源ＣＣ１とディスクリート増幅素子Ｔｒ１を有し、ディスクリート増幅素子Ｔｒは、信号入力部１０１の信号電圧Ｖ_ｉｎがその間に与えられる制御端子としてのゲート端子及び第１端子としてのソース端子と、定電流源ＣＣ１から定電流が与えられる第２端子としてのドレイン端子とを備えており、信号出力部１０２は、増幅部１０３を通して、信号入力部１０２の信号電圧Ｖ_ｉｎに応じた信号を、信号電圧Ｖ_ｏｕｔとして出力するものであり、交流帰還部１０５は、信号出力部１０２が出力する信号電圧Ｖ_ｏｕｔに応じた交流信号成分を信号入力部１０１側に帰還させるものであり、直流帰還部１０４は、信号出力部１０２が出力する信号電圧Ｖ_ｏｕｔに応じた直流信号成分を信号入力部１０１側に帰還させるものである。この例で示した構成の電荷増幅回路１は、回路内部の直流的な安定性を確保しつつ、低雑音特性を有するという著しく優れた電気的特性を発揮する。

また特に、ディスクリート増幅素子Ｔｒ１が電界効果トランジスタであることにより、定電流源ＣＣ１による電流をある程度大きくすることで、電界効果トランジスタの入力換算雑音電圧密度を演算増幅器の入力換算雑音電圧密度よりも低く抑えて、電荷増幅回路１としての低雑音特性を容易に得ることができる。

〔第２の実施の形態〕 （定電流源ＣＣ１に温度依存性を持たせる構成例）
第２の実施の形態は、電荷増幅回路１の定電流源ＣＣ１に温度依存性を持たせる構成例である。ディスクリート増幅素子Ｔｒ１の利得の温度依存性を相殺し、温度変化に対する利得の変化を軽減する効果が得られる。

図５から図６に、第２の実施の形態にかかる温度依存性を有する定電流源の構成例を示す。
図５は、電荷増幅回路の定電流源ＣＣ１に温度依存性を持たせる構成例を示している。
図６（Ａ）（Ｂ）（Ｃ）は、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳとドレイン電流Ｉ_Ｄとの関係の例を示している。

図５および図６に基づき、第１の実施の形態と異なる部分についてのみ説明し、第１の実施の形態と共通する部分については、説明を省略する。

図５は、電荷増幅回路１の定電流源ＣＣ１に温度依存性を持たせる構成例を示している。ここでの定電流源ＣＣ１は、抵抗素子｛Ｒ_Ｃ｝、演算増幅器ＯＰ２、ＰＮＰ型のトランジスタ素子Ｔｒ２、定電流部となる定電流源ＣＣ２の他に、温度係数抵抗素子による抵抗素子｛Ｒ_Ｔ｝により構成される。抵抗素子｛Ｒ_Ｃ｝の一端および抵抗素子｛Ｒ_Ｔ｝の一端は、何れも動作電圧Ｖ_ＣＣ１のラインに接続され、抵抗素子｛Ｒ_Ｃ｝の他端は演算増幅器ＯＰ２の負側入力端子とトランジスタ素子Ｔｒ２のエミッタ端子に接続され、抵抗素子｛Ｒ_Ｔ｝の他端は演算増幅器ＯＰ２の正側入力端子に接続される。演算増幅器ＯＰ２の正側入力端子には定電流源ＣＣ２の一端が接続され、定電流源ＣＣ２の他端は接地される。演算増幅器ＯＰ２の出力端子はトランジスタ素子Ｔｒ２のベースに接続され、トランジスタ素子Ｔｒ２のコレクタ端子はディスクリート増幅素子Ｔｒ１のドレイン端子に接続される。なお、定電流源ＣＣ２に代えて、抵抗素子｛Ｒ_Ｔ｝よりも十分に大きな抵抗値を有する抵抗素子｛Ｒ_Ｘ｝を使用してもよい。（Ｒ_Ｔ≪Ｒ_Ｘ）

温度係数抵抗素子とは、温度変化に対する略比例した抵抗値の変化（温度係数）が規定された抵抗素子のことである。様々な温度係数が規定された抵抗素子が市販されており、さらに直列接続や並列接続を必要に応じて組み合わせることで、使用する温度範囲で目的とする温度係数を有する抵抗素子を構成することができる。ここで、図５の構成例において使用している温度係数抵抗素子は、例えば２５℃において規定されている抵抗値であり、かつ所望の温度係数を有する抵抗素子｛Ｒ_Ｔ｝であるとする。

このとき、定電流源ＣＣ１中に含まれている定電流源ＣＣ２が生成する定電流値をＩ_Ｔとし、抵抗素子｛Ｒ_Ｔ｝の抵抗値をＲ_Ｔとすると、演算増幅器ＯＰ２の正側入力端子には、Ｖ_ＣＣ１－Ｒ_Ｔ・Ｉ_Ｔの電圧が印加される。ただし、演算増幅器ＯＰ２の入力端子の入力インピーダンスは、抵抗値｛Ｒ_Ｔ｝より十分に大きい（例えば１００倍以上）とする。

演算増幅器ＯＰ２によりトランジスタ素子Ｔｒ２を介して非反転増幅器を構成することで、抵抗素子｛Ｒｃ｝には、温度係数抵抗素子となる抵抗素子｛Ｒ_Ｔ｝の温度係数に応じた電圧であるＲ_Ｔ・Ｉ_Ｔが印加される。その結果、本実施の形態の例における定電流源ＣＣ１の電流Ｉ_Ｃは、抵抗素子｛Ｒｃ｝の抵抗値をＲｃとすると、演算増幅器ＯＰ２の開ループ利得が非常に大きい場合、以下の式（２－１）であらわされる電流となる。

図６（Ａ）（Ｂ）（Ｃ）は、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳとドレイン電流Ｉ_Ｄとの関係の例を表わした図である。ディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄは、定電流源ＣＣ１による定電流Ｉ_Ｃがそのままドレイン電流Ｉ_Ｄとして流れる。

最初に図６（Ａ）について説明する。ゲート・ソース間電圧Ｖ_ＧＳが０のときのドレイン電流をドレイン遮断電流Ｉ_ＤＳＳとして、ゲート・ソース間電圧Ｖ_ＧＳを負の方向に印加していったときに、ドレイン電流Ｉ_Ｄが徐々に減少する様子を示す。

このディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧Ｖ_ＧＳを入力信号、ドレイン電流Ｉ_Ｄを出力信号として考えたとき、ディスクリート増幅素子Ｔｒ１の交流利得は、あるゲート・ソース間電圧Ｖ_ＧＳにおけるこの曲線の傾きである。この傾きは、ゲート・ソース間電圧Ｖ_ＧＳのが負の方向に行くほど小さくなることがわかる。

図６（Ｂ）および図６（Ｃ）は、図６（Ａ）のようなゲート・ソース間電圧Ｖ_ＧＳとドレイン電流Ｉ_Ｄとの関係の、ディスクリート増幅素子Ｔｒ１の温度による変化の様子を示した例である。ここで、図６（Ｂ）と図６（Ｃ）は、同一型番でロット違いのディスクリート増幅素子Ｔｒ１を用いた場合の、ゲート・ソース間電圧Ｖ_ＧＳとドレイン電流Ｉ_Ｄとの関係の違いおよび温度による変化の様子の違いの例を表わす。図６（Ｂ）と図６（Ｃ）など、個々の具体的な電流値や電圧値が異なっても、ドレイン電流Ｉ_Ｄが一定のとき、温度が高くなるほどドレイン遮断電流Ｉ_ＤＳＳが小さく、そして曲線の傾きがゆるやかになる傾向を示す。

図６（Ｂ）や図６（Ｃ）で示すように、ディスクリート増幅素子Ｔｒ１のドレイン電流Ｉ_Ｄを定電流で動作させた場合、増幅部１０３の交流利得は、温度依存性を有することになる。

ところで、図６（Ａ）に示すように、ゲート・ソース間電圧Ｖ_ＧＳの大きさに応じて、言い換えるとドレイン電流Ｉ_Ｄの大きさに応じて、ディスクリート増幅素子Ｔｒ１の交流利得が変化する。図６（Ａ）の例にあてはめて具体的に述べると、ドレイン電流Ｉ_Ｄが大きいほどディスクリート増幅素子Ｔｒ１の交流利得が大きくなる。

つまり、温度が高くなった場合には定電流源から流れるドレイン電流Ｉ_Ｄが大きくなるように、逆に温度が低くなった場合には定電流源から流れるドレイン電流Ｉ_Ｄが小さくなるようにすることで、交流利得の温度による変化を相殺することができる。

言い換えると、第２の実施の形態にかかる定電流源ＣＣ１の構成例は、ディスクリート増幅素子Ｔｒ１が持つ交流利得の温度依存性を、定電流源ＣＣ１の定電流特性に持たせる温度依存性により相殺する効果を得るための構成である。こうしたディスクリート増幅素子Ｔｒ１が持つ利得の温度依存性を相殺するために、定電流源ＣＣ１の定電流特性に温度依存性を持たせる構成は、例として温度係数抵抗素子である抵抗素子｛Ｒ_Ｔ｝を定電流源ＣＣ１に組み込むことで実現する。

具体的に定電流源ＣＣ１に持たせる温度依存性は、使用するディスクリート増幅素子Ｔｒ１の温度特性を図６（Ｂ）や図６（Ｃ）のような形で取得し、ゲート・ソース間電圧Ｖ_ＧＳと－ドレイン電流Ｉ_Ｄ特性の傾きから個別に決める必要がある。

ただし、同一型番で同一ロットのディスクリート増幅素子Ｔｒ１の場合、図６（Ｂ）と図６（Ｃ）のような大きな電気的特性の違いとはならず、非常に近い電気的特性となることが知られている。そのため、増幅部１０３に使用するディスクリート増幅素子Ｔｒ１として同一ロットの部品を使用する電荷増幅回路１に対しては、定電流源ＣＣ１に持たせる温度依存性は、同じとすることで、生産や調整にかかるコストを削減することができる。なお、定電流源ＣＣ１に温度依存性を持たせることによって利得の温度特性を改善した実測例や、定電流源ＣＣ１に持たせる温度依存性の決め方の例を、後述の〔実測例〕に示す。

（効果のまとめ）
以上、第２の実施の形態にかかる電荷増幅回路１として、ディスクリート増幅素子Ｔｒ１が持つ利得の温度依存性を相殺するために、定電流源ＣＣ１の定電流特性に温度依存性を持たせる構成の例を示した。この例で示した構成の電荷増幅回路１は、回路内部の直流的な安定性を確保しつつ、温度に対する利得の安定性を有するという著しく優れた電気的特性を発揮する。

〔第３の実施の形態〕 （ミラー効果軽減部の追加）
第３の実施の形態は、ディスクリート増幅素子Ｔｒ１による信号増幅に付随するミラー効果による周波数特性の悪化を改善するための構成例である。

図７（Ａ）（Ｂ）に、第３の実施の形態にかかる、増幅部１０３にミラー効果軽減部３０１を追加した構成例を示している。

図７（Ａ）（Ｂ）に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

図７（Ａ）および図７（Ｂ）は、増幅部１０３の定電流源ＣＣ１とディスクリート増幅素子Ｔｒ１の間に、ミラー効果軽減部３０１を追加した構成例である。

図７（Ａ）は、ミラー効果軽減部３０１の具体例として、バイポーラトランジスタＴｒ３を用いたベース接地回路を示している。当該ベース接地回路は、ＮＰＮ型のバイポーラトランジスタＴｒ３のコレクタ端子に定電流源ＣＣ１の出力端子を接続し、バイポーラトランジスタＴｒ３のエミッタ端子にディスクリート増幅素子Ｔｒ１のドレイン端子を接続し、バイポーラトランジスタＴｒ３のベースに直流電源｛Ｖ_Ｂ｝の正極側端子を接続し、直流電源｛Ｖ_Ｂ｝の負極側端子を接地することで構成され、高周波側の周波数特性を広帯域とするのに有利な効果が得られる。

図７（Ｂ）は、ミラー効果軽減部３０１の具体例として、電界効果トランジスタＴｒ３を用いたゲート接地回路を示している。当該ゲート接地回路は、ｎ型の電界効果トランジスタＴｒ３のドレイン端子に定電流源Ｖｃｃの出力端子を接続し、電界効果トランジスタＴｒ３のエミッタ端子にディスクリート増幅素子Ｔｒ１のドレイン端子を接続し、電界効果トランジスタＴｒ３のソース端子に直流電源Ｖ_Ｂの正極側端子を接続し、直流電源Ｖ_Ｂの負極側端子を接地することで構成され、このような構成によっても高周波側の周波数特性を広帯域の効果を得ることが可能となる。

ミラー効果とは、増幅素子の入力側と出力側の間にある増幅素子が持つ寄生静電容量成分が、等価的に増幅回路の利得倍に見える効果のことである。静電容量成分が大きくなることは、時定数回路で考えると時定数が大きくなることを意味し、増幅器１０３の高周波数特性が悪化する。

エミッタ端子が入力であるベース接地回路およびソース端子が入力であるゲート接地回路は、ともに入力インピーダンスが低く電流利得がほぼ１であり、ディスクリート増幅素子Ｔｒ１の出力側であるドレイン端子の電圧をほぼ一定に保つことができる。そのため、ミラー効果で現れる利得倍をほぼ１倍とすることで、ミラー効果による高周波特性の悪化を防ぐことができる。

（効果のまとめ）
以上、第３の実施の形態にかかる電荷増幅回路１として、ディスクリート増幅素子Ｔｒ１のミラー効果を軽減するためのミラー効果軽減部３０１を、増幅部１０３に設ける構成の例を示した。この例で示した構成の電荷増幅回路１は、回路内部の直流的な安定性を確保しつつ、温度に対する利得の安定性を有するという著しく優れた電気的特性を発揮する。

また、好ましくはミラー効果軽減部３０１が、ディスクリート増幅素子Ｔｒ１のドレイン端子の電圧を一定に保つベース接地回路またはゲート接地回路で構成される。ベース接地回路またはゲート接地回路いずれの場合も、電荷増幅回路１として高周波側の周波数特性を広帯域とするのに有利な効果を得ることができる。

〔第４の実施の形態〕 （バッファ部の追加）
第４の実施の形態は、増幅部１０３の信号出力部にバッファ部４０１を設けた構成の例である。

図８および図９に、第４の実施の形態にかかる増幅部１０３の信号出力部にバッファ部４０１を設けた構成の例を示す。

図８および図９に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

図８に示す増幅部の例には、第３の実施の形態にかかるミラー効果軽減部３０１としてベース接地回路が配置されている例を示しているが、ミラー効果軽減部３０１は必須の構成要素ではなく、省略した構成であってもよい。

定電流源ＣＣ１は、その名の通りその出力電流Ｉ_Ｃを一定に保つ回路である。出力インピーダンスが高い、という言い方もできる。そして増幅部１０３は、この一定の電流Ｉ_Ｃを、ディスクリート増幅素子Ｔｒ１に供給することで信号を増幅している。この電流Ｉ_Ｃの一部が、ディスクリート増幅素子Ｔｒ１以外の要素（一例として信号出力部１０２に接続される負荷：不図示）に流れた場合、その分が増幅作用に対する誤差となる。

そこで、定電流源ＣＣ１の一端から得られる電圧信号を、一旦高インピーダンスのバッファ部４０１で受け、低インピーダンスの電圧信号として出力する回路を設けることによって誤差を抑制するのが、本実施の形態にかかるバッファ部４０１を追加した実施の形態の例である。

本実施の形態にかかる電荷増幅回路１の例においては、増幅部１０３の出力信号が、電荷増幅回路１の信号出力部１０２、交流帰還部１０５および直流帰還部１０４に接続されている。これらのうちの少なくとも１つに接続される部位にバッファ部４０１を設けることにより、定電流源ＣＣ１による生成される定電流Ｉ_Ｃの一部が、ディスクリート増幅素子Ｔｒ１以外の構成要素に流れることによる増幅部１０３の動作の誤差要因を軽減することができる。（図８では、電荷増幅回路１の信号出力部１０２、交流帰還部１０５および直流帰還部１０４の全てに接続される部位に、バッファ部４０１を設けている。）

図９（Ａ）（Ｂ）（Ｃ）（Ｄ）に、バッファ部４０１の具体的な構成例を示す。

図９（Ａ）は、ＮＰＮ型のバイポーラトランジスタＴｒ４により構成したエミッタフォロア回路であり、バイポーラトランジスタＴｒ４のベースは、高インピーダンスの電圧信号を受けるバッファ部４０１の入力端となり、バイポーラトランジスタＴｒ４のコレクタ端子は任意の電圧ラインに接続され、バイポーラトランジスタＴｒ４のエミッタ端子は抵抗素子｛Ｒ_Ｅ｝の一端が接続され、抵抗素子｛Ｒ_Ｅ｝の他端は基準電位に接地される。そして、バイポーラトランジスタＴｒ４のエミッタ端子は、低インピーダンスの電圧信号を出力するバッファ部４０１の出力端となる。

図９（Ｂ）は、ｎ型の電界効果トランジスタＴｒ４により構成したソースフォロア回路であり、電界効果トランジスタＴｒ４のゲート端子はバッファ部４０１の入力端となり、電界効果トランジスタＴｒ４のドレイン端子は任意の電圧ラインに接続され、電界効果トランジスタＴｒ４のソース端子は抵抗素子｛Ｒ_Ｄ｝の一端が接続され、抵抗素子｛Ｒ_Ｄ｝の他端は基準電位に接地される。そして、バイポーラトランジスタＴｒ４のエミッタ端子はバッファ部４０１の出力端となる。

これらはいずれも、交流信号に対して、入力インピーダンスが高く、出力インピーダンスが低い、利得がほぼ１の電圧バッファとして動作する回路である。なお、これらの回路は、その入出力間（図９（Ａ）のバイポーラトランジスタＴｒ４のベース・エミッタ間、図９（Ｂ）の電界効果トランジスタＴｒ４のゲート・ソース間）に直流電圧が生じる。しかしながら、本発明の電荷増幅回路１においては、交流信号が増幅の対象であるため、特に問題はない。

図９（Ｃ）は、演算増幅器ＯＰ３で構成した電圧バッファである。この演算増幅器ＯＰ３による回路は、非反転増幅回路であり、利得１の電圧バッファとして動作する。演算増幅器ＯＰ３の正側入力端子はバッファ部４０１の入力端となり、演算増幅器ＯＰ３の負側入力端子に接続する演算増幅器ＯＰ３の出力端子は、バッファ部４０１の出力端となる。

図９（Ｄ）は、演算増幅器ＯＰ３の開ループ利得が非常に大きい場合に、出力信号におよそ（１＋Ｒ_ａ／Ｒ_ｂ）の利得を持たせることができる電圧バッファの実施例である。演算増幅器ＯＰ３の正側入力端子はバッファ部４０１の入力端となり、バッファ部４０１の出力端となる演算増幅器ＯＰ３の出力端子には、抵抗素子｛Ｒ_ａ｝と抵抗素子｛Ｒ_ｂ｝とによる直列回路の一端が接続され、この直列回路の他端が基準電位に接地される。演算増幅器ＯＰ３の負側入力端子は、抵抗素子｛Ｒ_ａ｝と抵抗素子｛Ｒ_ｂ｝との接続点に接続される。

また、入力インピーダンスが高く、出力インピーダンスが低いバッファ回路であればよいため、図９（Ａ）（Ｂ）（Ｃ）（Ｄ）のバッファ部４０１は例示であり、これら以外の構成のバッファ部４０１、例えばコンプリメンタリフォロア回路や市販のバッファアンプＩＣによる回路などであっても、当然構わない。

以上のようにバッファ部４０１を設けることにより、定電流源ＣＣ１により生成される定電流Ｉ_Ｃの一部がディスクリート増幅素子Ｔｒ１以外の要素に流れることによる、増幅部１０３の増幅動作に対する誤差要因を軽減することができる、という効果を得ることができる。

（効果のまとめ）
以上、第４の実施の形態にかかる電荷増幅回路１として、定電流源ＣＣ１からの電圧信号を、定電流源ＣＣ１の出力インピーダンスよりも低いインピーダンスの電圧信号として出力するバッファ部４０１を、増幅部１０３に設ける構成の例を示した。この例で示した構成の電荷増幅回路１は、増幅部１０３の増幅動作に対する誤差要因を軽減することができるという著しく優れた電気的特性を発揮する。

またバッファ部４０１が、エミッタフォロア回路、ソースフォロア回路、演算増幅器による回路、コンプリメンタリフォロア回路またはバッファアンプＩＣによる回路などで構成されることにより、バッファ部４０１を電圧バッファとして動作させることが可能になる。

〔第５の実施の形態〕 （交流帰還部の変形例）
第５の実施の形態は、交流帰還部１０５の別の例である。
図１０に、第５の実施の形態にかかる交流帰還部１０５の構成例を示す。

図１０に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

図１０は、交流帰還部１０５の構成例を示している。
交流帰還部１０５は、静電容量成分により構成されるが、この実効的な静電容量値を、実際に使用する静電容量素子の静電容量値にある係数αをかけた形の静電容量値としたのと等価な動作が得られるように交流帰還部１０５を構成する例である。

交流帰還部１０５は、電荷増幅回路１の信号出力部１０２の出力電圧を、静電容量成分を介して信号入力部１０１に帰還する構成要素である。

本明細書で開示する電荷増幅回路１は、交流信号を増幅する回路であるので、交流信号成分について以下説明する。

電荷増幅回路１の信号出力部１０２の交流電圧成分をｖ_ｏａｃとする。増幅部１０３の開放利得が十分大きい周波数であれば、一般的に負帰還回路の入力信号部分の交流信号成分は、ほぼ０となる。（利得分の１程度となる。）

本構成の例にかかる電荷増幅回路１は、入出力間が反転出力の特性を持つ回路である。そのため、静電容量素子に流れる電流を考える場合、出力側の電圧成分ｖ_ｏａｃのみによる電圧が静電容量素子に印加されていると考えて、静電容量素子に流れる電流を計算することができる。

この考え方に基づき、静電容量素子｛Ｃ_ＡＣ｝に流れる角周波数ωの交流電流ｉ_ｃａｃを計算する。ここで、虚数単位をｊとして、交流電流ｉ_ｃｆは、以下の式（５－１）のようにあらわせる。

次に、静電容量素子｛Ｃ_ＡＣ｝の一端に印加される信号出力部１０２の交流電圧成分ｖ_ｏａｃが、係数αを乗算したα・ｖ_ｏａｃとなった場合を考える。その場合、静電容量素子｛Ｃ_ＡＣ｝に流れる交流電流ｉ_ｃａｃαは、

とあらわされる。

２つの式（５―１）、式（５―２）を対比することにより、以下のことが言える。すなわち、図１０（Ａ）や図１０（Ｂ）のように、利得αを持つ非反転増幅の機能を持つ構成要素５０１を静電容量素子｛Ｃ_ＡＣ｝に対して配置することは、静電容量値Ｃ_ＡＣを利得αで乗算した静電容量値α・Ｃ_ＡＣを持つ静電容量素子のみを交流帰還部１０５に配置したのと等価である、ということである。

ここで利得αは、図１０（Ａ）の場合は式（５－３）で、図１０（Ｂ）の場合は式（５―４）で与えられる利得の値である。（ただし、演算増幅器ＯＰ４の開ループ利得が非常に大きい場合の近似値である。）
図１０（Ａ）の場合：

図１０（Ｂ）の場合：

図１０（Ａ）（Ｂ）に示す交流帰還部１０５は、何れも非反転増幅の機能を持つ構成要素５０１が、演算増幅器ＯＰ４と、抵抗素子｛Ｒ_３｝，｛Ｒ_４｝とにより構成され、図１０（Ａ）の構成例では１より大きくなり、図１０（Ｂ）の構成例では１より小さくなる。なお、図１０（Ａ）の構成例では、演算増幅器ＯＰ４の正側入力端子を交流帰還部１０５の入力端とし、演算増幅器ＯＰ４の出力端子に静電容量素子｛Ｃ_ＡＣ｝の一端を接続して、静電容量素子Ｃ_ＡＣの他端を交流帰還部１０５の出力端とし、抵抗素子｛Ｒ_３｝と抵抗素子｛Ｒ_４｝とによる直列回路の一端を演算増幅器ＯＰ４の出力端子に接続し、この直列回路の他端を基準電位に接地して、演算増幅器ＯＰ４の負側入力端子を抵抗素子｛Ｒ_３｝と抵抗素子｛Ｒ_４｝との接続点に接続している。演算増幅器ＯＰ４側の入力インピーダンスは非常に大きいので、第４の実施の形態の例で挙げた交流帰還部１０５に対するバッファ部４０１の機能を兼ねさせることが可能である。

一方、図１０（Ｂ）の構成例は、抵抗値Ｒ_３とＲ_４で与えられる２つの抵抗素子｛Ｒ_３｝、｛Ｒ_４｝で構成された抵抗減衰器が、交流帰還部１０５の入力側の回路となっており、この抵抗減衰器の一端を交流帰還部１０５の入力端とし、抵抗減衰器の他端を基準電位に接地して、抵抗素子｛Ｒ_３｝と抵抗素子｛Ｒ_４｝との接続点を演算増幅器ＯＰ４の正側入力端子に接続し、演算増幅器ＯＰ４の負側入力端子と出力端子を接続し、演算増幅器ＯＰ４の出力端子に静電容量素子Ｃ_ＡＣの一端を接続して、静電容量素子Ｃ_ＡＣの他端を交流帰還部１０５の出力端としている。この抵抗値Ｒ_３＋Ｒ_４で与えられる交流帰還部１０５の入力インピーダンスは、増幅部１０３の出力インピーダンスと比較して、一般的に小さな入力インピーダンスとなる。そのため、特に図１０（Ｂ）の構成例による交流帰還部１０５の場合、第４の実施の形態の例で挙げたバッファ部を抵抗素子｛Ｒ_３｝の一端である交流帰還部１０５の入力の前に配置することが望ましい。（ただし、必須ではない。）

一方、図１０（Ｂ）の形態の交流帰還部１０５は、使用する周波数における静電容量素子｛Ｃ_ＡＣ｝のインピーダンスが、抵抗値Ｒ_３とＲ_４の２つの抵抗素子｛Ｒ_３｝、｛Ｒ_４｝の並列接続の抵抗値（Ｒ_３・Ｒ_４／（Ｒ_３＋Ｒ_４））よりも小さい場合、演算増幅器ＯＰ４を省略した抵抗減衰器のみの構成であってもよい。

微小信号をあつかう電荷増幅回路１においては、交流帰還部１０５の静電容量値は小さな値であるほうが、大きな出力電圧を得る上で有利である。なぜならば、電荷増幅回路１の出力電圧は、入力電流の時間積分に、帰還静電容量値の逆数を乗算した量に比例するからである。

一方、市販品として入手可能な静電容量素子の静電容量値は、小さい値としては０．１ｐＦ程度までである。このような事情に対し、例えば利得αを０．１とし、静電容量値を０．１ｐＦで構成した交流帰還部１０５は、静電容量値が０．０１ｐＦの交流帰還部１０５と等価な動作となる。

逆に、利得αを１より大きくすることで、交流帰還部１０５に使用する静電容量素子の静電容量値を、実際に使用する静電容量素子の静電容量値よりも大きいのと等価的な動作をする構成とすることも可能である。

また、一般に、静電容量素子よりも抵抗素子の方が、理想的な特性との乖離が小さい部品を入手しやすく、値を容易に可変できる構成ともしやすい、という利点がある。さらに、静電容量素子の静電容量値の変更を、抵抗素子の抵抗値の変更に置き換えられることは、構成要素５０１の利得αの設定変更を容易にできる、という利点もある。

このように、実際に使用可能な静電容量値よりも幅広い範囲の静電容量値を等価的に使用する手段として、本構成は非常に有用である。

（効果のまとめ）
以上、第５の実施の形態にかかる電荷増幅回路１として、交流帰還部１０５が静電容量素子｛Ｃ_ＡＣ｝と構成要素５０１で構成される例を示した。この例で示した構成の電荷増幅回路１は、静電容量素子｛Ｃ_ＡＣ｝の静電容量値Ｃ_ＡＣと構成要素５０１の増幅率αとの積であるα・Ｃ_ＡＣを実効的な静電容量値とした交流帰還部１０５を得ることができる。

また交流帰還部１０５が、静電容量素子｛Ｃ_ＡＣ｝と増幅回路となる構成要素５０１、または静電容量素子｛Ｃ_ＡＣ｝と抵抗減衰器で構成されることにより、実際に使用可能な静電容量値よりも幅広い範囲の静電容量値を等価的に使用することが可能になる。

〔測定回路としての第１の実施例〕 （非接触プローブでの実施例）
測定回路としての第１の実施例は、本発明にかかる電荷増幅回路１を用いた、交流信号を検出する測定回路１１０１の実施例であり、測定回路１１０１は電荷増幅回路１と非接触プローブ１１０２とを含む。

図１１に、測定回路としての第１の実施例にかかる非接触プローブ１１０２による測定回路１１０１の例を示す。

図１１に基づき、他の実施の形態および実施例と異なる部分についてのみ説明し、他の実施の形態および実施例と共通する部分については、説明を省略する。

図１１は、測定回路としての第１の実施例として非接触プローブ１１０２による測定回路１１０１の例である。電荷増幅回路１の信号入力部１０１には、絶縁体部１１０３で覆われた入力電極部１１０４が接続されており、これらの絶縁体部１１０３と入力電極部１１０４とにより、被測定部Ｍに対向する非接触プローブ１１０２が構成される。

測定時は、この絶縁体部１１０３を被測定部Ｍに接触させる。被測定部Ｍは、例えば導電性のパターンを絶縁皮膜で覆ったプリント配線板で構成され、プリント配線板のパターンには、電荷増幅回路１の基準電位に対する交流電圧成分が、交流電圧信号源｛Ｖ_ｉＡＣ｝からＶ_ｉＡＣの交流電圧信号として印加された状態であるとする。入力電極部１１０４と被測定対象となる被測定部Ｍが、入力電極部１１０４を覆っている絶縁体部１１０３を介して接触する状態である場合、静電容量値がほぼ一定で、入力電極部１１０４と被測定部Ｍとの間が容量結合される。この場合の入力電極部１１０４と被測定部Ｍとの間の静電容量値をＣ_ｉ、電荷増幅回路１内の交流帰還部１０５の静電容量値をＣ_ＡＣとすると、電荷増幅回路１の出力信号の交流成分は、－（Ｃ_ｉ／Ｃ_ＡＣ）・Ｖ_ｉＡＣとなり、電荷増幅回路１を通して交流電圧信号を検出することが可能である。

例えば、プリント配線板表面の絶縁被膜をはがすことなく、被膜の上からプリント配線板内部のパターン部に印加されている交流電圧信号を検出することが可能である。

電荷増幅回路１の部分は、プローブとなる非接触プローブ１１０２と一体化して入力電極部１１０４の近くに配置すれば、検出電極となる入力電極部１１０４から電荷増幅回路１の信号入力部１０５までの間の配線等による雑音信号の混入が避けられ、プローブの構成として好適である。

さらに、電荷増幅回路１を一体化したプローブの被測定部Ｍに接触させる絶縁体部１１０３以外を、シールドでカバーする構造とすることも、周囲の雑音からの影響を軽減する上で効果的である。

（効果のまとめ）
以上、第１の実施例にかかる測定回路１１０１として、上記第１～第５の実施の形態にかかる電荷増幅回路１と、その電荷増幅回路１の信号入力部１０１に接続する非接触プローブ１１０２とにより構成され、非接触プローブ１１０２を被測定部Ｍに容量結合させると、電荷増幅回路１の信号出力部１０２から被測定部Ｍに印加されている交流電圧信号の検出結果が出力される構成の例を示した。この例で示した構成の測定回路１１０１を用いれば、例えば被測定部Ｍの内部導体に印加される交流電圧信号を非接触で検出することが可能になる。

〔測定回路としての第２の実施例〕 （非接触断線検出回路での実施例）
測定回路としての第２の実施例は、本発明にかかる電荷増幅回路１を用いた、測定部位における信号の有無を検知するための非接触断線検出回路１２０１の例を示す。

図１２に基づき、他の実施の形態および実施例と異なる部分についてのみ説明し、他の実施の形態および実施例と共通する部分については、説明を省略する。

図１２に、測定部位における信号の有無を検知するための測定回路としての非接触断線検出回路１２０１の例を示す。

被測定対象となる被測定部Ｍの例として、内部で断線箇所がある被覆電線を挙げる。被覆電線の電線部分の一端には、電荷増幅回路１の基準電位に対する交流電圧成分が、交流電圧信号源｛Ｖ_ｉＡＣ｝からＶ_ｉＡＣの交流電圧信号として印加された状態であるとする。

このような実施例では、被覆部分があることにより、非接触プローブ１１０２の入力電極部１１０４と電線部分との間の静電容量値自体は、第１の実施例のような場合とは異なり、未知の値である。

しかしながら、被覆電線に対し、非接触プローブ１１０２が、交流電圧信号源｛Ｖ_ｉＡＣ｝から見て断線箇所より手前側である（Ａ）の位置である場合は、被覆電線の電線部分に交流電圧Ｖ_ｉＡＣが印加されていることにより、入力電極部１１０４と電線部分との容量結合を介して、電荷増幅回路１に電流が流れる。

一方、被覆電線に対し、非接触プローブ１１０２が、交流電圧信号源｛Ｖ_ｉＡＣ｝から見て断線箇所の反対側である（Ｂ）の位置である場合は、被覆電線の電線部分に交流電圧Ｖ_ｉＡＣが印加されず、入力電極部１１０４と電線部分との容量結合を介して、電荷増幅回路１に電流は流れない。

次に、電荷増幅回路１の信号出力部１０２に配置した、比較部１２０２の構成例を示す。比較部１２０２は、電荷増幅回路１の信号出力部１０２から出力される交流電圧信号の検出結果の大きさに応じて、設定されたしきい値に対する大小判定を行う部位である。

比較部１２０２の内部の構成例として、電荷増幅回路１の信号出力部１０２から得られる交流電圧信号の出力結果を、平滑部１２０３を介して交流電圧信号の振幅に応じた直流信号に変換し、コンパレータ１２０４により大小比較をする例を示している。

平滑部１２０３自体の具体的な構成例として、交流電圧信号の検出結果の大きさを得る方法は、種々存在する。例えば、半波整流や全波整流により得られる脈流の高周波成分を、ローパスフィルタで除去する、という簡単な構成から、サーマルコンバータを利用して信号のもつ電力をもとに実効値電圧を求める構成、Ａ／Ｄ変換し、波形の時々刻々の電圧値とサンプリングレートを基に、演算で実効値を求める構成などが挙げられる。

平滑部１２０３から出力される直流成分を、設定されたしきい値に応じた電圧Ｖ_ＣＯＭＰとコンパレータ１２０４において大小比較し、判定結果をＨｉ／Ｌｏに対応する異なるレベルの電圧出力により得るようにする。そのようにすることで、交流電圧Ｖ_ｉＡＣを印加した箇所から非接触プローブ１１０２による測定部位にあたる電線の箇所までに導通があるかどうかを、被覆電線の被覆をはがすことなく判定することができる。そして、非接触プローブ１１０２で被測定部Ｍを、例えば図１２に示した（Ａ）から（Ｂ）（逆方向でもよい。）にスキャンすれば、被覆電線のどの箇所が断線しているかを特定することが可能となる。

なお、設定されたしきい値に応じた電圧Ｖ_ＣＯＭＰとコンパレータ１２０４において大小比較する具体例はあくまで例であり、平滑部１２０３の出力をＡ／Ｄ変換し、その後の大小比較に相当する処理をデジタル演算で行うような構成も可能であり、そのような構成であってもよい。

（効果のまとめ）
以上、第２の実施例にかかる測定回路として、信号出力部１０２に出力される検出結果の大小判定を行うための比較部１２０２を備える、当該信号出力部１０２に有する非接触断線検出回路１２０１の例を示した。この例で示した構成の非接触断線検出回路１２０１を用いて非接触プローブ１１０２で被測定部Ｍをスキャンすれば、例えば導体のどの箇所が断線しているのかを、比較部１２０２の判定結果から特定することが可能になる。

〔測定回路としての第３の実施例〕 （原子間力顕微鏡での実施例）
測定回路としての第３の実施例は、原子間力顕微鏡に代表される、静電容量値が振動する用途で使用される信号検出回路の実施例である。ただし、原子間力顕微鏡での使用に限定するものではなく、静電容量値の周期的変化に付随した電気的信号を測定する回路の例として挙げた実施例である。

図１３に、測定回路としての第３の実施例にかかる信号検出回路である、原子間力顕微鏡１３０１での実施の例を示している。なお、本実施例では、原子間力顕微鏡１３０１のカンチレバー１３０２から得られる交流信号の検出に電荷増幅回路１を使用する例を示す。非接触モードの一般的な原子間力顕微鏡では、カンチレバー１３０２を圧電素子などにより電気信号で振動を加えることができる素子によって上下に振動させながら試料表面のごく近傍（数ナノメートル程度）まで近づける。カンチレバー１３０２の先端に設けられた探針と試料の間の距離に応じて、カンチレバー１３０２の振動の振幅、位相、周波数が変化するので、これらの少なくとも１つのパラメータに応じた信号を検出し、その信号が一定になるようにカンチレバー１３０２もしくは試料を上下させるフィードバック制御を行う。このフィードバック制御におけるフィードバック信号を基に、試料の表面状態に関する情報を得る。なお、本実施例では、カンチレバー１３０２から信号を得るための信号検出回路を示すため、原子間力顕微鏡１３０１にかかるその他の制御系や試料の表面状態の映像信号処理などについては図示と説明を省略する。

図１３に基づき、他の実施の形態および実施例と異なる部分についてのみ説明し、他の実施の形態および実施例と共通する部分については、説明を省略する。

図１３は、測定回路としての第３の実施例にかかる信号検出回路である、原子間力顕微鏡１３０１での実施の例を示している。ここでの原子間力顕微鏡１３０１は、前述の電荷増幅回路１と、電荷増幅回路１の信号入力部１０１に接続し、振動する探針であるカンチレバー１３０２とにより構成される。ここで、試料Ｓとカンチレバー１３０２の探針との距離に応じた静電容量素子が形成され、その静電容量素子の静電容量値をＣとする。

非接触モードの原子間力顕微鏡の場合、試料Ｓの表面に近づけるカンチレバー１３０２を、圧電素子などに代表される振動子（不図示）により一定周波数で振動させる。振動させることで試料Ｓの厚さに応じた静電容量値ＣがＣ＋ΔＣに変化し、一方印加電圧Ｖは一定であるから、その静電容量成分に蓄えられる電荷Ｑも振動の周波数に同期してＱ＋ΔＱに変化する。

電荷Ｑの時間変化とは、すなわち電流であり、振動の周波数に同期した交流電流が流れる。この交流電流信号の検出結果は、電荷増幅回路１を通して信号出力部１０２から出力される。

ところで、非接触モードにおけるカンチレバー１３０２の振動の幅は、原子のサイズ（ナノメートル）程度のオーダであり、試料Ｓとカンチレバー間の静電容量値Ｃの変化幅ΔＣは非常に小さい。
一方、静電容量値Ｃの一定周波数での変化によって流れる電流の大きさは、その周波数に比例して大きくなる。よって、この点において振動の周波数が高いほど測定には有利である。

このような条件において、微小振幅で周波数の高い交流信号を測定する電荷増幅回路１は、好適な測定回路に対する使用例であるといえる。

（効果のまとめ）
以上、第３の実施例にかかる測定回路として、上記第１～第５の実施の形態にかかる電荷増幅回路１と、電荷増幅回路１の信号入力部１０１に接続するカンチレバー１３０２とにより構成され、カンチレバー１３０２を振動させながら試料Ｓの表面に近付けると、カンチレバー１３０２の振動の周波数に同期した交流電流信号の検出結果が出力される原子間力顕微鏡１３０１を示した。この例で示した構成の原子間力顕微鏡１３０１を用いれば、電荷増幅回路１を通して微小振幅で周波数の高い交流信号を測定することが可能になる。

〔実測例〕 （電荷増幅回路の利得の温度特性の実測例）
図１４および図１５は、第２の実施の形態にかかる構成例の定電流源ＣＣ１の温度特性を設計する際に必要なパラメータの値を取得する例として、電荷増幅回路１の利得の温度特性の実測例にかかる図である。

図１４（Ａ）（Ｂ）（Ｃ）に、測定時の電荷増幅回路１の構成を示す。

図１５（Ａ）（Ｂ）に、電界増幅回路１の利得の温度特性の実測例を示す。なお、相対的な利得の温度変化を見るのが目的であるため、利得は図１５（Ｂ）の平坦部の利得を０ｄＢとして規格化した値としてある。

図１４（Ａ）は、利得の温度特性の測定にかかる電荷増幅回路１の構成を示す。ディスクリート増幅素子Ｔｒ１は接合型電界効果トランジスタであり、ミラー効果軽減部３０１としてバイポーラトランジスタＴｒ３と直流電源｛Ｖ_Ｂ｝を含むベース接地回路を実装し、バッファ部４０１としてバイポーラトランジスタＴｒ４と抵抗素子｛Ｒ_Ｅ｝とを含むエミッタフォロア回路を実装している。交流帰還部１０５は静電容量素子｛Ｃ_ＡＣ｝であり、直流帰還部１０４は、図３で示した演算増幅器ＯＰ１の入力段に１次のローパスフィルタを配置した積分回路である。

図１４（Ｂ）は、定電流源ＣＣ１として、温度特性の補正を行わない通常の構成の例として、図１（Ｂ）で示した接合型電界効果トランジスタのドレイン遮断電流Ｉ_ＤＳＳによって定電流特性を得る構成である。

図１４（Ｃ）は、定電流源ＣＣ１として、第２の実施の形態による温度特性の補正を行う構成の例として、図５で示した温度係数抵抗による抵抗値の変化に応じて、定電流源ＣＣ１の電流値が温度特性を持つようにした構成である。

図１５（Ａ）は、図１４（Ａ）で示す構成の電荷増幅回路１において、定電流源ＣＣ１として図１４（Ｂ）で示す回路を使用した場合の、利得の温度特性を取得した結果である。－２０℃から４０℃までの利得の温度変化から、利得に約２９０ｐｐｍ／℃の温度係数を有することがわかる。

図１５（Ｂ）は、図１５（Ａ）で得られた利得の温度係数を基に、図１４（Ｃ）で示す回路の温度係数抵抗を選択することで、定電流源ＣＣ１の電流特性に温度特性を持たせた場合の、利得の温度係数の測定結果である。

利得の温度依存性は、－２０℃から４０℃までの６０℃の温度変化に対しても±０．０１ｄＢ以内に収まる形で補正できていることがわかる。

なお、温度係数抵抗の温度係数の選択は、図６に示したディスクリート増幅素子Ｔｒ１の利得のドレイン電流依存性および温度依存性が相殺する方向に働くようにすればよく、具体的には、以下のような考えに基づいて設計すればよい。

まず、図６（Ａ）（Ｂ）（Ｃ）に示すような、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧－ドレイン電流の特性図における曲線の傾きは、抵抗の逆数の次元を持つ量であり、この値をドレイン・ソース間アドミタンスｇ_ｍで表わすこととする。なお、ディスクリート増幅素子Ｔｒ１のゲート・ソース間電圧－ドレイン電流の特性は、カタログや仕様書にも代表的な特性として記載されるのが一般的な特性であり、この曲線にかかる値の取得自体の詳細は省略する。

このドレイン・ソース間アドミタンスｇ_ｍは、図６（Ａ）のドレイン電流依存性として表すように、温度Ｔが一定のもとでドレイン電流Ｉ_Ｄの大きさによりその値が変化する。言い方を変えると、ドレイン・ソース間アドミタンスｇ_ｍはドレイン電流Ｉ_Ｄに依存する。また、ドレイン・ソース間アドミタンスｇ_ｍは、図６（Ｂ）および図６（Ｃ）で示すように、ドレイン電流Ｉ_Ｄが一定の元で、温度により変化する。言い方を変えると、ドレイン・ソース間アドミタンスｇ_ｍは温度に依存する。

つまり、ドレイン・ソース間アドミタンスｇ_ｍは、ドレイン電流Ｉ_Ｄおよび温度Ｔの、２つのパラメータの関数として、ｇ_ｍ（Ｉ_Ｄ、Ｔ）のように表わせる。そして、このｇ_ｍ（Ｉ_Ｄ、Ｔ）を、ある温度Ｔ_０（例えばＴ_０＝２５℃）およびあるドレイン電流Ｉ_Ｄ０（例えば、電流値が大きすぎず、かつ入力換算雑音電圧密度が小さくなる電流値として選択したＩ_Ｄ０＝３ｍＡ）を中心に１次近似すると、以下の式（６－１）であらわせる。

ここで、ΔＩ_Ｄ＝Ｉ_Ｄ－Ｉ_Ｄ０であり、ΔＴ＝Ｔ－Ｔ_０である。なお、偏微分の項内のｇ_ｍ（Ｉ_Ｄ０、Ｔ_０）は、ｇ_ｍをＩ_ＤおよびＴで偏微分してから、Ｉ_ＤにＩ_Ｄ０を代入し、およびＴにＴ_０を代入したことをあらわす。

この式の意味をイメージしやすくするために、具体的な値として、例えばＩ_Ｄ０＝３ｍＡ、Ｔ_０＝２５℃とする。このとき、式（６－１）の右辺の第１項は、ドレイン電流Ｉ_Ｄが３ｍＡで、温度Ｔが２５℃のときのドレイン・ソース間アドミタンスｇ_ｍの具体的な値を表わす。

そして、式（６－１）の右辺の第２項は、この第２項中の乗算の前半部分である偏微分の項が、ドレイン電流Ｉ_Ｄ＝３ｍＡ、温度Ｔ＝２５℃における、単位電流あたりのドレイン・ソース間アドミタンスｇ_ｍの変化量を表わす。図６（Ａ）との対応で例示すると、ドレイン電流Ｉ_Ｄがｙの状態からｘの状態に変化したときの、傾きの変化がどれくらいであるかを示す量である。そして、ΔＩ_Ｄはドレイン電流Ｉ_Ｄの３ｍＡからの電流のずれを表わすので、この電流のずれΔＩ_Ｄと偏微分の項との乗算結果は、ドレイン電流Ｉ_Ｄの３ｍＡからのずれによる、ドレイン・ソース間アドミタンスｇ_ｍの変化量をあらわす。

また、式（６－１）の右辺の第３項は、この第３項中の乗算の前半部分である偏微分の項が、ドレイン電流Ｉ_Ｄ＝３ｍＡ、温度Ｔ＝２５℃における、単位温度あたりのドレイン・ソース間アドミタンスｇ_ｍの変化量を表わす。図６（Ｂ）および図６（Ｃ）との対応で例示すると、温度Ｔがｂの状態からａの状態に変化したときの、傾きの変化がどれくらいであるかを示す量である。そして、ΔＴは温度Ｔの２５℃からの温度のずれを表わすので、この温度ＴのずれΔＴと偏微分の項との乗算結果は、温度Ｔの２５℃からのずれによる、ドレイン・ソース間アドミタンスｇ_ｍの変化量をあらわす。

この２つの項が、相殺されて０となるように、温度Ｔに応じてドレイン電流Ｉ_Ｄが変化するようにすれば、ドレイン・ソース間アドミタンスｇ_ｍが、言い換えれば電荷増幅回路１の利得の温度依存性が相殺されるように構成できる。

以上のことを満たすように、具体的に素子の定数をどのようにするかを以下で示す。まず、式（６－１）の第２項と第３項の加算の結果が０になるように、ΔＩ_ＤをＴの関数として表せばよいことから、ΔＩ_Ｄは、以下の式（６－３）のようにすればよいことがわかる。

つまり、単位温度の変化に対して、ドレイン電流Ｉ_Ｄの変化が、

となるように、定電流源ＣＣ１の電流値Ｉ_Ｃに温度依存性を持たせればよい。

ここで、式（６－４）中の偏微分であらわされる項を一つの関数ととらえたときの、式（６－４）の分子に対応する項である

は、ドレイン・ソース間アドミタンスｇ_ｍの、温度変化に対する変化量である。そのため、この量を測定するには、例えば、次のようにすればよい。まず、ドレイン電流Ｉ_Ｄが３ｍＡ一定のもとで、温度Ｔを２５℃と３０℃としたそれぞれの場合での、ディスクリート増幅素子Ｔｒ１のドレイン・ソース間アドミタンスｇ_ｍを測定する。そして、その２つのドレイン・ソース間アドミタンスｇ_ｍの差を取って、測定時の温度差である５℃で割る。式で書くと、以下のような形である。

また、

は、ドレイン・ソース間アドミタンスｇ_ｍのドレイン電流Ｉ_Ｄに対する変化量である。そのため、例えば、温度Ｔが２５℃一定の元で、ドレイン電流Ｉ_Ｄを３ｍＡと４ｍＡとしたそれぞれの場合での、ディスクリート増幅素子Ｔｒ１のドレイン・ソース間アドミタンスｇ_ｍを測定し、差を取って１ｍＡで割ればよい。式で書くと、以下のような形である。

実測によって得られるこれら２つの値を、式（６－３）にあてはめることで、温度変化ΔＴに相当する、ドレイン電流Ｉ_Ｄの電流変化ΔＩ_Ｄの量が求まる。

そして、定電流源ＣＣ１の電流値Ｉ_Ｃは、第２の実施の形態における図５で示す構成例では温度Ｔに依存する電流となるが、具体的には以下のようにあらわせる。

話を簡単にするため、Ｔ＝２５℃における定電流源ＣＣ１の構成における状態を電流値や抵抗の基準とし、２５℃において、温度係数抵抗（抵抗素子｛Ｒ_Ｔ｝）の抵抗値Ｒ_Ｔは（抵抗値Ｒ_Ｃの）抵抗素子｛Ｒ_Ｃ｝の抵抗値Ｒ_Ｃに等しいとする。ここで、温度係数抵抗の温度係数をＫとする。

このとき、温度係数抵抗素子｛Ｒ_Ｔ｝の抵抗値Ｒ_Ｔは、温度Ｔの関数として、以下の式で表わせる。

また、温度係数抵抗素子｛Ｒ_Ｔ｝の抵抗値Ｒ_Ｔおよび（抵抗値Ｒ_Ｃの）抵抗素子｛Ｒ_Ｃ｝における電圧降下が等しくなることから、温度Ｔの関数として定電流源ＣＣ１の電流Ｉ_Ｃ（Ｔ）は、以下の式であらわせる。

この式からわかるように、図５にかかる定電流源ＣＣ１による電流Ｉ_Ｃは、温度係数抵抗素子の温度係数Ｋと同じ温度係数による温度特性となる。具体的には、単位温度あたりの温度変化に対し、電流Ｉ_Ｃの電流の変化量は、Ｋ・Ｉ_Ｔである。

そして、式（６－３）で得られたように、ΔＴ＝１℃の温度変化に相当する定電流源ＣＣ１の電流変化量は、ΔＩ_Ｄである。

つまり、このΔＩ_Ｄと、Ｋ・Ｉ_Ｔが等しくなるような温度係数Ｋを温度係数抵抗素子｛Ｒ_Ｔ｝の温度係数として選べば、温度変化による電荷増幅回路１の利得の変化を、図６の構成例にかかる定電流源ＣＣ１の電流Ｉ_Ｃに持たせた温度依存性により相殺するように構成できることがわかる。

なお、以上は温度係数抵抗素子の選択の一例であり、このような選択方法に限定するものではない。

〔全体のまとめ〕
以上、本発明の好適な実施の形態等について説明したが、本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。そのような変形や変更が、本発明の範囲に含まれることは言うまでもない。

本発明の電荷増幅回路１において、ディスクリート増幅素子Ｔｒ１を用いた増幅部１０３の構成により、回路内部の直流的な安定性を確保しつつ、低雑音特性、温度に対する利得の安定性、広帯域な特性を備える電荷増幅回路１を構成することができる。さらに、このような特徴を有する電荷増幅回路１を用いることで、静電容量を介する様々な交流電流の測定回路において、低雑音特性、温度に対する利得の安定性および広帯域というすぐれた特徴を発揮する。

これらのことは、背景技術を例とする従来の技術に対する、本発明の優位性を示すものと言える。

本発明の電荷増幅回路および測定回路は、以下に示す例をはじめとした、広い用途に利用可能であり、有益である。
（１）非接触信号測定。
（２）非接触断線検出。
（３）原子間力顕微鏡におけるカンチレバーからの信号検出。

その他、交流電流が入力されることに特徴を持ち、電流の時間積分に応じた信号を出力する測定回路、電荷増幅回路を構成要素として含む回路として、例えば交流信号に特化した積分回路に幅広く利用可能である。

１０１ 信号入力部
１０２ 信号出力部
１０３ 増幅部
１０４ 直流帰還部
１０５ 交流帰還部
３０１ ミラー効果軽減部
４０１ バッファ部
５０１ 構成要素（増幅回路）
１１０１ 測定回路
１１０２ 非接触プローブ
１２０１ 非接触断線検出回路（測定回路）
１２０２ 比較部
１３０１ 原子間力顕微鏡（測定回路）
１３０２ カンチレバー
ＣＣ１ 定電流源（増幅部）
Ｔｒ１ ディスクリート増幅素子（増幅部；電界効果トランジスタ）
Ｃ_１ 静電容量素子（直流帰還部）
Ｃ_２ 静電容量素子（直流帰還部）
Ｒ_１ 抵抗素子（直流帰還部）
Ｒ_２ 抵抗素子（直流帰還部）
Ｒ_ｆ 抵抗素子（直流帰還部）
ＯＰ１ 演算増幅器（直流帰還部）
Ｖ_Ａ 直流電源（直流帰還部）
Ｒｃ 抵抗素子（定電流源）
Ｒ_Ｔ 抵抗素子（定電流源）
Ｒｘ 抵抗素子（定電流源）
ＯＰ２ 演算増幅器（定電流源）
ＣＣ２ 定電流源（定電流源）
Ｔｒ３ バイポーラトランジスタ、電界効果トランジスタ（ミラー効果軽減部）
Ｖ_Ｂ 直流電源（ミラー効果軽減部）
Ｔｒ４ バイポーラトランジスタ、電界効果トランジスタ（バッファ部）
Ｒ_Ｅ 抵抗素子（バッファ部）
Ｒ_Ｄ 抵抗素子（バッファ部）
ＯＰ３ 演算増幅器（バッファ部）
Ｒ_ａ 抵抗素子（バッファ部）
Ｒ_ｂ 抵抗素子（バッファ部）
Ｃ_ＡＣ 静電容量素子（交流帰還部）
Ｒ_３ 抵抗素子（交流帰還部）
Ｒ_４ 抵抗素子（交流帰還部）
ＯＰ４ 演算増幅器（交流帰還部）
Ｍ 被測定部
Ｓ 試料

Claims (11)

1. 電荷量を示す信号を入力する信号入力部、
   定電流源とディスクリート増幅素子を有する増幅部、
   前記増幅部を通じて、前記信号入力部に生じる信号に応じた信号を出力する信号出力部、
   前記信号出力部が出力する信号に応じた交流信号成分を前記信号入力部側に帰還させる交流帰還部、
   前記信号出力部の出力する信号に応じた直流信号成分を前記信号入力部側に帰還させる直流帰還部、
   を備え、
   前記ディスクリート増幅素子が持つ利得の温度依存性を相殺するために、前記定電流源の定電流特性に温度依存性を持たせる構成を備え、
   当該構成は、抵抗素子、演算増幅器、トランジスタ素子、定電流部、および、温度係数抵抗素子により実現され、
   ここで、前記抵抗素子の一端および前記温度係数抵抗素子の一端は、動作電圧のラインに接続され、前記抵抗素子の他端は前記演算増幅器の負側入力端子と前記トランジスタ素子のエミッタ端子に接続され、前記温度係数抵抗素子の他端は前記演算増幅器の正側入力端子に接続され、前記演算増幅器の正側入力端子には前記定電流部の一端が接続され、前記定電流部の他端は接地され、前記演算増幅器の出力端子は前記トランジスタ素子のベースに接続され、前記トランジスタ素子のコレクタ端子は前記ディスクリート増幅素子のドレイン端子に接続され、前記定電流部は第２の定電流源又は前記温度係数抵抗素子よりも十分に大きな抵抗値を有する第２の抵抗素子である、
   ことを特徴とする電荷増幅回路。
2. 前記ディスクリート増幅素子は、電界効果トランジスタであることを特徴とする請求項１に記載の電荷増幅回路。
3. 前記ディスクリート増幅素子のミラー効果を軽減するためのミラー効果軽減部を、前記増幅部に設けたことを特徴とする請求項１または２に記載の電荷増幅回路。
4. 前記ミラー効果軽減部が、ベース接地回路またはゲート接地回路で構成されることを特徴とする請求項３記載の電荷増幅回路。
5. 前記定電流源からの電圧信号を、前記定電流源の出力インピーダンスよりも低いインピーダンスの電圧信号として出力するバッファ部を、前記増幅部に設けたことを特徴とする請求項１～４の何れか一つに記載の電荷増幅回路。
6. 前記バッファ部が、エミッタフォロア回路、ソースフォロア回路、演算増幅器による回路、コンプリメンタリフォロア回路またはバッファアンプＩＣによる回路で構成されることを特徴とする請求項５記載の電荷増幅回路。
7. 前記交流帰還部が、静電容量素子で構成されることを特徴とする請求項１～６の何れか一つに記載の電荷増幅回路。
8. 前記交流帰還部が、静電容量素子と増幅回路、または静電容量素子と抵抗減衰器で構成されることを特徴とする請求項１～６の何れか一つに記載の電荷増幅回路。
9. 請求項１～８までの何れかに記載の電荷増幅回路と、前記電荷増幅回路の前記信号入力部に接続する非接触プローブとにより構成され、
   前記非接触プローブを被測定部に容量結合させると、前記電荷増幅回路の前記信号出力部から前記被測定部に印加されている交流電圧信号の検出結果が出力される構成としたことを特徴とする測定回路。
10. 前記信号出力部に出力される検出結果の大小判定を行うための比較部を、当該信号出力部に有することを特徴とする請求項９に記載の測定回路。
11. 請求項１～８までの何れかに記載の電荷増幅回路と、前記電荷増幅回路の前記信号入力部に接続するカンチレバーとにより構成され、
    前記カンチレバーを振動させながら試料表面に近付けると、前記振動の周波数に同期した交流電流信号の検出結果が出力される構成としたことを特徴とする測定回路。

Images