JP7404106B2 - 表示装置及び液晶表示装置 - Google Patents

Description

本発明は、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）デバイス等に使用可能な、液晶表示装置等の超高精細表示装置に関する。

ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）デバイス等に使用される液晶表示装置は、１３００ｐｐｉ以上の高精細画面が必要とされる。つまり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素セットのピッチは、１９μｍ以下になる。これは、Ｒ、Ｇ、Ｂの画素間の横方向の幅は６．３μｍ程度になることになり、各画素の面積は非常に小さくなる。

一方、映像信号線等と、画素電極との容量カップリングを小さくするために、スイッチングＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と画素電極との間に厚い有機パッシベーション膜が形成される。ＴＦＴと画素との接続のために、有機パッシベーション膜にスルーホールが形成される。画素ピッチが小さくなっても、スルーホールの大きさはそれに比例して小さくすることはできないので、画素内におけるスルーホールの相対的な面積の割合が大きくなる。

液晶表示装置では、バックライトを用いた透過型と、外光反射を利用した反射型とが存在する。また、画素を２つに分けて、１画素内に透過型と反射型を形成した、いわゆる半透過型液晶表示装置が存在する。特許文献１には、このような半透過型液晶表示装置において、反射領域の面積を稼ぐために、有機パッシベーション膜のスルーホール領域を反射型表示領域として使用する構成が記載されている。

特開２００６－９８７５６号公報

画素ピッチが小さくなると、画素の透過率、すなわち、画像形成に寄与する領域が急激に小さくなると同時に、画素容量を確保することが困難になる。また、画素に占めるスルーホールの面積が相対的に大きくなることを抑制するには、スルーホールのテーパを急峻にする必要がある。

そうすると、テーパが急峻で、かつ、深いスルーホールを介して画素電極とＴＦＴの接続を取る必要がある。このようなスルーホール内における画素電極のパターニングは困難である。また、画素ピッチが小さいと、電極間の間隔も小さくなるため、隣どうしの画素電極がつながってしまう危険が生ずる。

本発明の課題は、画素の透過率を確保し、画素容量を確保し、かつ、隣どうしの画素電極間のショート等のパターニング不良を防止した高精細表示装置を実現することである。なお、このような課題は、液晶表示装置に限らず、有機ＥＬ表示装置等の他の表示装置についても同様である。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

（１）基板の上にＴＦＴ（薄膜トランジスタ）が形成され、前記ＴＦＴを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第１画素電極、第１コモン電極、第２画素電極、第２コモン電極が形成された表示装置であって、前記第１画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記ＴＦＴと接続し、前記スルーホールは充填材によって充填され、前記第２画素電極の端部は、前記充填材の上側に存在していることを特徴とする表示装置。

（２）前記第１画素電極と前記第１コモン電極の間に第１絶縁膜が配置して第１容量を形成し、前記第１コモン電極と前記第２画素電極との間には第２絶縁膜が配置して第２容量を形成し、前記第２画素電極と前記第２コモン電極の間に第３絶縁膜が配置して第３容量を形成し、前記第１容量、前記第２容量、前記第３容量は並列に接続されていることを特徴とする（１）に記載の表示装置。

（３）前記充填材の上面は、前記有機パッシベーション膜の上面よりも前記基板側に位置していることを特徴とする（１）に記載の表示装置。

液晶表示装置の平面図である。 液晶表示装置の画素の等価回路である。 実施例１の画素区画を示す平面図である。 実施例１の画素電極とスルーホールの配置を示す平面図である。 比較例による画素の断面図である。 図５の構成を実現するプロセスチャートである。 第１スルーホールのフォトマスクパターンである。 第１画素電極のフォトマスクパターンである。 第１コモン電極のフォトマスクパターンである。 第２スルーホールのフォトマスクパターンである。 第２画素電極のフォトマスクパターンである。 第２コモン電極のフォトマスクパターンである。 図５による画素構成の課題を示す詳細断面図である。 実施例１の構成を示す断面図である。 図１４の構成を実現するプロセスチャートである。 充填材の材料を塗布した状態の断面図である。 第１スルーホール内に充填材を形成した状態の断面図である。 第１スルーホールの外における充填材の残渣を示す断面図である。 第１スルーホールの外における充填材の残渣を除去している状態を示す断面図である。 図１９のレジストのためのフォトマスクパターンである。 ハーフ露光用フォトマスクを使用して露光している状態を示す断面図である。 実施例１の他の形態を示す断面図である。 実施例１の他の形態を示す詳細断面図である。 実施例２において、柱状スペーサを配置した状態を示す断面図である。 柱状スペーサを配置した状態を示す平面図である。 柱状スペーサがずれて形成された場合の平面図である。 柱状スペーサがずれて形成された場合の問題点を示す断面図である。 柱状スペーサの倒れ込みを防止する、柱状スペーサとスルーホールの平面図である。 柱状スペーサの倒れ込みを防止する、他の構成における柱状スペーサとスルーホールの平面図である。 第１スルーホール内に充填材を形成した場合において、柱状スペーサとの関係を示す断面図である。 第１スルーホール内に充填材を形成した場合において、柱状スペーサに対する効果を示す断面図である。

以下に実施例を用いて本発明の内容を詳細に説明する。以下の実施例は、液晶表示装置を例にとって説明するが、本発明は、液晶表示装置に限らず、有機ＥＬ表示装置等の他の表示装置にも適用することが出来る。

図１は、本発明が適用される液晶表示装置の例である。図１は、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）デバイス等に使用される超高精細の液晶表示装置の平面図である。図１において、表示領域１０には、走査線１１が横方向（ｘ方向）に延在して縦方向（ｙ方向）に配列し、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２で囲まれた領域に画素が形成されている。各画素において、ｘ方向の大きさｘ１は６．３μｍ、ｙ方向の大きさｙ１は８．４μｍである。これは、例えば、１３００ｐｐｉに相当する。

図１において、表示領域１０に対してｙ方向上側とｙ方向下側に端子領域２０が形成されている。図１の液晶表示装置は非常にピッチが細かく、したがって、配線の数が多いので、端子領域２０を表示領域１０に対して上下両側に形成している。端子領域２０にはドライバＩＣ３２が搭載され、液晶表示装置に電源や信号を供給するための、フレキシブル配線基板４０が接続している。

図１の表示領域１０において、表示領域１０はｙ方向上側とｙ方向下側に分かれ、各表示領域１０の左右に走査線駆動回路３０が形成されている。したがって、走査線駆動回路３０は、表示領域１０の左右に合計４個形成されている。走査線駆動回路３０はポリシリコンＴＦＴで形成されている。

図２は、各画素の等価回路である。図２において、ＴＦＴのソース電極から映像信号が画素電極に印加され、液晶ＬＣの透過率を制御する。Ｖｃｏｍはコモン電圧である。液晶ＬＣを挟んで蓄積容量Ｃｓが形成されるが、画素の面積が小さくなると、十分な蓄積容量Ｃｓを確保することが難しくなる。実施例１では、後で説明するように、画素電極とコモン電極を２重に形成することによって蓄積容量Ｃｓを確保している。

図３は、各画素と走査線１１及び映像信号線１２の関係を示す平面図である。図３において、走査線１１の幅ｗ１１は２μｍであり、映像信号線１２の幅ｗ１２は２μｍである。ｘ方向の画素の長さｘ１は６．３μｍ、ｙ方向の画素の長さｙ１は８．４μｍである。したがって、画像形成に利用できる透過領域は極めて限られた面積になる。

図４は、画素電極１２２，１２７及びスルーホール１２１，１２６を示す平面図である。本実施例では、蓄積容量を確保するために、画素電極とコモン電極を２重にオーバーラップさせている。つまり、第１画素電極、第２画素電極、第１コモン電極、第２コモン電極が絶縁膜を介して積層している。４個の電極を重ねて平面図にするとわかりにくくなるので、図４は画素電極１２２，１２７のみ記載している。

図４において、カラーフィルタ及び有機パッシベーション膜に形成された第１スルーホール１２１が走査線１１を中心として上側（図４中のＹ方向上側）の画素と下側（図４中のＹ方向下側）の画素にまたがって形成されている。ただし、第１スルーホール１２１は、上側または下側の一方の画素のみに使用されるものである。第１画素電極１２２がスルーホール１２１の大部分を覆うように形成されている。第１画素電極１２２がＴＦＴのソース電極と直接接続している。図４における走査線１１は、走査線１１の中心線、映像信号線１２は映像信号線１２の中心線のみを記載している。

第１容量絶縁膜、第１コモン電極、第２容量絶縁膜を介して第２画素電極１２７が２個の第１スルーホール１２１の端部に重畳するように形成されている。第２画素電極１２７は、第１容量絶縁膜及び第２容量絶縁膜に形成された第２スルーホール１２６を介して第１画素電極１２２と接続している。第２画素電極１２７と第２コモン電極との間で液晶層を通過する電気力線を発生させ、液晶分子を回転させて、画素毎に、液晶の透過率を制御する。

図５は、図１で説明したような、小さな画素を、本実施例を使用せずに構成しようとした場合の比較例を示す断面図である。図６乃至図１２は、図５の構成を実現するためのプロセス及び使用するマスクの例である。しかしながら、図５の構成は、図１３で示すような、製造上の課題を有している。本実施例の構成は、図１４以後で説明するが、その前提として、比較例の製造プロセス及び問題点を、図５乃至図１３を用いて説明する。

図５において、左側は、ポリシリコンＴＦＴが形成された走査線駆動回路３０の一部を示す断面図であり、右側が図４のＡ－Ａ断面に相当する表示領域１０の断面図である。表示領域１０では、酸化物半導体ＴＦＴが形成されている。酸化物半導体ＴＦＴは、リーク電流がポリシリコンＴＦＴに比べて小さいので、スイッチングＴＦＴとして好適である。ポリシリコンＴＦＴのプロセス温度は酸化物半導体ＴＦＴのプロセス温度よりも高いので、ポリシリコンＴＦＴが先に形成される。

図５において、ガラスあるいはポリイミド等の樹脂で形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１は、通常は酸化シリコン（以後ＳｉＯともいう）膜及び窒化シリコン（以後ＳｉＮともいう）膜の積層膜で形成される。下地膜１０１は、ガラス基板あるいは樹脂基板からの不純物が半導体膜１０２、１０７を汚染することを防止するために形成される。

下地膜１０１の上にポリシリコンＴＦＴのためのポリシリコン膜１０２が形成される。ポリシリコン膜１０２はａ－Ｓｉ膜をエキシマレーザでポリシリコンに変換した、いわゆる低温ポリシリコンで形成されている。ポリシリコン膜１０２を覆って第１ゲート絶縁膜１０３が例えばＳｉＮ膜で形成される。ＳｉＮ膜１０３の上に第１ゲート電極１０４が金属または合金で形成される。

ポリシリコンＴＦＴ用の第１ゲート電極１０４が形成された同じ層に、酸化物半導体ＴＦＴのための遮光膜１０５が第１ゲート電極１０４と同じ材料で形成される。また、同じ層の、後で形成される第１スルーホール１２１に対応する部分に、走査線１１が配置している。走査線１１と遮光膜１０５は一体で形成される場合もある。なお、遮光膜１０５は、酸化物半導体ＴＦＴのためのゲート電極として作用させる場合、あるいは、酸化物半導体ＴＦＴのためのシールド電極として作用させる場合がある。配線１１０は、このための配線である。

第１ゲート電極１０４及び遮光膜１０５を覆って第１層間絶縁膜１０６がＳｉＯ膜等で形成される。第１層間絶縁膜１０６が２層で形成される場合は、下層がＳｉＮ膜、上層がＳｉＯ膜となる。第１層間絶縁膜１０６の上に酸化物半導体ＴＦＴのための酸化物半導体膜１０７が形成される。酸化物半導体膜１０７を覆って第２ゲート絶縁膜１０８がＳｉＯ膜で形成される。第２ゲート絶縁膜１０８の上に第２ゲート電極１０９が形成される。第２ゲート電極１０９を覆って第２層間絶縁膜１１１がＳｉＯ膜で形成され、その上に第３層間絶縁膜１１２がＳｉＮ膜で形成される。第２層間絶縁膜１１１の厚さは、例えば１００ｎｍ、第３層間絶縁膜１１２の厚さは、例えば２００ｎｍである。

第３層間絶縁膜１１２を覆って第１無機パッシベーション膜１１７がＳｉＯ膜によって３００ｎｍの厚さに、その上に、第２無機パッシベーション膜１１８がＳｉＮ膜によって１００ｎｍの厚さに形成される。このように、酸化物半導体膜１０７を覆って４層の無機絶縁膜で保護するのは、後で形成される、カラーフィルタ１１９及び有機パッシベーション膜１２０からの不純物が酸化物半導体膜１０７を汚染することを防止するためである。

図５において、走査線駆動回路３０におけるポリシリコンＴＦＴのドレイン領域に第１ドレイン電極１１３が、ソース領域に第１ソース電極１１４がスルーホールを介して接続している。表示領域１０における酸化物半導体ＴＦＴのドレイン領域に第２ドレイン電極１１５が、ソース領域に第２ソース電極１１６が接続している。第２ドレイン電極１１５は映像信号線１２と接続し、第２ソース電極１１６は第１スルーホール１２１において第１画素電極１２２と接続している。

第２ドレイン電極１１５は、金属あるいは合金で形成されているが、第２ソース電極１１６はＩＴＯ（Ｉｎｄｉｕｍｕ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜で形成されている。第２ソース電極１１６は、画素における透過領域を延在するので、画素の透過率を低下させないためである。なお、第２ソース電極１１６は、第２ドレイン電極１１５あるいは第１ドレイン電極１１３、第１ソース電極１１４等とは異なり、第１無機パッシベーション膜１１７の上を延在している。第１画素電極１２２との接続を容易にするためである。

図５において、第２無機パッシベーション膜１１８の上にカラーフィルタ１１９が形成されている。通常の液晶表示装置では、カラーフィルタは対向基板２００に形成されるが、本実施例における液晶表示装置は画素ピッチが小さいので、ＴＦＴ基板板１００と対向基板２００の合わせずれによる誤差の影響を無くすためである。

カラーフィルタ１１９の上に有機パッシベーション膜１２０が形成されている。カラーフィルタ１１９の厚さは１．５μｍ乃至２μｍ、有機パッシベーション膜１２０の厚さは２乃至３μｍであるから、カラーフィルタ１１９と有機パッシベーション膜１２０を合わせると４μｍ程度の厚さになる。

カラーフィルタ１１９、有機パッシベーション膜１２０、及び第２無機パッシベーション膜１１８に対して第１スルーホール１２１を形成する。上記の通り、カラーフィルタ１１９と有機パッシベーション膜１２０の厚さの合計が４μｍ程度になるため、第１スルーホール１２１の径を小さくするためには、第１スルーホール１２１の内壁のテーパ角θを９０度近くにする必要がある。具体的には、θは７０度乃至９０度、より好ましくは８０度乃至９０度である。このように、急峻で深いスルーホール１２１内におけるパターニングは難しい。なお、このテーパ角θは、カラーフィルタ１１９の膜厚方向の中心部あるいは有機パッシベーション膜１２０の膜厚方向の中心部で測定する。

図５では、蓄積容量を大きくするために、画素電極を１２２，１２７及びコモン電極を１２４、１２９のように２層形成して、重複させている。第１画素電極１２２、第２画素電極１２７、第２コモン電極１２９は透明導電膜であるＩＴＯによって形成されているが、第１コモン電極１２４は、遮光性能も持たせるために、ＩＴＯ膜１２４１とＭｏＷ合金膜１２４２等の金属あるいは合金との積層膜で形成されている。各画素電極１２２、１２７とコモン電極１２４，１２９との間には、ＳｉＮ膜等による容量絶縁膜１２３，１２５，１２６が形成されている。各ＩＴＯの厚さは例えば５０ｎｍ、第１コモン電極１２４を構成する金属電極１２４２の厚さは、例えば５０ｎｍ、各容量絶縁膜１２３，１２５，１２６の厚さは、例えば７０ｎｍである。金属電極１２４２は金属あるいは合金で形成されるが、以後金属電極と称する。

図５において、有機パッシベーション膜１２０の上に第１画素電極１２２が形成され、これを覆って第１容量絶縁膜１２３が形成されている。第１画素電極１２２は第１スルーホール１２１内に延在して、ＴＦＴのソース電極１１６と接続する。第１容量絶縁膜１２３の上に第１コモン電極１２４が形成される。第１コモン電極１２４は、ＩＴＯ膜１２４１とＭｏＷ膜１２４２の積層膜であり、遮光効果を兼ねている。第１コモン電極１２４は第１スルーホール１２１の大部分と、有機パッシベーション膜１２０の大きな領域を覆っている。第１コモン電極１２４の開口部に画素の透過領域が形成される。

第１コモン電極１２４を覆って第２容量絶縁膜１２５が形成される。第２容量絶縁膜１２５の上に第２画素電極１２７が形成される。第２画素電極１２７は、第２容量絶縁膜１２５及び第１容量絶縁膜１２３に形成された第２スルーホール１２６を介して第１画素電極１２２と接続している。

第２画素電極１２７を覆って第３容量絶縁膜１２８が形成されている。第３容量絶縁膜１２８の上に第２コモン電極１２９が形成されている。第２コモン電極１２９はスリット１２９１を有している。第２画素電極１２７に映像信号が印加されると、第２コモン電極１２９との間に液晶層３００を通過する電気力線が発生し、液晶分子３０１を回転させて、画素における光の透過率を制御する。

第２コモン電極１２９を覆って配向膜が形成されているが、図５では省略されている。液晶層３００を挟んでガラスあるいはポリイミド等の樹脂で形成された対向基板２００が配置している。対向基板２００側にも配向膜が形成されているが、図５では省略されている。走査線駆動回路３０側では、液晶層の代わりにシール材１３０が形成されている。シール材１３０によって、ＴＦＴ基板１００と対向基板２００が接着している。

図６は、図５のカラーフィルタ１１９形成以後の、ＴＦＴ基板１００におけるプロセスチャートであり、図７乃至図１２は各フォトリソグラフィプロセスに対応するフォトマスクの形状を示す平面図である。図７乃至図１２において、９個の画素についての、フォトマスクパターンが記載されている。図７乃至図１２において、横方向に走査線１１が延在し、縦方向に映像信号線１２が延在している。走査線１１と映像信号線１２に囲まれた領域が画素である。図７乃至図１２における寸法は、一例である。以後、図６のプロセスチャートと図７乃至図１２を関連づけて説明する。 図６において、第２無機パッシベーション膜の上に、（１）カラーフィルタ１１９を形成し、その上に（２）有機パッシベーション膜１２０を形成する。カラーフィルタ１１９及び有機パッシベーション膜１２０は感光性樹脂を用いるので、フォトレジストを使用せずにパターニングすることが出来る。有機パッシベーション膜１２０には、例えばアクリル樹脂が使用される。次に、（３）第２無機パッシベーション膜１１８、カラーフィルタ１１９、有機パッシベーション膜１２０を貫通して第１スルーホール１２１を形成する。図７は第１スルーホール１２１のパターンである。第１スルーホール１２１は、上下に隣り合う画素にまたがって形成される。以下に示す寸法は、フォトマスクの寸法である。第１スルーホール１２１の寸法は、例えば、横ｘ２が２μｍ、縦ｙ２が３μｍである。画素の縦方向のピッチは８．４μｍ、横方向のピッチは６．３μｍであるから、第１スルーホール１２１の縦方向の間隔ｙ３は５．４μｍ、横方向の間隔ｘ３は４．３μｍである。

図６に戻り、（４）ＩＴＯによって第１画素電極１２２を形成する。第１画素電極１２２の厚さは５０ｎｍである。図８は第１画素電極１２２のフォトマスクパターンである。第１画素電極１２２は第１スルーホール１２１をほぼ覆うように形成され、また、第１スルーホール１２１のｙ方向上側の画素の広い面積を覆うように、矩形に形成される。第１画素電極１２２での横方向の寸法ｘ４は４．３μｍ、横方向の間隔ｘ５は２μｍである。また、縦方向の寸法ｙ４は６．４μｍであり、縦方向の間隔ｙ５は２μｍである。

図６に戻り、（５）第１容量絶縁膜１２３がＳｉＮによって厚さ７０ｎｍで形成される。（６）第１容量絶縁膜１２３の上に第１コモン電極１２４が形成される。第１コモン電極１２４は、厚さ５０ｎｍのＩＴＯ膜１２４１と厚さ５０ｎｍのＭｏＷ膜１２４２の積層膜である。つまり、第１コモン電極１２４は遮光膜となっている。そして、第１コモン電極１２４に形成されたホール部分が光を透過する領域である。

図９は第１コモン電極１２４のフォトマスクパターンである。第１コモン電極１２４は、各画素共通に形成されるが、各画素毎にホールが形成されている。このホールにおいて画像を形成するための光が透過する。第１コモン電極１２４に形成されたホールの横方向の寸法ｘ６は４．３μｍ、横方向の間隔ｘ７は２μｍである。また、ホールの縦方向の寸法ｙ６は４．３μｍ、縦方向の間隔ｙ７は４．１μｍである。

図６に戻り、（７）第１コモン電極１２４を覆って第２容量絶縁膜１２５がＳｉＮによって厚さ５０ｎｍに形成される。その後、第１画素電極１２２と第２画素電極１２７を接続するために、（８）第１容量絶縁膜１２３及び第２容量絶縁膜１２５を貫通して第２スルーホール１２６が形成される。図１０は、第２スルーホール１２６のフォトマスクパターンである。図１０において、第２スルーホール１２６の横方向の寸法ｘ８は１．５μｍ、横方向の間隔ｘ９は４．８μｍである。また、縦方向の寸法ｙ８は１．５μｍ、縦方向の間隔ｙ９は６．９μｍである。

図６に戻り、（９）第２容量絶縁膜１２５及び第２スルーホール１２６を覆って第２画素電極１２７をＩＴＯによって厚さ５０ｎｍに形成する。図１１は、第２画素電極１２７のフォトマスクパターンである。第２画素電極１２７は、画素内に矩形状に形成される。第２画素電極１２７の横方向の寸法ｘ１０は４．３μｍ、横方向の間隔ｘ１１は２μｍである。また、縦方向の寸法ｙ１０は６．４μｍ、縦方向の間隔ｙ１１は２μｍである。

図６に戻り、（１０）第２画素電極１２７を覆って第３容量絶縁膜１２８をＳｉＮによって厚さ７０ｎｍに形成する。その後（１１）第２コモン電極１２９をＩＴＯによって厚さ５０ｎｍに形成する。図１２は第２コモン電極のフォトマスクパターンである。第２コモン電極１２９は各画素共通に形成されている。また、第２コモン電極１２９には、各画素に連続してスリット１２９１が形成されている。

図１２において、第２コモン電極１２９は、幅が広い部分ｙ２０は１０．８μm、幅が狭い部分ｙ１２は２μmである。第２コモン電極１２９の先端部の幅ｘ１２は４．１μmであり、ｘ方向の間隔が最も狭い部分ｘ１３は１．９４μmである。言い換えると、スリット１２９１の幅は１．９４μm乃至２μmである。

第２コモン電極１２９と第２画素電極１２７との間に電位差が発生すると、第２コモン電極１２９からスリット１２９１を介して液晶層３００を通過する電気力線が第２画素電極１２７に向かって発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御する。つまり、画像形成のための液晶の透過率の制御は、第２コモン電極１２９と第２画素電極１２７の間で行われ、第１画素電極１２２及び第１コモン電極１２４は、画素容量の増加のため、あるいは、遮光膜として使用される。

図５に示すような液晶表示装置は、次のような課題を有している。すなわち、有機パッシベーション膜１２０、カラーフィルタ１１９、第２無機パッシベーション膜１１８に形成される第１スルーホール１２１は、深く、かつ急峻である。したがって、第１スルーホール１２１内におけるフォトレジストの制御は難しく、正確なパターニングが困難になる。

特に、隣り合った画素における第２画素電極１２７の端部は、第１スルーホール１２１内において対向して配置している。フォトレジストのパターニングが正確にできないと、上下に隣接する第２画素電極１２７を分離できず、つながったままになるという不良を生じやすい。この状態を図１３に示す。

図１３は、第１スルーホール１２１内の第２画素電極１２７の形状を除いて図５と同じである。図１３において、第２画素電極１２７は第１スルーホール１２１内において分離されず、連続膜となってしまっている。つまり、画素毎の液晶層３００の透過率の制御ができなくなっている。

この現象を無くすために、第２画素電極１２７を第１スルーホール１２１の端部にかからないように、小さく形成することが考えられる。しかし、第２画素電極１２７の面積を小さくすると、液晶の制御領域を小さくすることになり、画素の透過率を減少させる。

図１４は、これを対策した実施例１の構成を示す断面図である。図１４において、第１スルーホール１２１内及び第１スルーホール１２１の上方の構成を除いて図５と同じである。図１４において、第１スルーホール１２１の内部は、有機材料５０によって充填されている。充填材５０は、有機パッシベーション膜１２０と同様、感光性の樹脂が使用される。しかし、充填材５０は全面露光によってパターニングされるので、有機パッシベーション膜１２０よりも光感度が小さい材料を使用することが望ましい。

図１５は図１４の構成を実現するためのプロセスチャートである。図１５が図６と異なる点は、（８）第１容量絶縁膜１２３及び第２容量絶縁膜１２５に対して第２スルーホール１２６を形成した後、（８．５）第１スルーホール１２１内に有機材料による充填材５０を形成することである。その後の工程は図６と同じである。なお、図１５とは異なり、第２スルーホール１２６は、第１スルーホール１２１に充填材５０を形成したあとに形成してもよい。

図１６及び図１７は、第１スルーホール１２１内に充填材５０を形成するプロセスを示す断面図である。図１６において、８０はＴＦＴ回路層であり、カラーフィルタ１１９よりも下層に形成された層の総称である。ＴＦＴ回路層８０の上にカラーフィルタ１１９、有機パッシベーション膜１２０が形成され、第１スルーホール１２１が形成されている。有機パッシベーション膜１２０及びカラーフィルタ１１９の内壁を覆って第１容量絶縁膜１２３が形成されている。図１６において、他の層は省略されている。

図１６において、有機材料５０を塗布し、プリベークを行って有機材料５０を仮焼成する。この状態で有機材料５０を全面露光する。図１６における矢印Ｌは光を表す。露光された部分は現像液に溶けやすくなる。第１スルーホール１２１内の有機材料は充分に露光されないので、現像液には溶けにくい。したがって、現像後は図１７に示すように、第１スルーホール１２１内に充填材５０が残ることになる。その後、ポストベークを行って充填材５０を焼成する。

充填材５０としての有機材料は、有機パッシベーション膜１２０と同様、感光性のアクリル樹脂を用いることが出来るが、充填材５０は、光感度が小さい材料を用いることが望ましい。全面露光をして第１スルーホール１２１内にのみ充填材５０を残すためである。

しかしながら、全面露光を用いる場合図１８に示すように、第１スルーホール１２１内以外にも、充填材５０の残渣５１が残りやすい。これを防止するには、例えば、図１９に示すように、第１スルーホール１２１に有機材料５０を充填後、第１スルーホール１２１を覆ってレジスト６０を形成する。その後、酸素プラズマによるアッシングにより、第１スルーホール１２１部分以外の充填材の残渣５１を除去する。

図２０は、レジスト６０を形成するフォトマスクの例である。図２０のパターンは、図７の第１スルーホール１２１のためのフォトマスクパターンと同じである。図２０における充填材５０用パターン５０のｘ方向の寸法ｘ１４は２μｍ、ｘ方向の間隔ｘ１５は４．３μｍ、ｙ方向の寸法ｙ１４は３μｍ、ｙ方向の間隔ｙ１５は５．４μｍである。

充填材５０の残渣５１を防止する他の方法は、図２１に示すように、ハーフ露光マスク７０を用いて有機材料を露光することである。第１スルーホールに該当する部分にハーフ露光マスク７０を用いることによって、第１スルーホール１２１以外の有機材料５０は、より強く露光されるので、有機材料の残渣５１を防止することが出来る。ハーフ露光用マスクパターンの形状は図２０と同様である。図２１の方法によれば、図１９の方法に比べ、フォトリソグラフィ工程を省略することが出来る。

ところで、第１スルーホール１２１に形成した充填材５０の面は、他の面と完全に面一でなくともよい。図２２に示すように、充填材５０の表面が他の面よりも、例えばｄ１だけ低くとも、第２画素電極１２７のパターニングが正確にできる程度であればよい。図２２に示す段差ｄ１は、図１６に示すような全面露光のための、露光量によって制御することが出来る。すなわち、露光量が大きいほど図２２のｄ１が大きくなる。図２２の方法によれば、フォトリソグラフィプロセスや、ハーフ露光マスク等を用いなくともよいので、コスト的には有利である。

図２３は、図２２の方法を用いた場合の実施例１の構成を示す断面図である。図２３において、第１スルーホール１２１内に形成された充填材５０の上表面部分を除いては図１４と同様である。図２３において、充填材５０の上表面は、他の部分に比べて低くなっている。第２画素電極１２７は第１スルーホール１２１内の充填材５０の上でパターニングされている。

第２画素電極１２７には、段差が生じているが、この段差は第１スルーホール１２１の深さに比べてはるかに小さい。そしてこの段差は第２画素電極１２７が段切れを発生せず、かつ、正確なパターニングが可能な程度に抑えられている。

このように、実施例１の構成を用いることによって、特に、第２画素電極１２７の正確なパターニングが可能になり、高精細な表示装置を、歩留りよく製造することが可能になる。

以上の説明では、いわゆるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｈｃｉｎｇ）方式の液晶表示装置について説明したが、これは例であり、他の方式の液晶表示装置についても適用することが出来る。

液晶表示装置では、液晶３００の層厚、すなわち、ＴＦＴ基板１００と対向基板２００の間隔を一定に保つ必要がある。このために、一般には柱状スペーサ１５０が使用される。通常の液晶表示装置では、柱状スペーサ１５０は対向基板２００に形成される場合が多いが、図１に示すような、超高精細表示装置においては、ＴＦＴ基板１００と対向基板２００の合わせ精度が問題になるので、柱状スペーサ１５０はＴＦＴ基板１００側に形成される。柱状スペーサ１５０は、複数画素の間隔をおいて配置される。

図２４は、柱状スペーサ１５０が配置されている部分の画素の断面図である。図２４において、ＴＦＴ基板１００と対向基板２００との間隔は柱状スペーサ１５０によって維持されている。図２５は柱状スペーサ１５０が配置されている部分の画素の平面図である。図２５において、点線で示す部分は第２画素電極１２７であり、この部分の一部に画素の透過領域が形成される。図２４は図２５のＢ－Ｂ断面に対応する部分である。図２４及び図２５において、柱状スペーサ１５０と第１スルーホール１２１のｘ方向の寸法は同じで、例えば、各々、３．１５μｍである。つまり、柱状スペーサ１５１を配置できるスペースは非常に小さい。

図２６は、製造誤差により、柱状スペーサ１５０の位置がｄ２、例えば、０．５μｍ程度ｘ方向にずれた場合の平面図である。このように柱状スペーサ１５０がわずかにズレただけでも、柱状スペーサ１５０が第１スルーホール１２１内に倒れ込んでしまう。図２７はこの状態を示す断面図である。図２７において、柱状スペーサ１５０が第１スルーホール１２１内に倒れ込んだ結果、柱状スペーサ１５０の高さが低くなり、ＴＦＴ基板１００と対向基板２００の正確な間隔を維持することが出来なくなる。

図２８は柱状スペーサ１５０が第１スルーホール１２１内に倒れ込まないように、第１スルーホール１２１と柱状スペーサ１５０の平面形状を縦長にし、柱状スペーサ１５０の位置ずれに対する裕度を大きくした場合の平面図である。しかし、この場合は、点線で示す第２画素電極１２７の面積が小さくなり、画素の透過率が減少する。

図２９は、第１スルーホール１２１の形状は変化させずに、柱状スペーサ１５０のみ縦長にした場合の平面図である。この場合は、第２画素電極１２７の面積は維持することができるが、柱状スペーサ１５０と第２画素電極１２７との距離が小さいために、柱状スペーサ１５０と第２画素電極１２７との干渉が生じやすい。

図３０は、第１スルーホール１２１に有機材料による充填材５０を形成した場合の断面図である。図３０は、第１スルーホール１２１に充填材５０が形成されている他は図２４と同じである。図３１は、製造誤差によって、柱状スペーサがｘ方向にずれた場合の断面図である。図３１では、第１スルーホール１２１に充填材が形成されているために、柱状スペーサ１５０が倒れ込むことは無い。したがって、ＴＦＴ基板１００と対向基板２００の間隔を所定のとおり維持することが出来る。

このように、第１スルーホール１２１を有機材料５０によって充填することにより、柱状スペーサ１５０の第１スルーホール１２１内への倒れ込みを防止することが出来、ＴＦＴ基板１００と対向基板２００の間隔を正確に維持することが出来る。したがって、所定の液晶層厚を維持することが出来る。

１０…表示領域、 １１…走査線、 １２…映像信号線、 １５…透過領域、 ２０…端子領域、 ３０…走査線駆動回路、 ３１…選択回路、 ３２…ドライバＩＣ、 ４０…フレキシブル配線基板、 ５０…充填材、 ５１…充填材残渣、 ６０…レジスト、 ７０…ハーフ露光マスク、 ８０…ＴＦＴ回路層、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…ポリシリコン膜、 １０３…第１ゲート絶縁膜、 １０４…第１ゲート電極、 １０５…遮光膜、 １０６…第１層間絶縁膜、 １０７…酸化物半導体膜、 １０８…第２ゲート絶縁膜、 １０９…第２ゲート電極、 １１０…遮光膜用配線、 １１１…第２層間絶縁膜、 １１２…第３層間絶縁膜、 １１３…第１ドレイン電極、 １１４…第１ソース電極、 １１５…第２ドレイン電極、 １１６…第２ソース電極、 １１７…第１無機パッシベーション膜、 １１８…第２無機パッシベーション膜、 １１９…カラーフィルタ、 １２０…有機パッシベーション膜、 １２１…第１スルーホール、 １２２…第１画素電極、 １２３…第１容量絶縁膜、 １２４…第１コモン電極、 １２５…第２容量絶縁膜、 １２６…第２スルーホール、 １２７…第２画素電極、 １２８…第３容量絶縁膜、 １２９…第２コモン電極、 １３０…シール材、 １５０…柱状スペーサ、 ２００…対向基板、 ３００…液晶層、 ３０１…液晶分子、 １２９１…スリット、 １２４１…金属膜、 １２４２…ＩＴＯ膜

Claims (12)

1. 基板の上にＴＦＴ（薄膜トランジスタ）が形成され、前記ＴＦＴを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第１画素電極、第１コモン電極、第２画素電極、第２コモン電極が形成された表示装置であって、
   前記第１画素電極の一部、前記第１コモン電極の一部、前記第２画素電極の一部、および前記第２コモン電極の一部は、互いに離隔し、かつ平面視でこの順に積層し、
   前記第１画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記ＴＦＴと接続し、
   前記スルーホールは充填材によって充填され、前記第２画素電極の端部は、前記充填材の上側に存在していることを特徴とする表示装置。
2. 前記第１画素電極と前記第１コモン電極の間に第１絶縁膜が配置して第１容量を形成し、前記第１コモン電極と前記第２画素電極との間には第２絶縁膜が配置して第２容量を形成し、前記第２画素電極と前記第２コモン電極の間に第３絶縁膜が配置して第３容量を形成し、
   前記第１容量、前記第２容量、前記第３容量は並列に接続されていることを特徴とする請求項１に記載の表示装置。
3. 前記充填材の上面は、前記有機パッシベーション膜の上面よりも前記基板側に位置していることを特徴とする請求項１に記載の表示装置。
4. 前記スルーホールのテーパ角は７０度以上９０度以下であることを特徴とする請求項１に記載の表示装置。
5. 前記スルーホールのテーパ角は８０度以上９０度以下であることを特徴とする請求項１に記載の表示装置。
6. 前記第１画素電極、前記第１コモン電極、前記第２画素電極、前記第２コモン電極はＩＴＯによって形成されていることを特徴とする請求項１に記載の表示装置。
7. 前記第１コモン電極は、ＩＴＯ膜と金属膜の積層構造であることを特徴とする請求項６に記載の表示装置。
8. 第１基板の上にＴＦＴ（薄膜トランジスタ）が形成され、前記ＴＦＴを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第１画素電極、第１コモン電極、第２画素電極、第２コモン電極が形成され、前記第１基板と対向して第２基板が配置し、前記第１基板と前記第２基板の間に液晶が挟持された液晶表示装置であって、
   前記第１画素電極の一部、前記第１コモン電極の一部、前記第２画素電極の一部、および前記第２コモン電極の一部は、互いに離隔し、かつ平面視でこの順に積層し、
   前記第１画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記ＴＦＴと接続し、
   前記スルーホールは充填材によって充填され、前記第２の画素電極の端部は、前記充填材の上側に存在していることを特徴とする液晶表示装置。
9. 前記液晶は、前記第２画素電極と前記第２コモン電極との間の電界によって駆動されることを特徴とする請求項８に記載の液晶表示装置。
10. 前記有機パッシベーション膜と前記第１基板との間にはカラーフィルタが存在し、
    前記スルーホールは、前記カラーフィルタを貫通していることを特徴とする請求項８に記載の液晶表示装置。
11. 第１方向に隣り合う前記スルーホールの間に、前記第１基板と前記第２基板の間隔を維持する柱状スペーサが形成され、
    前記柱状スペーサの前記第１方向の中心と前記隣り合う前記スルーホールの中間とは一致することを特徴とする請求項８に記載の液晶表示装置。
12. 第１方向に隣り合う前記スルーホールの間に、前記第１基板と前記第２基板の間隔を維持する柱状スペーサが形成され、
    前記柱状スペーサの一部は前記充填材の上に存在していることを特徴とする請求項８に記載の液晶表示装置。

Images