JP7387542B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP7387542B2 JP7387542B2 JP2020112522A JP2020112522A JP7387542B2 JP 7387542 B2 JP7387542 B2 JP 7387542B2 JP 2020112522 A JP2020112522 A JP 2020112522A JP 2020112522 A JP2020112522 A JP 2020112522A JP 7387542 B2 JP7387542 B2 JP 7387542B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- terminal
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 190
- 238000012544 monitoring process Methods 0.000 claims description 86
- 238000001514 detection method Methods 0.000 claims description 50
- 238000009499 grossing Methods 0.000 claims description 21
- 230000008033 biological extinction Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
[実施形態1]
[実施形態2]
[実施形態3]
《巻線電圧監視回路の構成及び作用》
《スイッチング制御回路の構成及び作用》
《装置全体の作用》
[他の実施形態又は変形例]
12 スイッチングトランジスタ(N型MOSFET)
14 整流平滑回路
16 制御回路
20 センス抵抗
24 スイッチング制御回路
28 巻線電圧監視回路
28a,28b 巻線電圧監視回路の入力端子
30 出力電圧監視回路
32,34 P型MOSFET
35 バイアス電圧源
36 定電流源
38 抵抗
42 コンパレータ
44 基準電圧源
50 抵抗
52 オン時間制御部
54 オフ時間制御部
60 RSフリップフロップ
86,88,90,92 抵抗
94 コンパレータ
100 電圧レギュレータ
Claims (14)
- 直流の入力電圧が印加される一次巻線と前記一次巻線に磁気的に結合している二次巻線とを有するトランスと、前記一次巻線に直列に接続されているスイッチングトランジスタと、前記二次巻線に接続されている整流平滑回路と、前記スイッチングトランジスタのオン・オフを制御する制御回路とを有するRCC方式の絶縁型スイッチング電源装置であって、
前記制御回路は、
前記一次巻線の両端に接続され、前記スイッチングトランジスタがオフしている時に、前記一次巻線に発生するフライバック電圧の消滅またはその直後の自由振動の極性反転を検出して、その検出したタイミングを示す反転検出信号を出力する巻線電圧監視回路を有し、
前記反転検出信号に基づいて前記スイッチングトランジスタをターンオンさせる、
スイッチング電源装置。 - 前記巻線電圧監視回路は、
その正極側端子が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、一定のバイアス電圧を与えるバイアス電圧源と、
その一方の端子が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、その他方の端子が第3のノードおよび第1の抵抗を介して一次側グランド電位端子に接続され、その制御端子が前記バイアス電圧源の負極側端子に接続されているトランジスタと、
前記第3のノードの電圧を基準電圧と比較してその大小関係を表す二値の論理レベルを出力するコンパレータと、
を有し、前記トランジスタの前記一方の端子の電圧が前記制御端子の電圧に前記トランジスタの閾値電圧を加えた電圧以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項1に記載のスイッチング電源装置。 - 前記第2のノードと前記トランジスタの前記一方の端子との間に第2の抵抗が設けられている、請求項2に記載のスイッチング電源装置。
- 前記巻線電圧監視回路は、
その一方の端子が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、その他方の端子が定電流源を介して一次側グランド電位端子に接続され、その制御端子が前記他方の端子に接続されている第1のトランジスタと、
その一方の端子が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、その他方の端子が第3のノードおよび第1の抵抗を介して前記一次側グランド電位端子に接続され、その制御端子が前記第1のトランジスタの制御端子に接続されている第2のトランジスタと、
前記第3のノードの電圧を基準電圧と比較してその大小関係を表す二値の論理レベルを出力するコンパレータと、
を有し、前記第2のトランジスタの前記一方の端子の電圧が前記制御端子の電圧に前記第2のトランジスタの閾値電圧を加えた電圧以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項1に記載のスイッチング電源装置。 - 前記第2のノードと前記第2のトランジスタの前記一方の端子との間に第2の抵抗が設けられている、請求項4に記載のスイッチング電源装置。
- 前記巻線電圧監視回路は、
一端が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、他端が第3のノードに接続されている第1の抵抗と、
一端が前記第3のノードに接続され、他端が一次側グランド電位端子に接続されている第2の抵抗と、
一端が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、他端が第4のノードに接続されている第3の抵抗と、
一端が前記第4のノードに接続され、他端が前記一次側グランド電位端子に接続されている第4の抵抗と、
前記第3のノードの電圧と前記第4のノードの電圧とを比較してその大小関係を表す二値の論理レベルを出力するコンパレータと、
を有し、前記第4のノードの電圧が前記第3のノードの電圧以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項1に記載のスイッチング電源装置。 - 前記制御回路は、前記スイッチングトランジスタがオンしている時に、前記スイッチングトランジスタを流れる電流を検出する電流監視回路を有し、前記電流監視回路の出力信号に基づいて前記スイッチングトランジスタをターンオフさせる、請求項1~6のいずれか一項に記載のスイッチング電源装置。
- 前記制御回路は、前記整流平滑回路より出力される出力電圧の状態をフィードバックする出力電圧監視回路を有し、前記巻線電圧監視回路の出力信号と前記出力電圧監視回路の出力信号とに基づいて前記スイッチングトランジスタをターンオンさせ、前記電流監視回路の出力信号と前記出力電圧監視回路の出力信号とに基づいて前記スイッチングトランジスタをターンオフさせる、請求項7に記載のスイッチング電源装置。
- 入力電圧が印加される一次巻線と前記一次巻線に磁気的に結合している二次巻線とを有するトランスと、前記一次巻線に直列に接続されているスイッチングトランジスタと、前記二次巻線に接続されている整流平滑回路と、前記スイッチングトランジスタのオン・オフを制御する制御回路とを有するRCC方式の絶縁型スイッチング電源装置であって、
前記制御回路は、
前記スイッチングトランジスタと直列に接続されるセンス抵抗を有し、前記スイッチングトランジスタがオンしている時に、前記スイッチングトランジスタを流れる電流に比例するセンス電圧を出力する電流監視回路と、
前記一次巻線の両端に接続され、前記スイッチングトランジスタがオフしている時に、前記一次巻線で発生するフライバック電圧の消滅またはその直後の自由振動の極性反転を検出して、その検出したタイミングを示す反転検出信号を出力する巻線電圧監視回路と、
前記整流平滑回路より出力される出力電圧を基準値と比較して前記出力電圧の状態をフォトカプラを通じてフィードバックする出力電圧監視回路と、
を有し、前記反転検出信号と前記フォトカプラの出力とに基づいて前記スイッチングトランジスタをターンオンさせ、前記センス電圧と前記フォトカプラの出力とに基づいて前記スイッチングトランジスタをターンオフさせる、
スイッチング電源装置。 - 前記巻線電圧監視回路は、
その正極側端子が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、一定のバイアス電圧を与えるバイアス電圧源と、
その一方の端子が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、その他方の端子が第3のノードおよび第1の抵抗を介して一次側グランド電位端子に接続され、その制御端子が前記バイアス電圧源の負極側端子に接続されているトランジスタと、
前記第3のノードの電圧を基準電圧と比較してその大小関係を表す二値の論理レベルを出力するコンパレータと、
を有し、前記トランジスタの前記一方の端子の電位が前記制御端子の電位に前記トランジスタの閾値電圧を加えた電位以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項9に記載のスイッチング電源装置。 - 前記第2のノードと前記トランジスタの前記一方の端子との間に第2の抵抗が設けられている、請求項10に記載のスイッチング電源装置。
- 前記巻線電圧監視回路は、
その一方の端子が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、その他方の端子が定電流源を介して一次側グランド電位端子に接続され、その制御端子が前記一方の端子に接続されている第1のトランジスタと、
その一方の端子が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、その他方の端子が第3のノードおよび第1の抵抗を介して前記一次側グランド電位端子に接続され、その制御端子が前記第1のトランジスタの制御端子に接続されている第2のトランジスタと、
前記第3のノードの電圧を基準電圧と比較してその大小関係を表す二値の論理レベルを出力するコンパレータと、
を有し、前記第2のトランジスタの前記一方の端子の電圧が前記制御端子の電圧に前記第2のトランジスタの閾値電圧を加えた電圧以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項9に記載のスイッチング電源装置。 - 前記第2のノードと前記第2のトランジスタの前記一方の端子との間に第2の抵抗が設けられている、請求項12に記載のスイッチング電源装置。
- 前記巻線電圧監視回路は、
一端が前記入力電圧を入力する正極側の入力端子と前記一次巻線の一方の端との間の第1のノードに接続され、他端が第3のノードに接続されている第1の抵抗と、
一端が前記第3のノードに接続され、他端が一次側グランド電位端子に接続されている第2の抵抗と、
一端が前記一次巻線の他方の端と前記スイッチングトランジスタとの間の第2のノードに接続され、他端が第4のノードに接続されている第3の抵抗と、
一端が前記第4のノードに接続され、他端が前記一次側グランド電位端子に接続されている第4の抵抗と、
前記第3のノードの電圧と前記第4のノードの電圧とを比較してその大小関係を表す二値の論理レベルを出力するコンパレータと
を有し、前記第4のノードの電圧が前記第3のノードの電圧以下になった時に、前記コンパレータの出力の論理レベルが反転して、その論理レベルの反転エッジが前記反転検出信号となる、
請求項9に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020112522A JP7387542B2 (ja) | 2020-06-30 | 2020-06-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020112522A JP7387542B2 (ja) | 2020-06-30 | 2020-06-30 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022011399A JP2022011399A (ja) | 2022-01-17 |
JP7387542B2 true JP7387542B2 (ja) | 2023-11-28 |
Family
ID=80148149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020112522A Active JP7387542B2 (ja) | 2020-06-30 | 2020-06-30 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7387542B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003524359A (ja) | 1999-05-26 | 2003-08-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 入力電圧を出力電圧に変換する変換器 |
US20050185425A1 (en) | 2004-02-20 | 2005-08-25 | Skynet Electronic Co., Ltd. | Flyback converter for performing a zero volatage switch in boundary mode |
JP2018110507A (ja) | 2017-01-04 | 2018-07-12 | 新日本無線株式会社 | スイッチング電源装置 |
-
2020
- 2020-06-30 JP JP2020112522A patent/JP7387542B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003524359A (ja) | 1999-05-26 | 2003-08-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 入力電圧を出力電圧に変換する変換器 |
US20050185425A1 (en) | 2004-02-20 | 2005-08-25 | Skynet Electronic Co., Ltd. | Flyback converter for performing a zero volatage switch in boundary mode |
JP2018110507A (ja) | 2017-01-04 | 2018-07-12 | 新日本無線株式会社 | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022011399A (ja) | 2022-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893626B2 (en) | Switching mode power supply with selectable constant-voltage constant-current control | |
TWI460972B (zh) | 開關電源及其空載控制電路和空載檢測電路 | |
JP5115317B2 (ja) | スイッチング電源装置 | |
EP1215808B1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
US8295062B2 (en) | Switching power supply apparatus and semiconductor device | |
JP6424644B2 (ja) | 電源制御用半導体装置 | |
JP7212261B2 (ja) | スイッチング電源装置 | |
JP2004282962A (ja) | スイッチング電源回路の定電圧出力制御方法と定電圧出力制御装置 | |
KR101727290B1 (ko) | 컨버터 및 그 구동 방법 | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP6531424B2 (ja) | 電源制御用半導体装置 | |
KR20170118068A (ko) | 전원 제어용 반도체 장치 | |
JP2020141534A (ja) | スイッチング電源装置 | |
CN112152432A (zh) | 用于驱动电力转换器中的电子开关的方法及控制电路 | |
TWI672894B (zh) | 電源控制器與相關之控制方法 | |
JP5857702B2 (ja) | スイッチング電源装置 | |
CN110401347B (zh) | 直流电源装置 | |
JP2019080433A (ja) | 同期整流回路及びスイッチング電源装置 | |
JP7387542B2 (ja) | スイッチング電源装置 | |
US20130100712A1 (en) | Power source device and image forming apparatus | |
US10622901B2 (en) | Low loss IC self supply | |
US7154762B2 (en) | Power source apparatus | |
JP2023058933A (ja) | 電源回路 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP2004040901A (ja) | 絶縁型電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7387542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |