JP7382872B2 - 半導体パッケージ用ステム、半導体パッケージ - Google Patents

半導体パッケージ用ステム、半導体パッケージ Download PDF

Info

Publication number
JP7382872B2
JP7382872B2 JP2020052653A JP2020052653A JP7382872B2 JP 7382872 B2 JP7382872 B2 JP 7382872B2 JP 2020052653 A JP2020052653 A JP 2020052653A JP 2020052653 A JP2020052653 A JP 2020052653A JP 7382872 B2 JP7382872 B2 JP 7382872B2
Authority
JP
Japan
Prior art keywords
substrate
metal block
semiconductor package
lead
eyelet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052653A
Other languages
English (en)
Other versions
JP2021153101A (ja
Inventor
康之 木村
巧 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020052653A priority Critical patent/JP7382872B2/ja
Priority to KR1020210035665A priority patent/KR20210119318A/ko
Priority to US17/206,275 priority patent/US11955403B2/en
Priority to TW110110188A priority patent/TW202205569A/zh
Priority to CN202110305021.4A priority patent/CN113451878A/zh
Publication of JP2021153101A publication Critical patent/JP2021153101A/ja
Application granted granted Critical
Publication of JP7382872B2 publication Critical patent/JP7382872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/645—Heat extraction or cooling elements the elements being electrically controlled, e.g. Peltier elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ用ステム、及び半導体パッケージに関する。
発光素子には様々な種類が存在するが、例えば、電界吸収型変調器集積レーザ（EML：Electro-absorption Modulator integrated with DFB Laser）や直接変調レーザ（DML：Directly Modulated Laser）が知られている。これらの発光素子は、例えば、光通信に使用される。
これらの発光素子では、発振波長を安定化させるために、温調器であるペルチェ素子がパッケージ内に搭載される場合がある。この場合、ペルチェ素子を搭載したことでパッケージ内の伝送線路長が長くなるため、伝送損失を考慮した中継基板や、それを保持するための金属ブロックが必要となり、それらはアイレット上に配置される。
特開２０１１－１０８９３９号公報
中継基板を保持するための金属ブロックは、アイレットと別体で作製し、ろう材等によりアイレットと接合することも考えられるが、プレス加工等によりアイレットと一体成型することが生産性向上等の観点から好ましい。しかしながら、上記の金属ブロックはアイレット上に突起するため、金属ブロックの形状によってはプレス加工等によりアイレットと一体成型することが困難である。
本発明は、上記の点に鑑みてなされたものであり、アイレットと一体成型が可能な形状の金属ブロックを有する半導体パッケージ用ステムの提供を課題とする。
本半導体パッケージ用ステムは、アイレットと、前記アイレットと一体成型され、前記アイレットの上面に突起する、前記アイレットの上面の法線方向から視て略Ｕ字型の第１金属ブロックと、前記アイレットを上面側から下面側に貫通する第１貫通孔内に封着された第１リードと、前記第１リードと電気的に接続された第１信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第１端面に固定された第１基板と、前記アイレットを上面側から下面側に貫通する第２貫通孔内に封着された第２リードと、前記第２リードと電気的に接続された第２信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第２端面に固定された第２基板と、を有し、前記第１基板の前記裏面の一部である第１部分及び前記第２基板の前記裏面の一部である第２部分が前記第１金属ブロックから露出し、前記第１基板の前記第１部分及び前記第２基板の前記第２部分に接地パターンが形成されている。
開示の技術によれば、アイレットと一体成型が可能な形状の金属ブロックを有する半導体パッケージ用ステムを提供できる。
第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その１）である。 第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その２）である。 第１実施形態に係る半導体パッケージ用ステムを例示する平面図である。 第１実施形態に係る半導体パッケージを例示する斜視図（その１）である。 第１実施形態に係る半導体パッケージを例示する斜視図（その２）である。 第１実施形態に係る半導体パッケージを例示する平面図である。 比較例に係る半導体パッケージ用ステムを例示する斜視図である。 第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する斜視図である。 第１実施形態の変形例１に係る半導体パッケージを例示する斜視図である。 第１実施形態の変形例１に係る半導体パッケージを例示する平面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
図１は、第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その１）であり、半導体パッケージ用ステムを第１基板及び第２基板の表面側から視た図である。図２は、第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その２）であり、半導体パッケージ用ステムを第１基板及び第２基板の裏面側から視た図である。図３は、第１実施形態に係る半導体パッケージ用ステムを例示する平面図である。
図１～図３を参照すると、第１実施形態に係る半導体パッケージ用ステム１は、アイレット１０と、第１金属ブロック２１と、第１基板３１と、第２基板３２と、第１リード４１と、第２リード４２と、第３リード４３と、第４リード４４と、第５リード４５と、第６リード４６と、封止部５０とを有する。半導体パッケージ用ステム１は、例えば、直接変調レーザ（DML）用のステムとして用いることができる。
アイレット１０は、円板状の部材である。アイレット１０の直径は、特に制限がなく、目的に応じて適宜決定できるが、例えば、φ３．８ｍｍやφ５．６ｍｍ等である。アイレット１０の厚さは、特に制限がなく、目的に応じて適宜決定できるが、例えば、１．０～１．５ｍｍ程度である。アイレット１０は、例えば、鉄等のプレス成型が可能な金属材料から形成できる。
なお、本願において、円板状とは、平面形状が略円形で所定の厚さを有するものを指す。直径に対する厚さの大小は問わない。又、部分的に凹部や凸部、貫通孔等が形成されているものも含むものとする。又、本願において、平面視とは対象物をアイレット１０の上面１０ａの法線方向から視ることを指し、平面形状とは対象物をアイレット１０の上面１０ａの法線方向から視た形状を指すものとする。
アイレット１０の外縁部に、平面視において、外周側から中心側に窪んだ形状の１つ以上の切り欠き部が形成されてもよい。切り欠き部は、例えば、平面形状が略三角状や略四角状の窪みである。切り欠き部は、例えば、半導体パッケージ用ステム１に半導体素子を搭載する際の素子搭載面の位置出し等に用いることができる。又、切り欠き部は、例えば、半導体パッケージ用ステム１の回転方向の位置出し等に用いることができる。
第１金属ブロック２１は、アイレット１０と一体成型され、アイレット１０の上面１０ａに突起する部材である。第１金属ブロック２１は、例えば、鉄等の金属材料を用い、冷間鍛造プレス等によりアイレット１０と一体成型できる。第１金属ブロック２１は、所定間隔で並置された側壁部２１１及び２１２と、側壁部２１１及び２１２の同一側の端部同士を連結する連結部２１３とを有する。側壁部２１１及び２１２と連結部２１３で、第１リード４１及び第２リード４２側からアイレット１０の外周方向に窪む凹部２１４を形成している。
すなわち、第１金属ブロック２１は、アイレット１０の上面１０ａの法線方向から視て略Ｕ字型である。ここで、略Ｕ字型とは、所定間隔で並置された２つの側壁部と、各々の側壁部の同一側の端部同士を連結する連結部とを有し、各々の側壁部と連結部で所定の部材を３方向から囲むことが可能な凹部を形成する構造であればよく、細部の形状は問わない。
例えば、凹部２１４は、平面視で矩形状であってもよいし、平面視で半円形状であってもよいし、平面視で半楕円形状であってもよい。又、各々の側壁部と連結部の長さや幅に特定の関係は必要としない。又、各々の側壁部と連結部の幅は、アイレット１０の上面１０ａからの高さが変わっても略一定であるが、厳密に一定でなくてもよい。
第１金属ブロック２１の第１リード４１側を向く第１端面は、第１基板３１を固定するための基板固定面２１ａである。第１金属ブロック２１の第２リード４２側を向く第２端面は、第２基板３２を固定するための基板固定面２１ｂである。基板固定面２１ａ及び２１ｂは、例えば、アイレット１０の上面１０ａに対して略垂直になるように設けられている。基板固定面２１ａと基板固定面２１ｂは同一側を向いており、例えば、同一平面上に位置している。
なお、基板固定面２１ａ及び２１ｂには基板を固定できる程度の平面性が要求されるが、第１金属ブロック２１の凹部２１４の内壁面には基板等は固定されないため、第１金属ブロック２１の凹部２１４の内壁面は凹凸等がある粗れた面であっても構わない。
第１基板３１は、基板固定面２１ａに固定されている。第１基板３１の表面（第１リード４１側を向く面）には、信号パターン３１Ｓ及び接地パターン３１Ｇが設けられている。第１基板３１の裏面（第１金属ブロック２１側を向く面）には、接地パターン３１Ｇがベタ状に設けられている。第１基板３１の表面の接地パターン３１Ｇと裏面の接地パターン３１Ｇは、第１基板３１を貫通するスルーホールを介して電気的に接続されている。
第２基板３２は、基板固定面２１ｂに固定されている。第２基板３２の表面（第２リード４２側を向く面）には、信号パターン３２Ｓ及び接地パターン３２Ｇが設けられている。第２基板３２の裏面（第１金属ブロック２１側を向く面）には、接地パターン３２Ｇがベタ状に設けられている。第２基板３２の表面の接地パターン３２Ｇと裏面の接地パターン３２Ｇは、第２基板３２を貫通するスルーホールを介して電気的に接続されている。
第１基板３１の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２１ａに固定され、第２基板３２の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２１ｂに固定されている。これにより、第１基板３１の裏面の接地パターン３１Ｇ、及び第２基板３２の裏面の接地パターン３２Ｇは第１金属ブロック２１と導通し、第１金属ブロック２１はＧＮＤ電位（基準電位）となる。
アイレット１０の上面１０ａを基準として、第１金属ブロック２１の高さは第１基板３１及び第２基板３２の高さと略同一である。アイレット１０の上面１０ａを基準とした第１金属ブロック２１、第１基板３１、及び第２基板３２の高さは、例えば、２ｍｍである。
第１基板３１及び第２基板３２は、例えば、アルミナ製や窒化アルミニウム製である。信号パターン３１Ｓ及び３２Ｓ並びに接地パターン３１Ｇ及び３２Ｇは、例えば、タングステンやチタン、金等から形成できる。信号パターン３１Ｓ及び３２Ｓ並びに接地パターン３１Ｇ及び３２Ｇの表面に、金めっき等が形成されてもよい。
第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、アイレット１０を上面１０ａ側から下面１０ｂ側に貫通する貫通孔内に、長手方向をアイレット１０の厚さ方向に向けて封着されている。すなわち、第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、各貫通孔内において周囲を封止部５０に封止されている。
第１リード４１、第２リード４２の一部は、アイレット１０の上面１０ａから上側に突出している。突出量は、例えば、０～０．３ｍｍ程度である。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の一部は、アイレット１０の上面１０ａから上側に突出している。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６のアイレット１０の上面１０ａからの突出量は、例えば、０～２ｍｍ程度である。
又、第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の一部は、アイレット１０の下面１０ｂから下側に突出している。第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６のアイレット１０の下面１０ｂからの突出量は、例えば、６～１０ｍｍ程度である。
第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、例えば、鉄ニッケル合金やコバール等の金属から構成されており、封止部５０は、例えば、ガラス材等の絶縁材料から構成されている。第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の表面に、金めっき等が形成されてもよい。
第１リード４１のアイレット１０の上面１０ａから上側に突出している部分は、ろう材（例えば、金錫合金）等により、第１基板３１の信号パターン３１Ｓと電気的に接続されている。又、第２リード４２のアイレット１０の上面１０ａから上側に突出している部分は、ろう材（例えば、金錫合金）等により、第２基板３２の信号パターン３２Ｓと電気的に接続されている。
第１リード４１及び第２リード４２は、信号パターン３１Ｓ及び３２Ｓを介して半導体パッケージ用ステム１に搭載される発光素子と電気的に接続される差動信号が通る経路となる。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、例えば、ＧＮＤや、半導体パッケージ用ステム１に搭載されるペルチェ素子と電気的に接続される信号や、半導体パッケージ用ステム１に搭載される温度センサと電気的に接続される信号が通る経路となる。なお、リードの本数は限定されず、必要に応じて増減してよい。
図４は、第１実施形態に係る半導体パッケージを例示する斜視図（その１）であり、半導体パッケージを第１基板及び第２基板の表面側から視た図である。図５は、第１実施形態に係る半導体パッケージを例示する斜視図（その２）であり、半導体パッケージを第１基板及び第２基板の裏面側から視た図である。図６は、第１実施形態に係る半導体パッケージを例示する平面図である。なお、図４では、便宜上、キャップ１００を透明に図示しており、図５及び図６ではキャップ１００及び透明部材１１０の図示を省略している。
図４～図６を参照すると、第１実施形態に係る半導体パッケージ２は、半導体パッケージ用ステム１（図１～図３参照）と、第２金属ブロック２２と、第３基板３３と、発光素子６０と、ペルチェ素子７０と、キャップ１００と、透明部材１１０とを有する。
図４に示すように、半導体パッケージ２において、半導体パッケージ用ステム１には、発光素子６０の出射光Ｌを取り出すためのレンズや窓等である透明部材１１０と一体になったキャップ１００が抵抗溶接等により固定されている。キャップ１００は、例えば、ステンレス鋼等の金属から形成され、内側に半導体パッケージ用ステム１の発光素子６０等の主要部品を気密封止している。
ペルチェ素子７０は、アイレット１０の上面１０ａに配置されている。ペルチェ素子７０の一部は、凹部２１４と接しないように凹部２１４内に入り込んでおり、ペルチェ素子７０の他部は凹部２１４内から第４リード４４及び第５リード４５側に突出している。
第２金属ブロック２２は、略Ｌ字状の部材であり、ペルチェ素子７０上に固定されている。第２金属ブロック２２の一部（高さの高い部分）は凹部２１４と接しないように凹部２１４に入り込んでおり、第２金属ブロック２２の他部（高さの低い部分）は凹部２１４内から第４リード４４及び第５リード４５側に突出している。つまり、第２金属ブロック２２は、第１金属ブロック２１と離間して配置されている。
第２金属ブロック２２の第４リード４４及び第５リード４５側を向く側面は、第３基板３３を固定するための基板固定面２２ａである。基板固定面２２ａは、例えば、アイレット１０の上面１０ａに対して略垂直になるように設けられている。基板固定面２２ａは、基板固定面２１ａ及び２１ｂと同一側を向いており、例えば、基板固定面２２ａと基板固定面２１ａ及び２１ｂとは同一平面上に位置している。
第２金属ブロック２２は、例えば、ステンレス鋼等の金属材料から形成できる。第２金属ブロック２２は、例えば、熱伝導性の接着剤等により、ペルチェ素子７０上に固定されている。第２金属ブロック２２は、例えば、略Ｌ字状であるが、任意の形状としてよい。
第３基板３３は、基板固定面２２ａに固定されている。第３基板３３の表面（第４リード４４及び第５リード４５側を向く面）には、信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇが設けられている。第３基板３３の裏面（第２金属ブロック２２側を向く面）には、接地パターン３３Ｇがベタ状に設けられている。第３基板３３の表面の接地パターン３３Ｇと裏面の接地パターン３３Ｇは、第３基板３３の側面を介して電気的に接続されている。
第３基板３３は、例えば、窒化アルミニウム製である。信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇは、例えば、タングステンやチタン、金等から形成できる。信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇの表面に、金めっき等が形成されてもよい。
第３基板３３の表面側において、信号パターン３３Ｓ１は、線状部材８０を介して、信号パターン３１Ｓと電気的に接続されている。又、第３基板３３の表面側において、信号パターン３３Ｓ２は、線状部材８０を介して、信号パターン３２Ｓと電気的に接続されている。又、第３基板３３の表面側において、接地パターン３３Ｇは、線状部材８０を介して、接地パターン３１Ｇ及び３２Ｇと電気的に接続されている。各々を接続する線状部材８０の本数は、１本以上の任意の数とすることができる。線状部材８０としては、例えば、ボンディングワイヤが挙げられるが、線状の部材であれば特に限定されない。線状部材８０の他の例としては、リボンが挙げられる。又、金属線等をはんだを用いて接合してもよい。
信号パターン３３Ｓ１及び３３Ｓ２は、第３基板３３の表面に実装された発光素子６０の端子と電気的に接続されている。発光素子６０を駆動する差動方式の駆動回路に対応するため、駆動信号の入力ラインは信号パターン３３Ｓ１及び３３Ｓ２の２系統が必要となる。信号パターン３３Ｓ１及び３３Ｓ２の一方に正相信号が入力され、他方に正相信号を反転した逆相信号が入力される。なお、発光素子６０は、例えば、波長が１３１０ｎｍ等の半導体レーザチップである。
第３基板３３の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２２ａに固定されている。これにより、第３基板３３の裏面の接地パターン３３Ｇは第２金属ブロック２２と導通し、第２金属ブロック２２はＧＮＤ電位（基準電位）となる。
図７は、比較例に係る半導体パッケージ用ステムを例示する斜視図である。図７を参照すると、比較例に係る半導体パッケージ用ステム１Ｘは、第１金属ブロック２１が金属ブロック２１Ｘと金属ブロック２１Ｙに分離した点が、半導体パッケージ用ステム１（図１～図３等参照）と相違する。
アイレット１０と金属ブロック２１Ｘ及び２１Ｙとを一体でプレス成型するためには、金属ブロック２１Ｘ及び２１Ｙの個々に対して金属素材の金型への流入量を調整する必要がある。しかし、金属素材の金型への流入量の調整は、プレス速度が速いこと、すなわち金属素材の塑性変形速度が高速であることにより、不可能に近い。例えば、金属ブロック２１Ｘ及び２１Ｙの一方への金属素材の充填を満足させようとすると、金属ブロック２１Ｘ及び２１Ｙの他方は金属素材の充填不足、もしくは充填過多となり、過多の場合は金型を破損させることになる。
このように、アイレット１０上に互いに離間して突起する２つの金属ブロック２１Ｘ及び２１Ｙを、アイレット１０と一体でプレス成型することは極めて困難である。
これに対して、半導体パッケージ用ステム１では、第１基板３１と第２基板３２を１つの第１金属ブロック２１の基板固定面２１ａ及び２２ａに固定する。すなわち、アイレット１０と一体でプレス成型する金属ブロックは第１金属ブロック２１だけであるから、上記のような金属素材の金型への流入量の調整の必要性はなく、第１金属ブロック２１はアイレット１０と一体でプレス成型可能な形状である。その結果、半導体パッケージ用ステム１を安価で供給できる。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、第１実施形態とは構造の異なる半導体パッケージ用ステムの例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図８は、第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する斜視図であり、半導体パッケージ用ステムを第１基板及び第２基板の裏面側から視た図である。
図８を参照すると、第１実施形態の変形例１に係る半導体パッケージ用ステム１Ａは、第１金属ブロック２１が第１金属ブロック２１Ｍに置換された点が、半導体パッケージ用ステム１（図１～図３等参照）と相違する。
アイレット１０の上面１０ａを基準として、第１金属ブロック２１Ｍの高さは第１金属ブロック２１の高さよりも低い。すなわち、アイレット１０の上面１０ａを基準として、第１金属ブロック２１Ｍの高さは第１基板３１及び第２基板３２の高さよりも低い。そのため、第１基板３１の裏面の接地パターン３１Ｇの少なくとも一部及び第２基板３２の裏面の接地パターン３２Ｇの少なくとも一部は、第１金属ブロック２１Ｍから露出しており、露出部分に後からワイヤボンディング等を行うことが可能となっている。
なお、アイレット１０の上面１０ａを基準とした第１金属ブロック２１Ｍの高さは、第１基板３１及び第２基板３２の取り付けの容易さを考えると、第１基板３１及び第２基板３２の高さの１／２以上であることが好ましい。例えば、アイレット１０の上面１０ａを基準とした第１基板３１及び第２基板３２の高さが２ｍｍである場合、第１金属ブロック２１Ｍの高さを１ｍｍ以上とすることが好ましい。
このように、半導体パッケージ用ステム１Ａの第１金属ブロック２１Ｍは、半導体パッケージ用ステム１の第１金属ブロック２１に比べてアイレット１０の上面１０ａを基準とした高さが低いため、アイレット１０と一体でプレス成型することが一層容易である。
図９は、第１実施形態の変形例１に係る半導体パッケージを例示する斜視図であり、半導体パッケージを第１基板及び第２基板の裏面側から視た図である。図１０は、第１実施形態の変形例１に係る半導体パッケージを例示する平面図である。なお、図９及び図１０では、図４と同様のキャップ１００及び透明部材１１０が存在するが、図示を省略している。
図９及び図１０を参照すると、第１実施形態の変形例１に係る半導体パッケージ２Ａは、第１金属ブロック２１が第１金属ブロック２１Ｍに置換され、第２金属ブロック２２が第２金属ブロック２２Ｍに置換された点が、半導体パッケージ２（図４～図６等参照）と相違する。
第２金属ブロック２２Ｍは、第２金属ブロック２２とは異なり、基板固定面２２ａの幅が第３基板３３の幅よりも狭く形成されており、第３基板３３は、裏面の両側（第１基板３１側及び第２基板３２側）が第２金属ブロック２２Ｍの両側にはみ出るように基板固定面２２ａに固定されている。そのため、第３基板３３の裏面の接地パターン３３Ｇの少なくとも一部は、第２金属ブロック２２Ｍの第１基板３１側及び第２基板３２側から露出している。
第２金属ブロック２２Ｍの第１基板３１側から露出する第３基板３３の裏面に形成された接地パターン３３Ｇと、第１金属ブロック２１Ｍから露出する第１基板３１の裏面に形成された接地パターン３１Ｇとは、線状部材８０を介して電気的に接続されている。第３基板３３及び第１基板３１の裏面側で接地パターン３３Ｇと接地パターン３１Ｇとを接続する線状部材８０の本数は、１本以上の任意の数とすることができるが、ＧＮＤ電位の安定性の観点から２本以上であることが好ましい。
但し、第３基板３３及び第１基板３１の裏面側で接地パターン３３Ｇと接地パターン３１Ｇとを接続する線状部材８０の本数は、１０本以下であることが好ましい。ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第１基板３１及び第３基板３３を経由して発光素子６０に帰還することを防止するためである。
第２金属ブロック２２Ｍの第２基板３２側から露出する第３基板３３の裏面に形成された接地パターン３３Ｇと、第１金属ブロック２１Ｍから露出する第２基板３２の裏面に形成された接地パターン３２Ｇとは、線状部材８０を介して電気的に接続されている。第３基板３３及び第２基板３２の裏面側で接地パターン３３Ｇと接地パターン３２Ｇとを接続する線状部材８０の本数は、１本以上の任意の数とすることができるが、ＧＮＤ電位の安定性の観点から２本以上であることが好ましい。
但し、第３基板３３及び第２基板３２の裏面側で接地パターン３３Ｇと接地パターン３２Ｇとを接続する線状部材８０の本数は、１０本以下であることが好ましい。ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第２基板３２及び第３基板３３を経由して発光素子６０に帰還することを防止するためである。
このように、半導体パッケージ２Ａでは、第１基板３１の裏面の接地パターン３１Ｇの少なくとも一部、及び第２基板３２の裏面の接地パターン３２Ｇの少なくとも一部を第１金属ブロック２１Ｍから露出させている。又、第３基板３３の裏面の接地パターン３３Ｇの少なくとも一部を第２金属ブロック２２Ｍの第１基板３１側及び第２基板３２側から露出させている。
そして、第１金属ブロック２１Ｍから露出する第１基板３１の裏面の接地パターン３１Ｇと、第２金属ブロック２２Ｍの第１基板３１側から露出する第３基板３３の裏面の接地パターン３３Ｇとを線状部材８０を介して電気的に接続している。又、第１金属ブロック２１Ｍから露出する第２基板３２の裏面の接地パターン３２Ｇと、第２金属ブロック２２Ｍの第２基板３２側から露出する第３基板３３の裏面の接地パターン３３Ｇとを線状部材８０を介して電気的に接続している。
つまり、従来のように金属ブロックの裏面側同士を線状部材で電気的に接続するのではなく、第１基板３１の裏面の接地パターン３１Ｇ及び第２基板３２の裏面の接地パターン３２Ｇと第３基板３３の裏面の接地パターン３３Ｇとを線状部材で電気的に接続している。これにより、異なる基板の接地パターン同士を金属ブロックを介在させることなく最短で接続できるため、電気特性の更なる改善が可能となる。
又、第１基板３１の裏面の接地パターン３１Ｇと第３基板３３の裏面の接地パターン３３Ｇとの接続は、例えば、直径２５μｍのボンディングワイヤ１本でも電気特性の改善効果が得られる。同様に、第２基板３２の裏面の接地パターン３２Ｇと第３基板３３の裏面の接地パターン３３Ｇとの接続は、例えば、直径２５μｍのボンディングワイヤ１本でも電気特性の改善効果が得られる。
そのため、各基板の裏面側に追加する金属線の本数をむやみに増やす必要がなく、各基板の裏面側に追加する線状部材を介して熱が発光素子へ帰還することを抑制できる。但し、半導体パッケージとしての要求仕様を満足できれば、異なる基板の接地パターン同士を複数の線状部材を用いて接続してもよい。この場合には、電気特性の一層の改善が見込まれる。
又、第１基板３１及び第２基板３２は、第３基板３３よりも熱伝導性の低い材料で形成されていることが好ましい。これにより、ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第１基板３１及び第２基板３２を経由して発光素子６０に帰還することを一層防止できる。このような効果を得るためには、例えば、第１基板３１及び第２基板３２をアルミナ製とし、第３基板３３を窒化アルミニウム製とすればよい。
なお、線状部材８０としてボンディングワイヤを用いる場合、ボンディングワイヤを太くすれば電気特性は改善するが熱の帰還が生じやすくなる。電気特性の改善と熱の帰還を考慮すると、ボンディングワイヤの直径は２５μｍ程度とすることが好ましい。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１、１Ａ 半導体パッケージ用ステム
２、２Ａ 半導体パッケージ
１０ アイレット
１０ａ 上面
１０ｂ 下面
２１、２１Ｍ 第１金属ブロック
２１ａ、２１ｂ、２２ａ 基板固定面
２２、２２Ｍ 第２金属ブロック
３１ 第１基板
３１Ｇ、３２Ｇ、３３Ｇ 接地パターン
３１Ｓ、３２Ｓ、３３Ｓ１、３３Ｓ２ 信号パターン
３２ 第２基板
３３ 第３基板
４１ 第１リード
４２ 第２リード
４３ 第３リード
４４ 第４リード
４５ 第５リード
４６ 第６リード
５０ 封止部
６０ 発光素子
７０ ペルチェ素子
８０ 線状部材
１００ キャップ
１１０ 透明部材
２１１、２１２ 側壁部
２１３ 連結部
２１４ 凹部

Claims (8)

  1. アイレットと、
    前記アイレットと一体成型され、前記アイレットの上面に突起する、前記アイレットの上面の法線方向から視て略Ｕ字型の第１金属ブロックと、
    前記アイレットを上面側から下面側に貫通する第１貫通孔内に封着された第１リードと、
    前記第１リードと電気的に接続された第１信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第１端面に固定された第１基板と、
    前記アイレットを上面側から下面側に貫通する第２貫通孔内に封着された第２リードと、
    前記第２リードと電気的に接続された第２信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第２端面に固定された第２基板と、を有し、
    前記第１基板の前記裏面の一部である第１部分及び前記第２基板の前記裏面の一部である第２部分が前記第１金属ブロックから露出し、
    前記第１基板の前記第１部分及び前記第２基板の前記第２部分に接地パターンが形成されている半導体パッケージ用ステム。
  2. 前記第１端面と前記第２端面は、同一平面上に位置している請求項１に記載の半導体パッケージ用ステム。
  3. 前記アイレットの上面を基準として、前記第１金属ブロックの高さは前記第１基板及び前記第２基板の高さよりも低い請求項１又は２に記載の半導体パッケージ用ステム。
  4. 請求項１乃至３の何れか一項に記載の半導体パッケージ用ステムと、
    前記アイレットの上面に、少なくとも一部が前記第１金属ブロックのＵ字の内側に入り込み、前記第１金属ブロックと離隔して配置されたペルチェ素子と、
    前記ペルチェ素子上に、少なくとも一部が前記第１金属ブロックのＵ字の内側に入り込み、前記第１金属ブロックと離隔して配置され、前記第１端面及び前記第２端面と同一方向を向く側面を備えた第２金属ブロックと、
    発光素子が実装された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第２金属ブロックの前記側面に固定された第３基板と、を有する半導体パッケージ。
  5. 前記第３基板の前記裏面の一部である第３部分が前記第２金属ブロックから露出し、
    前記第３基板の前記第３部分に接地パターンが形成され、
    前記第１基板の前記第１部分に形成された前記接地パターン及び前記第２基板の前記第２部分に形成された前記接地パターンと、前記第３基板の前記第３部分に形成された前記接地パターンとが線状部材を介して電気的に接続されている請求項４に記載の半導体パッケージ。
  6. 前記第１基板の前記第１部分に形成された前記接地パターン及び前記第２基板の前記第２部分に形成された前記接地パターンと、前記第３基板の前記第３部分に形成された前記接地パターンとが複数の線状部材を介して電気的に接続されている請求項５に記載の半導体パッケージ。
  7. 前記第１基板及び前記第２基板は、前記第３基板よりも熱伝導性の低い材料で形成されている請求項４乃至６の何れか一項に記載の半導体パッケージ。
  8. 前記第１基板及び前記第２基板はアルミナ製であり、前記第３基板は窒化アルミニウム製である請求項７に記載の半導体パッケージ。
JP2020052653A 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ Active JP7382872B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020052653A JP7382872B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ
KR1020210035665A KR20210119318A (ko) 2020-03-24 2021-03-19 반도체 패키지용 헤더, 및 반도체 패키지
US17/206,275 US11955403B2 (en) 2020-03-24 2021-03-19 Header for semiconductor package and semiconductor package
TW110110188A TW202205569A (zh) 2020-03-24 2021-03-22 半導體封裝用管座以及半導體封裝
CN202110305021.4A CN113451878A (zh) 2020-03-24 2021-03-22 半导体封装用管座以及半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052653A JP7382872B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2021153101A JP2021153101A (ja) 2021-09-30
JP7382872B2 true JP7382872B2 (ja) 2023-11-17

Family

ID=77809181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052653A Active JP7382872B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ

Country Status (5)

Country Link
US (1) US11955403B2 (ja)
JP (1) JP7382872B2 (ja)
KR (1) KR20210119318A (ja)
CN (1) CN113451878A (ja)
TW (1) TW202205569A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081735A1 (en) 2002-03-25 2003-10-02 Sanyo Electric Co., Ltd. Semiconductor laser beam device
JP2006216839A (ja) 2005-02-04 2006-08-17 Mitsubishi Electric Corp 光モジュール
JP2014168021A (ja) 2013-02-28 2014-09-11 Sumitomo Electric Ind Ltd 光アセンブリ
CN108390255A (zh) 2018-02-22 2018-08-10 青岛海信宽带多媒体技术有限公司 光学次模块及光模块
WO2018219318A1 (zh) 2017-06-02 2018-12-06 青岛海信宽带多媒体技术有限公司 同轴封装的激光器和光模块

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868104B2 (en) * 2001-09-06 2005-03-15 Finisar Corporation Compact laser package with integrated temperature control
KR100480253B1 (ko) * 2002-12-27 2005-04-07 삼성전자주식회사 광모듈
US7463659B2 (en) * 2003-07-09 2008-12-09 Sumitomo Electric Industries, Ltd. Can-type optical transmitting module utilizing a laser diode with impedance matching resistors
JP2005167189A (ja) * 2003-11-13 2005-06-23 Hitachi Cable Ltd 光−電気変換モジュール及びそれを用いた光トランシーバ
TWM253992U (en) * 2003-11-14 2004-12-21 Arima Optoelectronics Corp Laser diode unit
JP4828103B2 (ja) 2004-07-28 2011-11-30 三菱電機株式会社 光送受信モジュール
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
JP5430406B2 (ja) * 2007-12-21 2014-02-26 三菱電機株式会社 レーザ光源モジュール
JP5180176B2 (ja) 2009-11-19 2013-04-10 日本電信電話株式会社 Ｔｏ−ｃａｎ型ｔｏｓａモジュール
JP2016189431A (ja) 2015-03-30 2016-11-04 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6614811B2 (ja) * 2015-05-29 2019-12-04 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP6319257B2 (ja) * 2015-09-30 2018-05-09 ウシオ電機株式会社 半導体レーザ装置
JP6678007B2 (ja) * 2015-11-05 2020-04-08 新光電気工業株式会社 光素子用パッケージ及びその製造方法と光素子装置
JP6322731B1 (ja) 2017-01-06 2018-05-09 株式会社東芝 インクジェット式記録ヘッド
DE102018120895A1 (de) * 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
JP2022116383A (ja) 2019-06-28 2022-08-10 京セラ株式会社 電子素子搭載用パッケージ及び電子装置
DE102019127593B4 (de) * 2019-10-14 2021-08-26 Schott Ag Sockel für ein Gehäuse mit einer elektronischen Komponente zur Hochfrequenz-Signalübertragung
JP7419188B2 (ja) 2019-11-01 2024-01-22 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光サブアッセンブリ
US11340412B2 (en) * 2020-02-28 2022-05-24 CIG Photonics Japan Limited Optical module
JP7382871B2 (ja) * 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
EP3965145A1 (en) * 2020-09-03 2022-03-09 Schott Ag Transistor outline header for high-speed optoelectronic package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081735A1 (en) 2002-03-25 2003-10-02 Sanyo Electric Co., Ltd. Semiconductor laser beam device
JP2006216839A (ja) 2005-02-04 2006-08-17 Mitsubishi Electric Corp 光モジュール
JP2014168021A (ja) 2013-02-28 2014-09-11 Sumitomo Electric Ind Ltd 光アセンブリ
WO2018219318A1 (zh) 2017-06-02 2018-12-06 青岛海信宽带多媒体技术有限公司 同轴封装的激光器和光模块
CN108390255A (zh) 2018-02-22 2018-08-10 青岛海信宽带多媒体技术有限公司 光学次模块及光模块

Also Published As

Publication number Publication date
CN113451878A (zh) 2021-09-28
US20210305478A1 (en) 2021-09-30
KR20210119318A (ko) 2021-10-05
US11955403B2 (en) 2024-04-09
JP2021153101A (ja) 2021-09-30
TW202205569A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
JP7382871B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
US10763638B2 (en) Transistor outline housings for distributed feedback lasers
US7875901B2 (en) Optical device package and optical semiconductor device using the same
JP4923542B2 (ja) 光素子用ステムとこれを用いた光半導体装置
JP7258975B2 (ja) 光電子用途の高速データ伝送用のトランジスタアウトラインヘッダ
TW202333395A (zh) 發光裝置
KR101439602B1 (ko) 발광 장치
US20220069540A1 (en) Header for an electronic or opto-electronic component and process for manufacturing of such
WO2021014568A1 (ja) Ｔｏ－ｃａｎ型光送信モジュール
JP7382872B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
JP7506342B2 (ja) レーザ装置
JP7306831B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
KR20000062648A (ko) 반도체 레이저
US7192201B2 (en) Optical transmitting module having a de-coupling inductor therein
JP4974563B2 (ja) 光半導体装置
JP7481245B2 (ja) 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
JP2737625B2 (ja) 半導体レーザ装置
US20080067654A1 (en) Electronic component package and electronic component device
WO2022239121A1 (ja) 光半導体装置
JP2004342882A (ja) 半導体ステム
JP7246590B1 (ja) 半導体レーザ光源装置
JP2021158292A (ja) 配線部材の接続構造および光学装置
KR20230150192A (ko) 반도체 패키지용 스템 및 반도체 패키지
JPH0921723A (ja) 光素子用サブキャリアと素子が搭載された光素子用サブキャリアとそれを用いた光素子用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7382872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150