JP7379000B2 - 光電変換装置、光電変換システム、および移動体 - Google Patents

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。

受光部に到来する光子の数をデジタル的に計数し、その計数値をデジタル信号として画素から出力する光電変換装置が知られている。特許文献１には、複数のＳｉｎｇｌｅ－Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ（ＳＰＡＤ）領域と、複数のデジタルカウンタを備える撮像装置が記載されている。また、特許文献１には、各デジタルカウンタは各ＳＰＡＤ領域で受け取ったフォトンに応じて発生した出力パルスを受け取ることが記載されている。

米国特許公開公報第２０１５／０１６３４２９号明細書

しかしながら、特許文献１では、１つのＳＰＡＤ領域で受け取ったフォトンが対応するデジタルカウンタのみに接続されているため、汎用性に欠ける。

本発明の一観点によれば、１以上の第１アバランシェダイオードと、前記第１アバランシェダイオードに接続可能に構成された第１処理回路と、１以上の第２アバランシェダイオードと、前記第２アバランシェダイオードに接続可能に構成された第２処理回路と、を備え、第１アバランシェダイオードは選択回路により前記第２処理回路に接続可能にされている。

本発明によれば、汎用性の高い光電変換装置を提供することが可能となる。

第１実施形態による光電変換装置の概略構成を示すブロック図である。 第１実施形態による光電変換装置の概略構成を示す図である。 第１実施形態による光電変換装置の画素の構成例を示す等価回路図である。 第１実施形態による光電変換装置の動作モードのタイミング図である。 第１実施形態による光電変換装置の動作モードのタイミング図である。 第１実施形態による光電変換装置の動作モードのタイミング図である。 第１実施形態による光電変換装置の動作モードのタイミング図である。 第２実施形態による光電変換装置の画素の構成例を示す等価回路図である。 第２実施形態による光電変換装置のタイミング図である。 第３実施形態による光電変換装置の画素の構成例を示す等価回路図である。 第４実施形態による光電変換装置の概略構成を説明する図である。 第５実施形態による光電変換装置の概略構成を説明する断面図である。 第６実施形態による光電変換システムの概略構成を示すブロック図である。 第７実施形態による光電変換システムおよび移動体の概略図である。 第７実施形態による光電変換システムの動作を示すフロー図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図７を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置の画素の概略構成を示す図である。図３は、本実施形態による光電変換装置の画素の構成例を示す等価回路図である。図４は、本実施形態による光電変換装置の第１の撮像モードのタイミングチャートである。図５は、本実施形態による光電変換装置の第２の撮像モードのタイミングチャートである。図６は、本実施形態による光電変換装置の測距モードのタイミングチャートである。図７は、本実施形態による光電変換装置のグローバルシャッタ動作モードのタイミングチャートである。

本実施形態による光電変換装置１００は、図１に示すように、画素領域８と、垂直選択回路３と、選択信号供給回路４と、水平選択回路５と、出力回路６と、制御回路７と、を含む。

画素領域８には、複数行及び複数列に渡ってマトリクス状に配された複数の単位画素Ｐが設けられている。図１には、第０行から第５行までの６行と、第０列から第５列までの６列に配された３６個の単位画素Ｐを、行番号及び列番号を示す符号とともに示している。例えば、第１行、第４列に配された単位画素Ｐには、「Ｐ１４」の符号を付している。なお、画素領域８を構成する画素アレイの行数及び列数は、特に限定されるものではない。

画素領域８の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線ＰＶＳＥＬが配されている。制御線ＰＶＳＥＬは、第１の方向に並ぶ単位画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。制御線ＰＶＳＥＬの延在する第１の方向は、行方向或いは水平方向と表記することがある。なお、図１には、制御線ＰＶＳＥＬを、行番号を示す符号とともに表している。例えば、第１行の制御線には、「ＰＶＳＥＬ［１］」の符号を付している。

各行の制御線ＰＶＳＥＬは、垂直選択回路３に接続されている。垂直選択回路３は、単位画素Ｐ内の信号生成回路（図示せず）を駆動するための制御信号を、制御線ＰＶＳＥＬを介して単位画素Ｐに供給する回路部である。

画素領域８の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線ＰＤＡＴが配されている。出力線ＰＤＡＴは、第２の方向に並ぶ単位画素Ｐにそれぞれ接続され、これら単位画素Ｐに共通の信号線をなしている。出力線ＰＤＡＴの延在する第２の方向は、列方向或いは垂直方向と表記することがある。なお、図１には、出力線ＰＤＡＴを、列番号を示す符号とともに表している。例えば、第４列の出力線には、「ＰＤＡＴ４」の符号を付している。出力線ＰＤＡＴの各々は、ｎビットのデジタル信号を出力するためのｎ本の信号線を備えている。

出力線ＰＤＡＴは、出力回路６に接続されている。出力線ＰＤＡＴは、出力線ＰＤＡＴを介して対応する列に接続された単位画素Ｐから出力される信号を出力する。単位画素Ｐから出力される信号は、出力線ＰＤＡＴのｎ本の信号線を介して入力されるｎビットの信号である。

水平選択回路５は、各単位画素Ｐから信号を読み出すための制御信号を各単位画素Ｐに供給する回路部である。水平選択回路５は、各列の単位画素Ｐに、制御線ＰＨＳＥＬを介して制御信号を供給する。水平選択回路５から制御信号を受信した単位画素Ｐは、水平出力線ＨＳＩＧを介して出力回路６へと出力する。なお、図１には、制御線ＰＨＳＥＬを、列番号を示す符号とともに表している。例えば、第４列の制御線には、「ＰＨＳＥＬ［４］」の符号を付している。水平出力線ＨＳＩＧは、ｎビットのデジタル信号を出力するためのｎ本の信号線を備えている。

出力回路６は、水平出力線ＨＳＩＧを介して供給された信号を、出力信号ＳＯＵＴとして光電変換装置１００の外部へ出力するための回路部である。制御回路７は、垂直選択回路３、選択信号供給回路４、水平選択回路５、出力回路６の動作やそのタイミングを制御する制御信号を供給するための回路部である。なお、垂直選択回路３、選択信号供給回路４、水平選択回路５、出力回路６の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。

図２に示すように、各々の単位画素Ｐは、１つの処理回路４１と、１つの処理回路４１に接続された１以上の光検出回路１１と、選択回路３０と、を備える。選択回路３０は、光検出回路からの信号の入力先をどの処理回路にするかを選択することができるように構成されている。以下において、説明が共通する場合は、ａ，ｂ，ｃ，ｄ等の添字を省略して説明する。

処理回路４１は、１つの光検出回路１１に含まれる１以上のアバランシェダイオード（ＡＤ）７１の信号を処理するための回路である。処理回路４１は、ＡＤからの信号を計数する計数部や、ＡＤ７１の信号を補正したり圧縮したりする回路等を含む。以下では、処理回路４１が計数部である場合について説明する。

図２に、ｎ（ｎは整数）行目に配された単位画素Ｐａ、Ｐｃと、ｍ（ｍはｎ以外の整数）行目に配された単位画素Ｐｂ、Ｐｄと、を示す。単位画素Ｐａ、Ｐｂは、ｌ（ｌは整数）列目に配され、単位画素Ｐｃ、Ｐｄは、ｋ（ｋはｌ以外の整数）列目に配されている。図２では、制御線ＰＶＳＥＬ［０］が単位画素Ｐａに含まれる処理回路４１ａと単位画素Ｐｃに含まれる処理回路４１ｃを制御する。また、制御線ＰＶＳＥＬ［１］が単位画素Ｐｂに含まれる処理回路４１ｂと単位画素Ｐｄに含まれる処理回路４１ｄを制御する。

単位画素Ｐａに含まれる光検出回路１１ａと単位画素Ｐｂに含まれる光検出回路１１ｂとは選択回路３０ａを介して接続されている。単位画素Ｐｃに含まれる光検出回路１１ｃと単位画素Ｐｄに含まれる光検出回路１１ｄとは選択回路３０ｂを介して接続されている。以下では、選択回路３０、当該選択回路３０を共有する複数の光検出回路１１、当該選択回路３０を共有する複数の処理回路４１をまとめて画素ユニット４０という。図２では、画素ユニット４０は、２つの光検出回路１１と２つの処理回路４１とを含む。詳細は後述するが、選択回路３０は、選択信号供給回路４から供給される制御信号ＰＳＷに応じて光検出回路と処理回路との電気的な接続関係を制御することができる。

図３に１つの画素ユニット４０の等価回路図を示す。図３では、２つの光検出回路１１および２つの処理回路が選択回路３０を共有している。

光検出回路１１は、光子の入射に応じてパルスを出力する。光検出回路１１は、１以上のＡＤ７１と、１以上のＰ型ＭＯＳトランジスタ乃至は拡散抵抗などの抵抗素子により構成されるクエンチ素子７２と、１以上のインバータ回路より構成される波形整形部７３と、により構成される。処理回路４１に含まれる計数部は、光検出回路１１から出力されたパルスの計数値を示すカウント信号を生成する。

ＡＤ７１のアノードは、電圧ＶＳＳを供給する電源線に接続されている。ＡＤ７１のカソードは、クエンチ素子７２を構成するＰ型ＭＯＳトランジスタのドレインに接続されている。クエンチ素子７２を構成するＰ型ＭＯＳトランジスタのソースは、電圧ＶＤＤを供給する電源線に接続されている。波形整形部７３の入力端子は、ＡＤ７１とクエンチ素子７２との間の接続ノードに接続されている。

ＡＤ７１には、電圧ＶＤＤ，ＶＳＳを供給する電源線から、クエンチ素子７２を介してブレイクダウン電圧以上の大きさの逆バイアス電圧が印加されている。これにより、ＡＤ７１は、ガイガーモードで動作するように設定されている。ＡＤ７１に光子が入射すると、入射光子により励起された電子を基にアバランシェ現象により多数の電子（及び正孔）が発生し、ＡＤ７１のカソードの電位が下がり、波形整形部７３の閾値電圧を下回る。このアバランシェ現象により発生した電位の降下は、ＡＤ７１のＰＮ接合における逆バイアスが所定の値になると止まる。これによりアバランシェ電流も止まり、クエンチ素子７２によってアバランシェダイオード７１のカソード電位が電圧ＶＤＤまで引き上げられる。その途中でＡＤ７１のカソード電位は波形整形部７３の閾値電圧になる。そして、ＡＤ７１の動作領域は再びガイガーモードとなる。このように、ＡＤ７１に１つの光子が入射するとカソード電位は波形整形部７３の閾値電圧より高い電位から低い電位へ変化し、波形整形部７３の閾値電圧より低い電位から高い電位へと変化する。したがって、波形整形部７３は、１つの出力パルスを生成する。このような構成により、光検出回路１１は、光子入射の有無を電圧パルス信号（信号ＰＩＸＯＵＴ）として出力することができる。

光検出回路１１の出力端子でもある波形整形部７３の出力端子は、選択回路３０に接続されている。選択回路３０は、２以上のＡＤ７１の出力ノードと２以上の処理回路４１への入力ノードとの間に配されている。選択回路３０は、選択回路３０に接続された２以上のＡＤ７１と２以上の処理回路４１とにおいて、所望のＡＤ７１と処理回路４１とを選択して接続を制御する。図２では、選択回路３０は、ＡＤ７１ａが含まれる光検出回路１１ａと処理回路４１ａとの接続および非接続を選択するスイッチ３１と、光検出回路１１ａと処理回路４１ｂとの接続および非接続を選択するスイッチ３２と、を含む。さらに、選択回路３０は、ＡＤ７１ｂが含まれる光検出回路１１ｂと処理回路４１ｂとの接続および非接続を選択するスイッチ３３と、光検出回路１１ｂと処理回路４１ａとの接続および非接続を選択するスイッチ３４と、を含む。スイッチ３１、３２、３３、３４のオンオフを制御することにより、所望の処理回路４１においてパルスの計数を行うことができる。

スイッチ３１、３２、３３、３４は、例えば、Ｎ型ＭＯＳトランジスタにより構成される。スイッチ３１、３２、３３、３４を構成するＮ型ＭＯＳトランジスタのゲートは、制御線ＰＳＷに接続されている。制御線ＰＳＷは選択信号供給回路４に接続されており、Ｎ型ＭＯＳトランジスタのゲートに選択信号供給回路４からの制御信号を供給できるようになっている。スイッチ３１、３２、３３、３４は、制御線ＰＳＷから供給される制御信号に応じてオンになることにより導通される。図３では、制御信号ＰＳＷ＿１１によりスイッチ３１が制御され、制御信号ＰＳＷ＿１２によりスイッチ３２が制御され、制御信号ＰＳＷ＿２１によりスイッチ３３が制御され、制御信号ＰＳＷ＿２２によりスイッチ３３が制御される。

次に、本実施形態による光電変換装置のモードに応じた駆動方法について、図４から図７を用いて説明する。図４から図７では、垂直選択回路３から供給される制御信号ＰＳＷ，選択信号供給回路４から供給される制御信号ＰＶＳＥＬ、水平選択回路５から供給される制御信号ＰＨＳＥＬ、出力信号ＰＤＡＴを示している。以下で、光電変換装置のモードに応じた駆動方法についてそれぞれ説明する。

＜第１の撮像モード＞
図４は、本実施形態による光電変換装置の第１の撮像モードにおける駆動方法を示すタイミングチャートである。

時刻ｔ１において、垂直選択回路３は、不図示の制御信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）に制御する。これにより、総て単位画素Ｐの処理回路４１に含まれる計数部がリセットされる。すなわち、計数部が示す計数値は０となる。次いで、時刻ｔ２までの期間に制御信号をＬｏからＨｉに戻す。

時刻ｔ２において、制御信号ＰＳＷ１１、２１をＬｏからＨｉに制御し、スイッチ３１およびスイッチ３３をオンにする。これにより、光検出回路１１ａと処理回路４１ａとが接続され、光検出回路１１ｂと処理回路４１ｂとが接続される。時刻ｔ２において、ＰＳＷ１２、２２はＬｏに制御されている。時刻ｔ３において、制御信号ＰＳＷ１１、２１をＨｉからＬｏに制御し、スイッチ３１およびスイッチ３３をオフする。これにより、光検出回路１１ａと処理回路４１ａとが非接続となり、光検出回路１１ｂと処理回路４１ｂとが非接続となる。時刻ｔ２から時刻ｔ３までの期間において、処理回路４１は光検出回路１１から出力されるパルスの数をカウントする。

時刻ｔ４において、垂直選択回路３は、制御信号ＰＶＳＥＬ［０］をＬｏからＨｉへと制御する。

時刻ｔ５において、水平選択回路５は、制御信号ＰＨＳＥＬ［０］をＬｏからＨｉへと制御する。これにより、第ｎ行第ｌ列に属する単位画素Ｐａの処理回路４１ａから出力される計数値が、対応する列の出力線ＰＤＡＴを介して出力回路６へと出力される。

時刻ｔ６において、水平選択回路５は、制御信号ＰＨＳＥＬ［０］をＨｉからＬｏへと制御し、制御信号ＰＨＳＥＬ［１］をＬｏからＨｉへと制御する。これにより、図２に示す光電変換装置において、第ｎ行第ｋ列に属する単位画素Ｐｃの処理回路４１ｃから出力される計数値が、対応する列の出力線ＰＤＡＴを介して出力回路６へと出力される。

制御信号ＰＶＳＥＬ［０］をＬｏに制御した後の時刻ｔ６から時刻ｔ７の期間において、水平選択回路５は、各列に対応する制御信号ＰＨＳＥＬを、順次ハイレベルへと制御する。

時刻ｔ７において、垂直選択回路３は、制御信号ＰＶＳＥＬ［１］をＬｏからＨｉへと制御する。

時刻ｔ８において、水平選択回路５は、制御信号ＰＨＳＥＬ［０］をＬｏからＨｉへと制御する。これにより、第ｍ行第ｌ列に属する単位画素Ｐｂの処理回路４１ｂから出力される計数値が、対応する列の出力線ＰＤＡＴを介して出力回路６へと出力される。

時刻ｔ９において、水平選択回路５は、制御信号ＰＨＳＥＬ［１］をＬｏからＨｉへと制御する。これにより、第ｍ行第ｋ列に属する単位画素Ｐｄの処理回路４１ｄから出力される計数値が、対応する列の出力線ＰＤＡＴを介して出力回路６へと出力される。

水平選択回路５は、制御信号ＰＨＳＥＬを制御して第１行に属する単位画素Ｐの処理回路から出力回路６へと出力する。時刻ｔ４から時刻ｔ７までの動作を繰り返し行う。

上述の説明の通り、第１の撮像モードにおいては、複数の単位画素Ｐの露光期間を同じ期間としている。言い換えると、時刻ｔ２から時刻ｔ３において複数の単位画素Ｐのそれぞれに含まれる光検出回路１１から処理回路４１へとパルスを同時に出力可能な状態としている。そして、各単位画素Ｐに含まれるＡＤの信号が、同じ単位画素Ｐに含まれる処理回路４１で処理されることとなる。つまり、各単位画素Ｐから各単位画素Ｐの信号が出力されることとなる。

＜第２の撮像モード＞
次に、本実施形態による光電変換装置の第２の撮像モードにおける駆動方法について、図５を用いて説明する。

第２の撮像モードは、単位画素Ｐａと単位画素Ｐｂとで露光期間が異なる以外は、第１の撮像モードと同様である。具体的には、時刻ｔ２でスイッチ３１をオンにした後にスイッチ３３をオンにし、スイッチ３１をオフした後にスイッチ３３をオフしている。具体的には、光検出回路１１ａと処理回路４１ａを接続した後に、光検出回路１１ｂと処理回路４１ｂを接続している。そして、光検出回路１１ａと処理回路４１ａを非接続とした後に、光検出回路１１ｂと処理回路４１ｂを非接続としている。

＜測距モード＞
次に、本実施形態による光電変換装置の測距モードにおける駆動方法について、図６を用いて説明する。例えば、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）方式における駆動方法である。このモードにおいて、光検出回路１１ｂに含まれるＡＤ７１ｂは非アバランシェ状態となっている。そして、制御信号ＰＳＷ２１および制御信号ＰＳＷ２２は常にオフしており、光検出回路１１ｂは処理回路４１ａおよび処理回路４１ｂと非接続状態となっている。

時刻ｔ１において、垂直選択回路３は、不図示の制御信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）に制御する。これにより、総ての画素Ｐの処理回路４１に含まれる計数部がリセットされる。すなわち、計数部が示す計数値は０となる。次いで、時刻ｔ２までの期間に制御信号をＬｏからＨｉに戻す。

時刻ｔ２において、制御信号ＰＳＷ１１をＬｏからＨｉに制御し、スイッチ３１をオンにする。これにより、光検出回路１１ａと処理回路４１ａとが接続される。時刻ｔ２において、スイッチ３１をオンすると同時に、光源Ｌ１から対象物へと光を照射する。

時刻ｔ３において、反射光Ｌ２が検出される。

光源Ｌ１からの光の照射が終了する時刻ｔ４において、制御信号ＰＳＷ１１をＨｉからＬｏへと制御してスイッチ３１をオフする。これにより、光検出回路１１ａと処理回路４１ａとが非接続となる。その後、制御信号ＰＳＷ１２をＬｏからＨｉへと制御してスイッチ３２をオンする。これにより、光検出回路１１ａと処理回路４１ｂとが接続される。

時刻ｔ５において、反射光Ｌ２の検出が終了する。

時刻ｔ６において、制御信号ＰＳＷ１２をＨｉからＬｏへと制御してスイッチ３２をオフする。これにより、光検出回路１１ａと処理回路４１ｂとが非接続となる。

これ以降の動作は、第１の撮像モードと同様であるため説明を省略する。

本実施形態では、時刻ｔ２から時刻ｔ４までの期間における処理回路４１ａの計数値と時刻ｔ４から時刻ｔ６までの期間における処理回路４１ｂの計数値とを比較する。これにより、反射光の遅延時間を計算して対象物までの距離を測定することが可能となる。

＜間引きモード＞
次に、本実施形態による光電変換装置の間引きモードについて説明する。間引きモードでは、光源が設けられておらず、反射光が計測されない以外は、図６のタイミングチャートと同様であるため、図６を用いて説明する。

間引きとは、例えば、画素領域に配された複数の単位画素のうちの一部の単位画素の光検出回路１１から信号を出さないモードである。例えば、図３において、光検出回路１１ａからの信号を読み出し、光検出回路１１ｂからの信号を読み出さない場合が挙げられる。このモードによれば、画素領域に配されたすべての光検出回路１１を動作させる場合と比較して、消費電力を低減できる。

間引きモードにおいて、処理回路４１ａに含まれる計数部のカウント値が飽和した場合に、それ以上信号を読み出すことができなくなる可能性がある。本実施形態では、処理回路４１ａに含まれる計数部のカウント値が飽和した場合に、その後に生じるパルス信号を処理回路４１ｂに含まれる計数部でカウントすることが可能となる。例えば、図６において、時刻ｔ４でカウント値が飽和したとすると、時刻ｔ４以降の信号を処理回路４１ｂでカウントすることができる。そして、処理回路４１ａと処理回路４１ｂを加算することにより、処理回路４１ａのみで計数する場合に比べてダイナミックレンジを拡大することができる。

＜グローバルシャッタ動作モード＞
次に、本実施形態による光電変換装置のグローバルシャッタ動作モードにおける駆動方法について、図７を用いて説明する。図７では、間引きを行いながら、グローバルシャッタ動作を行っている。図７では、図２のように単位画素Ｐが少なくとも２行２列ある場合を想定して説明する。このモードにおいて、光検出回路１１ｂ、１１ｄに含まれるＡＤ７１は非アバランシェ状態となっている。そして、制御信号ＰＳＷ２１および制御信号ＰＳＷ２２は常にオフしており、光検出回路１１ｂは処理回路４１ａおよび処理回路４１ｂと非接続状態となっており、光検出回路１１ｄは処理回路４１ｃおよび処理回路４１ｄと非接続状態となっている。

時刻ｔ１よりも前の期間において、処理回路４１ｂには、光検出回路１１ａで検出された信号の計数値が保持されているものとする。

時刻ｔ１において、垂直選択回路３は、不図示の制御信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）に制御する。これにより、処理回路４１ａに含まれる計数部がリセットされる。すなわち、計数部が示す計数値は０となる。次いで、時刻ｔ２までの期間に制御信号をＬｏからＨｉに戻す。

時刻ｔ２において、制御信号ＰＳＷ１１をＬｏからＨｉへと制御することにより、スイッチ３１をオンする。これにより、光検出回路１１ａの信号が処理回路４１ａへと入力される状態となる。このとき、図２において、列方向に配された複数の単位画素Ｐａに含まれる光検出回路１１ａの信号が処理回路４１ａへと入力される。つまり、ある行に配された光検出回路１１ａと、他の行に配された光検出回路１１ａとが同時に対応する処理回路４１ａに接続される。

時刻ｔ３において、制御信号ＰＶＳＥＬ［１］をＬｏからＨｉへと制御する。

時刻ｔ４において、制御信号ＰＨＳＥＬ［０］をＬｏからＨｉへと制御する。これにより、光検出回路１１ａと接続されていない、処理回路４１ｂに含まれる計数部の計数値が順次出力部６へと出力される。

時刻ｔ５において、制御信号ＰＨＳＥＬ［１］をＬｏからＨｉへと制御する。これにより、光検出回路１１ｃと接続されていない、処理回路４１ｄに含まれる計数部の計数値が順次出力部６へと出力される。

時刻ｔ６において、制御信号ＰＳＷ１１がＨｉからＬｏへと制御され、スイッチ３１がオフする。これにより、処理回路４１ａへの信号の入力が終了する。

時刻ｔ７において、制御信号ＰＳＷ１２をＬｏからＨｉへと制御し、スイッチ３２をオンする。これにより、光検出回路１１ａからの信号が処理回路４１ｂへと入力される状態となる。

時刻ｔ８において、制御信号ＰＶＳＥＬ［０］をＬｏからＨｉへと制御する。

時刻ｔ９において、制御信号ＰＨＳＥＬ［０］をＬｏからＨｉへと制御する。これにより、光検出回路１１ａと接続されていない、処理回路４１ａに含まれる計数部の計数値が順次出力部６へと出力される。

時刻ｔ１０において、制御信号ＰＨＳＥＬ［１］をＬｏからＨｉへと制御する。これにより、光検出回路１１ｃと接続されていない、処理回路４１ｃに含まれる計数部の計数値が順次出力部６へと出力される。

時刻ｔ１１において、制御信号ＰＳＷ１２がＨｉからＬｏへと制御され、スイッチ３２がオフする。これにより、処理回路４１ｂへの信号の入力が終了する。

このようにグローバルシャッタ動作モードにおける駆動方法によれば、処理回路４１ａで信号をカウントしながら、処理回路４１ｂから計数値を出力することができる。また、グローバルシャッタ動作モードにおける駆動方法によれば、ある行に配された光検出回路１１と他の行に配された光検出回路１１との信号を同時に処理回路４１へと入力してもよい。このように、一方の処理回路４１で信号をカウントする露光期間と、他方の処理回路４１から信号を読み出す読み出し期間とを並行することができるため、順次信号を読み出す場合に比べて１枚の画像の生成にかかる時間を短くすることができる。なお、上記の説明では単位画素が２行２列で配される場合について説明したが、単位画素が２行２列以上にわたって配されていてもよい。また、本動作モードにおいて、光検出回路１１の間引きは必須ではない。例えば、光検出回路１１ａと１１ｂの出力を、論理ゲートなどで合算した信号を処理回路４１に入力してもよい。

上記の通り、本実施形態による光電変換装置は、選択回路３０により、動作モードに応じて光検出回路１１と処理回路４１との接続関係を自由に変更することが可能となる。したがって、汎用性の高い光電変換装置とすることができる。また、動作モードによっては、選択回路３０がない場合には利用されない処理回路を利用することにより、面積効率の低下を防ぎながら性能を向上させることができる。

図３では、選択回路３０がスイッチにより制御される場合について説明したが、処理回路４１ａと処理回路４１ｂとを選択可能に構成されていればスイッチ以外の構成により制御されてもよい。例えば、選択回路３０がＡＮＤゲートやＯＲゲートなどの論理ゲートを含み、論理ゲートに入力する制御信号を制御することにより、信号を入力する処理回路４１を選択してもよい。

図２及び図３では、光検出回路１１は、１つのＡＤ７１を含んで構成されているが、２以上のＡＤ７１を含んでいてもよい。この場合は、１つのＡＤ７１に対して、１つのクエンチ素子７２および１つの波形整形部７３が配される。光検出回路１１は、ＯＲ回路を含み、２以上のＡＤ７１に対応して配された２以上の波形整形部７３からの出力端子がＯＲ回路に接続される。ＯＲ回路の出力端子が光検出回路１１の出力端子となり、選択回路３０に接続される。

光電変換装置が複数の単位画素Ｐを含む場合は、一部の単位画素Ｐのみに選択回路３０が配されていてもよい。一部の単位画素Ｐのみに選択回路３０が配される場合であっても、ある程度の汎用性を確保することができる。例えば、測距モードで動作させる場合に、測距する画素ユニット４０を固定し、測距を行わない単位画素Ｐには選択回路３０が配されていなくてもよい。

各モードは並行して動作させてもよい。例えば、ある行に配された画素ユニット４０は測距モードで動作させ、異なる行に配された画素ユニット４０は第１の撮像モードで動作させてもよい。これにより、撮像と測距を並行で行うことができる。

図６に示す測距モードおよび間引きモード、並びに図７に示すグローバルシャッタ動作モードにおいて、スイッチ３３は常にオフしている。処理回路４１ｂに光検出回路１１ｂからの信号が入力されなければよいため、スイッチ３３がオフされている場合は、クエンチ素子からパルスが出力されてもよい。アバランシェ増倍により生じる消費電力を鑑みると、スイッチ３３がオフされている期間において、ＡＤ７１ｂはアバランシェ増倍しない電圧に制御されていることが好ましい。つまり、ＡＤ７１ｂは、非アバランシェ状態であることが好ましい。ＡＤ７１ｂはアバランシェ増倍するが、クエンチ素子が動作しない状態であってもよい。また、スイッチ３３がオンであっても、ＡＤ７１ｂがアバランシェ増倍しない電圧に制御されているか、クエンチ素子が動作しない状態であるか、のいずれか一方の条件を満たしていればよい。

測距モード、間引きモード、およびグローバルシャッタ動作モードにおいて、光検出回路１１ａから信号を読み出し、光検出回路１１ｂから信号を読み出さない形態を説明したが、逆であってもよい。つまり、光検出回路１１ｂから信号を読み出し、光検出回路１１ａから信号を読み出さない形態であってもよい。この場合は、この場合は、まずスイッチ３１のオンオフのタイミングがスイッチ３３のオンオフのタイミングに相当し、スイッチ３２のオンオフのタイミングがスイッチ３４のオンオフのタイミングに相当することとなる。

［第２実施形態］
本発明の第２実施形態による光電変換装置について、図８を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、１つの画素ユニット４０に、３つの光検出回路１１および３つの処理回路４１が含まれる点が第１の実施形態と異なる。その他の要素について、以下で説明する要素以外は、第１実施形態による光電変換装置と同様である。

本実施形態による光電変換装置の単位画素Ｐは、図８に示すように、第１実施形態と同様、光検出回路１１と、処理回路４１とを含む。光検出回路１１および処理回路４１は、図３に示す第１実施形態による光電変換装置と同様である。画素ユニット４０に含まれる光検出回路１１と処理回路４１との接続関係を選択可能な選択回路に含まれるスイッチが第１実施形態とは異なる。

スイッチ３１～３８は、例えば、Ｎ型ＭＯＳトランジスタにより構成される。スイッチ３１～３８は、選択信号供給回路４からの制御信号ＰＳＷにより制御できる。

スイッチ３１は、光検出回路１１ａからの出力された信号を画素ユニット４０に含まれる処理回路４１に伝達するか否かを制御する。スイッチ３２は、光検出回路１１ｂから出力された信号を画素ユニット４０に含まれる処理回路４１に伝達するか否かを制御する。スイッチ３３は、光検出回路１１ｃから出力された信号を画素ユニット４０に含まれる処理回路４１に伝達するか否かを制御する。スイッチ３４は、処理回路４１ａへの信号の入力を制御する。スイッチ３５は、処理回路４１ｂへの信号の入力を制御する。スイッチ３６は、処理回路４１ｃへの信号の入力を制御する。スイッチ３７、３８は、画素ユニット４０に含まれる光検出回路からの信号が、対応する単位画素Ｐとは異なる単位画素Ｐの処理回路４１へと入力されるように制御する。

図９は、本実施形態による光電変換装置の測距と撮像とを１つの画素ユニット４０で行う場合における駆動方法を示すタイミングチャートである。

図９において、時刻ｔ１から時刻ｔ６においては、第１実施形態の図６と同様であるため説明は省略する。本実施形態では、時刻ｔ６において、処理回路４１ｃのカウンタを開始する。具体的には、スイッチ３３とスイッチ３６がオンされるように制御信号ＰＳＷ１３とＰＳＷ３３とを制御する。時刻ｔ１において、垂直選択回路３は、不図示の制御信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）に制御する。

時刻ｔ７において、少なくともスイッチ３６をオフする。時刻ｔ６から時刻ｔ７で、撮像を行う。時刻ｔ６から時刻ｔ７を撮像期間Ｔとする。

照射光Ｌ１の照射が開始される時刻ｔ２から終了する時刻ｔ４までの期間をパルス期間ｔとし、撮像を開始する時刻ｔ６から終了する時刻ｔ７までを撮像期間Ｔとする。この場合は、外光成分は、撮像期間Ｔにおける撮像結果に対してｔ／Ｔにより求めることができる。そして、撮像信号と測距信号から外光成分を除去することができる。

図９では、測距期間と撮像期間とを異なる期間としている。これに限らず、照射光Ｌ１および反射光Ｌ２が、撮像信号を生成する光検出回路に入射することを防ぐことができるのであれば、測距期間と撮像期間との少なくとも一部の期間を重ねてもよい。

本実施形態によれば、第１実施形態で説明した機能に加えて、１つの画素ユニット４０で外光成分を除去しつつ測距と撮像とを行うことが可能となる。

［第３実施形態］
本発明の第３実施形態による光電変換装置について、図１０を用いて説明する。本実施形態は、１つの画素ユニット４０が、４つの光検出回路１１と４つの処理回路４１とを含む点が第２実施形態とは異なる。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図１０は１つの画素ユニット４０が、４つの光検出回路１１および４つの処理回路４１を含む。また選択回路３０は、画素ユニット４０に含まれる各光検出回路１１と各処理回路４１との接続関係を自由に選択できるようになっている。具体的には、選択回路３０はスイッチ３１～４３を含み、各スイッチのオンオフを制御することにより光検出回路１１と処理回路４１との接続関係を自由に設定することができる。

図１０では、１つの画素ユニット４０に含まれる単位画素Ｐが、２行２列で配されている。つまり、ある行に光検出回路１１ａ、光検出回路１１ｃが配され、異なる行に光検出回路１１ｂ、光検出回路１１ｄが配される。

本実施形態の間引きモードでは、例えば、光検出回路１１ａに含まれるＡＤ７１ａをアバランシェ状態とする。そして、光検出回路１１ｂに含まれるＡＤ７１ｂ、光検出回路１１ｃに含まれるＡＤ７１ｃ、および光検出回路１１ｄに含まれるＡＤ７１ｄを非アバランシェ状態とする。

本実施形態によれば、第２実施形態と同様の効果を得ることができる。また、間引きモードにおいては、第１実施形態に比べて消費電力低減の効果が顕著となる。

［第４実施形態］
本発明の第４実施形態による光電変換装置について、図１１を用いて説明する。本実施形態は、単位画素Ｐにカラーフィルタが配置されている点が第３実施形態と異なる。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図１１は、各単位画素Ｐの配置と、カラーフィルタとの配置との関係を示す図である。

図１１において、緑色の光を透過するカラーフィルタをＧ、赤色の光を透過するカラーフィルタをＲ、青色の光を透過するカラーフィルタをＢとする。選択回路により接続された４つの単位画素Ｐａ、Ｐｂ、Ｐｃ、Ｐｄは、すべて緑色の光を光電変換する単位画素Ｐである。つまり、この４つの単位画素Ｐａ、Ｐｂ、Ｐｃ、Ｐｄのカラーフィルタは、緑色の光を透過するカラーフィルタである。本実施形態では、ＲＧＧＢにより構成される２行２列の単位画素セットのうちの１つのＧ画素が、隣り合う単位画素セットのうちの３つの単位画素セットに含まれる各Ｇ画素と接続される。

本実施形態による光電変換装置によれば、同じ色の光を光電変換する単位画素Ｐを接続することができるため、混色等が生じなくなる。

［第５実施形態］
本発明の第５実施形態による光電変換装置について、図１２を用いて説明する。本実施形態は、積層型の光電変換装置である点が第１実施形態と異なる。第１実施形態乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図１２は、本実施形態による光電変換装置の構造を示す概略断面図である。図１２には、単位画素Ｐの断面構造を示している。光電変換装置は、第１のチップ１０１と、第２のチップ２０１と、を含む。第１のチップ１０１と第２のチップ２０１は、接合面１０において接合されている。第１のチップ１０１には、単位画素Ｐの構成要素のうち、ＡＤ７１が配される。第２のチップ２０１には、単位画素Ｐの構成要素のうち、単位画素ＰのＡＤ７１以外の他の構成要素、すなわち、クエンチ素子７２、波形整形部７３が配される。

第１のチップ１０１は、第１の半導体基板１０４を有する。第１の半導体基板１０４は、接合面１０側の面である主面１０５と、その反対側の面である裏面１０６と、を有する。第１の半導体基板１０４内には、ウェル１１０と、ウェル１１０間を分離する素子分離領域１１３と、が設けられている。ウェル１１０内の主面１０５側には、主面１０５に接するＮ型領域１１１と、Ｎ型領域１１１の底部に接するＰ型領域１１２とのｐｎ接合により構成されるＡＤ７１が設けられている。第１の半導体基板１０４の主面１０５上には、配線層１２１や配線層１２３を含む多層配線構造１０７が設けられている。ＡＤ７１と配線層１２１との間や、配線層１２１と配線層１２３との間は、例えばタングステンからなるコンタクトプラグによって電気的に接続されている。第１の半導体基板１０４の裏面１０６には、平坦化層などを含むカラーフィルタ層１３０と、マイクロレンズ１３１と、が設けられている。

第２のチップ２０１は、第２の半導体基板２０４を有する。第２の半導体基板２０４は、接合面１０側の面である主面と、その反対側の面である裏面と、を有する。第２の半導体基板２０４内の主面側には、ウェル２２０に設けられたＮ型のウェル２１６と、ウェル２２０に設けられたＰ型のウェル２１７間を分離する素子分離領域２１３と、が設けられている。ウェル２１６には、ソース／ドレイン領域とゲート電極とを含み、クエンチ素子７２を構成するＰ型ＭＯＳトランジスタが設けられている。第２の半導体基板２０４の主面には、配線層２２１を含む多層配線構造２０７が設けられている。クエンチ素子の各端子と配線層２２１の間は、例えばタングステンからなるコンタクトプラグによって電気的に接続されている。

第１のチップ１０１と第２のチップ２０１とは、第１のチップ１０１の最上層の配線層１２３と第２のチップ２０１の最下層の配線層２２１とが接合面１０において電気的に接続されるように、貼り合わされている。

このように、本実施形態による光電変換装置は、第１の半導体基板１０４の裏面１０６側から入射した光をマイクロレンズ１３１及びカラーフィルタ層１３０を介してＡＤ７１へと導く裏面照射型の光電変換装置として構成可能である。ただし、本実施形態の光電変換装置は、必ずしも裏面照射型の光電変換装置である必要はなく、表面照射型の光電変換装置であってもよい。

［第６実施形態］
図１３は、本実施形態に係る光電変換システム１２００の構成を示すブロック図である。本実施形態の光電変換システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施形態で述べた光電変換装置のいずれかを適用することができる。光電変換システム１２００は例えば、撮像システムとして用いることができる。撮像システムの具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１３では、光電変換システム１２００としてデジタルスチルカメラの例を示している。

図１３に示す光電変換システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。

光電変換システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。光電変換システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に光電変換システム１２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。記録媒体１２１１は、光電変換システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。

更に光電変換システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。第４の実施形態にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。

光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。また、信号処理部１２０５は、光電変換装置１２０４から出力される信号に対して測距演算を行ってもよい。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよく、第５の実施形態に記載したような別の基板に設けられている構成であってもよい。上述した各実施形態の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。

［第７実施形態］
本実施形態の光電変換システム及び移動体について、図１４および図１５を用いて説明する。図１４は、本実施形態による光電変換システム及び移動体の構成例を示す概略図である。図１５は、本実施形態による光電変換システムの動作を示すフロー図である。本実施形態では、光電変換システムとして、車載カメラの一例を示す。

図１４は、車両システムとこれに搭載される撮像を行う光電変換システムの一例を示したものである。光電変換システム１３０１は、光電変換装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、光電変換装置１３０２に被写体の光学像を結像する。光電変換装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。光電変換装置１３０２は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部１３１５は、光電変換装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、光電変換装置１３０２内に組み込まれていてもよい。光電変換システム１３０１には、光学系１３１４、光電変換装置１３０２及び画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。

集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、測距演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。測距演算部１３０７は、複数の光電変換装置１３０２により取得された複数の画像データから測距情報の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、光電変換装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。

集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部１３１３は、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。主制御部１３１３を持たず、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。

集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、光電変換装置１３０２へ制御信号や設定値を送信する機能を有する。

光電変換システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、対象物までの距離情報を取得する距離情報取得手段でもある。また、光電変換システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、光電変換システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、光電変換システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３０１で撮影する。図１４（ｂ）に、車両前方を光電変換システム１３０１で撮像する場合の光電変換システム１３０１の配置例を示す。

２つの光電変換装置１３０２は、車両１３００の前方に配置される。具体的には、車両１３００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置１３０２が線対称に配置されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。

次に、光電変換システム１３０１における光電変換装置１３０２の故障検出動作について、図１５を用いて説明する。光電変換装置１３０２の故障検出動作は、図１５に示すステップＳ１４１０～Ｓ１４８０に従って実施される。

ステップＳ１４１０は、光電変換装置１３０２のスタートアップ時の設定を行うステップである。すなわち、光電変換システム１３０１の外部（例えば主制御部１３１３）又は光電変換システム１３０１の内部から、光電変換装置１３０２の動作のための設定を送信し、光電変換装置１３０２の撮像動作及び故障検出動作を開始する。

次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。

次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、又は警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において光電変換装置１３０２を停止し、光電変換システム１３０１の動作を終了する。

なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

本発明の光電変換装置は、更に、カラーフィルタやマイクロレンズを有する構成であってもよく、距離情報など各種情報を取得可能な構成であってもよい。また、増幅トランジスタはソースフォロワ回路の一部であるが、ＡＤ変換器の一部を構成していてもよい。具体的には、ＡＤ変換器が含む比較器の一部を増幅トランジスタが構成していてもよい。また、比較器の一部の構成が別の半導体基板に設けられている構成であってもよい。

本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１１ アバランシェダイオード
４１ 処理回路
３０ 選択回路

Claims (19)

1. 第１アバランシェダイオードと、前記第１アバランシェダイオードに接続可能に構成された第１処理回路と、
   第２アバランシェダイオードと、前記第２アバランシェダイオードに接続可能に構成された第２処理回路と、
   選択回路と、を備え、
   前記第１アバランシェダイオードには第１のマイクロレンズが配され、
   前記第２アバランシェダイオードには第２のマイクロレンズが配され、
   前記選択回路は、前記第１アバランシェダイオードからの信号の入力先を前記第１処理回路と前記第２処理回路とで選択することができ、前記第２アバランシェダイオードからの信号の入力先を前記第１処理回路と前記第２処理回路とで選択することができ、
   前記第１アバランシェダイオードからの信号は、前記第１処理回路に読み出された後に前記第２処理回路に読み出されることを特徴とする光電変換装置。
2. 第１アバランシェダイオードと、前記第１アバランシェダイオードに接続可能に構成された第１処理回路と、
   第２アバランシェダイオードと、前記第２アバランシェダイオードに接続可能に構成された第２処理回路と、
   前記第１アバランシェダイオードには第１のマイクロレンズが配され、
   前記第２アバランシェダイオードには第２のマイクロレンズが配され、
   選択回路と、を備え、
   前記第１アバランシェダイオードからの信号は、前記選択回路を介して出力線に入力され、
   前記第１アバランシェダイオードは前記選択回路により前記第２処理回路に接続可能に構成され、
   前記第１アバランシェダイオードからの信号は、前記第１処理回路に読み出された後に前記第２処理回路に読み出されることを特徴とする光電変換装置。
3. 前記第１処理回路および前記第２処理回路は前記第１アバランシェダイオードからの信号および前記第２アバランシェダイオードからの信号をカウントする計数部を含むことを特徴とする請求項１または２に記載の光電変換装置。
4. 前記選択回路は、前記第１アバランシェダイオードからの信号の入力先を前記第１処理回路と前記第２処理回路とで選択することができ、前記第２アバランシェダイオードからの信号の入力先を前記第１処理回路と前記第２処理回路とで選択することができることを特徴とする請求項２または３に記載の光電変換装置。
5. 前記選択回路は、第１スイッチおよび第２スイッチを含み、
   前記第１スイッチは、前記第１アバランシェダイオードと前記第１処理回路との接続および非接続を制御し、
   前記第２スイッチは、前記第２アバランシェダイオードと前記第２処理回路との接続および非接続を制御することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記選択回路は、第３スイッチおよび第４スイッチを含み、
   前記第３スイッチは、前記第２アバランシェダイオードと前記第２処理回路との接続を制御し、
   前記第４スイッチは、前記第２アバランシェダイオードと前記第１処理回路との接続を制御することを特徴とする請求項５に記載の光電変換装置。
7. 前記第１アバランシェダイオードからの信号が前記第２処理回路へ読み出される期間において、前記第２アバランシェダイオードからの信号は前記第２処理回路および前記第１処理回路のいずれにも入力されないことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記第１アバランシェダイオードからの信号が前記第１処理回路および前記第２処理回路へ読み出されることを特徴とする請求項２乃至７のいずれか１項に記載の光電変換装置。
9. 前記第１アバランシェダイオードからの信号が前記第２処理回路へ読み出される期間において、前記第２アバランシェダイオードは非アバランシェ状態であることを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記第１アバランシェダイオードおよび前記第２アバランシェダイオードを含む複数のアバランシェダイオードが複数行に渡って配され、
    前記第１アバランシェダイオードはｎ（ｎは整数）行に配され、
    前記第２アバランシェダイオードはｍ（ｍはｎ以外の整数）行に配されていることを特徴とする請求項９に記載の光電変換装置。
11. １以上の第３アバランシェダイオードと、前記第３アバランシェダイオードに接続可能に構成された第３処理回路と、
    １以上の第４アバランシェダイオードと、前記第４アバランシェダイオードに接続可能に構成された第４処理回路と、を備え、
    前記第３アバランシェダイオードは、前記選択回路により前記第１処理回路、前記第２処理回路、および前記第４処理回路に接続可能に構成され、
    前記第４アバランシェダイオードは、前記選択回路により前記第１処理回路、前記第２処理回路、および前記第３処理回路に接続可能に構成されていることを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
12. 前記第１アバランシェダイオード、前記第２アバランシェダイオード、前記第３アバランシェダイオード、および前記第４アバランシェダイオードを含む複数のアバランシェダイオードが複数行に渡って配され、
    前記第１アバランシェダイオードおよび前記第３アバランシェダイオードはｎ（ｎは整数）行に配され、
    前記第２アバランシェダイオードおよび前記第４アバランシェダイオードはｍ（ｍはｎ以外の整数）行に配されていることを特徴とする請求項１１に記載の光電変換装置。
13. 前記第１アバランシェダイオードからの信号が前記第２処理回路へ読み出される期間において、前記第２アバランシェダイオード、前記第３アバランシェダイオード、および前記第４アバランシェダイオードは非アバランシェ状態であることを特徴とする請求項１２に記載の光電変換装置。
14. 第１基板と、前記第１基板に積層された第２基板とを備え、
    前記第１基板は、前記第１処理回路および前記第２処理回路を含み、
    前記第２基板は、前記第１アバランシェダイオードおよび前記第２アバランシェダイオードを含むことを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
15. 前記第１アバランシェダイオードからの信号が前記第１処理回路に読み出される期間と前記第１アバランシェダイオードからの信号が前記第２処理回路に読み出される期間が一部重複することを特徴とする請求項１または２に記載の光電変換装置。
16. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
17. 前記信号処理部は、前記光電変換装置からの信号に基づき、測距および撮像を行うことを特徴とする請求項１６に記載の光電変換システム。
18. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく測距情報から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
19. 前記光電変換装置からの信号に基づき、撮像を行うことを特徴とする請求項１８に記載の移動体。

Images