JP7375447B2

JP7375447B2 - 電波修正時計及び電波修正時計の時刻修正方法

Info

Publication number: JP7375447B2
Application number: JP2019188449A
Authority: JP
Inventors: 史明宮原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2019-10-15
Filing date: 2019-10-15
Publication date: 2023-11-08
Anticipated expiration: 2039-10-15
Also published as: JP2021063717A

Description

本発明は、電波修正時計及び電波修正時計の時刻修正方法に関する。

特許文献１は、標準電波を受信してタイムコード信号を出力する受信部と、ＣＰＵで構成され、タイムコード信号をサンプリングしてノイズ除去する処理手段とを備える電波修正時計を開示する。

特開２０１７－１５６２１号公報

しかしながら、特許文献１に記載の技術では、処理手段においてソフトウェアによりノイズ除去のフィルター処理を実行するため、電波修正時計の処理手段における消費電力を増加させてしまう。

第１態様は、標準電波を受信するアンテナと、前記標準電波から二値信号を生成し、前記標準電波の種類に応じて決定される所定期間内の、前記二値信号の信号変化を無効化することによりタイムコード信号を生成する受信回路と、内部時刻を計時し、前記タイムコード信号から時刻データを取得し、前記時刻データに基づいて前記内部時刻を修正する制御回路と、を備える電波修正時計である。

第２態様は、第１態様において、前記所定期間が、前記標準電波のコード間におけるパルス幅の差の最小値に応じて決定されることである。

第３態様は、第１態様において、前記所定期間が、前記標準電波のコード間におけるパルス幅の差の最小値の５％～１５％であることである。

第４態様は、第１乃至第３態様の何れかにおいて、前記受信回路が、前記信号変化のパルス幅の測定に用いられる局部発振信号を生成する局部発振信号生成部と、前記標準電波に基づく信号に対して、前記局部発振信号を用いてフィルタリング処理を実行するバンドパスフィルターとを有することである。

第５態様は、第１乃至第４態様の何れかにおいて、前記制御回路が、前記標準電波に対する前記タイムコード信号の遅延を補償して前記内部時刻を修正することである。

第６態様は、第１乃至第５態様の何れかにおいて、前記制御回路が、前記所定期間を示す情報を記憶する記憶部を有することである。

第7態様は、アンテナによって標準電波を受信することと、受信回路によって前記標準電波から二値信号を生成することと、前記受信回路によって、前記標準電波の種類に応じて決定される所定期間内の、前記二値信号の信号変化を無効化することにより、タイムコード信号を生成することと、制御回路によって内部時刻を計時することと、前記制御回路によって前記タイムコード信号から時刻データを取得することと、前記制御回路によって前記時刻データに基づいて前記内部時刻を修正することと、を含む電波修正時計の時刻修正方法である。

実施形態に係る電波修正時計を説明するブロック図。スパイク除去回路を説明するブロック図。コード間のパルス幅差の最小値及びスパイク除去期間を説明する表。受信部における各信号を説明するタイミング図。弱電界強度の場合の受信部における各信号を説明するタイミング図。スパイク除去回路の動作を説明するタイミング図。スパイク除去回路の動作の他の例を説明するタイミング図。電波修正時計の動作の一例を説明するフローチャート。スパイク除去回路の他の例を説明するブロック図。

以下、図面を参照して本発明の実施形態を説明する。図面においては、同一又は類似の要素には同一又は類似の符号をそれぞれ付して、重複する説明を省略する。

図１に示すように、実施形態に係る電波修正時計１は、アンテナ２０、受信回路３０、制御回路４０、表示部５０、外部操作部材６０、及び、基準発振回路４５を備える。電波修正時計１は、例えばユーザーの手首に装着される腕時計である。電波修正時計１は、他の携帯時計、置時計、壁掛け時計等であってもよい。

アンテナ２０は、受信回路３０と協働することにより標準電波を受信する。標準電波は、例えば長波の搬送波によりタイムコードを伝達する、種々の無線局により送信される電波である。標準電波は、無線局によりそれぞれ異なる種類の搬送周波数及びタイムコードを有する。アンテナ２０は、受信した標準電波を示す信号を受信回路３０に出力する。

受信回路３０は、標準電波を示す信号からタイムコード信号（ＴＣＯ：Time Code Out）を生成し、制御回路４０に出力する。受信回路３０は、同調回路３１、第１増幅回路３２、局部発振信号生成部３３、周波数変換部３４、バンドパスフィルター（ＢＰＦ）３５、第２増幅回路３６、検波回路３７、二値化回路３８、スパイク除去回路３９、及び、デコード回路３０１を備える。

同調回路３１は、アンテナ２０と共に並列共振回路を構成する。同調回路３１は、特定の周波数の電波をアンテナ２０に受信させる。同調回路３１は、アンテナ２０により受信された標準電波を電圧信号に変換し、受信信号として第１増幅回路３２に出力する。同調回路３１は、制御回路４０による制御に応じて、複数種類のうち任意の種類の標準電波を受信する。

第１増幅回路３２は、同調回路３１から入力された受信信号を所定のゲインで増幅し、周波数変換部３４に出力する。受信回路３０は、検波回路３７により検波される信号に基づいて、第１増幅回路３２のゲインを調整するゲインコントロール回路を更に備えてもよい。

局部発振信号生成部３３は、局部発振回路３３１及び周波数生成回路３３２を備える。局部発振信号生成部３３は、基準信号に基づいて周波数を有する局部発振信号を生成する。局部発振信号生成部３３は、局部発振信号を周波数変換部３４、ＢＰＦ３５及びスパイク除去回路３９に出力し得る。局部発振信号生成部３３は、例えば位相同期回路（ＰＬＬ）を含む。

局部発振回路３３１は、制御回路４０から入力される基準信号に基づいて、所定周波数の発振信号を生成する。周波数生成回路３３２は、局部発振回路３３１から入力された信号を分周することにより、所定の周波数を有する局部発振信号を生成する。局部発振信号は、周波数変換部３４における周波数の変換に用いられる局部発振周波数を有する。局部発振周波数は、アンテナ２０に受信される標準電波の周波数に応じて決定される。周波数生成回路３３２は、例えばデジタル分周器から構成される。

周波数変換部３４は、第１増幅回路３２から入力される受信信号と、局部発振信号生成部３３から入力される局部発振信号とを混合することにより、中間周波数を有する処理用信号を生成し、ＢＰＦ３５に出力する。例えば、受信信号の周波数をｆ₀、局部発振周波数をｆ₁とすると、周波数変換部３４は、中間周波数が｜ｆ₀－ｆ₁｜である処理用信号を生成し、ＢＰＦ３５に出力する。処理用信号の周波数が３０ｋＨｚであり、４０ｋＨｚの標準電波が受信される場合、局部発振周波数は７０ｋＨｚである。同様に、標準電波が６０ｋＨｚの場合、局部発振周波数は９０ｋＨｚである。標準電波が７７．５ｋＨｚの場合、局部発振周波数は１０７．５ｋＨｚである。

ＢＰＦ３５は、標準電波に基づく信号に対して、局部発振信号生成部３３から入力される局部発振信号を用いてフィルタリング処理を実行する。ＢＰＦ３５は、周波数変換部３４から入力された処理用信号のうち、中間周波数を中心とする所定の帯域の信号成分のみを通過させ、帯域外の周波数成分の信号を遮断する。第２増幅回路３６は、ＢＰＦ３５を通過した受信信号を入力し、固定のゲインで更に増幅する。

検波回路３７は、第２増幅回路３６において増幅された受信信号に対して包絡線検波を実施する。検波回路３７は、整流器及びローパスフィルターを備える。検波回路３７は、第２増幅回路３６から入力される受信信号を整流及び濾波することにより、包絡線信号を取得し、二値化回路３８に出力する。

二値化回路３８は、検波回路３７から入力される包絡線信号に対して二値化を実施することにより、受信信号に基づく二値信号を生成する。二値化回路３８は、例えば二値化コンパレーターで構成される。二値化回路３８は、包絡線信号の電圧が基準値を上回っている場合にはハイレベル電圧値を有する信号を二値信号としてスパイク除去回路３９に出力する。二値化回路３８は、包絡線信号の電圧が基準電圧以下の場合にはハイレベルより電圧値の低いローレベルの信号を二値信号としてスパイク除去回路３９に出力する。二値化回路３８は、二値信号の各レベルの関係が反転されるように構成されてもよい。

その他、二値化回路３８として、ＡＤコンバーターおよびレベル選択部が採用されてもよい。例えば、包絡線検波後のアナログ信号をデジタル化するＡＤコンバーターとして、10bitのＡＤコンバーターを用いた場合、１０本のデジタル信号がレベル選択部に出力される。そこで、レベル選択部は制御信号に基づきＡＤコンバーターの10bitの信号を、所定のレベルで二値化して二値信号とすればよい。

スパイク除去回路３９は、二値信号のスパイク除去期間内の信号変化を無効化することによりＴＣＯを生成し、制御回路４０に出力する。スパイク除去期間は、アンテナ２０により受信される標準電波の種類に応じて決定される所定期間である。例えば、スパイク除去期間が３０ｍｓである場合、スパイク除去回路３９は、３０ｍｓ内に二値信号のレベルが変化して元に戻る場合、この３０ｍｓ間の信号変化を無効化する。なお、本発明において「スパイク」は所定期間以内のパルス幅を有するパルスを意味する。

デコード回路３０１は、シリアル線等を介して、制御回路４０と通信可能に接続される。デコード回路３０１は、制御回路４０から入力される制御信号をデコードして、局部発振信号生成部３３、二値化回路３８、スパイク除去回路３９等に出力する。

制御回路４０は、デコード部４１、制御部４２、記憶部４３、駆動回路４４を有する。制御回路４０は、例えば、中央演算処理装置（ＣＰＵ）やマイクロコントローラー等の処理回路を含む。制御回路４０は、電波修正時計１の動作に必要な演算を処理するコンピューターシステムを構成する。制御回路４０は、記憶部４３に記憶されるプログラムを実行することにより、デコード部４１、制御部４２等の各機能を実現する。

デコード部４１は、スパイク除去回路３９から入力されるＴＣＯから時刻データを取得する。具体的には、デコード部４１は、ＴＣＯをデコードすることによりタイムコードを抽出し、時刻データとして制御部４２に出力する。

制御部４２は、計時部４２１及び時刻修正部４２２を有する。計時部４２１は、基準発振回路４５から入力される基準信号に基づいて、内部時刻を計時する。時刻修正部４２２は、デコード部４１から入力される時刻データに基づいて、計時部４２１により計時される内部時刻を修正する。制御部４２は、内部時刻を表示部５０に表示させる時刻表示制御信号を生成し、駆動回路４４に出力する。その他、制御部４２は、受信回路３０を制御する制御信号、局部発振周波数を設定する制御信号、スパイク除去期間を設定する制御信号等の各種制御信号を生成し、受信回路３０に出力する。制御部４２は、基準発振回路４５から入力される基準信号の処理周波数に基づいて各種制御処理を実行する。

記憶部４３は、スパイク除去期間を示す情報等、受信回路３０及び制御回路４０の動作に必要な各種データやプログラムを記憶する、コンピューターにより読み取り可能な記憶媒体である。記憶部４３は、例えば半導体メモリーからなる。記憶部４３は、不揮発性の補助記憶装置に限るものでなく、ＣＰＵに内蔵されるレジスターやキャッシュメモリー等の主記憶装置を含み得る。記憶部４３は、例えば制御部４２による制御に応じて、スパイク除去期間等の情報が書き換えられてもよい。

駆動回路４４は、制御部４２から出力される時刻表示制御信号に基づいて、表示部５０の表示状態を制御し、表示部５０に時刻を表示させる。例えば、表示部５０が液晶パネルを有し、液晶パネルに時刻を表示させる構成である場合、駆動回路４４は、時刻表示制御信号に基づいて、液晶パネルを制御し、液晶パネルに時刻を表示させる。また、表示部５０が文字板および指針を有する構成である場合、駆動回路４４は、指針を駆動させるステッピングモーターに、パルス信号を出力し、ステッピングモーターの駆動力により指針を運針させる。

基準発振回路４５は、水晶振動子を備える。基準発振回路４５は、水晶振動子により発振される所定の基準クロック周波数の基準信号を生成し、制御回路４０に入力する。基準クロック周波数は、例えば３２．７６８ｋＨｚである。

表示部５０は、駆動回路４４に駆動制御されることにより、計時部４２１に計時される内部時刻を表示する。表示部５０は、アナログ式であってもデジタル式であってもよい。アナログ式の場合、表示部５０は、例えば、ステッピングモーター等のアクチュエーター、輪列、指針、文字板等を備える。デジタル式の場合、表示部５０は、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ等の表示器等を備える。表示部５０は、計時部４２１により計時される内部時刻を表示する装置であればどのような構成であってもよい。

外部操作部材６０は、例えばリューズ、設定ボタン等により構成される。外部操作部材６０は、利用者により操作されることで制御回路４０に所定の操作信号を出力する。この操作信号としては、例えば、アンテナ２０で受信される標準電波の種類を設定する電波種類設定信号、標準電波を受信して時刻を修正させる修正要求信号などが挙げられる。標準電波の種類として、例えば、日本におけるＪＪＹ、アメリカ合衆国におけるＷＷＶＢ、ドイツにおけるＤＣＦ７７、中国におけるＢＰＣ、イギリスにおけるＭＳＦ等が挙げられる。

図２に示すように、スパイク除去回路３９は、例えば、システムクロック生成回路３９１、エッジ検出回路３９２、期間設定回路３９３、パルス幅測定回路３９４及びＴＣＯ生成回路３９５を備える。システムクロック生成回路３９１は、局部発振信号生成部３３から入力される局部発振信号からシステムクロック信号を生成する。システムクロック信号は、局部発振周波数を有してもよく、他の周波数を有してもよい。エッジ検出回路３９２は、二値化回路３８から出力された二値信号のエッジを検出する。エッジは、二値信号の立ち上がり又は立ち下がりである。期間設定回路３９３は、制御回路４０による制御に応じてスパイク除去期間を設定する。

パルス幅測定回路３９４は、二値化回路３８から入力される二値信号のパルス幅を、システムクロック生成回路３９１から入力されるシステムクロック信号を用いて測定する。即ち、パルス幅測定回路３９４は、エッジ検出回路３９２により検出された、直近の立ち上がり及び立ち下がりにより定義されるパルス幅を測定する。即ち、本実施形態において、パルス幅測定回路３９４は、二値信号のオン時間だけでなくオフ時間もパルス幅として測定する。

ＴＣＯ生成回路３９５は、パルス幅測定回路３９４により測定された各パルス幅のうち、期間設定回路３９３に設定されたスパイク除去期間内のパルス幅を有するパルスを無効化する。即ち、ＴＣＯ生成回路３９５は、二値信号のうち、スパイク除去期間を超えるパルス幅を有するパルスを反映させ、スパイク除去期間以下のパルス幅を有するパルスを除去することにより、ＴＣＯを生成する。ＴＣＯ生成回路３９５は、スパイク除去期間内のオンパルスだけでなく、スパイク除去期間内のオフパルスもパルスとして無効化する。

図３に示すように、スパイク除去期間は、標準電波の種類に応じて制御回路４０において決定される。例えばＪＪＹのタイムコードフォーマットにおいて、２００ｍｓのパルス幅を有するパルスによりＰコード、５００ｍｓのパルス幅を有するパルスにより１コード、８００ｍｓのパルス幅を有するパルスにより０コードがそれぞれ表現される。各コード間におけるパルス幅の差の最小値は３００ｍｓであり、制御回路４０は、これらのコードを正確に識別する必要がある。このため制御回路４０は、例えば３００ｍｓの１０％である３０ｍｓをスパイク除去期間に決定する。

例えばアンテナ２０がＭＳＦの標準電波を受信する場合、制御回路４０は、１００ｍｓ、２００ｍｓ、５００ｍｓの各コードを識別する必要がある、各コード間におけるパルス幅の差の最小値は１００ｍｓである。この場合、制御回路４０は、例えば１００ｍｓの１０％である１０ｍｓをスパイク除去期間に設定する。このように、制御回路４０は、アンテナ２０により受信される標準電波のコード間におけるパルス幅の差の最小値に応じて、スパイク除去期間を決定する。具体的には、制御回路４０は、コード間におけるパルス幅の差が小さいほど短くなるようにスパイク除去期間を決定すればよい。スパイク除去期間は、短すぎるとＴＣＯにノイズが残り、長すぎるとタイムコードの信号幅に影響を及ぼす可能性がある。より具体的な例としては、制御回路４０は、コード間におけるパルス幅の差の最小値の５％～１５％をスパイク除去期間として決定し得る。このようなスパイク除去期間の設定により、スパイクの除去によるタイムコードへの影響を低減することができる。

更に、制御回路４０は、標準電波のコード間におけるパルス幅の差に応じてシステムクロック信号の周波数を決定するようにしてもよい。例えば、制御回路４０は、コード間におけるパルス幅の差が小さいほど高くなるようにシステムクロック信号の周波数を決定し得る。これにより、パルス幅測定回路３９４におけるパルス幅の測定精度を向上することができる。

制御回路４０は、例えば図３に示すような標準電波の種類に紐付けられたスパイク除去期間を記録するテーブルを記憶部４３から読み出して参照することによりスパイク除去期間を決定する。制御回路４０は、アンテナ２０により受信される標準電波の種類に対応するスパイク除去期間をテーブルから検索することにより、スパイク除去期間を決定し得る。制御回路４０は、アンテナ２０により受信される標準電波の種類を、ＴＣＯから決定してもよく、外部操作部材６０に対する操作に応じて決定してもよい。

例えば図４に示すように、アンテナ２０により受信される標準電波により、波形Ｃにより表現されるようなタイムコードが伝達される場合を仮定する。この場合、検波回路３７の出力は、例えば波形Ｄにより表現されるような包絡線信号となる。よって、二値化回路３８の出力は、基準値Ｔｈに対する包絡線信号の値に応じて、波形Ｅにより表現されるような二値信号となる。この二値信号は、タイムコードの波形Ｃに対して遅延し、理想的には波形Ｃに対応する。

但し実際には、環境等の条件により、タイムコードの取得に際して標準電波の電界強度が不足する場合がある。この場合、図５に示すように、標準電波のコードを示す波形Ｃ１に対して、検波回路３７の出力は、波形Ｄに対して不安定な波形Ｄ１を有する。これに伴い、二値化回路３８の出力は、波形Ｅと比べて標準電波のコードとの類似度が低い波形Ｅ１を有する二値信号となる。仮に、二値信号がＴＣＯとして制御回路４０に入力されると、制御回路４０は、タイムコードを正確に識別することが困難となる。これに対して、電波修正時計１は、スパイク除去回路３９を備えることにより、ＴＣＯにおいてノイズとなるパルスが無効化される。

例えば図６に示すように、アンテナ２０により受信される標準電波がＪＪＹの場合、５００ｍｓ、２００ｍｓのパルス幅を有するコードが標準電波により伝達され得る。このとき、環境の条件等に応じて、二値化回路３８は、波形Ｅ２により表現されるような二値信号を出力したとする。スパイク除去回路３９は、波形Ｅ２における互いに直近の立ち上がり及び立ち下がりを検出し、波形Ｆ２のシステムクロック信号を用いて各パルス幅を測定する。スパイク除去回路３９は、スパイク除去期間である３０ｍｓ以内のパルス幅を有するパルスを二値信号から除去することにより、所定の信号変化を無効化して波形Ｇ２により表現されるようなＴＣＯとして制御回路４０に出力する。

或いは図７に示すように、アンテナ２０により受信される標準電波がＤＣＦ７７の場合、１００ｍｓ、２００ｍｓのパルス幅を有するコードが標準電波により伝達され得る。このとき二値化回路３８は、例えば波形Ｅ３により表現されるような二値信号を出力する。スパイク除去回路３９は、波形Ｅ３の各パルス幅を波形Ｆ３のシステムクロック信号を用いて測定する。波形Ｅ３のシステムクロック信号の周波数は、波形Ｅ２の場合より高くてもよい。スパイク除去回路３９は、スパイク除去期間である１０ｍｓ以内のパルス幅を有するパルスを二値信号から除去することにより、所定の信号変化を無効化して波形Ｇ３により表現されるようなＴＣＯとして制御回路４０に出力する。

具体的には、パルス幅測定回路３９４は、二値信号の隣接するエッジ間におけるシステムクロック信号の発数と、システムクロック信号の周波数とに基づいて、二値信号における各パルス幅を測定する。ＴＣＯ生成回路３９５は、パルス幅測定回路３９４による測定結果に応じて、二値信号における各パルスに対して有効及び無効を決定することによりＴＣＯを生成する。このため、ＴＣＯ生成回路３９５から出力されるＴＣＯは、二値化回路３８から出力される二値信号に対して、スパイク除去期間以上の遅延時間を有する。更に、図４及び図５に示す例のように、二値信号は、標準電波におけるタイムコードに対して一定の遅延時間を有する。よって、制御回路４０に入力されるＴＣＯは、標準時を示す標準電波のタイムコードに対して、所定の遅延時間を有する。

このため、時刻修正部４２２は、デコード部４１から入力される時刻データに対して、標準電波に対するＴＣＯの遅延を補償して、計時部４２１により計時される内部時刻を修正するようにしてもよい。例えば、時刻修正部４２２は、時刻データが示す時刻を、スパイク除去期間と標準電波に対する二値信号の遅延時間との和である補償時間分進めることにより補償時刻を算出する。時刻修正部４２２は、計時部４２１の内部時刻を補償時刻に更新することにより、内部時刻を修正する。これにより、標準電波に対するＴＣＯの遅延を解消することができる。

また上述のように、スパイク除去回路３９は、局部発振信号から生成されたシステムクロック信号を用いて、スパイク除去期間以下のパルス幅を有するパルスを二値信号から除去する。局部発振信号は、一般的に３２ｋＨｚ程度の周波数を有する基準信号に対して、例えば１００ｋＨｚ等、高い周波数を有することができる。スパイク除去回路３９は、局部発振信号を用いて二値信号のパルス幅を測定するため、測定精度を向上することができる。またスパイク除去回路３９は、一般的な電波修正時計の制御回路においてノイズ除去する場合に比べて、高い精度でノイズとなるパルスを除去することができる。更に、電波修正時計１は、制御回路４０における処理負荷を低減することができる。

また、基準信号より高い周波数を有する局部発振信号を用いることにより、ＢＰＦ３５として、デジタルフィルター、スイッチトキャパシタフィルター等の高いＱ値を有するフィルター回路が採用可能となる。このため、電波修正時計１は、周波数変換やフィルターとして使用される水晶が不要である。

図８のフローチャートを参照して、電波修正時計１の動作の一例として、電波修正時計１の時刻修正方法を説明する。先ず、ステップＳ１０１において、制御部４２は、ユーザーの操作に応じた操作信号である修正要求信号を、外部操作部材６０から入力される。ステップＳ１０２において、制御部４２は、標準電波の受信処理を開始するように受信回路３０を制御する。

ステップＳ１０３において、制御回路４０は、受信回路３０が受信する標準電波を送信する無線局を選択する。例えば、制御回路４０は、受信対象とする各無線局が送信する標準電波の種類、即ち、標準電波の搬送周波数、タイムコードフォーマット等を予め記憶し、受信対象とする標準電波の種類を切り替えるように受信回路３０を制御する。

ステップＳ１０４において、期間設定回路３９３は、制御回路４０による制御に応じてスパイク除去期間を設定する。即ち、制御回路４０は、ステップＳ１０３で決定された無線局の標準電波の種類に応じてスパイク除去期間を決定し、スパイク除去回路３９の期間設定回路３９３に設定する。スパイク除去回路３９は、二値化回路３８から入力される二値信号の、スパイク除去期間内の信号変化を無効化することにより、ＴＣＯを生成する。

ステップＳ１０５において、制御回路４０は、受信回路３０から入力されるＴＣＯに対して秒同期処理を実行し、秒同期処理が成功したか否かを判定する。具体的には、制御部４２は、ＴＣＯの信号レベルの変化タイミングが１秒周期であることを確認することを以って、秒同期処理が成功したと判定する。制御部４２は、秒同期処理が成功する場合、ステップＳ１０６に処理を進め、秒同期処理が失敗する場合、ステップＳ１０７に処理を進める。

ステップＳ１０６において、制御回路４０は、受信回路３０から入力されるＴＣＯにおいてマーカーの検出処理を実行し、マーカー検出が成功したか否かを判定する。例えば、制御回路４０は、標準電波がＪＪＹの場合、１つのＰコードを検出することを以って毎分１０秒間隔のタイミングを検出し、連続する２つのＰコードを検出することを以って、タイムコードの先頭を示す毎分０秒のタイミングを検出する。制御回路４０は、マーカー検出が成功する場合、ステップＳ１０８に処理を進め、マーカー検出が失敗する場合、ステップＳ１０７に処理を進める。

ステップＳ１０７において、制御回路４０は、全ての無線局に対する受信処理を終了したか否かを判定する。制御回路４０は、受信対象である複数の標準電波の種類を予め記憶し、直近のステップＳ１０２で開始された受信処理において全ての複数の標準電波を受信したか否かを判定する。制御回路４０は、全ての無線局に対する受信処理が終了した場合、ステップＳ１１４に処理を進め、受信処理が終了していない場合、ステップＳ１０３に処理を戻す。

ステップＳ１０８において、デコード部４１は、ＴＣＯをデコードすることにより時刻データを取得し、時刻修正部４２２に出力する。時刻修正部４２２は、デコード部４１から入力される時刻データを記憶部４３に記憶させる。ステップＳ１０８の処理が周期的に繰り返されることにより記憶部４３は、複数の時刻データを記憶する。

ステップＳ１０９において、時刻修正部４２２は、ステップＳ１０２で受信処理が開始された時点から、所定の制限時間が経過したか否かを判定する。時刻修正部４２２は、制限時間が経過した場合、ステップＳ１１４に処理を進め、制限時間が経過していない場合、ステップＳ１１０に処理を進める。

ステップＳ１１０において、時刻修正部４２２は、直近のステップＳ１０８で取得した時刻データが、既に記憶部４３に記憶される他の時刻データと整合するか否かを判定する。ここで「整合する」とは、例えば、特定の複数の時刻データの相互間において、各時刻データが示す時刻間の差と、各時刻データが受信された内部時刻間の差とが同一であることを意味する。時刻修正部４２２は、時刻データが他の時刻データと整合する場合、ステップＳ１１１に処理を進め、時刻データが他の時刻データと整合しない場合、ステップＳ１０８に処理を戻す。受信処理において初回のステップＳ１１０では、１つの時刻データしかないため、時刻修正部４２２は、ステップＳ１０８に処理を戻すことになる。

ステップＳ１１１において、時刻修正部４２２は、記憶部４３に記憶される複数の時刻データのうち、互いに整合する時刻データである整合時刻データの数が閾値であるか否かを判定する。閾値は例えば３である。時刻修正部４２２は、整合時刻データの数が閾値に達した場合、ステップＳ１１２に処理を進め、整合時刻データの数が閾値未満である場合、ステップＳ１０８に処理を戻す。

ステップＳ１１２において、時刻修正部４２２は、受信処理が成功したと判定し、ステップＳ１０２で開始された一連の受信処理を終了する。ステップＳ１１３において時刻修正部４２２は、ステップＳ１１１で数が閾値に達すると判定された整合時刻データに基づいて、計時部４２１により計時される内部時刻を修正する。即ち、制御回路４０は、内部時刻を、整合時刻データが示す現在時刻に修正する。

ステップＳ１１４において、制御回路４０は、受信処理が失敗したと判定し、ステップＳ１０２で開始された一連の受信処理を終了する。

以上のように実施形態を説明したが、本発明はこれらの開示に限定されるものではない。各部の構成は、同様の機能を有する任意の構成に置換されてよく、また、本発明の技術的範囲内において、各実施形態における任意の構成が省略されたり追加されたりしてもよい。このように、これらの開示から当業者には様々な代替の実施形態が明らかになる。

例えば、既に述べた実施形態において、スパイク除去回路３９は、他の構成を有するスパイク除去回路３９Ａに置き換えられてもよい。例えば図９に示すように、スパイク除去回路３９Ａは、システムクロック生成回路３９１、エッジ検出回路３９２、期間設定回路３９３及びラッチ回路３９６を備える。ラッチ回路３９６は、システムクロック及びスパイク除去期間により定義されるラッチ条件で二値信号を処理することによりＴＣＯを生成する。例えば、ラッチ回路３９６は、二値信号におけるエッジを検出した時点から、スパイク除去期間が経過する前に次のエッジを検出した場合、２つのエッジの間の信号変化を無効化することにより、ＴＣＯを生成する。

その他、上述の各構成を相互に応用した構成等、本発明は以上に記載しない様々な実施形態を含むことは勿論である。本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

以下に、上述した実施形態から導き出される内容を、各態様として記載する。

第１態様は、標準電波を受信するアンテナと、前記標準電波から二値信号を生成し、前記標準電波の種類に応じて決定される所定期間内の、前記二値信号の信号変化を無効化することによりタイムコード信号を生成する受信回路と、内部時刻を計時し、前記タイムコード信号から時刻データを取得し、前記時刻データに基づいて前記内部時刻を修正する制御回路と、を備える電波修正時計である。第１態様によれば、二値信号においてノイズとなり得る信号変化が受信回路において無効化されるため、制御回路におけるノイズ除去処理が不要となる。よって、制御回路による消費電力の増加を防止することができる。

第２態様は、第１態様において、前記所定期間が、前記標準電波のコード間におけるパルス幅の差の最小値に応じて決定されることである。第２態様によれば、標準電波毎に求められる時間測定の精度に応じて所定期間を決定することができる。よって、標準電波毎に最適なノイズ除去処理が可能となる。

第３態様は、第１態様において、前記所定期間が、前記標準電波のコード間におけるパルス幅の差の最小値の５％～１５％であることである。第３態様によれば、標準電波毎に求められる時間測定の精度に応じて所定期間を決定することができる。よって、標準電波毎に最適なノイズ除去処理が可能となる。

第４態様は、第１乃至第３態様の何れかにおいて、前記受信回路が、前記信号変化のパルス幅の測定に用いられる局部発振信号を生成する局部発振信号生成部と、前記標準電波に基づく信号に対して、前記局部発振信号を用いてフィルタリング処理を実行するバンドパスフィルターとを有することである。第４態様によれば、制御回路の処理周波数と異なる周波数を用いてフィルタリング処理を実行することができる。このため、局部発振信号の周波数を高くすれば、パルス幅の測定精度及びバンドパスフィルターのＱ値を向上することができる。

第５態様は、第１乃至第４態様の何れかにおいて、前記制御回路が、前記標準電波に対する前記タイムコード信号の遅延を補償して前記内部時刻を修正することである。第５態様によれば、タイムコード信号の生成による遅延を補償することができ、正確な内部時刻を計時することが可能となる。

第６態様は、第１乃至第５態様の何れかにおいて、前記制御回路が、前記所定期間を示す情報を記憶する記憶部を有することである。第６態様によれば、記憶部の内容を変更することが可能となる。これにより、電波修正時計の個体差や標準電波を送信する無線局に応じてノイズ除去の条件の最適化を図ることが可能となる。

第7態様は、アンテナによって標準電波を受信することと、受信回路によって前記標準電波から二値信号を生成することと、前記受信回路によって、前記標準電波の種類に応じて決定される所定期間内の、前記二値信号の信号変化を無効化することにより、タイムコード信号を生成することと、制御回路によって内部時刻を計時することと、前記制御回路によって前記タイムコード信号から時刻データを取得することと、前記制御回路によって前記時刻データに基づいて前記内部時刻を修正することと、を含む電波修正時計の時刻修正方法である。第７態様によれば、二値信号においてノイズとなり得る信号変化が受信回路において無効化されるため、制御回路におけるノイズ除去処理が不要となる。よって、制御回路による消費電力の増加を防止することができる。

１…電波修正時計、２０…アンテナ、３０…受信回路、３７…検波回路、３８…二値化回路、３９，３９Ａ…スパイク除去回路、４０…制御回路、４１…デコード部、４２…制御部、４３…記憶部、３３１…局部発振回路、３３２…周波数生成回路、３９１…システムクロック生成回路、３９２…エッジ検出回路、３９３…期間設定回路、３９４…パルス幅測定回路、３９５…ＴＣＯ生成回路、３９６…ラッチ回路、４２１…計時部、４２２…時刻修正部。

Claims

標準電波を受信するアンテナと、
前記標準電波から二値信号を生成し、前記標準電波の種類に応じて決定される所定期間内の、前記二値信号の信号変化を無効化することにより、タイムコード信号を生成する受信回路と、
内部時刻を計時し、前記タイムコード信号から時刻データを取得し、前記時刻データに基づいて前記内部時刻を修正する制御回路と、
を備え、
前記受信回路は、前記標準電波の種類に応じて決定される周波数を備えるシステムクロック信号を生成し、前記所定期間を、前記システムクロック信号に基づいて測定することを特徴とする電波修正時計。
前記所定期間は、前記標準電波のコード間におけるパルス幅の差の最小値に応じて決定されることを特徴とする請求項１に記載の電波修正時計。
前記所定期間は、前記標準電波のコード間におけるパルス幅の差の最小値の５％～１５％であることを特徴とする請求項１に記載の電波修正時計。
前記受信回路は、局部発振信号を生成する局部発振信号生成部と、前記標準電波に基づく信号に対して、前記局部発振信号を用いてフィルタリング処理を実行するバンドパスフィルターとを有し、前記局部発振信号に基づいて前記システムクロック信号を生成することを特徴とする請求項１乃至３の何れか１項に記載の電波修正時計。
前記制御回路は、前記標準電波に対する前記タイムコード信号の遅延を補償して前記内部時刻を修正することを特徴とする請求項１乃至４の何れか１項に記載の電波修正時計。
前記制御回路は、前記所定期間を示す情報を記憶する記憶部を有することを特徴とする請求項１乃至５の何れか１項に記載の電波修正時計。
アンテナによって標準電波を受信することと、
受信回路によって前記標準電波から二値信号を生成することと、
前記受信回路によって、前記標準電波の種類に応じて決定される周波数を備えるシステムクロック信号を生成することと、
前記受信回路によって、前記標準電波の種類に応じて決定され且つ前記システムクロック信号に基づいて測定される所定期間内の、前記二値信号の信号変化を無効化することにより、タイムコード信号を生成することと、
制御回路によって内部時刻を計時することと、
前記制御回路によって前記タイムコード信号から時刻データを取得することと、
前記制御回路によって前記時刻データに基づいて前記内部時刻を修正することと、
を含むことを特徴とする電波修正時計の時刻修正方法。