JP7374170B2 - シフトレジスタ単位回路、ゲート駆動回路、表示装置及び駆動方法 - Google Patents

Description

本開示は、表示技術に関し、特にシフトレジスタ単位、シフトレジスタ単位を含むゲート駆動回路及びその駆動方法に関するものである。

表示パネル、特にＯＬＥＤディスプレイの場合、駆動回路は通常、ゲート集積回路（ゲートＩＣ）に集積される。ゲートＩＣのチップを設計する場合、チップのコストは主にチップの面積に依存する。既存のＯＬＥＤゲート駆動回路は、感知単位回路、走査単位回路、及び感知単位回路と走査単位回路からの信号を出力するためのゲート回路又はＨｉｚ回路の３つのサブ回路を含み、回路構造が複雑であり、ＯＬＥＤ表示パネルの高解像度と狭額縁化に対するますます厳しい要件を満たすのは困難である。また、後続の出力制御のために電圧を保存するため、ゲート駆動回路を形成するための単位回路として機能するシフトレジスタ回路の幾つかのノードをプリチャージすることによって引き起こされるトランジスタへの長時間のストレスは、ゲートＩＣの性能と信頼性に多くの問題を引き起こす。従って、トランジスタのストレス時間を低減する改良的なシフトレジスタ回路設計、及び革新的な回路駆動方法が望まれている。

一態様では、本開示は、シフトレジスタ単位回路を提供する。前記シフトレジスタ単位回路は、表示入力信号を受信するための表示入力端を有し、１フレームの画像を表示する１つの周期の表示期間中に、前記表示入力信号に基づいて、第１ノードに表示出力制御信号を提供するように構成される第１入力サブ回路を備える。前記シフトレジスタ単位回路は、ブランク制御ノードを充電するためのブランク入力信号を受信するためのブランク入力端を有し、前記１つの周期のブランク期間中に、前記ブランク入力信号に基づいて、前記第１ノードにブランク出力制御信号を提供するように構成される第２入力サブ回路をさらに備える。さらに、前記シフトレジスタ単位回路は、前記第１ノードの制御下で混合出力信号を出力するための出力端を有するように構成された出力サブ回路を備える。前記混合出力信号は、前記表示期間中の前記表示出力制御信号の制御下の表示出力信号、及び前記１つの周期の前記ブランク期間中の前記ブランク出力制御信号の制御下のブランク出力信号である。前記第２入力サブ回路はさらに、前記１つの周期の前記ブランク期間が終了する前に第１ブランクリセット信号を受信して、前記ブランク制御ノードをリセットするように構成される。前記第２入力サブ回路は、ブランク制御信号に基づいて前記第１ノードに前記ブランク出力制御信号を提供するように構成された分離サブ回路を含む。

選択的には、前記分離サブ回路は、前記第１ノードと前記ブランク制御ノードとの間に設定され、前記第１ノードと前記ブランク制御ノードとの間の相互干渉を防止するように構成されている。

選択的には、前記シフトレジスタ単位回路は、前記第１ノードと前記ブランク制御ノードとの間の分離を維持するように、前記分離サブ回路に動作電圧レベルを提供するように構成された漏れ防止サブ回路をさらに備える。

選択的には、前記第２入力サブ回路は、前記ブランク入力信号に基づいて前記ブランク制御ノードを充電し、前記１つの周期の前記ブランク期間が終了する前に、第２クロック信号線から提供される前記第１ブランクリセット信号に基づいて前記ブランク制御ノードをリセットする充電サブ回路を含む。さらに、前記第２入力サブ回路は、前記ブランク制御ノードに接続された一端を有するように構成され、前記ブランク入力信号に基づいて前記ブランク制御信号を記憶するように構成された記憶サブ回路を含む。

選択的には、前記充電サブ回路は、前記ブランク入力端に接続された第１端、第２クロック信号線に接続された制御端、及び前記ブランク制御ノードに接続された第２端を有する充電トランジスタを含む。前記記憶サブ回路は、前記ブランク制御ノードに接続された第１端を有する第１キャパシタを含む。前記分離サブ回路は、第１分離トランジスタ及び第２分離トランジスタを含む。前記第１分離トランジスタは、第３クロック信号線に接続された第１端、及び前記ブランク制御ノードに接続された制御端を有する。前記第２分離トランジスタは、前記第１分離トランジスタの第２端に接続された第１端、前記第１ノードに接続された第２端、及び前記第３クロック信号線に接続された制御端を有する。

選択的には、前記分離サブ回路は、前記第２分離トランジスタと直列結合された第３分離トランジスタをさらに含む。前記第３分離トランジスタは、第１クロック信号線に接続された制御端を有する。前記第１クロック信号線は、前記第３クロック信号線に提供される電圧レベルよりも低い電圧レベルを提供する。

選択的には、前記漏れ防止サブ回路は、前記第１ノードに接続された制御端、ターンオフ電圧レベルを提供する第１信号線に接続された第１端、及び漏れ防止ノードに接続された第２端を有する第１漏れ防止トランジスタを含む。前記第１漏れ防止トランジスタは、前記第１ノードの制御下で前記第１信号線からの前記ターンオフ電圧レベルを前記漏れ防止ノードに提供するように構成される。前記漏れ防止サブ回路は、第１クロック信号線又は前記第３クロック信号線に接続された制御端、前記第１ノードに接続された第１端、及び前記漏れ防止ノードに接続された第２端を有する第２漏れ防止トランジスタをさらに含み、前記漏れ防止ノードは、さらに前記第２分離トランジスタの第２端に接続される。

選択的には、前記漏れ防止サブ回路は、前記第１ノードの制御下で前記第２分離トランジスタの第２端に前記動作電圧レベルを提供するように構成される。

選択的には、前記シフトレジスタ単位回路は、前記表示期間中に前記表示出力信号を出力した後、リセット信号線から提供される表示リセット信号の制御下で前記第１ノードをリセットするように構成された表示リセットサブ回路をさらに含む。

選択的には、前記表示リセットサブ回路は、第１ノードに接続された第１端、前記表示リセット信号を提供する表示リセット端に接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有する表示リセットトランジスタを含む。

選択的には、前記シフトレジスタ単位回路は、前記１つの周期の前記ブランク期間が終了する前に第２ブランクリセット信号の制御下で前記第１ノードをリセットするように構成されたブランクリセットサブ回路をさらに含む。前記第２ブランクリセット信号は、ブランクリセット信号線から提供される。

選択的には、前記ブランクリセットサブ回路は、前記第１ノードに接続された第１端、前記ブランクリセット信号線に接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有するブランクリセットトランジスタを含む。

選択的には、前記出力サブ回路は、少なくとも１つのシフト信号出力端及び少なくとも１つの画素信号出力端を含む。

選択的には、前記シフトレジスタ単位回路は、前記第１ノードの制御下で第２ノードの電圧レベルを制御するように構成された第１制御サブ回路と、前記第２ノードの制御下で前記第１ノード及び前記出力端の電圧レベルをターンオフ電圧レベルにプルダウンするように構成された第２制御サブ回路とをさらに備える。

選択的には、前記第１制御サブ回路は、第１制御トランジスタ及び第２制御トランジスタを含む。前記第１制御トランジスタは、第１プルダウン制御信号線に共通接続された第１端と制御端、及び前記第２ノードに接続された第２端を有する。前記第２制御トランジスタは、前記第２ノードに接続された第１端、前記第１ノードに接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有する。前記第２制御サブ回路は、第１プルダウントランジスタ及び第２プルダウントランジスタを含む。前記第１プルダウントランジスタは、前記第１ノードに接続された第１端、前記第２ノードに接続された制御端、及び前記ターンオフ電圧レベルを提供する前記第１信号線に接続された第２端を有する。第２プルダウントランジスタは、出力端に接続された第１端、前記第２ノードに接続された制御端、及び前記ターンオフ電圧レベルを提供する前記第１信号線に接続された第２端を有する。

選択的には、前記充電サブ回路は、高電圧信号線ＶＤＤに接続された第１端、前記ブランク入力端に接続された制御端、及び前記ブランク制御ノードに接続された第２端を有する充電トランジスタを含む。前記記憶サブ回路は、前記ブランク制御ノードに接続された第１端を有する第１キャパシタを含む。前記分離サブ回路は、第１分離トランジスタ及び第２分離トランジスタを含み、前記第１分離トランジスタは、前記高電圧信号線ＶＤＤに接続された第１端、前記ブランク制御ノードに接続された制御端を有し、前記第２分離トランジスタは、前記第１分離トランジスタの第２端に接続された第１端、前記第１ノードに接続された第２端、及び第１クロック信号線に接続された制御端を有する。

選択的には、前記第１入力サブ回路は、前記第１ノードに接続された第１端、及び前記表示入力端に接続された第２端及び／又は制御端を有する第１表示入力トランジスタを含む。前記出力サブ回路は、出力トランジスタと出力キャパシタを含む。前記出力トランジスタは、駆動信号を提供する第４クロック信号線に接続された第１端、前記出力端に接続された第２端、及び前記第１ノードに接続された制御端を有する。前記出力キャパシタには、前記第１ノードに接続された第１端、及び前記出力端に接続された第２端を有する。

別の態様では、本開示は、直列にカスケード接続されたＮ段のシフトレジスタ単位回路を備えるゲート駆動回路を提供する。前記シフトレジスタ単位回路のそれぞれ１つは、本明細書に記載のシフトレジスタ単位回路である。前記Ｎ段のシフトレジスタ単位回路において、第ｉ段のシフトレジスタ単位回路は、第（ｉ－１）段のシフトレジスタ単位回路の出力端に接続された表示入力端、及び前記第（ｉ－１）段のシフトレジスタ単位回路の表示リセット端に接続された出力端を含む。ここで、Ｎは２より大きい整数であり、ｉはＮ以下の正の整数である。また、第１段のシフトレジスタ単位回路は、表示信号線に接続された表示入力端、及びブランク信号線に接続されたブランク入力端を含む。第Ｎ段のシフトレジスタ単位回路は、リセット信号線に結合された表示リセット端を含む。

本開示のさらに別の態様では、本明細書に記載のゲート駆動回路を有する表示装置が提供される。前記表示装置はＮ本のゲート線を含み、第ｉ本のゲート線が第ｉ段のシフトレジスタ単位回路の出力端に接続して第ｉ個の表示出力信号を受信する。ここで、Ｎは２より大きい整数であり、ｉはＮ以下の正の整数である。

さらに別の態様では、本開示は、本明細書に記載のシフトレジスタ単位回路を駆動する方法を提供する。この方法は、１フレームの画像を表示する１つの周期の表示期間中に、第１制御期間内で、前記シフトレジスタ単位回路の第１入力サブ回路を介して、前記シフトレジスタ単位回路の第１ノードに表示出力制御信号を提供するステップを含む。この方法は、第１出力期間中に、前記第１ノードにおける表示出力制御信号の制御下で、前記シフトレジスタ単位回路の出力サブ回路を介して表示出力信号を出力するステップをさらに含む。また、この方法は、１フレームの画像を表示する前記１つの周期のブランク期間中に、第１制御期間内で、シフトレジスタ単位回路の第２入力サブ回路を介して、ブランク制御信号に基づいて分離サブ回路を介して前記第１ノードにブランク出力制御信号を提供するステップを含む。前記方法は、前記第１ノードと前記ブランク制御ノードとの間の分離を維持するように、前記分離サブ回路に動作電圧レベルを提供するステップをさらに含む。さらに、前記方法は、第２出力期間中に、前記第１ノードにおけるブランク出力制御信号の制御下で、前記出力サブ回路を介してブランク出力信号を出力するステップをさらに含む。さらに、前記方法は、第１ブランクリセット期間中に、第１ブランクリセット信号の制御下で、シフトレジスタ単位回路におけるブランク制御ノードをリセットするステップを含む。

選択的には、前記方法は、前記第１出力期間後の表示リセット期間中に、前記シフトレジスタ単位回路における表示リセット端からの表示リセット信号の制御下で第１ノードをリセットするステップを含む。

選択的には、前記方法は、前記ブランク期間後の第２ブランクリセット期間中に、第２ブランクリセット信号の制御下で前記第１ノードをリセットするステップを含む。

以下の図面は、開示された様々な実施形態による例示目的の一例であり、本発明の範囲を限定することを意図するものではない。

本開示の幾つかの実施例に係るシフトレジスタ単位回路のブロック図である。 本開示の第１実施例に係るシフトレジスタ単位回路の表示入力サブ回路の例示的な回路図である。 本開示の第２実施例に係るシフトレジスタ単位回路の表示入力サブ回路の例示的な回路図である。 本開示の第３実施例に係るシフトレジスタ単位回路の表示入力サブ回路の例示的な回路図である。 本開示の第４実施例に係るシフトレジスタ単位回路の表示入力サブ回路の例示的な回路図である。 本開示の第５実施例に係るシフトレジスタ単位回路の表示入力サブ回路の例示的な回路図である。 従来のシフトレジスタ単位回路の出力端及び第１ノードにおける電圧レベルのシミュレーション図である。 本開示の実施例に係るシフトレジスタ単位回路の出力端及び第１ノードにおける電圧レベルのシミュレーション図である。 本開示の実施例に係る出力サブ回路の例示的な回路図である。 本開示のもう１つの実施例に係る出力サブ回路の例示的な回路図である。 本開示のいま１つの実施例に係る出力サブ回路の例示的な回路図である。 本開示の実施例に係るシフトレジスタ単位回路のブロック図である。 本開示の第１実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第２実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第３実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第４実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第５実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第６実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第７実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示の第８実施例に係るシフトレジスタ単位回路のブランク入力サブ回路の例示的な回路図である。 本開示のもう１つの実施例に係るシフトレジスタ単位回路のブロック図である。 本開示の第１実施例に係るシフトレジスタ単位回路の例示的な回路図である。 本開示の第２実施例に係るシフトレジスタ単位回路の例示的な回路図である。 本開示の第３実施例に係るシフトレジスタ単位回路の例示的な回路図である。 本開示の第４実施例に係るシフトレジスタ単位回路の例示的な回路図である。 本開示の幾つかの実施例に係る漏れ防止サブ回路の例示的な回路図を示す。 本開示の幾つかの実施例に係る漏れ防止サブ回路の例示的な回路図を示す。 本開示の幾つかの実施例に係る漏れ防止サブ回路の例示的な回路図を示す。 本開示の幾つかの実施例に係る漏れ防止サブ回路の例示的な回路図を示す。 本開示の第５実施例に係るシフトレジスタ単位回路の例示的な回路図である。 本開示の第１実施例に係るゲート駆動回路の概略ブロック図である。 本開示の第２実施例に係るゲート駆動回路の概略ブロック図である。 本開示の実施例に係るゲート駆動回路の駆動タイミング図である。 本開示の第３実施例に係るゲート駆動回路の概略ブロック図である。 本開示の実施例に係るシフトレジスタ単位回路を駆動するための方法を示すフローチャートである。

以下の実施例を参照して、本開示をさらに具体的に説明する。なお、幾つかの実施例は、例示及び説明を目的として提示されているが、網羅的であること及び開示された実施例に限定されることを意図しない。

以下の詳細な説明では、本開示のより完全な理解を提供するように、多くの特定の詳細が記載されている。しかしながら、本開示は、必ずしもこれらの特定の詳細に限定されることなく実施され得ることは、当業者にとって自明なことであろう。他の実施例では、本発明を不明確にすることを回避するため、周知の構造、装置及び回路は、詳細に示されるのではなく、ブロック図の形で示されている。

読者の注意は、本明細書と同時に提出され、本明細書の公審査の参照となるすべての論文及び文献に向けられるべきであり、このようなすべての論文及び文献の内容は、すべて参照により本明細書に組み込まれる。本明細書（付随する特許請求の範囲、要約及び図面を含む）に開示されているすべての特徴は、特に明記しない限り、同一、同等又は類似の目的のための代替特徴に置き換えることができる。従って、特に明記しない限り、開示されている各特徴は、同等又は類似の特徴の一般的なシリーズの一例である。

さらに、特許請求の範囲において、特定の機能を実行するために使用される「装置」又は特定の機能を実行するために使用される「ステップ」を明確に限定されていない要素は、『米国法典』第３５章第１１２条第６項に規定する「装置」又は「ステップ」の条項のように解釈されるべきではない。特に、本文の特許請求の範囲における「ステップ」又は「動作」の使用は、『米国法典』第３５章第１１２条第６項の規定を適用することを意図するものではない。

なお、本開示に用いられる用語「第１」、「第２」及び類似の用語は、いかなる順序、数量又は重要性を示すものではなく、異なる構成要素を区別するのみに使用される。同様に、「備える」又は「含む」などの類する用語とは、その用語の前に現れる要素が、その用語の後に現れる要素を包含することを意味するが、他の要素も包含する可能性も除外されるとは意図しない。「接続」又は「連接」などの類する用語は、物理的又は機械的な接続に限定されず、直接的又は間接的を問わず、電気的な接続を含み得る。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのみに使用され、説明された対象の絶対位置が変化すると、該相対位置関係もそれに応じて変化する可能性がある。

「１」、「１つ」、「該」及び「前記」などの用語は、特に単数形を指すのではなく、複数形を含んでもよい。一般的に、「含む」及び「備える」という用語は、明確に識別されたステップ及び要素を包含することのみを意図し、これらのステップ及び要素は排他的リストを構成せず、この方法又は装置は他のステップ及び要素を含み得る。

本開示のすべての実施例で用いられるトランジスタは、それぞれ、薄膜トランジスタ、電界効果トランジスタ、又は他の同じ特性を有する素子であってもよい。この実施形態では、各トランジスタのドレイン及びソースの接続方式は、互換可能である。従って、本開示の実施例では、各トランジスタのドレインとソースは、実質的に違いはない。ここで、トランジスタのゲート以外の２つの極を区別するためだけに、一方をドレインと呼び、もう一方をソースと呼ぶ。本開示の実施例で使用される薄膜トランジスタは、Ｎ型トランジスタ又はＰ型トランジスタであり得る。本開示の実施例において、Ｎ型薄膜トランジスタが使用される場合、その第１電極は、ソースであり得、第２電極は、ドレインであり得る。以下の実施例において、薄膜トランジスタがＮ型トランジスタであることを例とする、即ち、ゲートの信号がハイレベルにある時、薄膜トランジスタがオンになる。Ｐ型トランジスタを使用する場合は、それに応じて駆動信号のタイミングを調整する必要がある。具体的な詳細はここで省略するが、本発明の保護範囲にも含まれるべきである。例えば、本開示においてＮ型トランジスタを例にする場合、オンレベルはハイレベルにあるため、本開示において制御トランジスタをオンする時の信号は、「ターンオン電圧レベル」となる「プルアップ信号」と呼ばれる。制御トランジスタをオフにする時の信号は、「ターンオフ電圧レベル」となる「プルダウン信号」と呼ぶこともある。当業者に容易に理解されるであろうが、本開示のＮ型トランジスタをＰ型トランジスタに置き換えると、本開示の「プルアップ信号」を「プルダウン信号」に置き換え、及び本開示の「プルダウン信号」を「プルアップ信号」に置き換えればよい。

従って、本開示は、特に、シフトレジスタ単位回路、多段のシフトレジスタ単位回路によってカスケード接続されたゲート駆動回路、前記ゲート駆動回路を備える表示パネル及び表示装置を提供し、これにより、関連技術の制限及び欠点に起因する１つ又は複数の問題を実質的に回避する。一態様では、本開示は、シフトレジスタ単位回路を提供する。図１は、本開示の幾つかの実施例に係るシフトレジスタ単位回路のブロック図である。図１に示すように、シフトレジスタ単位回路１００は、第１ノードＱを介して互いに結合された第１入力サブ回路１２０、第２入力サブ回路１１０及び出力サブ回路１３０を含む。第２入力サブ回路１１０は、ブランク入力サブ回路とも呼ばれる。第１入力サブ回路１２０は、表示入力サブ回路とも呼ばれる。ブランク入力サブ回路１１０は、ブランク制御ノードＨ（以下に示す）を充電するためのブランク入力信号を受信するためのブランク入力端を有し、且つ１つの周期のブランク期間中に、ブランク入力信号に基づいて、第１ノードＱにブランク出力制御信号を提供するように構成される。ここで、「ブランク」とは、サブ回路が１フレームの画像を表示する１つの周期内のブランク期間に関連していることを意味するだけであり、当該サブ回路がブランク期間でのみ機能するように制限するものではない。例えば、ブランク入力サブ回路１１０は、さらに、１フレームの画像を表示する周期の表示期間中に動作し、ブランク制御ノードＨを充電して、表示期間終了後ブランク期間が開始するまで高電圧レベルに維持するように構成される。

幾つかの実施例において、使用されるトランジスタのタイプに応じて、シフトレジスタ単位回路の第１ノードＱは、プルアップノードとして構成される、即ち、第１ノードＱの電圧レベルは、動作（ハイ）電圧レベルにプルアップされる。他の実施例において、第１ノードＱは、プルダウンノードとして構成されてもよく、即ち、第１ノードＱの電圧レベルは、動作（ロー）電圧レベルにプルダウンされる。

幾つかの実施例において、ブランク入力サブ回路１１０は、ブランク入力信号を受信して記憶し、ブランク入力信号の制御下で第１ノードＱにブランクプルアップ信号を提供するように構成され、これにより、第１ノードＱの電圧レベルを、動作レベルまで上昇させる。例えば、ブランク入力サブ回路１１０は、１つの周期のブランク期間において動作し、ブランク入力信号を受信してブランク制御信号を記憶し、ブランク制御信号の制御下で現在の周期中に第１ノードＱにブランクプルアップ信号を提供する。別の例示では、ブランク入力サブ回路１１０は、１つの周期のブランク期間中に動作しブランク入力信号を受信してブランク制御信号を記憶し、ブランク制御信号の制御下で次の周期中に第１ノードＱにブランクプルアップ信号を提供する。

図１に示すように、表示入力サブ回路１２０は、表示入力信号を受信するための表示入力端を有し、第１ノードＱに表示出力制御信号を提供して、その電圧レベルを動作レベルまでプルアップさせるように構成される。

出力サブ回路１３０は、第１ノードＱの制御下で、出力端ＯＵＴを介して混合出力信号を出力するように構成される。混合出力信号は、表示出力信号又はブランク出力信号のいずれかである。表示出力信号とブランク出力信号は、パルス幅とタイミングが異なる２つの独立したパルスであってもよい。

幾つかの実施例において、出力サブ回路１３０は、１フレームの画像を表示する１つの周期の表示期間内に、第１ノードＱの制御下で、出力端を介して表示出力信号を出力するように構成される。当該周期のブランク期間内に、出力サブ回路１３０は、第１ノードＱの制御下で、出力端を介してブランク出力信号を出力するように構成される。

幾つかの実施例において、本開示のシフトレジスタ単位回路１００は、当該周期のブランク期間が終了する前に、ブランク入力サブ回路１１０に対してリセット動作を実行するように構成される。これは、シフトレジスタ単位回路のトランジスタが導通状態にある持続時間を短縮して、長期的なストレスによるトランジスタの性能低下の問題を軽減することを目的とする。

図２Ａ－図２Ｅは、本開示の幾つかの実施例に係る、図１に示す表示入力サブ回路の幾つかの例示的な回路図である。図２Ａ－図２Ｅに示すように、表示入力サブ回路１２０は、表示入力トランジスタＭ５を含む。図２Ａに示すように、表示入力トランジスタＭ５は、表示入力端ＳＴＵ２に接続された第１端を有する。表示入力トランジスタＭ５は、第１ノードＱに接続された第２端を有する。表示入力トランジスタＭ５は、第１クロック信号線ＣＬＫＡに接続された制御端を有する。１つの周期の表示期間内に、第１クロック信号線ＣＬＫＡによって提供される第１クロック信号の制御下で、表示入力トランジスタＭ５がオンになり、表示入力端ＳＴＵ２からの表示入力信号を表示プルアップ信号として第１ノードＱに入力する。

図２Ｂ及び２Ｄに示すように、表示入力トランジスタＭ５は、ターンオン電圧レベルで一定の高電圧が提供される高電圧信号線ＶＤＤ又はＶＤＨに接続された第１端部を有する。表示入力トランジスタＭ５は、第１ノードＱに接続された第２端、及び表示入力端ＳＴＵ２に接続された制御端を有する。選択的には、表示入力端ＳＴＵ２からの表示入力信号の制御下で、表示入力トランジスタＭ５がオンになり、高電圧信号線ＶＤＤ又はＶＤＨからの高電圧信号を転送して、第１ノードＱをターンオン電圧レベルに設定する。

図２Ｃに示すように、表示入力トランジスタＭ５は、表示入力端ＳＴＵ２に共通接続された第１端及び制御端を有する。また、表示入力トランジスタＭ５は、第１ノードＱに接続された第２端を有する。選択的には、１つの周期の表示期間内に、表示入力端ＳＴＵ２からの表示入力信号の制御下で、表示入力トランジスタＭ５がオンになると同時に、表示入力信号を表示プルアップ信号として第１ノードＱに転送する。

選択的には、表示入力サブ回路１２０は、表示入力トランジスタＭ５と第１ノードＱとの間に接続された第２表示入力トランジスタＭ１６をさらに含む。図２Ｅに示すように、第２表示入力トランジスタＭ１６の第１端及び制御端は、表示入力トランジスタＭ５の第２端に接続されている。第２表示入力トランジスタＭ１６の第２端は、第１ノードＱに接続されている。表示入力トランジスタＭ５が表示入力端の制御下でオンになると、第２表示入力トランジスタＭ１６は、高電圧信号が第１ノードＱに入力された場合、回路内の容量カップリングによって出力端にグリッチが発生することを回避することができる。

図２Ｆに示すように、これは、従来のシフトレジスタ単位回路の出力端に発生する大きなグリッチを示す模式図である。回路内の容量カップリングによって発生するこのようなグリッチは大きくなり、１段のシフトレジスタ単位回路が誤った信号を出力して、当該シフトレジスタ単位回路が異常な動作状態になる場合がある。

図２Ｇに示すように、これは、本開示の実施例に係るシフトレジスタ単位回路の出力端の低減されたグリッチを示す概略図である。表示入力サブ回路１２０が第２表示入力トランジスタＭ１６を含む場合、ＶＤＤからの高電圧信号は、第１ノードの電圧レベルを直接にプルアップしない。代わりに、第１ノードにおける電圧レベルは、第１ノードＱと直列接続された第２表示入力トランジスタＭ１６によってプルアップされ、出力端ＯＵＴにおけるグリッチ効果が低減される。

図３Ａ－図３Ｃは、本開示の幾つかの実施例に係るシフトレジスタ単位回路の出力サブ回路を示す例示的な回路図である。図３Ａに示すように、出力サブ回路１３０は、出力トランジスタＭ１１と出力キャパシタＣ２を含む。出力トランジスタＭ１１は、第４クロック信号線ＣＬＫＤに接続された第１端、出力端ＣＲ／ＯＵＴに接続された第２端、及び第１ノードＱに接続された制御端を有する。出力キャパシタＣ２は、第１ノードＱに接続された第１端、及び出力端ＣＲ／ＯＵＴに接続された第２端を有する。出力キャパシタＣ２は、第１ノードＱの電圧レベルを記憶し維持するように構成される。第１ノードＱの電圧レベルが高電圧レベル又はターンオン電圧レベルに維持されると、出力トランジスタＭ１１がオンになり、第４クロック信号線ＣＬＫＤからの信号を出力信号として出力端ＣＲ／ＯＵＴに出力する。この出力信号は、選択的には、画素回路の駆動信号、又は、ゲート駆動回路のシフトレジスタ駆動信号として用いられる。

幾つかの実施例において、シフトレジスタ単位回路１００の駆動能力を向上させるため、出力サブ回路１３０はさらに２つの出力端を含む。例えば、図３Ｂに示すように、出力サブ回路１３０は、第１出力トランジスタＭ１１と第２出力トランジスタＭ１３を含む。第１出力トランジスタＭ１１は、第４クロック信号線ＣＬＫＤに接続された第１端、第１出力端ＣＲに接続された第２端、及び第１ノードＱに接続された制御端を有する。第２出力トランジスタＭ１３は、第５クロック信号線ＣＬＫＥに接続された第１端、第２出力端ＯＵＴ１に接続された第２端、及び第１ノードＱに接続された制御端を有する。ここで、第１出力端ＣＲから出力された出力信号は、ゲート駆動回路のシフトレジスタ信号として使用でき、第２出力端ＯＵＴ１から出力された別の出力信号は、画素回路を駆動するための駆動信号として使用できる。選択的には、第４クロック信号線ＣＬＫＤと第５クロック信号線ＣＬＫＥは、２本の異なるクロック信号線であってもよいし、同一のクロック信号線であってもよい。

他の幾つかの実施例において、出力サブ回路１３０は、複数の出力端を含み得る。例えば、図３Ｃに示すように、出力サブ回路１３０は、第６クロック信号線ＣＬＫＦに接続された第１端、第３出力端ＯＵＴ２に接続された第２端、及び第１ノードＱに接続された制御端を有する第３出力トランジスタＭ１５をさらに含む。第６クロック信号線ＣＬＫＦは、第４クロック信号線ＣＬＫＤ又は第５クロック信号線ＣＬＫＥと同一のクロック信号線であってもよいし、異なるクロック信号線であってもよい。画素回路に２つの異なる駆動信号を提供して、画素回路を駆動する柔軟性を向上する。例えば、一般的な３Ｔ１Ｃ型の画素回路の場合、２つの出力信号をそれぞれ走査トランジスタと感知トランジスタの駆動信号として使用できる。もちろん、シフトレジスタ単位回路の出力端の数は、異なるシナリオに適用できる、より多くの設定、補正又は変更を有し得る。

図４は、本開示のもう１つの実施例に係るシフトレジスタ単位回路のブロック図である。図４に示すように、シフトレジスタ単位回路４００は、ブランク入力サブ回路４１０、表示入力サブ回路４２０及び出力サブ回路４３０を含む。表示入力サブ回路４２０及び出力サブ回路４３０は、それぞれ、図１、図２Ａ－図２Ｅに示す表示入力サブ回路１２０及び図３Ａ－図３Ｃに示す出力サブ回路１３０であり得る。

図４に示すように、ブランク入力サブ回路４１０は、充電サブ回路４１１、記憶サブ回路４１２及び分離サブ回路４１３を含む。充電サブ回路４１１は、ブランク入力信号に基づいてブランク制御ノードＨを充電するように構成される。幾つかの実施例において、充電サブ回路４１１は、ブランク入力信号を受信し、ブランク入力信号の制御下で、高電圧ブランク出力制御信号又はブランクプルアップ信号をブランク制御ノードＨに提供する。また、充電サブ回路４１１はさらに、１フレームの画像を表示する１つの周期のブランク期間が終了する前に、第１ブランクリセット信号を受信し、当該第１ブランクの制御下でブランク制御ノードＨをリセットするように構成される。

幾つかの実施例において、充電サブ回路４１１は、さらに、ランダム入力信号に基づいてブランク制御ノードＨを充電するように構成される。選択的には、充電サブ回路４１１はランダム入力信号を受信する。ランダム入力信号の制御下で、高電圧ブランク入力信号をブランク制御ノードＨに入力することができる。例えば、ランダム入力信号は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又はマイクロプロセッサなどの制御単位回路（図示せず）によって生成されるランダム電圧パルスであり得る。他の例示では、ランダム入力信号は、１フレームの画像を表示する１つの周期の表示期間中のランダムクロック期間内の入力電圧パルスである。

記憶サブ回路４１２は、ブランク制御ノードＨに接続された一端と、ブランク制御信号を記憶するように構成された他端とを有する。

分離サブ回路４１３は、記憶サブ回路４１２に記憶されたブランク制御信号に基づいて、ブランク制御ノードＨにおけるブランク出力制御信号を第１ノードＱに入力するように配置されている。幾つかの実施例において、分離サブ回路４１３は、第１ノードＱとブランク制御ノードＨとの間に配置されて、両者の間の相互干渉を防止する。例えば、ブランク出力制御信号を出力する必要がない場合、分離サブ回路４１３は、第１ノードＱとブランク制御ノードＨとの間の接続を遮断することができる。

図５Ａ－図５Ｈは、本開示の幾つかの実施例に係るシフトレジスタ単位回路のブランク入力サブ回路を示す様々な例示的な回路図である。選択的には、充電サブ回路４１１は、ブランク入力端からのブランク入力信号に基づいてブランク制御ノードＨを充電するように構成された充電トランジスタＭ１を含む。充電トランジスタＭ１は、ブランク入力端に接続された第１端及び／又は制御端、及びブランク制御ノードＨに接続された第２端を有する。

幾つかの実施例において、充電サブ回路４１１は、ブランク入力信号をブランク制御ノードＨに入力するように構成することができる。図５Ａ又は図５Ｃ、図５Ｄ及び図５Ｆに示すように、充電トランジスタＭ１は、ブランク入力端ＳＴＵ１に接続された第１端、ブランク制御ノードＨに接続された第２端及び第２クロック信号線ＣＬＫＢに接続された制御端を有する。ハイレベルのターンオン電圧が第２クロック信号線ＣＬＫＢに供給されると、充電トランジスタＭ１はオンになり、ブランク入力端ＳＴＵ１からのブランク入力信号をブランク制御ノードＨに入力することを許容する。図５Ｅに示すように、充電トランジスタＭ１は、制御端、第１端及び第２端を有し、前記充電トランジスタＭ１の制御端は、第１端に接続され、且つ前記充電トランジスタＭ１の制御端と第１端とは、ブランク入力端ＳＴＵ１に共通接続され、前記充電トランジスタＭ１の第２端がブランク制御ノードＨに接続されている。ブランク入力端ＳＴＵ１にターンオン電圧レベルのブランク入力信号が供給されると、充電トランジスタＭ１はオンになり、ブランク入力信号のターンオン電圧レベルをブランク制御ノードＨに転送することを許容する。

他の幾つかの実施例において、充電サブ回路は、ブランク入力信号の制御下で、ターンオン電圧レベルであるブランク出力制御信号をブランク制御ノードＨに入力するように構成される。例えば、充電トランジスタＭ１は、高電圧信号線ＶＤＤに接続された第１端、ブランク制御ノードＨに接続された第２端及びブランク入力端ＳＴＵ１に接続された制御端を有する。充電トランジスタＭ１は、ブランク入力端ＳＴＵ１に供給される、ターンオン電圧レベルであるブランク入力信号によってオンになると、ＶＤＤからの高電圧信号は、ブランク出力制御信号としてブランク制御ノードＨに転送される。

さらに幾つかの実施例において、充電サブ回路４１１は、ランダム入力信号ＯＥに基づいてブランク制御ノードＨを充電するように構成される。例えば、図５Ｇに示すように、充電トランジスタＭ１は、ランダム信号入力端に接続された制御端、シフトレジスタ単位回路の出力端ＣＲ／ＯＵＴに接続された第１端、及びブランク制御ノードＨに接続された第２端を有する。選択的には、充電トランジスタＭ１は、その制御端をランダム信号入力端に接続し、その第１端を、同じゲート駆動回路における前段のシフトレジスタ単位回路の出力端ＣＲ＜Ｎ－１＞に接続することができる。選択的には、充電トランジスタＭ１は、その制御端を前段のシフトレジスタ単位回路の出力端ＣＲ＜Ｎ－１＞又は現段のシフトレジスタ単位回路の出力端ＣＲ＜Ｎ＞に接続し、さらにその第１端をランダム信号入力端に接続する。

充電サブ回路４１１は、ランダム入力信号に基づいてブランク入力信号をブランク制御ノードＨに入力するように構成され得る。例えば、シフトレジスタ単位回路のランダム信号入力端は、１フレームの画像を表示する１つの周期の表示期間中に高電圧信号をランダムに提供することができる。充電トランジスタＭ１は、高電圧レベルのランダム入力信号の制御下でオンにされる。高電圧レベル信号を出力するシフトレジスタ単位回路について、高電圧信号をＭ１を介してブランク制御ノードＨに入力することができる、即ち、ブランク制御ノードＨを充電することができる。高電圧レベル信号を出力しないシフトレジスタ単位回路について、ブランク制御ノードＨを充電しない。この回路構造により、複数のカスケード接続されたシフトレジスタ単位回路の中から１つのシフトレジスタ単位回路をランダムに選択し、ランダムパルス信号に基づいてブランク制御ノードＨの充電を補償することができる。

さらに、記憶サブ回路４１２は、ブランク制御信号を記憶するように構成された第１キャパシタＣ１を含む。第１キャパシタＣ１は、ブランク制御ノードＨに接続された一端を有する。図５Ｂに示すように、第１キャパシタＣ１は、ブランク制御ノードＨに接続された第１端、及び低電圧信号端ＶＳＳ１に接続された第２端を有し、当該第２端は、ターンオフ電圧レベル信号を入力する。前述したように、充電サブ回路は、ターンオン電圧レベルのブランク出力制御信号をブランク制御ノードに入力すると、第１キャパシタを充電し、ブランク制御ノードＨにおける電圧レベルをターンオン電圧レベルに維持する。

第１キャパシタＣ１は、回路内に他の接続方法を有する。例えば、図５Ｃに示すように、第１キャパシタＣ１は、ブランク制御ノードＨに接続された第１端、及び分離サブ回路４１３の一端（例えば、第３クロック信号線ＣＬＫＣ）に接続された第２端を有する。別の例示では、図５Ｄに示すように、第１キャパシタＣ１は、ブランク制御ノードＨに接続された第１端と、分離サブ回路４１３の一端（例えば、第１分離トランジスタＭ３と第２分離トランジスタＭ４との間に接続されたジョイントＮ）に接続された第２端を有する。

分離サブ回路４１３は、第１分離トランジスタＭ３及び第２分離トランジスタＭ４を含む。幾つかの実施例において、分離サブ回路４１３は、ブランク制御ノードＨの制御下で第１ノードＱにブランク出力制御信号を出力するように構成される。例えば、図５Ａ（又は図５Ｃ、図５Ｄ、図５Ｅ）に示すように、第１分離トランジスタＭ３は、第３クロック信号線ＣＬＫＣに接続された第１端、第２分離トランジスタＭ４の第１端に接続された第２端、及びブランク制御ノードＨに接続された制御端を有する。第２分離トランジスタＭ４は、第１ノードＱに接続された第２端、及び第３クロック信号線ＣＬＫＣに接続された制御端を有する。ブランク制御ノードＨが記憶サブ回路によって制御されるターンオン電圧レベルに維持されると、第１分離トランジスタＭ３は、ブランク制御ノードＨにおけるターンオン電圧によってオンにされる。第３クロック信号線ＣＬＫＣがターンオン電圧レベル信号を供給すると、第２分離トランジスタＭ４がオンになり、第３クロック信号線ＣＬＫＣからのターンオン電圧レベルがブランク出力制御信号（又はブランクプルアップ信号）として第１ノードＱに送信することを許容する。

別の例示では、図５Ｂに示すように、第１分離トランジスタＭ３は、高電圧信号線ＶＤＤに接続された第１端を有する。ブランク制御ノードＨが記憶サブ回路によって制御されるターンオン（ハイ）電圧レベルに維持されると、第１分離トランジスタＭ３がオンにされる。第３クロック信号線ＣＬＫＣがターンオン電圧レベル信号を供給して第２分離トランジスタＭ４をオンにする場合、ＶＤＤからのターンオン電圧レベルをブランク出力制御信号（又はブランクプルアップ信号）として第１ノードＱに送信されることができる。

カスケード接続された多段シフトレジスタ単位回路の幾つかの実施例において、奇数段と偶数段が交互に接続されている。図５Ａ－図５Ｈは、奇数段のシフトレジスタ単位回路のそれぞれに対応する接続構造を示している。図５Ａ－図５Ｈに示す回路の第２クロック信号線ＣＬＫＢと第３クロック信号線ＣＬＫＣとが互換されると、対応する接続構造は、偶数段のシフトレジスタ単位回路のそれぞれにちょうど適合する。

幾つかの実施例において、分離サブ回路４１３は、ブランク制御ノードＨに記憶されたターンオン電圧を、ブランク出力制御信号（又はブランクプルアップ信号）として第１ノードＱに出力するように構成される。例えば、図５Ｆに示すように、分離サブ回路４１３は、ブランク制御ノードＨに接続された第１端、第１ノードＱに接続された第２端及び第３クロック信号線ＣＬＫＣに接続された制御端を有する第１分離トランジスタＭ３を含む。第３クロック信号線ＣＬＫＣがターンオン電圧レベル信号を入力すると、第１分離トランジスタＭ３がオンになり、ブランク制御ノードＨに記憶されたターンオン電圧におけるブランク制御信号をブランク出力制御信号として第１ノードＱに入力するように構成される。

幾つかの実施例において、分離サブ回路４１３は、図５Ａに示すような第３分離トランジスタＭ２をさらに含む。第３分離トランジスタＭ２は、第１分離トランジスタＭ３及び第２分離トランジスタＭ４と直列接続される。第３分離トランジスタＭ２は、第１クロック信号線ＣＬＫＡに接続された制御端を有する。第１クロック信号線は、次段のシフトレジスタ単位回路の第１ノードが、第２クロック信号線ＣＬＫＢからの第２クロック信号が高電圧レベルにあるが故に高電圧レベルを誤って書き込み異常出力を引き起こすことを防止するための第１クロック信号を提供する。第３分離トランジスタＭ２は、Ｍ３とＭ４との間に接続され得る。第３分離トランジスタＭ２の後には、Ｍ３とＭ４とが直列接続されることもできる。

以上により、充電サブ回路４１１、記憶サブ回路４１２及び分離サブ回路４１３は、それぞれ、複数の異なる接続モードを有し得る。図５Ａ－図５Ｈには８つの例示的な接続モードのみが示されているが、当業者であれば、本開示の上記の原理に基づき、任意の接続変更を有する前述の充電サブ回路４１１、記憶サブ回路４１２及び分離サブ回路４１３が利用され得ることを理解できるだろう。

図６は、本開示のもう１つの実施例に係るシフトレジスタ単位回路のブロック図である。図６に示すように、シフトレジスタ単位回路６００は、ブランク入力サブ回路４１０、表示入力サブ回路４２０、出力サブ回路４３０、第１制御サブ回路４４０、第２制御サブ回路４５０、表示リセットサブ回路４６０及びブランクリセットサブ回路４７０を備える。ブランク入力サブ回路４１０、表示入力サブ回路４２０及び出力サブ回路４３０は、図１－図５Ｈに示すブランク入力サブ回路、表示入力サブ回路及び出力サブ回路のブランク入力サブ回路１１０／４１０、又は表示入力サブ回路１２０／４２０、又は出力サブ回路１３０／４３０の、同一のものから選択された同一の1つ又はその変形であり得る。

図６に示すように、シフトレジスタ単位回路６００は、第１ノードＱに基づいて第２ノードＱＢの電圧レベルを制御するように構成された第１制御サブ回路４４０を備える。例えば、第１ノードＱがターンオン電圧レベルにある場合、第１制御サブ回路４４０は、第１ノードの制御下で、第２ノードＱＢの電圧レベルをターンオフ電圧レベルにプルダウンすることができる。別の例示では、第１ノードがターンオフ電圧レベルにある時、第１制御サブ回路４４０は、第１ノードの制御下で、第２ノードＱＢの電圧レベルをターンオン電圧レベルにプルアップすることができる。

シフトレジスタ単位回路６００は、第２ノードＱＢの制御下で第１ノードＱ及び出力端ＯＵＴを非動作電圧レベルにプルダウンするように構成された第２制御サブ回路４５０をさらに備える。例えば、出力端ＯＵＴが信号を出力しない場合、当該第２制御サブ回路は、第２ノードＱＢの電圧レベルを制御して第１ノードＱと出力端を非動作電圧レベルにプルダウンし、これによりシフトレジスタ単位回路の出力端におけるノイズを低減できるように構成される。

幾つかの実施例において、シフトレジスタ単位回路６００は、表示リセット信号の制御下で第１ノードＱをリセットするように構成された表示リセットサブ回路４６０をさらに備える。幾つかの実施例において、シフトレジスタ単位回路６００は、１フレームの画像を表示する１つの周期の表示期間内で、且つ表示期間が終了する直前に表示出力信号を出力する時、当該シフトレジスタ単位回路は、第１ノードＱの電圧レベルをターンオフ（ロー）電圧レベルにプルダウンするように、表示リセットサブ回路４６０によって表示リセット信号を受信するように構成される。

幾つかの実施例において、シフトレジスタ単位回路６００は、１フレームの画像を表示する１つの周期のブランク期間が終了する前に、第１ノードＱ及び／又は出力端ＯＵＴをリセットするように構成されたブランクリセットサブ回路４７０をさらに備える。幾つかの実施例において、シフトレジスタ単位回路６００は、当該周期のブランク期間内にブランク出力信号を出力した後であって、ブランク期間が終了する直前に、当該シフトレジスタ単位回路は、第１ノードＱの電圧レベルをターンオフ（ロー）電圧レベルにプルダウンするように、ブランクリセットサブ回路４７０によってブランクリセット信号を受信するように構成される。他の幾つかの実施例において、当該シフトレジスタ単位回路は、さらに、ブランクリセットサブ回路４７０によって出力端ＯＵＴにおける電圧レベルをターンオフ（ロー）電圧レベルにプルダウンして、シフトレジスタ単位回路の出力端ＯＵＴにおけるノイズを低減するように構成される。選択的には、第１制御サブ回路４４０、第２制御サブ回路４５０、表示リセットサブ回路４６０及びブランクリセットサブ回路４７０のうちの１つ又は複数は、用途に応じて使用するか使用しないかを決定することができる。本開示のシフトレジスタ単位回路は、１フレームを表示する１つの周期の異なる期間中に、それぞれブランク入力サブ回路及び表示入力サブ回路によって第１ノードの電圧レベルを制御する機能を実現することができる。これにより、シフトレジスタ単位回路は、ブランク入力サブ回路と表示入力サブ回路が共有する１つの出力単位を使用して混合出力信号を出力する機能を実現することができる。さらに、シフトレジスタ単位回路は、非出力期間中に第１ノードの電圧レベルを制御して、ノイズを低減することができる。

図７は、本開示の第１実施例に係るシフトレジスタ単位回路の例示的な回路図である。図７に示すように、シフトレジスタ単位回路７００は、本明細書で説明したものと実質的に同様なブランク入力サブ回路４１０、表示入力サブ回路４２０及び出力サブ回路４３０を備える。さらに、シフトレジスタ単位回路７００は、第７クロック信号線ＣＬＫＭに共通接続された制御端と第１端、及び第２ノードＱＢに接続された第２端を有する第１制御トランジスタＭ７を含む第１制御サブ回路４４０をさらに備える。シフトレジスタ単位回路７００の動作中、第７クロック信号線ＣＬＫＭは、一定の高電圧（ターンオン）信号を提供することができる。第１制御サブ回路４４０は、第２ノードＱＢに接続された第１端、第１信号線ＶＧＬ１に接続された第２端及び第１ノードＱに接続された制御端を有する第２制御トランジスタＭ８をさらに含む。第１信号線ＶＧＬ１は、選択的に低電圧（ターンオフ）信号を入力する。第１ノードＱが高電圧レベルにある場合、第２制御トランジスタＭ８がオンになる。第１制御トランジスタＭ７及び第２制御トランジスタＭ８のそれぞれに対して適切なチャネル縦横比を設計することにより、第２ノードＱＢの電圧レベルを低電圧レベルにプルダウンすることができる。第１ノードＱが低電圧レベルにある時、第２制御トランジスタＭ８がオフになる。この時、第７クロック信号線ＣＬＫＭに入力された高電圧信号は、第２ノードＱＢに転送され、第２ノードＱＢは高電圧（ターンオン）レベルにプルアップされる。

本実施例では、第７クロック信号線ＣＬＫＭは、シフトレジスタ単位回路（７００）の動作中に常に高電圧信号を供給する。従って、第１制御トランジスタＭ７は常に導電状態、即ちターンオン状態にある。トランジスタが長時間の導通状態に起因するトランジスタ特性のドリフトを回避するため、第１制御サブ回路４４０は、第３制御トランジスタＭ１０をさらに含む。第３制御トランジスタＭ１０は、第８クロック信号線ＣＬＫＮに共通接続された第１端と制御端、及び第２ノードＱＢに接続された第２端を有する。図７に示すように、第３制御トランジスタＭ１０及び第１制御トランジスタＭ７は、回路接続において同じ構造を有する。動作中、それらを適時交互に使用して、第１制御サブ回路４４０の機能を実現することができる。例えば、第７クロック信号線ＣＬＫＭが高電圧信号を入力すると、第８クロック信号線は低電圧信号を入力する。従って、第１制御トランジスタＭ７がオンになり、第３制御トランジスタＭ１０がオフになる。これに替えて、別の時間に、第７クロック信号線ＣＬＫＭが低電圧信号を入力すると、第８クロック信号線は高電圧信号を入力する。従って、この時、第１制御トランジスタＭ７がオフになり、第３制御トランジスタＭ１０がオンになる。

図７に示すように、第２制御サブ回路４５０は、第１ノードＱに接続された第１端、第１信号線ＶＧＬ１に接続された第２端及び第２ノードＱＢに接続された制御端を有する第１プルダウントランジスタＭ９を含む。第１信号線ＶＧＬ１は、低電圧ターンオフ信号を入力するように設定される。第２ノードＱＢが高電圧（ターンオン）レベルにあると、第１プルダウントランジスタＭ９がオンになり、第１ノードＱの電圧レベルを低電圧レベルにプルダウンする。

第２制御サブ回路４５０は、第２プルダウントランジスタＭ１２をさらに含む。第２プルダウントランジスタＭ１２は、第１出力端ＣＲに接続された第１端、第１信号線ＶＧＬ１に接続された第２端、及び第２ノードＱＢに接続された制御端を有する。この場合も、第１信号線ＶＧＬ１は、低電圧（ターンオフ）信号を入力するように設定される。第２ノードが高電圧レベルにあると、第２プルダウントランジスタＭ１２がオンになり、第１出力端ＣＲの電圧レベルを低電圧レベルにプルダウンする。

出力サブ回路に複数の出力端がある場合、第２制御サブ回路は、より多くのプルダウントランジスタをさらに含むことができる。図７に示すように、第２制御サブ回路４５０は、第２出力端ＯＵＴに接続された第１端、第２信号線ＶＧＬ２に接続された第２端及び第２ノードＱＢに接続された制御端を有する第３プルダウントランジスタＭ１４を含む。第２信号線ＶＧＬ２は、低電圧（ターンオフ）信号を入力するように設定される。第２ノードＱＢが高電圧レベルに設定されると、第３プルダウントランジスタＭ１４がオンになり、第２出力端ＯＵＴを低電圧レベルにプルダウンする。

図７に示すように、表示リセットサブ回路４６０は、第１ノードＱに接続された第１端、第１信号線ＶＧＬ１に接続された第２端及び表示リセット端ＳＴＤ２に接続された制御端を有する表示リセットトランジスタＭ６を含む。ここで、第１信号線ＶＧＬ１は、低電圧信号をロードするように設定される。１フレームの画像を表示する１つの周期の表示期間中に、表示リセット端が高電圧（ターンオン）信号を提供すると、表示リセットトランジスタＭ６がオンになり、第１ノードＱを低電圧レベルにプルダウンする。

図７に示すように、ブランクリセットサブ回路４７０は、第１ノードＱに接続された第１端、第１信号線ＶＧＬ１に接続された第２端及びブランクリセット端に接続された制御端を有する第１ブランクリセットトランジスタＭ１５を含む。ここで、第１信号線ＶＧＬ１は、低電圧ターンオフ信号をロードするように設定される。１フレームの画像を表示する１つの周期のブランク期間が終了する前、ブランクリセット端は、高電圧ターンオン信号を提供して、第１ブランクリセットトランジスタをオンにし、第１ノードＱを低電圧レベルにプルダウンすることができる。幾つかの実施例において、ブランクリセットサブ回路４７０は、第２ブランクリセットトランジスタ（図７には示されていない）をさらに含む。選択的には、第２ブランクリセットトランジスタは、第２クロック信号線ＣＬＫＢに接続された第１端、第１信号線ＶＧＬ１に接続された第２端及びブランクリセット端に接続された制御端を有する。選択的には、図７に示すように、ブランクリセット端は、第２クロック信号線ＣＬＫＢに接続されている。この場合、ブランクリセット信号と第２クロック信号は、同じ信号線から提供され得る。選択的には、ブランクリセット信号は、図に示す任意の信号線又は他の個別の信号線によって提供され得る。例えば、充電トランジスタがランダム入力信号を受信する場合、ブランクリセット端は、１つの周期のブランク期間が終了する前にブランクリセット信号をロードするブランクリセット制御線ＴＲＳＴを介して提供されるように構成することができる。該ブランクリセット信号は、同じシリーズのゲート駆動回路にカスケード接続された他段のシフトレジスタ単位回路の第１ノードＱにノイズパルスが発生するのを防止するように、第１ノードＱの電圧レベルをリセットするために使用される。

なお、図７に示される第１信号線ＶＧＬ１及び第２信号線ＶＧＬ２は、同じ信号線又は２つの異なる信号線であり得る。シフトレジスタ単位回路内のトランジスタの適切な動作又は制御を実現するため、信号線をシフトレジスタ単位回路内に任意に設定することができる。

図８は、本開示の第２実施例に係るシフトレジスタ単位回路の例示的な回路図を示す。本開示のシフトレジスタ単位回路に示すように、第１キャパシタＣ１によってブランク制御ノードＨにおける電圧レベルを維持し、第２キャパシタＣ２によって第１ノードＱにおける電圧レベルを維持することができる。第１ノードＱ及び／又はブランク制御ノードＨがターンオン電圧レベルに維持される場合、第１ノードＱ及び／又はブランク制御ノードＨに接続された第１端、及びターンオフ電圧レベルの信号線に接続された第２端を有する幾つかのトランジスタについて、各トランジスタの制御端にターンオフ信号がロードされていても、第１端と各第２端との間の電圧差によって電流漏れの問題が発生する場合がある。電流漏れの問題により、シフトレジスタ単位回路の第１ノードＱ及び／又はブランク制御ノードＨにおける電圧レベルを維持する性能が低下される。

例えば、ブランク制御ノードＨについて、図５Ａに示すように、充電トランジスタＭ１は、ブランク入力信号線ＳＴＵ１に接続された第１端、及びブランク制御ノードＨに接続された第２端を有する。ブランク制御ノードＨがターンオン電圧レベルにあり、且つブランク入力信号線にターンオフ電圧レベルのブランク入力信号がロードされる場合、充電トランジスタＭ１には電流漏れの問題が発生する可能性がある。さらに、第１ノードＱについて、第１ノードＱがターンオン電圧レベルに設定されると、第２信号線ＶＧＬ２に低電圧信号がロードされ、トランジスタＭ６及びトランジスタＭ９に電流漏れが発生する可能性がある。

電流漏れの問題を防止するため、漏れ防止機能を有したシフトレジスタ単位回路が提供される。図８に示すように、シフトレジスタ単位回路８００は、漏れ防止サブ回路８０１を備える。第１ノードＱに個別に接続されたトランジスタのそれぞれについて、漏れ防止サブ回路８０１は、第１漏れ防止トランジスタＭ１６及び１つ又は複数の第２漏れ防止トランジスタＭ２、Ｍ６、Ｍ９を含むことができる。すべての第２漏れ防止トランジスタ（Ｍ２、Ｍ６、Ｍ９）は、第１ノードＱに接続された第１端、漏れ防止接続点ＯＦＦに接続された第２端を有する。例えば、第１漏れ防止トランジスタＭ１６は、すべての第２漏れ防止トランジスタ（Ｍ２、Ｍ６、Ｍ９）の一端に接続された第１端、及び高電圧信号線ＶＤＤに接続された第２端を有する。Ｍ１６の制御端は第１ノードＱに接続される。第１ノードがターンオン電圧レベルに設定されると、第１漏れ防止トランジスタＭ１６がオンになり、高電圧信号線ＶＤＤからの高電圧信号を第２漏れ防止トランジスタＭ２の第１端に転送する。第２漏れ防止トランジスタＭ２の第１端と第２端の両方が高電圧レベル状態に設定され、それにより、第１ノードＱにおける電荷が第２漏れ防止トランジスタＭ２を介して漏れるのを防止する。この時、第２漏れ防止トランジスタＭ２の制御端は、第２分離トランジスタＭ４の制御端に接続されるため、第２漏れ防止トランジスタＭ２と第２分離トランジスタＭ４との組合せは、本来分離トランジスタに本来与えられた分離機能と同等の、漏れ防止機能を実現することができる。

同様に、図７に示すように、トランジスタＭ６とＭ１７の組合せ、及びトランジスタＭ９とＭ１８の別の組合せも、対応するシフトレジスタ単位回路７００においてＭ６とＭ９の機能を実現し、さらなる漏れ防止機能を提供することができる。

図９は、本開示の第３実施例に係るシフトレジスタ単位回路の例示的な回路図である。図９に示すように、シフトレジスタ単位回路９００の第２漏れ防止トランジスタＭ２は、図８に示すような第３クロック信号線ＣＬＫＣではなく、第１クロック信号線ＣＬＫＡに接続された制御端を有する。さらに、第１クロック信号線ＣＬＫＡからの第１クロック信号は、第３クロック信号線ＣＬＫＣで提供されるカットオフ電圧レベルよりも低く設定された低電圧レベルがロードされる。このように設定により、第１ノードにおけるブートストラップ効果による電圧上昇に起因する第２漏れ防止トランジスタＭ２を介する電流漏れを防止することができる。別の実施例では、第２分離トランジスタＭ４は、第１クロック信号線ＣＬＫＡに接続されるように構成された制御端を有し得る。別の実施例では、第２漏れ防止トランジスタＭ２は、その制御端を第３クロック信号線ＣＬＫＣに接続し、第２分離トランジスタＭ４は、その制御端を第１クロック信号線ＣＬＫＡに接続して、シフトレジスタ単位回路９００において漏れ防止機能を達成するように構成され得る。

図１０は、本開示の第４実施例に係るシフトレジスタ単位回路の例示的な回路図である。図１０に示すように、図９に示すシフトレジスタ単位回路９００と比較して、シフトレジスタ単位回路１０００は、第２分離トランジスタＭ４に用いられる漏れ防止トランジスタを省略でき、代わりに、第２分離トランジスタＭ４の制御端は、第１クロック信号線ＣＬＫＡに接続される。また、第１クロック信号線ＣＬＫＡに提供される第１クロック信号は、第３クロック信号線ＣＬＫＣに提供される第３クロック信号より低く設定される。このような構成と電圧設定により、第１ノードＱにおけるブートストラップ効果による電圧上昇に起因する電流漏れの問題を防止することができる。

図１１Ａ－図１１Ｄは、本開示の幾つかの実施例に係る漏れ防止サブ回路の例示的な回路図である。図１１Ａ及び図１１Ｃに示すように、第１漏れ防止トランジスタは、現段のシフトレジスタ単位回路の出力端ＣＲ＜Ｎ＞又はＯＵＴ＜Ｎ＞に接続された制御端を有する。第１漏れ防止トランジスタの第１端は、高電圧信号線ＶＤＤに接続される。第１漏れ防止トランジスタの第２端は、漏れ防止接続点ＯＦＦに接続される。図１１Ｂ及び図１１Ｄに示すように、第１漏れ防止トランジスタは、出力端ＣＲ＜Ｎ＞又はＯＵＴ＜Ｎ＞に共通接続された制御端と第１端を有する。第１漏れ防止トランジスタの第２端は、漏れ防止接続点ＯＦＦに接続される。

出力サブ回路に出力信号が存在すると、図１１Ｂ及び図１１Ｄに示す第１漏れ防止トランジスタＭ１６は、オンにされて、第１ノードＱからの電流漏れを防止することができる。

第１漏れ防止トランジスタＭ１６が出力端ＣＲ＜Ｎ＞又はＯＵＴ＜Ｎ＞おけるターンオン電圧によってオンされる時、図１１Ｂ及び図１１Ｄに示す表示入力サブ回路を用いることで、回路の容量カップリングによる出力信号のグリッチ発生を防止し得る。

図１２は、本開示の第５実施例に係るシフトレジスタ単位回路の例示的な回路図である。図１２に示すように、シフトレジスタ単位回路１２００は、さらに、充電サブ回路に漏れ防止回路構造を設定するように構成され得る。幾つかの実施例において、シフトレジスタ単位回路１２００は、トランジスタＭ９＿ａ、Ｍ１０＿ａ、Ｍ１１＿ａ、及びＭ４＿ａを含む第１漏れ防止サブ回路１２０１を備える。これらのトランジスタは、図１０のそれらのトランジスタＭ６及びＭ９と同様な機能を有する。さらに、図１０に示す第１漏れ防止トランジスタＭ１６は、図１２のトランジスタＭ１２＿ａ及びＭ１２＿ｂに置き換えられる。トランジスタＭ１２＿ａは、第１ノードＱに接続された制御端、高電圧信号線ＶＤＤに接続された第１端、及びトランジスタＭ１２＿ｂの第１端と制御端に接続された第２端を有する。トランジスタＭ１２＿ｂは、漏れ防止接続点ＯＦＦに接続された第２端をさらに有する。

シフトレジスタ単位回路１２００は、トランジスタＭ２＿ａ、トランジスタＭ２＿ｂ、及びトランジスタＭ１＿ｂを含む第２漏れ防止サブ回路１２０２をさらに備える。トランジスタＭ２＿ａ及びＭ２＿ｂの機能及び接続は、第１漏れ防止サブ回路１２０１におけるトランジスタＭ１２＿ａ及びＭ１２＿ｂと同様である。トランジスタＭ１＿ｂは、トランジスタＭ９＿ａ、Ｍ１０＿ａ、Ｍ１１＿ａ、及びＭ４＿ａと同様な機能を有する。第２漏れ防止サブ回路１２０２を用いることで、高電圧レベルにあるブランク制御ノードＨから充電トランジスタを介する電流漏れの発生を防止することができる。一般的には、本開示のシフトレジスタ単位回路に係る漏れ防止サブ回路は、第１ノードＱとブランク制御ノードＨとの間に存在する異なる電圧レベルによる電流漏れを防止することができる。

幾つかの実施例において、シフトレジスタ単位回路で用いる第１キャパシタＣ１及び第２キャパシタＣ２のようなキャパシタは、独立したキャパシタをそのまま用いてもよいし、又は一部のトランジスタに付随する寄生キャパシタであってもよい。

本開示の別の態様では、ゲート駆動回路を提供する。図１３は、本開示の第１実施例に係るゲート駆動回路の概略ブロック図である。図１３に示すように、ゲート駆動回路は、複数の直列にカスケード接続された複数のシフトレジスタ単位回路を含む。選択的には、各段のシフトレジスタ単位回路は、図１－図１２に示すシフトレジスタ単位回路の回路構造とは実質的に同様又はその変形であり得る。

図１３のゲート駆動回路におけるＮ段カスケード接続されたシフトレジスタ単位回路に基づいて、第ｉ段のシフトレジスタ単位回路は、表示入力端ＳＴＵ２及びブランク入力端ＳＴＵ１を有し、この二者は、いずれも直前の第（ｉ－１）段のシフトレジスタ単位回路の出力端ＣＲに接続される。第ｉ段のシフトレジスタ単位回路は、直前の第（ｉ－１）段のシフトレジスタ単位回路の表示リセット端ＳＴＤ２に接続された出力端ＣＲを有する。ここで、Ｎは、２より大きい整数で、且つ１＜ｉ＜Ｎとなる。特に、第１段のシフトレジスタ単位回路は、表示信号線に接続された表示入力端ＳＴＵ２、及びブランク信号線に接続されたブランク入力端を含む。第Ｎ段のシフトレジスタ単位回路は、表示リセット信号線に接続された表示リセット端ＳＴＤ２を有する。

さらに、各段のシフトレジスタ単位回路は、図１－１２に示すように、それぞれのクロック信号線及び信号線に接続され、すべてのターンオン電圧信号又はターンオフ電圧信号を提供するように用いられる。それらの図の回路接続には多くの変形があるため、簡略化された概略図としての図１３は、対応する段のシフトレジスタ単位回路に接続された他の信号線を示していない。

図１４は、本開示の第２実施例に係るゲート駆動回路の概略ブロック図である。図１４に示すように、Ｎ段のゲート駆動回路における最初の４段のカスケード接続されたシフトレジスタ単位回路を示す。２＜ｉ＜Ｎ－１の場合、第ｉ段のシフトレジスタ単位回路は、第（ｉ－１）段のシフトレジスタ単位回路の出力端に接続されたブランク入力端を含む。第ｉ段のシフトレジスタ単位回路は、第（ｉ－２）段のシフトレジスタ単位回路の出力端に接続された表示入力端をさらに含む。第ｉ段のシフトレジスタ単位回路は、第（ｉ＋２）段のシフトレジスタ単位回路の出力端に接続された表示リセット端をさらに含む。同時に、第１段のシフトレジスタ単位回路は、それぞれブランク入力信号線と第１表示入力信号線に接続されたブランク入力端と表示入力端を有する。第２段のシフトレジスタ単位回路は、第２表示入力信号線に接続された表示入力端を有する。第（Ｎ－１）段のシフトレジスタ単位回路は、第１表示リセット信号線に接続された表示リセット端を有する。第Ｎ段のシフトレジスタ単位回路は、第１表示リセット信号線に接続された表示リセット端を有する。

多段カスケード接続されたシフトレジスタ単位回路の各段は、それぞれ第１クロック信号線ＣＬＫＡ、第２クロック信号線ＣＬＫＢ、第３クロック信号線ＣＬＫＣ、及び第４クロック信号線ＣＬＫＤ＿１、ＣＬＫＤ＿２、ＣＬＫＤ＿３とＣＬＫＤ＿４の対応する４本に接続される。特定の実施例では、奇数段のシフトレジスタ単位回路と偶数段のシフトレジスタ単位回路は、順次交互に配置された第２クロック信号線ＣＬＫＢと第３クロック信号線ＣＬＫＣを有する。図１４は、異なるクロック信号線を示す単なる一例である。各段のシフトレジスタ単位回路には、適用に応じて各段のシフトレジスタ単位回路を異なるクロック信号線にそれぞれ接続可能な種々の構造変形がある。

図１５は、本開示の実施例に係るゲート駆動回路を駆動するタイミング図である。図１５のタイミング図は、図１４のゲート駆動回路を駆動するために適用することができる。ブランク入力端ＳＴＵ１と表示入力端ＳＴＵ２には共に入力信号ＳＴＵが入力される。

図１５に示すように、クロック信号線ＣＬＫＤ＿１、ＣＬＫＤ＿２、ＣＬＫＤ＿３及びＣＬＫＤ＿４は、それぞれ第１段、第２段、第３段及び第４段のシフトレジスタ単位回路に接続された第４クロック信号線のうちの４本を示す。Ｑ＜１＞及びＱ＜２＞は、それぞれ第１段及び第２段のシフトレジスタ単位回路における第１ノードＱの電圧を表す。ＯＵＴ＜１＞、ＯＵＴ＜２＞、ＯＵＴ＜３＞及びＯＵＴ＜４＞は、それぞれ第１、第２、第３及び第４段のシフトレジスタ単位回路の出力端ＣＲ及びＯＵＴにおける電圧を表す。図１５に示すように、（現段の）シフトレジスタ単位回路が動作を開始する前、第７クロック信号線ＣＬＫＭと第８クロック信号線ＣＬＫＮの一方が高電圧ターンオン信号を入力し、他方が低電圧ターンオフ信号を入力する。従って、対応する第２ノードＱＢは高電圧レベルに維持され、対応する第１ノードＱは低電圧レベルに維持される。

１フレームの画像を表示する１つの周期の表示期間の前に、第２クロック信号ＣＬＫＢと第３クロック信号線ＣＬＫＣのそれぞれが高電圧レベルのターンオン信号を入力する。表示期間中に、第１段のシフトレジスタ単位回路は、表示入力端ＳＴＵ２から高電圧信号を表示入力として受信する。この時、シフトレジスタ単位回路の表示入力サブ回路は、（ターンオン電圧レベルにある）表示入力信号に基づいて、表示プルアップ信号を第１ノードＱに出力し、第１ノードＱの電圧レベルを高電圧レベルにプルアップすることができる。次に、出力サブ回路は、第１段のシフトレジスタ単位回路の第４クロック信号ＣＬＫＤ＿１からの高電圧入力信号を受信する。出力トランジスタＭ１１及びＭ１３は、第１ノードＱにおける高電圧によりオンされるため、第４クロック信号線からの高電圧入力信号は、出力トランジスタＭ１１及びＭ１３を介して出力端ＣＲ及びＯＵＴ＿１Ｈに出力信号として出力することができる。

同時に、第２クロック信号線ＣＬＫＢも高電圧ターンオン信号を入力し、第１段のシフトレジスタ単位回路の充電トランジスタは、ＣＬＫＢからのターンオン信号によってオンにされ、入力端ＳＴＵから入力された高電圧信号を対応するブランク制御ノードＨに転送してノードＨを充電することができる。

第２段のシフトレジスタ単位回路の場合、その第２表示入力端ＳＴＵ２＿２は、高電圧入力信号ＳＴＵを表示入力信号として受信する。第２段のシフトレジスタ単位回路の表示入力サブ回路は、表示入力信号に基づいて表示プルアップ信号を第１ノードＱに出力して、第１ノードＱを高電圧レベルにプルアップする。そして、第２段のシフトレジスタ単位回路の出力サブ回路は、第４クロック信号線ＣＬＫＤ＿２からの高電圧入力信号を受信する。出力トランジスタＭ１１及びＭ１３は、第１ノードＱにおける高電圧によりオンされるため、第４クロック信号線ＣＬＫＤ＿２からの高電圧入力信号は、出力トランジスタＭ１１及びＭ１３を介して出力端ＣＲ及びＯＵＴ＿１Ｈに出力することができる。

この時、第２段のシフトレジスタ単位回路の充電トランジスタは、第１段のシフトレジスタ単位回路からのブランク出力信号を受信する。上述したように、奇数段のシフトレジスタ単位回路と偶数段のシフトレジスタ単位回路は、順次交互に配置された第２クロック信号線ＣＬＫＢと第３クロック信号線ＣＬＫＣを有する。図１５に示すように、第３クロック信号線ＣＬＫＣは、ブランク期間に高電圧レベル信号を入力する。第３クロック信号線ＣＬＫＣ及び第１段のシフトレジスタ単位回路のブランク出力信号の制御下で、第２段のシフトレジスタ単位回路のブランク制御ノードＨが高電圧レベルにプルアップする。類推すると、各段のシフトレジスタ単位回路は、このようにそれぞれのブランク出力信号を出力する。

図１５に示すように、第２段のシフトレジスタ単位回路に接続する第４クロック信号線ＣＬＫＤ＿２は、第１段のシフトレジスタ単位回路に接続する第４クロック信号線ＣＬＫＤ＿１から入力される第１クロック信号と同じパルス幅を有する第２クロック信号を入力する。しかしながら、第２クロック信号は、第１クロック信号と比較して、パルス幅の半分だけ遅延した立ち上がりエッジを有する。これに対応して、第２段のシフトレジスタ単位回路から出力される表示入力信号も、第１段のシフトレジスタ単位回路から出力される表示入力信号よりパルス幅の半分だけ遅延する。従って、第１段のシフトレジスタ単位回路の表示出力信号と第２段のシフトレジスタ単位回路の表示出力信号は、５０％のパルスオーバーラップを有する。

第１段のシフトレジスタ単位回路からの表示出力信号は、第３段のシフトレジスタ単位回路の表示入力信号として使用できるため、図１４に示すように、すべての奇数段のシフトレジスタ単位回路は、第１段のシフトレジスタ単位回路の表示出力信号に基づいて、それぞれの表示出力信号を出力する。同様に、図１４に示すように、すべての偶数段のシフトレジスタ単位回路は、第１段のシフトレジスタ単位回路の表示出力信号に基づいてそれぞれの表示出力信号を出力し、それぞれの前の奇数段のシフトレジスタ単位の表示出力信号と５０％のオーバーラップを有する。

ブランク期間中に、図１５に示すように、第１クロック信号線ＣＬＫＡ及び第３クロック信号線ＣＬＫＣは、高電圧ターンオン信号を入力して、ブランク入力サブ回路を使用して第１ノードＱを充電する。次に、第１段のシフトレジスタ単位回路に接続された第４クロック信号線ＣＬＫＤ＿１は、高電圧ターンオン信号を入力し、出力サブ回路を制御してブランク出力信号を出力する。

ブランク出力信号を出力した後であって、ブランク期間が終了する前に、第２クロック信号線ＣＬＫＢは再び高電圧ターンオン信号を入力する。この時、すべての奇数段のシフトレジスタ単位回路のブランク入力端は低電圧レベルにあるため、すべての奇数段のシフトレジスタ単位回路の充電トランジスタは、第２クロック信号線ＣＬＫＢからの高電圧信号によってオンにされて、ブランク制御ノードＨを放電させる。実際的には、１フレームの画像を表示する周期が終了する前に、ブランク制御ノードＨは、（低電圧レベルに）リセットされる。これにより、ブランク制御ノードＨが高電圧レベルに設定される時間が短縮され、これにより、トランジスタが長時間導通状態にあることに起因する性能低下が回避される。

同様に、（画像フレームを表示する１シリーズの周期の）偶数周期のブランク期間中に、第３クロック信号線ＣＬＫＣは、ブランク出力信号を出力した後であって、ブランク期間が終了する前に、高電圧ターンオン信号を入力するために使用できる。この時、すべての偶数段のシフトレジスタ単位回路のブランク入力端は低電圧レベルに設定される。すべての偶数段のシフトレジスタ単位回路の充電トランジスタは、第３クロック信号線ＣＬＫＣからの高電圧ターンオン信号によってオンにされ、それぞれの充電トランジスタを介してブランク制御ノードＨを放電する。

図１５に提供されるタイミング図に基づいて、図１４のゲート駆動回路は、隣接する２段のシフトレジスタ単位回路間で、パルスタイミングが５０％のオーバーラップを有する表示出力信号を出力するように構成される。もちろん、本開示のゲート駆動回路は、用途に応じてパルスタイミングに他のパーセンテージのオーバーラップを有する表示出力信号を出力するように構成することもできる。

選択的には、Ｎ段のカスケード接続されたシフトレジスタ単位回路に基づくゲート駆動回路は、複数のグループに分割することができる。例えば、ゲート駆動回路にはｍ個のグループが含まれる。各グループは、ｎ個のシフトレジスタ単位回路を含み、これらのシフトレジスタ単位回路のそれぞれは、本明細書で説明されるシフトレジスタ単位回路である。各グループのｎ個のシフトレジスタ単位回路は、次のグループのそれぞれのｎ個のシフトレジスタ単位回路に段階的に接続される。例えば、第１グループの１番目のシフトレジスタ単位回路の出力端は、第２グループの１番目のシフトレジスタ単位回路（これは、Ｎ段カスケード接続されたシフトレジスタ単位回路の（ｎ＋１）段目のシフトレジスタ単位回路と見なすこともできる）の表示入力端に接続される。第１グループの２番目のシフトレジスタ単位回路の出力端は、第２グループの２番目のシフトレジスタ単位回路の表示入力端に接続され、以下同様とする。以上に示すように、ゲート駆動回路は、各段のシフトレジスタ単位回路からの表示出力信号が、次段のシフトレジスタ単位回路の別の表示出力信号と時間領域で１／ｎパルスオーバーラップするように構成される。

例えば、図１４に示すように、ゲート駆動回路の表示出力信号は、隣接する段の表示出力信号が５０％のパルスオーバーラップを有するように、奇数段のカスケード構成と偶数段のカスケード構成とを交互に組合せたものを採用する。別の例示では、ゲート駆動回路は、２、５、８、…段のカスケード構成と、３、６、９、…段のカスケード構成、さらに１、４、７、…段のカスケード構成とを交互に組合せたものを採用し、隣接する段からの表示出力信号に、３３％のパルスオーバーラップを有させる。もちろん、隣接する段のシフトレジスタ単位回路からの表示出力信号の異なるパーセンテージのパルスオーバーラップを達成するために、他の変形や変更が実施されてもよい。

選択的には、Ｎ段カスケード接続されたシフトレジスタ単位回路のブランク入力端は、異なる段間のカスケード接続を介して構成される。例えば、第１段のシフトレジスタ単位回路の出力端は、第２段のシフトレジスタ単位回路のブランク入力端に接続される。第２段のシフトレジスタ単位回路の出力端は、第３段のシフトレジスタ単位回路のブランク入力端に接続される。他は、同様である。

図１６は、本開示の第３実施例に係るゲート駆動回路の概略ブロック図である。図１６に示すように、Ｎ段カスケード接続されたゲート駆動回路の最初の４段のシフトレジスタ単位回路を示す。ここで、Ｎは正の整数である。２＜ｉ＜Ｎ－２の場合、第ｉ段のシフトレジスタ単位回路は、第（ｉ－１）段のシフトレジスタ単位回路の出力端に接続されたブランク入力端を有する。第ｉ段のシフトレジスタ単位回路は、第（ｉ－２）段のシフトレジスタ単位回路の出力端に接続された表示入力端を有する。第ｉ段のシフトレジスタ単位回路は、第（ｉ＋３）段のシフトレジスタ単位回路の出力端に接続された表示リセット端を有する。同時に、第１段のシフトレジスタ単位回路は、ブランク入力信号線及び第１表示入力信号線にそれぞれ接続されたブランク入力端及び表示入力端を有する。第２段のシフトレジスタ単位回路は、第２表示入力信号線に接続された表示入力端を有する。第（Ｎ－２）段のシフトレジスタ単位回路は、第１表示リセット信号線に接続された表示リセット端を有する。第（Ｎ－１）段のシフトレジスタ単位回路は、第２表示リセット信号線に接続された表示リセット端を有する。第Ｎ段のシフトレジスタ単位回路は、第３表示リセット信号線に接続された表示リセット端を有する。

図１６のゲート駆動回路は、図１４のゲート駆動回路と比較して、幾つかの主な相違点がある。図１４において、第ｉ段のシフトレジスタ単位回路は、第（ｉ＋２）段のシフトレジスタ単位回路の表示入力端に接続された出力端を有する。第（ｉ＋２）段のシフトレジスタ単位回路は、第ｉ段のシフトレジスタ単位回路の表示リセット端に接続された出力端を有する。

各シフトレジスタ単位回路の出力端ＯＵＴは、画素回路を駆動するためのゲート駆動信号を出力する。シフトレジスタ単位回路の駆動能力を向上するため、幾つかの従来の方法では、大体積を有する出力トランジスタＭ１３を採用される。これに対応して、１フレームの画像を表示する１つの周期の表示リセット期間中に、出力端ＯＵＴは、比較的大体積の表示リセットトランジスタＭ１４によってリセットできる電荷を蓄積し得る。しかしながら、本開示のゲート駆動回路によれば、出力端ＯＵＴに蓄積された電荷は、表示リセットトランジスタＭ１４を介してリセットする必要がなく、出力トランジスタＭ１３を介して放電することができる。その結果、表示リセットトランジスタＭ１４は、比較的小さな体積のトランジスタを採用することができ、ひいては、各シフトレジスタ単位回路の体積を低減し得る。また、出力サブ回路の出力端が高電圧レベルにある場合、ブートストラップ効果により第１ノードＱの電圧レベルを上昇させることができるため、放電期間中に出力トランジスタＭ１３を流れる電流はより大きくなり、本開示のいくつかの実施形態に係わるシフトレジスタ単位回路の放電プロセスをより速くさせ得る。

さらに別の態様では、本開示は、本明細書に記載のゲート駆動回路を備える表示装置を提供する。選択的には、前記表示装置は、スマートフォン、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーション及びいかなる表示機能を有する製品又は部品から選択される１つである。

別の態様では、本開示は、本明細書に記載のシフトレジスタ単位回路を駆動するための方法を提供する。図１７は、本開示の実施例に係るシフトレジスタ単位回路を駆動するための方法を示すフローチャートである。図１７に示すように、駆動方法１７００は、制御期間中又は第１プルアップ期間中に、表示出力制御信号は、表示入力サブ回路を介してシフトレジスタ単位回路の第１ノードに入力されるステップ１７０１を含む。さらに、駆動方法１７００は、第１出力期間中に、表示出力信号は、第１ノードにおける表示出力制御信号の制御下で、出力サブ回路を介して出力されるステップ１７０２をさらに含む。さらに、駆動方法１７００は、第２制御期間中又は第２プルアップ期間中に、ブランク出力制御信号は、シフトレジスタ単位回路におけるブランク入力サブ回路を介してブランク制御信号に基づき、分離サブ回路を介して第１ノードに入力されるステップ１７０３を含む。また、駆動方法１７００は、第２出力期間中に、ブランク出力信号は、第１ノードにおけるブランク出力制御信号の制御下で、出力サブ回路を介して出力されるステップ１７０４を含む。さらに、駆動方法１７００は、第１ブランクリセット期間中に、シフトレジスタ単位回路のブランク制御ノードは、第１ブランクリセット信号の制御下でリセットされるステップ１７０５を含む。

幾つかの実施例において、駆動方法１７００は、表示リセット期間中に、シフトレジスタ単位回路の第１ノードは、表示リセット信号の制御下で低電圧レベルにリセットされるステップ１７０２Ｂをさらに含む。

幾つかの実施例において、駆動方法１７００は、ブランク期間中に、漏れ防止サブ回路は、第１ノードとブランク制御ノードとの間で維持されるために動作電圧レベルを提供するステップ１７０３Ｂをさらに含む。

幾つかの実施例において、駆動方法１７００は、第１ブランクリセット期間中に、シフトレジスタ単位回路のブランク制御ノードは、第１ブランクリセット信号の制御下で低電圧レベルにリセットされるステップ１７０５Ｂをさらに含む。

本開示のシフトレジスタ単位回路に基づいて、この方法は、ブランク期間が終了する前にブランク入力サブ回路をリセットするように提供され、ブランク入力サブ回路におけるトランジスタが導電状態にある時間を短縮できるため、長時間のストレスによるトランジスタの性能低下を低減することができる。

本発明の実施形態の上述の説明は、例示及び説明の目的で提示されている。それらは網羅的であること、又は本発明を開示された正確な形態又は例示的実施例に限定することは意図していない。従って、上記の説明は、限定的ではなく例示的と見なされるべきである。多くの補正及び変更は、当業者にとって明らかである。これらの選択、説明される実施例は、当業者が様々な実施例及び想定される特定の使用又は実施上の様々な変形をより理解させるように、本発明の原理及び最良の形態の適用を解釈するためのものである。本発明の範囲は、添付の特許請求の範囲及びそれらの均等の形態によって限定されることを意図しており、特に言及しない限り、全ての用語は、それらの最も広い妥当な意味で理解されるべきである。従って、「発明」、「本発明」などの用語は、必ずしも特許請求の範囲を特定の実施例に限定することを意図するものではなく、本発明の例示的な実施例への言及は、本発明を限定することを意図するものではないし、そのような制限も推断されるべきではない。本発明は、添付の特許請求の範囲の精神及び範囲によってのみ限定される。さらに、これらの請求項は、名詞又は要素の前に「第１」、「第２」等を使用する場合がある。これらの用語は命名法として理解されるべきであり、特定の数が与えられていない限り、これらの命名法によって修飾される要素の数を限定するものとして理解されるべきではない。説明されたいかなる利点及び効果は、本発明の全ての実施例に適用しなくてもよい。容易に理解だろうが、添付の特許請求の範囲によって限定された本発明の範囲から逸脱することがなく、当業者が記載される実施例に対して様々な変形がなされ得る。さらに、本開示の要素及び構成要素は、添付の特許請求の範囲に明示的に記載されているか否かにかかわらず、公衆に提供されることを意図しない。

この出願は、２０１８年７月２７日に中国特許局に出願された、出願番号が２０１８１０８５２３７９．７である中国特許出願を基礎とする優先権を主張し、その開示内容の全ては参照により本出願に組み込まれる。

Claims (21)

1. 表示入力信号を受信するための表示入力端を有し、１フレームの画像を表示する１つの周期の表示期間中に、表示入力信号に基づいて、第１ノードに表示出力制御信号を提供するように構成される第１入力サブ回路と、
   ブランク制御ノードを充電するためのブランク入力信号を受信するためのブランク入力端を有し、前記１つの周期のブランク期間中に、前記ブランク入力信号に基づいて、前記第１ノードにブランク出力制御信号を提供するように構成される第２入力サブ回路と、
   前記第１ノードの制御下で混合出力信号を出力するための出力端を有するように構成された出力サブ回路であって、前記混合出力信号は、前記表示期間中の前記表示出力制御信号の制御下の表示出力信号、及び前記１つの周期の前記ブランク期間中の前記ブランク出力制御信号の制御下のブランク出力信号である、出力サブ回路と、を備えるシフトレジスタ単位回路であって、
   前記第２入力サブ回路は、ブランク制御信号に基づいて前記第１ノードに前記ブランク出力制御信号を提供するように構成された分離サブ回路を含み、
   前記分離サブ回路は、前記第１ノードと前記ブランク制御ノードとの間に設定され、前記第１ノードと前記ブランク制御ノードとの間の相互干渉を防止するように構成される、
   シフトレジスタ単位回路。
2. 前記第１ノードと前記ブランク制御ノードとの間の分離を維持するように、前記分離サブ回路に動作電圧レベルを提供するように構成された漏れ防止サブ回路をさらに備える、請求項１に記載のシフトレジスタ単位回路。
3. 前記第２入力サブ回路は、
   前記ブランク入力信号に基づいて前記ブランク制御ノードを充電する充電サブ回路と、
   前記ブランク制御ノードに接続された一端を有すると共に、前記ブランク入力信号に基づいて前記ブランク制御信号を記憶するように構成された記憶サブ回路とを含む、
   請求項２に記載のシフトレジスタ単位回路。
4. 前記充電サブ回路は、前記ブランク入力端に接続された第１端、第２クロック信号線に接続された制御端、及び前記ブランク制御ノードに接続された第２端を有する充電トランジスタを含み、
   前記記憶サブ回路は、前記ブランク制御ノードに接続された第１端を有する第１キャパシタを含み、
   前記分離サブ回路は、第１分離トランジスタ及び第２分離トランジスタを含み、前記第１分離トランジスタは、第３クロック信号線に接続された第１端、前記ブランク制御ノードに接続された制御端を有し、前記第２分離トランジスタは、前記第１分離トランジスタの第２端に接続された第１端、前記第１ノードに接続された第２端、及び前記第３クロック信号線に接続された制御端を有する、
   請求項３に記載のシフトレジスタ単位回路。
5. 前記分離サブ回路は、前記第２分離トランジスタと直列結合され、第１クロック信号線に接続された制御端を有する第３分離トランジスタをさらに含み、前記第１クロック信号線は、前記第３クロック信号線に提供された電圧レベルよりも低い電圧レベルを提供する、請求項４に記載のシフトレジスタ単位回路。
6. 前記漏れ防止サブ回路は、
   前記第１ノードに接続された制御端、高電圧信号を提供する高電圧信号線に接続された第２端、及び漏れ防止ノードに接続された第１端を有する第１漏れ防止トランジスタであって、前記第１漏れ防止トランジスタは、前記第１ノードの制御下で前記高電圧信号線からの前記高電圧信号を前記漏れ防止ノードに提供するように構成される、第１漏れ防止トランジスタと、
   第１クロック信号線又は前記第３クロック信号線に接続された制御端、前記第１ノードに接続された第１端、及び前記漏れ防止ノードに接続された第２端を有する第２漏れ防止トランジスタであって、前記漏れ防止ノードは、さらに前記第２分離トランジスタの前記第２端に接続される、第２漏れ防止トランジスタとを含む、
   請求項４に記載のシフトレジスタ単位回路。
7. 前記漏れ防止サブ回路は、前記第１ノードの制御下で前記第２分離トランジスタの前記第２端に前記動作電圧レベルを提供するように構成される、請求項６に記載のシフトレジスタ単位回路。
8. 前記表示期間中に前記表示出力信号を出力した後、リセット信号線から提供される表示リセット信号の制御下で前記第１ノードをリセットするように構成された表示リセットサブ回路をさらに含む、請求項１に記載のシフトレジスタ単位回路。
9. 前記１つの周期の前記ブランク期間が終了する前に、第２ブランクリセット信号の制御下で前記第１ノードをリセットするように構成されたブランクリセットサブ回路をさらに備え、前記第２ブランクリセット信号は、ブランクリセット信号線から提供される、請求項８に記載のシフトレジスタ単位回路。
10. 前記出力サブ回路は、少なくとも１つのシフト信号出力端及び少なくとも１つの画素信号出力端を含む、請求項１に記載のシフトレジスタ単位回路。
11. 前記第１ノードの制御下で第２ノードの電圧レベルを制御するように構成された第１制御サブ回路と、
    前記第２ノードの制御下で前記第１ノード及び前記出力端の電圧レベルをターンオフ電圧レベルにプルダウンするように構成された第２制御サブ回路とをさらに備える、
    請求項９に記載のシフトレジスタ単位回路。
12. 前記充電サブ回路は、高電圧信号線ＶＤＤに接続された第１端、前記ブランク入力端に接続された制御端、及び前記ブランク制御ノードに接続された第２端を有する充電トランジスタを含み、
    前記記憶サブ回路は、前記ブランク制御ノードに接続された第１端を有する第１キャパシタを含み、
    前記分離サブ回路は、第１分離トランジスタ及び第２分離トランジスタを含み、前記第１分離トランジスタは、前記高電圧信号線ＶＤＤに接続された第１端、前記ブランク制御ノードに接続された制御端を有し、前記第２分離トランジスタは、前記第１分離トランジスタの第２端に接続された第１端、前記第１ノードに接続された第２端、及び第１クロック信号線に接続された制御端を有する、請求項３に記載のシフトレジスタ単位回路。
13. 前記第１入力サブ回路は、前記第１ノードに接続された第１端、及び前記表示入力端に接続された第２端及び／又は制御端を有する第１表示入力トランジスタを含み、
    前記出力サブ回路は、出力トランジスタと出力キャパシタを含み、前記出力トランジスタは、駆動信号を提供する第４クロック信号線に接続された第１端、前記出力端に接続された第２端、及び前記第１ノードに接続された制御端を有し、前記出力キャパシタは、前記第１ノードに接続された第１端、及び前記出力端に接続された第２端を有する、
    請求項１に記載のシフトレジスタ単位回路。
14. 前記表示リセットサブ回路は、第１ノードに接続された第１端、前記表示リセット信号を提供する表示リセット端に接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有する表示リセットトランジスタを含む、請求項８に記載のシフトレジスタ単位回路。
15. 前記ブランクリセットサブ回路は、第１ノードに接続された第１端、前記ブランクリセット信号線に接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有するブランクリセットトランジスタを含む、請求項９に記載のシフトレジスタ単位回路。
16. 前記第１制御サブ回路は、第１制御トランジスタ及び第２制御トランジスタを含み、前記第１制御トランジスタは、第１プルダウン制御信号線に共通接続された第１端と制御端、及び前記第２ノードに接続された第２端を有し、前記第２制御トランジスタは、前記第２ノードに接続された第１端、前記第１ノードに接続された制御端、及びターンオフ電圧レベルを提供する第１信号線に接続された第２端を有し、
    前記第２制御サブ回路は、第１プルダウントランジスタ及び第２プルダウントランジスタを含み、前記第１プルダウントランジスタは、前記第１ノードに接続された第１端、前記第２ノードに接続された制御端、及び前記ターンオフ電圧レベルを提供する前記第１信号線に接続された第２端を有し、前記第２プルダウントランジスタは、前記出力端に接続された第１端、前記第２ノードに接続された制御端、及び前記ターンオフ電圧レベルを提供する前記第１信号線に接続された第２端を有する、
    請求項１１に記載のシフトレジスタ単位回路。
17. 直列にカスケード接続されたＮ段のシフトレジスタ単位回路を含むゲート駆動回路であって、前記シフトレジスタ単位回路のそれぞれ１つは、請求項１～１６のいずれかに記載のシフトレジスタ単位回路と同様である、ゲート駆動回路において、
    第ｉ段のシフトレジスタ単位回路は、第（ｉ－１）段のシフトレジスタ単位回路の出力端に接続された表示入力端、及び前記第（ｉ－１）段のシフトレジスタ単位回路の表示リセット端に接続された出力端を含み、Ｎは２より大きい整数であり、ｉはＮ以下の正の整数であり、
    第１段のシフトレジスタ単位回路は、表示信号線に接続された表示入力端、及びブランク信号線に接続されたブランク入力端を含み、
    第Ｎ段のシフトレジスタ単位回路は、リセット信号線に結合された表示リセット端を含む、
    ゲート駆動回路。
18. 請求項１７に記載のゲート駆動回路及びＮ本のゲート線を備える表示装置であって、第ｉ本のゲート線は前記第ｉ段のシフトレジスタ単位回路の出力端に接続して第ｉ個の表示出力信号を受信し、Ｎは２より大きい整数であり、ｉはＮ以下の正の整数である、表示装置。
19. 請求項１～１６のいずれか１項に記載のシフトレジスタ単位回路を駆動する方法であって、
    １フレームの画像を表示する１つの周期の表示期間中に、
    第１制御期間中に、前記シフトレジスタ単位回路の第１入力サブ回路を介して、前記シフトレジスタ単位回路の第１ノードに表示出力制御信号を提供するステップと、
    第１出力期間中に、前記第１ノードにおける前記表示出力制御信号の制御下で、前記シフトレジスタ単位回路の出力サブ回路を介して表示出力信号を出力するステップと、を含み、
    １フレームの画像を表示する１つの周期のブランク期間中に、
    第１制御期間中に、シフトレジスタ単位回路の第２入力サブ回路を介して、ブランク制御信号に基づいて分離サブ回路を介して前記第１ノードにブランク出力制御信号を提供するステップと、
    前記第１ノードと前記ブランク制御ノードとの間の分離を維持するように、前記分離サブ回路に動作電圧レベルを提供するステップと、
    第２出力期間中に、前記第１ノードでのブランク出力制御信号の制御下で、前記出力サブ回路を介してブランク出力信号を出力するステップとを含む、方法。
20. 前記第１出力期間後の表示リセット期間中に、前記シフトレジスタ単位回路における表示リセット端からの表示リセット信号の制御下で前記第１ノードをリセットするステップをさらに含む、請求項１９に記載の方法。
21. 前記ブランク期間後の第２ブランクリセット期間中に、第２ブランクリセット信号の制御下で前記第１ノードをリセットするステップを含む、請求項２０に記載の方法。

Images