JP7369867B2 - クロック変動下での電圧変動検出 - Google Patents
クロック変動下での電圧変動検出 Download PDFInfo
- Publication number
- JP7369867B2 JP7369867B2 JP2022522937A JP2022522937A JP7369867B2 JP 7369867 B2 JP7369867 B2 JP 7369867B2 JP 2022522937 A JP2022522937 A JP 2022522937A JP 2022522937 A JP2022522937 A JP 2022522937A JP 7369867 B2 JP7369867 B2 JP 7369867B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- delay
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/30—Measuring the maximum or the minimum value of current or voltage reached in a time interval
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/18—Status alarms
- G08B21/185—Electrical failure alarms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
電子デバイスは、製造、通信、輸送、健康管理、商業、社会的対話、および娯楽において不可欠な役割を果たす。例えば、電子デバイスは、商取引および通信のためにクラウドベースの分散コンピューティング機能を提供するサーバファームに電力を供給する。電子デバイスは、医療機器から電気器具まで、および車両から産業用ツールまで、多くの異なるタイプの現代機器にも埋め込まれる。加えて、1つの電子デバイス-スマートフォン-は、実際に、手の届く範囲内にある必要がある。電子デバイスが普及し、現代生活の多くの局面にとって重要になるにつれて、デバイスセキュリティは不可欠になっている。
本概要セクションは、クロック変動下での電圧変動検出の簡略化された概念を紹介するために提供される。これらの簡略化された概念は、以下の詳細な説明においてさらに説明される。したがって、このセクションは、特許請求される主題の本質的な特徴を特定することを意図するものではなく、特許請求される主題の範囲を決定する際の使用を意図するものでもない。
概観
電子デバイスは、集積回路(IC)チップを含む。いくつかのICチップは、情報を安全に保つ役割を担うセキュリティ回路を含む。残念ながら、ICチップへの直接アクセスを有する者を含む不正行為者は、安全に保たれることが意図される情報を得ようとして、ICチップに対する物理的攻撃を実行し得る。例えば、セキュリティ回路は、保護されることが意図されるデータを暗号化するために使用される秘密鍵を記憶することができる。物理的攻撃は、秘密鍵を標的にし得、秘密鍵は、データが復号され、したがって、不正行為者によってアクセスされることを可能にする。いくつかの場合において、物理的攻撃の一部として、不正行為者は、ICチップに対して全体的に、またはセキュリティ回路に対して特定的に、指定された限度範囲外の電圧または他の信号伝送パラメータを印加する。
図1は、クロック変動下で電圧変動検出を実現するための電圧変動検出回路106を含む集積回路(IC)104を有する例示的な装置102を示す。この例では、装置102はスマートフォンとして示されている。しかしながら、装置102は、モバイル通信デバイス、モデム、セルラー電話もしくはモバイル電話、移動局、ゲームデバイス、ナビゲーションデバイス、メディアもしくはエンターテイメントデバイス(例えば、メディアストリーマもしくはゲームコントローラ)、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、スマート家電、車両ベースの電子システム、ウェアラブルコンピューティングデバイス(たとえば、衣服もしくは腕時計)、モノのインターネット(IoT)デバイス、機械もしくは何らかの機器の電子部分、サーバコンピュータもしくはその部分(例えば、サーバブレード)など、任意の適切なコンピューティングデバイスまたは電子デバイスとして実現されてもよい。装置102の図示された例は、タブレットデバイス102-1、スマートテレビ102-2、デスクトップコンピュータ102-3、サーバコンピュータ102-4、スマートウォッチ102-5、スマートフォンまたはドキュメントリーダ102-6、およびインテリジェント眼鏡102-7を含む。
図2は、保護回路206と、クロック変動下で電圧変動検出を実現することができる電圧変動検出回路106とを含む例示的なIC104を示す。IC104は、電圧レベル216を含む。電圧レベル216は、たとえば、IC104上の1つ以上の電力ドメインまたは回路領域のための供給電圧228(たとえば、Vdd)に対応し得る。オンチップまたはオフチップ電力管理回路(図示せず)が、供給電圧228を生成し、供給電圧228の電圧レベル216を目標電圧範囲222内に維持することができる。しかしながら、電圧レベル216は、目標電圧範囲222の範囲外である、またはそれを超える電圧変動224を経験し得る。そのような電圧変動224は、IC104に対する電圧ベースの攻撃212によって引き起こされ得る。本明細書に記載されるように、電圧変動検出回路106は、電圧変動224を検出し、検出に応答して電圧警報信号108を生成する。
例示的な方法が、図8および図9のフロー図を参照して以下で説明される。これらの方法の態様は、たとえば、ハードウェア(例えば、メモリと関連した固定論理回路またはプロセッサ)、ファームウェア、またはそれらの何らかの組合せで実現されてもよい。プロセスは、図1~図6-2に示される装置または構成要素のうちの1つ以上を用いて実現されてもよく、これらの構成要素は、さらに分割され、組み合わせられるなどしてもよい。これらの図のデバイスおよびコンポーネントは、概してファームウェア;ユーザもしくはサーバデバイス、パッケージ化されたモジュール、ICチップ、もしくは回路などのハードウェア;またはそれらの組み合わせを表す。したがって、これらの図は、説明される方法を実現することが可能な多くの可能なシステムまたは装置のいくつかを示す。
図10は、1つ以上の説明される態様による、クロック変動下で電圧変動検出を実現することができる例示的な電子デバイス1000の様々なコンポーネントを示す。電子デバイス1000は、消費者、コンピュータ、ポータブル、ユーザ、サーバ、通信、電話、ナビゲーション、ゲーム、オーディオ、カメラ、メッセージング、メディア再生、および/もしくは装置102として図1に示されるスマートフォン等の他のタイプの電子デバイス1000の任意の形態において、固定デバイス、モバイルデバイス、スタンドアロンデバイス、もしくは組み込みデバイスのいずれか1つまたは組合せとして実現されてもよい。
以下にいくつかの例を説明する。
Claims (15)
- 装置であって、
1つ以上の周波数変動とともにクロック信号を伝搬するよう構成されるクロック線と、
前記クロック線に結合される第1の電圧依存回路とを備え、前記第1の電圧依存回路は、前記クロック信号に応答して、第1の電圧感度に基づいて、電圧レベルを示す第1の信号を生成するよう構成され、前記装置はさらに、
前記クロック線に結合される第2の電圧依存回路を備え、前記第2の電圧依存回路は、前記クロック信号に応答して、第2の電圧感度に基づいて、前記電圧レベルを示す第2の信号を生成するよう構成され、前記装置はさらに、
前記第1の電圧依存回路および前記第2の電圧依存回路に結合される電圧分析回路を備え、前記電圧分析回路は、前記第1の信号および前記第2の信号に基づいて、電圧警報信号を生成するよう構成され、前記電圧分析回路は、前記電圧警報信号を生成するために前記第1の信号と前記第2の信号との結合に基づいて前記クロック信号の前記1つ以上の周波数変動を中和することによって電圧ベースの攻撃を検出するよう構成される、装置。 - 前記電圧分析回路は、前記第1の信号と前記第2の信号とを結合して結合された信号を生成するよう構成される信号結合器回路を含み、
前記電圧分析回路は、前記結合された信号に基づいて、前記電圧警報信号を生成するよう構成される、請求項1に記載の装置。 - 前記電圧分析回路は、前記第1の信号と前記第2の信号とを比較して、前記第1の信号と前記第2の信号との間の相対遅延サイズを示す比較信号を生成するよう構成される信号比較回路を含み、
前記電圧分析回路は、前記比較信号、前記結合された信号、および少なくとも1つの電圧閾値に基づいて、前記電圧警報信号を生成するよう構成される、請求項2に記載の装置。 - 前記クロック信号は、前記第1の電圧依存回路および前記第2の電圧依存回路の動作中に周波数変動を受けるよう構成され、
前記電圧警報信号は、前記電圧レベルが目標電圧範囲外にあることを示す、請求項1~3のいずれか1項に記載の装置。 - 前記電圧分析回路に結合され、前記電圧警報信号を受け取るよう構成される保護回路をさらに備え、前記保護回路は、前記電圧レベルが前記目標電圧範囲外であることに応答して、前記装置を保護するよう少なくとも1つのアクションを取るよう構成され、
前記装置は、少なくとも1つの集積回路を含む電子デバイスを備え、
前記少なくとも1つの集積回路は、前記第1の電圧依存回路と、前記第2の電圧依存回路と、前記電圧分析回路とを含む、請求項4に記載の装置。 - 前記第1の電圧感度は、前記第1の電圧依存回路内の前記クロック信号の第1の伝播速度に対応し、前記第1の伝播速度は前記電圧レベルに応答し、
前記第2の電圧感度は、前記第2の電圧依存回路内の前記クロック信号の第2の伝播速度に対応し、前記第2の伝播速度は前記電圧レベルに応答し、
前記第1の伝搬速度は、前記第2の伝搬速度とは異なる、請求項1~5のいずれか1項に記載の装置。 - 前記第1の電圧依存回路は、
前記クロック線に結合され、前記クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、
前記遅延回路と前記電圧分析回路との間に結合されるサンプル回路とを含み、前記サンプル回路は、前記遅延されたクロック信号をサンプリングして前記第1の信号を生成するよう構成される、請求項1~6のいずれか1項に記載の装置。 - 前記サンプル回路は、
ともに直列に結合される複数のバッファユニットを含み、前記複数のバッファユニットは、前記遅延回路に結合され、前記遅延されたクロック信号を受け取るよう構成される初期バッファユニットを含み、前記複数のバッファユニットは、前記遅延されたクロック信号の複数のバッファされたバージョンを共同で生成するよう構成され、前記サンプル回路はさらに、
複数のレジスタユニットを含み、前記複数のレジスタユニットの各レジスタユニットは、前記複数のバッファユニットのそれぞれのバッファユニットに結合され、前記複数のレジスタユニットは、前記遅延されたクロック信号の前記複数のバッファされたバージョンを共同でラッチして前記第1の信号を生成するよう構成される、請求項7に記載の装置。 - 前記遅延回路は、プログラム可能な遅延量を与えて前記クロック信号を遅延させ、前記遅延されたクロック信号を生成するよう構成され、前記遅延回路は、
ともに直列に結合された複数の遅延ユニットと、
少なくとも1つの制御入力を含む少なくとも1つのマルチプレクサとを含む、請求項7に記載の装置。 - さらに、前記少なくとも1つのマルチプレクサの前記少なくとも1つの制御入力を用いて前記プログラム可能な遅延量を確立するよう構成される較正回路を備える、請求項9に記載の装置。
- 前記較正回路は、前記サンプル回路の複数のバッファユニットのバッファユニットの数量、公称電圧レベル、最小電圧、および最大電圧に基づいて、前記プログラム可能な遅延量を確立するよう構成される、請求項10に記載の装置。
- 前記第2の電圧依存回路は、
前記クロック線に結合され、前記クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、
前記第2の電圧依存回路の前記遅延回路と前記電圧分析回路との間に結合されるサンプル回路とを含み、前記第2の電圧依存回路の前記サンプル回路は、前記第2の信号を生成するために、前記第2の電圧依存回路の前記遅延回路から前記遅延されたクロック信号をサンプリングするよう構成され、
前記第1の電圧依存回路の前記遅延回路は、第1の閾値電圧を有する第1のトランジスタを含み、
前記第2の電圧依存回路の前記遅延回路は、第2の閾値電圧を有する第2のトランジスタを含み、
前記第1の閾値電圧は、前記第2の閾値電圧よりも低い、請求項7~11のいずれか1項に記載の装置。 - 前記第1の電圧依存回路は、前記電圧レベルを示す前記第1の信号を生成するために、第1の閾値電圧を有する少なくとも1つの第1のトランジスタを用いて前記クロック信号を伝搬するよう構成され、
前記第2の電圧依存回路は、前記電圧レベルを示す前記第2の信号を生成するために、第2の閾値電圧を有する少なくとも1つの第2のトランジスタを用いて前記クロック信号を伝搬するよう構成される、請求項1~11のいずれか1項に記載の装置。 - 前記装置は集積回路を備え、前記集積回路は、
秘密鍵を記憶するよう構成されるメモリと、
前記電圧分析回路に結合され、前記電圧ベースの攻撃の検出に応答して前記秘密鍵を保護するよう構成される保護回路とを含む、請求項1に記載の装置。 - 前記第1の電圧依存回路は、前記第1の信号を、前記クロック信号の前記1つ以上の周波数変動から生じる少なくとも1つの特性とともに生成するよう構成され、
前記第2の電圧依存回路は、前記第2の信号を、前記クロック信号の前記1つ以上の周波数変動から生じる前記少なくとも1つの特性とともに生成するよう構成され、
前記電圧分析回路は、前記第1の信号と前記第2の信号とを結合して、前記クロック信号の前記1つ以上の周波数変動から生じ、前記第1の信号および前記第2の信号に存在する前記少なくとも1つの特性を実質的に打ち消すよう、結合された信号を生成するよう構成され、
前記電圧分析回路は、前記結合された信号に基づいて、前記電圧警報信号を生成するよう構成される、請求項1に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2019/062282 WO2021101528A1 (en) | 2019-11-19 | 2019-11-19 | Voltage-variation detection under clock fluctuations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023501886A JP2023501886A (ja) | 2023-01-20 |
JP7369867B2 true JP7369867B2 (ja) | 2023-10-26 |
Family
ID=68916570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022522937A Active JP7369867B2 (ja) | 2019-11-19 | 2019-11-19 | クロック変動下での電圧変動検出 |
Country Status (7)
Country | Link |
---|---|
US (2) | US11486911B2 (ja) |
EP (1) | EP3850523B1 (ja) |
JP (1) | JP7369867B2 (ja) |
KR (1) | KR102492252B1 (ja) |
CN (1) | CN114586034A (ja) |
TW (1) | TWI755038B (ja) |
WO (1) | WO2021101528A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7369867B2 (ja) * | 2019-11-19 | 2023-10-26 | グーグル エルエルシー | クロック変動下での電圧変動検出 |
US11880454B2 (en) * | 2020-05-14 | 2024-01-23 | Qualcomm Incorporated | On-die voltage-frequency security monitor |
US11799627B2 (en) * | 2020-11-19 | 2023-10-24 | Nuvoton Technology Corporation | Protection against side-channel attacks by balancing cell drive polarity |
US11336273B1 (en) * | 2021-09-02 | 2022-05-17 | Mellanox Technologies, Ltd. | Protection against attacks on integrated circuits using voltage monitoring |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100332851A1 (en) | 2008-03-19 | 2010-12-30 | Freescale Semiconductor, Inc | Method for protecting a cryptographic module and a device having cryptographic module protection capabilities |
JP2016514332A (ja) | 2013-03-13 | 2016-05-19 | クアルコム,インコーポレイテッド | クロック改竄を検出するための装置および方法 |
JP2018535606A (ja) | 2016-02-23 | 2018-11-29 | グーグル エルエルシー | 暗号攻撃に対する防御のためのクロック周期ランダム化 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583653B1 (en) * | 2000-03-31 | 2003-06-24 | Intel Corporation | Method and apparatus for generating a clock signal |
US7355435B2 (en) * | 2005-02-10 | 2008-04-08 | International Business Machines Corporation | On-chip detection of power supply vulnerabilities |
US7528619B2 (en) * | 2005-06-30 | 2009-05-05 | Intel Corporation | 0th droop detector architecture and implementation |
PT2186090T (pt) | 2007-08-27 | 2017-03-07 | ERICSSON TELEFON AB L M (publ) | Detetor de transitórios e método para suportar codificação de um sinal de áudio |
JP4428433B2 (ja) * | 2007-09-25 | 2010-03-10 | 株式会社デンソー | 気象情報表示装置、プログラム |
US8497694B2 (en) * | 2010-02-10 | 2013-07-30 | Qualcomm Incorporated | On-chip sensor for measuring dynamic power supply noise of the semiconductor chip |
EP2662791A1 (en) | 2012-05-11 | 2013-11-13 | Stichting IMEC Nederland | A method and apparatus for monitoring timing of cricital paths |
US9164563B2 (en) * | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
JP6047330B2 (ja) * | 2012-08-02 | 2016-12-21 | サターン ライセンシング エルエルシーSaturn Licensing LLC | 電源監視回路、交直変換装置、および、電源監視回路の制御方法 |
JP2014106112A (ja) * | 2012-11-27 | 2014-06-09 | Fujitsu Ltd | 電圧変動検出回路及び半導体集積回路 |
WO2014182300A1 (en) * | 2013-05-08 | 2014-11-13 | Intel Corporation | Voltage detector with high voltage protection |
US8878580B1 (en) | 2013-07-22 | 2014-11-04 | Via Technologies, Inc. | Apparatus and method for generating a clock signal with reduced jitter |
WO2015145487A1 (ja) | 2014-03-28 | 2015-10-01 | 三菱電機株式会社 | クロック位相制御回路 |
US9535119B2 (en) | 2014-06-30 | 2017-01-03 | Intel Corporation | Duty cycle based timing margining for I/O AC timing |
US9772375B2 (en) * | 2014-08-01 | 2017-09-26 | Oracle International Corporation | High sensitivity digital voltage droop monitor for integrated circuits |
US9459314B1 (en) * | 2014-10-08 | 2016-10-04 | Microsemi Storage Solutions (U.S.), Inc. | Circuit and method for real-time monitoring of process, temperature, and voltage variations |
JP6533135B2 (ja) * | 2015-09-16 | 2019-06-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102512819B1 (ko) * | 2016-04-19 | 2023-03-23 | 삼성전자주식회사 | 딜레이 코드를 발생하는 전압 모니터 |
US11962313B2 (en) * | 2016-12-23 | 2024-04-16 | Advanced Micro Devices, Inc. | Adaptive DCO VF curve slope control |
EP3376423A1 (en) * | 2017-03-14 | 2018-09-19 | Gemalto Sa | Self-adaptive countermeasures |
US10754414B2 (en) * | 2017-09-12 | 2020-08-25 | Ambiq Micro, Inc. | Very low power microcontroller system |
JP7369867B2 (ja) * | 2019-11-19 | 2023-10-26 | グーグル エルエルシー | クロック変動下での電圧変動検出 |
US11474130B2 (en) * | 2020-06-22 | 2022-10-18 | Nxp B.V. | Voltage glitch detection in integrated circuit |
-
2019
- 2019-11-19 JP JP2022522937A patent/JP7369867B2/ja active Active
- 2019-11-19 KR KR1020227012862A patent/KR102492252B1/ko active IP Right Grant
- 2019-11-19 CN CN201980101331.5A patent/CN114586034A/zh active Pending
- 2019-11-19 EP EP19821360.5A patent/EP3850523B1/en active Active
- 2019-11-19 WO PCT/US2019/062282 patent/WO2021101528A1/en unknown
-
2020
- 2020-07-22 US US16/936,169 patent/US11486911B2/en active Active
- 2020-08-25 TW TW109128889A patent/TWI755038B/zh active
-
2022
- 2022-10-31 US US18/051,442 patent/US20230131119A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100332851A1 (en) | 2008-03-19 | 2010-12-30 | Freescale Semiconductor, Inc | Method for protecting a cryptographic module and a device having cryptographic module protection capabilities |
JP2016514332A (ja) | 2013-03-13 | 2016-05-19 | クアルコム,インコーポレイテッド | クロック改竄を検出するための装置および方法 |
JP2018535606A (ja) | 2016-02-23 | 2018-11-29 | グーグル エルエルシー | 暗号攻撃に対する防御のためのクロック周期ランダム化 |
Non-Patent Citations (1)
Title |
---|
中村紘 他,暗号モジュールからの漏洩電磁波を用いた故障タイミング特定手法,2015年 暗号と情報セキュリティシンポジウム,2015年01月,pp.1-8 |
Also Published As
Publication number | Publication date |
---|---|
US20230131119A1 (en) | 2023-04-27 |
KR20220053055A (ko) | 2022-04-28 |
US11486911B2 (en) | 2022-11-01 |
CN114586034A (zh) | 2022-06-03 |
WO2021101528A1 (en) | 2021-05-27 |
TW202121100A (zh) | 2021-06-01 |
US20210148957A1 (en) | 2021-05-20 |
JP2023501886A (ja) | 2023-01-20 |
EP3850523A1 (en) | 2021-07-21 |
EP3850523B1 (en) | 2022-03-16 |
TWI755038B (zh) | 2022-02-11 |
KR102492252B1 (ko) | 2023-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7369867B2 (ja) | クロック変動下での電圧変動検出 | |
Shepherd et al. | Physical fault injection and side-channel attacks on mobile devices: A comprehensive analysis | |
EP3915034A1 (en) | Alert handling | |
Gallais et al. | Hardware trojans for inducing or amplifying side-channel leakage of cryptographic software | |
Igarashi et al. | Concurrent faulty clock detection for crypto circuits against clock glitch based DFA | |
Barenghi et al. | A combined design-time/test-time study of the vulnerability of sub-threshold devices to low voltage fault attacks | |
Monjur et al. | ADobf: Obfuscated Detection Method against Analog Trojans on I 2 C Master-Slave Interface | |
Jayasinghe et al. | FPGA based countermeasures against side channel attacks on block ciphers | |
Sravani et al. | Side-channel attacks on cryptographic devices and their countermeasures—a review | |
Monjur | Internet-of-Things (IoT) Security Threats: Attacks on Communication Interface | |
Muttaki et al. | FTC: A Universal Framework for Fault-Injection Attack Detection and Prevention | |
Shao et al. | Fast and automatic security test on cryptographic ICs against fault injection attacks based on design for security test | |
TWI845059B (zh) | 執行安全密碼操作之積體電路及方法 | |
US20230177154A1 (en) | Sparse Encodings for Control Signals | |
US20240169098A1 (en) | Secure Chip-Wide Transmission | |
Chen et al. | Analysis on Key-leakage Hardware Trojan of SM4 Algorithm | |
EP4243333A1 (en) | Electronic circuit and method for securing and desynchronizing register transfers to mitigate side channel attacks | |
US9645602B2 (en) | Frequency sensor for side-channel attack | |
KR20240121896A (ko) | 보안 의사 난수 생성기(prng) 리시딩 | |
Mozipo | Systematic Characterization of Power Side Channel Attacks for Residual and Added Vulnerabilities | |
Kalogeridou et al. | Security of ICs from Hardware Trojans | |
Selmane | Global and local Fault attacks on AES cryptoprocessor: Implementation and Countermeasures. | |
Balasch | Implementation Aspects of Security and Privacy in Embedded Design | |
Hema et al. | Design, Implementation and Detection of Hardware Trojans in Sequential systems | |
Balasch Masoliver | Implementation Aspects of Security and Privacy in Embedded Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7369867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |