JP7368580B2 - 量子コンピュータの性能特徴付け方法、装置、電子機器、及び媒体 - Google Patents

Description

本開示はコンピュータ分野に関し、特に量子コンピュータの技術分野に関し、具体的には、量子コンピュータの性能特徴付け方法、装置、電子機器、コンピュータ可読記憶媒体、及びコンピュータプログラム製品に関する。

近年、量子コンピュータ技術は急速に発展しており、量子コンピュータの強力な計算能力により、古典的なコンピュータが解決しにくい多くの問題を解決することが期待されている。しかしながら、近い将来の量子コンピュータのノイズ問題は避けられず、量子ビットの熱放散や下位層の量子物理学プロセスで発生するランダムな変動により量子ビットの状態が反転又はランダム化されたり、計測機器による計算結果の読み取りがずれたりすることは、いずれも計算プロセスの失敗を引き起こす可能性がある。その結果、量子コンピュータが進化過程を正確に実現できないため、実際に生成された結果に誤差がある可能性がある。

従って、量子コンピュータを使用して何らかの意味のある計算タスクを行う前に、量子コンピュータの性能を迅速、効率的、正確に特徴付け、特徴付け結果に基づいて、量子コンピュータを実際の量子計算プロセスに使用できるか否かを判断することは必要である。

本開示は量子コンピュータの性能特徴付け方法、装置、電子機器、コンピュータ可読記憶媒体、及びコンピュータプログラム製品を提供する。

本開示の一態様によれば、量子コンピュータの性能特徴付け方法を提供し、量子コンピュータの性能特徴付け方法であるは、前記量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得することと、前記系列長の集合のうち各々の系列長ｍ（ｍが正の整数である）に対して、ランダムに生成されたｍ個のｎビット（ｎが正の整数である）の量子ゲート、及び前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得する操作と、量子回路を構築し、前記量子回路において、前記ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つ前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが前記第１順序に反対する順序で前記ｍ個のｎビットの量子ゲートの後に順に接続される操作と、前記量子回路を初期量子状態に適用し、前記量子回路によって出力された量子状態に対して標準基底測定を複数回実行する操作と、前記複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、前記回数に基づき期待値を計算する操作とをＲ回（Ｒが正の整数である）実行することと、各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定することと、各ｍに対応する平均期待値に基づき目的関数をフィッティングし、各ｍに対して、前記目的関数の最大累乗が２ｍ－１であることと、フィッティング結果に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定することとを含む。

本開示の別の態様によれば、量子コンピュータの性能特徴付け装置を提供し、量子コンピュータの性能特徴付け装置は、前記量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得するように構成される第１取得ユニットと、前記系列長の集合のうち各々の系列長ｍに対して、以下のサブユニットによる操作をＲ回（ｍ、Ｒがいずれも正の整数である）実行するテストユニットであって、ランダムに生成されたｍ個のｎビット（ｎが正の整数である）の量子ゲート、及び前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得するように構成される第２取得サブユニットと、量子回路を構築し、前記量子回路において、前記ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つ前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが前記第１順序に反対する順序で前記ｍ個のｎビットの量子ゲートの後に順に接続されるように構成される構造サブユニットと、前記量子回路を初期量子状態に適用し、前記量子回路によって出力された量子状態に対して標準基底測定を複数回実行するように構成される測定サブユニットと、前記複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、前記回数に基づき期待値を計算するように構成される第１決定サブユニットと、を含むように構成されるテストユニットと、各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定するように構成される第２決定ユニットと、各ｍに対応する平均期待値に基づき目的関数をフィッティングするように構成され、各ｍに対して、前記目的関数の最大累乗が２ｍ－１であるフィッティングユニットと、フィッティング結果に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定するように構成される第３決定ユニットとを含む。

本開示の別の態様によれば、電子機器を提供し、少なくとも１つのプロセッサと、少なくとも１つのプロセッサに通信可能に接続されるメモリとを含み、メモリは、少なくとも１つのプロセッサによって実行可能な命令を記憶し、該命令は、少なくとも１つのプロセッサが本開示に記載の方法を実行することを可能にするために、少なくとも１つのプロセッサによって実行される。

本開示の別の態様によれば、コンピュータに本開示に記載の方法を実行させるためのコンピュータ命令が記憶されている非一時的コンピュータ可読記憶媒体を提供する。

本開示の別の態様によれば、コンピュータプログラム製品を提供し、プロセッサによって実行されるときに本開示に記載の方法を実現するコンピュータプログラムを含む。

本開示の１つ又は複数の実施例によれば、一連のランダムＣｌｉｆｆｏｒｄゲートの複合の逆量子ゲートを計算する必要がなく、任意の量子ビットゲートに適用でき、この一連のランダム量子ゲートの逆演算をシステム状態に直接適用することで、古典的な後処理のための多くの計算リソースが節約される。

なお、当該部分で説明され内容は、本開示の実施例の主要又は重要な特徴を特定することを意図するものではなく、本開示の範囲を限定するものでもないことを理解されたい。本開示の他の特徴は以下の説明により理解しやすくなる。

図面は実施例を例示的に示して明細書の一部を構成し、明細書の文字による説明とともに実施例の例示的な実施形態を説明することに用いられる。示される実施例は例示的なものに過ぎず、請求項の範囲を制限するものではない。すべての図面において、同一の符号は類似しているが必ずしも同じではない要素を指す。
量子コンピュータによって古典情報を取得する例示的なシステムの概略図を示す。 本開示の実施例に係る標準的なランダムベンチマークテスト回路の概略図を示す。 本開示の実施例に係るクロスエントロピーベンチマークテスト回路の概略図を示す。 本開示の実施例に係る量子コンピュータの性能特徴付け方法のフローチャートを示す。 本開示の例示的な実施例に係るランダムベンチマークテスト回路の概略図を示す。 本開示の例示的な実施例に係るノイズの多いランダムベンチマークテスト回路の概略図を示す。 本開示の実施例に係る偏光解消チャネルノイズのランダムベンチマークテスト結果の概略図を示す。 本開示の実施例に係る振幅減衰チャネルノイズのランダムベンチマークテスト結果の概略図を示す。 本開示の実施例に係るビット反転チャネルノイズのランダムベンチマークテスト結果の概略図を示す。 本開示の実施例に係る量子コンピュータの性能特徴付け装置の構造ブロック図を示す。 本開示の実施例を実現するために使用できる例示的な電子機器の構造ブロック図を示す。

以下、図面を参照しながら本開示の例示的な実施例を説明し、理解を助けるために本開示の実施例の様々な詳細が含まれているが、それらを例示的なものと見なすべきである。そのため、当業者であれば、本開示の範囲を逸脱しない限り、ここで説明された実施例に対して様々な変更や修正を行うことができることを理解されたい。同様に、明確で簡潔にするために、以下の説明では周知機能及び構造に対する説明は省略されている。

本開示において、特に断らない限り、様々な要素を説明するための「第１」、「第２」等の用語はこれらの要素の位置関係、タイミング関係又は重要性関係を限定することを意図するものではなく、このような用語は、特定の素子を別の素子と区別するためにのみ用いられる。いくつかの例では、第１要素及び第２要素は該要素の同一実例を指すことができ、ある場合に、文脈に基づいて、それらは異なる実例を指すことができる。

本開示において、様々な例を説明するために使用される用語は、特定の例を説明するためのものに過ぎず、制限するためのものではない。文脈では特に明記しない限り、要素の数が特に限定されないと、該要素は１つであってもよいし、複数であってもよい。また、本開示に使用される用語「及び／又は」は、リストされたアイテムのうちのいずれか及びすべての可能な組み合わせをカバーする。

以下、図面を参照しながら本開示の実施例を詳細に説明する。

これまでのところ、応用されている様々なタイプの異なるコンピュータは全て古典物理学を情報処理の理論的基礎としており、伝統的なコンピュータ又は古典的なコンピュータと呼ばれている。古典情報システムは物理的に最も容易に実現可能なバイナリデータビットでデータ又はプログラムを記憶し、各バイナリデータビットは０又は１で表され、１ビット又はビットと呼ばれ、最小の情報ユニットである。古典的なコンピュータ自体に避けられない欠陥がある。第１は、計算プロセスのエネルギー消費に関する最も基本的な制限であり、論理素子又は記憶ユニットに必要な最小エネルギーは熱膨張による誤動作を回避するためにｋＴの数倍以上である必要があり、第２は、情報エントロピー及び熱エネルギー消費であり、第３は、コンピュータチップの配線密度が非常に大きい場合、ハイゼンベルクの不確定性関係に基づき、電子位置の不確かさが非常に小さいとき、運動量の不確かさが非常に大きくなることである。電子は束縛されなくなり、量子干渉効果があり、その結果、さらにチップの性能を破壊する可能性がある。

量子コンピュータ（ｑｕａｎｔｕｍ ｃｏｍｐｕｔｅｒ）は量子力学の特定及び法則に従って高速の数学及び論理演算を実行し、量子情報を記憶及び処理する物理機器である。ある機器は量子情報を処理及び計算し、量子アルゴリズムを実行する場合、量子コンピュータとなる。量子コンピュータは量子動力学の唯一無二の法則（特に量子干渉）に従って情報処理の新しいモードを実現する。計算問題の並列処理の場合、量子コンピュータは古典的なコンピュータに比べて速度の絶対的優位性を持つ。重畳成分ごとに量子コンピュータが実現した変換は古典的な計算に相当し、これらの古典的な計算はすべて同時に完了し、且つ特定の確率振幅に従って重畳し、量子コンピュータの出力結果を出し、このような計算は量子並列計算と呼ばれる。量子並列処理は、量子コンピュータの効率を大幅に向上させ、非常に大きな自然数を因数分解する等の、古典的なコンピュータが完了できない作業を実現できるようにする。量子コヒーレンスは、あらゆる量子超高速アルゴリズムで基本的に利用されている。従って、古典的な状態を量子状態に置き換える量子並列計算は、古典的なコンピュータに匹敵することのない計算速度及び情報処理機能を実現できるとともに、大量の計算リソースが節約される。

量子コンピュータ技術の急速な発展に伴って、その強い計算能力及び高速な実行速度により、量子コンピュータの応用範囲はますます広がっている。たとえば、化学シミュレーションとは、実際の化学システムのハミルトニアンを物理的に操作可能なハミルトニアンにマッピングし、次にパラメータ及び進化時間を変調することで、実際の化学システムを反映できる固有状態を見つけるプロセスを指す。古典的なコンピュータでＮ電子化学システムをシミュレートする場合、２^Ｎ次元シュレディンガー方程式の解の求めに関し、システムの電子数の増加に伴って計算量が指数関数的に漸増する。従って、化学シミュレーションの問題において、古典的なコンピュータの役割は非常に限られている。このボトルネックを打破すると、量子コンピュータの強い計算能力に頼らなければならない。変分量子固有値ソルバー（Ｖａｒｉａｔｉｏｎａｌ Ｑｕａｎｔｕｍ Ｅｉｇｅｎｓｏｌｖｅｒ、ＶＱＥ）アルゴリズムは、量子ハードウェアでの化学シミュレーションのための高効率の量子アルゴリズムであり、近い将来、量子コンピュータの最も有望な応用の１つであり、化学研究の多くの新しい分野を切り開いている。ただし、この段階で、量子コンピュータのノイズ率はＶＱＥの能力を明らかに制限するため、量子ノイズの問題を最初に処理する必要がある。

変分量子固有値ソルバーアルゴリズムＶＱＥのコア計算プロセスの１つは期待値Ｔｒ［Ｏρ］の推定であり、ここで、ρは量子コンピュータによって生成されるｎ量子ビットの量子状態であり、観測可能量Ｏは実際の化学システムのハミルトニアンを物理的に操作可能なハミルトニアンにマッピングしたものであり、Ｔｒは行列のトレースを表す。図１に示すように、その計算プロセスについては、量子コンピュータ１０１が出力した量子状態ρを測定機器１０２（通常、量子コンピュータ１０１と測定機器１０２が量子コンピュータとして総称される）によって測定し、測定結果を古典的なコンピュータ１０３によって計算した後に期待値Ｔｒ［Ｏρ］を取得する。上記プロセスは、量子計算によって古典情報を抽出する最も一般的な形態であり、広く応用されており、量子情報から古典情報を読み取るコアステップであると見られてもよい。一般には、Ｏが計算ベースでの対角行列であると仮定し、したがって、理論的には、計算必要がある数値は、

であり、ここで、Ｏ（ｉ）は観測可能量Ｏのｉ行目ｉ列目の対角要素を表し、ρ（ｉ）はρのｉ行目ｉ列目の対角要素を表す。量子状態ρに対して計算ベース測定をＮ回行い、結果ｉの出力回数Ｎ_ｉを統計することにより、ρ（ｉ）≒Ｎ_ｉ／Ｎを推定することができ、更に、上記の式でＴｒ［Ｏρ］を推定する。大数の法則は、Ｎが十分に大きい場合、上記推定プロセスが正確であることを確保できる。

物理的な実現では、機器、方法、条件等の様々な要因の制限により、量子コンピュータは進化過程を正確に実現できないため実際に生成された量子状態と期待される量子状態ρとの間に偏差があり、さらに、実際の推定値Ｎ_ｉ／Ｎと理論上のρ（ｉ）との間に偏差があり、その結果、式（１）によるＴｒ［Ｏρ］の計算は間違った結果が得られる。通常、シングルビットゲートの忠実度は９９％以上に達することができるが、２ビット量子ゲートの忠実度はほとんど９２％～９７％であり、これは量子計算の結果が不正確になる主な要因である。より深刻なことに、量子ビットの数の増え及び量子回路の深さの増加に伴って、ノイズの由来と相関関係はより複雑になる。従って、量子コンピュータを使用して何らかの意味のある計算タスクを行う前に、量子コンピュータの性能を迅速、効率的、正確に特徴付け、特徴付け結果に基づいて、量子コンピュータを実際の量子計算プロセスに使用できるか否かを判断することは必要である。実際には、量子コンピュータの効率的、正確な特徴付けは、量子計算の発展の非常に重要なタスクであり、特に現在のノイズの多い中規模量子（Ｎｏｉｓｙ Ｉｎｔｅｒｍｅｄｉａｔｅ－Ｓｃａｌｅ Ｑｕａｎｔｕｍ、ＮＩＳＱ）の段階で非常に明らかになる。

現在、量子機器の性能特徴付け方法は、量子トモグラフィー（Ｑｕａｎｔｕｍ Ｔｏｍｏｇｒａｐｈｙ）とベンチマークテスト（Ｒａｎｄｏｍｉｚｅｄ Ｂｅｎｃｈｍａｒｋｉｎｇ）の２つの種類に大きく分けられる。

量子トモグラフィー方法のコアとなるアイデアは、量子コンピュータの実際の進化プロセスを完全に算出し、更に予想される進化との類似性（例えば、量子ゲートの忠実度）を分析し、量子コンピュータの性能を特徴付けることである。しかし、これらの方法は、コストがかかり過ぎ、消費される量子リソース（製造する必要のある量子状態の数＆測定する必要のある回数）が、量子ビットの数ｎの増えに伴って指数関数的に増加する。物理実験では、３量子ビットを超える量子コンピュータは量子トモグラフィー方法で機器性能を特徴付けると、収集する必要があるデータは非常に大きく、従って、実用的ではない。

ベンチマークテスト方法は、標準的なランダムベンチマークテスト（Ｓｔａｎｄａｒｄ Ｒａｎｄｏｍｉｚｅｄ Ｂｅｎｃｈｍａｒｋｉｎｇ）及びクロスエントロピーベンチマークテスト（Ｃｒｏｓｓ Ｅｎｔｒｏｐｙ Ｂｅｎｃｈｍａｒｋｉｎｇ）を含む。標準的なランダムベンチマークテストは、ランダムＣｌｉｆｆｏｒｄ系列の方法で量子コンピュータに対してベンチマークテストを行うことであり、概略図が図２に示されている。図２に示される量子回路では、ｍ個のＣｌｉｆｆｏｒｄ量子ゲート２０１がランダムに生成され、次にこのｍ個の量子ゲートの複合の逆量子ゲート（ｉｎｖｅｒｓｅ）２０２が計算される。該量子回路がシステム初期状態｜０…０＞に適用され、最終的に、測定機器２０３によって測定されオールゼロ系列０…０の発生回数が統計される。理想的には、回路全体は「等価恒等量子回路」であり、すなわち、理想的には、量子回路全体の作用効果が恒等行列と同等であり、従って、入力量子状態が｜０…０＞の場合、測定結果はオールゼロ系列０…０のみとなる。実際には、各量子ゲートはいずれもノイズを含む。図２に示される量子回路は合計ｍ＋１個の量子ゲートを含み、従ってノイズはおおよそｍ＋１倍に増幅されていると見なすことができる。測定の総回数が一定である場合、オールゼロ系列０…０の回数が小さくなる。直感的には、量子回路が深くなる（すなわち、ｍが大きくなり、ランダムに生成されたＣｌｉｆｆｏｒｄ量子ゲートの系列が長くなる）と、ノイズの影響がより明らかになる。量子回路の深さの増加につれて観測回数が減少するプロセスは量子コンピュータの量子ノイズ強度を反映することができる。

しかし、標準的なランダムベンチマークテストにおいて、最も中心的なステップは一連のランダムＣｌｉｆｆｏｒｄゲート（Ｃ_１，Ｃ_２，…，Ｃ_ｍ）の複合の逆を計算することであり、すなわち、

であり、
（外１）

は数学的な複素共役転置演算を表す。だたし、「逆行列Ｃ^－１を計算し基本的な量子ゲートの組み合わせに分割する」タスクは簡単ではなく、且つランダム回路ごとに１回計算する必要があるため、古典的な後処理の計算コストは高い。標準的なランダムベンチマークテストが任意の量子ビットゲートの代わりにランダムＣｌｉｆｆｏｒｄゲートを選択する重要な原因の１つは、任意の一連の量子ゲートに対してそれらの複合の逆量子ゲートを求めることが非常に困難であるが、ランダムＣｌｉｆｆｏｒｄゲートの場合、その固有の対称性のためある程度で計算の難しさを軽減できることである。しかし、ある程度で計算の難しさを軽減できるが、計算コストは依然として高い。

クロスエントロピーベンチマークテストは、ランダム回路を用いて観測された出力ビットストリングと古典的なコンピュータからシミュレートして取得されたこれらの出力ビットストリングの予想される確率との間のクロスエントロピー（Ｃｒｏｓｓ Ｅｎｔｒｏｐｙ）を測定することにより、ゲート性能を評定する方法であり、その概略図は図３に示されている。図３において、ｍ個のｎビット量子ゲート３０１がランダムに生成され、システム初期状態｜０…０＞に適用され、次に測定機器３０２によって測定されてビットストリングの出力回数が統計される。理想的には、上記プロセスが複数回繰り返され、平均確率分布はＰｏｒｔｅｒ－Ｔｈｏｍａｓ分布になる傾向があり、すなわち、ランダム量子回路のビットストリングの出力確率分布は追跡可能である。実際には、各量子ゲートはいずれもノイズを含む。図３に示される量子回路の平均出力確率分布はＰｏｒｔｅｒ－Ｔｈｏｍａｓ分布から外れ、極端な場合（量子システムはホワイトノイズで満たされている）、量子回路の出力確率分布は均一な分布になり、量子特性を完全に失う。従って、実施の状況での平均出力確率分布を統計し、理想的な確率分布との距離を計算することで、量子コンピュータのノイズ強度を測定することができる。直感的には、量子回路が深くなる（すなわち、ｍが大きくなり、ランダム量子回路が長くなる）と、ノイズの影響がより明らかになり、実際の出力確率分布と理想的な確率分布との距離が大きくなる。クロスエントロピーベンチマークテストでは、通常、クロスエントロピーを距離の計量関数として使用する。ランダム量子回路の出力確率分布と理想的な確率分布のクロスエントロピーは、古典的なコンピュータが数値シミュレートを行うことによって完了される。すなわち、ランダム量子回路の対応する理想的な確率分布を計算する必要があり、従って古典的な計算のコストは高い。実際には、古典的なコンピュータが数値シミュレートを行って理論的な出力確率分布を得るためのリソース消費は、ランダム量子回路の量子ビット数及び回路の深さに応じて指数関数的に増加し、従って拡張可能性がない。

従って、本開示の実施例によれば、量子コンピュータの性能特徴付け方法を提供する。図４に示すように、該方法４００は、量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得すること（ステップ４１０）と、系列長の集合のうち各々の系列長ｍに対して、ランダムに生成されたｍ個のｎビットの量子ゲート、及びｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得する操作（ステップ４２０１）と、量子回路を構築し、該量子回路において、ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが第１順序に反対する順序でｍ個のｎビットの量子ゲートの後に順に接続される操作（ステップ４２０２）と、量子回路を初期量子状態に適用し、量子回路によって出力された量子状態に対して標準基底測定を複数回実行する操作（ステップ４２０３）と、複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、該回数に基づき期待値を計算する操作（ステップ４２０４）とをＲ回実行すること（ステップ４２０）と、各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定すること（ステップ４３０）と、各ｍに対応する平均期待値に基づき目的関数をフィッティングし、各ｍに対して、目的関数の最大累乗が２ｍ－１であること（ステップ４４０）と、フィッティング結果に基づき、量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定すること（ステップ４５０）とを含む。

本開示の実施例によれば、一連のランダムＣｌｉｆｆｏｒｄゲートの複合の逆量子ゲートを計算する必要がなく、任意の量子ビットゲートに適用でき、この一連のランダム量子ゲートの逆演算をシステム状態に直接適用することで、古典的な後処理のための多くの計算リソースが節約される。

本開示では、逆量子ゲートの計算を回避するために、ランダムに生成された量子ゲートの逆作用を直接構築することができる。量子コンピュータでは、各量子ゲートはビルディングブロック方式により基本的な量子ゲートで構成され、その逆演算は容易に構築できる。例示的に、単一量子ビットゲートＨ、Ｔ、Ｓ及び２量子ビットゲートＣＮＯＴで構成されたユニバーサル量子ゲート集合では、各基本的な量子ゲートを対応する逆演算に置き換え、作用の順序を逆にすればよく、すなわち、各Ｔゲートを
（外２）

に置き換え、各Ｓゲートを
（外３）

に置き換え、ＨとＣＮＯＴが変更されず、次に各量子ゲートの作用の順序を逆にし、これにより、対応する量子ゲートの逆演算に対応する量子ゲートが実現される。

いくつかの実施例によれば、該方法４００は、該平均精度に基づき、該量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を決定することをさらに含む。

いくつかの実施例によれば、前記量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を式（２）に基づいて決定する。

ここで、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す。

本開示による１つの例示的な実施例では、量子ビット数ｎ、及び量子コンピュータのランダムベンチマークテストを行うための系列長の集合

を最初に決定する。いくつかの例では、後続の目的関数のフィッティングを容易にするために、集合Σ中の要素が単調に漸増するように規定することができる。更に、各系列長の繰り返し回数Ｒ、各ランダム回路の繰り返し動作回数Ｓ、及び量子コンピュータにサポートされる基本的なゲート集合Ωを決定し（Ｒ、Ｓ、Ｎ、ｎがいずれも正の整数である）、集合Ωには複数の基本的な量子ゲートを含んでもよい。

例示的に、集合ΣをコピーしてΣ_bkと記すことができる。集合Σから１番目の要素を取り、ｍと記し、且つｍを集合Σから削除する。得られたｍに基づいて、以下のサブプロセスをＲ回繰り返す。

（１）ｍ個のｎビット量子ゲート｛Ｇ_１，…，Ｇ_ｍ｝をランダムに生成し、これらの量子ゲートはいずれも、ビルディングブロックの方式により、量子コンピュータにサポートされる基本的なゲート集合Ωの量子ゲートで構成される。

（２）ステップ（１）で生成されたｍ個の量子ゲートを、図５の量子ゲート５０１に示されるように、Ｇ_１、Ｇ_２、．．．、Ｇ_ｍの順序で初期量子状態｜０…０＞に適用する。

（３）ｍ個の量子ゲート｛Ｇ_１，…，Ｇ_ｍ｝のそれぞれの逆演算に対応する量子ゲート
（外４）

を、図５の量子ゲート５０２に示されるように、
（外５）

の順序で前のステップで生成された量子状態に適用する。すなわち、ｍ個の量子ゲート｛Ｇ_１，…，Ｇ_ｍ｝及びそのそれぞれの逆演算に対応する量子ゲート
（外６）

を順番にソートしランダムベンチマークテスト量子回路を生成し、該量子回路をシステム初期量子状態に適用する。Ｇ_ｉ（ｉ＝１，．．．，ｍ）が量子コンピュータにサポートされる基本的なゲートで構成されるため、その逆は対応する基本的なゲートを対応する逆演算に置き換え作用順序を逆にすればよい。ランダムベンチマークテスト量子回路が出力した量子状態ρを取得する。

（４）図５に示すように、測定機器５０３に基づき量子状態ρに対して標準基底測定をＳ回実行し、オールゼロ系列０…０の発生回数Ｓ_０を統計する。測定により量子状態が崩壊するため、「標準基底測定をＳ回実行する」と、Ｓ個の量子状態ρを生成する必要があり、すなわち、ランダムベンチマークテスト量子回路を初期量子状態にＳ回繰り返し作用する。

ステップ（４）で得られる統計データに基づき、式（３）に従って観測期待値を計算する。

ここで、ｐ（ｒ｜ｍ）は回路の長さがｍである場合のｒ回目の推定で得られた「オールゼロ系列０…０を観測する」確率を表す。量子コンピュータにノイズが含まないと、ｐ（ｒ）＝１である。しかし、量子コンピュータがノイズを含むため（各量子ゲートがいずれもノイズの影響を受け、進化の結果が期待されるものではない）、ｐ（ｒ）＜１であり、且つｐ（ｒ）の大きさは量子コンピュータのノイズ程度を直接反映する。

式（４）に示すように、上記得られたＲ個の観測値ｐ（ｒ）（ｒ＝１、…、Ｒ）を平均して、回路の長さがｍである場合の平均期待値ｐ（ｍ）を得る。

平均期待値ｐ（ｍ）は、回路の長さがｍである場合にオールゼロ系列０…０を観測できる平均確率を特徴付け、また、量子コンピュータの平均ノイズ強度を側面から特徴付ける。

集合Σ中の各要素のいずれに対して上記の操作を実行し、集合Σが空になるまで、対応するｍ値に対応する平均期待値ｐ（ｍ）を取得する。

量子コンピュータのランダムベンチマークテストを行うための系列長の集合Σの各長さ値に対して上記テストプロセスを行った後、データセット
（外７）

を得る。それにより、いくつかの実施例では、バックアップ集合Σ_bk中の長さ値情報及び取得されたデータセット
（外８）

に基づき、式（５）に従って目的関数をフィッティングすることができる。

ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂ 式（５）
ここで、フィッティングすべき係数Ａ及びＢは、量子状態準備及び測定プロセス（ｓｔａｔｅ ｐｒｅｐａｒａｔｉｏｎ ａｎｄｍｅａｓｕｒｅｍｅｎｔ ｅｒｒｏｒ、ＳＰＡＭ）で発生する可能性のあるノイズを吸収し、決定すべき係数ｆは、量子コンピュータのｎ量子ビット量子ゲートを実現する平均精度を特徴付ける。式（５）中のフィッティング係数２ｍ－１（すなわち最大累乗）は標準的なランダムベンチマークテスト方法との主な相違点である。

いくつかの実施例によれば、式（６）に示されるように目的関数をフィッティングすることができる。

ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂｆ^２ｍ－２＋…＋Ｃｆ＋Ｄ 式（６）
ここで、Ａ、Ｂ、．．．、Ｃ、Ｄはいずれもフィッティングすべき係数であり、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す。

理解できるように、目的関数の形態は式（５）及び（６）に限定されず、最大累乗２ｍ－１の項に加えて、任意個の他の累乗の項を含んでもよく、ここでは限定しない。

上記のように、更に式（２）に基づき量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を決定することができる。従って、平均ノイズ強度を用いてテストされる量子コンピュータを較正することができる。

本開示による実施例では、ランダムベンチマークテスト回路中の量子ゲートの数を連続的に調整することにより、深さの異なるランダムベンチマークテスト回路のサンプリングデータを取得し、最終的に、フィッティング方法で量子コンピュータの平均ノイズを計算する。

本開示による１つの例示的な応用では、ＩＢＭ Ｑｉｓｋｉｔノイズの多いシミュレータで本開示の実施例に記載のランダムベンチマークテストの解決手段をテストする。テストパラメータについては、量子ビットの数ｎ＝３、系列長の集合

、各系列長の繰り返し回数Ｒ＝１００、各量子回路の繰り返し動作回数Ｓ＝８１９２であるように選択することができる。量子コンピュータにサポートされる基本的なゲート集合Ωは任意の量子ゲート集合である。

具体的には、量子コンピュータのノイズ動作をシミュレートするように、各ランダムのｎビット量子ゲートの後ろに１つの特定の量子ノイズチャネルεを挿入する。つまり、理論的に理想的なＧ量子ゲートを実現しようとするが、量子コンピュータが実際に実現するのは、
（外９）

量子進化である。図５に示されるランダム校正量子回路では、合計２ｍ個の量子ノイズチャネルεを挿入する必要があり、得られるノイズの多いランダム較正量子回路は図６に示され、そのうち、ランダム量子ゲート６０１、量子ノイズチャネル６０２、及びランダム量子ゲートの逆演算に対応する量子ゲート６０３は順番に直接接続され、出力された量子状態に対して測定機器６０４によって標準基底測定を行い、オールゼロ系列０…０の発生回数を統計する。

例示的に、数値シミュレーション実験では、グローバル偏光解消チャネルノイズ（ｇｌｏｂａｌ ｄｅｐｏｌａｒｉｚｉｎｇ ｎｏｉｓｅ）、単一量子ビット振幅減衰チャネルノイズ（ｓｉｎｇｌｅ－ｑｕｂｉｔ ａｍｐｌｉｔｕｄｅ ｄａｍｐｉｎｇｎｏｉｓｅ）、及び量子ビット反転チャネルノイズ（ｓｉｎｇｌｅ－ｑｕｂｉｔ ｂｉｔ－ｆｌｉｐ ｎｏｉｓｅ）という３種の量子ノイズが考慮される。マルチ量子ビットの場合、後者の２種のノイズはすべての量子ビットが同じ単一量子ビットノイズを受けることを仮定し、そのシミュレート結果はそれぞれ図７～９に示される。

図７～９から明らかなように、シミュレーションデータの結果は本開示による方法の正確性をよく示しており、異なるタイプのノイズに対してうまくフィッティングし対応するノイズの平均精度を得ることができ、そのうち、図示されるｆ値はフィッティングして得られる平均精度であり、ＥＰＧはフィッティングして得られる平均ノイズ強度に対応する。

本開示の実施例によれば、図１０に示すように、量子コンピュータの性能特徴付け装置１０００をさらに提供し、前記量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得するように構成される第１取得ユニット１０１０と、前記系列長の集合のうち各々の系列長ｍに対して、以下の操作をＲ回（ｍ、Ｒがいずれも正の整数である）実行するように構成されるテストユニット１０２０と、ランダムに生成されたｍ個のｎビット（ｎが正の整数である）の量子ゲート、及び前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得するように構成される第２取得サブユニット１０２１と、量子回路を構築するように構成され、前記量子回路において、前記ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つ前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが前記第１順序に反対する順序で前記ｍ個のｎビットの量子ゲートの後に順に接続される構造サブユニット１０２２と、前記量子回路を初期量子状態に適用し、前記量子回路によって出力された量子状態に対して標準基底測定を複数回実行するように構成される測定サブユニット１０２３と、前記複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、前記回数に基づき期待値を計算するように構成される第１決定サブユニット１０２４と、各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定するように構成される第２決定ユニット１０３０と、各ｍに対応する平均期待値に基づき目的関数をフィッティングするように構成され、各ｍに対して、前記目的関数の最大累乗が２ｍ－１であるフィッティングユニット１０４０と、フィッティング結果に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定するように構成される第３決定ユニット１０５０とを含む。

量子コンピュータの性能特徴付け装置１０００の上記各ユニット１０１０～１０５０の操作はそれぞれ上記説明されるステップ４１０～４５０の操作と同様である、ここでは繰り返し説明しない。

本開示の実施例によれば、電子機器、可読記憶媒体、及びコンピュータプログラム製品をさらに提供する。

図１１を参照して、本開示のサーバ又はクライアントとして使用可能な電子機器１１００の構造ブロック図を説明し、これは、本開示の各態様に適用できるハードウェア機器の例であってもよい。電子機器は、例えば、ラップトップコンピュータ、デスクトップコンピュータ、ワークステーション、パーソナルデジタルアシスタント、サーバ、ブレードサーバ、メインフレームコンピュータ、及びその他の適切なコンピュータなど、様々な形式のデジタル電子のコンピュータ機器を示すことを意図している。電子機器は、例えば、パーソナルデジタルアシスタント、セルラー電話、スマートフォン、ウェアラブル機器、及びその他の類似のコンピューティング装置など、様々な形式の移動装置を示してもよい。本明細書に示されている部材、それらの接続と関係、及びそれらの機能は単なる例であるが、本明細書に説明及び／又は要求される本開示の実現を限定することを意図しない。

図１１に示すように、電子機器１１００は、読み取り専用メモリ（ＲＯＭ）１１０２に記憶されたコンピュータプログラム又は記憶ユニット１１０８からランダムアクセスメモリ（ＲＡＭ）１１０３にロードされたコンピュータプログラムに従って、様々な適切な動作及び処理を実行することができるコンピューティングユニット１１０１を含んでもよい。ＲＡＭ １１０３には、電子機器１１００の動作に必要な様々なプログラム及びデータが記憶されてもよい。コンピューティングユニット１１０１、ＲＯＭ １１０２及びＲＡＭ １１０３は、バス１１０４を介して互いに接続されている。入力／出力（Ｉ／Ｏ）インターフェース１１０５もバス１１０４に接続されてもよい。

電子機器１１００の複数の部材はＩ／Ｏインターフェース１１０５に接続され、入力ユニット１１０６、出力ユニット１１０７、記憶ユニット１１０８及び通信ユニット１１０９を含む。入力ユニット１１０６は電子機器１１００に情報を入力しうる任意のタイプの機器であってもよく、入力ユニット１１０６は、入力したデジタル又は文字情報を受信したり、電子機器のユーザー設定及び／又は機能制御に関するキー信号入力を生成したりすることができ、そして、マウス、キーボード、タッチスクリーン、トラックパッド、トラックボール、ジョイスティック、マイク、及び／又はリモコンを含んでもよいが、これらに限定されない。出力ユニット１１０７は、情報を表示できる任意のタイプの機器であってもよく、そして、ディスプレイ、スピーカー、ビデオ／オーディオ出力端末、振動器及び／又はプリンタを含んでもよいが、これらに限定されない。記憶ユニット１１０８は、磁気ディスク、光ディスクを含んでもよいが、これらに限定されない。通信ユニット１１０９は、電子機器１１００が例えばインターネットのコンピュータネットワーク及び／又は各種の電信ネットワークを介して他の機器と情報／データを交換することを可能とし、そして、モデム、ネットワークカード、赤外線通信機器、無線通信トランシーバ及び／又はチップセット、例えば、ブルートゥース（登録商標）機器、８０２．６機器、ＷｉＦｉ機器、ＷｉＭａｘ機器、セルラー通信機器及び／又は類似のものを含んでもよいが、これらに限定されない。

コンピューティングユニット１１０１は、処理能力及び計算能力を有する様々な汎用及び／又は専用の処理コンポーネントであってもよい。コンピューティングユニット１１０１のいくつかの例には、中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、様々な専用の人工知能（ＡＩ）計算チップ、機械学習モデルアルゴリズムを実行する様々なコンピューティングユニット、デジタル信号プロセッサ（ＤＳＰ）、及び任意の適切なプロセッサ、コントローラ、マイクロコントローラなどが含まれるが、これらに限定されない。コンピューティングユニット１１０１は、上記した様々な方法及び処理、例えば、方法４００を実行する。例えば、いくつかの実施例では、方法４００は、記憶ユニット１１０８などの機械読み取り可能な媒体に物理的に含まれるコンピュータソフトウェアプログラムとして実現されてもよい。いくつかの実施例では、コンピュータプログラムの一部又は全部を、ＲＯＭ １１０２及び／又は通信ユニット１１０９を介して電子機器１１００にロード及び／又はインストールすることができる。コンピュータプログラムがＲＡＭ １１０３にロードされ、コンピューティングユニット１１０１によって実行されると、上記した方法４００の１つ又は複数のステップを実行することができる。オプションとして、他の実施例では、コンピューティングユニット１１０１は、他の任意の適切な方式で（例えば、ファームウェアによって）方法４００を実行するように構成されてもよい。

本明細書に記載のシステム及び技術の様々な実施形態は、デジタル電子回路システム、集積回路システム、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け標準製品（ＡＳＳＰ）、システムオンチップシステム（ＳＯＣ）、複合プログラマブルロジック機器（ＣＰＬＤ）、コンピュータハードウェア、ファームウェア、ソフトウェア、及び／又はそれらの組み合わせにおいて実現されてもよい。これらの様々な実施形態は、１つ又は複数のコンピュータプログラムにおいて実施され、この１つ又は複数のコンピュータプログラムは、少なくとも１つのプログラム可能なプロセッサを含むプログラム可能なシステムで実行及び／又は解釈され得、このプログラム可能なプロセッサは専用又は汎用のプログラム可能なプロセッサであってもよく、ストレージシステム、少なくとも１つの入力装置、及び少なくとも１つの出力装置からデータ及び命令を受信し、データ及び命令をこのストレージシステム、この少なくとも１つの入力装置、及びこの少なくとも１つの出力装置に送信することができる。

本開示の方法を実施するためのプログラムコードは１つ又は複数のプログラミング言語の任意の組み合わせでプログラミングすることができる。これらのプログラムコードは汎用コンピュータ、専用コンピュータ又は他のプログラム可能なデータ処理装置のプロセッサ又はコントローラに提供することができ、それにより、プログラムコードはプロセッサ又はコントローラにより実行されると、フローチャート及び／又はブロック図に規定された機能／動作が実施される。プログラムコードは完全に機械で実行されてもよく、部分的に機械で実行されてもよく、独立したソフトウェアパッケージとして一部が機械で実行され、かつもう一部が遠隔機械で実行されるか、又は完全に遠隔機械又はサーバで実行されてもよい。

本開示の文脈において、機械読み取り可能な媒体はプログラムを含む又は記憶した有形媒体であってもよく、このプログラムは、命令実行システム、装置又は機器により使用されるか、又はそれらと組み合わせて使用されてもよい。機械読み取り可能な媒体は、機械読み取り可能な信号媒体又は機械読み取り可能な記憶媒体であってもよい。機械読み取り可能な媒体は、電子的、磁気的、光学的、電磁的、赤外線、又は半導体のシステム、装置又は機器、又は以上の任意の組み合わせを含むことができるが、これらに限定されない。機械読み取り可能な記憶媒体のより具体的な例は、１つ又は複数のワイヤによる電気接続、ポータブルコンピュータディスク、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラム可読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、ポータブルコンパクトディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、光記憶機器、磁気記憶機器、又は上記の任意の適切な組み合わせを含む。

ユーザーと対話できるように、ここで記載されるシステム及び技術をコンピュータに実施することができ、このコンピュータは、ユーザーに情報を表示するための表示装置（例えば、ＣＲＴ（陰極線管）又はＬＣＤ（液晶ディスプレイ）モニター）、ユーザーが入力をコンピュータに提供するすることを可能とするキーボード及びポインティング装置（例えば、マウスやトラックボール）を有する。他の種類の装置も、ユーザーとの対話を提供することができ、例えば、ユーザーに提供するフィードバックは、任意の形式の感覚フィードバック（例えば、視覚的フィードバック、聴覚的フィードバック、又は触覚的フィードバック）であってもよく、そして、ユーザーからの入力は、任意の形式（音響入力、音声入力、又は触覚入力を含む）で受信できる。

ここで記載されるシステム及び技術は、バックエンドコンポーネントを含むコンピューティングシステム（例えば、データサーバとして）、又はミドルウェアコンポーネントを含むコンピューティングシステム（例えば、アプリケーションサーバ）、又はフロントエンドコンポーネントを含むコンピューティングシステム（例えば、グラフィカルユーザーインターフェース又はＷＥＢブラウザーを備えたユーザーコンピュータが挙げられ、ユーザーはこのグラフィカルユーザーインターフェース又はこのＷＥＢブラウザーを介してここで記載されるシステム及び技術の実施形態と対話できる）、又はこのようなバックエンドコンポーネント、ミドルウェアコンポーネント、又はフロントエンドコンポーネントの任意の組み合わせを含むコンピューティングシステムにおいて実施できる。システムのコンポーネントは、任意の形式又は媒体のデジタルデータ通信（例えば、通信ネットワーク）を介して相互に接続できる。通信ネットワークの例には、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、及びインターネットが含まれる。

コンピュータシステムには、クライアントとサーバを含むことができる。クライアントとサーバは通常、互いに遠く離れており、通信ネットワークを介して対話する。クライアントとサーバの関係は、対応するコンピュータで実行され、互いにクライアント－サーバの関係を持つコンピュータプログラムによって生成される。サーバは、クラウドサーバ、分散システムサーバ、又はブロックチェーンと組み合わせたサーバにすることができる。

なお、上記の様々な形式のプロセスを用いて、ステップを改めて並べ替えたり、追加したり、削除したりすることができる。例えば、本開示に記載の各ステップは、本開示で開示された技術的解決手段の所望の結果が達成できる限り、並行して実施しても、順次実施しても、異なる順序で実施してもよく、本明細書ではそれについて限定しない。

なお、図面を参照して本開示の実施例又は例を説明したが、上記の方法、システム及び機器は例示的な実施例又は例に過ぎず、本発明の範囲はこれらの実施例又は例により限定されず、授権された特許請求の範囲及びその同等の範囲により限定される。実施例又は例のうちの各種の要素は、省略されたり、他の同等の要素に置き換えたりすることができる。さらに、本開示に記載のものと異なる順序に従って各ステップを実行してもよい。さらに、各種の方式で実施例又は例の各種の要素を組み合わせることができる。重要なことは、技術の発展に伴い、ここで記載される多くの要素は本開示以降に現れる同等の要素により置き換えることができる。

Claims (13)

1. 量子コンピュータの性能特徴付け方法であって、
   前記量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得することと、
   前記系列長の集合のうち各々の系列長ｍ（ｍが正の整数である）に対して、ランダムに生成されたｍ個のｎビット（ｎが正の整数である）の量子ゲート、及び前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得する操作と、量子回路を構築し、前記量子回路において、前記ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つ前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが前記第１順序に反対する順序で前記ｍ個のｎビットの量子ゲートの後に順に接続される操作と、前記量子回路を初期量子状態に適用し、前記量子回路によって出力された量子状態に対して標準基底測定を複数回実行する操作と、前記複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、前記回数に基づき期待値を計算する操作とをＲ回（Ｒが正の整数である）実行することと、
   各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定することと、
   各ｍに対応する平均期待値に基づき目的関数をフィッティングし、各ｍに対して、前記目的関数の最大累乗が２ｍ－１であることと、
   フィッティング結果に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定することと、を含む、量子コンピュータの性能特徴付け方法。
2. 前記平均精度に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を決定することをさらに含む、請求項１に記載の方法。
3. 前記目的関数は式
   ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂ
   （ここで、Ａ及びＢはフィッティングすべき係数であり、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
   で表す、請求項１に記載の方法。
4. 前記目的関数は式
   ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂｆ^２ｍ－２＋…＋Ｃｆ＋Ｄで
   （ここで、Ａ、Ｂ、．．．、Ｃ、Ｄはいずれもフィッティングすべき係数であり、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
   表す、請求項１に記載の方法。
5. 前記量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を式
   

   

   （ここで、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
   に基づいて決定する請求項２に記載の方法。
6. 量子コンピュータの性能特徴付け装置であって、
   前記量子コンピュータに対してランダムベンチマークテストを行うための系列長の集合を取得するように構成される第１取得ユニットと、
   前記系列長の集合のうち各々の系列長ｍに対して、以下のサブユニットによる操作をＲ回（ｍ、Ｒがいずれも正の整数である）実行するテストユニットであって、ランダムに生成されたｍ個のｎビット（ｎが正の整数である）の量子ゲート、及び前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートを取得するように構成される第２取得サブユニットと、量子回路を構築し、前記量子回路において、前記ｍ個のｎビットの量子ゲートが第１順序で順に接続され、且つ前記ｍ個のｎビットの量子ゲートのそれぞれの逆演算に対応する量子ゲートが前記第１順序に反対する順序で前記ｍ個のｎビットの量子ゲートの後に順に接続されるように構成される構造サブユニットと、前記量子回路を初期量子状態に適用し、前記量子回路によって出力された量子状態に対して標準基底測定を複数回実行するように構成される測定サブユニットと、前記複数回の標準基底測定におけるオールゼロ系列の発生回数を決定し、前記回数に基づき期待値を計算するように構成される第１決定サブユニットと、を含むように構成されるテストユニットと、
   各ｍに対して、Ｒ回操作した後に得られた平均期待値を決定するように構成される第２決定ユニットと、
   各ｍに対応する平均期待値に基づき目的関数をフィッティングし、各ｍに対して、前記目的関数の最大累乗が２ｍ－１であるように構成されるフィッティングユニットと、
   フィッティング結果に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を決定するように構成される第３決定ユニットと、を含む、量子コンピュータの性能特徴付け装置。
7. 前記平均精度に基づき、前記量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を決定するためのユニットをさらに含む請求項６に記載の装置。
8. 前記目的関数は式
   ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂ
   （ここで、Ａ及びＢはフィッティングすべき係数であり、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
   で表す、請求項６に記載の装置。
9. 前記目的関数は式
   ｆ（ｍ）＝Ａｆ^２ｍ－１＋Ｂｆ^２ｍ－２＋…＋Ｃｆ＋Ｄ
   （ここで、Ａ、Ｂ、．．．、Ｃ、Ｄはいずれもフィッティングすべき係数であり、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
   で表す、請求項６に記載の装置。
10. 前記量子コンピュータがｎビット量子ゲートを実現する際の平均ノイズ強度を式
    

    

    （ここで、ｆは決定すべきである、前記量子コンピュータがｎビット量子ゲートを実現する際の平均精度を表す）
    に基づいて決定する、請求項７に記載の装置。
11. 電子機器であって、
    少なくとも１つのプロセッサと、
    前記少なくとも１つのプロセッサに通信可能に接続されるメモリと、を含み、
    前記メモリには、前記少なくとも１つのプロセッサによって実行可能な命令が記憶されており、前記命令は、前記少なくとも１つのプロセッサに実行され、前記少なくとも１つのプロセッサに請求項１～５のいずれか一項に記載の方法を実行させる、電子機器。
12. コンピュータ命令が記憶されている非一時的なコンピュータ可読記憶媒体であって、
    前記コンピュータ命令は、請求項１～５のいずれか一項に記載の方法を前記コンピュータに実行させる、非一時的なコンピュータ可読記憶媒体。
13. コンピュータに、請求項１～５のいずれか一項に記載の方法を実行させるためのプログラム。