JP7364427B2 - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ Download PDF

Info

Publication number
JP7364427B2
JP7364427B2 JP2019197431A JP2019197431A JP7364427B2 JP 7364427 B2 JP7364427 B2 JP 7364427B2 JP 2019197431 A JP2019197431 A JP 2019197431A JP 2019197431 A JP2019197431 A JP 2019197431A JP 7364427 B2 JP7364427 B2 JP 7364427B2
Authority
JP
Japan
Prior art keywords
time
sequence
sequence program
surplus
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019197431A
Other languages
English (en)
Other versions
JP2021071863A (ja
Inventor
直 小野瀬
充 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2019197431A priority Critical patent/JP7364427B2/ja
Priority to US17/060,077 priority patent/US11281180B2/en
Priority to DE102020128048.3A priority patent/DE102020128048A1/de
Priority to CN202011186815.5A priority patent/CN112748696A/zh
Publication of JP2021071863A publication Critical patent/JP2021071863A/ja
Application granted granted Critical
Publication of JP7364427B2 publication Critical patent/JP7364427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/16Plc to applications
    • G05B2219/163Domotique, domestic, home control, automation, smart, intelligent house
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Programmable Controllers (AREA)

Description

本発明は、プログラマブルコントローラに関する。
CNC(数値制御装置)などで使用されるプログラマブルコントローラ(プログラマブルロジックコントローラ、PLC)では、加工を行う機械の本体部や、加工に用いられる工具を管理する工具管理機構部、ローダなどの周辺機器部などの制御対象に係るシーケンスプログラムを動作させている。
プログラマブルコントローラは、その動作周期毎にシーケンス制御を繰り返し行う。プログラマブルコントローラは、各動作周期の開始タイミングから所定の実行可能時間の間、シーケンスプログラムをスキャン(実行)している。プログラマブルコントローラでは、第1レベル、第2レベルといったように複数のプログラムレベルが用意されているものがある(例えば、特許文献1等)。図9に例示されるように、複数のプログラムレベルを用意しているプログラマブルコントローラは、第1レベル用に用意されたシーケンスプログラムについては必ず1回は実行可能時間内でスキャン(実行)する。また、プログラマブルコントローラは、第2レベル用に用意されたシーケンスプログラムについては、実行可能時間内で第1レベルのシーケンスプログラムのスキャン(実行)が終了した後に、当該実行可能時間の残り時間でスキャン(実行)可能な分だけ分割し、割り込ませてスキャン(実行)する。図9の例では、実行可能時間が16msであり、第1レベルでのスキャンは約4msで終了し、残りの約12msで第2レベルでのスキャンを行っている。なお、プログラマブルコントローラは、シーケンスプログラムのスキャンタイムが1回の実行可能時間に対して十分に小さい場合には、シーケンスプログラムのスキャンを複数回行う場合もある。例えば、実行可能時間が16msであり、シーケンスプログラムをスキャンするのに掛かるスキャンタイムが8msの場合、実行可能時間内でシーケンスプログラムのスキャンが2回行われる。
ところで、シーケンスプログラムのスキャンに掛かる時間は、ファンクションブロックの実行条件や、通るラングによって変化する。そのため、図10の32msからの動作周期に見られるように、実行可能時間内でスキャンするシーケンスプログラムのスキャンタイムが中途半端に短い場合、残った時間で2スキャン目のシーケンスプログラムのスキャンをすることができない。このような場合、実行可能時間の残りの「余り時間」はプログラマブルコントローラの動作における無駄な時間となる。
特開昭63-317834号公報
プログラマブルコントローラにおいて、複数系統の複数のシーケンスプログラムを並列に実行する場合、実行可能時間をそれぞれの系統のシーケンスプログラムのスキャンタイムとして分割して割り当てる。この時、予め決められた割合で実行可能時間を割り当てて複数のシーケンスプログラムを並行にスキャンした場合、上記したように周辺機器の状況や処理条件によって各シーケンスプログラムのスキャンタイムが変動すると、たびたび余り時間が発生する。そして、結果としてプログラマブルコントローラの動作が非効率となる場合がある。
そこで、複数のシーケンスプログラムに対する実行可能時間の割当を保証しつつ、余り時間を有効活用できる仕組みが望まれている。
本発明では、各動作周期における実行可能時間を予め定められた時間割合で複数のシーケンスプログラムに割当時間として割り当てて順次繰り返して実行するプログラマブルコントローラにおいて、割当時間内でのシーケンスプログラムの実行で余り時間が生じた際に該余り時間を蓄積し、蓄積した余り時間を蓄積した余剰時間において、予め定めた系統のシーケンスプログラムの実行することで、上記課題を解決する。
そして、本発明の一態様は、1つの動作周期における実行可能時間を予め定められた割合で分割した割当時間を複数の系統に割り当て、該割当時間において各系統のシーケンスプログラムを実行するプログラマブルコントローラにおいて、余り時間を蓄積する余り時間蓄積部と、前記割当時間内で前記シーケンスプログラムを実行し、前記割当時間よりも前に前記シーケンスプログラムの実行が終了した場合に、残りの時間を余り時間として前記余り時間蓄積部に蓄積するシーケンス実行部と、前記余り時間蓄積部に蓄積された余り時間に基づいて、余剰時間が発生したかを判定する余剰時間判定部と、前記余剰時間判定部により余剰時間が発生していると判定された場合、前記シーケンス実行部により前記シーケンスプログラムが分割して実行されたか否かを判定し、その判定結果に応じて、分割されたシーケンスプログラムの残りを前記余剰時間で実行するように前記シーケンス実行部へと指令する分割シーケンス判定部と、を備えたプログラマブルコントローラである。
本発明の一態様により、無駄になっていた余剰時間をシーケンスプログラムの実行に割り当てることで、効率的なシーケンス制御が可能となる。また、複数のシーケンスプログラムを1実行周期内の予め決められた時間割合で順次繰り返して実行するプログラマブルコントローラの独立性を保ったまま、実実行時間を効率よく使用することが可能となる。
一実施形態によるプログラマブルコントローラの概略的なハードウェア構成図である。 一実施形態によるプログラマブルコントローラの概略的な機能を示すブロック図である。 割当テーブルの例を示す図である。 従来技術により割当テーブルに従って複数の系統のシーケンプログラムを動作させた例を示す図である。 本発明の手法により割当テーブルに従って複数の系統のシーケンプログラムを動作させた例を示す図である。 余剰時間に分割されたシーケンスプログラムを動作させた例を示す図である。 割当テーブルに余剰時間の分配の割合を設定した例を示す図である。 一実施形態によるプログラマブルコントローラの概略的な動作を示すフローチャートである。 従来技術によるプログラマブルコントローラの動作を説明する図である。 従来技術によるプログラマブルコントローラの問題を説明する図である。
以下、本発明の実施形態を図面と共に説明する。
図1は、本発明の一実施形態によるプログラマブルコントローラの概略的なハードウェア構成図である。プログラマブルコントローラ1はシーケンス制御を実行するCPU10を有する。CPU10には、バス19を介してROM11、RAM12、不揮発性メモリ13、入出力回路14、インタフェース15が接続されている。インタフェース15にはCFメモリ(Compact Flashメモリ)等を読み書きするための外部装置2が接続されている。CPU10は、インタフェース15を介してCFメモリ等が取り付けられた外部装置2から実行形式オブジェクトのシーケンスプログラムを取得し、不揮発性メモリ13へと記録することができる。また、バス19はバスインタフェース18を介して数値制御装置等の制御装置に接続可能になっている。入出力回路14にはI/Oユニット20を介して工作機械や周辺装置等の制御対象となる機械の各種アクチュエータやセンサなどに接続されている。
ROM11には、プログラマブルコントローラ1のCPU10が実行するシステム・プログラムが記憶されている。CPU10は、該システム・プログラムを実行することによりプログラマブルコントローラ1の各部の動作を制御する。また、不揮発性メモリ13には、プログラマブルコントローラ1が実行するシーケンスプログラムが記憶される。シーケンスプログラムの実行時にCPU10は、不揮発性メモリ13から該シーケンスプログラムを読み出し、RAM12の実行用のシーケンスプログラム格納領域へと格納し、このRAM12に記憶された実行用のシーケンスプログラムを順次実行する。
RAM12には、プログラマブルコントローラ1がシーケンスプログラムを実行するときの各種信号を記憶する実行用信号メモリ領域が設けられており、該実行用信号メモリ領域には、シーケンスプログラムを実行する際に必要となる入力信号、出力信号、シーケンスプログラムにおける内部リレーの状態等を記憶する領域が設けられている。
タイマ16は、例えばRTC(Real Time Clock)等で構成され、処理時間等を計時するために用いられる。
図2は、本発明の一実施形態によるプログラマブルコントローラ1が備える機能を概略的なブロック図として示したものである。本実施形態によるプログラマブルコントローラ1が備える各機能は、図1に示したプログラマブルコントローラ1が備えるCPU10がシステム・プログラムを実行し、プログラマブルコントローラ1の各部の動作を制御することにより実現される。
本実施形態のプログラマブルコントローラ1は、シーケンス制御部110を備える。また、プログラマブルコントローラ1のRAM12乃至不揮発性メモリ13には、プログラマブルコントローラ1で実行されるシーケンスプログラムを記憶する領域であるプログラム記憶部210、シーケンスプログラムに対する実行可能時間の割当情報が設定された割当テーブルを記憶する割当テーブル記憶部220、余り時間を蓄積する余り時間蓄積部230が設けられている。
シーケンス制御部110の機能は、図1に示したプログラマブルコントローラ1が備えるCPU10がROM11から読み出したシステム・プログラムを実行し、主としてCPU10によるRAM12、不揮発性メモリ13を用いた演算処理と、タイマ16による計時処理、入出力回路14及びバスインタフェース18を介した入出力処理が行われることで実現される。シーケンス制御部110は、プログラム記憶部210に記憶されるシーケンスプログラムに対して各動作周期の実行可能時間を割り当て、割り当てた実行可能時間に従って各シーケンスプログラムを実行する。シーケンス制御部110は、シーケンス実行部112、余剰時間判定部114、分割シーケンス判定部116を備える。
シーケンス制御部110が参照する割当テーブル記憶部220には、シーケンスプログラムに対する実行可能時間の割当情報が設定された割当テーブルが記憶されている。シーケンス制御部110は、割当テーブル記憶部220に記憶された割当テーブルで設定される実行可能時間の割当情報に従って実行可能時間を分割し、プログラム記憶部210から読みだした各シーケンスプログラムの実行に掛ける割当時間として割り当てる。
シーケンス実行部112は、シーケンス制御部110が割り当てた各割当時間内において、プログラム記憶部210に予め記憶されている少なくとも1つのシーケンスプログラムを実行する。シーケンス実行部112は、割当時間内にシーケンスプログラムの全体の実行が終了しない場合には、割当時間内に実行可能な範囲でシーケンスプログラムを分割し、分割したシーケンスプログラムを実行する。また、シーケンス実行部112は、割当時間内でシーケンスプログラムの実行が終了した場合、該系統に割り当てられた割当時間と、実際にシーケンスプログラムの実行に掛かった時間との差を余り時間として測定し、測定した余り時間を余り時間蓄積部230に蓄積(加算)する。そして、シーケンス実行部112は、割当時間の終了を待たずに次の系統のシーケンスプログラムの実行に移る。
図3は、割当テーブルの例を示している。割当テーブルは、例えば実行可能時間をシーケンスプログラムの実行に割り当てる割合を系統ごとに設定したテーブルとして定義できる。図3で示す割当テーブルでは、例えば第1系統、第2系統、第3系統の3つの系統を備えた機械のシーケンス制御を行う際、第1系統のシーケンスプログラムの実行に50%、第2系統のシーケンスプログラムの実行に30%、第3系統のシーケンスプログラムの実行に20%の実行可能時間を、それぞれ割当時間として割り当てるように定義されている。
図4は、従来技術によるプログラマブルコントローラが、図3に例示される割当テーブルに従って第1系統、第2系統、第3系統の3つの系統を備えた機械のシーケンス制御を行う例を示している。プログラム記憶部210に、第1系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラム、第2系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラム、第3系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムがそれぞれ記憶されているとする。この時、プログラマブルコントローラは、実行可能時間Tpの50%であるTp×0.5を第1系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムの実行に割当時間として割り当てる。また、プログラマブルコントローラは、実行可能時間Tpの30%であるTp×0.3を第2系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムの実行に、実行可能時間Tpの残り20%であるTp×0.2を第3系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムの実行に割当時間として割り当てる。そして、この割り当てられた割当時間に従って、各シーケンスプログラムが実行される。図4の例では、第1系統に割り当てられた割当時間、及び第3系統に割り当てられた割当時間に、余り時間が生じている。また、図4の例では、第2系統では、第2レベル用シーケンスプログラムは割当時間内に実行が終了しなかったものとする。この時、プログラマブルコントローラは、割当時間内に終了する範囲で第2レベル用シーケンスプログラムは分割し、今回の動作周期では分割された前半の部分を実行する。そして、分割された残りは次回の動作周期において実行する。
図5は、本実施形態によるプログラマブルコントローラ1で、図3に例示される割当テーブルに従って、シーケンス実行部112が第1系統、第2系統、第3系統の3つの系統を備えた機械のシーケンス制御を行うために、それぞれのシーケンスプログラムの実行を行う例を示している。プログラム記憶部210に、第1系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラム、第2系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラム、第3系統の第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムがそれぞれ記憶されているとする。この時、シーケンス実行部112は、各系統における第1レベル用シーケンスプログラム及び第2レベル用シーケンスプログラムの実行が終了すると、割当時間の終了を待たずに次の系統のシーケンスプログラムの実行に移る。そのため、各系統のシーケンスプログラムの実行が割当時間よりも早期に終了する場合には、実行可能時間の最後に、従来技術では余り時間とされていた時間を合計した余剰時間が残ることとなる。図5の例では、図4の場合と同様に、第2系統では第2レベル用シーケンスプログラムが分割されて実行されている。
余剰時間判定部114は、シーケンス実行部112が各系統のシーケンスプログラムの実行を完了した時、余り時間蓄積部230を参照して、余り時間の合計である余剰時間が発生しているか否かを判定する。余剰時間判定部114は、余剰時間が発生していると判定した場合、その余剰時間を分割シーケンス判定部116に通知する。この時、予め所定の閾値を設定しておき、余り時間蓄積部230に蓄積された余り時間の合計が設定された閾値以上である場合に余剰時間が発生したと判定するようにしても良い。このようにすることで、シーケンスプログラムを実行できるだけの余り時間が蓄積されなかった場合に、分割シーケンス判定部116に無駄な処理をさせることを防ぐことができる。
分割シーケンス判定部116は、シーケンス実行部112がシーケンスプログラムを分割して実行したか否かを判定する。そして、シーケンス実行部112がシーケンスプログラムを分割して実行していた場合であって、余剰時間判定部114が余剰時間の発生を判定した場合、その余剰時間で分割されたシーケンスプログラムを実行するようにシーケンス実行部112に指令する。シーケンス実行部112による余剰時間でのシーケンスプログラムの実行が終了すると、シーケンス制御部110は余り時間蓄積部230を0に初期化する。
図6は、図5の例において、シーケンス実行部112が、第2系統で分割実行されたシーケンスプログラムの残りを余剰時間に実行した例である。このように、本実施形態によるプログラマブルコントローラ1は、各動作周期における各系統のシーケンスプログラムの実行において余り時間が発生した時、その余り時間を動作周期の後ろに集めて余剰時間とし、割当時間内に実行しきれなかったシーケンスプログラムを余剰時間で実行する。従来技術では、余り時間は無駄な時間となり、また、割当時間内に実行しきれなかったシーケンスプログラムは次の動作周期で実行されていた。本実施形態によるプログラマブルコントローラ1では、余り時間を蓄積した余剰時間を有効に活用することで、分割されたシーケンスプログラムをより効率的に実行することが可能となる。
このように、上記構成を備えた本実施形態によるプログラマブルコントローラ1は、無駄になっていた余剰時間をシーケンスプログラムの実行に割り当てることで、効率的なシーケンス制御が可能となる。また、複数のシーケンスプログラムを1回の動作周期内の予め決められた時間の割合で順次繰り返して実行するプログラマブルコントローラの独立性を保ったまま、実実行時間を効率よく使用することが可能となる。
本実施形態によるプログラマブルコントローラ1の一変形例として、各系統に対して余剰時間を分配する割合を割当テーブルに設定できるようにしても良い。図7は、各系統に対して余剰時間を分配する割合を設定した割当テーブルの例を示している。図7の例では、3系統のシーケンス制御を行う際に、第1系統のシーケンスプログラムの実行に50%、第2系統のシーケンスプログラムの実行に30%、第3系統のシーケンスプログラムの実行に20%の実行可能時間を割り当てるとともに、余剰時間については、第1系統、第2系統、第3系統のそれぞれに対して5:4:1の割合で割り当てるように設定している。この時、シーケンスプログラムを実行している際に余剰時間が発生し、また、第2系統及び第3系統においてシーケンスプログラムが分割されて実行されていたとすると、分割シーケンス判定部116は、(第1系統には余剰時間を割り当てる必要がないため)4:1の割合で余剰時間を第2系統及び第3系統に対して割り当ててシーケンスプログラムを実行するようにシーケンス実行部112に指令する。このような余剰時間の分配する割合を設定できるようにすることで、複数の系統で分割してシーケンスプログラムが実行されていた場合、より優先するべき系統に対して余剰時間を多く割り当てる、等といった柔軟な運用をすることが可能となる。
図8は、上記したプログラマブルコントローラ1の1回の動作周期における動作を概略的なフローチャートで示したものである。
プログラマブルコントローラ1が備えるシーケンス制御部110は、動作周期毎に割当テーブル記憶部220に記憶される割当テーブルの設定を読み込み(ステップSA01)、各系統に対して実行可能時間を割り当てる。そして、系統毎にステップSA03~SA08を繰り返し実行する(ステップSA02)。各系統では、タイマ16で処理時間を計測しながら(ステップSA03,ステップSA05)、シーケンス実行部112がシーケンスプログラムを実行してシーケンス制御処理を行う(ステップSA04)。この時、シーケンスプログラムの実行時間が割当時間よりも短かった場合、余り時間が発生したと判定(ステップSA06)して、余り時間を余り時間蓄積部230に蓄積し(ステップSA07)、次の系統の動作に移る。また、余り時間が発生せずに、シーケンスプログラムが分割された場合には、分割位置を記録しておく(ステップSA08)。
そして、すべての系統におけるシーケンスプログラムの実行が一巡したら、余剰時間判定部114は余剰時間が発生しているかを判定する(ステップSA09)。余剰時間が発生している場合、更に分割シーケンス判定部116は、分割して実行されたシーケンスプログラムが有るかを判定する(ステップSA10)。余剰時間が発生していて、分割して実行されたシーケンスプログラムがある場合には、余剰時間において分割して実行されたシーケンスの残りを実行する(ステップSA11)。最後に、余剰時間を初期化して(ステップSA12)、今回の動作周期での処理を終了する。
以上、本発明の一実施形態について説明したが、本発明は上述した実施の形態の例のみに限定されることなく、適宜の変更を加えることにより様々な態様で実施することができる。
1 プログラマブルコントローラ
2 外部装置
10 CPU
11 ROM
12 RAM
13 不揮発性メモリ
14 入出力回路
15 インタフェース
16 タイマ
18 バスインタフェース
19 バス
20 I/Oユニット
110 シーケンス制御部
112 シーケンス実行部
114 余剰時間判定部
116 分割シーケンス判定部
210 プログラム記憶部
220 割当テーブル記憶部
230 余り時間蓄積部

Claims (2)

  1. 1つの動作周期における実行可能時間を予め定められた割合で分割した割当時間を複数の系統に割り当て、該割当時間において各系統のシーケンスプログラムを実行するプログラマブルコントローラにおいて、
    余り時間を蓄積する余り時間蓄積部と、
    前記割当時間内で前記シーケンスプログラムを実行し、前記割当時間よりも前に前記シーケンスプログラムの実行が終了した場合に、残りの時間を余り時間として前記余り時間蓄積部に蓄積するシーケンス実行部と、
    前記余り時間蓄積部に蓄積された余り時間に基づいて、余剰時間が発生したかを判定する余剰時間判定部と、
    前記余剰時間判定部により余剰時間が発生していると判定された場合、前記シーケンス実行部により前記シーケンスプログラムが分割して実行されたか否かを判定し、その判定結果に応じて、分割されたシーケンスプログラムの残りを前記余剰時間で実行するように前記シーケンス実行部へと指令する分割シーケンス判定部と、
    を備えたプログラマブルコントローラ。
  2. 前記実行可能時間の前記複数の系統へ割り当てる割合を定義した割当テーブルを備え、
    前記割当テーブルには、前記余剰時間を前記複数の系統へ分配する割合を設定可能であり、
    前記分割シーケンス判定部は、複数の系統において前記シーケンスプログラムが分割して実行されている場合に、前記割当テーブルに設定された前記余剰時間の前記複数の系統へ分配する割合に従って、前記余剰時間を分配して分割されたシーケンスプログラムを実行するように前記シーケンス実行部へと指令する、
    請求項1に記載のプログラマブルコントローラ。
JP2019197431A 2019-10-30 2019-10-30 プログラマブルコントローラ Active JP7364427B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019197431A JP7364427B2 (ja) 2019-10-30 2019-10-30 プログラマブルコントローラ
US17/060,077 US11281180B2 (en) 2019-10-30 2020-10-01 Programmable controller
DE102020128048.3A DE102020128048A1 (de) 2019-10-30 2020-10-26 Programmable controller
CN202011186815.5A CN112748696A (zh) 2019-10-30 2020-10-30 可编程控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019197431A JP7364427B2 (ja) 2019-10-30 2019-10-30 プログラマブルコントローラ

Publications (2)

Publication Number Publication Date
JP2021071863A JP2021071863A (ja) 2021-05-06
JP7364427B2 true JP7364427B2 (ja) 2023-10-18

Family

ID=75485565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197431A Active JP7364427B2 (ja) 2019-10-30 2019-10-30 プログラマブルコントローラ

Country Status (4)

Country Link
US (1) US11281180B2 (ja)
JP (1) JP7364427B2 (ja)
CN (1) CN112748696A (ja)
DE (1) DE102020128048A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034320A (ja) 1999-07-26 2001-02-09 Mitsubishi Electric Corp 数値制御装置
JP2004206511A (ja) 2002-12-26 2004-07-22 Fanuc Ltd 数値制御装置
JP2005084800A (ja) 2003-09-05 2005-03-31 Fanuc Ltd プログラマブルコントローラ
JP2013117806A (ja) 2011-12-02 2013-06-13 Mitsubishi Electric Corp Cpu割当時間管理装置及びcpu割当時間管理プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6217803A (ja) * 1985-07-15 1987-01-26 Fanuc Ltd プログラマブルコントロ−ラの制御方式
JPS63317834A (ja) * 1987-06-22 1988-12-26 Fanuc Ltd ラダ−プログラム処理方式
US4937777A (en) * 1987-10-07 1990-06-26 Allen-Bradley Company, Inc. Programmable controller with multiple task processors
JP6321583B2 (ja) * 2015-06-30 2018-05-09 ファナック株式会社 速度変化に対応した3次元干渉チェックを行う数値制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034320A (ja) 1999-07-26 2001-02-09 Mitsubishi Electric Corp 数値制御装置
JP2004206511A (ja) 2002-12-26 2004-07-22 Fanuc Ltd 数値制御装置
JP2005084800A (ja) 2003-09-05 2005-03-31 Fanuc Ltd プログラマブルコントローラ
JP2013117806A (ja) 2011-12-02 2013-06-13 Mitsubishi Electric Corp Cpu割当時間管理装置及びcpu割当時間管理プログラム

Also Published As

Publication number Publication date
DE102020128048A1 (de) 2021-05-06
JP2021071863A (ja) 2021-05-06
US20210132565A1 (en) 2021-05-06
CN112748696A (zh) 2021-05-04
US11281180B2 (en) 2022-03-22
DE102020128048A8 (de) 2021-06-24

Similar Documents

Publication Publication Date Title
CN106292549B (zh) 机床和机器人之间的干扰检查系统
CN107037781B (zh) 加工时间预测装置
CN102809944B (zh) 具有修正加工程序的移动路径的功能的数值控制装置
JP6333796B2 (ja) 複数のcpuコアで最適な負荷配分を行う数値制御装置
CN107203186B (zh) 具备固定周期的高速化功能的数值控制装置
CN103592896A (zh) 数值控制装置的仿真装置
CN105843161A (zh) 能够进行加工循环的部分修正的数值控制装置
CN105302544A (zh) 预测nc程序修正后的加工时间的加工时间预测装置
DE102015013581A1 (de) Numerische Steuerung
JP5792254B2 (ja) 休止点が指定可能な数値制御装置
JP7364427B2 (ja) プログラマブルコントローラ
CN106560752A (zh) 具有参数的自动选定功能的数值控制装置
CN103785903A (zh) 具备螺纹切削循环功能的数值控制装置
US20180121235A1 (en) Apparatus and method for processing a plurality of tasks
JP2016081469A (ja) 数値制御装置のオプション機能の使用状況管理システム
CN105589408A (zh) 数值控制装置
JP7364428B2 (ja) プログラマブルコントローラ
DE102016012334B4 (de) Numerische steuervorrichtung mit programmprüffunktion durch override-schalter
CN104656548A (zh) 具备基于表形式数据的运行的数值控制装置
JP2017134459A (ja) 効率的に数値制御データの受け渡しをする数値制御システム
DE102015015290A1 (de) Numerische Mehrsystem-Steuerungsvorrichtung
JP2015118399A (ja) サーボ出力遅延手段を備えた数値制御装置
CN115668078A (zh) 根据加工程序控制攻丝加工的数值控制装置
CN106066630B (zh) 进行基于表形式数据的运行的数值控制装置
Glazebrook Semi-Markov models for single-machine stochastic scheduling problems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231005

R150 Certificate of patent or registration of utility model

Ref document number: 7364427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150