JP2017134459A - 効率的に数値制御データの受け渡しをする数値制御システム - Google Patents

効率的に数値制御データの受け渡しをする数値制御システム Download PDF

Info

Publication number
JP2017134459A
JP2017134459A JP2016011592A JP2016011592A JP2017134459A JP 2017134459 A JP2017134459 A JP 2017134459A JP 2016011592 A JP2016011592 A JP 2016011592A JP 2016011592 A JP2016011592 A JP 2016011592A JP 2017134459 A JP2017134459 A JP 2017134459A
Authority
JP
Japan
Prior art keywords
data
buffer
numerical control
unit
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016011592A
Other languages
English (en)
Other versions
JP6517706B2 (ja
Inventor
和生 佐藤
Kazuo Sato
和生 佐藤
英朗 前田
Hideaki Maeda
英朗 前田
巧 大橋
Takumi Ohashi
巧 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2016011592A priority Critical patent/JP6517706B2/ja
Publication of JP2017134459A publication Critical patent/JP2017134459A/ja
Application granted granted Critical
Publication of JP6517706B2 publication Critical patent/JP6517706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Numerical Control (AREA)

Abstract

【課題】数値制御装置の動作状況に応じて数値制御データの受け渡しに掛かる負荷を調節することが可能な数値制御システムを提供すること。【解決手段】本発明の数値制御システム100は、第1のバッファ10を備えた数値制御装置1と第2のバッファ20を備えたパソコン部2とがバス3を介して接続されて構成され、数値制御装置1は、データセット処理に許容される許容時間に収まる範囲で数値制御データをデータ種類毎の優先順位に基づいてバス3を介して第2のバッファ20へとデータセットし、残りの数値制御データを第1のバッファ10へとデータセットする。パソコン部2の上で動作するアプリケーションは、数値制御装置1からどの数値制御データがいずれのバッファへと記憶されたかを示す情報を取得し、取得した情報に基づいて、第1のバッファ10および第2のバッファ20から数値制御データを取得する。【選択図】図1

Description

本発明は、数値制御システムに関し、特に効率的に数値制御データの受け渡しをする数値制御システムに関する。
多くの数値制御装置(CNC)には、PCなどのデータ処理装置が接続されており、これらを含めて数値制御システムを構成している(例えば、特許文献1)。数値制御システムにおいては、PCなどのデータ処理装置(以下、パソコン部とする)は、数値制御装置が機械の制御を行っている際に得られたデータに基づいて機械制御の支援をするためのデータ処理や、ユーザが対話型でデータの入出力を行う各種ユーザインタフェースを提供している。
このように、パソコン部を有する数値制御システムでは、数値制御装置が機械を制御するのに必要なデータは数値制御装置内のメモリ等で保持されていた。そして、パソコン部から数値制御装置内のデータに対しては、自由にアクセスすることができる。
図6は、従来の数値制御システムの概略構成図である。図において数値制御装置1とパソコン部2とは、それぞれバッファ10,20を介してPCI−Expressなどのバス3に接続されている。このバッファ10,20は、数値制御装置1からパソコン部2へ数値制御データ(CNCデータ)を受け渡すために用いられ、例えばメモリなどで構成される。
数値制御装置1が備えるデータセット処理部11は、数値制御装置1がプログラムを解析して得られたデータや、制御対象となる機械の動作データなどを含む数値制御データを、直接バッファ10に、またはバス3を介してバッファ20にデータセット(書き込み)する。一方で、パソコン部2の上で動作しているアプリケーション21は、ユーザからのデータ処理や画面表示などの指令に基づいてAPI(アプリケーションプログラマブルインタフェース)22を呼び出して、データ処理や画面表示に必要な数値制御データを、バス3を介してバッファ10から、または直接バッファ20からデータリード(読み出し)する。
特開平08−161021号公報
一般に、PCI−Express等の昨今用いられているバスは、小容量のデータ転送に時間が長くかかるため、バスを越えてデータにアクセスすると高い負荷がかかる。図6を例にとると、データセット処理部11からバッファ10に対するデータセットは負荷が小さく、データセット処理部11からバス3を介したバッファ20に対するデータセットには大きな負荷が掛かる。また、アプリケーション21からバス3を介したバッファ10からのデータリードは大きな負荷が掛かり、アプリケーション21からバッファ20に対するデータリードは負荷が小さい。そのため、数値制御装置1がパソコン部2に対して受け渡す数値制御データを数値制御装置1のバッファ10に偏って記憶するようにした場合はアプリケーション21によるデータリードの負荷が増加するためパソコン部2のパフォーマンスが低下し、逆に数値制御データをパソコン部2のバッファ20に偏って記憶するようにした場合はデータセット処理部11によるデータセットの負荷が増加するため数値制御装置1の加工制御に影響するという問題がある。
そこで本発明の目的は、数値制御装置の動作状況に応じて数値制御データの受け渡しに掛かる負荷を調節することが可能な数値制御システムを提供することである。
本発明の数値制御システムでは、数値制御装置の負荷状況に応じて、数値制御装置からパソコン部への数値制御データの受け渡しに用いるバッファの使用状況をダイナミックに切換える。より具体的には、数値制御装置の負荷が高い時には数値制御装置側に設けられているバッファを優先的に使用するようにし、数値制御装置の負荷が低い時にはパソコン部側に設けられているバッファを優先的に使用する。
そして、本願の請求項1に係る発明は、機械の制御に係るデータである数値制御データを記憶可能な第1のバッファを備えた数値制御装置と、前記数値制御装置とバスを介して接続され、前記数値制御データを記憶可能な第2のバッファを備えたパソコン部と、を有する数値制御システムにおいて、前記数値制御装置は、前記数値制御データのデータ種類毎の優先順位を示すデータ優先順位情報が記憶されたデータ優先順位情報記憶部と、前記数値制御装置の負荷状態に基づいて、前記第2のバッファに対して前記数値制御データをセット処理に許容される時間であるデータセット許容時間を算出する許容時間算出部と、前記データ優先順位情報記憶部に記憶されるデータ優先順位情報と、前記許容時間算出部が算出したデータセット許容時間とに基づいて、前記データセット許容時間内にデータセットすることができるように前記数値制御データのデータセット先となるバッファをデータ種類毎に決定するバッファ決定部と、前記バッファ決定部が決定した前記数値制御データのデータ種類毎のデータセット先となるバッファの情報である使用中バッファ情報を前記パソコン部へと送信する使用中バッファ情報設定部とを備え、前記パソコン部は、前記数値制御データのデータ種類毎の優先順位を示すデータ優先順位情報を前記データ優先順位情報記憶部へと設定する優先順位設定部とを備え、前記パソコン部の上で動作するアプリケーションは、前記使用中バッファ情報設定部から受信した前記使用中バッファ情報に基づいて、前記第1のバッファまたは前記第2のバッファの少なくともいずれか一方から前記数値制御データを取得する、ことを特徴とする数値制御システムである。
本願の請求項2に係る発明は、前記データ優先順位情報は、前記数値制御データのデータ種類毎のデータセット処理に必要となる処理時間である必要データセット時間と、当該データ種類毎のアクセス頻度とを関連付けたものである、ことを特徴とする請求項1に記載の数値制御システムである。
本願の請求項3に係る発明は、前記バッファ決定部は、前記数値制御データのデータ種類の内でアクセス頻度が高いデータ種類の数値制御データを優先して第2のバッファへとデータセットするように決定する、ことを特徴とする請求項2に記載の数値制御システムである。
本発明により、数値制御装置のCPU負荷を一定以下に保ちつつ、その下でパソコン部で実行されるアプリケーションのパフォーマンスを最大化することができる。
本発明の一実施形態による数値制御システムの概略構成図である。 データ優先順位情報を例示する図である。 使用中バッファ情報を例示する図である。 許容時間算出部上で実行される処理の概略フローチャートである。 バッファ決定部上で実行される処理の概略フローチャートである。 従来技術による数値制御システムの概略構成図である。
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と同一または類似する構成は同じ符号を用いて説明する。
図1は、本発明の一実施形態による数値制御システムの概略構成図である。本実施形態の数値制御システム100は、従来技術の数値制御システムと同様に数値制御装置1とパソコン部2とがバス3を介して接続されて構成される。数値制御装置1が備えるデータセット処理部11は、数値制御データを、直接バッファ10に、またはバス3を介してバッファ20にデータセットし、また、パソコン部2の上で動作しているアプリケーション21は、ユーザからのデータ処理や画面表示などの指令に基づいてAPI22を呼び出して、データ処理や画面表示に必要な数値制御データを、バス3を介してバッファ10から、または直接バッファ20からデータリードする。なお、データセット処理部11によるデータセット処理は、数値制御装置1の処理周期毎に実行される。
本実施形態の数値制御装置1は、更に許容時間算出部12を備え、また、データセット処理部11は、バッファ決定部13、使用中バッファ情報設定部14を備える。また、本実施形態のパソコン部2は、優先順位設定部23を備える。
許容時間算出部12は、数値制御装置1の負荷を測定し、データセット処理部11によるデータセット処理に許容される時間であるデータセット許容時間を算出する機能手段である。許容時間算出部12が測定する数値制御装置1の負荷としては、例えば、ある単位時間当たりのサーボの補間制御に要した時間を測定するようにすればよい。許容時間算出部12は、測定した数値制御装置1の負荷に基づいて、例えば以下に示す数1式を用いてデータセット処理の許容時間を算出して決定する。数1式において、データセット許容基準時間は運転を行っていない状態におけるデータセットに割ける最大時間を、サーボ補間基準時間は運転を行っていない状態におけるサーボ補間時間を、それぞれ指しており、これら値は予め実験などにより算出しておく。
Figure 2017134459
許容時間算出部12は、決定したデータセット許容時間をメモリ上に設けられたデータセット許容時間記憶部15へと保存する。ここで、数値制御装置1の負荷を測定してデータセット許容時間を算出した際に、データセット許容時間記憶部15に前回算出したデータセット許容時間が既に記憶されている場合には、今回算出したデータセット許容時間とデータセット許容時間記憶部15に記憶されている前回算出したデータセット許容時間との差分を計算し、その差分があらかじめ定めておいた閾値Dよりも大きい場合に、データセット許容時間記憶部15に記憶されているデータセット許容時間を更新する。このようにすることで、数値制御装置1の負荷が小さい幅で変動する場合であっても、その影響を受けずに安定したデータセット許容時間を用いることができる。
パソコン部2が備える優先順位設定部23は、アプリケーション21からの呼び出しに基づいて、データ優先順位情報を数値制御装置1内のメモリ上に設けられたデータ優先順位情報記憶部16に対してデータセットする。
図2は、データ優先順位情報の例を示す図である。図2に示すように、データ優先順位情報は、数値制御データの種類ごとに、数値制御装置1のデータセット処理部11がパソコン部2のバッファ20に対して当該数値制御データをデータセットするのに必要な時間である必要データセット時間と、アプリケーション21からの当該数値制御データへのアクセス頻度とを関連付けた情報である。各数値制御データの種類ごとの必要データセット時間の初期値は、あらかじめ実験などを行って計測した値を登録する。また、各数値制御データの種類ごとのアクセス頻度の初期値は0としておく。
優先順位設定部23は、アプリケーション21がAPI22を介して通知した各数値制御データの種類ごとのアクセス頻度をデータ優先順位情報としてデータセットするようにしてもよい。また、アプリケーション21によるAPI22を介した数値制御データに対する過去の所定時間内のアクセスを監視して統計処理することで各数値制御データの種類ごとのアクセス頻度を求め、データ優先順位情報としてデータセットするようにしてもよい。また、これらを組み合わせるようにしてもよい。なお、アプリケーション21が複数動作している場合には、それぞれのアプリケーション21のアクセス頻度の合計値をデータ優先順位情報としてデータセットするようにすればよい。
数値制御装置1が備えるバッファ決定部13は、データセット許容時間記憶部15に記憶されているデータセット許容時間と、データ優先順位情報記憶部16に記憶されているデータ優先順位情報とを読み出し、読み出したデータセット許容時間とデータ優先順位情報とに基づいて、数値制御装置1に設けられたバッファ10とパソコン部2に設けられたバッファ20とでどちらのバッファに対していずれの数値制御データをデータセットするのかを決定する。
バッファの決定方法の一例としては、データ優先順位情報で示されるアクセス頻度の高いデータ種類の数値制御データから順にデータ種類の組み合わせを考え、組み合わせたデータ種類の必要データセット時間を加算し、加算した必要データセット時間がデータセット許容時間を越えない範囲でアクセス頻度の高いデータ種類の数値制御データをバッファ20に対してデータセットするものとして決定し、それ以外のデータ種類の数値制御データをバッファ10に対してデータセットする方法が考えられる。この方法により、図2下に示した優先順位データが設定されている場合であってデータセット許容時間が100μsecである場合におけるそれぞれのデータ種類の数値制御データのデータセット先を決定すると、アクセス頻度の高い順序(優先順)はA→C→B→Dであり、この順で優先的な(すなわち、トータルで最もアクセス頻度が多くなる)データ種類の組み合わせを考えていくと[A,B,C]、[A,C]、[A,B]、[A]、[B,C]、[B],[C](Dはアクセス頻度が0なので除外する)という順序が考えられる。それぞれの組み合わせについて必要データセット時間を加算し、データセット許容時間内に収まる最も優先的なデータ種類の組み合わせを探索する。例えば、[A,B,C]の組み合わせでは150μsec、[A,C]の組合せでは110μsecとなっていずれもデータセット許容時間を越えてしまうが、[A,B]の組み合わせでは90μsecとなり、データセット許容時間を越えないので、データ種類がAとBの数値制御データをパソコン部2が備えるバッファ20へとデータセットし、残りのデータ種類がCとDの数値制御データを数値制御装置1が備えるバッファ10へとデータセットすると決定できる。
使用中バッファ情報設定部14は、バッファ決定部13が決定した各数値制御データのデータセット先に係る情報である使用中バッファ情報を、パソコン部2が備えるメモリ上に設けられた使用中バッファ情報記憶部24へとデータセットする。
図3は、使用中バッファ情報の例を示す図である。図3に示すように、使用中バッファ情報は、数値制御データのデータ種類に対して当該データ種類の数値制御データが数値制御装置1が備えるバッファ10とパソコン部2が備えるバッファ20とのいずれに記憶されているのか(いずれを使用しているのか)を示す情報を関連付けた情報である。図3に例示する使用中バッファ情報は、データ種類がAとBの数値制御データはパソコン部2が備えるバッファ20に、データ種類がCとDの数値制御データは数値制御装置1が備えるバッファ10に、それぞれ記憶されていることを示している。
そして、データセット処理部11は、このようにしてバッファ決定部13がデータ種類ごとに決定した数値制御データのデータセット先に(バッファ10、バッファ20)に従って、それぞれの数値データセットをデータセットする。データセット処理部11によるデータセット処理は、上記したように数値制御装置1の処理周期毎に実行されるので、バッファ決定部13による数値制御データの各データ種類毎のデータセット先となるバッファの決定は処理周期毎に反映されることになる。
パソコン部2のAPI22は、このような使用中バッファ情報を参照して、アプリケーション21が要求する数値制御データがバッファ10に記憶されているのか、バッファ20に記憶されているのかを特定する。そして、特定したバッファへとアクセスすることでアプリケーション21が要求する数値制御データをデータリードして取得し、取得した数値制御データをアプリケーション21へと引き渡す。
図4は、上記した許容時間算出部12が実行する処理の概略フローチャートである。
●[ステップSA01]許容時間算出部12は、数値制御装置1の負荷を測定する。
●[ステップSA02]許容時間算出部12は、ステップSA01で測定された数値制御装置1の負荷に基づいて、データセット処理に許容される時間であるデータセット許容時間を算出する。
●[ステップSA03]許容時間算出部12は、ステップSA02で算出したデータセット許容時間とデータセット許容時間記憶部15に既に記憶されている前回算出したデータセット許容時間との差分が予め定められた閾値Dよりも大きいか否かを判定する。閾値Dよりも大きい場合にはステップSA04へ処理を移行し、閾値D以下である場合には本処理を終了する。
●[ステップSA04]許容時間算出部12は、ステップSA02で算出されたデータセット許容時間をデータセット許容時間記憶部15へと上書きして記憶する。
図5は、上記したバッファ決定部13が実行する処理の概略フローチャートである。
●[ステップSB01]バッファ決定部13は、アクセス頻度の最も高いデータ種類を優先したデータ種類の組み合わせを作成する。
●[ステップSB02]バッファ決定部13は、ステップSB01で作成したそれぞれのデータ種類の組み合わせについて、優先的な順(すなわち、トータルで最もアクセス頻度が多くなる順)でステップSB03〜ステップSB05を繰り返す。
●[ステップSB03]バッファ決定部13は、データ種類の組み合わせに含まれる各データ種類の必要データセット時間を加算する。
●[ステップSB04]バッファ決定部13は、ステップSB03で加算した必要データセット時間が、データセット許容時間を越えているか否かを判定する。越えている場合には次のデータ種類の組み合わせに対してステップSB03からの処理を繰り返し、越えていない場合にはステップSB05へと処理を移行する。
●[ステップSB05]バッファ決定部13は、ステップSB04で判定したデータ種類の組み合わせに含まれるデータ種類をパソコン部2のバッファ20へ保存するデータ種類として決定し、本処理を終了する。
●[ステップSB06]バッファ決定部13は、パソコン側のバッファへ保存するデータ種類は無いと決定し、本処理を終了する。
上記構成を備えた数値制御システムにより、数値制御装置のCPU負荷を一定以下に保ちつつ、パソコン部で実行されるアプリケーションのパフォーマンスを最大化することができる。
以上、本発明の実施の形態について説明したが、本発明は上述した実施の形態の例にのみ限定されるものでなく、適宜の変更を加えることにより様々な態様で実施することができる。
例えば、上記した実施形態では、バッファ決定部13は単純にアクセス頻度が多いものを優先順位が高いデータ種類とした処理を行っているが、データ種類ごとにアクセス頻度と必要データセット時間を乗算した値に基づいて優先順位を決めるようにしてもよい。必要データセット時間は専ら当該データ種類のデータ量に依存して大きくなるので、アクセス頻度と必要データセット時間を乗算した値に基づいた優先順位はパソコン部2が数値制御装置1から取得している実質的なデータ量に依存した数値となるので、より実態に即した優先順位として用いることができる。
1 数値制御装置
2 パソコン部
3 バス
10,20 バッファ
11 データセット処理部
12 許容時間算出部
13 バッファ決定部
14 使用中バッファ情報設定部
15 データセット許容時間記憶部
16 データ優先順位情報記憶部
20 アプリケーション
21 アプリケーション
22 API
23 優先順位設定部
24 使用中バッファ情報記憶部
100 数値制御システム

Claims (3)

  1. 機械の制御に係るデータである数値制御データを記憶可能な第1のバッファを備えた数値制御装置と、前記数値制御装置とバスを介して接続され、前記数値制御データを記憶可能な第2のバッファを備えたパソコン部と、を有する数値制御システムにおいて、
    前記数値制御装置は、
    前記数値制御データのデータ種類毎の優先順位を示すデータ優先順位情報が記憶されたデータ優先順位情報記憶部と、
    前記数値制御装置の負荷状態に基づいて、前記第2のバッファに対して前記数値制御データをセット処理に許容される時間であるデータセット許容時間を算出する許容時間算出部と、
    前記データ優先順位情報記憶部に記憶されるデータ優先順位情報と、前記許容時間算出部が算出したデータセット許容時間とに基づいて、前記データセット許容時間内にデータセットすることができるように前記数値制御データのデータセット先となるバッファをデータ種類毎に決定するバッファ決定部と、
    前記バッファ決定部が決定した前記数値制御データのデータ種類毎のデータセット先となるバッファの情報である使用中バッファ情報を前記パソコン部へと送信する使用中バッファ情報設定部と
    を備え、
    前記パソコン部は、
    前記数値制御データのデータ種類毎の優先順位を示すデータ優先順位情報を前記データ優先順位情報記憶部へと設定する優先順位設定部と
    を備え、
    前記パソコン部の上で動作するアプリケーションは、前記使用中バッファ情報設定部から受信した前記使用中バッファ情報に基づいて、前記第1のバッファまたは前記第2のバッファの少なくともいずれか一方から前記数値制御データを取得する、
    ことを特徴とする数値制御システム。
  2. 前記データ優先順位情報は、前記数値制御データのデータ種類毎のデータセット処理に必要となる処理時間である必要データセット時間と、当該データ種類毎のアクセス頻度とを関連付けたものである、
    ことを特徴とする請求項1に記載の数値制御システム。
  3. 前記バッファ決定部は、前記数値制御データのデータ種類の内でアクセス頻度が高いデータ種類の数値制御データを優先して第2のバッファへとデータセットするように決定する、
    ことを特徴とする請求項2に記載の数値制御システム。
JP2016011592A 2016-01-25 2016-01-25 効率的に数値制御データの受け渡しをする数値制御システム Active JP6517706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016011592A JP6517706B2 (ja) 2016-01-25 2016-01-25 効率的に数値制御データの受け渡しをする数値制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011592A JP6517706B2 (ja) 2016-01-25 2016-01-25 効率的に数値制御データの受け渡しをする数値制御システム

Publications (2)

Publication Number Publication Date
JP2017134459A true JP2017134459A (ja) 2017-08-03
JP6517706B2 JP6517706B2 (ja) 2019-05-22

Family

ID=59502614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011592A Active JP6517706B2 (ja) 2016-01-25 2016-01-25 効率的に数値制御データの受け渡しをする数値制御システム

Country Status (1)

Country Link
JP (1) JP6517706B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077309A (ja) * 2018-11-09 2020-05-21 ファナック株式会社 監視装置及び監視方法
WO2021157515A1 (ja) * 2020-02-05 2021-08-12 ファナック株式会社 機械学習装置、コンピュータ装置、制御システム、及び機械学習方法
DE112021001257T5 (de) 2020-02-27 2022-12-08 Fanuc Corporation Informationsverarbeitungsvorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093513A (ja) * 1983-10-27 1985-05-25 Fanuc Ltd 数値制御装置におけるアプリケ−シヨンシステムのデ−タ入出力器
JPS60231211A (ja) * 1984-05-02 1985-11-16 Fanuc Ltd 数値制御装置と強電制御回路間のインタフエイス装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093513A (ja) * 1983-10-27 1985-05-25 Fanuc Ltd 数値制御装置におけるアプリケ−シヨンシステムのデ−タ入出力器
JPS60231211A (ja) * 1984-05-02 1985-11-16 Fanuc Ltd 数値制御装置と強電制御回路間のインタフエイス装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077309A (ja) * 2018-11-09 2020-05-21 ファナック株式会社 監視装置及び監視方法
JP7207960B2 (ja) 2018-11-09 2023-01-18 ファナック株式会社 監視装置及び監視方法
WO2021157515A1 (ja) * 2020-02-05 2021-08-12 ファナック株式会社 機械学習装置、コンピュータ装置、制御システム、及び機械学習方法
JP7364699B2 (ja) 2020-02-05 2023-10-18 ファナック株式会社 機械学習装置、コンピュータ装置、制御システム、及び機械学習方法
DE112021001257T5 (de) 2020-02-27 2022-12-08 Fanuc Corporation Informationsverarbeitungsvorrichtung

Also Published As

Publication number Publication date
JP6517706B2 (ja) 2019-05-22

Similar Documents

Publication Publication Date Title
KR102210355B1 (ko) 적응적 전력 제어 루프
CN107483351B (zh) 一种限流方法及装置
JP2017134459A (ja) 効率的に数値制御データの受け渡しをする数値制御システム
KR950033774A (ko) 정보 처리 장치, 그 처리 방법 및 전원 제어 방법
WO2005119447A1 (ja) タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム
CN106406134B (zh) 具备学习控制装置的伺服控制系统
CN104778074A (zh) 一种计算任务处理方法及装置
CN113495531B (zh) 数控模型的速度控制方法、装置、计算机设备和存储介质
US20230068058A1 (en) Machine learning device, computer device, control system, and machine learning method
JP6123830B2 (ja) 情報処理装置、電力制御方法、プログラム、制御装置
US10067691B1 (en) System and method for dynamic control of shared memory management resources
JP2009200947A (ja) パケット伝送装置、パケット伝送方法およびパケット伝送プログラム
KR102251451B1 (ko) 정보 처리 장치, 튜닝 방법 및 기록 매체에 저장된 튜닝 프로그램
JP2018064178A (ja) スレーブ機器
US20200326770A1 (en) Sleep management method and device, and computer storage medium
JP2005092780A (ja) リアルタイムプロセッサシステム及び制御方法
CN109981732A (zh) 海量文件传输控制方法及装置
US20150331466A1 (en) Method and apparatus for managing a thermal budget of at least a part of a processing system
JP6163926B2 (ja) 仮想マシン管理装置、仮想マシン管理方法、及びプログラム
KR100484304B1 (ko) 가중 파라메타를 이용한 직접 메모리 접근 제어기의 버스마스터 우선순위 결정방법
JP6724631B2 (ja) 情報処理装置及びプログラム
TWI599873B (zh) 電子裝置以及電子裝置之溫度值處理方法
JP7381711B2 (ja) 情報処理装置
JP4999932B2 (ja) 仮想計算機システム及び仮想計算機重み付け設定処理方法及び仮想計算機重み付け設定処理プログラム
JP2002006944A (ja) 制御機能付き表示器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180618

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190418

R150 Certificate of patent or registration of utility model

Ref document number: 6517706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150