JP7352512B2 - 電源回路及び電子制御装置 - Google Patents

電源回路及び電子制御装置 Download PDF

Info

Publication number
JP7352512B2
JP7352512B2 JP2020079368A JP2020079368A JP7352512B2 JP 7352512 B2 JP7352512 B2 JP 7352512B2 JP 2020079368 A JP2020079368 A JP 2020079368A JP 2020079368 A JP2020079368 A JP 2020079368A JP 7352512 B2 JP7352512 B2 JP 7352512B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
voltage
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020079368A
Other languages
English (en)
Other versions
JP2021175318A (ja
Inventor
雅人 北
洋一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2020079368A priority Critical patent/JP7352512B2/ja
Publication of JP2021175318A publication Critical patent/JP2021175318A/ja
Application granted granted Critical
Publication of JP7352512B2 publication Critical patent/JP7352512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチングレギュレータの出力電圧を監視し、監視結果に応じて出力電圧を安定して供給するための電源回路、及び当該電源回路を備える電子制御装置に関する。
近年、カーエレクトロニクス分野では、パワートレイン、自動運転などに向けて、多数のECU(Electronic Control Unit)が実用化されている。ECUは、各種制御を担うマイクロコントローラ(以下「マイコン」とも略称する)と、マイコンの電源を担う電源回路とを搭載している。この電源回路には、バッテリ電源を元とする直流電圧を、異なる直流電圧に変換して出力するスイッチングレギュレータが使用される。
ECU向けのマイコンは、制御する機能の増大に従って、消費電流の絶対値が増加し、各機能のオン/オフ切替えなどによって、消費電流の変化率も増加している。このため、スイッチングレギュレータには、マイコンの消費電流(スイッチングレギュレータの負荷電流)が急に変わった場合でも、マイコンの電源電圧変動(スイッチングレギュレータの出力電圧の変動)が、マイコンの許容範囲内に収まることを求められる。
さらに、安全性向上のため、スイッチングレギュレータは、出力電圧をフィードバックするループ線が断線した場合に、スイッチングレギュレータの出力電圧が上昇して、マイコンの電源電圧の許容範囲を大きく超えることを防止する機能を備えていることが望ましい。
特許文献1には、スイッチングレギュレータの出力電圧の異常を検出する方法の一例が開示されている。
特開2006-238608号公報
ところで、負荷電流が急に減少(「負荷急減」と呼ぶ)した場合に、スイッチングレギュレータの出力電圧が上昇し、出力電圧が許容される電圧範囲を超えてしまうことがある。
特許文献1に記載の技術は、出力電圧をモニタし、コンパレータの閾値を超えるような過電圧を検出した場合には、異常と判定し、メインスイッチをオフさせる(シャットダウンさせる)仕組みである。出力電圧の異常判定によってメインスイッチが停止するため、スイッチングレギュレータ及びシステム全体が、異常を検出した状態に移行すると考えられる。しかしながら、この技術は、負荷急減の度に、出力電圧が上昇して異常検出する可能性があり、電源回路の安定的な動作という点で問題がある。
上記の状況から、負荷電流が急変した場合でも、出力電圧を安定して供給する電源回路及び電子制御装置を提供することを目的とする
上記課題を解決するために、本発明の一態様の電源回路は、スイッチング素子のスイッチング動作により入力直流電圧を目標の直流電圧に変換して出力するスイッチングレギュレータを使用し、スイッチング素子のスイッチング動作を制御する制御回路を備えた電源回路である。
上記制御回路は、
スイッチングレギュレータの出力電圧を抵抗分割で分圧する抵抗分圧回路と、分圧した電圧と設定した基準電圧との誤差信号を生成する誤差検出回路と、スイッチング素子に流れる電流を検出するスイッチ電流検出回路と、誤差検出回路の出力とスイッチ電流検出回路の出力を比較する第1のコンパレータと、クロック信号を出力するクロック源と、クロック信号を起点とするスイッチング素子をオン制御するためのオン信号と、第1のコンパレータの出力信号を起点とするスイッチング素子をオフ制御するためのオフ信号を生成するスイッチ信号生成回路と、出力電圧が第2の基準電圧よりも上昇したことを検出する第2のコンパレータと、この第2のコンパレータの出力信号に基づいて、スイッチ信号生成回路のオン信号の生成を切り替える切替機能と、を備える。
そして、上記切替機能は、第2のコンパレータで出力電圧の上昇が検出されたときには、スイッチ信号生成回路においてオン信号の生成を切り替えてスイッチング素子がオンしないように制御する。
本発明の少なくとも一態様によれば、負荷電流が急変した場合でも、出力電圧を安定して供給することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第1の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す図である。 本発明の第1の実施形態に係る電源回路における各部の信号の状態を示すタイミングチャートである。 従来のスイッチングレギュレータを使用した電源回路の例を示す図である。 従来の電源回路における各部の信号の状態を示すタイミングチャートである。 本発明の第2の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す図である。 本発明の第2の実施形態に係る電源回路における各部の信号の状態を示すタイミングチャートである。 本発明の第3の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す図である。 本発明の第3の実施形態に係る電源回路における各部の信号の状態を示すタイミングチャートである。 本発明の第4の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す図である。 本発明の第4の実施形態に係る電源回路における各部の信号の状態を示すタイミングチャートである。 本発明の第1~第4の実施形態のいずれかの電源回路を備えた電子制御装置の構成例を示す図である。
以下、本発明を実施するための形態の例について、添付図面を参照して説明する。本明細書及び添付図面において実質的に同一の機能又は構成を有する構成要素については、同一の符号を付して重複する説明を省略する。
<第1の実施形態>
まず、本発明の第1の実施形態に係る電源回路について、図1及び図2を参照して説明する。本発明は、スイッチングレギュレータ方式のDC/DCコンバータ(以下「スイッチングレギュレータ」)に関し、負荷の電流が急変した際に、出力電圧を安定して供給するための電源回路、及び当該電源回路を備える電子制御装置である。
[電源回路の構成]
図1は、第1の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す。図1に示す電源回路100は、制御回路102を備える。
図1のスイッチングレギュレータは、降圧型の非同期整流タイプのスイッチングレギュレータの一例であり、電源111を元とする直流電圧を、異なる直流電圧(出力電圧Vo)に変換して負荷115(例えば電子制御装置(ECU))へ出力する。なお、スイッチングレギュレータとして、降圧型の非同期整流タイプを例示したが、同期整流タイプなど本発明が適用されるスイッチングレギュレータはこの例に限らない。
スイッチングレギュレータでは、メインスイッチ25の一端が、不図示の入力端子と信号線7を介して電源111と接続する。メインスイッチ25の他端は、信号線8を介してインダクタ113の一端と接続し、インダクタ113の他端が、不図示の出力端子を介して負荷115と接続する。メインスイッチ25には、パワーMOSFET等のスイッチング素子が用いられる。
メインスイッチ25の他端とインダクタ113の一端との接続中点と、接地との間に、ダイオード112が接続されている。また、インダクタ113の他端と出力端子との接続中点と、接地との間に、キャパシタ114が接続されている。また、インダクタ113の他端と出力端子との接続中点と、制御回路102のフィードバック端子Tとの間に、信号線9が接続されている。
電源回路100では、制御回路102によりスイッチングレギュレータのメインスイッチ25をオン/オフ制御することで、出力端子(信号線9)に所望の出力電圧Voを得る。
制御回路102は、クロック源20、論理AND回路21、RS型フリップフロップ22、ドライバ回路23、及びスイッチ電流検出回路24を備える。クロック源20と論理AND回路21の入力端子は信号線1で、論理AND回路21の出力端子とRS型フリップフロップ22のS端子(セット端子)は信号線2で、RS型フリップフロップ22のQ端子(出力端子)とドライバ回路23の入力端子は信号線4で、ドライバ回路23の出力端子とメインスイッチ25のゲート端子は信号線5で接続されている。また、スイッチ電流検出回路24は、電源111からメインスイッチ25に流れる電流(メインスイッチ電流)を検出し、スイッチ電流に応じた検出信号をスイッチ電流検出コンパレータ26へ出力する。
また、制御回路102は、スイッチ電流検出コンパレータ26、異常検出判定回路27、異常(過電圧)検出コンパレータ28、及び基準電圧源29を備える。スイッチ電流検出コンパレータ26は、信号線6を介してスイッチ電流検出回路24の検出信号が非反転入力端子(+)に入力され、信号線13を介してエラーアンプ31の出力信号が反転入力端子(-)に入力される。スイッチ電流検出コンパレータ26の出力信号は、信号線3を介してRS型フリップフロップ22のR端子(リセット端子)に入力される。
異常(過電圧)検出コンパレータ28は、信号線9及びフィードバック端子Tを介してスイッチングレギュレータの出力電圧Voが非反転入力端子(+)に入力され、基準電圧源29の基準電圧VB1が反転入力端子(-)に入力される。異常(過電圧)検出コンパレータ28の出力信号は、信号線10を介して異常検出判定回路27に入力される。異常検出判定回路27は、異常(過電圧)検出コンパレータ28の出力信号からスイッチングレギュレータの異常の有無を判定し、スイッチングレギュレータが異常である場合には、スイッチングレギュレータ停止信号を出力する。スイッチングレギュレータ停止信号は、電源回路100内に伝達される。
また、制御回路102は、抵抗R1、抵抗R2、及び誤差検出回路30を備える。信号線9(フィードバック端子T)と接地との間に、抵抗R1と抵抗R2が直列に接続されている。誤差検出回路30は、例えばエラーアンプ31と、基準電圧源32を備える。エラーアンプ31は、出力電圧Voを抵抗R1と抵抗R2で分圧した電圧が信号線12を介して反転入力端子(-)に入力され、基準電圧源32の基準電圧VB2が非反転入力端子(+)に入力される。エラーアンプ31の出力信号は、信号線13を介してスイッチ電流検出コンパレータ26の反転入力端子(-)に入力される。誤差検出回路30は、出力電圧Voの状態を表す信号(ここでは分圧電圧)と基準電圧VB2との誤差を平均化できる構成であればよく、周知技術を用いて構成することができる。
さらに、制御回路102は、負荷急減検出回路33と、論理インバータ回路36を備える。負荷急減検出回路33は、例えば負荷急減検出コンパレータ34と、基準電圧源35を備える。負荷急減検出コンパレータ34は、信号線9(フィードバック端子T)を介して出力電圧Voが非反転入力端子(+)に入力され、基準電圧源35の基準電圧VB3が反転入力端子(-)に入力される。VB3はVB1よりも小さい値に設定される。負荷急減検出コンパレータ34の出力信号は、信号線14を介して論理インバータ回路36に入力される。論理インバータ回路36は、負荷急減検出コンパレータ34の出力信号を反転した反転信号を、信号線15を介して論理AND回路21に入力する。負荷急減検出回路33は、出力電圧Voの上昇(負荷急減)を検出できる構成であればよく、周知技術を用いて構成することができる。
制御回路102は、ICチップに実装される。また、ICチップに、制御回路102とメインスイッチ25を実装してもよい。
[各部のタイミングチャート]
図2は、第1の実施形態に係る電源回路100における各部の信号の状態を示すタイミングチャートである。このタイミングチャートは、図1の主要な信号線に得られる信号の波形の様子を示している。図2では、出力負荷電流、出力電圧Vo(信号線9)、クロック源20の出力(信号線1)、負荷急減検出コンパレータ34の出力(信号線14)、RS型フリップフロップ22のS端子(信号線2)、RS型フリップフロップ22のQ端子(信号線4)、RS型フリップフロップ22のR端子(信号線3)、エラーアンプ31の出力(信号線13)、及びメインスイッチ電流検出(信号線6)の各波形を示している。なお、図2において、RS型フリップフロップ22を「フリップフロップ22」と表記している。
ここでは、スイッチングレギュレータの負荷電流(負荷115の消費電流)が大きいレベルで安定している状態から、負荷電流が急減し、負荷電流が小さいレベルで安定している状態まで、遷移した場合を想定している。
(負荷電流が安定状態)
負荷電流が大きいレベルで安定している状態では、クロック源20から、信号線1を介して、一定間隔のスイッチング周波数のクロック信号が、RS型フリップフロップ22のS端子(信号線2)に入力され、Q端子(信号線4)からは、クロック信号の立ち上がりエッジでHiレベルとなる信号が出力される。このRS型フリップフロップ22の出力信号により、ドライバ回路23は、信号線5を介してメインスイッチ25をオンさせる。
メインスイッチ25がオンし、電源111から負荷115に向かって流れる電流を、スイッチ電流検出回路24でモニタし、その結果を、スイッチ電流検出コンパレータ26に接続された信号線6に出力する。
一方、メインスイッチ25のオンによって上昇する出力電圧Vo(信号線9)は、帰還するフィードバック端子Tに直列に接続された抵抗R1と抵抗R2で分圧され、分圧電圧が信号線12から取り出される。
エラーアンプ31は、分圧電圧(信号線12)と基準電圧VB2との誤差を平均化して、スイッチ電流検出コンパレータ26に接続された信号線13に出力する。反転入力端子に入力される分圧電圧が上昇すると、エラーアンプ31の出力は低下する。
スイッチ電流検出コンパレータ26は、この信号線13の信号と、先述の信号線6の信号を比較する。そして、信号線6の信号レベルが信号線13の信号レベルを超えると、信号線3を介して、スイッチ電流検出コンパレータ26からRS型フリップフロップ22のR端子にリセット信号が入力される。RS型フリップフロップ22のQ端子(信号線4)から出力される信号はHiレベルからLowレベルに変化し、ドライバ回路23から、信号線5を介して、メインスイッチ25をオフさせる。
このように、メインスイッチ25のオン/オフ動作を、スイッチング周波数毎に繰り返すことによって、抵抗R1と抵抗R2の分圧と、基準電圧VB2とによって設定される所望の出力電圧Vo(信号線9)が得られる。
また、制御回路102では、出力電圧Vo(信号線9)が、異常に高くなった場合に備えて、異常(過電圧)を検出できるようになっている。異常(過電圧)検出コンパレータ28で、信号線9の信号と基準電圧VB1を比較し、基準電圧VB1を超えた場合には、信号線10の出力信号がHiレベルへ変化する。異常(過電圧)検出コンパレータ28の出力信号は、信号線10を介して異常検出判定回路27に入力される。異常検出判定回路27において出力電圧Voが異常であると判定された場合は、異常検出判定回路27から信号線11にスイッチングレギュレータを停止させる信号が出力される。
出力電圧Vo(信号線9)が急上昇しなければ、負荷急減検出コンパレータ34で出力電圧Voを基準電圧VB3と比較した結果(信号線14)はLowレベルである。このため、論理インバータ回路36でHiレベルに反転した信号が、信号線15を介して、論理AND回路21に入力されるので、RS型フリップフロップ22へ供給されるクロック信号はマスクされない(元の状態が維持される)。
(負荷電流が急減した状態)
次に、負荷電流が急減した場合を説明する。負荷電流が急減した場合(タイミングt0)、出力電圧Vo(信号線9)が急上昇し、出力電圧Voが基準電圧VB3を超えると、負荷急減検出コンパレータ34の出力(信号線14)はLowレベルからHiレベルに変化する(タイミングt1)。これにより、論理インバータ回路36の出力(信号線15)がHiレベルからLowレベルに変化する。
出力電圧Vo(信号線9)が高い間は、信号線1のクロック信号はマスクされ、論理AND回路21の出力(信号線2)は、Lowレベルになる。メインスイッチ25はオンしないため、負荷急減直後の出力電圧Vo(信号線9)の上昇を抑制することが可能となる。
その後、出力電圧Vo(信号線9)が徐々に低下し、出力電圧Voが基準電圧VB3を下回ると(タイミングt2)、負荷急減検出コンパレータ34の出力(信号線14)は、HiレベルからLowレベルに変化する。そして、論理インバータ回路36の出力(信号線15)は、LowレベルからHiレベルに変化する。
このタイミングでクロック信号(信号線1)がHiレベルであれば(タイミングt3)、論理AND回路21の出力(信号線2)は、Hiレベルになる。そして、RS型フリップフロップ22のS端子がLowレベルからHiレベルに変化するので、メインスイッチ25にオン信号が出力される。
しかし、出力電圧Vo(信号線9)の上昇で、エラーアンプ31の出力(信号線13)は、平均化に時間を要しながらも、徐々に低下を開始した後なので、メインスイッチ25のオン時間は短く、出力電圧Vo(信号線9)の上昇幅は小さい。
この出力電圧Voの再上昇で、再び出力電圧Voが基準電圧VB3を超えると(タイミングt4)、信号線15はLowレベルに変化する。このため、論理AND回路21で、クロック信号(信号線1)はマスクされ、メインスイッチ25はオンしない。このような動作を繰り返しながら、出力電圧Vo(信号線9)は徐々に低下する。
最終的には、スイッチングレギュレータ全体のフィードバックループにより、負荷電流が小さいレベルで安定している状態にバランスされ、出力電圧Vo(信号線9)が安定する。
なお、負荷急減検出の基準電圧VB3は、異常(過電圧)検出の基準電圧VB1よりも低い電圧に設定する。負荷急減によって上昇する出力電圧Voが、異常(過電圧)検出される前に、負荷急減検出コンパレータ34で負荷急減検出を検出して迅速にメインスイッチ25をオフ制御することで、通常動作(異常検出されていない)状態を維持できる。
以上のとおり、第1の実施形態の電源回路(電源回路100)は、スイッチング素子(メインスイッチ25)のスイッチング動作により入力直流電圧を目標の直流電圧に変換して出力するスイッチングレギュレータを使用し、スイッチング素子のスイッチング動作を制御する制御回路(制御回路102)、を備える。
上記制御回路は、
スイッチングレギュレータの出力電圧を抵抗分割で分圧する抵抗分圧回路(抵抗R1,R2)と、
分圧した電圧と設定した基準電圧との誤差信号を生成する誤差検出回路(誤差検出回路30)と、
スイッチング素子に流れる電流を検出するスイッチ電流検出回路(スイッチ電流検出回路24)と、
誤差検出回路の出力とスイッチ電流検出回路の出力を比較する第1のコンパレータ(スイッチ電流検出コンパレータ26)と、
クロック信号を出力するクロック源(クロック源20)と、
クロック信号を起点とするスイッチング素子をオン制御するためのオン信号と、第1のコンパレータの出力信号を起点とするスイッチング素子をオフ制御するためのオフ信号を生成するスイッチ信号生成回路(RS型フリップフロップ22)と、
出力電圧が第2の基準電圧(VB3)よりも上昇したことを検出する第2のコンパレータ(負荷急減検出コンパレータ34)と、
第2のコンパレータの出力信号に基づいて、スイッチ信号生成回路のオン信号の生成を切り替える切替機能(論理AND回路21)と、を備える。
そして、切替機能は、第2のコンパレータで出力電圧の上昇が検出されたときには、スイッチ信号生成回路においてオン信号の生成を切り替えてスイッチング素子がオンしないよう制御するように構成されている。
また、第1の実施形態の電源回路(電源回路100)では、制御回路(制御回路102)は、第2の基準電圧(VB3)よりも高い値に設定された第3の基準電圧(VB1)を超える出力電圧の異常な上昇を検出する第3のコンパレータ(異常(過電圧)検出コンパレータ28)と、第3のコンパレータの出力信号に基づいて出力電圧の異常判定を行う異常検出判定回路(異常検出判定回路27)と、を備える。
本実施形態では、上記第3のコンパレータで出力電圧の異常と判定される前に、出力電圧が上昇したことを第2のコンパレータ(負荷急減検出コンパレータ34)で検出し、切替機能(論理AND回路21)によりスイッチング素子がオンしないように制御する。
このように、本発明の第1の実施形態では、スイッチングレギュレータの制御回路102に、異常(過電圧)検出コンパレータ28とは別に、負荷急減検出コンパレータ34を追加することにより、出力電圧Voの上昇を抑制する改善が図られている。
例えば、負荷急減検出コンパレータの閾値は、異常(過電圧)検出レベルよりも低いレベルに設定し、上昇する出力電圧が、異常(過電圧)検出レベルに到達する前に、メインスイッチのオフ制御を行う。このように、負荷急減による出力電圧Voの上昇を、異常(過電圧)レベルを検出する前に抑制することで、通常動作を維持できる。
また、負荷急減の検出に、平均化のため判定時間が長いエラーアンプ31の出力を使用しないため、メインスイッチ25をオフするまでの時間が短く、出力電圧Voが上昇を続けることを抑制できる。
<従来の電源回路>
次に、従来のスイッチングレギュレータを使用した電源回路について、図3及び図4を参照して説明する。
[電源回路の構成]
図3は、従来のスイッチングレギュレータを使用した電源回路の例を示す。図2に示した電源回路200は、スイッチングレギュレータを使用し、制御回路202を備える。スイッチングレギュレータは、降圧型の非同期整流タイプのスイッチングレギュレータの一例である。従来のスイッチングレギュレータは、第1の実施形態のスイッチングレギュレータ(図1)と比べると、負荷急減を検出する回路構成(論理AND回路21、負荷急減検出コンパレータ34、基準電圧源(VB3)、論理インバータ回路36、信号線2,14,15)が除かれた構成である。
[各部のタイミングチャート]
図4は、従来の電源回路200における各部の信号の状態を示すタイミングチャートである。このタイミングチャートは、図3の主要な信号線に得られる信号の波形の様子を示している。図4では、出力負荷電流、出力電圧Vo(信号線9)、クロック源20の出力(信号線1)、RS型フリップフロップ22のS端子(信号線1)、RS型フリップフロップ22のQ端子(信号線4)、RS型フリップフロップ22のR端子(信号線3)、エラーアンプ31の出力(信号線13)、及びメインスイッチ電流検出(信号線6)の各波形を示している。
ここでは、図2の場合と同様に、スイッチングレギュレータの負荷電流(負荷115の消費電流)が大きいレベルで安定している状態から、負荷電流が急減し、負荷電流が小さいレベルで安定している状態まで、遷移した場合を想定している。負荷電流が安定している状態での動作は、第1の実施形態(図1、図2)と同じである。
負荷電流が大きいレベルから小さいレベルまで急減した場合(タイミングt0)、スイッチングレギュレータの出力電圧Vo(信号線9)が急上昇する。フィードバック端子T(同じく信号線9)に直列に接続された抵抗R1と抵抗R2で分圧された電圧(信号線12)が上昇するため、エラーアンプ31の出力(信号線13)は低下するが、平均化処理のため徐々に下がっていく。
この信号線13の信号レベルを、メインスイッチ25のオンで上昇する信号線6の信号レベルが超えるまでの時間も徐々に短くなり、スイッチ電流検出コンパレータ26で判定するまでの時間も徐々に短くなる。それにより、RS型フリップフロップ22のS端子に入力されるクロック信号のクロック信号の立ち上がりから、R端子にリセット信号が入力されるまでの時間も短くなる。したがって、RS型フリップフロップ22のQ端子(信号線4)がHiレベルである時間、つまりメインスイッチ25のオン時間が短くなっていく。
出力電圧Vo(信号線9)の急上昇によって下がり過ぎたエラーアンプ31の出力(信号線13)は、出力電圧Vo(信号線9)が低下してくると上昇に転じ、スイッチングレギュレータ全体のフィードバックループにより、負荷電流が小さいレベルで安定している状態にバランスされ、出力電圧Vo(信号線9)が安定する。
この従来の電源回路200では、負荷電流の急減の直後、出力電圧Vo(信号線9)が急上昇しても、エラーアンプ31の平均化処理のため、エラーアンプ31の出力を、上昇した出力電圧Voに相当するレベルに低下させるまでに時間を要してしまう。メインスイッチ25のオン時間は、エラーアンプ31の出力が低下すると共に短くなっていくが、出力電圧Vo(信号線9)は、エラーアンプ31の出力が出力電圧Voに相当するレベルに低下するまで、上昇を続けてしまうという問題があった。異常(過電圧)検出コンパレータ28で出力電圧Vo(信号線9)が基準電圧VB1を超えたことが検出されたとき、異常検出判定回路27からスイッチングレギュレータ停止信号を出力され、出力電圧Voが低下する。
<第2の実施形態>
次に、本発明の第2の実施形態に係る電源回路について、図5及び図6を参照して説明する。
[電源回路の構成]
図5は、第2の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す。図5に示す電源回路100Aは、スイッチングレギュレータを使用し、制御回路102Aを備える。
電源回路100A(制御回路102A)は、第1の実施形態に係る電源回路100(図1)に対し、論理AND回路21とRS型フリップフロップ22の代わりに、D型フリップフロップ37を設けている点が異なる。D型フリップフロップ37に対する結線では、信号線1を介してクロック源20の出力端子とCK端子(クロック)を接続し、信号線15を介して論理インバータ回路36の出力端子とD端子を接続している。また、信号線3を介してスイッチ電流検出コンパレータ26の出力端子とR端子(リセット)を接続している。そして、信号線4を介してQ端子とドライバ回路23の入力端子を接続している。
第1の実施形態では、負荷急減に伴う出力電圧Vo(信号線9)の上昇を抑制することは可能であるが、出力電圧Voが低下し、負荷急減検出コンパレータ34の出力(信号線14)がHiレベルからLowレベルに変化したタイミングで、メインスイッチ25がオンしてしまう。このため、スイッチング周波数と異なる周波数のスイッチングノイズが発生する問題がある。
そこで、第2の実施形態では、D型フリップフロップ37を適用し、スイッチング周波数であるクロック信号の立ち上がりエッジのタイミングで、必ずメインスイッチ25がオンする制御方式とする。また、第2のコンパレータの出力信号に基づいて、スイッチ信号生成回路のオン信号の生成を切り替える切替機能は、D型フリップフロップ37のD端子入力信号レベルで制御するように構成されている。
[各部のタイミングチャート]
図6は、第2の実施形態に係る電源回路100Aにおける各部の信号の状態を示すタイミングチャートである。このタイミングチャートは、図5の主要な信号線に得られる信号の波形の様子を示している。
図6では、出力負荷電流、出力電圧Vo(信号線9)、D型フリップフロップ37のCK端子(信号線1)、負荷急減検出コンパレータ34の出力(信号線14)、D型フリップフロップ37のD端子(信号線15)、D型フリップフロップ37のQ端子(信号線4)、D型フリップフロップ37のR端子(信号線3)、エラーアンプ31の出力(信号線13)、及びメインスイッチ電流検出(信号線6)の各波形を示している。なお、図6において、D型フリップフロップ37を「フリップフロップ37」と表記している。
ここでは、スイッチングレギュレータの負荷電流(負荷115の消費電流)が大きいレベルで安定している状態から、負荷電流が急減し、負荷電流が小さいレベルで安定している状態まで、遷移した場合を想定している。
(負荷電流が安定状態)
負荷電流が大きいレベルで安定している状態では、負荷急減検出コンパレータ34の出力(信号線14)はLowレベル、論理インバータ回路36の出力(信号線15)はHiレベルであり、D型フリップフロップのD端子はHiレベルである。クロック源20から、信号線1を介して、一定間隔のスイッチング周波数のクロック信号が、D型フリップフロップ37のCK端子(信号線1)に入力され、Q端子(信号線4)からは、クロック信号の立ち上がりエッジでHiレベルとなる信号が出力される。このD型フリップフロップ37の出力信号により、ドライバ回路23は、信号線5を介してメインスイッチ25をオンさせる。
メインスイッチ25がオンし、電源111から、負荷115に向かって流れる電流を、スイッチ電流検出回路24でモニタし、その結果を、スイッチ電流検出コンパレータ26に接続された信号線6に出力する。
一方、メインスイッチ25のオンによって上昇する出力電圧Vo(信号線9)は、帰還するフィードバック端子Tに直列に接続された抵抗R1と抵抗R2で分圧(信号線12)される。
エラーアンプ31は、分圧電圧(信号線12)と基準電圧VB2との誤差を平均化して、スイッチ電流検出コンパレータ26に接続された信号線13に出力する。
スイッチ電流検出コンパレータ26は、この信号線13の信号と、先述の信号線6の信号を比較する。そして、信号線6の信号レベルが信号線13の信号レベルを超えると、信号線3を介して、スイッチ電流検出コンパレータ26からD型フリップフロップ37のR端子にリセット信号が入力される。D型フリップフロップ37のQ端子(信号線4)から出力される信号はHiレベルからLowレベルに変化し、ドライバ回路23から、信号線5を介して、メインスイッチ25をオフさせる。
このように、メインスイッチ25のオン/オフ動作を、スイッチング周波数毎に繰り返すことによって、抵抗R1と抵抗R2の分圧と、基準電圧VB2とによって設定される所望の出力電圧Vo(信号線9)が得られる。
(負荷電流が急減した状態)
負荷電流が急減した場合(タイミングt0)、出力電圧Vo(信号線9)が急上昇し、出力電圧Voが基準電圧VB3を超えると、負荷急減検出コンパレータ34の出力(信号線14)はLowレベルからHiレベルに変化する(タイミングt11)。これにより、論理インバータ回路36の出力(信号線15)がHiレベルからLowレベルに変化する。
そして、D型フリップフロップ37のD端子がLowレベルとなるので、次のクロック信号の立ち上がりで(タイミングt12)、Q端子(信号線4)の出力信号はLowレベルのままであり、メインスイッチ25はオンしない。このため、負荷急減直後の出力電圧Vo(信号線9)の上昇を抑制することが可能となる。
その後、出力電圧Vo(信号線9)が徐々に低下し、出力電圧Voが基準電圧VB3を下回ると(タイミングt13)、負荷急減検出コンパレータ34の出力(信号線14)はHiレベルからLowレベルに変化し、論理インバータ回路36の出力(信号線15)はLowレベルからHiレベルに変化する。
このタイミングで、D型フリップフロップ37のD端子はHiレベルに変化するが、Q端子(信号線4)はHiレベルに変化しないので、メインスイッチ25はオンにならない。
次のクロック信号の立ち上がりエッジで(タイミングt14)、D型フリップフロップ37のQ端子がHiレベルに変化するので、メインスイッチ25がオンし、出力電圧Vo(信号線9)は、再上昇を始める。
しかし、出力電圧Vo(信号線9)の上昇で、エラーアンプ31の出力(信号線13)は、平均化に時間を要しながらも、徐々に低下を開始した後なので、メインスイッチ25のオン時間は短く、出力電圧Vo(信号線9)の上昇幅は小さい。
この出力電圧Voの再上昇で、再び出力電圧Voが基準電圧VB3を超えると(タイミングt15,t16)、D型フリップフロップ37のD端子(信号線15)はLowレベルに変化する。このため、D型フリップフロップ37で、CK端子(信号線1)のクロック信号の立ち上がりエッジがマスクされ、メインスイッチ25はオンしない。このような動作を繰り返しながら、出力電圧Vo(信号線9)は徐々に低下する。
最終的には、スイッチングレギュレータ全体のフィードバックループにより、負荷電流が小さいレベルで安定している状態にバランスされ、出力電圧Vo(信号線9)が安定する。
このように、本発明の第2の実施形態では、D型フリップフロップの適用によって、負荷急減検出コンパレータ34の出力に基づいてオフ制御したメインスイッチ25を再オンさせるタイミングと、クロック信号の立ち上がりエッジを揃える改善が図られている。
メインスイッチ25がオンするタイミングと、スイッチング周波数のクロック信号の立ち上がりエッジを揃えることで、外部への雑音となるスイッチングノイズの周波数が、拡散することを抑制できる。
以上のとおり、第2の実施形態に係る電源回路(電源回路100A)では、スイッチング素子(メインスイッチ25)をオンするタイミングが、クロック信号(信号線1)の立ち上がりエッジ(立ち下がりエッジでも可能)と同期するように、スイッチ信号生成回路(D型フリップフロップ37)のオン信号の生成を制御する。
<第3の実施形態>
次に、本発明の第3の実施形態に係る電源回路について、図7及び図8を参照して説明する。第3の実施形態では、第2の実施形態(図5)に、軽負荷検出機能を追加している。軽負荷とは、スイッチングレギュレータの負荷電流が小さく、スイッチング周波数毎にメインスイッチ25をオンさせる必要がない状態である。スイッチング周波数毎にメインスイッチ25をオンさせると、所望の出力電圧Voが得られず、出力電圧Voが上昇してしまう。このため、本実施形態では、メインスイッチ25に対するオン信号を間欠動作させる(間引く)機能を搭載している。
[電源回路の構成]
図7は、第3の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す。図7に示す電源回路100Bは、スイッチングレギュレータを使用し、制御回路102Bを備える。
電源回路100B(制御回路102B)は、第2の実施形態に係る電源回路100A(図5)をベースに、軽負荷検出機能として、軽負荷検出コンパレータ38、基準電圧VB4の基準電圧源39、論理インバータ回路40、論理OR回路41、及び信号線16,17が追加されている。
軽負荷検出コンパレータ38の非反転入力端子(+)は、信号線13を介してエラーアンプ31の出力端子と接続し、反転入力端子(-)は、基準電圧源39と接続している。軽負荷検出コンパレータ38が負荷状態に応じた信号を出力する出力端子は、信号線16を介して論理インバータ回路40の入力端子と接続している。論理インバータ回路40の出力端子は、信号線17を介して論理OR回路41の一の入力端子に接続している。また、論理OR回路41の他の入力端子には、信号線14を介して負荷急減検出コンパレータ34の出力端子と接続している。そして、論理OR回路41の出力端子が、論理インバータ回路36の入力端子に接続している。
[各部のタイミングチャート]
図8は、第3の実施形態に係る電源回路100Bにおける各部の信号の状態を示すタイミングチャートである。このタイミングチャートは、図7の主要な信号線に得られる信号の波形の様子を示している。
図8では、出力負荷電流、出力電圧Vo(信号線9)、D型フリップフロップ37のCK端子(信号線1)、負荷急減検出コンパレータ34の出力(信号線14)、軽負荷検出コンパレータ38の出力(信号線16)、D型フリップフロップ37のD端子(信号線15)、D型フリップフロップ37のQ端子(信号線4)、D型フリップフロップ37のR端子(信号線3)、エラーアンプ31の出力(信号線13)、及びメインスイッチ電流検出(信号線6)の各波形を示している。
ここでは、スイッチングレギュレータの負荷電流(負荷115の消費電流)が大きいレベルで安定している状態から、負荷電流が急減し、負荷電流が軽負荷と認識される小さいレベルで安定している状態まで、遷移した場合を想定している。負荷電流が大きいレベルで安定している状態と、負荷電流が急減したときの動作は、前述の第2の実施形態の場合と同じであるため、説明を省略する。
(負荷電流が急減した状態)
以下、負荷電流が軽負荷と認識される小さいレベルで安定した状態の動作を説明する。
軽負荷検出コンパレータ38が出力した軽負荷検出信号(信号線16)を論理インバータ回路40で反転した信号(信号線17)と、負荷急減検出コンパレータ34が出力した負荷急変検出信号(信号線14)とが、論理OR回路41に入力される。そして、論理OR回路41の出力は、論理インバータ回路36を介して、D型フリップフロップ37のD端子(信号線15)へ入力される。このD端子(信号線15)がLowレベルのとき(タイミングt12)、D型フリップフロップ37で、CK端子(信号線1)のクロック信号の立ち上がりエッジがマスクされ、メインスイッチ25はオンしない。一方、D端子(信号線15)がHiレベルのとき、CK端子(信号線1)のクロック信号の立ち上がりエッジ(タイミングt14)を起点に、メインスイッチ25がオンする。
軽負荷の識別は、エラーアンプ31の出力(信号線13)と基準電圧VB4を、軽負荷検出コンパレータ38で比較することによって行う。軽負荷状態では、出力電圧Vo(信号線9)が上がり過ぎると、エラーアンプ31の出力(信号線13)が低下する。誤差検出信号(信号線13)が基準電圧VB4よりも小さくなると、軽負荷検出コンパレータ38の出力(信号線16)はHiレベルからLowレベルに変化し(タイミングt21)、軽負荷状態と判定される。
このとき、信号線16から論理インバータ回路40、論理OR回路41、及び論理インバータ回路36を介して、D型フリップフロップ37のD端子(信号線15)も同じくHiレベルからLowレベルに変化する。CK端子(信号線1)のクロック信号の立ち上がりエッジがマスクされるので、メインスイッチ25はオンしない。
メインスイッチ25がオンしないので、出力電圧Vo(信号線9)は低下し、エラーアンプ31の出力は上昇する。それにより、軽負荷検出コンパレータ38の出力(信号線16)はLowレベルからHiレベルに変化し(タイミングt22)、次のクロック信号の立ち上がりエッジ(タイミングt23)でメインスイッチ25がオンできる状態になる。
そして、メインスイッチ25がオンした後、誤差検出信号(信号線13)が基準電圧VB4よりも小さくなると、軽負荷検出コンパレータ38の出力(信号線16)はHiレベルからLowレベルに変化し(タイミングt24)、軽負荷状態と判定される。このとき、D型フリップフロップ37のD端子(信号線15)も同じくHiレベルからLowレベルに変化する。CK端子(信号線1)のクロック信号の立ち上がりエッジがマスクされるので、メインスイッチ25はオンしない。軽負荷時には、スイッチングレギュレータ(軽負荷検出コンパレータ38、D型フリップフロップ37、メインスイッチ25)がこのような動きを繰り返し、出力電圧Vo(信号線9)が安定する。
よって、負荷電流が軽負荷と識別される小さいレベルで安定している状態では、スイッチングレギュレータのメインスイッチ25は、間欠動作となる。
なお、基準電圧VB3で決まる負荷急減検出の閾値は、軽負荷検出機能に影響しないように、エラーアンプ31の出力と基準電圧VB4で決まる軽負荷検出の閾値よりも高い値に設定する。すなわち、各基準電圧は、VB1>VB3>VB4の関係が成立する。
以上のとおり、第3の実施形態に係る電源回路(電源回路100B)において、制御回路(制御回路102B)は、電源回路に接続された負荷が軽負荷であることを、出力電圧Voの上昇による誤差検出回路(誤差検出回路30)の出力に基づいて判定する軽負荷検出回路(軽負荷検出コンパレータ38、基準電圧源39、論理インバータ回路40、論理OR回路41)、を備える。
本実施形態において、切替機能は、軽負荷検出回路の出力信号又は第2のコンパレータ(負荷急減検出コンパレータ34)の出力信号に基づいて、スイッチ信号生成回路(D型フリップフロップ37)のオン信号の生成を切り替え、第2のコンパレータで出力電圧の上昇が検出されたときには、スイッチ信号生成回路においてオン信号の生成を切り替えてスイッチング素子がオンしないように制御する。
このように、本発明の第3の実施形態では、軽負荷検出機能を備えたスイッチングレギュレータにおいて、軽負荷検出機能を損なうことなく、負荷急減検出コンパレータ34の追加による出力電圧Voの上昇を抑制する改善が図られている。
<第4の実施形態>
次に、本発明の第4の実施形態に係る電源回路について、図9及び図10を参照して説明する。第4の実施形態では、第3の実施形態(図7)に、出力電圧Vo(信号線9)が帰還するフィードバック端子T(信号線9)に、断線検出機能を追加している。
図9は、第4の実施形態に係るスイッチングレギュレータを使用した電源回路の例を示す。図9に示す電源回路100Cは、スイッチングレギュレータを使用し、制御回路102Cを備える。
電源回路100C(制御回路102C)は、第3の実施形態に係る電源回路100B(図7)をベースに、フィードバック端子T(信号線9)に断線検出機能として定電流回路42を接続する。断線は、信号線9の断線を想定している。具体的には、出力電圧Voが供給される負荷115と、出力電圧Voが帰還するフィードバック端子T(信号線9)との間の断線を想定している。
第3の実施形態(図7)の構成で、この断線が発生すると、フィードバック端子T(信号線9)の電圧が低下する。スイッチングレギュレータのフィードバックループの特性で、フィードバック端子T(信号線9)の電圧から抵抗分圧した電圧(信号線12)が、設定している基準電圧VB2よりも低下すると、メインスイッチ25をオンさせる方向で動作する。負荷115へ供給する出力電圧Voは、所望の電圧から外れ、電源111の電圧まで上昇してしまうため、防止する機能が必要になる。
この断線が発生したときに、フィードバック端子T(信号線9)の電圧から抵抗分圧した電圧(信号線12)が、設定している基準電圧VB2より高い電圧に設定できれば、メインスイッチ25をオフさせる方向で動作させることができる。このため、本実施形態では、断線後のフィードバック端子T(信号線9)の電圧を上昇させる定電流回路42を設ける。
[各部のタイミングチャート]
図10は、第4の実施形態に係る電源回路における各部の信号の状態を示すタイミングチャートである。このタイミングチャートは、図7の主要な信号線に得られる信号の波形の様子を示している。
図10では、出力電圧Vo(信号線9)、D型フリップフロップ37のCK端子(信号線1)、負荷急減検出コンパレータ34の出力(信号線14)、異常(過電圧)検出コンパレータ28の出力(信号線10)、スイッチングレギュレータの停止信号(信号線11)、軽負荷検出コンパレータ38の出力(信号線16)、D型フリップフロップ37のD端子(信号線15)、D型フリップフロップ37のQ端子(信号線4)、D型フリップフロップ37のR端子(信号線3)、エラーアンプ31の出力(信号線13)、及びメインスイッチ電流検出(信号線6)の各波形を示している。
断線が発生すると(タイミングt30)、定電流回路42から供給される電流によって、フィードバック端子T(信号線9)の電圧は上昇する。フィードバック端子T(信号線9)の電圧上昇は、異常(過電圧)検出機能、負荷急減検出機能、又は軽負荷検出機能のいずれでも検出可能であるが、負荷急減検出コンパレータ34で検出した信号が、最も迅速に、メインスイッチ25のオフ制御が可能である(タイミングt31)。
異常(過電圧)検出コンパレータ28の閾値である基準電圧VB1は、負荷急減検出コンパレータ34の閾値である基準電圧VB3よりも高いため、フィードバック端子T(信号線9)の電圧が基準電圧VB1に上昇するまで判定が遅くなる(タイミングt32)。また、異常検出判定回路27の内部遅延によって、さらに判定が遅くなる。また、軽負荷検出コンパレータ38は、誤差を平均化するエラーアンプ31の出力が低下するまでに時間を要するため、判定が遅くなる。
以上のとおり、第4の実施形態に係る電源回路(電源回路100C)では、制御回路(制御回路102C)は、出力電圧Voが抵抗分圧回路(抵抗R1,R2)に帰還するフィードバック端子(T)に、定電流を流す定電流回路(定電流回路42)が接続されている。
そして、フィードバック端子とスイッチングレギュレータの負荷との間の結線(信号線9)が断線した際には、定電流回路の定電流によりフィードバック端子の電圧の上昇したことを第2のコンパレータ(負荷急減検出コンパレータ34)で検出し、切替機能は、スイッチ信号生成回路(D型フリップフロップ37)のオン信号の生成を切り替え、スイッチング素子がオンしないように制御する。
このように、本発明の第4の実施形態は、出力電圧Voが供給される負荷115と、出力電圧Voが帰還するフィードバック端子Tとの結線(信号線9)を、断線検出する機能を備えたスイッチングレギュレータを備える。スイッチングレギュレータは、負荷急減検出コンパレータ34の追加によって、断線検出してからメインスイッチ25のオフ制御まで、迅速に動作する改善が図られている。
すなわち、フィードバック端子Tの断線検出の判定に、負荷急減検出コンパレータ34を利用することにより、迅速にメインスイッチ25をオフ制御することが可能となる。
<第5の実施形態>
次に、本発明の第5の実施形態として、上述した第1~第4の実施形態のいずれかの電源回路を備えた電子制御装置について、図11を参照して説明する。
図11は、第1~第4の実施形態のいずれかの電源回路を備えた電子制御装置の構成例を示す。具体的には、例えば、電子制御装置は車載用のECU(Electronic Control Unit)である。
車両制御システムは、バッテリ電源300と、電子制御装置310で構成される。電子制御装置310の内部には、電源回路320と、マイクロコントローラ(以下「マイコン」と略記する)330を備える。電源回路320の内部には、制御回路322を備える。電源回路320、及び制御回路322はそれぞれ、上述した第1~第4の実施形態における電源回路100,100A~100C、及び制御回路102,102A~102Cのいずれかに相当する。
バッテリ電源300の直流電圧は、信号線301を介して電源回路320に供給され、スイッチングレギュレータを使用して異なる直流電圧に変換され、信号線304を介してマイコン330(負荷)の電源電圧として供給される。マイコン330は、複数の入力信号302と複数の出力信号303を以って、車両の各種制御を担っている。
マイコン330は、自動運転などに対応するため高機能化が進んでおり、制御する機能が多数あるため、各機能のオン/オフ切替えによる消費電流の変化が大きい。マイコン330の電源を担う電源回路320には、マイコン330の消費電流(電源回路320の負荷電流)が急に変わった場合でも、マイコン330に安定した電力供給を行うことが求められる。すなわち、マイコン330の電源電圧変動(電源回路320の出力電圧Voの変動)は、マイコン330の許容範囲内に収める必要がある。ここでは、マイコン330の消費電流が急に減少した場合に、電源回路320の出力電圧Voの上昇を抑制する手段として、前述した第1~第3の実施形態の電源回路100,100A~100Bのいずれかを適用することができる。
また、安全性向上のため、スイッチングレギュレータの出力電圧をフィードバックするフィードバックループ線が断線した場合に、スイッチングレギュレータの出力電圧Voの上昇を防止する機能を備えている。これにより、マイコン330へ供給する電源電圧Voが上がり過ぎて、マイコン330の最大定格を超えるような事態を避けることができる。ここでは、断線検出機能として、前述した第4の実施形態の電源回路100Cを適用することができる。
このように、本発明の第1~第4の実施形態は、電子制御装置(ECU)の電源供給の安定化と安全性向上において有効な手段となる。
さらに、本発明は上述した各実施形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、その他種々の応用例、変形例を取り得ることは勿論である。
例えば、上述した各実施形態は本発明を分かりやすく説明するために電源回路(スイッチングレギュレータ)の構成を詳細かつ具体的に説明したものであり、必ずしも説明した全ての構成要素を備えるものに限定されない。また、ある実施形態の構成の一部を他の実施形態の構成要素に置き換えることが可能である。また、ある実施形態の構成に他の実施形態の構成要素を加えることも可能である。また、各実施形態の構成の一部について、他の構成要素の追加又は置換、削除をすることも可能である。
また、上記の各構成、機能、処理部等は、それらの一部又は全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。ハードウェアとして、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などを用いてもよい。ソフトウェアによって行われる場合には、例えば電源回路に設けられるCPUその他の演算処理装置が、電源回路の内部に設けられたROM等の記録媒体に保存されたコンピュータープログラムを読み出して順次実行することによって行われるようにしてもよい。
1~17…信号線、 20…クロック源、 21…論理AND回路、 22…RS型フリップフロップ、 23…ドライバ回路、 24…スイッチ電流検出回路、 25…メインスイッチ、 26…スイッチ電流検出コンパレータ、 27…異常検出判定回路、 28…異常(過電圧)検出コンパレータ、 29…基準電圧源(VB1)、 30…誤差増幅回路、 31…エラーアンプ、 32…基準電圧源(VB2)、 33…負荷急減検出回路、 34…負荷急減検出コンパレータ、 35…基準電圧源(VB3)、 36…論理インバータ回路、 37…D型フリップフロップ、 38…軽負荷検出コンパレータ、 39…基準電圧VB4、 40…論理インバータ回路、 41…論理OR回路、 42…定電流回路、 100,100A~100C…電源回路、 102,102A~102C…制御回路、 111…電源、 112…ダイオード、 113…インダクタ、 114…キャパシタ、 115…負荷、 300…バッテリ電源、 310…電子制御装置(ECU)、 320…電源回路、 322…制御回路、 330…マイクロコントローラ、 301~204…信号線、 R1,R2…抵抗、 Vo…出力電圧、 VB1~VB3…基準電圧

Claims (6)

  1. スイッチング素子のスイッチング動作により入力直流電圧を目標の直流電圧に変換して出力するスイッチングレギュレータを使用し、前記スイッチング素子のスイッチング動作を制御する制御回路を備えた電源回路において、
    前記制御回路は、
    前記スイッチングレギュレータの出力電圧を抵抗分割で分圧する抵抗分圧回路と、
    分圧した電圧と設定した基準電圧との誤差信号を生成する誤差検出回路と、
    前記スイッチング素子に流れる電流を検出するスイッチ電流検出回路と、
    前記誤差検出回路の出力と前記スイッチ電流検出回路の出力を比較する第1のコンパレータと、
    クロック信号を出力するクロック源と、
    前記クロック信号を起点とする前記スイッチング素子をオン制御するためのオン信号と、前記第1のコンパレータの出力信号を起点とするスイッチング素子をオフ制御するためのオフ信号を生成するスイッチ信号生成回路と、
    前記電源回路に接続された負荷が軽負荷であることを、前記出力電圧の上昇による前記誤差検出回路の出力に基づいて判定する軽負荷検出回路と、
    前記出力電圧が第2の基準電圧よりも上昇したことを検出する第2のコンパレータと、
    前記第2のコンパレータの出力信号に基づいて、前記スイッチ信号生成回路のオン信号の生成を切り替える切替機能と、を備え、
    前記切替機能は、前記軽負荷検出回路の出力信号又は前記第2のコンパレータの出力信号に基づいて、前記スイッチ信号生成回路のオン信号の生成を切り替え、前記軽負荷検出回路で前記負荷が軽負荷であると判定されたとき又は前記第2のコンパレータで前記出力電圧の上昇が検出されたときには、前記スイッチ信号生成回路において前記オン信号の生成を切り替えて前記スイッチング素子がオンしないように制御する
    電源回路。
  2. 前記制御回路は、
    第2の基準電圧よりも高い値に設定された第3の基準電圧を超える前記出力電圧の異常な上昇を検出する第3のコンパレータと、
    前記第3のコンパレータの出力信号に基づいて前記出力電圧の異常判定を行う異常検出判定回路と、を備え、
    前記第3のコンパレータで前記出力電圧の異常と判定される前に、前記出力電圧が上昇したことを前記第2のコンパレータで検出し、前記切替機能により前記スイッチング素子がオンしないように制御する
    請求項に記載の電源回路。
  3. 前記制御回路は、
    前記出力電圧が前記抵抗分圧回路に帰還するフィードバック端子に、定電流を流す定電流回路が接続され、
    前記フィードバック端子と前記スイッチングレギュレータの負荷との間の結線が断線した際には、前記定電流回路の定電流により前記フィードバック端子の電圧の上昇したことを前記第2のコンパレータで検出し、前記切替機能により前記スイッチング素子がオンしないように制御する
    請求項に記載の電源回路。
  4. 前記切替機能は、前記スイッチング素子をオンするタイミングが、前記クロック信号の立ち上がりエッジ又は立ち下がりエッジと同期するように、前記スイッチ信号生成回路のオン信号の生成を制御する
    請求項1乃至のいずれか一項に記載の電源回路。
  5. 前記スイッチ信号生成回路は、D型フリップフロップであり、
    前記切替機能は、前記D型フリップフロップのD端子入力信号レベルで前記スイッチ信号生成回路のオン信号の生成を制御する
    請求項に記載の電源回路。
  6. 出力電圧を生成する電源回路と、前記電源回路の前記出力電圧を電源として動作するマイクロコントローラと、を備えた電子制御装置であって、
    前記電源回路は、
    スイッチング素子のスイッチング動作により入力直流電圧を目標の直流電圧に変換して出力するスイッチングレギュレータを使用し、
    前記スイッチング素子のスイッチング動作を制御する制御回路を有し、
    前記制御回路は、
    前記スイッチングレギュレータの出力電圧を抵抗分割で分圧する抵抗分圧回路と、
    分圧した電圧と設定した基準電圧との誤差信号を生成する誤差検出回路と、
    前記スイッチング素子に流れる電流を検出するスイッチ電流検出回路と、
    前記誤差検出回路の出力と前記スイッチ電流検出回路の出力を比較する第1のコンパレータと、
    クロック信号を出力するクロック源と、
    前記クロック信号を起点とする前記スイッチング素子をオン制御するためのオン信号と、前記第1のコンパレータの出力信号を起点とするスイッチング素子をオフ制御するためのオフ信号を生成するスイッチ信号生成回路と、
    前記電源回路に接続された負荷が軽負荷であることを、前記出力電圧の上昇による前記誤差検出回路の出力に基づいて判定する軽負荷検出回路と、
    前記出力電圧が第2の基準電圧よりも上昇したことを検出する第2のコンパレータと、
    前記第2のコンパレータの出力信号に基づいて、前記スイッチ信号生成回路のオン信号の生成を切り替える切替機能と、を備え、
    前記切替機能は、前記軽負荷検出回路の出力信号又は前記第2のコンパレータの出力信号に基づいて、前記スイッチ信号生成回路のオン信号の生成を切り替え、前記軽負荷検出回路で前記負荷が軽負荷であると判定されたとき又は前記第2のコンパレータで前記出力電圧の上昇が検出されたときには、前記スイッチ信号生成回路において前記スイッチング素子のオン信号の生成を切り替えて前記スイッチング素子がオンしないように制御する
    電子制御装置。
JP2020079368A 2020-04-28 2020-04-28 電源回路及び電子制御装置 Active JP7352512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020079368A JP7352512B2 (ja) 2020-04-28 2020-04-28 電源回路及び電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020079368A JP7352512B2 (ja) 2020-04-28 2020-04-28 電源回路及び電子制御装置

Publications (2)

Publication Number Publication Date
JP2021175318A JP2021175318A (ja) 2021-11-01
JP7352512B2 true JP7352512B2 (ja) 2023-09-28

Family

ID=78281904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020079368A Active JP7352512B2 (ja) 2020-04-28 2020-04-28 電源回路及び電子制御装置

Country Status (1)

Country Link
JP (1) JP7352512B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051550A (ja) 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd スイッチング電源装置及びスイッチング電源用半導体装置
JP2009153278A (ja) 2007-12-19 2009-07-09 Sharp Corp スイッチング電源回路
JP2010178438A (ja) 2009-01-27 2010-08-12 Sanyo Electric Co Ltd スイッチング電源制御回路
JP2016181071A (ja) 2015-03-24 2016-10-13 日立オートモティブシステムズ株式会社 電源装置
JP2019075911A (ja) 2017-10-17 2019-05-16 キヤノン株式会社 電力供給装置および電力供給方法
WO2019244374A1 (ja) 2018-06-22 2019-12-26 ローム株式会社 スイッチング電源、半導体集積回路装置、差動入力回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051550A (ja) 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd スイッチング電源装置及びスイッチング電源用半導体装置
JP2009153278A (ja) 2007-12-19 2009-07-09 Sharp Corp スイッチング電源回路
JP2010178438A (ja) 2009-01-27 2010-08-12 Sanyo Electric Co Ltd スイッチング電源制御回路
JP2016181071A (ja) 2015-03-24 2016-10-13 日立オートモティブシステムズ株式会社 電源装置
JP2019075911A (ja) 2017-10-17 2019-05-16 キヤノン株式会社 電力供給装置および電力供給方法
WO2019244374A1 (ja) 2018-06-22 2019-12-26 ローム株式会社 スイッチング電源、半導体集積回路装置、差動入力回路

Also Published As

Publication number Publication date
JP2021175318A (ja) 2021-11-01

Similar Documents

Publication Publication Date Title
EP3301537B1 (en) Semiconductor intergrated circuit for regulator
US8810217B2 (en) Current share configuration in a power converter system
US7336057B2 (en) DC/DC converter
US20170063232A1 (en) Semiconductor integrated circuit for regulator
US7724552B2 (en) Power supply
TWI444626B (zh) 參考電壓提供電路以及相關方法
US11063509B2 (en) Step-up switching power supply circuit
US20060262464A1 (en) Output current threshold adjustment for a power supply
US9046903B2 (en) Controller
US20050035746A1 (en) Voltage regulator with adjustable output impedance
JP7352512B2 (ja) 電源回路及び電子制御装置
JP6779182B2 (ja) 電源装置および電子制御装置
JP2008503997A (ja) スイッチングレギュレータ
CN110069093B (zh) 电源控制装置
JP2010148289A (ja) スイッチングレギュレータ回路
JP2005045945A (ja) リモートセンシング電位検出型車両用電源装置
US11614761B2 (en) Low-dropout regulator
JP2019068662A (ja) 電源供給システム
JP4438507B2 (ja) 電流モード降圧型スイッチングレギュレータ
JP7260392B2 (ja) 電源制御装置、およびスイッチング電源装置
US10879799B2 (en) Power transmission system
JP2008228461A (ja) Dc−dcコンバータ
WO2022270021A1 (ja) 車載制御装置、車載制御装置の制御方法
JP2008131819A (ja) Dc−dcコンバータの出力制御装置、dc−dcコンバータおよびその制御方法
CN114460995A (zh) 电压调节电路和用于运行电压调节电路的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R150 Certificate of patent or registration of utility model

Ref document number: 7352512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150