JP7350983B2 - 半導体装置製造方法およびプラズマ処理方法 - Google Patents

半導体装置製造方法およびプラズマ処理方法 Download PDF

Info

Publication number
JP7350983B2
JP7350983B2 JP2022506213A JP2022506213A JP7350983B2 JP 7350983 B2 JP7350983 B2 JP 7350983B2 JP 2022506213 A JP2022506213 A JP 2022506213A JP 2022506213 A JP2022506213 A JP 2022506213A JP 7350983 B2 JP7350983 B2 JP 7350983B2
Authority
JP
Japan
Prior art keywords
film
gas
organic
channel fet
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022506213A
Other languages
English (en)
Other versions
JPWO2022185491A1 (ja
Inventor
守 薬師寺
謙一 桑原
真 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JPWO2022185491A1 publication Critical patent/JPWO2022185491A1/ja
Application granted granted Critical
Publication of JP7350983B2 publication Critical patent/JP7350983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置製造方法およびプラズマ処理方法に関する。
集積回路チップの機能・性能を絶え間なく向上させるには、トランジスタの微細化が不可欠である。２０２０年版のＩＲＤＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｏａｄｍａｐ ｆｏｒ Ｄｅｖｉｃｅｓ ａｎｄ Ｓｙｓｔｅｍｓ）によれば、テクノロジーノードと呼ばれるパターンの微細化を示す指標は、現在５ｎｍノードであり、２０２４年には３ｎｍノード、更に２０３３年には１ｎｍノードとなることが予想されている。実際のトランジスタ配線幅と配線間隔を合計したサイズをピッチ、その半分をハーフピッチ（ＨＰ： Ｈａｌｆ Ｐｉｔｃｈ）と呼び、一般的にテクノロジーノードが５ｎｍノードの場合ではＨＰ１５ｎｍ、３ｎｍノードの場合ではＨＰ１２ｎｍ、１ｎｍノードではＨＰ８ｎｍになるとされている。また、トランジスタの微細化、並びにトランジスタの性能向上をはかるための素子の構造、材料に関する様々な検討がなされている。
例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）におけるソース／ドレイン領域への歪の導入、高誘電体ゲート絶縁膜及びメタル金属の導入、プレーナー（Ｐｌａｎａｒ）型からフィン（Ｆｉｎ）型のような新構造の導入などが挙げられる。Ｆｉｎ型ＦＥＴは、３次元構造を有するフィン型チャネルの周囲をゲートで覆うことでゲートの制御性を向上させ、トランジスタの微細化に伴うゲート長の縮小に起因する短チャネル効果（すなわち、リーク電流の増大）を抑制できる。
更に近年微細化が進み、チャネルはワイヤ状またはシート状の積層体とされ、その周囲がゲートで覆われたゲートオールアラウンド（ＧＡＡ：Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）型ＦＥＴとなりつつある。ＧＡＡ型ＦＥＴは、ワイヤまたはシート状のチャネル（ナノワイヤチャネル／ナノシートチャネル）周囲全てをゲートで覆うことで、Ｆｉｎ型ＦＥＴに比べて更にゲート制御性を向上させ、短チャネル効果の一層の抑制が可能になる。Ｆｉｎ型ＦＥＴ、ＧＡＡ型ＦＥＴのいずれにおいても、ＦＥＴのチャネル上には、ゲート絶縁膜、仕事関数制御金属膜（ＷＦＭ：Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ Ｍｅｔａｌ、以下単にＷＦＭ膜と称す）、低抵抗ゲート金属膜（ＨＫ：Ｈｉｇｈ－ｋ、以下単にＨＫ膜と称す）が積層される。
このうち、ＷＦＭ膜はＦＥＴが動作状態となるための閾値電圧を決定するため、ＦＥＴの種類・用途に応じて適切な金属材料を用いる必要がある。このため、ＦＥＴの製造プロセスにおいて、ＦＥＴの種類ごとにＷＦＭ膜を付け替える工程が必要となり、製造プロセスを複雑化するとともに、トランジスタの微細化にとっての制約となる。例えば、非常に狭ピッチ構造のｎチャネルＦＥＴとｐチャネルＦＥＴとを作り分けるためには、一方のＷＦＭ膜だけを除去した後、除去した部分に適切な金属を成膜する必要がある。これを実現するためには、工程数の増加や様々な課題があり実現が困難であった。
特許文献１は、ＧＡＡ型ＦＥＴの製造プロセスにおけるｎチャネルＦＥＴとｐチャネルＦＥＴの製造方法に関する手法を開示するものである。
米国特許出願公開第２０１８／０３０８７６８号明細書
配線の微細化が益々進む中、それに伴いゲート寸法も非常に狭ピッチ化した構造となりつつある。狭ピッチのＧＡＡ型ＦＥＴ構造のｎチャネルＦＥＴとｐチャネルＦＥＴとを作り分けるためには、一方のＷＦＭ膜だけを除去した後、除去した部分に適切な金属を成膜する必要がある。これを実現するためには、成膜、エッチングおよびマスクパターニング等の製造工程を複数回繰り返す必要があり、工程数が膨大になるという課題があった。その中でも特に、マスクパターニング工程に課題があり、エッチングしない部分に複数回マスクパターニングする必要がある。近年の狭ピッチ化によって、マスクパターニングの位置を合わせ精度として、数ナノメートルオーダー以下が求められるようになり、そのマスクパターニングの位置合わせの精度が限界に達しつつあった。
特許文献１の技術によれば、ＧＡＡ型ＦＥＴの製造プロセスにおけるチャネルＦＥＴの種類ごとにＷＦＭ膜を成膜するため、つまりｎチャネルＦＥＴとｐチャネルＦＥＴとを製造するため、一方のチャンネル領域のＷＦＭ膜は除去せず、もう一方のチャネル領域のＷＦＭ膜だけを除去する手法が開示されている。これによると、一方のチャンネル領域の除去したＷＦＭ膜部分に適切なＷＦＭ膜を成膜することが可能となり、製造プロセスの簡略化、更には工程数の増加を抑制することが可能であることが述べられている。特に、特許文献１の手法によれば、マスクパターニングを複数回繰り返す必要が無く、狭ピッチ化で非常に困難であったマスクパターニングの位置合わせが不要となる。図１に、特許文献１の第一の手法を示す。図１において、ＲｎはｎチャネルＦＥＴ形成領域を示し、ＲｐはｐチャネルＦＥＴ形成領域を示す。図１の（Ａ）はハードマスク膜１０２のエッチング工程を示し、図１の（Ｂ）は有機埋込膜１０３のエッチング工程を示し、図１の（Ｃ）はｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４のアンダーエッチング工程を示し、図１の（Ｄ１）及び（Ｄ２）は有機埋込膜１０３のリフロー工程を示す。
図１の（Ａ）に記載の試料としての半導体装置の断面構成について簡単に説明する。半導体装置の断面構成は、シート状の複数のチャネル層１０６が積層体とされ、そのチャネル層１０６の全周囲がゲート絶縁膜(不図示）を介してゲート電極１０５で覆われたゲートオールアラウンド（ＧＡＡ：Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）型ＦＥＴのゲート部分の構成である。この図では、ＧＡＡ型ＦＥＴソース領域及びドレイン領域は記載されていない。
ｎチャネルＦＥＴが形成されるｎチャネルＦＥＴ形成領域Ｒｎと、ｐチャネルＦＥＴが形成されるｐチャネルＦＥＴ形成領域Ｒｐとがシリコン製の半導体基板（Ｓｉ基板）１０７の表面側に設けられている。半導体基板１０７の表面側に形成されたシリコン酸化膜のような絶縁膜の上側には、ＷＦＭ膜（仕事関数制御金属膜）１０４が形成されている。半導体基板１０７は半導体ウエハとみなすこともできる。
ｎチャネルＦＥＴ形成領域Ｒｎには、ｎチャネルＦＥＴのチェネル層(チャネル領域)を構成するシリコン膜（Ｓｉ膜）１０６が縦方向に３つ設けられており、３つのシリコン膜１０６の各々の周囲全域がＨＫ膜（低抵抗ゲート金属膜）１０５に覆われている。そして、３つのシリコン膜１０６の周囲全域を覆うＨＫ膜１０５のそれぞれはＷＦＭ膜１０４に覆われている。シリコン膜（Ｓｉ膜）１０６とＨＫ膜１０５との間には、ゲート絶縁膜（不図示）が設けられている。
ｐチャネルＦＥＴ形成領域Ｒｐには、ｎチャネルＦＥＴ形成領域Ｒｎと同様に、ｐチャネルＦＥＴのチェネル層(チャネル領域)を構成するシリコン膜１０６が縦方向に３つ設けられており、３つのシリコン膜１０６の各々の周囲全域がＨＫ膜１０５に覆われている。そして、３つのシリコン膜１０６の周囲全域を覆うＨＫ膜１０５のそれぞれはその周囲全域をＷＦＭ膜１０４によって覆われている。シリコン膜（Ｓｉ膜）１０６とＨＫ膜１０５との間には、ゲート絶縁膜（不図示）が設けられている。
ｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐにおいて、有機埋込膜１０３がＷＦＭ膜１０４の上面及び側面を覆うように形成されている。ハードマスク膜１０２がｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の上面を覆うように選択的に形成され、レジストマスク膜１０１がハードマスク膜１０２の上側を覆うように選択的に形成されている。
特許文献１の第一の手法（処理は図1に示した矢印の方向に（Ａ）－＞（Ｂ）－＞（Ｃ）と進行）によると、まず、図１の（Ａ）に示すように、レジストマスク膜１０１に沿ってＳｉＯ２等のハードマスク膜１０２をエッチングする。その後、図１の（Ｂ）に示すように、ハードマスク膜１０２をエッチングマスクとして用いて、ｎチャネルＦＥＴ形成領域Ｒｎの有機平坦化膜（ＯＰＬ： Ｏｒｇａｎｉｃ Ｐｌａｎａｒｉｚｉｎｇ Ｌａｙｅｒ）、あるいはポリメチルメタクリレート膜（ＰＭＭＡ： Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）等の有機物からなる有機埋込膜１０３をエッチングする。その後、図１の（Ｃ）に示すように、露出したｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４をある一定量エッチング（アンダーエッチング）し、かつｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐの底部のＷＦＭ膜１０４を除去する。これにより、ｐチャネルＦＥＴ形成領域ＲｐとｎチャネルＦＥＴ形成領域Ｒｎの境界でＷＦＭ膜１０４は分離されると同時に、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に凹型の空間１１１が形成される。
図示しないが、図１の（Ｃ）の次に、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３に対し、そのガラス転移温度よりわずかに低い熱処理（リフロー処理）を加えることによって、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３をわずかに溶解させ、同領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１を覆い埋める。これにより、ｐ型チャネルＦＥＴ形成領域ＲｐのＷＦＭ膜１０４及びＨＫ膜１０５は完全に有機埋込膜１０３で保護されることとなる。次に、ｎ型チャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４だけをエッチングにより除去し、除去した部分に適切なＷＦＭ膜１０４を成膜することで、ｎチャネルＦＥＴとｐチャネルＦＥＴとを形成するが可能となると述べられている。
しかし、特許文献１の第一の手法によると、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３をわずかに溶解させるための温度制御が非常に困難であった。ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３に対し、そのガラス転移温度よりわずかに低く維持することで、同領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１のみを覆い埋めるが、ウエハ表面全体に対して、その温度をガラス転移温度よりわずかに低く均一に制御することは非常に困難であった。例えば、有機埋込膜１０３のリフロー工程において、ガラス転移温度よりわずかに低い温度で制御できず、さらに低い温度で熱処理した場合は、図１の（Ｄ１）で示すように、有機埋込膜１０３の溶解がおこらず、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１を覆い埋めることは出来ない。有機埋込膜１０３のリフロー工程において、図１の（Ｄ２）で示すように、逆に、ガラス転移温度と同温度、あるいはガラス転移温度よりも高い温度で熱処理した場合は、有機埋込膜１０３の溶解が促進され有機埋込膜１０３の流動的な移動が起こり、覆ってはならない部分であるｎチャネルＦＥＴ形成領域Ｒｎまで溶解した有機埋込膜１０３が覆ってしまう恐れがある。また、溶解が促進されることで、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３が流動的に移動、有機埋込膜欠損１１２が発生し、本来の役割を果たさなくなる。このように特許文献１の第一の手法によると、温度許容範囲が非常に狭く、極わずかな温度の違いでも必要な効果が得られないということが課題であった。
図２に、特許文献１の第二の手法を示す。図２において、ＲｎはｎチャネルＦＥＴ形成領域を示し、ＲｐはｐチャネルＦＥＴ形成領域を示す。図２の（Ａ）はハードマスク膜１０２のエッチング工程を示し、図２の（Ｂ）は有機埋込膜１０３のエッチング工程を示し、図２の（Ｃ）はｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４のアンダーエッチング工程を示し、図２の（Ｅ）は膜２１２の堆積工程を示し、図２の（Ｆ）は膜２１２のエッチング工程を示す。
特許文献１の第二の手法（処理は図２に示した矢印の方向に、（Ａ）－＞（Ｂ）－＞（Ｃ）－＞（Ｅ）－＞（Ｆ）と進行）によると、まず、図２の（Ａ）に示すように、レジストマスク膜１０１に沿ってＳｉＯ２等のハードマスク膜１０２をエッチングする。その後、図２の（Ｂ）に示すように、ｎチャネルＦＥＴ形成領域Ｒｎの有機物からなる有機埋込膜１０３をエッチングする。その後、図２の（Ｃ）に示すように、露出したｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４をある一定量エッチング（アンダーエッチング）し、かつｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐの底部のＷＦＭ膜１０４を除去する。これにより、ｐチャネルＦＥＴ形成領域ＲｐとｎチャネルＦＥＴ形成領域Ｒｎの境界でＷＦＭ膜１０４は分離されると同時に、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に凹型の空間１１１が形成される（ここまでは第一の手法と同じである）。
次に、図２の（Ｅ）に示すように、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により、ＳｉＯ２膜、あるいはＳｉＯ２膜以外の酸化した膜(以下では代表として、ＳｉＯ２膜と称する）２１２を、ある一定の膜厚量で、ｐチャネルＦＥＴ形成領域ＲｐとｎチャネルＦＥＴ形成領域Ｒｎの全面に堆積させる。この時、ＡＬＤの原理上その堆積範囲は、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１、ｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４及びＨＫ膜１０５の各表面に１原子層ずつ堆積し、その堆積膜厚は全ての同じとなる。
次に、図２の（Ｆ）に示すように、ＡＬＤによって堆積したＳｉＯ２膜２１２をエッチングで除去する。この時、前述したｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１に形成されたＳｉＯ２膜２１２のみを選択的にエッチングせず、あるいはエッチング速度を遅らせることで除去せず残す。これにより、ｐ型チャネルＦＥＴ形成領域ＲｐのＷＦＭ膜１０４及びＨＫ膜１０５は完全に有機埋込膜１０３とＡＬＤで堆積されたＳｉＯ２膜２１２で保護されることとなる。次に、ｎ型チャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４だけをエッチングにより除去し、除去した部分に適切なＷＦＭ膜１０４を成膜することで、ｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐを形成することが可能となると述べられている。
しかし、特許文献１の第二の手法によると、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１に形成されたＳｉＯ２膜２１２のみを選択的にエッチングせず、あるいはエッチング速度を遅らせることは非常に困難であった。仮に、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１の大きさが他の部分と比べて非常に小さい場合は、エッチングを進行させるエッチャントの侵入の阻害、いわゆるマイクロローディング効果により、エッチング速度が他の部分よりも遅くなる可能性もある。ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成される凹型の空間１１１の形成過程によると、少なくともｎチャネルＦＥＴ形成領域Ｒｎの底部にも同じ大きさの凹型の空間が形成されることとなる。つまり、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成される凹型の空間１１１とｎチャネルＦＥＴ形成領域Ｒｎの底部に形成される凹型の空間大きさは同じとなり、同じ大きさの両空間にＡＬＤによって堆積膜が形成されることとなる。
つまり、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１のＳｉＯ２膜２１２のみを選択的にエッチングせず、あるいはエッチング速度を遅らせることで除去せず残すことは困難である。つまり、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１の堆積膜２１２のみを選択的にエッチングせず、あるいはエッチング速度を遅らせることで除去せず残すと、必ず、ｎチャネルＦＥＴ形成領域Ｒｎの底部に形成された凹型の空間のＳｉＯ２膜も除去できず残るからである。
このように特許文献１の第二の手法によると、ＡＬＤによって堆積膜（２１２）を形成し、その後のエッチングにおいて、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に形成された凹型の空間１１１のＡＬＤによるＳｉＯ２膜２１２のみを残せないことが課題であった。
本発明の課題は、かかる問題に鑑みてなされたものであり、基板の上に設けられた金属膜（ＷＦＭ膜及びＨＫ膜）と絶縁膜（有機埋込膜）において、絶縁膜（有機埋込膜）の表面に保護膜（有機膜）を選択的に堆積させることが可能なプラズマ処理方法を提供することにある。
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、代表的な本発明の一態様にかかる半導体装置製造方法は、Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ型Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒを備える半導体装置を製造する半導体装置製造方法であって、ｎ型チャネルの有機膜を除去する工程と、チャネル間の底面の仕事関数制御金属膜を除去する工程と、ｐ型チャネルの有機膜に保護膜を形成する工程と、ｎ型チャネルの仕事関数制御金属膜を除去する工程と、を有する。
本発明の半導体装置製造方法によれば、ｐ型チャネルの有機膜に対してのみに選択的に保護膜を堆積することができる。そのため、ｐ型チャネルＦＥＴ形成領域の仕事関数制御金属膜を完全に保護膜で保護することができる。その後、ｎ型チャネルＦＥＴの仕事関数制御金属膜だけをエッチングにより除去することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
図１は、特許文献１の第一の手法を示した図である。 図２は、特許文献１の第二の手法を示した図である。 図３は、本発明に利用可能なマイクロ波プラズマエッチング装置の構成を示した図である。 図４は、実施例１のエッチング進行過程を示したフロー図である。 図５は、表面改質処理を説明する図である。 図６は、有機膜堆積処理を説明する図である。 図７は、Ｘ線光電子分光法を用いた分析結果を示す図である。 図８は、実施例２のエッチング進行過程のフロー図である。 図９は、有機膜の膜厚を示す図である。
本発明の各実施形態について図面を参照しながら以下に説明する。
本実施形態では、熱処理やＡＬＤによらずｐ型チャネルＦＥＴ形成領域のＷＦＭ膜及びＨＫ膜を完全に有機膜で保護する技術として、表面改質処理によるインキュベーション時間の差に着目し、ｎ型チャネルＦＥＴ形成領域の金属膜であるＷＦＭ膜及びＨＫ膜とｐ型チャネルＦＥＴ形成領域の有機埋込膜のそれぞれの表面に形成する有機膜の膜厚を制御する。インキュベーション時間とは、成膜開始から、生じた成膜種が臨界核の大きさまで拡大して膜として出現するまでの時間である。また、この時間は、表面改質処理条件によって変化する。
つまり、表面改質処理によりインキュベーション時間を制御することで有機埋込膜に選択的に有機膜を形成することが可能となる。その処理手順としては、表面改質処理後に有機膜堆積処理を行うことで、それぞれの表面に形成する有機膜の膜厚を制御する。
本実施形態では、ＷＦＭ膜及びＨＫ膜に対して、有機埋込膜に選択的に有機膜を形成させるプラズマ処理方法において、ＷＦＭ膜及びＨＫ膜のインキュベーション時間が有機埋込膜のインキュベーション時間より長くなるように、プラズマエッチング用パラメータを制御し表面改質処理を行う。
また、ＷＦＭ膜及びＨＫ膜に対して、有機埋込膜に選択的に有機膜を形成させるプラズマ処理方法において、ＷＦＭ膜及びＨＫ膜のインキュベーション時間が有機埋込膜のインキュベーション時間より長くなるように、かつ、有機埋込膜に有機膜を形成するように、プラズマエッチング用パラメータを制御し表面改質処理と有機膜堆積処理とを実施するのが好ましい。
（プラズマ処理装置の全体構成例）
本発明の一実施形態に利用可能なＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式のマイクロ波プラズマエッチング装置（以下、「プラズマ処理装置」ともいう。）３００の概略断面図を、図３に示す。このマイクロ波プラズマエッチング装置３００において、上部が開放された真空容器３０１の上部に真空容器３０１内にエッチングガスを供給するためのシャワープレート３０２（例えば石英製）と、誘電体窓３０３（例えば石英製）とを配置し、真空容器３０１を密封することにより、プラズマ処理室である処理室３０４を形成する。シャワープレート３０２にはエッチングガスを流すためのガス供給装置３０５が接続される。
また、真空容器３０１には排気用開閉バルブ３１７及び排気速度可変バルブ３１８を介し真空排気装置３０６が接続されている。処理室３０４内は、排気用開閉バルブ３１７を開とし、真空排気装置３０６を駆動することで減圧され、大気圧から減圧された真空状態となる。処理室３０４内の圧力は、排気速度可変バルブ３１８により所望の圧力に調整される。
エッチングガスは、ガス供給装置３０５からシャワープレート３０２を介して処理室３０４内に供給され、排気速度可変バルブ３１８を介して真空排気装置３０６によって排気される。
また、シャワープレート３０２に対向して真空容器３０１の下部に試料台である試料載置用電極３１１が設けられる。プラズマを生成するための高周波電力を処理室３０４に供給するため、誘電体窓３０３の上方には電磁波を伝送する導波管３０７が設けられる。導波管３０７へ伝送される電磁波は、マイクロ波電源である電磁波発生用電源３０９から整合器３１９を介し発振させる。電磁波発生用電源３０９には、パルス発生ユニット３２１が取り付けられており、これによりマイクロ波を任意に設定可能な繰り返し周波数でパルス変調することができる。電磁波の周波数は特に限定されないが、本実施形態では２．４５ＧＨｚのマイクロ波を使用する。
処理室３０４の外部には、磁場を生成する磁場生成コイル３１０が設けてあり、電磁波発生用電源３０９より発振された電磁波は、磁場生成コイル３１０により生成された磁場との相互作用により、処理室３０４内に高密度プラズマを生成し、試料台である試料載置用電極３１１上に配置された、試料であるウエハ３１２にエッチング処理を施す。
シャワープレート３０２、試料載置用電極３１１、磁場生成コイル３１０、排気用開閉バルブ３１７、排気速度可変バルブ３１８及びウエハ３１２は、処理室３０４の中心軸上に対して同軸に配置されているため、エッチングガスの流れやプラズマにより生成されたラジカル及びイオン、更にはエッチングにより生成された反応生成物は、ウエハ３１２に対し同軸に供給されて排気される。この同軸配置は、エッチングレート、エッチング形状のウエハ面内均一性を軸対称に近づけ、ウエハ処理の均一性を向上させる効果がある。試料載置用電極３１１は電極表面が溶射膜（図示せず）で被覆されており、試料載置用電極３１１には、高周波フィルタ３１５を介して直流電源３１６が接続されている。さらに、試料載置用電極３１１には、マッチング回路３１３を介して高周波バイアス電源３１４が接続される。高周波バイアス電源３１４は、パルス発生ユニット３２１に接続され、時間変調された高周波電力を選択的に試料載置用電極３１１に供給することができる。高周波バイアスの周波数は特に限定されないが、本実施形態では４００ｋＨｚの高周波バイアスを使用するが、形態によっては８００kHzを使用する場合もある。
上述のＥＣＲマイクロ波プラズマエッチング装置３００を制御する制御部３２０は、入力手段（図示せず）により、電磁波発生用電源３０９、高周波バイアス電源３１４、パルス発生ユニット１２１のパルスのオン・オフタイミングを含む繰り返し周波数やデューティー比、エッチングを実施するためのガス流量、処理圧力、マイクロ波電力、高周波バイアス電力、コイル電流、パルスのオン時間、オフ時間等のエッチングパラメータを制御している。
デューティー比とは、パルスの１周期に対するオン期間の割合のことである。本実施形態では、パルスの繰り返し周波数は５Ｈｚ～１０ｋＨｚまで変更でき、デューティー比は１％～９０％まで変更できる。また、時間変調の設定はオン時間、オフ時間でも可能である。次に、上述したマイクロ波プラズマエッチング装置３００を用いた実施例について以下に説明する。
図４に、実施例１のエッチング進行過程を示す。図４において、ＲｎはｎチャネルＦＥＴ形成領域を示し、ＲｐはｐチャネルＦＥＴ形成領域を示す。図４の（Ａ）はｎチャネルＦＥＴ形成領域Ｒｎのハードマスク膜１０２を除去するエッチング工程を示す。図４の（Ｂ）はｎチャネルＦＥＴ形成領域Ｒｎの有機埋込膜１０３を除去するエッチング工程を示す。図４の（Ｃ）はｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４のアンダーエッチング工程を示しており、この工程により、ｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐのチャネル間の底面のＷＦＭ膜１０４が除去される。したがって、図４の（Ｃ）はｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐのチャネル間の底面のＷＦＭ膜１０４を除去する工程ということもできる。図４の（Ｇ）は表面改質処理工程を示し、図４の（Ｈ）は有機膜堆積処理工程を示す。表面改質処理工程と有機膜堆積処理工程とによって、ｐ型チャネル形成領域Ｒｐの有機埋込膜１０３に保護膜４３１を選択的に形成する。したがって、表面改質処理工程と有機膜堆積処理工程とは、ｐ型チャネル形成領域Ｒｐの有機膜１０３に保護膜４３１を形成する工程ということもできる。表面改質処理工程は第一の工程ということができ、有機膜堆積処理工程は第一の工程後に実行される第二の工程ということができる。図４の（I）はｎ型チャネル形成領域ＲｎのＷＦＭ膜１０４を除去する工程を示す。図４のエッチング処理は、図４に示した矢印の方向に、（Ａ）－＞（Ｂ）－＞（Ｃ）－＞（Ｇ）－＞（Ｈ）－＞（Ｉ）と進行する。
図４の（Ａ）に記載の試料としての半導体装置の断面構成について簡単に説明する。半導体装置の断面構成は、シート状の複数のチャネル層１０６が積層体とされ、そのチャネル層１０６の全周囲がゲート絶縁膜(不図示）を介してゲート電極１０５で覆われたゲートオールアラウンド（ＧＡＡ：Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）型ＦＥＴのゲート部分の構成である。この図では、ＧＡＡ型ＦＥＴソース領域及びドレイン領域は記載されていない。
ｎチャネルＦＥＴが形成されるｎチャネルＦＥＴ形成領域Ｒｎと、ｐチャネルＦＥＴが形成されるｐチャネルＦＥＴ形成領域Ｒｐとがシリコン製の半導体基板（Ｓｉ基板）１０７の表面側に設けられている。半導体基板１０７の表面側に形成されたシリコン酸化膜のような絶縁膜の上側には、ＷＦＭ膜（仕事関数制御金属膜）１０４が形成されている。半導体基板１０７は半導体ウエハとみなすこともできる。
ｎチャネルＦＥＴ形成領域Ｒｎには、ｎチャネルＦＥＴのチェネル層(チャネル領域)を構成するシリコン膜（Ｓｉ膜）１０６が縦方向に３つ設けられており、３つのシリコン膜１０６の各々の周囲全域がＨＫ膜（低抵抗ゲート金属膜）１０５に覆われている。そして、３つのシリコン膜１０６の周囲全域を覆うＨＫ膜１０５のそれぞれはＷＦＭ膜１０４に覆われている。シリコン膜（Ｓｉ膜）１０６とＨＫ膜１０５との間には、ゲート絶縁膜（不図示）が設けられている。
ｐチャネルＦＥＴ形成領域Ｒｐには、ｎチャネルＦＥＴ形成領域Ｒｎと同様に、ｐチャネルＦＥＴのチェネル層(チャネル領域)を構成するシリコン膜１０６が縦方向に３つ設けられており、３つのシリコン膜１０６の各々の周囲全域がＨＫ膜１０５に覆われている。そして、３つのシリコン膜１０６の周囲全域を覆うＨＫ膜１０５のそれぞれはその周囲全域をＷＦＭ膜１０４によって覆われている。シリコン膜（Ｓｉ膜）１０６とＨＫ膜１０５との間には、ゲート絶縁膜（不図示）が設けられている。
ｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐにおいて、有機埋込膜１０３がＷＦＭ膜１０４の上面及び側面を覆うように形成されている。ハードマスク膜１０２がｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の上面を覆うように選択的に形成され、レジストマスク膜１０１がハードマスク膜１０２の上側を覆うように選択的に形成されている。本実施例のサンプル（試料）では、ハードマスク膜１０２としてＳｉＯ２膜を使用したが、ＳｉＮ等のハードマスク膜を使用しても良い。また、有機埋込膜１０３にＢＡＲＣ（ＢＡＲＣ： Ｂｏｔｔｏｍ Ａｎｔｉ-Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔ）膜の有機膜を使用した例を説明するが、ＯＰＬ（Ｏｒｇａｎｉｃ Ｐｌａｎａｒｉｚｉｎｇ Ｌａｙｅｒ）膜やＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）膜等の有機を使用しても良い。更に、ＷＦＭ膜（仕事関数制御金属膜）１０４にＴｉＮ膜を使用し、ＨＫ膜（低抵抗ゲート金属膜）１０５にＨｆＯ膜を使用した例を説明するが、ＦＥＴの種類・用途に応じて適切な金属材料を用いても良い。
実施例１によると、まず、図４の（Ａ）に示すように、レジストマスク膜１０１に沿ってハードマスク膜であるＳｉＯ２膜１０２をエッチングする。その後、図４の（Ｂ）に示すように、ｎチャネルＦＥＴ形成領域Ｒｎの有機埋込膜であるＢＡＲＣ膜１０３をエッチングする。その後、図４の（Ｃ）に示すように、露出したｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜であるＴｉＮ膜１０４をある一定量エッチング（アンダーエッチング）し、かつｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐのチャネル間の底面（底部）のＴｉＮ膜１０４を除去する。これにより、ｐチャネルＦＥＴ形成領域ＲｐとｎチャネルＦＥＴ形成領域Ｒｎの境界でＴｉＮ膜１０４は分離されると同時に、ｐチャネルＦＥＴ形成領域Ｒｐの有機埋込膜１０３の底部に凹型の空間１１１が形成される。
次に、図４の（Ｇ）に示すように、マイクロ波プラズマエッチング装置３００の処理室３０４内に表面改質用プラズマ４２１を発生させて、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３の側面部の表面改質処理（以下、表面改質処理を（Ｇ）として示す）を実施する。ここで、表面改質処理（Ｇ）は、図５に示すような六フッ化硫黄ＳＦ６ガスの流量（１００ｓｃｃｍ）とそのガス圧力（１．０Ｐａ）、ならびに、マイクロ波電源パワー（６００Ｗ）と高周波バイアス電源パワー（０Ｗ）、処理時間（５ｓｅｃ）の表面改質処理条件５１を、図３のマイクロ波プラズマエッチング装置３００に設定して行った。六フッ化硫黄ＳＦ６ガスは、フッ素含有ガス、第１ガスまたは第1プロセスガスということができる。つまり、図４の（Ｇ）に示す表面改質処理工程（第一の工程）は、フッ素含有ガスを用いて生成されたプラズマをｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐに曝す工程ということができる。
本実施例では、第１ガスとしてＳＦ６ガスを使用する例を説明しているが、一般的なプロセスガスとして用いられている、三フッ化窒素(ＮＦ３)、トリフルオロメタン(ＣＨＦ３)、フルオロメタン(ＣＨ３Ｆ)、ジフルオロメタン(ＣＨ２Ｆ２)，パーフルオロシクロブタン(Ｃ４Ｆ８)等、フッ素を含むガスを第1ガスとして使用しても良い。
次に、図４の（Ｈ）に示すように、有機膜堆積処理（以下、有機膜堆積処理を（Ｈ）として示す）を実施する。有機膜堆積処理（Ｈ）では、処理室３０４内に有機膜堆積用プラズマ４２２を発生させて、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３の側面部および空間１１１に有機膜（保護膜）４３１を形成する。ここで、有機膜堆積処理（Ｈ）は、図６に示すような窒素Ｎ２ガス（流量：６０ｓｃｃｍ）、アルゴンＡｒガス(流量：２８８ｓｃｃｍ）、メタン(ＣＨ４)ガス(流量：１２ｓｃｃｍ）からなる混合ガスとガス圧力（３．５Ｐａ）、ならびに、マイクロ波電源パワー（１０００Ｗ）と高周波バイアス電源パワー（０Ｗ）、処理時間（１０ｓｅｃ）の有機膜堆積処理条件６１を図３のマイクロ波プラズマエッチング装置に設定して行った。また、メタン(ＣＨ４)ガスの代わりに、エタン(Ｃ２Ｈ６)ガス、プロパン(Ｃ３Ｈ８)ガス、ブタン(Ｃ４Ｈ１０)、塩化メチル(ＣＨ３Ｃｌ)ガス、塩化メチレン(ＣＨ２Ｃｌ２)ガス、メタノール(ＣＨ３ＯＨ)ガス等の炭素と水素を含有するガスでも良く、メタン(ＣＨ４)ガスは、第２ガスまたは第２プロセスガスということができる。つまり、図４の（Ｈ）に示す有機膜堆積処理工程（第二の工程）は、表面改質処理工程（第一の工程）の実施の後、炭素と水素を含有するガスを用いて生成されたプラズマをｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐに曝す工程ということができる。また、表面改質処理工程（第一の工程）の処理時間（５ｓｅｃ）は、有機膜堆積処理工程（第二の工程）の処理時間（１０ｓｅｃ）より短くされている。
次に、図４の（I）に示すように、ｎ型チャネル形成領域ＲｎのＷＦＭ膜１０４を除去する工程が実施される。
この有機膜堆積処理（Ｈ）によって、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３の側面部および底部の凹型の空間１１１内部に有機膜４３１を形成する。このとき、ｎチャネルＦＥＴ形成領域ＲｎのＴｉＮ膜１０４表面及びＨｆＯ膜１０５表面では有機膜４３１は形成されない。このように、表面改質処理（Ｇ）後に有機膜堆積処理（Ｈ）を行うことで、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３に選択的に有機膜４３１を形成させ、かつｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜１０４及びＨＫ膜１０５には有機膜４３１を形成させないことが可能となる。また、サンプルを劈開し、有機膜４３１の断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察測長し、有機膜４３１の膜厚が５ｎｍ程度であることが分かった。
次に、本実施例によるＢＡＲＣ膜１０３に選択的に有機膜４３1を形成することが可能となるメカニズムを調査するため、本実施例の表面改質処理（Ｇ）の前後において、ＢＡＲＣ膜１０３表面、ＴｉＮ膜１０４表面及びＨｆＯ膜１０５表面をＸ線光電子分光法（Ｘ-Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：以下、ＸＰＳと称する）を用いて分析した。ＢＡＲＣ膜１０３、ＴｉＮ膜１０４及びＨｆＯ膜１０５の各表面の元素比率分析結果を図７に示す。図７において、７１はＢＡＲＣ膜１０３表面の元素比率（％）を示し、７２はＨｆｏ膜１０５表面の元素比率（％）を示し、７３はＴｉＮ膜１０４表面の元素比率（％）を示す。
図７に示すように、表面改質処理（Ｇ）後の特徴として、各膜表面のフッ素（Ｆ）の割合が増加していることが判明した。つまり、表面改質処理（Ｇ）前後においてフッ素（Ｆ）の割合が、ＢＡＲＣ膜１０３表面では０．９％から３０．７％へ変化し、Ｈｆｏ膜１０５表面では２．４％から２２．０％へ変化し、ＴｉＮ膜１０４表面では０．６％から７．９％へ変化している。
これは、ＢＡＲＣ膜１０３の表面ではＣＦｘ、ＴｉＮ膜１０４の表面ではＴｉＦｘ、ＨｆＯ膜１０５の表面ではＨｆＦｘ等のフッ化状態で存在していると推測される。この結果から考えられるメカニズムとして、表面改質処理（Ｇ）により各膜表面はフッ化状態となり、次の有機膜堆積処理（Ｈ）でＣ（カーボン）あるいはＣＨ（メチル）が供給される。ＢＡＲＣ膜１０３自体の主成分はＣ（カーボン）であるから、表面改質処理（Ｇ）によるＦ（フッ素）と有機膜堆積処理（Ｈ）によるＣ（カーボン）では結合が強いためＣＦ（フッ化カーボン）としてＢＡＲＣ膜１０３の表面に堆積あるいは吸着すると考えられる。一方、ＴｉＮ膜１０４の表面，ＨｆＯ膜１０５の表面では、ＴｉＦｘ（フッ化チタン）のＨｆＦｘ（フッ化ハフニウム）となり離脱あるいは揮発すると考えられる。
このメカニズムについては、有機膜堆積処理（Ｈ）の処理時間が５秒では、ＴｉＮ膜１０４の表面やＨｆＯ膜の表面において有機膜４３１の堆積が確認されず、有機膜堆積処理（Ｈ）の処理時間を１０秒とすると有機膜４３１の堆積が確認されたことからも言える。有機膜堆積処理（Ｈ）の処理時間が５秒から１０秒の間にＴｉＮ膜１０４の表面やＨｆＯ膜１０５の表面のＦ（フッ素）が離脱あるいは揮発して無くなると、一転して有機膜４３１が堆積されたと考えられ、前述したインキュベーションタイムの制御メカニズムもこれであると考える。
本実施例では、熱処理やＡＬＤによらずｐ型チャネルＦＥＴ形成領域ＲｐのＷＦＭ膜１０４及びＨＫ膜１０５を完全に有機膜４３１で保護する技術として表面改質処理（Ｇ）によるインキュベーション時間の差に着目し、ＢＡＲＣ膜１０３、ＷＦＭ膜１０４及びＨＫ膜１０５それぞれの表面に形成する有機膜４３１の膜厚を制御する。ここで、インキュベーション時間とは、成膜開始から、生じた成膜種が臨界核の大きさまで拡大して膜として出現するまでの時間である。また、この時間は、表面改質処理条件（５１を参照）によって変化する。
つまり、表面改質処理（Ｇ）によりインキュベーション時間を制御することで有機埋込膜１０３（の表面）に選択的に有機膜４３１を形成することが可能となる。その処理手順としては、表面改質処理（Ｇ）後に有機膜堆積処理（Ｈ）を行うことで、ＢＡＲＣ膜１０３、ＷＦＭ膜１０４及びＨＫ膜１０５それぞれの表面に形成する有機膜４３１の膜厚を制御する。
本実施例では、ＷＦＭ膜１０４及びＨＫ膜１０５に対して、有機埋込膜１０３に選択的に有機膜４３１を形成させるプラズマ処理方法において、ＷＦＭ膜１０４及びＨＫ膜１０５に対する有機膜４３１のインキュベーション時間が有機埋込膜１０３に対する有機膜４３１のインキュベーション時間より長くなるように、プラズマエッチング用パラメータ（５１）を制御し表面改質処理（Ｇ）を行う。
また、ＷＦＭ膜１０４及びＨＫ膜１０５に対して、有機埋込膜１０３に選択的に有機膜４３１を形成させるプラズマ処理方法において、ＷＦＭ膜１０４及びＨＫ膜１０５に対する有機膜４３１のインキュベーション時間が有機埋込膜１０３に対する有機膜４３１のインキュベーション時間より長くなるように、かつ、有機埋込膜１０３に有機膜４３１を形成するように、プラズマエッチング用パラメータ（５１、６１）を制御し、表面改質処理（Ｇ）と有機膜堆積処理（Ｈ）とを実施するのが好ましい。
図８に、実施例２のエッチング進行過程のフロー図を示す。図９は、図８のフローを実施した時の有機膜の膜厚を示す。実施例１の場合、表面改質処理（Ｇ）と有機膜堆積処理（Ｈ）とを実施した後のサンプルを劈開し、形成された有機膜４３１の断面をＳＥＭにより観察測長した。その結果、有機膜４３１の膜厚が５ｎｍ程度であることが分かった。次に、実施例２では、形成する有機膜４３１の膜厚を増加させる手法について述べる。
実施例１の図４で述べた通り、ＢＡＲＣ膜１０３の表面のみ有機膜４３１の膜厚を更に増加させるためには、ＴｉＮ膜１０４の表面及びＨｆＯ膜１０５の表面に対しては、インキュベーションタイム増加のためＦ（フッ素）を枯渇させないことで有機膜４３１を堆積させず、ＢＡＲＣ膜１０３の表面に対しては有機膜堆積処理（Ｈ）の処理時間を増加させることで有機膜４３１の膜厚は増加する。
図８の実施例２のエッチング進行過程を説明する。
（ステップＳ１：ＳｉＯ２膜エッチング工程）
図４の（Ａ）に示すように、レジストマスク膜１０１に沿ってハードマスク膜であるＳｉＯ２膜１０２をエッチングする。
（ステップＳ２：有機埋込膜エッチング工程）
図４の（Ｂ）に示すように、ｎチャネルＦＥＴ形成領域Ｒｎの有機埋込膜であるＢＡＲＣ膜１０３をエッチングする。
（ステップＳ３：ＷＦＭ膜アンダーエッチング工程）
図４の（Ｃ）に示すように、露出したｎチャネルＦＥＴ形成領域ＲｎのＷＦＭ膜であるＴｉＮ膜１０４をある一定量エッチング（アンダーエッチング）し、かつｎチャネルＦＥＴ形成領域ＲｎとｐチャネルＦＥＴ形成領域Ｒｐの底部のＴｉＮ膜１０４を除去する。
（ステップＳ４：表面改質処理工程）
図４の（Ｇ）に示すように、マイクロ波プラズマエッチング装置３００の処理室３０４内に表面改質用プラズマ４２１を発生させて、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３の側面部の表面改質処理を実施する。表面改質処理は、図５に示すような表面改質処理条件５１を利用する。
（ステップＳ５：有機膜堆積処理工程）
図４の（Ｈ）に示すように、有機膜堆積処理を実施する。有機膜堆積処理では、処理室３０４内に有機膜堆積用プラズマ４２２を発生させて、ｐチャネルＦＥＴ形成領域ＲｐのＢＡＲＣ膜１０３の側面部および空間１１１に有機膜４３１を形成する。有機膜堆積処理は、図６に示すような有機膜堆積処理条件６１を利用する。
（複数回繰り返し）
そして、ステップＳ４とステップＳ５とを複数回繰り返して実施する。繰り返し回数は、ｎ回とする。ここで、ｎの値は、有機膜４３１の膜厚が所望の膜厚値となるように設定することになる。
（ステップＳ６：有機膜の膜厚測定工程）
その後、有機膜４３１の膜厚を測定する。
なお、図８には図示されていなが、有機膜４３１の膜厚が所望の膜厚値となったとステップＳ６で確認された後、図４の（I）に示すように、ｎ型チャネル形成領域ＲｎのＷＦＭ膜１０４を除去する工程が実施される。
図９に示すように、繰り返し回数ｎが1回の場合、有機膜４３１の膜厚は、例えば、５ｎｍである。繰り返し回数ｎが２回の場合、有機膜４３１の膜厚は、例えば、９ｎｍである。繰り返し回数ｎが３回の場合、有機膜４３１の膜厚は、例えば、１４ｎｍである。
図９に示す通り、ステップＳ４（表面改質処理工程）からステップＳ５（有機膜堆積処理工程）を複数回（ｎ回）繰り返すことで、ＴｉＮ膜１０４の表面及びＨｆＯ膜１０５の表面に対しては有機膜４３１の膜厚は増加せず、ＢＡＲＣ膜１０３の表面に対しては有機膜４３１の膜厚は増加させることができる。
本実施例では、マイクロ波を用いたＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式のマイクロ波プラズマエッチング装置での適用例について説明したが、これに限定されるものではなく、容量結合型または誘導結合型のプラズマ生成手段を用いたプラズマエッチング装置を利用しても良い。
上述した通り、本実施形態のＷＦＭ膜及びＨＫ膜に対して、有機埋込膜に選択的に有機膜を形成させるプラズマ処理方法において、前記ＷＦＭ膜及びＨＫ膜のインキュベーション時間が有機埋込膜のインキュベーション時間より長くなるように、プラズマエッチング用パラメータを制御し表面改質処理と有機膜堆積処理を行うことで有機埋込膜のみに選択的に有機膜が形成可能となり、更に表面改質処理と有機膜堆積処理を複数回繰り返すことで有機埋込膜に形成される有機膜の膜厚は増加する。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１０１・・・レジストマスク膜
１０２・・・ハードマスク膜
１０３・・・有機埋込膜（有機膜）
１０４・・・ＷＦＭ膜（仕事関数制御金属膜）
１０５・・・ＨＫ膜（低抵抗ゲート金属膜）
１０６・・・Ｓｉ膜（チェネル層）
１０７・・・Ｓｉ基板
１１１・・・凹型の空間
４２１・・・表面改質用プラズマ
４２２・・・有機膜堆積用プラズマ
４３１・・・有機膜（保護膜）

Claims (12)

  1. Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ型Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒを備える半導体装置を製造する半導体装置の製造方法において、
    ｎ型チャネルの有機膜を除去する工程と、
    チャネル間の底面の仕事関数制御金属膜を除去する工程と、
    ｐ型チャネルの有機膜に保護膜を形成する工程と、
    ｎ型チャネルの仕事関数制御金属膜を除去する工程と、を有し、
    前記保護膜を形成する工程は、フッ素含有ガスを用いて生成されたプラズマを前記ｎ型チャネルおよび前記ｐ型チャネルに曝す第一の工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記保護膜を形成する工程は、前記第一の工程後、炭素と水素を含有するガスを用いて生成されたプラズマを前記ｎ型チャネルおよび前記ｐ型チャネルに曝す第二の工程をさらに有することを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第一の工程の処理時間は、前記第二の工程の処理時間より短いことを特徴とするプラズマ処理方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記フッ素含有ガスは、ＳＦ ６ ガス、ＮＦ ３ ガス、ＣＨＦ ３ ガス、ＣＨ ３ Ｆガス、ＣＨ ２ Ｆ ２ ガスまたはＣ ４ Ｆ ８ ガスであることを特徴とする半導体装置の製造方法。
  5. 請求項２に記載の半導体装置の製造方法において、
    前記炭素と水素を含有するガスは、メタンガスであることを特徴とする半導体装置の製造方法。
  6. 請求項２に記載の半導体装置の製造方法において、
    前記第二の工程のプラズマは、メタンガスと窒素ガスとアルゴンガスの混合ガスを用いて生成されることを特徴とする半導体装置の製造方法。
  7. Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ型Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒを形成するプラズマ処理方法において、
    ｎ型チャネルの有機膜を除去する工程と、
    チャネル間の底面の仕事関数制御金属膜を除去する工程と、
    ｐ型チャネルの有機膜に保護膜を形成する工程と、
    ｎ型チャネルの仕事関数制御金属膜を除去する工程と、を有し、
    前記保護膜を形成する工程は、フッ素含有ガスを用いて生成されたプラズマを前記ｎ型チャネルおよび前記ｐ型チャネルに曝す第一の工程を有することを特徴とするプラズマ処理方法。
  8. 請求項７に記載のプラズマ処理方法において、
    前記保護膜を形成する工程は、前記第一の工程後、炭素と水素を含有するガスを用いて生成されたプラズマを前記ｎ型チャネルおよび前記ｐ型チャネルに曝す第二の工程をさらに有することを特徴とするプラズマ処理方法。
  9. 請求項８に記載のプラズマ処理方法において、
    前記第一の工程の処理時間は、前記第二の工程の処理時間より短いことを特徴とするプラズマ処理方法。
  10. 請求項７に記載のプラズマ処理方法において、
    前記フッ素含有ガスは、ＳＦ６ガス、ＮＦ３ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＨ２Ｆ２ガスまたはＣ４Ｆ８ガスであることを特徴とするプラズマ処理方法。
  11. 請求項８に記載のプラズマ処理方法において、
    前記炭素と水素を含有するガスは、メタンガスであることを特徴とするプラズマ処理方法。
  12. 請求項８に記載のプラズマ処理方法において、
    前記第二の工程のプラズマは、メタンガスと窒素ガスとアルゴンガスの混合ガスを用いて生成されることを特徴とするプラズマ処理方法。
JP2022506213A 2021-03-04 2021-03-04 半導体装置製造方法およびプラズマ処理方法 Active JP7350983B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/008520 WO2022185491A1 (ja) 2021-03-04 2021-03-04 半導体装置製造方法およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2022185491A1 JPWO2022185491A1 (ja) 2022-09-09
JP7350983B2 true JP7350983B2 (ja) 2023-09-26

Family

ID=83154100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506213A Active JP7350983B2 (ja) 2021-03-04 2021-03-04 半導体装置製造方法およびプラズマ処理方法

Country Status (6)

Country Link
US (1) US20230411167A1 (ja)
JP (1) JP7350983B2 (ja)
KR (1) KR20220125713A (ja)
CN (1) CN115315800A (ja)
TW (1) TWI830163B (ja)
WO (1) WO2022185491A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308766A1 (en) 2017-04-25 2018-10-25 International Business Machines Corporation Gate metal patterning for tight pitch applications
US20190378906A1 (en) 2018-06-12 2019-12-12 International Business Machines Corporation Nanosheet single gate (sg) and extra gate (eg) field effect transistor (fet) co-integration
US20200006356A1 (en) 2018-06-27 2020-01-02 International Business Machines Corporation Gate formation scheme for nanosheet transistors having different work function metals and different nanosheet width dimensions
US20200051872A1 (en) 2018-08-09 2020-02-13 International Business Machines Corporation Boundary protection for cmos multi-threshold voltage devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0625004D0 (en) * 2006-12-15 2007-01-24 Nxp Bv Semiconductor device and method of manufacture
US10903124B2 (en) * 2019-04-30 2021-01-26 International Business Machines Corporation Transistor structure with n/p boundary buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308766A1 (en) 2017-04-25 2018-10-25 International Business Machines Corporation Gate metal patterning for tight pitch applications
US20190378906A1 (en) 2018-06-12 2019-12-12 International Business Machines Corporation Nanosheet single gate (sg) and extra gate (eg) field effect transistor (fet) co-integration
US20200006356A1 (en) 2018-06-27 2020-01-02 International Business Machines Corporation Gate formation scheme for nanosheet transistors having different work function metals and different nanosheet width dimensions
US20200051872A1 (en) 2018-08-09 2020-02-13 International Business Machines Corporation Boundary protection for cmos multi-threshold voltage devices

Also Published As

Publication number Publication date
WO2022185491A1 (ja) 2022-09-09
JPWO2022185491A1 (ja) 2022-09-09
TW202249184A (zh) 2022-12-16
CN115315800A (zh) 2022-11-08
TWI830163B (zh) 2024-01-21
KR20220125713A (ko) 2022-09-14
US20230411167A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI801673B (zh) 用來蝕刻含碳特徵之方法
US8497213B2 (en) Plasma processing method
JP6950096B2 (ja) 半導体装置の製造方法及びプラズマ処理装置
US7494882B2 (en) Manufacturing a semiconductive device using a controlled atomic layer removal process
CN107431011B (zh) 用于原子层蚀刻的方法
US9324572B2 (en) Plasma etching method, method for producing semiconductor device, and plasma etching device
US7807064B2 (en) Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US6555472B2 (en) Method of producing a semiconductor device using feature trimming
Iwase et al. Progress and perspectives in dry processes for nanoscale feature fabrication: fine pattern transfer and high-aspect-ratio feature formation
TWI822106B (zh) 電漿處理方法及半導體裝置之製造方法
WO1999046810A1 (fr) Procede permettant de traiter la surface d'un echantillon
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
JP7054759B2 (ja) プラズマ処理方法
WO2021181613A1 (ja) プラズマ処理方法
JP7350983B2 (ja) 半導体装置製造方法およびプラズマ処理方法
JPH11340213A (ja) 試料の表面加工方法
TWI783362B (zh) 電漿處理方法
US8143175B2 (en) Dry etching method
KR20200119218A (ko) 다색 선택도를 이용한 인접 라인들의 이방성 에칭 방법
KR20150095593A (ko) Ge-함유 반도체 장치에의 컨택 형성
JP4994161B2 (ja) メタルゲートのドライエッチング方法
KR20240106077A (ko) 코발트 박막의 건식 식각방법
KR0172856B1 (ko) 미세패턴 형성방법
Pargon et al. New plasma technologies for atomic scale precision etching
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7350983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150