JP7328939B2 - 半導体装置の製造方法およびウエハ - Google Patents
半導体装置の製造方法およびウエハ Download PDFInfo
- Publication number
- JP7328939B2 JP7328939B2 JP2020121570A JP2020121570A JP7328939B2 JP 7328939 B2 JP7328939 B2 JP 7328939B2 JP 2020121570 A JP2020121570 A JP 2020121570A JP 2020121570 A JP2020121570 A JP 2020121570A JP 7328939 B2 JP7328939 B2 JP 7328939B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- semiconductor device
- protective film
- metal protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明の第2の態様によれば、ウエハは、表面側に機能領域および機能領域の外側に接続パッドが形成された1つの半導体素子を含む半導体素子形成領域と、前記半導体素子の前記機能領域に対応する前記表面上に形成された金属保護膜と、をそれぞれ複数備え、前記半導体素子形成領域毎に切断することで半導体装置構成体が複数得られる。
以下、図1~図5を参照して、本発明の半導体装置の製造方法および半導体装置中間体の第1の実施形態を説明する。なお、以下に示す図面において、各部材の形状や、長さ、幅、厚さなどを含めたサイズは、発明の構成を明確にするため、適宜、実際とは異なる形状、サイズおよび比率で示されている。従って、図示された各部材の形状および長さ、幅、厚さ等を含むサイズの比率は、同一部材の同一要素や他の部材の同一要素と対比して斟酌されるべきではない。
図1は、本発明の半導体装置の第1の実施形態を示し、厚さ方向に切断した側面断面図である。
半導体装置10は、半導体素子20と、複数の接続端子31と、ボンディングワイヤ32と、封止樹脂40とを備えている。
各接続端子31と半導体素子20の接続パッド22は、ボンディングワイヤ32により電気的に接続されている。ボンディングワイヤ32は、金または銅等により形成されている。
図2(A)~(D)、図3(A)~(D)、図4(A)~(D)および図5(A)~(C)を参照して、図1に示す半導体装置の製造方法を説明する。
[工程1]
図2(A)は、第1の実施形態の工程1を示す図である。
ウエハ100を用意する。ウエハ100には、図1に示す半導体素子20を形成するための半導体素子形成領域20R(図2(C)参照)がn個、平面視でマトリクス状に配列されている。n個の半導体素子形成領域20R1~20Rnの各半導体素子領域20R内には、図1に図示される機能領域21および複数の接続パッド22が形成されており、これらの機能領域21および複数の接続パッド22は、ウエハ100の一面100a側に配列されている。
ウエハ100の一面100aに保護テープ112を貼り付け、ウエハ100の一面100aに対向する他面100b側を砥石115で研削および/または研磨して、ウエハ100の厚さを薄くする。加工が終了したら、保護テープ112を剥離する。
図2(B)は、第1の実施形態の工程2を示す図である。
ウエハ100の一面100a全面に、スパッタまたは蒸着によりバリア層121およびシード層122を形成する。バリア層121は、シード層122の金属粒子が拡散するのを防止するための、シード層122の下地となる層である。
また、シード層122は、バリア層121よりも金属保護膜51との密着性が良好な材料により形成されている。実施形態では、バリア層121に直接に金属保護膜51を形成せず、バリア層121にシード層122を形成し、シード層122に金属保護膜51を形成するので、シード層122は金属保護膜51と密着性が良い材料を用いる。
金属保護膜51が銅の場合、例えば、バリア層121をTi、シード層122をCu(銅)とすることができる。バリア層121を、Ta、TaN、TiW、Cr等とし、シード層122を、Ni、Pd等としてもよい。また、金属保護膜51は、銅以外の、Au、Ag、Pd等としてもよい。
上記では、バリア層121およびシード層122を、2層構造とする場合で例示したが、3層以上の構造としてもよい。また、バリア層121としての材料とシード層122としての材料が合金化された一層の合金層としてもよい。本明細書では、1層構造でも複数層構造でも、バリア層121の機能およびシード層122の機能を有する材料の層を、中間層123とする。
図2(C)は、第1の実施形態の工程3を示す図である。
図2(C)~(D)、図3(A)~(D)では、隣接する2つの半導体素子形成領域20R1または20R2における工程を示す図として図示するが、これらの工程は、ウエハ100の他の半導体素子形成領域20R3~20Rn(不図示)についても同様である。以下では、半導体素子形成領域に単なる符号20Rを付して説明する。
シード層122上にフォトレジスト131を形成する。フォトレジスト131は、シード層122全面に塗布し、周知のフォトリソグラフィ技術を用いて、換言すれば、フォトレジスト131を露光、現像して、各半導体素子形成領域20Rの機能領域21以外の領域を覆う形状に形成する。すなわち、半導体素子形成領域20Rの機能領域21は、フォトレジスト131の開口131aから露出しており、半導体素子形成領域20Rの他の領域は、フォトレジスト131により覆われている。
図2(D)は、第1の実施形態の工程4を示す図である。
各半導体素子形成領域20Rの機能領域21上に形成されたシード層122上に、例えば、めっき等により金属保護膜51を形成する。スパッタ、蒸着等により金属保護膜51を形成してもよい。金属保護膜51は、上述したように、銅系金属により形成することができる。金属保護膜51を、Au、Ag、Pd等、銅以外の金属材料により形成してもよい。金属保護膜51の厚さ、例えば、150μm~250μm程度とする。但し、この厚さは、単に、一例として示すだけであり、任意の厚さとすることができる。本実施形態では、ウエハ100の一面100a全面に中間層123が形成されているので、中間層123を電流路として電解めっきにより、金属保護膜51を開口131aのみに形成することができ、金属保護膜51の厚さを厚く形成する場合でも、生産性を効率的にすることができる。
図3(A)は、第1の実施形態の工程5を示す図である。
フォトレジスト131を除去する。これにより、フォトレジスト131により覆われていた金属保護膜51周囲のシード層122が露出する。
図3(B)は、第1の実施形態の工程6を示す図である。
ウエハ100上に露出する中間層123、すなわち、シード層122およびバリア層121を、エッチング液により除去する。中間層123を除去することにより、各半導体素子形成領域20Rの接続パッド22が露出する。接続パッド22は、シード層122およびバリア層121とは異なる材料、例えばアルムニウム等により形成されているため、中間層123をエッチングする際、エッチング液により悪影響を受けることはない。シード層122およびバリア層121の除去は、スパッタ等のドライエッチングとしてもよい。
工程6までの製造工程にて図3(B)に示す第1半導体装置中間体10Mが製作される。この第1半導体装置中間体10Mでは、ウエハ100の各半導体素子形成領域20Rの機能領域21として利用される領域の面に中間層123および金属保護膜51が形成され、金属保護膜51の外側に接続パッド22が露出されている。
図3(C)は、第1の実施形態の工程7を示す図である。
第1半導体装置中間体10Mのウエハ100の他面100bに、接着材111を貼り付ける。そして、接着材111が貼り付けられた第1半導体装置中間体10Mを、ダイシングテープ132に貼り付ける。
図3(D)は、第1の実施形態の工程8を示す図である。
第1半導体装置中間体10Mのウエハ100を、半導体素子形成領域20R毎に切断する。第1半導体装置中間体10Mそれ自体はダイシングテープ132で一体化された状態を保持する。ウエハ100の切断は、各半導体素子形成領域20Rの外周をブレード133により切断することにより行う。ブレード133による切断は、ダイシングテープ132の厚さ方向の一部を残すように行う。工程8により、各半導体素子形成領域20Rごとに第1半導体構成体10Pが製作される。すなわち、第1半導体構成体10Pは、半導体素子形成領域20R内に1つの半導体素子20を有する。
図4(A)は、第1の実施形態の工程9を示す図である。
第1半導体構成体10Pを、ダイシングテープ132から、1つずつピックアップして支持体134上に搭載する。支持体134上には、複数個の第1半導体構成体10Pを上面視でマトリクス状に配列するが、図4(A)~(D)および図5(A)~(C)では、1つの半導体装置10を形成する工程を示す図として図示する。
支持体134は、例えば、SUS(ステンレス)で形成されている。支持体134として、SUS以外の他の材料、ガラス等を用いてもよい。
支持体134上の、第1半導体構成体10Pの周囲に、複数の接続端子31を形成する。接続端子31は、めっき等により、各接続パッド22に対応して形成する。接続端子31をリードフレームにより形成してもよい。接続端子31は、例えば、Cu(銅)により形成されている。接続端子31を、Cu以外の金属、Al、Ni、Au、Ag等により形成してもよい。
図4(B)は、第1の実施形態の工程10を示す図である。
半導体素子20の接続パッド22と接続端子31をボンディングワイヤ32により電気的に接続する。これにより、第2半導体構成体10Qが構成される。第2半導体構成体10Qは、半導体素子20と、半導体素子20の機能領域21上に形成された中間層123と、中間層123上に形成された金属保護膜51と、金属保護膜51の外周に形成された接続端子31と、接続端子31と半導体素子20の接続パッド22を電気的に接続するボンディングワイヤ32とを備えている。
図4(C)は、第1の実施形態の工程11を示す図である。
第2半導体構成体10Qが形成されたウエハ100を金型(図示せず)内に収容し、樹脂成形により封止樹脂40を形成する。
上金型(図示せず)の内面に離型用フィルム135を収納して金型のキャビティ内に樹脂を注入する。これにより、ボンディングワイヤ32間、半導体素子20と接続端子31との間、および各接続端子31間を含む半導体素子20の機能領域21よりも外周側の領域全体が、封止樹脂40により封止される。このとき、金属保護膜51と離型用フィルム135との間に樹脂が侵入しないように、離型用フィルム135は金属保護膜51に密着させておくことが好ましい。金属保護膜51上に樹脂が形成されると、その除去に手間がかかる。また、離型用フィルム135は金属保護膜51に密着させておくことにより、金属保護膜51周囲の封止樹脂40の上面に凹凸ができたり、封止樹脂40の厚さがばらついたりするのを抑制することができる。
工程11までの製造工程にて図4(C)に示す第2半導体装置中間体10Nが製作される。第2半導体装置中間体10Nは、複数の第2半導体構成体10Qと、第2半導体構成体10Q間を含む各第2半導体構成体10Qの外周に設けられた封止樹脂40とが設けられた構造を有する。
図4(D)は、第1の実施形態の工程12を示す図である。
第2半導体装置中間体10Nを、離型用フィルム135から剥離しながら金型から取り出す。そして、第2半導体装置中間体10Nから支持体134を剥離する。支持体134をエッチングにより除去してもよい。
図5(A)は、第1の実施形態の工程13を示す図である。
第2半導体装置中間体10Nの各半導体素子20の機能領域21上に形成された金属保護膜51を除去する。金属保護膜51の除去は、ウエットエッチングでもドライエッチングでもよい。
図5(B)は、第1の実施形態の工程14を示す図である。
第2半導体装置中間体10Nの各半導体素子20の機能領域21上に形成されたシード層122およびバリア層121を除去する。シード層122およびバリア層121の除去は、ウエットエッチングでもドライエッチングでもよい。
工程14までの製造工程にて図5(B)に示す第3半導体装置中間体10Xが製作される。第3半導体装置中間体10Xでは、接続パッド22が接続端子31とボンディングワイヤ32により電気的に接続された複数個の半導体素子20が、各半導体素子20間を含む周囲を封止樹脂40により封止されている。
図5(C)は、第1の実施形態の工程15を示す図である。
第3半導体装置中間体10Xを、半導体装置10の外形サイズに切断する。第3半導体装置中間体10Xの切断は、半導体素子20に接着された接着材111側と反対側の封止樹脂40の一面40aをダイシングテープ132aに接着した状態で、ブレード133aにより切断することにより行う。
この後、図5(C)に図示される半導体装置10をダイシングテープ132aから引き剥がすことにより、図1に図示される半導体装置10を得ることができる。
本発明の第1の実施形態によれば、下記の効果を奏する。
図6および図7を参照して、本発明の半導体装置の製造方法および半導体装置中間体の第2の実施形態を説明する。
図6は、本発明の半導体装置の第2の実施形態を示し、厚さ方向に切断した側面断面図である。
第2の実施形態の半導体装置10Aは、接続端子61が設けられた回路基板60を有する構造である点で、回路基板60を有していない第1の実施形態の半導体装置10と相違する。
半導体素子20は、第1の半導体素子20と同一であり、一面(おもて面)20a側に、機能領域21と、複数の接続パッド22を有する。
回路基板60は、一面20aにCu(銅)等の導電性金属箔を積層し、エッチングによりパターニングして形成された複数の接続端子61を有する。接続端子61は、めっきにより形成してもよい。
各接続端子61と半導体素子20の接続パッド22は、ボンディングワイヤ32により電気的に接続されている。
工程1~工程8は、それぞれ、図2(A)~(D)、図3(A)~(D)に図示される第1の実施形態と同様である。
すなわち、図3(D)は、第2の実施形態の半導体装置10Aの工程8が完了した状態を示す。
図7(A)は、第2の実施形態の工程9を示す図である。
第1半導体構成体10Pを、ダイシングテープ132から、1つずつピックアップして回路基板60上に搭載する。回路基板60上には、平面視で複数個の第1半導体構成体10Pをマトリクス状に配列するが、図7(A)~(D)および図8(A)~(C)では、1つの半導体装置10Aを形成する工程を示す図として図示する。
図7(B)は、第2の実施形態の工程10を示す図である。
半導体素子20の接続パッド22と接続端子61をボンディングワイヤ32により電気的に接続する。これにより、第2半導体構成体10QAが構成される。第2半導体構成体10QAは、半導体素子20と、半導体素子20機能領域21上に形成された中間層123と、中間層123上に形成された金属保護膜51と、金属保護膜51の外周に形成された接続端子61と、接続端子61と半導体素子20の接続パッド22を電気的に接続するボンディングワイヤ32とを備えている。
図7(C)は、第2の実施形態の工程11を示す図である。
第2半導体構成体10QAが形成されたウエハ100を金型(図示せず)内に収容し、樹脂成形により封止樹脂40を形成する。
上金型(図示せず)の内面に離型用フィルム135を収納して金型のキャビティ内に樹脂を注入する。これにより、図7において左右のボンディングワイヤ32間、半導体素子20と接続端子61との間、および図7において左右の接続端子61間を含む半導体素子20の機能領域21よりも外周側の領域全体が、封止樹脂40により封止される。
工程11までの製造工程にて図7(C)に示す第2半導体装置中間体10Lが製作される。第2半導体装置中間体10Lは、回路基板60と、回路基板60上に形成された複数の第2半導体構成体10QAと、第2半導体構成体10QA間を含む各第2半導体構成体10QAの外周に封止樹脂40が設けられた構造を有する。
図7(D)は、第2の実施形態の工程12を示す図である。
回路基板60上に複数の第2半導体構成体10QAが形成され、各第2半導体構成体10QA間が封止樹脂40により封止された第2半導体装置中間体Lを、離型用フィルム135から剥離しながら金型から取り出す。
図8(A)は、第2の実施形態の工程13を示す図である。
各半導体素子20上に形成された金属保護膜51を除去する。金属保護膜51の除去は、ウエットエッチングでもドライエッチングでもよい。
図8(B)は、第2の実施形態の工程14を示す図である。
各半導体素子20上に形成されたシード層122およびバリア層121を除去する。シード層122およびバリア層121の除去は、ウエットエッチングでもドライエッチングでもよい。
工程14までの製造工程にて図8(B)に示す第2半導体装置中間体10Yが製作される。第2半導体装置中間体10Yでは、回路基板60上に複数の半導体素子20が搭載され、各半導体素子20の接続パッド22と接続端子61とがボンディングワイヤ32により電気的に接続され、各半導体素子20間を含む周囲を封止樹脂40により封止されている。
図8(C)は、第2の実施形態の工程15を示す図である。
第2半導体装置中間体10Yを、半導体装置10Aの外形サイズに切断する。第2半導体装置中間体10Yの切断は、半導体素子20に接着された接着材111側と反対側の封止樹脂40の一面40aをダイシングテープ132aに接着した状態で、ブレード133aで切断することにより行う。回路基板60と封止樹脂40との切断は、異なるブレードを用いたり、異なる工程で行ったりしてもよい。
この後、ダイシングテープ132aから引き剥がすことにより、図6に図示される半導体装置10Aを得ることができる。
このため、第2の実施形態においても、樹脂封止工程を能率的に行うことが可能であり、第1の実施形態の効果(6)と同様な効果を奏する。
図9は、本発明の半導体装置の変形例を示す、厚さ方向に切断した側面断面図である。
図9に図示される半導体装置10Bは、回路基板60が、外部接続端子62を有することと、封止樹脂40の開口部41を覆う保護部材70を備えている点で、第2の実施形態として示す半導体装置10Aと異なる。
なお、図示はしないが、第1の実施形態に示す半導体装置10においても、保護部材70を設けるようにしてもよい。
上記各実施形態では、半導体装置10、10A、10Bは、1個の半導体素子20を有する構造として例示した。しかし、半導体装置10、10A、10Bが複数個の半導体素子20を有する構造としてもよい。その場合、半導体装置10、10A、10Bに含まれる半導体素子20は、異なる機能および/または異なる形状を有していてもよい。また、半導体装置10、10A、10Bは、半導体素子20の他に、センサや、抵抗・コンデンサ・コイル等の受動素子を有するものであってもよい。
上記第2の実施形態において、図7(A)に示す工程9では、第1半導体構成体10Pを回路基板60上に搭載し、回路基板60上に接続端子61を形成すること、として例示した。しかし、工程9は、回路基板60に替えて、ダイパッド部と接続端子31がフレーム枠と連結部で連結されたリードフレームとし、第1半導体構成体10Pをダイパッド部に搭載するようにしてもよい。
10M 第1半導体装置中間体(半導体装置中間体)
10N、10L 第2半導体装置中間体
10P 第1半導体構成体
10Q、10QA 第2半導体構成体(半導体構成体)
20 半導体素子
20a 一面(表面)
20b 他面(裏面)
20R 半導体素子形成領域
21 機能領域
22 接続パッド
31 接続端子
32 ボンディングワイヤ(接続導体)
40 封止樹脂(樹脂)
51 金属保護膜
60 回路基板(基板)
61 接続端子
115 砥石
121 バリア層
122 シード層(導通可能な金属膜)
123 中間層
131 フォトレジスト
131a 開口
134 支持体(基板)
Claims (8)
- 表面側に機能領域および機能領域の外側に接続パッドが形成された1つの半導体素子を含む半導体素子形成領域を複数有するウエハを準備することと、
前記複数の半導体素子形成領域が有する前記半導体素子の前記機能領域に対応する前記表面上に金属保護膜を形成することと、
前記ウエハを前記半導体素子形成領域毎に切断し、前記半導体素子を個片化することと、
前記半導体素子の、前記表面と反対側の裏面を基板上に配置することと、
前記半導体素子の前記接続パッドと、前記基板に設けられた接続端子とを接続導体により電気的に接続することと、
前記半導体素子、前記接続導体、前記半導体素子の接続パッドおよび前記接続端子を樹脂により封止することと、
前記金属保護膜を除去することと、を含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半導体素子の前記機能領域と前記金属保護膜の間に、中間層をさらに有し、
前記金属保護膜を除去することの後に、前記中間層を除去し前記機能領域を露出させることを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記金属保護膜は、めっき、スパッタまたは蒸着により形成される半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半導体素子、前記接続導体、前記半導体素子の接続パッドおよび前記接続端子を樹脂により封止した後、前記基板を剥離することを含む半導体装置の製造方法。 - 表面側に機能領域および機能領域の外側に接続パッドが形成された1つの半導体素子を含む半導体素子形成領域と、
前記半導体素子の前記機能領域に対応する前記表面上に形成された金属保護膜と、
をそれぞれ複数備え、前記半導体素子形成領域毎に切断することで半導体装置構成体が複数得られるウエハ。 - 請求項5に記載のウエハにおいて、
さらに、前記金属保護膜と前記半導体素子の前記機能領域との間に、中間層を有するウエハ。 - 請求項6に記載のウエハにおいて、
前記中間層は、バリア層と、バリア層上の導通可能な金属膜と、を含むウエハ。 - 請求項7に記載のウエハにおいて、
前記導通可能な金属膜および前記金属保護膜が、いずれもCuからなるウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020121570A JP7328939B2 (ja) | 2020-07-15 | 2020-07-15 | 半導体装置の製造方法およびウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020121570A JP7328939B2 (ja) | 2020-07-15 | 2020-07-15 | 半導体装置の製造方法およびウエハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022018457A JP2022018457A (ja) | 2022-01-27 |
JP7328939B2 true JP7328939B2 (ja) | 2023-08-17 |
Family
ID=80203286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020121570A Active JP7328939B2 (ja) | 2020-07-15 | 2020-07-15 | 半導体装置の製造方法およびウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7328939B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237051A (ja) | 2005-02-22 | 2006-09-07 | Aoi Electronics Co Ltd | 半導体装置の製造方法 |
JP2008053546A (ja) | 2006-08-25 | 2008-03-06 | Tdk Corp | 受光素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274448A (ja) * | 1995-03-30 | 1996-10-18 | Jgc Corp | 回路のパターニング方法 |
-
2020
- 2020-07-15 JP JP2020121570A patent/JP7328939B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237051A (ja) | 2005-02-22 | 2006-09-07 | Aoi Electronics Co Ltd | 半導体装置の製造方法 |
JP2008053546A (ja) | 2006-08-25 | 2008-03-06 | Tdk Corp | 受光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2022018457A (ja) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
KR100675494B1 (ko) | 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정 | |
KR100917745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8674464B2 (en) | MEMS component, method for producing a MEMS component, and method for handling a MEMS component | |
JP2004319530A (ja) | 光半導体装置およびその製造方法 | |
US20150054108A1 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
JP2009064839A (ja) | 光学デバイス及びその製造方法 | |
JP5806534B2 (ja) | チップパッケージビルドアップ方法 | |
JP7324905B2 (ja) | 混合型埋め込みパッケージ構造及びその作製方法 | |
US8338918B2 (en) | Method for manufacturing a semiconductor device, method for detecting a semiconductor substrate and semiconductor chip package | |
JP7328939B2 (ja) | 半導体装置の製造方法およびウエハ | |
JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
US7443043B2 (en) | Circuit device and method of manufacture thereof | |
JP4215571B2 (ja) | 半導体装置の製造方法 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
JP2010093285A (ja) | 半導体装置の製造方法 | |
CN114068474A (zh) | 含与半导体裸片接触焊盘连接的侧壁的半导体器件封装体 | |
JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
US7459376B2 (en) | Dissociated fabrication of packages and chips of integrated circuits | |
KR100296962B1 (ko) | 칩 사이즈 패키지 제조방법 | |
CN113725097B (zh) | 半导体封装方法及半导体封装结构 | |
JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
JP4443190B2 (ja) | 半導体装置の製造方法 | |
JP3778783B2 (ja) | 回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210713 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7328939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |