JP7324101B2 - 映像表示装置及びその制御方法、並びにプログラム - Google Patents

映像表示装置及びその制御方法、並びにプログラム Download PDF

Info

Publication number
JP7324101B2
JP7324101B2 JP2019174543A JP2019174543A JP7324101B2 JP 7324101 B2 JP7324101 B2 JP 7324101B2 JP 2019174543 A JP2019174543 A JP 2019174543A JP 2019174543 A JP2019174543 A JP 2019174543A JP 7324101 B2 JP7324101 B2 JP 7324101B2
Authority
JP
Japan
Prior art keywords
video
input
display device
output device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019174543A
Other languages
English (en)
Other versions
JP2021051211A (ja
Inventor
智章 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019174543A priority Critical patent/JP7324101B2/ja
Publication of JP2021051211A publication Critical patent/JP2021051211A/ja
Application granted granted Critical
Publication of JP7324101B2 publication Critical patent/JP7324101B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、映像の表示制御技術に関する。
パーソナルコンピュータ(PC)などの映像出力デバイスは消費電力の低減が求められている。特許文献1には省電力化を実現しつつ映像出力を継続可能とする技術が開示されている。
特許文献1では、装置の動作モードが省電力モードに設定された場合に、フレームメモリへの映像信号の書き込み動作を停止する一方、読み出し動作は継続することで、映像信号の書き込み動作に必要な構成要素への電力供給量を低減している。
特開2013-76855号公報
特許文献1に記載された技術を適用し、映像出力デバイスが映像信号の出力を停止した場合に、映像表示装置において停止直前の映像信号をフリーズ表示させることで消費電力を低減しつつ表示を継続することが可能となる。しかしながら、映像表示装置には複数の映像出力デバイスから複数の映像信号を受信し、受信した複数の映像信号に基づく複数の映像を隣接して表示する表示モードや複数の映像を重畳して表示する表示モードが存在する。これらの表示モードは、PBP(Picture By Picture)やPIP(Picture In Picture)と呼ばれ、映像表示装置のフレームメモリにおいて、複数の映像信号を表示モードに応じて合成し、表示することで実現される。
特許文献1では単一の映像信号についてフレームメモリへの書き込みを停止しているが、PBPやPIPなどの表示モードで動作可能な映像表示装置への適用を想定すると、個々の映像信号に応じて適切なフレームメモリへの書き込み制御を行う必要がある。
本発明は、上記課題に鑑みてなされ、映像出力デバイスから複数の映像信号を受信する場合に、映像表示装置の表示モードに応じて適切なフレームメモリへの書き込み制御を行うことを目的としている。
上記課題を解決し、目的を達成するために、本発明の映像表示装置は、少なくとも1つの映像出力デバイスから複数の映像信号を入力する入力手段と、前記入力手段により入力する複数の映像信号に基づく映像を表示する表示手段と、前記入力手段により入力する複数の映像信号のフレームメモリへの書き込み制御を行う制御手段と、を有し、前記制御手段は、前記少なくとも1つの映像出力デバイスが前記複数の映像信号の少なくともいずれかの出力を停止する状態へ移行する場合、映像表示装置が複数の映像を同一画面に表示するモードであるか否かに応じて、前記少なくとも1つの映像出力デバイスから入力する複数の映像信号の少なくともいずれかの前記フレームメモリへの書き込み制御を変更する。
本発明によれば、映像出力デバイスから複数の映像信号を受信する場合に、映像表示装置の表示モードに応じて適切なフレームメモリへの書き込み制御を行うことができる。
プロジェクタとPCが接続されたシステムを示す図。 (a)はプロジェクタの構成を示すブロック図、(b)は画像処理部の構成を示すブロック図。 PCの構成を示すブロック図。 (a)はプロジェクタの映像表示処理を示すフローチャート、(b)はPCの映像出力処理を示すフローチャート。 (a)はPCが省電力モードへ移行する場合に実行されるPCの処理、(b)はPCが省電力モードへ移行する場合にプロジェクタの表示モードにかかわらずに実行されるプロジェクタの処理を示すフローチャート。 (a)、(b)はPCが省電力モードへ移行する場合にプロジェクタの表示モードに応じて実行されるプロジェクタの処理を示すフローチャート。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
[実施形態1]
本実施形態においては、映像表示装置および映像出力デバイスとしてプロジェクタおよびPCを適用した例を説明する。
図1は、プロジェクタ100と複数のPC200、300が接続され、PC200、300から出力された映像信号をプロジェクタ100が受信し、プロジェクタ100が複数の投影映像400、500をスクリーン600に表示している形態を例示している。本実施形態のプロジェクタ100は、投影面に表示するべき画像に応じて、液晶素子の光の透過率を制御して、液晶素子を透過した光源からの光をスクリーン600に投影することで、画像をユーザに提示する。
プロジェクタ100は複数の映像入力部110、111を備え、図1では、2本のケーブル701、702を介して2台のPC200、300と接続されている。PC200、300は、プロジェクタ100の映像入力部110、111と接続されている。
投影映像400、500は各PC200、300から出力された映像信号を、プロジェクタ100において2枚の映像が隣接する形態で1枚の映像に合成された映像信号に対応する。
プロジェクタ100は、スクリーン600などの同一画面に、複数の映像を隣接して表示するPBP(Picture By Picture)や、複数の映像を重畳して表示するPIP(Picture In Picture)などの表示モードにより動作可能である。
<プロジェクタ100の構成>まず、図2(a)を参照して、プロジェクタ100の構成および機能について説明する。
制御部101は、CPUやI/O回路、内部レジスタなどを含むマイクロコンピュータを備え、プロジェクタ100の各ブロックを制御する。制御部101は、バス133により各ブロックと接続され、各ブロックとの間で各種信号やデータの授受を行うことができる。
操作部102は、例えばスイッチやダイヤル、後述する表示部128に設けられたタッチパネルなどを含み、ユーザ操作を受け付け、制御部101に操作信号を送信する。また、操作部102は、例えば、図示しないリモコンから送信される操作信号を受信する信号受信部(例えば、後述する赤外線受信部122)を有し、受信した操作信号を制御部101に出力するものであってもよい。また、制御部101は、操作部102や後述するUSBインターフェース112を介して入力された操作信号、通信部114から入力された制御信号を受信して、プロジェクタ100の各動作ブロックを制御する。
電源部103は、プロジェクタ100の各ブロックへの電力供給を制御する。
液晶部104は、1枚の液晶パネルや3枚の液晶パネルなどから構成され、液晶パネル上に画像を形成する。
液晶制御部105は、入力された映像信号に基づいて、液晶部104の液晶パネルの各画素に印加する電圧を制御して、光の透過率を調整し、液晶パネル上に画像を形成する。 光源106は液晶部104に光を出力する、例えば、ハロゲンランプ、キセノンランプ、高圧水銀ランプ、LED光源、レーザーダイオード、またはレーザーダイオードの発光する光を蛍光体などにより励起させ光波長を変換するタイプの光源などである。
投影光学系107は、液晶部104の液晶パネル状に形成された画像を、スクリーン600に投影する。投影光学系107は、複数のレンズ、レンズ駆動用のアクチュエータからなり、レンズをアクチュエータにより駆動することで、投影画像の拡大、縮小、シフト、焦点調整などを行うことができる。
光源制御部108は、光源106のオン/オフの制御や光量の制御を行う。
光学系制御部109は、投影光学系107のアクチュエータを制御することで、ズーム倍率や焦点調整などを行う。
映像入力部110、111は、図1に示すケーブル701、702などを介してPC200、300などの外部機器と接続可能であり、接続された機器からデジタル映像信号を受信する。映像入力部110、111は、例えばDisplayPort(登録商標)(以下、DP)であり、DP(登録商標)に準拠したプロトコルにより映像信号や音声信号、メタデータ、制御信号などを受信することができる。また、映像入力部110、111は、アナログ映像信号を受信した場合には、受信したアナログ映像信号をデジタル映像信号に変換し、画像処理部116に送信する。つまり、映像入力部110、111は、後述する画像処理部116が受信可能な信号に変換する機能を備え、さらに、映像信号に重畳(付帯)されたメタデータの取得機能、映像信号のフレームレート(信号タイミング)の計測機能などを備えている。外部機器としての映像出力デバイスは、PC200、300などに限らず、映像信号を出力できるものであれば、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機などであってもよい。
映像入力部110、111は、EDID(Extended Display Identification Data)やDPCD(DisplayPort Configuration Data)などを記憶する記憶部(不図示)が内蔵されている。また、記憶部(不図示)には、受信可能な映像フォーマット情報、信号伝送レート、その他オプショナルファンクションへの対応可否情報、所定のフォーマットに基づく情報などが記憶されている。
EDIDは、制御部101の指示に基づく読み出し/書き込みが可能である。DPCDは制御部101の指示に基づく読み出し/書き込みに加え、PC200、300からの要求に基づく読み出し及び書き込みを行うことが可能である。EDID、DPCDについて、PC200、300から読み出し/書き込みが行われる場合は、AUX-CH(Auxiliary-Channel)という補助通信路を介してアクセスされる。
映像入力部110、111から入力された映像信号は直接、画像処理部116へ出力される。
USB(Universal Serial Bus)インターフェース112は、USB機器としてのメモリデバイスにアクセスして映像、音声、その他のデータの読み出し、書き込みを制御するインターフェースである。また、USBインターフェース112は、USB機器としてのポインティングデバイスやキーボードを介して入力される操作信号を受け付けるインターフェースである。
メモリカードインターフェース113は、メモリカードなどの記憶媒体にアクセスして映像、音声、その他のデータの読み出し、書き込みを制御するインターフェースである。メモリカードは、例えば、SDカードやコンパクトフラッシュ(登録商標)などのメモリデバイスである。例えば、メモリカードインターフェース113を介して入力されたドキュメントファイルは、後述する再生部121により再生される。再生部121は、ドキュメントファイルから、ユーザに提示するための画像信号を生成して画像処理部116に出力する。
通信部114は、イントラネットやインターネットなどを介して外部機器から各種信号やデータを受信することが可能である。通信部114は、例えば、無線LAN、有線LAN、USB、Bluetooth(登録商標)などであってよく、通信方式を特に限定するものではない。
内部メモリ115は、映像、音声、その他のデータを記憶する、不揮発性の半導体メモリやハードディスクなどである。
画像処理部116は、映像入力部110、111から受信した映像信号や後述する再生部121によりデコードされた映像信号にフレーム数、画素数、画像形状などの変更処理を施したり、OSD(On Screen Display)の重畳処理を行い、液晶制御部105に出力する。画像処理部116は、例えば、画像信号の画素数を液晶パネルの画素数に合わせて変換し、液晶パネルが交流駆動のため、入力された映像信号のフレームレートを倍速化し、液晶パネルによる画像形成に適した補正を行う。なお、液晶パネルの交流駆動とは、液晶パネルの画素にかける電圧の方向が正方向でも逆方向でも画像を生成できる性質を利用し、液晶パネルの画素にかける電圧の方向を交互に入れ替えて表示させる方法である。この場合、液晶制御部105には、正方向用の画像と、逆方向用の画像を1枚ずつ送る必要があるので、画像処理部116では、映像信号のフレームレートを倍速化する処理を行う。なお、液晶制御部105による液晶部104の駆動は印加電圧に応じた、アナログ信号による駆動方法や、パルス幅変調(PWM:Pulse Width Modulation)によるデジタル信号による駆動方法など、どのような方法であってもよい。さらに、デジタル信号にて駆動する液晶パネルを採用した場合は、駆動方式に起因するディスクリネーションなどの画質劣化を低減するための技術を適用するため、デジタル信号による駆動を行う場合においてもフレームレートの倍速化を行ってもよい。
また、画像処理部116は、スクリーン600に対して斜め方向から映像を投影し投影画面が例えば台形状に歪んでしまう場合に、投影画像に対し台形状の歪みを打ち消すように画像の形状を変形させるキーストーン補正も行う。キーストーン補正をする際は、液晶パネルに表示される画像の水平方向及び/又は垂直方向の拡大/縮小率を変更している。このようにして、投影画面の台形状の歪みと液晶パネル上での映像領域の歪みが相殺され、正常なアスペクト比の長方形の映像表示領域に近づくようにしてスクリーン600に表示される。キーストーン補正は、後述する傾き検出部117により得られた傾き角に基づいて、自動的に動作してもよいし、ユーザが操作部102を操作することにより動作させてもよい。
さらに、画像処理部116は、映像入力部110、111から入力された映像を受信し、PBPやPIPなどの表示モードにおいて複数の映像を合成する処理を行うことが可能である。
ここで、図2(b)を用いて、画像処理部116の詳細な構成について説明する。
映像信号処理部1161は、映像入力部110から出力される映像信号を受信する。映像信号処理部1163は、映像入力部111から出力される映像信号を受信する。受信処理された各映像信号は、後述するスケーリング部1162、1164へ出力される。
また、映像信号処理部1161、1163は、受信した映像信号から垂直同期信号を後述する出力タイミング生成部1167へ出力する。
スケーリング部1162、1164は、プロジェクタ100のPBPやPIPなどの表示モードに基づいて、映像信号に対して拡大または縮小する処理を行い、フレームメモリ書き込み制御部1165へ出力する。なお、不図示であるが、拡大・縮小処理用のフレームメモリを別途設けてもよい。
フレームメモリ書き込み制御部1165は、プロジェクタ100の表示モードに基づいて、後述するフレームメモリ1166における、映像入力部110を介して受信する映像信号に対応するデータ領域と映像入力部111を介して受信する映像信号に対応するデータ領域の書き込みアドレスや書き込み開始/停止などの制御を行う。
フレームメモリ1166は、スケーリング部1162から出力される映像信号とスケーリング部1164から出力される映像信号を合成し、画像処理部116から出力される合成映像の解像度を決定する。
出力タイミング生成部1167は、映像信号処理部1161、1163から出力される垂直同期信号のいずれかを選択的に用いて、後述するフレームメモリ読み出し制御部1168に読み出しタイミングを示す信号を出力し、出力信号生成部1169に出力タイミングを示す信号を出力する。
フレームメモリ読み出し制御部1168は、出力タイミング生成部1167により生成されたタイミング信号に基づいてフレームメモリ1166からの映像データの読み出しと後述する出力信号生成部1169に出力される映像データに基づく映像信号の出力を行う。
出力信号生成部1169は、出力タイミング生成部1167により生成されたタイミング信号に基づいて画像処理部116の後段の液晶制御部105が受信可能な映像信号を出力する。
上述した画像処理部116の各部の処理により、PBPやPIPなどの表示モードに応じて、映像入力部110、111を介して受信した映像信号を合成した映像信号が生成される。
なお、PBPやPIPなどの表示モードはユーザ指示により切り替えられてもよい。その場合、画像処理部116は内部の記憶部(不図示)にて切り替えられた表示モードを示す情報を保持しておくものとする。
傾き検出部117は、プロジェクタ100の傾きを検出する。
タイマ118は、プロジェクタ100の動作時間、各ブロックの動作時間などを計測する。
温度検出部119は、プロジェクタ100の光源106の温度、液晶部104の温度、外気温などを計測する。
冷却部120は、プロジェクタ100の内部の熱を外部に放出するなどして冷却する、ヒートシンクやファンなどを有する。
再生部121は、制御部101の制御に従い、エンコードされたファイルなどをデコードし、画像処理部116に出力する。
赤外線受信部122は、プロジェクタ100に付属のリモコンその他の機器から赤外線を受信し、制御部101に操作信号を出力する。赤外線受信部122は、例えば、プロジェクタ100の前面や後面などの複数箇所に設けられている。
焦点検出部123は、プロジェクタ100とスクリーン600の距離を検出し、映像の焦点距離を検出する。
撮像部124は、投影光学系107を介して投影された映像を撮像する(スクリーン600の方向)を撮影し、制御部101に出力する。撮像部124は、被写体の光学像を結像するズームレンズやフォーカスレンズを含むレンズ群、レンズ群を駆動するアクチュエータ、アクチュエータを制御するマイクロプロセッサを備える。また、撮像部124は、レンズ群により結像された被写体像を電気信号に変換するCCDやCMOS等の撮像素子、撮像素子により得られたアナログ信号をデジタル信号に変換するA/D変換部などを備える。
スクリーン測光部125は、スクリーン600により反射される光の光量や輝度を計測する。
表示部128は、プロジェクタ100に配置され、プロジェクタ100の動作状態やUI画面、警告などを表示する液晶や有機ELなどからなる表示デバイスである。
表示制御部129は、制御部101の制御に従い、表示部128を制御する。
バッテリ130は、プロジェクタ100を電源コンセントなどがない場所で使用する場合などに電力を供給する。
電源入力部131は、AC100Vなどの外部電源140から交流電力を受け入れ、所定の電圧に整流して電源部103に供給する。
RAM132は、内部メモリ115に格納されているプログラムの展開や各種データ、投影画像のフレームデータなどを一時的に記憶する。ここでいう、プログラムとは、後述する各種フローチャートを実行するためのプログラムのことである。
バス133は、制御部101と各ブロックとを接続し、各ブロックとの間で各種信号やデータの授受を行う。
<PC200の構成>次に、図3を参照して、PC200の構成および機能について説明する。なお、PC300の構成はPC200と同様である。
制御部201は、CPUやI/O回路、内部レジスタなどを含むマイクロコンピュータを備え、PC200、300の各ブロックを制御する。制御部201は、不図示のバスにより各ブロックと接続され、各ブロックとの間で各種信号やデータの授受を行うことができる。
メディアインターフェース202は、DVDなどの光ディスクなどに対して映像、音声、その他のデータの読み出し、書き込みを制御するインターフェースである。
操作部203は、例えばスイッチやダイヤル、不図示の表示部に設けられたタッチパネルなどを含み、ユーザ操作を受け付け、制御部201に操作信号を送信する。制御部201は、後述する操作部203やUSBインターフェース208から入力された操作信号、通信部207から入力された制御信号を受信して、PC200の各ブロックを制御する。
電源部204は、PC200の各ブロックへの電力供給を制御する。電源入力部205は、外部からの交流電力を受け入れ、所定の電圧に整流して電源部204に供給する。
映像出力部206は、図1に示すケーブル701、702などを介してプロジェクタ100などの外部機器と接続可能であり、接続された外部機器にデジタル映像信号を送信する。映像出力部206は、例えばDisplayPort(登録商標)(以下、DP)であり、DP(登録商標)に準拠したプロトコルにより映像信号や音声信号、メタデータ、制御信号を送信することができる。外部機器は、プロジェクタ100などの映像表示装置に限らず、録画機器、ハードディスク、ゲーム機などであってもよい。
通信部207は、イントラネットやインターネットなどを介して外部機器との間で各種信号やデータを送受信することが可能である。通信部207は、例えば、無線LAN、有線LAN、USB、Bluetooth(登録商標)などであってよく、通信方式を特に限定するものではない。
USBインターフェース208は、USB機器としてのメモリデバイスにアクセスして映像、音声、その他のデータの読み出し、書き込みを制御するインターフェースである。また、USBインターフェース208は、USB機器としてのポインティングデバイスやキーボードを介して入力される操作信号を受け付けるインターフェースである。
RAM209は、後述する記憶装置210に格納されているプログラムの展開や各種データ、映像フレームデータなどを一時的に記憶する。ここでいう、プログラムとは、後述する各種フローチャートを実行するためのプログラムのことである。
記憶装置210は、不揮発性の半導体メモリやハードディスクなどであり、OS(Operating System)やプログラム、文書データや映像データなどのコンテンツ等の各種データを記憶する。
画像処理部211は、制御部201の指示に基づいて、記憶装置210に格納されている映像データに対して、RAM209をフレームメモリとして用いて各種画像処理を行い、映像出力部206へ映像信号を出力する。
<映像表示処理>次に、図4を参照して、プロジェクタ100がPC200と接続され、映像信号を受信し表示する処理について説明する。
以下では、プロジェクタ100がPC200と接続され映像を受信し表示するまでの基本動作を説明する。
なお、本実施形態では、プロジェクタ100とPC200はDPケーブルにより接続され、DP規格に準拠したプロトコルによりPC200から映像信号が出力され、プロジェクタ100で映像が表示されるものとする。
図4(a)はプロジェクタ100の処理、図4(b)はPC200の処理を示している。なお、図4(a)の処理は、制御部101が内部メモリ115に格納されたプログラムを実行し、各ブロックを制御することにより実現される。また、図4(b)の処理は、制御部201が記憶装置210に格納されたプログラムを実行し、各ブロックを制御することにより実現される。また、図4(b)の処理は、ユーザがPC200のメニュー画面などを介してアプリケーションが起動されると開始される。また、図4(a)の処理は、ユーザから不図示のモコンや操作部102を介してプロジェクタ100の映像表示処理を開始する指示を受け付けると開始される。
まず、図4(a)を用いてプロジェクタ100の動作について説明する。
S101では、制御部101は、PC200とDPケーブルが接続されたことをポーリングまたは割り込みにより検知する。
S102では、制御部101は、HPD(HotPlugDetect)信号をPDケーブル内の1ラインを介してアサートし、PC200に対して接続されたことを通知する。HPD信号通知を受けたPC200はプロジェクタ100に対し、DPケーブル内のAUX-CHを介してEDID読み出し要求を行う。
S103では、映像入力部110は、PC200からEDID読み出し要求を受けると、内部のEDIDを読み出し、読み出した結果をAUX-CHを介して通知する。PC200はプロジェクタ100からEDIDを読み出すと、続いてAUX-CHを介してDPCD読み出し要求を行う。
DPCDにはプロジェクタ100が受信可能な信号の伝送レートや伝送レーン数等の伝送パラメータを決定するために必要となる情報が含まれており、映像入力部110に格納されている。
S104では、映像入力部110はPC200からDPCD要求を受けると、内部のDPCDを読み出し、読み出した結果をAUX-CHを介して通知する。ここでは、表示装置の対応可能な伝送データレートや使用ライン数等の情報が通知される。
PC200はプロジェクタ100から読み出したEDID、DPCDに基づいて、伝送する映像フォーマット(解像度やフレームレート、ビット深度等)に応じて、レーン数と伝送レートを決定し、映像信号を送信する。
PC200はプロジェクタ100からDPCDを読み出すと、読み出した情報を元にリンクトレーニング開始要求をプロジェクタへ通知する。
リンクトレーニングとは、通信パラメータの決定など、通信路を確立するためのハンドシェイク処理である。
S105では、制御部101は、PC200の要求に基づいてリンクトレーニングを開始する。ここでは事前にやりとりされたDPCDの伝送データレートや使用ライン数情報に基づいてリンクトレーニングが実施される。
リンクトレーニングでは、8B10B方式にてエンコードされたシンボルデータによるテストパターンに基づき、クロックデータリカバリチェック、チャネルイコライゼーションチェック、8B10Bシンボルデータのアラインチェックなどの成否を順次確認する。プロジェクタ100はリンクトレーニングの成否の結果を映像入力部110のDPCDに書き出す。
S106では、制御部101はリンクトレーニングの結果をAUX-CHを介してプロジェクタ100のDPCDから読み出しリンクトレーニングの成否を判定する。
リンクトレーニングに失敗した場合は、S107へ進み、制御部101はDP規格の手順に則って伝送条件を変更し、再度リンクトレーニングを行う。
リンクトレーニングに成功した場合は、S108へ進み、制御部101はPC200にリンクトレーニング実施時の伝送レート、レーン数に基づいて所定数の8B10Bシンボルデータをアイドルパターンとして出力する。一定期間のアイドルパターンの出力が完了すると、PC200は読み出したEDIDに基づいて決定した所定のフォーマットにて映像信号の出力を開始する。
S108では、映像入力部110はPC200から出力されるアイドルパターンおよび映像信号を受信する。
S109では、制御部101はポーリングまたは映像入力部110から制御部101に対する割り込み通知により映像信号を受信したことを検出し、映像入力部110により映像信号フォーマット情報を読み出す。詳しくは、制御部101は、ブランキング期間に挿入されるDP規格で規定された映像信号の属性情報を、映像入力部110からRAM132などに読み出す。
S110では、制御部101は、S109で読み出した情報に基づいて、属性情報のうちの水平/垂直解像度を画像処理部116へ設定し、各種画像処理やODSメニューへの解像度情報の重畳処理を行う。
以上の処理を経て映像入力部110から出力される所定のフォーマットの映像信号が画像処理部116および液晶制御部105を通じて液晶部104に画像が形成され、S111において光源106を用いて投影光学系107により投影される。
次に、図4(b)を用いてPC200の動作について説明する。
S201では、映像出力部206はHPD信号がアサートされたことを検出すると、S202においてAUX-CHを介してEDIDを読み出す。映像出力部206はEDIDを読み出すと、S203においてAUX-CHを介してDPCDを読み出す。映像出力部206はDPCDを読み出すと、S204において読み出した情報に基づきリンクトレーニングを開始する。
次に、映像出力部206は、AUX-CHを介してプロジェクタ100にリンクトレーニング成否に関わる情報の読み出し要求を出して、リンクトレーニング結果を読み出しS205においてリンクトレーニングの成否を判定する。
リンクトレーニングに失敗した場合はS206へ進み、映像出力部206は伝送条件を変更し再度S204においてリンクトレーニングを開始する。
リンクトレーニングに成功した場合はS207へ進み、映像出力部206はリンクトレーニング成功時の伝送条件に基づいて、所定数の8B10Bシンボルデータをアイドルパターンとして送信する。その後、読み出したEDIDに基づく映像フォーマットにて映像信号を送信する。
映像出力部206は、読み出したEDIDの内容に基づいて出力する映像信号のフォーマットを決定し、映像信号を出力する。
以上説明したプロジェクタ100およびPC200の動作によりプロジェクタ100による映像の投影が行われる。
<省電力モード移行時の動作>
次に、図5を参照して、プロジェクタ100の表示モードにかかわらずPC200が省電力モードへ移行する場合のPC200およびプロジェクタ100の動作について説明する。
図5(a)はPC200の処理を示している。
PC200は所定の条件を満たすと省電力モードへ移行し、映像信号の出力を停止する。所定の条件は、例えば、所定期間ユーザ操作が無い、所定期間出力している映像に変化が無い、などである。以下ではいずれかの条件を満たしたものとし、その後の動作について説明する。
S301では、制御部201は、映像出力部206により、プロジェクタ100に省電力モードへの対応能力情報の要求を送信し、プロジェクタ100の対応能力情報を読み出す。
S302では、制御部201は、プロジェクタ100が対応能力を有するか否かを判定する。
対応能力とは、プロジェクタ100が受信した映像信号のフレームメモリ1166への書き込みを停止(フリーズ)させる制御が可能であるか否かを示す情報である。
制御部201が、プロジェクタ100は対応能力がないと判定した場合は処理を終了し、対応能力があると判定した場合はS303に進み、省電力モードに応じた制御を開始する。
S303では、制御部201は、省電力モードに応じた事前設定およびコンフィギュレーションをプロジェクタ100と協働して実施する。
事前設定では、制御部201が、PC200の状態情報を保存するためにRAM209へ状態情報を書き出す処理、映像出力部206を介してプロジェクタ100に、省電力モード中にエラーが発生した場合の通信方法の設定を指示する処理などを行う。
また、コンフィギュレーションでは、制御部201が、映像出力部206によりプロジェクタ100と省電力モード移行前のハンドシェイク処理による通信路の再確立を行ったり、映像出力部206に省電力モードへ移行させるための指示などが行われる。その他、制御部201は動作不要なブロックへの電力供給を停止するよう電源部204などに指示してもよい。
S303の処理が完了すると、S304において映像出力部206は省電力モードの対応を有効化する指示をプロジェクタ100へ送信する。
映像出力部206はプロジェクタ100から有効化したことの返信を受信すると、S305において省電力モードに応じた信号データの送信を開始する。ここで送信する信号データは、プロジェクタ100に対して、映像信号のフレームメモリ1166への書き込みを停止(フリーズ)させることを促す信号データである。
以降、省電力モード中は、信号データを定期的に送信しつつ、ダミー信号データを継続的に送信し、処理を終了する。
次に、PC200の動作と連動するプロジェクタ100の動作について説明する。
図5(b)はプロジェクタ100の処理を示している。
S401では、映像入力部110は、PC200から省電力モードの対応能力情報の要求を受信すると、内部で保持している対応能力情報を読み出しPC200に送信する。
S402では、制御部101は、S303における事前設定およびコンフィギュレーションにおいて、PC200とプロジェクタ100の連動が必要となる処理を実行する。
事前設定では、PC200から映像入力部110に送信される省電力モード中にエラーが発生した際の通信方法に関する設定指示に基づいて、映像入力部110は自身の設定を変更する。コンフィギュレーションでは、映像入力部110がPC200の映像出力部206とハンドシェイク処理を行う。
S402の処理が完了すると、S403において映像入力部110はPC200から省電力モードへの対応を有効化する指示を受信する。
映像入力部110は、有効化指示に対して正常に指示を受信したことを示すデータを返信すると、S404においてPC200から送信される省電力モードに応じた信号データを受信する。映像入力部110は、上記信号データを受信したことを画像処理部116に通知する。
S404では、フレームメモリ書き込み制御部1165は、PC200から受信する映像信号に応じた映像データが展開されているフレームメモリ1166のデータ領域への書き込みを停止し、停止直前の映像信号を継続して投影する状態として処理を終了する。
以上のようにPC200とプロジェクタ100が連動することにより、PC200は省電力モードへ移行し、プロジェクタ100は映像の表示が継続される。
<省電力モード移行時のフレームメモリ制御>次に、図6を参照して、PC200が省電力モードへ移行する場合の、プロジェクタ100の表示モードに応じたプロジェクタ100によるフレームメモリ制御処理について説明する。
図6(a)は、図1に示したようにプロジェクタ100にPC200、300が接続され、映像400、500を隣接表示するPBPモードにおいて、PC200が省電力モードへ移行する場合の処理を示している。
S501では、映像入力部110は、PC200から省電力モードの対応能力要求信号を受信する。
S502では、映像入力部110は、内部で保持している対応能力情報をPC200に送信する。
S503では、制御部101は、S502における事前設定およびコンフィギュレーションにおいて、PC200とプロジェクタ100の連動が必要となる処理を実行する。
事前設定では、PC200から映像入力部110に送信される、省電力モード中にエラーが発生した際の通信方法に関する設定指示に基づいて、映像入力部110は自身の設定を変更する。コンフィギュレーションでは、映像入力部110がPC200の映像出力部206とハンドシェイク処理を行う。
S503の処理が完了すると、S504において映像入力部110はPC200から省電力モードの対応を有効化する指示を受信する。
映像入力部110は、有効化指示に対して正常に指示を受信したことを示すデータを返信すると、S505においてPC200から送信される省電力モードに応じた信号データを受信する。
映像入力部110は、上記信号データを受信したことを画像処理部116に通知する。
画像処理部116は、内部の記憶部(不図示)に保持している現在の表示モードに関する情報を参照し、S506においてPBPモードであるか否かを判定する。
なお、本実施形態ではPBPモードの例を説明しているが、PIPモードなど、複数の映像を同一画面に同時投影するモードであればどのようなモードでもよい。
本実施形態では前提としてPBPモード中であるためS507へ進み、画像処理部116のフレームメモリ書き込み制御部1165は、PC200から受信する映像データのフレームメモリ1166への書き込みを停止する。詳しくは、省電力モードに移行するPC200が接続された映像入力部110から出力される映像信号であって、スケーリング部1162から出力される映像データに対応するフレームメモリ1166のデータ領域への書き込みを停止する。一方で、フレームメモリ書き込み制御部1165は、PC300が接続された映像入力部111から出力され、スケーリング部1164から出力される映像データのフレームメモリ1166のデータ領域への書き込みは継続する。
S506において画像処理部116がPBPモードでないと判定した場合はS508へ進む。S508では、フレームメモリ書き込み制御部1165は、PC200、300が接続された映像入力部110、111から出力される映像信号であって、スケーリング部1162、1164から出力される映像データのフレームメモリ1166のデータ領域への書き込みを停止する。
なお、S507の処理が行われたPBPモード中において、映像入力部110、111以外の映像入力部(不図示)へのユーザによる投影映像の切り替え操作などが行われることが考えられる。その場合は、切替操作に応じてS507にて実行したフレームメモリ書き込み停止状態を解除して、切り替え先の映像の表示制御を行ってもよい。
本実施形態によれば、映像出力デバイスであるPC200、300の少なくともいずれかが映像出力を停止する省電力モードへ移行する場合、映像表示装置であるプロジェクタ100の表示モードがPBPやPIPであるか否かに応じてPC200、300から受信する複数の映像信号の少なくともいずれかについてフレームメモリ1166への書き込み制御を変更する。
詳しくは、プロジェクタ100がPBPやPIPなどの表示モードである場合、省電力モードに移行するPC200から受信する映像信号のフレームメモリ1166のデータ領域への書き込みを停止し、省電力モードに移行しないPC300から受信する映像信号のフレームメモリ1166のデータ領域への書き込みを継続するように制御を行う。
また、プロジェクタ100がPBPやPIPなどの表示モードではない場合、PC200、300から受信する複数の映像信号のフレームメモリ1166のデータ領域への書き込みを停止するように制御を行う。
このようにフレームメモリへの書き込みを制御することで、複数の映像信号のうち停止すべきでない映像信号の書き込みが停止されることを回避し、停止すべき映像信号の書き込みのみが停止される。
なお、本実施形態では、S505にて省電力モードに応じた信号データを受信した後に、S506にてPBPモード中か否かに基づき制御を行ったが、例えば図6(b)に示すように、S601の対応能力要求受信後にPBPモード中か否かを判定してもよい。この場合、S602で画像処理部116がPBPモード中でないと判定した場合は、S604において映像入力部110を介してPC200に省電力モードへの対応能力がないことを通知する。図6(b)におけるS603、S605~S608の処理は、S502~S505、S507と同様である。また、上述した処理によりPC200が省電力モードへ移行することを禁止し、複数の映像のいずれかの表示が停止することを回避してもよい。
また、上述した実施形態では、プロジェクタ100が複数のPC200、300から出力される複数の映像信号を受信する例を説明してきたが、これに限らず、プロジェクタ100が1台のPCから出力される複数の映像信号を受信する場合、例えば、1台のPCに搭載された複数枚のグラフィックカードから出力される複数の映像信号を受信する場合、1台のPCに搭載された1枚のグラフィックカードが有する複数の映像出力部から出力される複数の映像信号を受信する場合なども本発明に含まれる。
よって、本願の特許請求の範囲、明細書および図面に記載されている「少なくとも1つの映像出力デバイス」は、上述したPC、グラフィックカードおよび映像出力部の少なくともいずれかを含み、それぞれが1つの場合も複数の場合も含み、さらに、それらを組み合わせた場合も含むものとして理解されるべきである。
[他の実施形態]
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
100…プロジェクタ、101…制御部、110、111…映像入力部、116…画像処理部、200、300…PC、206…映像出力部

Claims (9)

  1. 少なくとも1つの映像出力デバイスから複数の映像信号を入力する入力手段と、
    前記入力手段により入力する複数の映像信号に基づく映像を表示する表示手段と、
    前記入力手段により入力する複数の映像信号のフレームメモリへの書き込み制御を行う制御手段と、を有し、
    前記制御手段は、前記少なくとも1つの映像出力デバイスが前記複数の映像信号の少なくともいずれかの出力を停止する状態へ移行する場合、映像表示装置が複数の映像を同一画面に表示するモードであるか否かに応じて、前記少なくとも1つの映像出力デバイスから入力する複数の映像信号の少なくともいずれかの前記フレームメモリへの書き込み制御を変更することを特徴とする映像表示装置。
  2. 前記映像表示装置が複数の映像を同一画面に表示するモードである場合、前記制御手段は、前記出力が停止される映像信号のフレームメモリへの書き込みを停止し、
    前記出力が停止されない映像信号のフレームメモリへの書き込みを継続するように制御することを特徴とする請求項1に記載の映像表示装置。
  3. 前記映像表示装置が複数の映像を同一画面に表示するモードではない場合、前記制御手段は、前記少なくとも1つの映像出力デバイスから入力する複数の映像信号のフレームメモリへの書き込みを停止するように制御することを特徴とする請求項1または2に記載の映像表示装置。
  4. 前記複数の映像を同一画面に表示するモードは、複数の映像を隣接して表示する表示モードと、複数の映像を重畳して表示する表示モードを含むことを特徴とする請求項1から3のいずれか1項に記載の映像表示装置。
  5. 前記入力手段は、複数の映像出力デバイスが接続可能な複数の映像入力部を有し、
    前記映像入力部は、DisplayPort(登録商標)に準拠したプロトコルにより前記映像出力デバイスから映像信号を受信することを特徴とする請求項1から4のいずれか1項に記載の映像表示装置。
  6. 前記映像出力デバイスが映像出力を停止する状態は、DisplayPort(登録商標)に準拠した省電力モードであり、
    前記制御手段は、前記映像表示装置が前記映像出力デバイスの省電力モードへの移行に対応している場合は前記フレームメモリへの書き込みを停止する制御を行い、
    前記映像表示装置が前記映像出力デバイスの省電力モードへの移行に対応していない場合は前記映像出力デバイスが省電力モードに移行することを禁止するように制御することを特徴とする請求項5に記載の映像表示装置。
  7. 前記映像出力デバイスが接続された映像入力部を切り替える切替手段を更に有し、
    前記制御手段は、前記切替手段により前記省電力モードに移行する映像出力デバイスが接続された映像入力部から他の映像出力デバイスが接続された映像入力部に切り替えられた場合、前記省電力モードに移行する映像出力デバイスから入力する映像信号についてフレームメモリへの書き込みを停止した状態を解除することを特徴とする請求項6に記載の映像表示装置。
  8. 少なくとも1つの映像出力デバイスから複数の映像信号を入力する入力手段と、前記入力手段により入力する複数の映像信号に基づく映像を表示する表示手段と、を有する映像表示装置の制御方法であって、
    前記入力手段により入力する複数の映像信号のフレームメモリへの書き込み制御を行う制御ステップを有し、
    前記制御ステップでは、前記少なくとも1つの映像出力デバイスが前記複数の映像信号の少なくともいずれかの出力を停止する状態へ移行する場合、映像表示装置が複数の映像を同一画面に表示するモードであるか否かに応じて、前記少なくとも1つの映像出力デバイスから入力する複数の映像信号の少なくともいずれかの前記フレームメモリへの書き込み制御を変更することを特徴とする制御方法。
  9. 請求項8に記載された制御方法を、コンピュータに実行させるためのプログラム。
JP2019174543A 2019-09-25 2019-09-25 映像表示装置及びその制御方法、並びにプログラム Active JP7324101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019174543A JP7324101B2 (ja) 2019-09-25 2019-09-25 映像表示装置及びその制御方法、並びにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019174543A JP7324101B2 (ja) 2019-09-25 2019-09-25 映像表示装置及びその制御方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2021051211A JP2021051211A (ja) 2021-04-01
JP7324101B2 true JP7324101B2 (ja) 2023-08-09

Family

ID=75157802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019174543A Active JP7324101B2 (ja) 2019-09-25 2019-09-25 映像表示装置及びその制御方法、並びにプログラム

Country Status (1)

Country Link
JP (1) JP7324101B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209771A (ja) 2007-02-27 2008-09-11 Seiko Epson Corp 画像表示装置
JP2016161753A (ja) 2015-03-02 2016-09-05 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法
US20190035354A1 (en) 2017-07-27 2019-01-31 Viewsonic International Corporation Method for adjusting output images and multi-pictures display system
JP2019132872A (ja) 2018-01-29 2019-08-08 キヤノン株式会社 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209771A (ja) 2007-02-27 2008-09-11 Seiko Epson Corp 画像表示装置
JP2016161753A (ja) 2015-03-02 2016-09-05 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法
US20190035354A1 (en) 2017-07-27 2019-01-31 Viewsonic International Corporation Method for adjusting output images and multi-pictures display system
JP2019132872A (ja) 2018-01-29 2019-08-08 キヤノン株式会社 表示装置

Also Published As

Publication number Publication date
JP2021051211A (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
US9071773B2 (en) Projection system
JP6164820B2 (ja) プロジェクタ、その制御方法、及び画像投影システム
JP2008216805A (ja) 画像投射システム及び画像投射装置
JP2011090038A (ja) 投写型映像表示装置
JP4258540B2 (ja) 情報処理装置、情報処理プログラム、及びその記録媒体
JP2018004919A (ja) 表示装置およびその制御方法
JP2019113647A (ja) 表示装置およびその制御方法
US11637997B2 (en) Projection apparatus and control method
JP2004086277A (ja) 情報処理装置、プロジェクタシステム及びプログラム
JP2010226483A (ja) リモートコントローラーおよび遠隔制御システム
US11438562B2 (en) Display apparatus and control method thereof
JP7324101B2 (ja) 映像表示装置及びその制御方法、並びにプログラム
JP6635748B2 (ja) 表示装置、表示装置の制御方法及びプログラム
JP2019186690A (ja) 制御装置、プロジェクタ、プロジェクタの制御方法、プログラム
JP2015053558A (ja) 画像表示装置及びその制御方法
JP2020013196A (ja) 画像投影装置、画像投影装置の制御方法、プログラム
JP2008112035A (ja) プロジェクタ
JP7341856B2 (ja) 制御装置、表示装置の制御方法、プログラム、および記憶媒体
JP6071208B2 (ja) 投影装置
US11106418B2 (en) Image display apparatus, image output apparatus, control methods thereof, and storage medium
JP6834042B2 (ja) 表示装置
JP2022142327A (ja) 投影装置、投影システム、出力装置、投影装置の制御方法、プログラム、および記憶媒体
JP2020173353A (ja) 表示制御装置、表示制御方法、プログラム
JP2020030267A (ja) 投影装置
JP2021069083A (ja) 表示システムの制御方法、表示システム、及び撮像装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230728

R151 Written notification of patent or utility model registration

Ref document number: 7324101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151