JP7299768B2 - Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof - Google Patents

Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof Download PDF

Info

Publication number
JP7299768B2
JP7299768B2 JP2019115543A JP2019115543A JP7299768B2 JP 7299768 B2 JP7299768 B2 JP 7299768B2 JP 2019115543 A JP2019115543 A JP 2019115543A JP 2019115543 A JP2019115543 A JP 2019115543A JP 7299768 B2 JP7299768 B2 JP 7299768B2
Authority
JP
Japan
Prior art keywords
die pad
pattern
annular pattern
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019115543A
Other languages
Japanese (ja)
Other versions
JP2021002588A (en
Inventor
努 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2019115543A priority Critical patent/JP7299768B2/en
Publication of JP2021002588A publication Critical patent/JP2021002588A/en
Application granted granted Critical
Publication of JP7299768B2 publication Critical patent/JP7299768B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体素子等の微小な電子回路部品を基板上に実装した半導体装置に関する。 The present invention relates to a semiconductor device in which minute electronic circuit components such as semiconductor elements are mounted on a substrate.

チップ抵抗等の電子部品や、半導体ダイオードやLED等の半導体素子を基板上に実装する際には、基板の電極上に半田を挟んで、電子部品や半導体素子等の実装すべき部品を搭載した後、半田を加熱することにより溶融させ、半田によって電極と実装部品とを接合するという手順が用いられる。このとき、半田を加熱するために、基板をホットプレート等により加熱する方法が用いられる。 When mounting electronic parts such as chip resistors and semiconductor elements such as semiconductor diodes and LEDs on a board, the parts to be mounted such as electronic parts and semiconductor elements are mounted on the electrodes of the board with solder sandwiched between them. After that, a procedure is used in which the solder is melted by heating, and the electrodes and the mounting component are joined with the solder. At this time, a method of heating the substrate with a hot plate or the like is used to heat the solder.

また、特許文献1には、非金属材からなる基板上に設けられた金属材上へ裏面にはんだを備えたダイを接合する際に、誘導加熱により金属材を加熱する方法が提案されている。誘導加熱によれば、金属材の加熱が集中的に加熱され、非金属材への加熱は金属材からの熱伝導のみとなり、非金属材への熱によるダメージを軽減することができる。 Further, Patent Literature 1 proposes a method of heating a metal material by induction heating when bonding a die having solder on its back surface to a metal material provided on a substrate made of a non-metal material. . According to induction heating, the metal material is heated in a concentrated manner, and the non-metal material is heated only by heat conduction from the metal material, so that the heat damage to the non-metal material can be reduced.

特開2005-244228号公報JP-A-2005-244228

特許文献1のような誘導加熱を用いた半導体素子の接合においては、金属材の加熱効率を向上し、非金属材へのダメージを軽減して、半導体装置の信頼性を高めることが望まれている。特に、誘導加熱を用いて半導体素子の接合する際には、金属材の中でも半導体素子搭載領域(ダイパッド)の加熱効率を向上することが望まれている。 In the bonding of semiconductor elements using induction heating as in Patent Document 1, it is desired to improve the heating efficiency of metal materials, reduce damage to non-metal materials, and improve the reliability of semiconductor devices. there is In particular, when semiconductor elements are joined using induction heating, it is desired to improve the heating efficiency of the semiconductor element mounting area (die pad) among metal materials.

本発明の第1の目的は、誘導加熱により微小なダイパッドを効率よく加熱することができる半導体装置の構成を提供することにある。 A first object of the present invention is to provide a configuration of a semiconductor device capable of efficiently heating a minute die pad by induction heating.

また、本発明の第2の目的は、半導体素子を覆う封止樹脂の濡れ拡がりを規制する役割を有する略リング状の金属パターンを備えた半導体装置のように、配線以外の役割を有する金属材を備える半導体装置においても、誘導加熱によりダイパッドを効率よく加熱することができる半導体装置の構成を提供することにある。 A second object of the present invention is to provide a metal material that has a role other than wiring, such as a semiconductor device having a substantially ring-shaped metal pattern that has a role of regulating wetting and spreading of a sealing resin that covers a semiconductor element. It is an object of the present invention to provide a configuration of a semiconductor device capable of efficiently heating a die pad by induction heating even in a semiconductor device having

上記目的を達成するために、本発明の第1の態様の半導体装置は、半導体素子と、半導体素子が搭載された非金属基板とを有し、基板の表面には、金属パターンが配置されている。金属パターンは、半導体素子が接着層によってダイボンディングされたダイパッドと、環状パターンとを有し、ダイパッドと前記環状パターンは連結されている。 To achieve the above object, a semiconductor device according to a first aspect of the present invention has a semiconductor element and a nonmetallic substrate on which the semiconductor element is mounted, and a metal pattern is arranged on the surface of the substrate. there is The metal pattern has a die pad to which a semiconductor element is die-bonded by an adhesive layer, and an annular pattern, and the die pad and the annular pattern are connected.

本発明によれば、発明者らが見出した環状パターンに誘導加熱によって電流が流れやすいという現象を用いて、環状パターンを誘導加熱によって加熱して、熱をダイパッドまで導くか、もしくは、ダイパッドとは連続しない環状パターンには電流が流れない周方向に不連続な構成にすることにより、微小なダイパッドを効率よく加熱することができる。 According to the present invention, by using the phenomenon that the inventors discovered that a current is likely to flow through an annular pattern due to induction heating, the annular pattern is heated by induction heating, and the heat is led to the die pad. A minute die pad can be efficiently heated by adopting a discontinuous configuration in the circumferential direction in which current does not flow in a discontinuous annular pattern.

(a)~(d)は、実施形態1の半導体装置の上面図、A-A’断面図、下面図、および斜視図である。(a) to (d) are a top view, a cross-sectional view taken along line A-A', a bottom view, and a perspective view of the semiconductor device of Embodiment 1. FIG. 実施形態1の誘導加熱を行っている状態を示す説明図。FIG. 4 is an explanatory diagram showing a state in which induction heating is performed according to the first embodiment; (a)~(c)は、それぞれ、実施形態2の半導体装置の上面図、キャビティを搭載した上面図、および、キャビティを搭載した斜視図である。(a) to (c) are a top view of a semiconductor device of Embodiment 2, a top view with a cavity mounted thereon, and a perspective view with a cavity mounted thereon, respectively. 実施形態3の半導体装置の上面図である。FIG. 12 is a top view of the semiconductor device of Embodiment 3; (a)および(b)は、実施形態4の半導体装置の上面図、および、キャビティを搭載した上面図である。(a) and (b) are a top view of the semiconductor device of Embodiment 4, and a top view in which a cavity is mounted. (a)~(g)は、実施形態4の半導体装置の製造工程を示す図である。(a) to (g) are diagrams showing manufacturing steps of the semiconductor device of Embodiment 4. FIG. (a)および(b)は、参考例5の半導体装置の上面図、および、斜視図である。(a) and (b) are a top view and a perspective view of a semiconductor device of Reference Example 5. FIG.

本発明の一実施形態の半導体装置について図面を用いて説明する。 A semiconductor device according to one embodiment of the present invention will be described with reference to the drawings.

<<実施形態1>>
実施形態1の半導体装置について図1(a)~(d)を用いて説明する。図1(a)~(d)は、それぞれ半導体装置の上面図、A-A’断面図、下面図、および、斜視図である。
<<Embodiment 1>>
The semiconductor device of Embodiment 1 will be described with reference to FIGS. 1(a) to 1(d). 1A to 1D are a top view, a cross-sectional view taken along line AA', a bottom view and a perspective view of the semiconductor device, respectively.

図1の半導体装置は、半導体素子1と、半導体素子1が搭載された基板2とを備えて構成される。 The semiconductor device shown in FIG. 1 includes a semiconductor element 1 and a substrate 2 on which the semiconductor element 1 is mounted.

基板2の表面には、ダイパッド3aと、環状パターン3bとを含む金属パターン3が備えられている。ダイパッド3aには、半導体素子1が接着層4によってダイボンディングされている。ダイパッド3aと環状パターン3bは連結されている。具体的には、ダイパッド3aは、その全体が環状パターン3bの内側の領域に配置され、ダイパッド3aと環状パターン3bとは、同じく基板2表面上に形成された連結パターン3cによって連結されている。連結パターン3cは、2本以上であり、ダイパッド3aの2か所以上を環状パターン3bに接続している場合、ダイパッド3aのダイボンディング時の温度を均一にすることができるため好ましい。また、連結パターン3cは、環状パターン3bと周方向に等間隔位置に接続すること、ダイパッド3aの外周の等間隔位置に接続することが、環状パターン3bの熱をダイパッド3aへ均一に伝熱することができるため好ましい。 A surface of the substrate 2 is provided with a metal pattern 3 including a die pad 3a and an annular pattern 3b. A semiconductor element 1 is die-bonded to the die pad 3a with an adhesive layer 4. As shown in FIG. The die pad 3a and the annular pattern 3b are connected. Specifically, the die pad 3a is entirely disposed inside the annular pattern 3b, and the die pad 3a and the annular pattern 3b are connected by a connecting pattern 3c also formed on the substrate 2 surface. The number of connecting patterns 3c is two or more, and when two or more portions of the die pad 3a are connected to the annular pattern 3b, the die bonding temperature of the die pad 3a can be made uniform, which is preferable. In addition, connecting the connecting pattern 3c to the annular pattern 3b at equal intervals in the circumferential direction and connecting to the die pad 3a at equal intervals on the outer periphery of the die pad 3a uniformly transfers the heat of the annular pattern 3b to the die pad 3a. It is preferable because it can

ここでは半導体素子1は発光素子であり、素子サイズは例えば1mm角であるため、ダイパッド3aのサイズも、発光素子1が搭載できる程度で発光素子1よりも若干大きいだけの微小な円形である。環状パターン3bは、ダイパッド3aを取り囲むように、ダイパッド3aから周方向に等距離のリング状である。 Here, the semiconductor element 1 is a light-emitting element, and the size of the element is, for example, 1 mm square. Therefore, the size of the die pad 3a is also a very small circular shape that is slightly larger than the light-emitting element 1 so that the light-emitting element 1 can be mounted. The annular pattern 3b is ring-shaped and equidistant from the die pad 3a in the circumferential direction so as to surround the die pad 3a.

接着層4は、一例としては、AuSnである。金属パターン3は、金属めっき層により形成され、厚みは例えば70μm、表面層は例えばAu層である。 The adhesive layer 4 is, for example, AuSn. The metal pattern 3 is formed of a metal plating layer, has a thickness of, for example, 70 μm, and has a surface layer of, for example, an Au layer.

環状パターン3bに囲まれた領域には発光素子1を封止するドーム状の封止樹脂5が搭載されている。ドーム状の封止樹脂5の縁の形状は、環状パターン3bの外縁形状に一致している。具体的には、環状パターン3bの外側の縁と、ドーム状の封止樹脂5の縁とが一致している封止樹脂5は、発光素子1の発する光が透過する樹脂、例えば、シリコーン樹脂により構成されている。 A dome-shaped sealing resin 5 that seals the light emitting element 1 is mounted in a region surrounded by the annular pattern 3b. The edge shape of the dome-shaped sealing resin 5 matches the outer edge shape of the annular pattern 3b. Specifically, the sealing resin 5 in which the outer edge of the annular pattern 3b is aligned with the edge of the dome-shaped sealing resin 5 is a resin through which the light emitted from the light emitting element 1 is transmitted, such as a silicone resin. It is composed of

基板2は、非金属材料、例えば、樹脂基板(例えば、ガラスエポキシ)で構成され、ダイパッド3aの下には、基板2を貫通する銅コア6が配置され、銅コア6の上面はダイパッド3aと電気的に接続されている。基板2の裏面側には、銅コア6の下面に電気的に接続された裏面電極7と、裏面電極7に給電するための配線パターン8が配置されている。 The substrate 2 is made of a non-metallic material such as a resin substrate (eg, glass epoxy). Under the die pad 3a, a copper core 6 that penetrates the substrate 2 is arranged. electrically connected. A back electrode 7 electrically connected to the lower surface of the copper core 6 and a wiring pattern 8 for supplying power to the back electrode 7 are arranged on the back side of the substrate 2 .

また、基板2の上面の環状パターン3bの内側には、電極パッド9が配置されている。電極パッド9の下には、電極パッド9と電気的に接続され、基板2を貫通する貫通電極10が配置されている。基板2の裏面側には、貫通電極10と電気的に接続された裏面電極11と、裏面電極11に給電するための配線12が配置されている。 Electrode pads 9 are arranged inside the annular pattern 3 b on the upper surface of the substrate 2 . A through electrode 10 that is electrically connected to the electrode pad 9 and penetrates the substrate 2 is arranged under the electrode pad 9 . A rear surface electrode 11 electrically connected to the through electrode 10 and a wiring 12 for supplying power to the rear surface electrode 11 are arranged on the rear surface side of the substrate 2 .

発光素子1は、裏面電極と上面電極とを備え、裏面電極は、上述の接着層4によりダイパッド3aに接続され、上面電極は、ボンディングワイヤ13により電極パッド9に接続されている。 The light emitting element 1 has a back electrode and a top electrode. The back electrode is connected to the die pad 3a by the adhesive layer 4 described above, and the top electrode is connected to the electrode pad 9 by the bonding wire 13.

これにより、配線8,12から裏面電極7、11間に電流を供給することにより、発光素子1に電流を供給して発光させることができる。発光した光は、ドーム状の封止樹脂5を通過して出射される。 Thus, by supplying a current from the wirings 8 and 12 to the back electrodes 7 and 11, the current can be supplied to the light emitting element 1 to emit light. The emitted light passes through the dome-shaped sealing resin 5 and is emitted.

なお、環状パターン3bの一部には、ツェナーダイオード用のダイパッド15が重なるように配置され、ツェナーダイオード14の下面電極が不図示の接着層により接合されている。ツェナーダイオード14の上面電極は、ボンディングワイヤ16により電極パッド9に接続されている。 A die pad 15 for a Zener diode is arranged so as to overlap a part of the annular pattern 3b, and the lower surface electrode of the Zener diode 14 is joined by an adhesive layer (not shown). A top electrode of the Zener diode 14 is connected to the electrode pad 9 by a bonding wire 16 .

環状パターン3bは、連結パターン3cによりダイパッド3aと接続されているため、ダイパッド3aと同電位である。よって、ツェナーダイオード14には、発光素子1と並列に接続された回路であり、発光素子1の保護素子として機能する。 Since the annular pattern 3b is connected to the die pad 3a by the connecting pattern 3c, it has the same potential as the die pad 3a. Therefore, the Zener diode 14 is a circuit connected in parallel with the light emitting element 1 and functions as a protection element for the light emitting element 1 .

<製造方法>
実施形態1の半導体装置の製造方法について説明する。
<Manufacturing method>
A method for manufacturing the semiconductor device of Embodiment 1 will be described.

ダイパッド3aと環状パターン3bと連結パターン3bとを含む金属パターン3が形成された基板2を用意し、ダイパッド3a上に接着層として例えばAuSnペーストを塗布し、半導体素子1を搭載する。このとき、環状パターン3b状のツェナーダイオード用ダイパッド15にも、接着層として例えばAuSnペーストを塗布し、ツェナーダイオード14を搭載する。 A substrate 2 having a metal pattern 3 including a die pad 3a, an annular pattern 3b, and a connecting pattern 3b is prepared. At this time, for example, AuSn paste is applied as an adhesive layer to the Zener diode die pad 15 having the annular pattern 3b, and the Zener diode 14 is mounted.

つぎに、図2のように基板2を、誘導加熱装置のスタンド22に指示された支持台21上に搭載し、銅コア6近傍に高周波収束ノズル24の先端を配置する。この状態で、コイル23に高周波電源25から高周波電流を供給すると、コイル23は高周波磁界を発生し、高周波磁界は、収束ノズル24により収束されて、銅コア6付近を中心に基板2に供給される。 Next, as shown in FIG. 2, the substrate 2 is mounted on the support base 21 indicated by the stand 22 of the induction heating apparatus, and the tip of the high frequency converging nozzle 24 is arranged in the vicinity of the copper core 6 . In this state, when a high-frequency current is supplied to the coil 23 from the high-frequency power supply 25, the coil 23 generates a high-frequency magnetic field. be.

銅コア6の上部にはダイパッド3aが、ダイパッド3aの周りにはダイパッドを囲むように環状パターン3bが配置されているため、高周波磁界は、ダイパッド3aと環状パターン3bに供給される。ダイパッド3aは、微小サイズであることと、表皮効果とにより電流が流れにくく、加熱されにくい。これに対し、環状パターン3bは円環状であり、そのサイズもダイパッド3aよりも大きいため、円環に沿って周回する電流が容易に流れ、容易に加熱される。 Since the die pad 3a is arranged above the copper core 6 and the annular pattern 3b is arranged around the die pad 3a so as to surround the die pad, the high frequency magnetic field is supplied to the die pad 3a and the annular pattern 3b. The die pad 3a has a small size and a skin effect, so that it is difficult for electric current to flow through it and it is difficult for it to be heated. On the other hand, since the annular pattern 3b has an annular shape and is larger in size than the die pad 3a, a current circulating along the annular ring easily flows and is easily heated.

これにより、環状パターン3bの温度が上昇すると、環状パターン3bの熱は連結パターン3cを通ってダイパッド3aに伝導し、ダイパッド3aが加熱される。このとき、連結パターン3cは、2本配置され、ダイパッド3aへの接続位置は、対称(180度)であるのため、ダイパッド3aに対称な2か所から熱が伝導し、均一に加熱される。 As a result, when the temperature of the annular pattern 3b rises, the heat of the annular pattern 3b is conducted to the die pad 3a through the connecting pattern 3c, thereby heating the die pad 3a. At this time, two connecting patterns 3c are arranged, and the connection positions to the die pad 3a are symmetrical (180 degrees), so heat is conducted to the die pad 3a from two symmetrical locations, and the die pad 3a is uniformly heated. .

ダイパッド3aが加熱されることにより、接着層4であるAuSnペーストが加熱され、AuSn共晶が形成されて、ダイパッド3aと発光素子1の裏面電極とをAuSn共晶接合する。 By heating the die pad 3a, the AuSn paste that is the adhesive layer 4 is heated to form an AuSn eutectic, and the die pad 3a and the back electrode of the light emitting element 1 are AuSn eutectic bonded.

このとき同時に、環状パターン3b上のツェナーダイオード用ダイパッド15も加熱されるため、ツェナーダイオード14とダイパッド15もAuSn共晶接合される。 At this time, since the Zener diode die pad 15 on the annular pattern 3b is also heated at the same time, the Zener diode 14 and the die pad 15 are also AuSn eutectic bonded.

つぎに、発光素子13の上面電極と電極パッド9とをボンディングワイヤ13により接続する。また、ツェナーダイオード14の上面電極と電極パッド9とをボンディングワイヤ16により接続する。 Next, the upper electrode of the light emitting element 13 and the electrode pad 9 are connected by the bonding wire 13 . Also, the upper electrode of the Zener diode 14 and the electrode pad 9 are connected by a bonding wire 16 .

つぎに、環状パターンの内側(発光素子1の上)に未硬化の封止樹脂(シリコーン樹脂)を滴下すると、未硬化の封止樹脂は濡れ広がり、その縁が環状パターンの外周の縁に達すると、表面張力によりそれ以上は濡れ広がらず止まる。その後、封止樹脂を硬化させることにより、ドーム状に盛り上がった封止樹脂5を形成することができる。 Next, when uncured sealing resin (silicone resin) is dropped inside the annular pattern (on top of the light emitting element 1), the uncured sealing resin spreads out and reaches the edge of the outer periphery of the annular pattern. Then, due to the surface tension, it will not spread further and stop. After that, by curing the sealing resin, it is possible to form the sealing resin 5 rising in a dome shape.

上述してきたように、本実施形態では、発明者らが見出した環状パターン3bには誘導加熱によって電流が流れやすいという現象を利用し、環状パターン3bを誘導加熱によって加熱して、熱をダイパッド3aまで導くことにより、微小なダイパッド3aを効率よく加熱することができる。これにより、発光素子1をダイパッド3aに実装することができる。 As described above, in the present embodiment, by utilizing the phenomenon that the inventors discovered that a current easily flows through the annular pattern 3b by induction heating, the annular pattern 3b is heated by induction heating, and the heat is transferred to the die pad 3a. It is possible to efficiently heat the very small die pad 3a by guiding the heat up to. Thereby, the light emitting element 1 can be mounted on the die pad 3a.

実際に本実施形態の製造方法によって半導体装置を製造したところ、接合後の接着層には、ボイドは含まれておらず、接着強度が大きく、電気抵抗の低い良好な接合状態であった。 When a semiconductor device was actually manufactured by the manufacturing method of this embodiment, the adhesive layer after bonding did not contain voids, had high bonding strength, and was in a good bonding state with low electrical resistance.

環状パターン3bは、内側領域が空いているため、内部にダイパッド3aを配置することができ、中心まで充填された平面上のパターンを用いる場合よりも、実装密度を向上させることができる。 Since the annular pattern 3b has an empty inner region, the die pad 3a can be arranged inside, and the mounting density can be improved compared to the case of using a planar pattern filled up to the center.

また、環状パターン3bの中央にダイパッド3aを配置し、銅コアや貫通電極を用いて裏面側に配線を配置することにより、配線の引き回しの制限を小さくすることができ、設計の自由度もたかい。 In addition, by arranging the die pad 3a in the center of the annular pattern 3b and arranging the wiring on the back surface side using a copper core or a through electrode, it is possible to reduce the restrictions on the routing of the wiring and increase the degree of freedom in design. .

また、環状パターン3bは、上述したように、封止樹脂を表面張力により止めるために用いられるパターンと兼用させることができるというメリットもある。 Moreover, as described above, the annular pattern 3b also has the advantage that it can be used also as a pattern for fixing the sealing resin by surface tension.

なお、本実施形態では、半導体素子1として、発光素子を用いたが、発光しない半導体素子や、チップ抵抗やチップコンデンサ等の微小素子を素子1として用いることももちろん可能である。 In this embodiment, a light-emitting element is used as the semiconductor element 1, but it is of course possible to use a semiconductor element that does not emit light, or a minute element such as a chip resistor or a chip capacitor as the element 1. FIG.

また、基板2としては、ガラスエポキシのようなガラス繊維にエポキシ樹脂などの樹脂を含浸させた樹脂基板に限定されず、ポリイミド等の樹脂のみの樹脂基板、あるいは、セラミック基板を用いることも可能である。 Further, the substrate 2 is not limited to a resin substrate obtained by impregnating glass fiber such as glass epoxy with resin such as epoxy resin, and a resin substrate made of only resin such as polyimide, or a ceramic substrate can also be used. be.

接着層4は、AuSn共晶材料のみならず、AuSn以外のはんだや、Auなどのナノ粒子を用いた焼結型接合材料から構成することができる。 The adhesive layer 4 can be composed not only of an AuSn eutectic material, but also of solder other than AuSn, or a sintered bonding material using nanoparticles such as Au.

<<実施形態2>>
実施形態2の半導体装置を図3(a)~(c)を用いて説明する。
<<Embodiment 2>>
The semiconductor device of Embodiment 2 will be described with reference to FIGS. 3(a) to 3(c).

実施形態2の半導体装置は、実施形態1の装置と同様の構成であるが、環状パターン3bの形状を円形ではなく、矩形の環状とした点で実施形態1とは異なっている。 The semiconductor device of Embodiment 2 has the same configuration as that of the device of Embodiment 1, but differs from Embodiment 1 in that the shape of the annular pattern 3b is a rectangular ring instead of a circle.

実施形態2の半導体装置は、実施形態1の半導体装置と同様に、環状パターン3bには誘導加熱によって電流が流れやすいという現象を利用し、環状パターン3bを誘導加熱によって加熱して、熱をダイパッド3aまで導くことにより、微小なダイパッド3aを効率よく加熱することができる。これにより、発光素子1をダイパッド3aに実装することができる。 As in the semiconductor device of the first embodiment, the semiconductor device of the second embodiment utilizes the phenomenon that an electric current easily flows through the annular pattern 3b by induction heating, heats the annular pattern 3b by induction heating, and transfers heat to the die pad. By leading to 3a, the minute die pad 3a can be efficiently heated. Thereby, the light emitting element 1 can be mounted on the die pad 3a.

なお、図3(b)のように、環状パターン3bの上にキャビティ31を配置してもよい。さらに図3(c)のように、キャビティ31の内側を樹脂32で封止してもよい。 In addition, as shown in FIG. 3B, the cavity 31 may be arranged on the annular pattern 3b. Further, the inside of the cavity 31 may be sealed with a resin 32 as shown in FIG. 3(c).

<<実施形態3>>
実施形態3の半導体装置を図4を用いて説明する。
<<Embodiment 3>>
A semiconductor device of Embodiment 3 will be described with reference to FIG.

図4の半導体装置は、ダイパッド3aが複数あり、環状パターン3bに連結パターンを介することなく、直接連結されている点が実施形態1とは異なっている。電極パッド9は、環状パターン3bの中央に配置されている。 The semiconductor device of FIG. 4 has a plurality of die pads 3a, and differs from the first embodiment in that they are directly connected to the annular pattern 3b without intervening a connecting pattern. The electrode pad 9 is arranged in the center of the annular pattern 3b.

本実施形態3の半導体装置は、複数のダイパッド3aを同時に加熱して、同時に複数の半導体素子1を接合することができる。 The semiconductor device of Embodiment 3 can simultaneously heat a plurality of die pads 3a and bond a plurality of semiconductor elements 1 at the same time.

他の構成、製造工程および効果は、実施形態1の半導体装置と同様である。 Other configurations, manufacturing steps and effects are the same as those of the semiconductor device of the first embodiment.

<<実施形態4>>
実施形態4の半導体装置を図5(a)、(b)を用いて説明する。
<<Embodiment 4>>
The semiconductor device of Embodiment 4 will be described with reference to FIGS. 5(a) and 5(b).

図5(a)の半導体装置は、ダイパッド3aの一部が、環状パターン3bと重なるように配置されている点と、環状パターン3bが、基板2とともに切断され、分割されている点が、実施形態1とは異なる。他の構成は、実施形態1と同様である。また、図5(b)のように基板2の周囲にキャビティ31を搭載し、キャビティ31内を樹脂32で封止した構造にすることも可能である。 The semiconductor device of FIG. 5(a) is implemented in that a part of the die pad 3a is arranged so as to overlap the annular pattern 3b, and that the annular pattern 3b is cut and divided together with the substrate 2. Different from form 1. Other configurations are the same as those of the first embodiment. It is also possible to mount a cavity 31 around the substrate 2 and seal the inside of the cavity 31 with a resin 32 as shown in FIG. 5(b).

図5(b)の半導体装置の製造工程を図6(a)~(g)を用いて説明する。 The manufacturing process of the semiconductor device of FIG. 5(b) will be described with reference to FIGS. 6(a) to 6(g).

まず図6(a)のように、環状パターン3bの一部にダイパッド3aが重なるように配置された金属パターン3が上下左右に複数配列された半導体素子搭載用基板を用意する。半導体素子搭載用基板は、複数の半導体装置を一括で製造するための集合基板として、構成されている。後工程において、複数の半導体装置に切断するための切断線がダイパッド3a間に予定されている。個々の環状パターン3bは、切断線上に重なるように、隣接する半導体装置用の基板上にわたって配置されている。 First, as shown in FIG. 6A, a substrate for mounting a semiconductor element is prepared in which a plurality of metal patterns 3 are arranged vertically and horizontally so that a die pad 3a is partially overlapped with an annular pattern 3b. A substrate for mounting a semiconductor element is configured as an aggregate substrate for collectively manufacturing a plurality of semiconductor devices. Cutting lines are provided between the die pads 3a for cutting into a plurality of semiconductor devices in a later process. The individual annular patterns 3b are arranged over the adjacent substrates for semiconductor devices so as to overlap the cutting lines.

つぎに、図6(b)のように、複数の開口が設けられたキャビティ31を基板2の上に搭載する。キャビティ31の開口の中央に、ダイパッド3aが位置する。 Next, as shown in FIG. 6B, a cavity 31 provided with a plurality of openings is mounted on the substrate 2. Next, as shown in FIG. A die pad 3 a is positioned in the center of the opening of the cavity 31 .

図6(c)のように、ダイパッド3aの上にAuSnペースト等の塗布することにより接着層を配置し、半導体素子1を搭載する。誘導加熱により、環状パターン3bを加熱して、ダイパッド3aに熱を伝導させ、AuSnを溶融させて半導体素子1をダイパッド3aに接合する。この工程は、実施形態1で説明した通りである。複数の環状パターン3bには、一括して高周波磁界を供給して加熱してもよいし、ひとつずつ加熱してもよい。 As shown in FIG. 6C, an adhesive layer is arranged by applying AuSn paste or the like on the die pad 3a, and the semiconductor element 1 is mounted. The annular pattern 3b is heated by induction heating, heat is conducted to the die pad 3a, and the AuSn is melted to bond the semiconductor element 1 to the die pad 3a. This step is as described in the first embodiment. The plurality of annular patterns 3b may be heated by supplying a high-frequency magnetic field collectively, or may be heated one by one.

図6(d)のように、半導体素子1の上面電極と、隣接する環状パターン3bとをボンディングワイヤ13で接続する。 As shown in FIG. 6(d), the bonding wire 13 connects the upper surface electrode of the semiconductor element 1 and the adjacent annular pattern 3b.

図6(e)のように、キャビティ31の開口を封止樹脂32で封止する。 As shown in FIG. 6E, the opening of the cavity 31 is sealed with a sealing resin 32. Then, as shown in FIG.

最後に、図6(f)のように開口の周囲の4辺において、キャビティ31と基板2を切断して個片化する。これにより、基板2上の環状パターン3bは、図6(g)のように切断され、図5(b)の半導体装置を製造することができる。 Finally, as shown in FIG. 6(f), the cavity 31 and the substrate 2 are cut at four sides around the opening to separate them. Thereby, the annular pattern 3b on the substrate 2 is cut as shown in FIG. 6(g), and the semiconductor device shown in FIG. 5(b) can be manufactured.

<<参考例5>>
参考例5の半導体装置を図7(a)、(b)を用いて説明する。
<< Reference Example 5>>
A semiconductor device of Reference Example 5 will be described with reference to FIGS.

参考例5は、実施形態1~4とは異なり、環状パターンに誘導加熱によって電流が流れやすいという現象に基づき、環状パターンには電流が流れない構成にすることにより、微小なダイパッドを効率よく加熱する。 Unlike Embodiments 1 to 4, Reference Example 5 is based on the phenomenon that electric current easily flows through the annular pattern due to induction heating, and by configuring the annular pattern so that current does not flow, the minute die pad can be efficiently heated. do.

すなわち、図7(a),(b)のように、半導体装置は、半導体素子1と、半導体素子1が搭載された基板2とを有する。基板2の表面には、ダイパッド3aと、ダイパッド3aを取り囲むように配置された環状パターン3bとが備えられている。ダイパッド3aには、半導体素子1が接着層によってダイボンディングされている。 That is, as shown in FIGS. 7A and 7B, the semiconductor device has a semiconductor element 1 and a substrate 2 on which the semiconductor element 1 is mounted. The surface of the substrate 2 is provided with a die pad 3a and an annular pattern 3b arranged so as to surround the die pad 3a. The semiconductor element 1 is die-bonded to the die pad 3a with an adhesive layer.

ここで本参考例では、環状パターン3bに、スリット71が形成され、周方向に不連続な形状になっている。 Here, in this reference example , slits 71 are formed in the annular pattern 3b to form a discontinuous shape in the circumferential direction.

これにより、ダイパッド3aを誘導加熱するために高周波磁界を図2のように照射した場合、環状パターン3bは、周方向に不連続であるため、周回電流は流れず、供給した高周波磁界をダイパッド3aにのみ集中して供給することができる。よって、ダイパッド3aを誘導加熱により加熱することができ、接着層を溶融させて半導体素子1をダイパッド3aに接合できる。 As a result, when a high-frequency magnetic field is applied as shown in FIG. 2 to induction-heat the die pad 3a, the circular pattern 3b is discontinuous in the circumferential direction, so that no circulation current flows and the supplied high-frequency magnetic field is applied to the die pad 3a. can be supplied by concentrating only on Therefore, the die pad 3a can be heated by induction heating, the adhesive layer can be melted, and the semiconductor element 1 can be bonded to the die pad 3a.

なお、スリット71の幅は、未硬化の樹脂5が流れ出ない幅に設定しておく。 The width of the slit 71 is set so that the uncured resin 5 does not flow out.

これにより、実施形態1と同様の工程により、未硬化の封止樹脂5を滴下して濡れ広がらせた場合でも、スリット71の影響なく、環状パターン3bの外側の縁において表面張力で止め、封止樹脂5をドーム状に盛り上げることができる。 As a result, even when the uncured sealing resin 5 is dripped and spread by a process similar to that of the first embodiment, it is stopped by the surface tension at the outer edge of the annular pattern 3b without being affected by the slit 71 and sealed. The stopper resin 5 can be piled up in a dome shape.

他の構成、他の製造工程は、実施形態1と同様である。 Other configurations and other manufacturing processes are the same as those of the first embodiment.

実際に本参考例5の製造方法によって半導体装置を製造したところ、接合後の接着層には、ボイドは含まれておらず、接着強度が大きく、熱抵抗の低い良好な接合状態であった。 When a semiconductor device was actually manufactured by the manufacturing method of this reference example 5, the adhesive layer after bonding did not contain voids, had high bonding strength, and was in a good bonding state with low thermal resistance.

上述してきた各実施形態の半導体装置は、LED照明装置等として用いることができる。 The semiconductor device of each embodiment described above can be used as an LED lighting device or the like.

金属パターン3を備えた基板2について、第1~第3の3つのサンプルを作成し、基板2上のダイパッド3aの加熱状態について、評価を行った。 Three samples, first to third, were prepared for the substrate 2 having the metal pattern 3, and the heating state of the die pad 3a on the substrate 2 was evaluated.

第1サンプルは、実施形態1に対応し、第2サンプルは、参考例5に対応する構成である。第3サンプルは、参考例5の金属パターン3をスリット71なしに変更した構成である。 The first sample corresponds to the first embodiment, and the second sample corresponds to the fifth reference example . The third sample has a configuration in which the metal pattern 3 of Reference Example 5 is changed without the slits 71 .

加熱状態の評価は、金属パターン3上の温度上昇を確認するためのAuSnペーストを、金属パターン3上の適宜な箇所に塗布し、各サンプルに対して高周波コイルにて高周波磁界を印加し、AuSnペーストの溶融状態を確認した。 For evaluation of the heating state, AuSn paste for confirming the temperature rise on the metal pattern 3 was applied to appropriate locations on the metal pattern 3, a high-frequency magnetic field was applied to each sample with a high-frequency coil, and the AuSn paste was applied to each sample. The melting state of the paste was confirmed.

第1サンプルにおいては、ダイパッド3a、環状パターン3bと連結パターン3cとの交差箇所、電極パッド9、およびツェナーダイオード用ダイパッド15上にAuSnペーストを塗布した。 In the first sample, the AuSn paste was applied to the die pad 3a, the intersection of the annular pattern 3b and the connecting pattern 3c, the electrode pad 9, and the die pad 15 for Zener diode.

第2サンプルにおいては、ダイパッド3a、環状パターン3b上にAuSnペーストを塗布した。 In the second sample, AuSn paste was applied on the die pad 3a and the annular pattern 3b.

第3サンプルにおいては、ダイパッド3a、環状パターン3b上にAuSnペーストを塗布した。 In the third sample, AuSn paste was applied on the die pad 3a and the annular pattern 3b.

その結果、第1サンプルにおいては、高周波の電力量2kW・sの高周波磁界を印加したところ、ダイパッド3a、環状パターン3bと連結パターン3cとの交差箇所、およびツェナーダイオード用ダイパッド15上のAuSnペーストは溶融したが、電極パッド9上のAuSnペーストは溶融しなかった。 As a result, in the first sample, when a high-frequency magnetic field with a high-frequency electric power of 2 kW·s was applied, the AuSn paste on the die pad 3a, the intersection of the annular pattern 3b and the connection pattern 3c, and the Zener diode die pad 15 Although it melted, the AuSn paste on the electrode pad 9 did not melt.

また、第2サンプルにおいては、高周波の電力量4.05kW・sの高周波磁界を印加したところ、ダイパッド3a上のAuSnペーストは溶融したが、環状パターン3b上のAuSnペーストは溶融しなかった。 In the second sample, when a high-frequency magnetic field with a high-frequency electric power of 4.05 kW·s was applied, the AuSn paste on the die pad 3a was melted, but the AuSn paste on the annular pattern 3b was not melted.

また、第3サンプルにおいては、高周波の電力量1.95kW・sの高周波磁界を印加したところ、ダイパッド3a上のAuSnペーストは溶融しなかったが、環状パターン3b上のAuSnペーストが溶融した。 In the third sample, when a high-frequency magnetic field with a high-frequency electric power of 1.95 kW·s was applied, the AuSn paste on the die pad 3a did not melt, but the AuSn paste on the annular pattern 3b melted.

さらに、高周波コイルの出力および印加時間を変化させて上記第1~第3の3つのサンプルを確認した。 Further, the first to third samples were confirmed by changing the output of the high frequency coil and the application time.

第1サンプルにおいては、まず環状パターン3b上のAuSnペーストが溶融した後、ダイパッド3a上のAuSnペーストの溶融することが確認できた。環状パターン3bが加熱され、ダイパッド3aに伝熱したと考える。 In the first sample, it was confirmed that the AuSn paste on the annular pattern 3b first melted and then the AuSn paste on the die pad 3a melted. It is assumed that the annular pattern 3b is heated and the heat is transferred to the die pad 3a.

第2サンプルにおいては、電力量2.49kW・sではフラックス成分の蒸発のみで、AuSnは未溶融であったが、電力量4.05kW・sで溶融を確認できた。環状パターン3bがスリット71を有するため二次コイルの役割を果たさなくなりダイパッド3aが優先的に加熱されたものと考える。
このように、第1サンプルにおけるダイパッド3a上のAuSnペーストは、電力量2kW・s、第2サンプルにおけるダイパッド3a上のAuSnペーストは、電力量4.05kW・sで溶融を確認できた。
In the second sample, only the flux component was evaporated at a power of 2.49 kW·s, and AuSn was not melted, but melting was confirmed at a power of 4.05 kW·s. It is considered that since the annular pattern 3b has the slit 71, it no longer functions as a secondary coil and the die pad 3a is preferentially heated.
Thus, it was confirmed that the AuSn paste on the die pad 3a of the first sample melted at a power of 2 kW·s, and the AuSn paste on the die pad 3a of the second sample melted at a power of 4.05 kW·s.

一方、第3サンプルにおいては、環状パターン3b周辺の基板2が変色するまで、高周波の電力量を増加させて加熱を行ってもダイパッド3a上のAuSnペーストは溶融せず、ダイパッド3a上のAuSnペーストが溶融するまで出力を上げると環状パターン3bの剥がれが起きてしまった。 On the other hand, in the third sample, the AuSn paste on the die pad 3a did not melt even when heating was performed by increasing the amount of high-frequency power until the substrate 2 around the annular pattern 3b was discolored. When the output was increased until the melted, the annular pattern 3b was peeled off.

これらのことから、第1サンプル、第2サンプルにおいては、ダイパッド3aを効率よく加熱する構成であることが確認できた。また、第1サンプルの方が第2サンプルより効率よくダイパッド3aを加熱することができる構成であることが確認できた。 From these, it was confirmed that the first sample and the second sample were configured to efficiently heat the die pad 3a. Also, it was confirmed that the first sample has a configuration capable of heating the die pad 3a more efficiently than the second sample.

1…半導体素子(発光素子)、2…基板、3…金属パターン、3a…ダイパッド、3b…環状パターン、3c…連結パターン、4…接着層、5…封止樹脂、6…銅コア、7…、裏面電極、8…配線パターン、9…電極パッド、10…貫通電極、11…裏面電極、12…配線パターン、13…ボンディングワイヤ、14…ツェナーダイオード、15…ツェナーダイオード用ダイパッド、16…ボンディングワイヤ

DESCRIPTION OF SYMBOLS 1... Semiconductor element (light emitting element), 2... Substrate, 3... Metal pattern, 3a... Die pad, 3b... Annular pattern, 3c... Connection pattern, 4... Adhesive layer, 5... Sealing resin, 6... Copper core, 7... , Back electrode 8 Wiring pattern 9 Electrode pad 10 Through electrode 11 Back electrode 12 Wiring pattern 13 Bonding wire 14 Zener diode 15 Die pad for Zener diode 16 Bonding wire

Claims (13)

半導体素子と、前記半導体素子が搭載された非金属からなる基板とを有し、
前記基板の表面には、金属パターンが配置され、
前記金属パターンは、前記半導体素子が接着層によってダイボンディングされたダイパッドと、環状パターンとを有し、前記ダイパッドと前記環状パターンは連結され、前記環状パターンは、周方向に連続していることを特徴とする半導体装置。
Having a semiconductor element and a substrate made of non-metal on which the semiconductor element is mounted,
A metal pattern is arranged on the surface of the substrate,
The metal pattern has a die pad to which the semiconductor element is die-bonded by an adhesive layer and an annular pattern, the die pad and the annular pattern are connected , and the annular pattern is continuous in the circumferential direction. A semiconductor device characterized by:
請求項1に記載の半導体装置であって、前記基板に誘導加熱装置により高周波磁界が供給された場合、前記環状パターンに沿って周回する電流が流れることにより前記環状パターンが加熱され、前記環状パターンの熱は、前記環状パターンに連結されている前記ダイパッドに伝導することを特徴とする半導体装置。 2. The semiconductor device according to claim 1, wherein when a high-frequency magnetic field is supplied to said substrate by an induction heating device, said annular pattern is heated by flowing a current circulating along said annular pattern. heat is conducted to the die pad connected to the annular pattern. 請求項1に記載の半導体装置であって、前記ダイパッドは、その全体が前記環状パターンの内側の領域に配置され、前記ダイパッドと前記環状パターンとの間には、両者を連結する連結パターンが配置されていることを特徴とする半導体装置。 2. The semiconductor device according to claim 1, wherein said die pad is entirely arranged in a region inside said annular pattern, and a connection pattern for connecting said die pad and said annular pattern is arranged between said die pad and said annular pattern. A semiconductor device characterized by: 半導体素子と、前記半導体素子が搭載された非金属からなる基板とを有し、
前記基板の表面には、金属パターンが配置され、
前記金属パターンは、前記半導体素子が接着層によってダイボンディングされたダイパッドと、環状パターンとを有し、前記ダイパッドと前記環状パターンは連結されており、
前記ダイパッドは、前記環状パターンに一部が重なるように配置されていることを特徴とする半導体装置。
Having a semiconductor element and a substrate made of non-metal on which the semiconductor element is mounted,
A metal pattern is arranged on the surface of the substrate,
the metal pattern has a die pad to which the semiconductor element is die-bonded by an adhesive layer and an annular pattern, wherein the die pad and the annular pattern are connected;
The semiconductor device according to claim 1, wherein the die pad is arranged so as to partially overlap the annular pattern.
請求項に記載の半導体装置であって、前記半導体素子は、発光素子であり、前記環状パターンの内側には前記発光素子を封止するドーム状の樹脂が搭載され、前記ドーム状の樹脂の縁形状は、前記環状パターンの形状に一致していることを特徴とする半導体装置。 4. The semiconductor device according to claim 3 , wherein the semiconductor element is a light-emitting element, a dome-shaped resin sealing the light-emitting element is mounted inside the annular pattern, and the dome-shaped resin A semiconductor device, wherein the edge shape matches the shape of the annular pattern. 請求項またはに記載の半導体装置であって、前記連結パターンは、前記ダイパッドの2か所以上を前記環状パターンに接続していることを特徴とする半導体装置。 6. The semiconductor device according to claim 3 , wherein said connecting pattern connects two or more of said die pads to said annular pattern. 請求項6に記載の半導体装置であって、前記連結パターンは、前記環状パターンの周方向の等間隔な位置に接続されていることを特徴とする半導体装置。 7. The semiconductor device according to claim 6, wherein the connecting pattern is connected to the annular pattern at equal intervals in the circumferential direction. 非金属からなる基板と、
前記基板表面に形成された金属パターンと、を備え、
前記金属パターンは、半導体素子搭載用ダイパッドと、環状パターンとを有し、前記ダイパッドと前記環状パターンは連結され、前記環状パターンは、周方向に連続していることを特徴とする半導体素子搭載用基板。
a substrate made of non-metal;
and a metal pattern formed on the substrate surface,
The metal pattern has a die pad for mounting a semiconductor element and an annular pattern, the die pad and the annular pattern are connected , and the annular pattern is continuous in a circumferential direction. substrate.
非金属からなる基板と、
前記基板表面に形成された金属パターンと、を備え、
前記金属パターンは、半導体素子搭載用ダイパッドと、環状パターンとを有し、前記ダイパッドと前記環状パターンは連結されており、
前記基板は、前記半導体素子搭載用ダイパッドを複数備え、
前記基板は、複数の前記半導体素子搭載用ダイパッド間に切断線を備え、
前記環状パターンは、前記切断線上に重なるように配置されていることを特徴とする半導体素子搭載用基板。
a substrate made of non-metal;
and a metal pattern formed on the substrate surface,
The metal pattern has a die pad for mounting a semiconductor element and an annular pattern, the die pad and the annular pattern being connected,
The substrate includes a plurality of die pads for mounting the semiconductor element,
the substrate includes a cutting line between the plurality of semiconductor element mounting die pads;
A substrate for mounting a semiconductor element, wherein the annular pattern is arranged so as to overlap the cutting line.
ダイパッドと、前記ダイパッドに連結され、周方向に連続した環状パターンとを含む金属パターンが形成された非金属からなる基板の、前記ダイパッド上に接着層をはさんで半導体素子を搭載する工程と、
高周波磁界を少なくとも前記環状パターンに照射して誘導加熱し、前記環状パターンで生じた熱を前記ダイパッドに伝導させて前記接着層を加熱して前記ダイパッドと前記半導体素子とを接合する工程とを有することを特徴とする半導体装置の製造方法。
a step of mounting a semiconductor element on the die pad of a substrate made of a non-metal on which a metal pattern including a die pad and a metal pattern connected to the die pad and including a circumferentially continuous annular pattern is formed, with an adhesive layer sandwiched therebetween;
a step of irradiating at least the annular pattern with a high-frequency magnetic field for induction heating, conducting the heat generated in the annular pattern to the die pad, heating the adhesive layer, and bonding the die pad and the semiconductor element. A method of manufacturing a semiconductor device, characterized by:
請求項10に記載された半導体装置の製造方法であって、前記半導体素子を接合する工程の後で、前記環状パターンの内側に未硬化の封止樹脂を滴下し、封止樹脂の縁が前記環状パターンに達するまで濡れ広がらせた後、硬化させる工程をさらに有することを特徴とする半導体装置の製造方法。 11. The method of manufacturing a semiconductor device according to claim 10, wherein after the step of bonding the semiconductor element, an uncured sealing resin is dropped inside the annular pattern, and the edge of the sealing resin is A method of manufacturing a semiconductor device, further comprising a step of curing after wetting and spreading until the annular pattern is reached. 請求項9に記載の半導体素子搭載用基板が前記切断線において切断された、切断済み半導体素子搭載用基板。 10. A cut semiconductor device mounting substrate obtained by cutting the semiconductor device mounting substrate according to claim 9 along said cutting line. 請求項9に記載の半導体素子搭載用基板が前記切断線において切断された、切断済み半導体素子搭載用基板と、前記切断済み半導体素子搭載用基板の前記半導体素子搭載用ダイパッドに接着層によってダイボンディングされた半導体素子とを含む半導体装置。 10. The semiconductor element mounting board according to claim 9 is cut along the cutting line, and the semiconductor element mounting board is die-bonded by an adhesive layer to the semiconductor element mounting die pad of the cut semiconductor element mounting board. a semiconductor device comprising: a semiconductor element;
JP2019115543A 2019-06-21 2019-06-21 Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof Active JP7299768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019115543A JP7299768B2 (en) 2019-06-21 2019-06-21 Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019115543A JP7299768B2 (en) 2019-06-21 2019-06-21 Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2021002588A JP2021002588A (en) 2021-01-07
JP7299768B2 true JP7299768B2 (en) 2023-06-28

Family

ID=73995441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115543A Active JP7299768B2 (en) 2019-06-21 2019-06-21 Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7299768B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258313A (en) 2002-03-05 2003-09-12 Rohm Co Ltd Structure of light emitting device using led chip and its manufacturing method
JP2004327851A (en) 2003-04-25 2004-11-18 Matsushita Electric Ind Co Ltd Electronic circuit device
US20120181569A1 (en) 2011-01-13 2012-07-19 Ki-Won Choi Light-emitting device package
JP2013055172A (en) 2011-09-02 2013-03-21 Ushio Inc Led light source device
JP2019040956A (en) 2017-08-23 2019-03-14 スタンレー電気株式会社 Semiconductor light-emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258313A (en) 2002-03-05 2003-09-12 Rohm Co Ltd Structure of light emitting device using led chip and its manufacturing method
JP2004327851A (en) 2003-04-25 2004-11-18 Matsushita Electric Ind Co Ltd Electronic circuit device
US20120181569A1 (en) 2011-01-13 2012-07-19 Ki-Won Choi Light-emitting device package
JP2013055172A (en) 2011-09-02 2013-03-21 Ushio Inc Led light source device
JP2019040956A (en) 2017-08-23 2019-03-14 スタンレー電気株式会社 Semiconductor light-emitting device

Also Published As

Publication number Publication date
JP2021002588A (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US20210126175A1 (en) Packaging photon building blocks with top side connections and interconnect structure
KR101389241B1 (en) Led module and method of bonding thereof
JP5940799B2 (en) Electronic component mounting package, electronic component package, and manufacturing method thereof
US10314161B2 (en) Circuit board and on-board structure of semiconductor integrated circuit
JP2007214162A (en) Wired substrate, and method for manufacturing same
US20120085750A1 (en) Covering Device for an Organic Substrate, Substrate with a Covering Device, and Method for Producing a Covering Device
JP2018152465A (en) Semiconductor module
JP5624696B1 (en) Electronic component package and manufacturing method thereof
US20100006888A1 (en) Method of manufacturing optical semiconductor device, optical semiconductor device, and method of manufacturing optical semiconductor apparatus
US10305008B2 (en) Semiconductor module and method for manufacturing the same
CN103111698A (en) Methods for performing reflow in bonding processes
US9685391B2 (en) Wiring board and semiconductor package
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP6802620B2 (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
JP7299768B2 (en) Semiconductor device, substrate for mounting semiconductor element, and manufacturing method thereof
US11166369B2 (en) Light-emitting device and method for manufacturing same
JP2011199261A (en) Electronic component
JP2015119022A (en) Light-emitting device, and manufacturing method therefor
JP7048228B2 (en) Semiconductor light emitting device
JP2016086082A (en) Electronic component package and manufacturing method for the same
JP7505395B2 (en) Light emitting device and manufacturing method thereof
CN113130730A (en) Light emitting device packaging method and light emitting device
KR20120040973A (en) Ceramic package having light emitting device
JP7221647B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2022186234A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230616

R150 Certificate of patent or registration of utility model

Ref document number: 7299768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150