JP7293520B1 - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP7293520B1
JP7293520B1 JP2023054315A JP2023054315A JP7293520B1 JP 7293520 B1 JP7293520 B1 JP 7293520B1 JP 2023054315 A JP2023054315 A JP 2023054315A JP 2023054315 A JP2023054315 A JP 2023054315A JP 7293520 B1 JP7293520 B1 JP 7293520B1
Authority
JP
Japan
Prior art keywords
semiconductor
seed
semiconductor substrate
wing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023054315A
Other languages
English (en)
Other versions
JP2024060556A (ja
Inventor
剛 神川
優太 青木
一真 武内
克明 正木
文雄 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2023054315A priority Critical patent/JP7293520B1/ja
Priority to JP2023094202A priority patent/JP7450090B1/ja
Application granted granted Critical
Publication of JP7293520B1 publication Critical patent/JP7293520B1/ja
Publication of JP2024060556A publication Critical patent/JP2024060556A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

第１方向に並ぶ第１シード領域（Ｓ１）および成長抑制領域（ＤＡ）を含むテンプレート基板（ＴＳ）と、テンプレート基板の上方に位置する第１半導体部（８Ａ）とを備え、第１半導体部は、第１シード領域上に位置する第１基部（Ｂ１）と、第１基部に接続し、第１空隙（Ｊ１）を介して成長抑制領域と向かい合う第１ウィング部（Ｆ１）とを有し、第１ウィング部は、成長抑制領域の上方に位置するエッジ（Ｅ１）を含み、第１空隙（Ｊ１）は、第１方向（Ｘ１）の幅の厚さに対する比が５．０以上である。【選択図】図１

Description

本開示は、半導体基板等に関する。
ＧａＮ（窒化ガリウム）を用いた半導体素子をシリコン基板やサファイア基板上に形成する技術の開発が進んでいる。しかし、異種基板上にＧａＮ層を成膜すると、サファイア基板上では１０８ｃｍ－２台、シリコン基板上では１０９ｃｍ－２台の欠陥密度で異種材料界面（基板と成膜した膜の界面）から貫通転位が発生し、その上に形成されたデバイスの特性や信頼性を低下させていた。そのため、異種基板上で、低欠陥密度のＧａＮ層を形成するための技術としてＥＬＯ（Epitaxial Lateral Overgrowth）法が検討されてきた。例えば、異種基板およびシード層（ＧａＮ層等）を含むベース基板にＧａＮ層が成長しないマスクパターンを形成し、マスク部がない開口部に露出したシード層を成長起点として、マスク部上にＧａＮ層を横方向成長させることで、マスク部上のＧａＮ層の欠陥密度を低減させることができる（特許文献１）。しかし、横方向成長するＧａＮ層がマスク部と接触することで、成膜条件によっては、ＧａＮ層の平坦性が低下する問題がある。
特許文献２では、空隙上に半導体層を横方向成長させ、半導体層の下面（裏面）にもデバイス層（半導体積層膜）を形成している。
特開２０１３－２５１３０４号公報 特表２０１７－５３５０５１号公報
特許文献２の技術では、横方向の結晶成長が遅く、幅広の窒化物半導体部を形成することが難しいという問題がある。
本開示にかかる半導体基板は、第１方向に並ぶ第１シード領域および成長抑制領域を含むテンプレート基板と、前記テンプレート基板の上方に位置する第１半導体部とを備え、前記第１シード領域は、前記成長抑制領域よりも上側に位置し、前記第１半導体部は、前記第１シード領域上に位置する第１基部と、前記第１基部に繋がり、第１空隙を介して前記成長抑制領域と向かい合う第１ウィング部とを有し、前記第１ウィング部は、前記成長抑制領域の上方に位置するエッジを含み、前記第１空隙は、前記第１方向の幅の厚さに対する比が５．０以上である。
幅広の窒化物半導体部を形成することができる。
本実施形態に係る半導体基板の構成を示す平面図である。 本実施形態に係る半導体基板の構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す平面図である。 本実施形態に係る半導体基板の製造方法を示すフローチャートである。 本実施形態に係る半導体基板の製造装置を示すブロック図である。 実施例１に係る半導体基板の構成を示す断面図である。 実施例１に係る半導体基板の製造方法を示す断面図である。 比較例に係るＥＬＯ層の基部およびウィング部のラマンスペクトラムである。 実施例１に係るＥＬＯ層（半導体部）の基部およびウィング部のラマンスペクトラムである。 上層部を含む半導体基板の平面図である。 上層部を含む半導体基板の断面図である。 実施例１における素子分離の方法を示す平面図である。 実施例１における素子分離の方法を示す断面図である。 実施例１に係る電子機器の構成を示す模式図である。 実施例４の半導体基板の構成を示す断面図である。 比較例のＥＬＯ層に対するＸＲＤ反射スキャン測定の結果を示すグラフである。 実施例１の半導体部に対するＸＲＤ反射スキャン測定の結果を示すグラフである。
図１は、本実施形態に係る半導体基板の構成を示す平面図である。図２は、本実施形態に係る半導体基板の構成を示す断面図である。図１および図２に示すように、半導体基板１０は、第１方向Ｘ１に並ぶ第１シード領域Ｓ１および成長抑制領域ＤＡを含むテンプレート基板ＴＳと、テンプレート基板ＴＳの上方に位置する第１半導体部８Ａとを備える。第１シード領域Ｓ１は、成長抑制領域ＤＡよりも上側に位置し、第１半導体部８Ａは、第１シード領域Ｓ１上に位置する第１基部Ｂ１と、第１基部Ｂ１に繋がり、第１空隙Ｊ１を介して成長抑制領域ＤＡと向かい合う第１ウィング部Ｆ１とを有する。第１ウィング部Ｆ１は、成長抑制領域ＤＡの上方に位置するエッジＥ１を含む。第１空隙Ｊ１は、第１方向Ｘ１の幅ＷＪの厚さＴＪに対する比（空隙のアスペクト比）が５．０以上である。
テンプレート基板ＴＳは、成長抑制領域ＤＡとして機能するマスク部５と、第１シード領域Ｓ１として機能する第１開口部Ｋ１とを含むマスクパターン６を有してよい。具体的には、マスク部５の表面（上面）が成長抑制領域ＤＡとなる。テンプレート基板ＴＳは、第１半導体部８Ａと格子定数が異なる主基板１（異種基板）と、シード部３とを含んでよい。テンプレート基板ＴＳは上面側にリッジ部Ｒを有し、リッジ部Ｒの上面に第１シード領域Ｓ１が位置してよい。具体的には、シード部３の表面（上面）が第１シード領域Ｓ１となる。
第１空隙Ｊ１とは、成長抑制領域ＤＡと第１ウィング部Ｆ１とで挟まれた空間である。主基板１から第１半導体部８Ａへの向きを「上向き」とする。半導体基板１０の法線方向と平行な視線で対象物を視る（透視的な場合を含む）ことを「平面視」と呼ぶ。第１シード領域Ｓ１（シード部３の表面）および成長抑制領域ＤＡ（マスク部５の表面）は、基板の厚さ方向（上下方向）の位置が異なるが、平面視において第１方向Ｘ１（基板の厚さ方向と直交する方向）に並んでいればよい。
第１半導体部８Ａは、主成分として窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。
第１半導体部８Ａは、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。半導体基板とは、半導体を含む基板という意味であり、テンプレート基板ＴＳの主基板１は、半導体（例えば、シリコン、炭化シリコン）を含んでもよいし、半導体を含まなくてもよい。半導体を含まない主基板１として、例えばサファイア基板がある。主基板１およびシード部３を含めてベース基板と呼びことがある。ベース基板およびマスクパターン６を含むテンプレート基板ＴＳを成長用基板と呼ぶことがある。
第１方向Ｘ１は、第１半導体部８Ａ（ＧａＮ等の窒化物半導体）のａ軸方向（＜１１－２０＞方向）であってよい。第２方向Ｘ２は、第１半導体部８Ａのｍ軸方向（＜１－１００＞方向）であってよい。半導体基板１０の厚さ方向が第１半導体部８Ａのｃ軸方向（＜０００１＞方向）であってよい。
第１半導体部８Ａは、第１開口部Ｋ１下に露出したシード部３を起点として、ＥＬＯ（EpitaxialLateral Overgrowth）法によって形成することができる。第１半導体部８Ａのうち、第１開口部Ｋ１の上方に位置する基部Ｂ１は、貫通転位が多い転位継承部となり、マスク部５の上方に位置する第１ウィング部Ｆ１は、転位継承部と比較して貫通転位密度が小さい低欠陥部となる。第２半導体部８Ｃは、第２開口部Ｋ２下に露出したシード部３を起点として、マスク部５上を横方向に成長し、第１半導体部８Ａと会合する前に成長が止められる。
このように、成長抑制領域ＤＡの上方に第１ウィング部Ｆ１のエッジＥ１を形成し、第１空隙Ｊ１のアスペクト比（第１方向Ｘ１の幅Ｗ１の厚さＨ１に対する比）を５．０以上とすることで、結晶性が高く（欠陥密度が低く）幅広の第１ウィングＦ１を速やかに形成することができるとともに、第１ウィングＦ１の平坦性が高められる。また、第１半導体部８Ａ上に活性層を含む上層部（デバイス層）を形成する場合に、上層部材料が第１ウィング部Ｆ１の裏面に廻り込む現象を抑制することができる。
半導体基板１０は、テンプレート基板ＴＳの上方に位置する第２半導体部８Ｃを備えてよい。テンプレート基板ＴＳは、平面視において成長抑制領域ＤＡを介して第１シード領域Ｓ１と隣り合う、成長抑制領域ＤＡよりも上側に位置する第２シード領域Ｓ２を有してよい。第２半導体部８Ｃは、第２シード領域Ｓ２上に位置する第２基部Ｂ２と、第２基部Ｂ２に繋がり、第２空隙Ｊ２を介して成長抑制領域ＤＡと向かい合う第２ウィング部Ｆ２とを有し、第１ウィング部Ｆ１および第２ウィング部Ｆ２がギャップＧＰを介して第１方向Ｘ１に並び、第２空隙Ｊ２は、第１方向Ｘ１の幅ＷＪの厚さＴＪに対する比が５．０以上であってよい。
以下では、第１半導体部８Ａおよび第２半導体部８Ｃの総称を半導体部（半導体層）８、第１ウィング部Ｆ１および第２ウィング部Ｆ２の総称をウィング部Ｆ、第１基部Ｂ１および第２基部Ｂ２の総称を基部Ｂ、第１空隙Ｊ１および第２空隙Ｊ２の総称を空隙Ｊ、マスクパターン６の第１開口部Ｋ１および第２開口部Ｋ２の総称を開口部Ｋ、第１シード領域Ｓ１および第２シード領域Ｓ２の総称をシード領域Ｓと表現する場合がある。
第１ウィング部Ｆ１は、第１方向Ｘ１の幅の厚さに対する比が２．０以上であってよい。第１ウィング部Ｆ１の幅に対する厚みの比を１／２以下とすることで、第１基部Ｂ１のｃ軸方向と、第１ウィング部Ｆ１の先端のｃ軸方向とのズレを０．２°以下とすることができる。第１ウィング部Ｆ１は、第１方向Ｘ１の幅が７．０〔μｍ〕以上であってよい。第１ウィング部Ｆ１は、第１方向Ｘ１の幅が、例えば１０．０〔μｍ〕以上、２０．０〔μｍ〕以上または４０．０〔μｍ〕以上であってよい。第１ウィング部Ｆ１は、第１方向Ｘ１の幅が、８０．０〔μｍ〕以下であるとよい。これにより、重力により半導体部８が基板方向に反ってしまうおそれを低減できる。第１ウィング部Ｆ１の厚さが、例えば１０．０〔μｍ〕以下、５．０〔μｍ〕以下、または２．０〔μｍ〕以下であってよい。図２に示すように、ギャップＧＰの幅が第１空隙Ｊ１の厚さよりも大きくてもよい。第１ウィング部Ｆ１の幅の第１基部Ｂ１の幅に対する比が、３．０以上であってよい。第１空隙Ｊ１の厚さは、３．０〔μｍ〕以下であってよい。第１ウィング部Ｆ１および第１基部Ｂ１の厚さが同じであってよい。マスク部５の厚さは、１〔μｍ〕以下であってよく、５０〔ｎｍ〕以下であってもよい。シード部３は、アルゴンまたは酸素を２×１０１８／ｃｍ３以上含む窒化物半導体（ＡｌＮ、ＡｌＯＮ、ＧａＮ系半導体等）で構成されていてよい。
図１に示すように、第１シード領域Ｓ１および成長抑制領域ＤＡそれぞれが、第１方向Ｘ１と直交する第２方向Ｘ２を長手方向とする形状であってよい。主基板１は、シリコン基板、サファイア基板あるいは炭化シリコン基板であり、第１半導体部８Ａは窒化物半導体（例えば、ＧａＮ系半導体）を含んでよい。
図２に示すように、テンプレート基板ＴＳは上面側にリッジ部Ｒを有し、シード部３はリッジ部Ｒに含まれていてもよい。リッジ部Ｒの上面がシード部３で構成され、リッジ部Ｒの側面はマスク部５で構成されてよい。すなわち、リッジ部Ｒの上面がシード部３を有し、リッジ部Ｒの側面がマスク部５を有していてもよい。また、リッジ部Ｒの上面にシード部３を有し、かつ、リッジ部Ｒの側面はマスク部５で構成されて、シード部３を有していなくてもよい。シード部３は、リッジ部Ｒに局所配置され、マスク部５下に配されていなくてよい。
主基板１は上面側に凸部Ｑを含み、シード部３は凸部Ｑ上に位置してよい。リッジ部Ｒの側面は、第１ウィング部Ｆ１と接触していなくてよい。リッジ部Ｒの側面は、全体が第１空隙Ｊ１に面していてもよい。これにより、リッジ部Ｒとウィング部Ｆ１との接触面積が低減し、ウィング部Ｆ１の欠陥を低減させることができる。シード部３は、マスク部５下に配されていなくてもよい。第１半導体部８Ａに含まれる窒化物半導体はＧａＮ系半導体であり、第１空隙Ｊ１は、幅の厚さに対する比が２０．０以上であってよい。第１半導体部８Ａは、第１基部Ｂ１から第１方向Ｘ１およびその逆方向に伸びる、対となる２つの第１ウィング部Ｆ１を有してよい。
図３は、本実施形態に係る半導体基板の別構成を示す断面図である。図３に示すように、リッジ部Ｒがバッファ部２およびシード部３を含んでもよい。この場合、バッファ部２およびシード部３からなる下地部がストライプ状に配置されていてよい。
図４は、本実施形態に係る半導体基板の別構成を示す断面図である。図４に示すように、第１ウィング部Ｆ１は、第１基部Ｂ１よりも厚さが大きくてもよい。リッジ部Ｒの側面（マスク部５）は、第１ウィング部Ｆ１と接触してもよい。第１ウィング部Ｆ１が成長抑制領域ＤＡ（マスク部５）に接触しなければ、空隙Ｊ１が形成できるため問題はない。
図５は、本実施形態に係る半導体基板の別構成を示す断面図である。図５に示すように、リッジ部Ｒは、主基板１の平坦な上面の上に位置してよい。
図６は、本実施形態に係る半導体基板の別構成を示す断面図である。図６に示すように、バッファ部２が下部２ａと上部２ｂを含み、下部２ａが面状であり、マスク部５下には、シード部３および上部２ｂは配されず、下部２ａが配されていてもよい。リッジ部Ｒがバッファ部２の上部２ｂを含んでいてよい。
図７は、本実施形態に係る半導体基板の別構成を示す断面図である。図７に示すように、第１ウィング部Ｆ１は、第１方向Ｘ１と直交する第２方向Ｘ２に並ぶ複数のパートＰＡに分離されていてよい。
図８は、本実施形態に係る半導体基板の別構成を示す断面図である。図９は、本実施形態に係る半導体基板の別構成を示す平面図である。図８および図９に示すように、半導体基板１０は、第１半導体部８Ａの上方に位置し、活性層およびｐ型層を含む上層部９を備えてよい。上層部９上にアノードＥＡおよびカソードＥＣを設けてもよい。
図１０は、本実施形態に係る半導体基板の製造方法を示すフローチャートである。本実施形態に係る半導体基板の製造方法は、第１方向Ｘ１に並ぶ第１シード領域Ｓ１および成長抑制領域ＤＡを含み、第１シード領域Ｓ１（シード部の表面）が成長抑制領域ＤＡよりも上側に位置するテンプレート基板ＴＳを準備する工程Ｓ１０と、第１シード領域Ｓ１上に位置する第１基部Ｂ１と、第１基部Ｂ１に繋がり、第１空隙Ｊ１を介して成長抑制領域ＤＡと向かい合う第１ウィング部Ｆ１とを有する第１半導体部８Ａを、第１ウィング部Ｆ１の第１方向Ｘ１の幅が第１空隙Ｊ１の厚さの５．０倍以上になるように成長させる工程Ｓ２０とを含む。第１ウィング部Ｆ１と、第１ウィング部Ｆ１に近づく方向に成長する第２ウィング部Ｆ２とが会合するまでに、第１ウィング部Ｆ１および第２ウィング部Ｆ２の成長を止める工程Ｓ３０を行ってもよい。テンプレート基板ＴＳは、第１シード領域Ｓ１を含むシード部３を有し、シード部３を、スパッタリング法で形成してもよい。
図１１は、本実施形態に係る半導体基板の製造装置を示すブロック図である。半導体基板の製造装置５０は、図１０の工程Ｓ１０を行う装置Ｍ１０と、図１０の工程Ｓ２０を行う装置Ｍ２０と、装置Ｍ１０および装置Ｍ２０を制御する制御装置ＭＣとを備える。装置Ｍ２０がＭＯＣＶＤ装置であってよく、制御装置ＭＣが装置Ｍ２０を介して工程Ｓ３０を行ってもよい。
〔実施例１〕
主基板１として、シリコン基板、シリコンカーバイド基板（４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ基板）、サファイア基板、窒化物基板（ＧａＮ、ＡｌＮ基板など）、ＳｃＭｇＡｌＯ基板などを用いることができる。
シード部３は、主基板１の上方に形成され、半導体部８が成長する起点となる。シード部３は、少なくとも（マスクパターン６の）開口部Ｋの一部に形成されていればよく、面状であってもパターン状（例えば、ストライプ状）であってもよい。シード部３として、低温（５００℃以下）形成されたＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＧａＩｎＮ、Ａｌ等を用いてもよい。シード部３の厚さは、１０ｎｍ～５００ｎｍ程度である。
主基板１とシード部３（例えばＧａＮ層）との間にバッファ部２を形成してもよく、バッファ部２は、シード部３の結晶性、平坦性を向上させる。バッファ部２は、面状であってもよいし、シード部３に合わせたパターン状（例えば、ストライプ状）であってもよい。バッファ部２として、低温（５００℃以下）形成されたＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＧａＩｎＮ、Ａｌ等を用いてもよい。バッファ部２の厚さは、１０ｎｍ～５００ｎｍ程度である。主基板１にシリコン基板を用いる場合は、メルトバック抑制のため、シリコン基板に接するバッファ部２がガリウムを含んでいないことが望ましい。
主基板１と半導体部８との間の層を下地層（バッファ部２およびシード部３の少なくとも一方を含む）と称することがある。下地層（例えばシード部３）としてＧａＮ層をスパッタリング法で形成してもよい。この場合、例えば、窒化ガリウムを主成分とする（ガリウムを２５ａｔｍ％以上含有している）、酸素含有量が５ａｔｍ％以下であるスパッタリングターゲットを用い、スパッタガス圧を０．３Ｐａ未満としてもよい。スパッタリングの方式としては、ＤＣスパッタリング、ＲＦスパッタリング、ＡＣスパッタリング、ＤＣマグネトロンスパッタリング、ＥＣＲ（Electron cyclotron Resonance）スパッタリング、ＲＦマグネトロンスパッタリング法、ＰＳＤ（Pulse sputter deposition）法、Laser ablation法などを適宜選択することができる。
使用するスパッタリングターゲットは、膜全体の結晶性を高めるために、酸素含有量が
５ａｔｍ％以下、３ａｔｍ％以下、もしくは１ａｔｍ％以下であってよい。純度についてもなるべく高い方が望ましく、金属不純物の含有量は０．１％未満もしくは０．０１％未満であってよい。スパッタリング法でＧａＮ層を形成する場合は、酸素含有量の少ない窒化ガリウムターゲットを用いることで、表面平坦性、結晶性改善、表面ヒロック（突起）の発生抑制等の効果が見られる。
下地層として、窒化物半導体（ＡｌＮ、ＧａＮ等）をスパッタリング形成する場合、装置内の成膜前の真空度を、３×１０－５Ｐａ以下あるいは１×１０－５Ｐａ以下としてよい。成膜前に下地基板（主基板、バッファ付の主基板等）に前処理を施すことで、下地基板表面の有機物層や凹凸を除去し、エピタキシャル成長を可能にしてもよい。前処理の具体例として、逆スパッタ処理、酸処理、ＵＶ処理等を挙げることができるが、処理後に不純物などの再付着を防止する観点においては逆スパッタ処理がよい。逆スパッタ処理とは下地基板側にプラズマ化した原子を衝突させることで、下地基板表面をクリーニングする方法である。成膜時の基板温度は室温でもよいが、基板を加熱した状態（例えば、４００°～１０００°）で行うことで膜質をさらに向上させることができる。
放電時の電力密度は、５Ｗ／ｃｍ２以下もしくは１．５Ｗ／ｃｍ２以下としてよい。電力密度の下限としては、０．１Ｗ／ｃｍ２もしくは０．３Ｗ／ｃｍ２であってよい。電力密度とは放電時にかける電力をスパッタリングターゲットの面積で除したものである。電力密度が高過ぎると、ターゲットから原料がクラスター化した状態でスパッタされる場合がある。
実施例１では、ＲＦスパッタリング方式でＧａＮ層である下地層（例えば、シード部）を形成した。窒化ガリウムターゲット（酸素含有量：０．４ａｔｏｍ％）を用いて成膜圧力を０．１Ｐａとし、２０～４０ｓｃｃｍの窒素ガスを導入した。実施例１ではアルゴンガスは用いていないが、無論アルゴンガスを導入してもよい。放電密度は、１２５Ｗ/ｃｍ２であり、成膜温度は室温であった。
スパッタリング法、レーザアブレーション法（Laser ablation法）等を用いて下地層（バッファ部２およびシード部３の少なくとも一方を含む）を形成する場合、成膜条件によって、内部応力を圧縮応力から引っ張り応力まで制御することができるため、半導体部８への応力の制御が可能となる。下地層内に取り込まれるアルゴン量によっても内部応力を制御することができる。下地基板上に下地層を局所的に（パターン状に）形成することで半導体部８への応力を制御してもよい。
マスクパターン６は、ベース基板上に、窒化物半導体の縦成長（ｃ軸方向の成長）を抑制する材料を用いて形成され、横方向成長（例えば、ａ軸方向の成長）を実現するものである。マスクパターン６の開口部Ｋ（シード部３の露出部）が半導体部８の成長起点となる。マスクパターン６のマスク部５の材料として、シリコン窒化物、シリコン炭化物、シリコン炭窒化物、ダイヤモンドライクカーボン、シリコン酸化物、シリコン酸窒化物等、シリコンを含まない、チタン窒化物、モリブデン窒化物、タングステン窒化物、タンタルカーバイド等、更には、高融点金属（モリブデン、タングステン、プラチナ等）、を挙げることができる。マスク部５は、これら材料の１つからなる単層膜でもよいし、これら材料を複数組み合わせた多層膜であってもよい。マスク部５の厚さは、５ｎｍ～２μｍ程度であってよい。
図１２は、実施例１に係る半導体基板の構成を示す断面図である。図１２では、シリコン基板を主基板１として、主基板１の上面の一部に、シード部３が形成されている。シード部３と主基板１を含むリッジ部Ｒがストライプ状に形成されている。リッジ部Ｒの側面と主基板１の表面にマスク部５が形成されている。マスクパターン６は、少なくともリッジ部Ｒの上面の一部に第１開口部Ｋ１を有している。第１開口部Ｋ１上に第１半導体部８Ａが形成されており、第１ウィング部Ｆ１の下には、第１空隙Ｊ１が位置する。つまり、第１ウィング部Ｆ１は、マスク部５（成長抑制領域ＤＡ）から離間している。第１空隙Ｊ１の幅ＷＪは、リッジＲの側面から第１半導体部８ＡのエッジＥまでの第１方向Ｘ１の距離である。第１空隙の厚さ（高さ）ＴＪは、マスク部５の上面から第１半導体部８Ａの下面（裏面）までの距離である。リッジ幅ＷＲは５μｍ、リッジのピッチ幅ＰＲは５５μｍであった。
図１３は、実施例１に係る半導体基板の製造方法を示す断面図である。実施例１の半導体基板は、以下のように製造することができる。主基板１にはシリコン基板（Ｓｉ（１１１）面）を用い、スパッタ法を用いて、シリコン基板上にＡｌＮ膜（シード部３）を成膜する。スパッタ法として、並行平板型、マグネトロンスパッタ、パルススパッタなどを用いることで、低温かつ低コストの成膜が可能となる。なお、ＭＯＣＶＤ法を用いることで、結晶性の高いＡｌＮ膜を形成することができる。
シード部３の厚さは１００ｎｍとする。高温下ではシリコンとガリウムが相互反応する（いわゆるメルトバック）問題があり、それを抑制するために、シード部３の厚さを５０～５００ｎｍとしてよい。
シード部３の成膜温度は４００℃、アルゴンガスと窒素ガスの混合ガス（ガス比率は１：１程度）を用い、投入電力は５００Ｗ、成膜時の背圧は０．３Ｐａであった。サファイア基板を用いた場合は直接ＡｌＮを成膜するが、シリコン基板上にＡｌＮ層を成膜する際には、数ｎｍ程度のＡｌ層（バッファ部２）を先に形成してから、ＡｌＮ層を形成することで、シリコン基板を窒化することなく、高品質なＡｌＮ層を形成することができる。Ａｌ層の形成においては、Ａｌターゲットを（窒素を導入することなく）Ａｒガスのみでスパッタする。こうすれば、同一チャンバー内で基板を出し入れすることなく、Ａｌ層およびＡｌＮ層の連続成膜が可能となる。なお、ＭＯＣＶＤ装置でＡｌ層およびＡｌＮ層を形成する場合、まずはＴＭＡ（トリメチルアルミニウム）だけを導入して数ｎｍのＡｌ層をシリコン基板上に形成し、その後にＮＨ３を導入することで、Ｓｉ基板／Ａｌ層／ＡｌＮ層の積層構造を得ることができる。
次に、フォトリソグラフィプロセスを用いて、幅３〔μｍ〕程度のストライプ状のレジストＺをシード部３の上部に形成し、ドライエッチプロセスで、リッジ部Ｒを形成する。この際、シード部３と主基板１の一部をエッチングする。例えば、シード部３（ＡｌＮ層）のエッチング厚を１００〔ｎｍ〕、主基板のエッチング厚を３００〔ｎｍ〕程度として、リッジＲを形成すれば、リッジ高さは４００ｎｍ程度となる。ここでは、レジストＺは除去せず、レジストＺ上に、マスク部５となるシリコン窒化膜ＳＦ（例えば、１０ｎｍ）を形成する。
ＥＬＯ層が、マスク部（成長抑制領域）と接触する場合、マスク部の厚さは少なくとも１００ｎｍ必要であり、マスク部とＥＬＯ層の干渉によってＥＬＯ層の表面平坦性を損ねることがある。しかしながら実施例１では、ウィング部Ｆが中空に浮いており、マスク部５と接触しないため、このようにマスク部５を非常に薄くしてもウィング部Ｆの成長を阻害することがない。マスク部５を薄くすることで、ウィング部Ｆの裏面の平坦性が向上する。マスク部５の厚さを５０〔ｎｍ〕以下にすると平坦性が向上し、３０〔ｎｍ〕以下に設定することもできる。
次に、レジストＺを除去してリッジ部Ｒ上のシリコン窒化膜ＳＦをリフトオフし、第１開口部Ｋ１を形成することでテンプレート基板ＴＳ（選択成長基板）が形成される。このように、ＭＯＣＶＤ法を用いることなくテンプレート基板ＴＳを作製することで、大幅なコスト削減が実現でき、産業上のメリットが非常に大きい。
さらに、スパッタリング法でＡｌＮ層（下地層）を成膜する場合には、シリコン基板表面にＧａが付着することがない。ＧａＮ層の成膜に用いるＭＯＣＶＤ装置でＡｌＮ層を成膜する場合、成膜前の昇温過程において、炉内のＧａがシリコン基板表面に付着してメルトバックすることがあり、これが歩留まり低下の問題となる。そのため、ＭＯＣＶＤ装置のメンテナンス（例えば、トレイおよびカバーといった装置内部の部品の洗浄等）が高頻度となり、高コストの原因となっていた。一方、本実施例は、半導体部８をＭＯＣＶＤ装置で成膜し、その装置とは異なるスパッタリング装置でＡｌＮ層（下地層）およびマスク層を形成する手法であって、ＭＯＣＶＤ装置に導入される際にはシリコン基板表面がＡｌＮ（下地層）とマスク部で覆われ、メルトバックによる歩留まり低下が起こらないため、産業上のメリットが大きい。
次に、テンプレート基板ＴＳを、ＭＯＣＶＤ装置内に搬送し、テンプレート基板ＴＳ上に半導体部８をＥＬＯ法で形成する。実施例１では半導体部８をＧａＮ層とし、成長温度を１０００－１２００度、Ｖ／ＩＩＩ比を５００－２００００、成長圧力を５０ｋＰａとした。なお、半導体部８をｎ型とするために、ＳｉＨ４を流してドーピングしてもよい。あえてＳｉＨ４を導入しなくても、マスク部にＳｉを含有する材料、例えばＳｉＯ２やＳｉＮを用いることで、そこから蒸発したＳｉでＳｉドーピングを行うことも可能である。成膜条件は、少なくとも２段階に分けて設定することが好ましい。第１段階では、成膜温度を１０３０℃程度とし、Ｖ／ＩＩＩは２０００程度として、開口部Ｋ上にＥＬＯ層（半導体部８）の成長核（縦成長部）を形成する。成長核の厚さ（高さ）は０．２～３．０〔μｍ〕程度とし、その幅はリッジＲの幅と同程度あるいは少しａ軸方向（＜１１－２０＞方向）にはみ出したサイズとしてよい。第２段階では、成膜温度を１００℃程度上げて、ＧａＮ層を成長核から横方向（ａ軸方向）に成長させ、空隙上を逆方向に成長する半導体部８（ＧａＮ層）同士のギャップＧＰの幅が規定値（１０μｍ以下）になった時点で成長を止めた。以上により得られた半導体基板１０（半導体部８が露出した状態）については、ＭＯＣＶＤ装置から取り出してストックしてもよいし、引き続いてＭＯＣＶＤ装置内で活性層等を含む上層部を形成してもよい。
実施例１では、開口部Ｋ上の結晶性が悪くても、空隙上（マスク部上方）のウィング部Ｆには、その結晶性の悪さが引き継がれ難く、ウィング部Ｆの結晶性が高まる（欠陥密度が著しく低くなる）ことがわかった。なお、スパッタ法で形成したシード層上にＥＬＯ法を用いることなく窒化物半導体層を形成した場合、シード層の欠陥が全面的に窒化物半導体層に引き継がれるため、高品質なデバイスを得ることが難しい。
図１４は、比較例に係るＥＬＯ層の基部およびウィング部のラマンスペクトラムである。比較例のＥＬＯ層は、ＭＯＣＶＤ法で形成したシード層上に形成されている。図１５は、実施例１に係るＥＬＯ層（半導体部）の基部およびウィング部のラマンスペクトラムである。シード層はスパッタ法で形成されている。図１４から、比較例では、基部のＧａＮのスペクトルの半値幅が２．２ｃｍ－１、ウィング部上のＧａＮのスペクトルの半値幅が２．０ｃｍ－１となっていることが分かった。図１５から、実施例１では、基部のＧａＮのスペクトルの半値幅が２．８ｃｍ－１、ウィング部上のＧａＮのスペクトルの半値幅が２．０ｃｍ－１となっており、ウィング部は、比較例（シード部をＭＯＣＶＤ法で形成）と変わらない非常に高品質な結晶であることが分かった。これは、非常に産業上有意義な発見である。安価なシリコン基板と、スパッタ装置、ＥＢ装置等の非ＭＯＣＶＤ装置で形成した下地部（シード部またはバッファ部とシード部の積層部）とを含む低コストのテンプレート基板を用いて高品質な半導体部が得られるからである。
半導体部８上に形成する上層部９（デバイス層）については、少なくとも活性領域（例えば、発光領域）をウィング部の上方に形成することで、非常に高品質な素子を作製することができる。実施例１では、ＭＯＣＶＤ装置を用いることなくテンプレート基板ＴＳを形成し、半導体部８および上層部９については、ＭＯＣＶＤ装置にて連続形成することができるというメリットもある。
図１６は、上層部を含む半導体基板の平面図である。図１７は、上層部を含む半導体基板の断面図である。上層部９は、半導体部８の成長を止めた後に、成膜条件を変更して（例えば、成膜温度を１００℃程度下げて）半導体部８上に形成してもよい。上層部９は、活性層以外に、ｐ型層、ｎ型層、および電子ブロック層の少なくとも１つを含んでよい。半導体基板１０上に上層部９を形成する場合でも、半導体部８の裏面側に上層部材料が供給される裏廻り現象が大きく抑制されており、裏廻り現象に起因する光吸収などの問題も解消される。
図１６および図１７に記載の半導体基板１０では、半導体部８のウィング部Ｆの上方にアノードＥＡおよびカソードＥＣが形成されており、一般的なＬＥＤでは、ＩＴＯ（インジウム錫酸化物）などの透明電極で構成されるアノードＥＡの直下が活性領域（発光領域）になる。実施例１では裏廻り現象が抑制されるため、活性領域から出射された光がウィング部Ｆの裏面で吸収されるといった問題は解消される。アノードＥＡの少なくとも一部はウィング部Ｆの上方に位置してよく、アノードＥＡの全部がウィング部Ｆの上方に位置してもよい。カソードの直下は一般的に活性領域でないため、カソードＥＣをリッジＲの上方に形成してもよい。図１６および図１７では、アノードＥＡおよびカソードＥＣを同一ウィング部Ｆの上方に形成しているがこれに限定されない。図８のように、リッジ部Ｒを挟んで向かい合う２つのウィング部Ｆの一方の上方にアノードＥＡを形成し、他方の上方にカソードＥＣを形成してもよい。
従来のＥＬＯ法では、異種基板と半導体層の熱膨張係数の違いによって半導体層にクラックが発生することがある。一方、実施例１では、隣り合う半導体部８が会合していない（ギャップＧＰを有する）こと、半導体部８が空隙上に位置し、マスク部５から物理的に離れているという２点によって、異種基板（Ｓｉ基板、ＳｉＣ基板等）を用いながら効果的に内部応力が緩和され、クラックの発生が抑制される。ウィング部Ｆの幅を広げる（例えば、７μｍ以上とする）ことで、ウィング部Ｆによる応力緩和を図ることができる。
実施例１では、空隙Ｊの幅ＷＪが２０μｍ、リッジ高さが３００ｎｍ、ギャップＧＰの幅は１０μｍである。半導体部８の裏面はリッジＲの上面と同レベルであったため、空隙Ｊの厚さは３００ｎｍであり、空隙Ｊのアスペクト比は６６．６となる。半導体部８上に上層部９を形成したが、半導体部８の裏面への活性層材料等の積層は確認されず、裏廻り現象が抑制されていたことが分かった。
成長の起点となるリッジ部Ｒの幅ＷＲは、１μｍ～２０μｍ、または２μｍ～１０μｍであってよい。空隙の厚さＴＪは５μｍ以下、２μｍ以下、１μｍ以下、０．６μｍ以下、または０．３μｍ以下であってよい。空隙の厚さＴＪは、０．０５μｍ（５０ｎｍ）以上であるとよい。これにより、マスク部５を除去し易くすることができる。リッジ部のピッチＰＲは２０μｍ以上であってよい。空隙Ｊのアスペクト比は５．０以上、１０以上、２０以上、３０以上、５０以上、１００以上とすることができる。こうすれば、裏廻り現象を抑えながら幅広ウィング部Ｆ上に上層部９を形成することができ、高品質な（例えば、光取り出し効率の高い）半導体素子を形成することができる。空隙Ｊのアスペクト比は、例えば１００～１０００であってもよい。これにより、重力により半導体部８が上方向に反ってしまうおそれが低減する。また、ギャップＧＰの幅を３０μｍ以下、または１０μｍ以下にすることで、裏廻り現象をより効果的に抑制することができる。
図１８は、実施例１における素子分離の方法を示す平面図である。図１９は、実施例１における素子分離の方法を示す断面図である。図１８および図１９に示すように、テンプレート基板から、素子体２０（ウィング部Ｆ、上層部９、アノードＥＡおよびカソードＥＣを含む）を分離する。ウィング部Ｆ下には空隙Ｊがあるため、粘着性のある押圧体ＹＳ（粘着プレート、粘着シート等）で素子体２０に下方圧力をかけることで、素子体２０の付け根部分（テンプレート基板ＴＳとの接続部分）が容易に割れ、素子体２０がテンプレート基板ＴＳから分離される。具体的には、素子体２０が押圧体ＹＳに保持された状態でテンプレート基板ＴＳから剥離される。このように、空隙Ｊは、素子体分離においても有効に機能し、素子体２０にダメージを与えることなく素子体２０を剥離することができる。
素子体２０の具体例として、発光ダイオード（ＬＥＤ）、半導体レーザ、ショットキーダイオード、フォトダイオード、トランジスタ（パワートランジスタ、高電子移動度トランジスタを含む）等を挙げることができる。
図２０は、実施例１に係る電子機器の構成を示す模式図である。電子機器３０は、素子体２０と、素子体２０が実装される駆動基板２３と、駆動基板２３を制御する制御回路２５とを含む。制御回路２５がプロセッサを含んでもよい。電子機器３０としては、表示装置、レーザ出射装置（ファブリペロータイプ、面発光タイプを含む）、照明装置、通信装置、情報処理装置、センシング装置、電力制御装置等を挙げることができる。
図２０では、素子体２０がテンプレート基板ＴＳから剥離された状態で駆動基板２３に接合および電気的に接続されているが、剥離されていない状態で（テンプレート基板ＴＳおよびその上の素子体２０が）、駆動基板２３に接合および電気的に接続されていてもよい。
〔実施例２〕
実施例２では、図３の半導体基板１０を形成した。具体的には、主基板１にシリコン基板を用い、主基板１上にＡｌ層（図示せず）を３ｎｍ形成し、その後、バッファ部２として、厚さ２００ｎｍのＡｌＮ層をスパッタ法を用いて成膜する。成膜温度は４００℃とし、アルゴンガスと窒素ガスの混合ガスを用いている。ガス比率はおおよそ１：１程度、投入電力は５００Ｗ、成膜時の背圧は０．３Ｐａであった。次いで、ＧａＮターゲットを用い、スパッタ法にて、バッファ部２（ＡｌＮ層）上に、シード部３であるＧａＮ層を４００ｎｍの厚さで成膜した。その後、上述した方法でリッジ部ＲおよびＳｉＮ膜を形成し、リッジ部上のＳｉＮ膜をリフトオフすることでマスクパターン６を含むテンプレート基板ＴＳ（選択成長基板）とした。リッジ部Ｒの底面は、主基板１まで到達し、主基板１は４００ｎｍ程度掘り込まれている。その後、ＭＯＣＶＤ法を用いてテンプレート基板ＴＳ上に半導体部８を形成することで、実施例２では、リッジ部Ｒの高さは、２００ｎｍ（ＡｌＮ層の厚さ）＋４００ｎｍ（ＧａＮ層の厚さ）＋４００ｎｍ（主基板の掘り込み深さ）＝１０００ｎｍ（１．０μｍ）となっている。リッジ部Ｒの幅が３μｍ、リッジ部のピッチ幅が４０μｍ、ギャップＧＰの幅は５μｍ、空隙Ｊの幅ＷＪは１６μｍとなった。リッジ部Ｒの上面と半導体部８裏面の高さが同じであったため、空隙Ｊの厚さＴＪは１μｍであり、空隙Ｊのアスペクト比は１６．０であった。
実施例２では、ＥＬＯ法の成膜条件を変える（例えば、ガス流用の窒素と水素分圧を変化させ、水素の分量を増加させる）ことで、ウィング部Ｆの裏面の高さが、リッジ部Ｒの上面から下がっている図４の構成とすることができる。この場合は、ウィング部Ｆの裏面が、リッジ部Ｒの上面から６００ｎｍ程度下がった位置で成膜が終わったため、空隙Ｊの厚さＴＪは４００ｎｍとなった。リッジ部Ｒの幅が８μｍ、リッジ部のピッチ幅が７８μｍ、ギャップＧＰの幅は３０μｍであった。このため、空隙Ｊの幅ＷＪは２０μｍ、空隙Ｊのアスペクト比は５０となった。
〔実施例３〕
実施例３では、図２の半導体基板１０を形成した。具体的には、主基板１にサファイア基板を用い、主基板１上に、シード部３として、厚さ２００ｎｍのＡｌＮ層をスパッタ法を用いて成膜する。成膜温度は５００℃とし、アルゴンガスと窒素ガスの混合ガスを用いている。ガス比率はおおよそ１：１程度、投入電力は５００Ｗ、成膜時の背圧は０．３Ｐａであった。その後、上述した方法でリッジ部ＲおよびＳｉＮ膜を形成し、リッジ部上のＳｉＮ膜をリフトオフすることでマスクパターン６を含むテンプレート基板ＴＳ（選択成長基板）とした。リッジ部Ｒの底面は、主基板１（サファイア基板）まで到達し、主基板１は１０ｎｍ程度掘り込まれている。その後、ＭＯＣＶＤ法を用いてテンプレート基板ＴＳ上に半導体部８を形成した。
実施例３では、リッジ部Ｒの高さは、２００ｎｍ（ＡｌＮ層の厚さ）＋１０ｎｍ（主基板の掘り込み深さ）＝２１０ｎｍなっている。リッジ部Ｒの幅が２μｍ、リッジ部のピッチ幅が３０μｍ、ギャップＧＰの幅は２μｍ、空隙Ｊの幅ＷＪは１３μｍとなった。リッジ部Ｒの上面と半導体部８裏面の高さが同じであったため、空隙Ｊの厚さＴＪは２００ｎｍであり、空隙Ｊのアスペクト比は６５であった。半導体部８上に上層部９を形成したが、半導体部８の裏面への活性層材料等の積層は確認されず、裏廻り現象が抑制されていたことが分かった。
〔実施例４〕
図２１は、実施例４の半導体基板の構成を示す断面図である。実施例４では、テンプレート基板ＴＳにおいて、バッファ部２であるＡｌＮ層（２００ｎｍ）上に、ＡｌＧａＮ層（２μｍ）およびＧａＮ層（１．５μｍ）の２層構造のシード部３をＭＯＣＶＤ法で形成した。リッジ部Ｒの高さは３００ｎｍであり、リッジ部Ｒの底面はＧａＮ層（シード部３の下層）内にある。テンプレート基板ＴＳ上には、ＭＯＣＶＤ法を用いて半導体部８を形成した。
実施例４では、リッジ部Ｒの幅ＷＲが３μｍ、リッジ部のピッチ幅ＰＲが５５μｍ、ギャップＧＰの幅は１０μｍ、空隙Ｊの幅ＷＪは２１μｍとなった。ウィング部Ｆの裏面は、リッジ部Ｒの上面よりも５０ｎｍ程度低く、空隙Ｊの厚さＴＪは２５０ｎｍであるため、空隙Ｊのアスペクト比は８４であった。
図２２は、比較例のＥＬＯ層に対するＸＲＤ反射スキャン測定の結果を示すグラフである。比較例のＥＬＯ層は、マスク部と接触するように横方向成長させたものである。図２３は、実施例１の半導体部に対するＸＲＤ反射スキャン測定の結果を示すグラフである。図２２では、基部およびこれを挟む両ウィング部（対となるウィング部）に対応する３ピークが検出される。中央のピークは基部のピークであり、ｃ面の結晶軸（ｃ軸）は、マスク部表面に対して実質的に垂直となる。図２２では、両ウィング部からのピークの角度差Δが１．１度となった。この結果から、比較例では、両ウィング部のｃ軸がおよそ０．５度づつ中心から逆側にずれていることが分かる。このようなｃ軸の傾きはＥＬＯ層の平坦性の低さを示すものである。一方、図２３では、両ウィング部からのピークの角度差Δは０．１７度であり、比較例の１／５以下となった。この結果から、実施例１では、半導体部８の平坦性が比較例よりも大幅に向上していることが分かった。なお、他の実施例においてもΔ＝０．２度以下の値を得ることができた。これは、ウィング部Ｆを空隙Ｊ上に成長させたこと、隣り合う半導体部８同士を会合させずにギャップＧＰを形成したことが要因であるものと考えられる。幅広（例えば、７μｍ以上）のウィング部Ｆにおいてこのような良好な平坦性が得られたことで、上層部９の形成において（例えば図１７参照）、Ｉｎ（インジウム）の取り込みが面内で均一化され、素子体２０の品質（例えば、発光効率）および歩留まりが大幅に向上するすることが分かった。
（附記）
以上の開示は例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が当業者にとって自明となるのであるから、これら変形形態も実施形態に含まれることに留意されたい。
１ 主基板
２ バッファ部
３ シード部
５ マスク部
６ マスクパターン
８Ａ 第１半導体部
８Ｃ 第２半導体部
１０ 半導体基板
２０ 素子体
５０ 半導体基板の製造装置
Ｒ リッジ部
Ｅ１ エッジ
Ｂ１ 第１基部
Ｂ２ 第２基部
Ｆ１ 第１ウィング部
Ｆ２ 第２ウィング部
Ｊ１ 第１空隙
Ｊ２ 第２空隙
Ｓ１ 第１シード領域
Ｓ２ 第２シード領域
ＤＡ 成長抑制領域
ＴＳ テンプレート基板

Claims (28)

  1. 第１方向に並ぶ第１シード領域および成長抑制領域を含むテンプレート基板と、前記テンプレート基板の上方に位置する第１半導体部とを備え、
    前記第１半導体部は、前記第１シード領域上に位置する第１基部と、前記第１基部に接続し、第１空隙を介して前記成長抑制領域と向かい合う第１ウィング部とを有し、
    前記第１ウィング部は、前記成長抑制領域の上方に位置するエッジを含み、
    前記第１ウィング部の、厚さに対する前記第１方向の長さの比が５．０以上である、半導体基板。
  2. 第１シード領域を含むテンプレート基板と、前記テンプレート基板の上方に位置する第１半導体部とを備え、
    前記第１半導体部は、前記第１シード領域上に位置する第１基部と、前記第１基部に対して第１方向に隣接し、前記第１基部に繋がる第１ウィング部とを有し、
    前記テンプレート基板は、第１空隙を介して前記第１ウィング部と向かい合う成長抑制領域を含み、
    前記第１ウィング部は、前記成長抑制領域の上方に位置するエッジを含み、
    前記第１ウィング部の、厚さに対する前記第１方向の長さの比が５．０以上である、半導体基板。
  3. 前記第１ウィング部は、前記第１方向の幅が７．０〔μｍ〕以上である、請求項２に記載の半導体基板。
  4. 前記テンプレート基板の上方に位置する第２半導体部を備え、
    前記テンプレート基板は、平面視において前記成長抑制領域を介して前記第１シード領域と隣り合う第２シード領域を有し、
    前記第２シード領域は、前記成長抑制領域よりも上側に位置し、
    前記第２半導体部は、前記第２シード領域上に位置する第２基部と、前記第２基部に繋がり、第２空隙を介して前記成長抑制領域と向かい合う第２ウィング部とを有し、
    前記第１ウィング部および前記第２ウィング部がギャップを介して前記第１方向に並んでおり、
    前記第２空隙は、前記第１方向のサイズである幅の厚さに対する比が５．０以上である、請求項１～３のいずれか１項に記載の半導体基板。
  5. 前記ギャップの幅が前記第１空隙の厚さよりも大きい、請求項４に記載の半導体基板。
  6. 前記テンプレート基板は上面側にリッジ部を有し、
    前記リッジ部の上面に前記第１シード領域が位置する、請求項１～３のいずれか１項に記載の半導体基板。
  7. 前記第１ウィング部の幅の前記第１基部の幅に対する比が、３．０以上である、請求項１～３のいずれか１項に記載の半導体基板。
  8. 前記第１ウィング部および前記第１基部の厚さが同じである、請求項１～３のいずれか１項に記載の半導体基板。
  9. 前記第１ウィング部は、前記第１基部よりも厚さが大きい、請求項１～３のいずれか１項に記載の半導体基板。
  10. 前記第１空隙の厚さは、３．０〔μｍ〕以下である、請求項１～３のいずれか１項に記載の半導体基板。
  11. 前記第１シード領域および前記成長抑制領域それぞれが、前記第１方向と直交する第２方向を長手方向とする形状である、請求項１～３のいずれか１項に記載の半導体基板。
  12. 前記テンプレート基板は、前記第１半導体部と格子定数が異なる主基板と、シード部とを含む、請求項１～３のいずれか１項に記載の半導体基板。
  13. 前記主基板は、シリコン基板、サファイア基板あるいは炭化シリコン基板であり、前記第１半導体部は窒化物半導体を含む、請求項１２に記載の半導体基板。
  14. 前記テンプレート基板は、前記成長抑制領域として機能するマスク部と、前記第１シード領域として機能する開口部とを含むマスクパターンを有する、請求項１２に記載の半導体基板。
  15. 前記テンプレート基板は上面側にリッジ部を有し、
    前記シード部は前記リッジ部に含まれる、請求項１４に記載の半導体基板。
  16. 前記シード部は、前記マスク部下に配されていない、請求項１５に記載の半導体基板。
  17. 前記リッジ部の上面が前記シード部で構成され、前記リッジ部の側面は前記マスク部で構成される、請求項１５に記載の半導体基板。
  18. 前記主基板は上面側に凸部を含み、前記シード部は前記凸部上に位置する、請求項１５に記載の半導体基板。
  19. 前記リッジ部は、前記主基板の平坦な上面の上に位置する、請求項１５に記載の半導体基板。
  20. 前記リッジ部の側面は、前記第１ウィング部と接触していない、請求項１７に記載の半導体基板。
  21. 前記リッジ部の側面は、前記第１ウィング部と接触している、請求項１７に記載の半導体基板。
  22. 前記マスク部の厚さは、５０〔ｎｍ〕以下である、請求項１４に記載の半導体基板。
  23. 前記シード部は、アルゴンまたは酸素を２×１０１８／ｃｍ３以上含む窒化物半導体で構成される、請求項１２に記載の半導体基板。
  24. 前記窒化物半導体はＧａＮ系半導体であり、
    前記第１空隙は、前記第１方向の幅の厚さに対する比が２０．０以上である、請求項１３に記載の半導体基板。
  25. 前記第１ウィング部は、前記第１方向と直交する第２方向に並ぶ複数のパートに分離されている、請求項１１に記載の半導体基板。
  26. 前記第１半導体部は、前記第１基部から第１方向およびその逆方向に伸びる、対となる２つの第１ウィング部を有する、請求項１～３のいずれか１項に記載の半導体基板。
  27. 前記第１半導体部の上方に位置し、活性層およびｐ型層を含む上層部を備える、請求項１～３のいずれか１項に記載の半導体基板。
  28. 前記テンプレート基板は、前記第１半導体部と格子定数が異なる主基板と、前記主基板よりも上方に位置するシード部とを含み、
    前記シード部の上面が前記第１シード領域であり、前記シード部の側面は、前記成長抑制領域と同一の材料で覆われている、請求項１～３のいずれか１項に記載の半導体基板。
JP2023054315A 2022-10-19 2023-03-29 半導体基板 Active JP7293520B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023054315A JP7293520B1 (ja) 2022-10-19 2023-03-29 半導体基板
JP2023094202A JP7450090B1 (ja) 2022-10-19 2023-06-07 半導体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2023513437A JP7255037B1 (ja) 2022-10-19 2022-10-19 半導体基板
PCT/JP2022/038956 WO2024084630A1 (ja) 2022-10-19 2022-10-19 半導体基板、半導体基板の製造方法および製造装置
JP2023054315A JP7293520B1 (ja) 2022-10-19 2023-03-29 半導体基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023513437A Division JP7255037B1 (ja) 2022-10-19 2022-10-19 半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023094202A Division JP7450090B1 (ja) 2022-10-19 2023-06-07 半導体基板

Publications (2)

Publication Number Publication Date
JP7293520B1 true JP7293520B1 (ja) 2023-06-19
JP2024060556A JP2024060556A (ja) 2024-05-02

Family

ID=85801584

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2023513437A Active JP7255037B1 (ja) 2022-10-19 2022-10-19 半導体基板
JP2023054315A Active JP7293520B1 (ja) 2022-10-19 2023-03-29 半導体基板
JP2023094202A Active JP7450090B1 (ja) 2022-10-19 2023-06-07 半導体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2023513437A Active JP7255037B1 (ja) 2022-10-19 2022-10-19 半導体基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023094202A Active JP7450090B1 (ja) 2022-10-19 2023-06-07 半導体基板

Country Status (4)

Country Link
US (1) US20240234137A9 (ja)
JP (3) JP7255037B1 (ja)
TW (1) TW202429538A (ja)
WO (2) WO2024084630A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024201629A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289539A (ja) 2001-03-27 2002-10-04 Sony Corp 窒化物半導体素子及びその作製方法
US20080054292A1 (en) 2006-08-31 2008-03-06 Industrial Technology Research Institute Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
JP2009239270A (ja) 2008-03-01 2009-10-15 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2014150211A (ja) 2013-02-04 2014-08-21 Pawdec:Kk 半導体素子の製造方法、絶縁ゲート型電界効果トランジスタ、絶縁ゲート型電界効果トランジスタの製造方法、半導体発光素子の製造方法および太陽電池の製造方法
JP2017535051A (ja) 2014-09-25 2017-11-24 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
WO2022181686A1 (ja) 2021-02-26 2022-09-01 京セラ株式会社 半導体基板並びにその製造方法および製造装置、テンプレート基板
US20220367748A1 (en) 2019-10-09 2022-11-17 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, nitride semiconductor device, and method for fabricating the device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR20080040709A (ko) * 2005-07-13 2008-05-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 질화물 박막들의 결함 감소를 위한 측방향 성장방법
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
CN106575670B (zh) * 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
US11466384B2 (en) * 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289539A (ja) 2001-03-27 2002-10-04 Sony Corp 窒化物半導体素子及びその作製方法
US20080054292A1 (en) 2006-08-31 2008-03-06 Industrial Technology Research Institute Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
JP2009239270A (ja) 2008-03-01 2009-10-15 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2014150211A (ja) 2013-02-04 2014-08-21 Pawdec:Kk 半導体素子の製造方法、絶縁ゲート型電界効果トランジスタ、絶縁ゲート型電界効果トランジスタの製造方法、半導体発光素子の製造方法および太陽電池の製造方法
JP2017535051A (ja) 2014-09-25 2017-11-24 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
US20220367748A1 (en) 2019-10-09 2022-11-17 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, nitride semiconductor device, and method for fabricating the device
WO2022181686A1 (ja) 2021-02-26 2022-09-01 京セラ株式会社 半導体基板並びにその製造方法および製造装置、テンプレート基板

Also Published As

Publication number Publication date
WO2024084630A1 (ja) 2024-04-25
JP2024060564A (ja) 2024-05-02
JPWO2024084630A1 (ja) 2024-04-25
US20240136177A1 (en) 2024-04-25
JP7255037B1 (ja) 2023-04-10
JP7450090B1 (ja) 2024-03-14
US20240234137A9 (en) 2024-07-11
TW202429538A (zh) 2024-07-16
JP2024060556A (ja) 2024-05-02
WO2024085213A1 (ja) 2024-04-25

Similar Documents

Publication Publication Date Title
US10128403B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US20240072198A1 (en) Semiconductor substrate, semiconductor device, and electronic device
WO2022181686A1 (ja) 半導体基板並びにその製造方法および製造装置、テンプレート基板
JP7293520B1 (ja) 半導体基板
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
CN102067286B (zh) 氮化物半导体的晶体生长方法和半导体装置的制造方法
US8017414B2 (en) Method for manufacturing light emitting device using non-polar substrate
JP2023162378A (ja) 半導体素子
WO2024084634A1 (ja) 半導体基板、半導体基板の製造方法および製造装置
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
US20150228847A1 (en) High-luminance nitride light-emitting device and method for manufacturing same
KR100586959B1 (ko) 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법
TW202433562A (zh) 半導體基板、半導體基板之製造方法及製造裝置、半導體裝置之製造方法
WO2024201629A1 (ja) 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置
US20240313151A1 (en) Semiconductor device manufacturing method and manufacturing apparatus, semiconductor device and electronic device
WO2023189872A1 (ja) 半導体基板、テンプレート基板、半導体基板の製造方法および製造装置
US20240275132A1 (en) Semiconductor device, method and apparatus for manufacturing semiconductor device, and electronic device
US20140151713A1 (en) Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
TW202319600A (zh) 模片基板及其製造方法、以及其製造裝置、半導體基板及其製造方法、以及其製造裝置、半導體裝置、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230607

R150 Certificate of patent or registration of utility model

Ref document number: 7293520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150