JP7293372B2 - 温度場制御型導電率変化デバイス - Google Patents

Description

関連出願の相互参照
本出願は、その開示がその全体において参照により本明細書に組み込まれている、２０１９年２月２２日に出願した「ＴＨＥＲＭＡＬ ＦＩＥＬＤ ＣＯＮＴＲＯＬＬＥＤ ＥＬＥＣＴＲＩＣＡＬ ＣＯＮＤＵＣＴＩＶＩＴＹ ＣＨＡＮＧＥ ＤＥＶＩＣＥ」という名称の米国特許仮出願第６２／８０９，４３４号の優先権を主張するものである。

本開示は一般にコンピュータ技術に関し、具体的には、コンピュータ・システムのためのスイッチング要素に関する。

いくつかの材料は、２つの導電性状態を呈する。一方の状態で材料は金属の導電性特性を有し、他方の状態で材料は絶縁体の導電性特性を有する。従って、この部類の材料は、金属－絶縁体転移（ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）材料と呼ばれる。これらのＭＩＴ材料は、実用的な応用を発見するための集中的な研究及び開発の対象である。

一般に、開示される一態様は、熱スイッチを特徴とし、熱スイッチは、ＭＩＴ材料と、ＭＩＴ材料に電気的に結合された第１の端子及び第２の端子と、ＭＩＴ材料の近くに配置されたヒータと、を備える。

熱スイッチの実施形態は、以下の特徴の１つ又は複数を含むことができる。いくつかの実施形態は、ＭＩＴ材料とヒータとの間に配置された電気絶縁体を備える。いくつかの実施形態において、ヒータはジュール・ヒータを備える。いくつかの実施形態は、ヒータに電気的に結合された第３及び第４の端子を備え、ジュール・ヒータは、電流がジュール・ヒータと第３及び第４の端子とを通過されるとき、熱を発生させる。いくつかの実施形態において、ジュール・ヒータは、ナノワイヤ内の狭窄部、又はナノワイヤ内のナノポアの少なくとも１つを備える。いくつかの実施形態において、ＭＩＴ材料の状態は、第１の端子及び第２の端子において検知されることができ、状態は、金属状態と絶縁体状態とを備える。いくつかの実施形態において、ＭＩＴ材料の状態を、第１の端子及び第２の端子において変化させることができ、状態は、金属状態と絶縁体状態とを備える。

一般に、開示される一態様は、メモリと、メモリに電気的に結合されたメモリ・セレクタとを備え、メモリ・セレクタは、ＭＩＴ材料と、ＭＩＴ材料の近くに配置されたヒータとを備える、メモリ・デバイスを特徴とする。

メモリ・デバイスの実施形態は、以下の特徴の１つ又は複数を含むことができる。いくつかの実施形態は、ＭＩＴ材料とヒータとの間に配置された電気絶縁体を備える。いくつかの実施形態において、ヒータはジュール・ヒータを備える。いくつかの実施形態において、ジュール・ヒータは、ナノワイヤ内の狭窄部、又はナノワイヤ内のナノポアの少なくとも１つを備える。いくつかの実施形態は、ヒータに電気的に結合された第１の端子及び第２の端子を備え、ジュール・ヒータは、電流がジュール・ヒータと第１の端子及び第２の端子とを通過されるとき、熱を発生させる。いくつかの実施形態は、ＭＩＴ材料に電気的に結合された第１の端子と、メモリに電気的に結合された第２の端子とを備え、ＭＩＴ材料の状態を、第１の端子及び第２の端子において変化させることができ、ＭＩＴ材料の状態は、金属状態と絶縁体状態とを備え、メモリの状態を、第１の端子及び第２の端子において変化させるとともに検知することができる。いくつかの実施形態は、ヒータと第１の端子との間に配置された電気絶縁体を備える。いくつかの実施形態は、ヒータと、ＭＩＴ材料、メモリ、第１の端子、又は第２の端子の少なくとも１つとの間に配置された、１つ又は複数の電気絶縁体を備える。

一般に、開示される一態様は、クロスポイント・メモリ・アレイを特徴とし、クロスポイント・メモリ・アレイは、行と列に配置されたメモリ要素のアレイであって、各メモリ要素は、メモリと、メモリに電気的に結合されたメモリ・セレクタであって、ＭＩＴ材料と、ＭＩＴ材料の近くに配置されたジュール・ヒータとを備えるメモリ・セレクタとを備えるメモリ要素のアレイと、それぞれの列内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第１の金属ラインと、それぞれの行内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第２の金属ラインと、を備える。

クロスポイント・メモリ・アレイの実施形態は、以下の特徴の１つ又は複数を含むことができる。いくつかの実施形態は、メモリ要素の間に配置された複数の熱アイソレータを備える。いくつかの実施形態において、メモリ要素のそれぞれは、ジュール・ヒータと、それぞれの第２の金属ラインとの間に配置された電気絶縁体を更に備える。いくつかの実施形態において、メモリ要素のそれぞれは、ジュール・ヒータと、ＭＩＴ材料、メモリ、それぞれの第１の金属ライン、又はそれぞれの第２の金属ラインの少なくとも１つとの間に配置された、１つ又は複数の電気絶縁体を更に備える。いくつかの実施形態において、ジュール・ヒータのそれぞれは、ナノワイヤ内の狭窄部、又はナノワイヤ内のナノポアの少なくとも１つを備える。

本開示の一部を構成する添付の図面は、いくつかの非限定的な実施形態を示し、説明と一緒に、開示される原理を説明するために役立つ。

開示される技術の一実施形態による、デバイス・ヒータとデバイス・クーラとを有するデバイスをもつアセンブリを示す図である。 いくつかの酸化バナジウムに対する金属－絶縁体転移を、温度の関数として示す図である。 いくつかのＶＯ_２単結晶のｃ軸に沿った抵抗率を、逆数温度の関数として示す図である。 ＶＯ_２及びＮｂＯ_２（及び比較として、ＭＩＴを示さないＴａＯ_ｘ）の低電界導電率を温度の関数として示す図である。 いくつかの一般的なＭＩＴ材料の電気抵抗率を温度の関数として示す図である。 一実施形態による熱スイッチを示す図である。 他の実施形態による熱スイッチを示す図である。 一実施形態によるクロスポイント・メモリ・アレイのためのメモリ要素を示す図である。 他の実施形態によるクロスポイント・メモリ・アレイのためのメモリ要素を示す図である。 一実施形態による３Ｄ垂直メモリ・アレイのためのメモリ要素を示す図である。 図８のメモリ要素を用いて製作されたクロスポイント・メモリ・アレイの一部分を示す図である。 図９のメモリ要素を用いて製作されたクロスポイント・メモリ・アレイの一部分を示す図である。 温度場フリンジング効果を示す図である。 ナノワイヤ狭窄技法を示す図である。 ナノポア狭窄技法を示す図である。

次に、その例が添付の図面に示される、例示的実施形態を詳しく参照する。以下の説明は、異なる図面内の同じ番号は別に示されない限り同じ又は同様な要素を表す、添付の図面を参照する。本発明と一致する例示的実施形態の以下の説明に記載される実装形態は、本発明と一致するすべての実装形態を表さない。そうではなく、それらは単に、本発明に関連する態様と一致するシステム及び方法の例である。

熱制御は、半導体デバイス及び他のデバイスにおける研究及び開発に対する最新の分野である。いくつかの応用では、異なるデバイス、及び異なるデバイスの異なる部分を、デバイスがウェハ又は同様のものを共有する場合であっても、異なる温度で動作させることが好ましい。発明者は、特定のいくつかの物理的効果がこの問題を解決するために使用されることができることを認識した。

図１は、開示される技術の一実施形態による、デバイス・ヒータとデバイス・クーラとを有するデバイスをもつアセンブリを示す。図１を参照すると、アセンブリ１００は、回路基板、ウェハ、又は同様のもの１０２、ならびにデバイス１０４、１０６、及び１０８を含むことができる。デバイス１０４、１０６、及び１０８は、例えば集積回路、トランジスタ、不揮発性メモリ・デバイス、集積回路に含められることができる他のデバイス、及び同様のものなど、任意のデバイスとして実装されることができる。いくつかの実施形態において、不揮発性メモリ・デバイスは、抵抗ランダム・アクセス・メモリ・デバイス、相変化メモリ・デバイス、スピン移行トルク磁気ランダム・アクセス・メモリ・デバイス、及び同様のものを含むことができる。

図１の例において、デバイス１０４、１０６、及び１０８は、異なる熱的要件を有することができる。この例において、デバイス１０６は周囲温度で動作する、デバイス１０４は周囲温度より高い温度で動作する、及びデバイス１０８は周囲温度より低い温度で動作することが望ましい。

隣接するデバイスの動作温度に影響を及ぼさずに、各デバイスの動作温度を制御するために、各デバイス内に熱制御デバイスが実装されることができる。図１の例において、デバイス・ヒータ１１０は、デバイス１０４内に実装されることができ、デバイス・クーラ１１２は、デバイス１０８内に実装されることができる。いくつかの実施形態において、デバイス・ヒータ１１０はジュール・ヒータとして実装される。ジュール・ヒータは、電流がデバイスを通過されるときに熱を発生させるデバイスである。他の実施形態において、デバイス・ヒータ１１０は、他の物理的効果を用いて実装されることができる。例えば、他のデバイス・ヒータは、ペルチェ効果、フォトニック効果、プラズモン熱伝達、又はデバイス１０４に熱を伝達させる又は届けることができる任意の他の効果を使用することができる。異なる加熱効果が単独で又は組み合わせで用いられることができる。

デバイス・クーラ１１２は、相補的なやり方で実装されることができる。例えばデバイス・クーラは、ペルチェ効果に基づく熱電冷却器として実装されることができる。いくつかの実施形態において、デバイス１１２を通して冷却液を循環させるために、微小流体パイプが用いられることができる。異なる冷却効果が単独で又は組み合わせで用いられることができる。

アセンブリ１００は、デバイス・ヒータ１１０及びデバイス・クーラ１１２を制御するために、熱コントローラ１１４を含むことができる。熱コントローラ１１４は、プロセッサ又は同様のものとして実装されることができる。いくつかの実施形態において、熱コントローラ１１４は、アセンブリ１００の外部に実装されることができる。

いくつかの実施形態において、加熱される及び冷却されるデバイスは、熱センサを含むことができる。図１の例において、加熱されるデバイス１１０は熱センサ１１６を含むことができ、冷却されるデバイス１１２は熱センサ１１８を含むことができる。熱センサ１１６、１１８は、デバイス１０４、１０８の温度を検知することができ、この情報を熱コントローラ１１４に供給することができる。いくつかの実施形態において、熱センサはアセンブリ１００内の別の場所に位置することができる。図１の例において、熱センサ１２０はデバイス１０６内に位置し、熱センサ１２２はウェハ１０２上に配置される。熱コントローラ１１４は、この情報を使用してデバイス・ヒータ１１０及びデバイス・クーラ１１２を制御することができる。

いくつかの実施形態において、単一のデバイスの異なる領域を、異なる温度で動作することが望ましい場合がある。このような実施形態において、単一のデバイスは、デバイス・クーラとデバイス・ヒータとを含むことができる。図１を再び参照すると、アセンブリ１００は、デバイス・ヒータ１３０と、デバイス・クーラ１３２と、１つ又は複数の熱センサ１３４とを含む、デバイス１２８を含む。これらの要素は、上述のように熱コントローラ１１４の制御の下で動作することができる。

上記で述べられたように、金属－絶縁体転移（ＭＩＴ）材料と呼ばれる部類の材料は、金属状態及び絶縁体状態の、２つの導電性状態を有する。この転移は、電界を用いて制御されることができる。ＭＩＴ材料転移の電気的制御は、例えばクロスポイント・メモリ・アレイにおけるセレクタ用途での使用のために調査されている。しかし、電気的に誘起される転移の性質により、閾値電圧と漏洩電流との間のトレードオフがあり、大容量記憶装置用途に対しては、セレクタ特性を理想より低いものにしている。さらに、電気的及び熱的効果の間のカップリングは、信頼性悪化を引き起こす。セレクタのターンオン後の電流オーバーシュートは、欠陥の数の増加を発生させる場合がある。すなわち、欠陥は熱を発生させ、これはより多くの欠陥を発生させる。さらに、セレクタとメモリ・デバイスとの間の電流及び電圧のカップリングは、正確な制御回路の設計を難しくする。例えば、デバイスにおける欠陥の分布のばらつきは、異なるデバイスの間でのターンオン電圧の大きなばらつきを引き起こす。

いくつかのＭＩＴ材料に対して、金属状態と絶縁体状態との間の転移は、温度場を用いて制御されることができる。１つのこのような部類の材料は、酸化バナジウムである。図２は、いくつかの酸化バナジウムに対する金属－絶縁体転移を、温度の関数として示す。図３は、いくつかのＶＯ_２単結晶のｃ軸に沿った抵抗率を、逆数温度の関数として示す。酸化バナジウムのうち、ＶＯ_２は特に、約６７Ｃ（３４０Ｋ）で熱駆動型金属－絶縁体転移を示す。図２及び３から分かるように、酸化バナジウムの抵抗率は、結晶構造、光吸収、反射率などを含む他の特性の変化を伴って、転移において数桁、低減される（通常１０^３～１０^５の変化）。

熱制御型転移を呈する別の部類のＭＩＴ材料は、酸化ニオブである。図４は、ＶＯ_２及びＮｂＯ_２（及び比較として、ＭＩＴを示さないＴａＯ_ｘ）の低電界導電率を温度の関数として示す。図４から分かるように、ＮｂＯ_２は、約８０７Ｃ（１０８０Ｋ）で熱駆動型金属－絶縁体転移を示す。この温度未満でも、ＮｂＯ_２は、３００Ｋから１０００Ｋまでで、６桁より大きな抵抗率変化を示す。図５は、いくつかの一般的なＭＩＴ材料の電気抵抗率を温度の関数として示す。

発明者は、この熱駆動型金属－絶縁体転移は、例えば集積回路での使用のために、熱スイッチを実装するように利用されることができることを認識した。様々な実施形態によれば、ＭＩＴ材料は、新たなタイプの熱スイッチを作り出すために、例えばジュール熱要素など、オンチップ加熱要素と組み合わされる。これらのスイッチの様々な実施形態は、例えば数ナノ秒程度の、高速なランプアップ時間を呈する。様々な実施形態はまた、局所化された加熱を通した、精密な温度制御及び低電力動作を呈する。

さらに、トランジスタ、メモリスタ、相変化メモリ、及び同様のものを含む多くの既存の半導体デバイスは、異なる温度で異なる挙動を示す。オンチップ・ジュール熱要素は、熱スイッチを制御することに加えて、これらの半導体デバイスの特性を制御するためにも用いられることができる。開示される熱スイッチ及びオンチップ・ヒータは、コンピューティング、メモリ、電力管理、フォトニック回路、及び同様のものを含む、広い範囲の用途に適用されることができる。

次に、様々な実施形態によるいくつかの熱スイッチが述べられる。図６は、一実施形態による熱スイッチを示す。図６を参照すると、熱スイッチ６００は、ＭＩＴ材料６０２を含む。ＭＩＴ材料６０２は、熱駆動型導電率変化を呈する任意のＭＩＴ材料、又はそれらの材料の組み合わせとすることができる。例えば、ＭＩＴ材料６０２は、ＶＯ_２、及びＮｂＯ_２、又はそれらの組み合わせから製作されることができる。スイッチ端子６０８ａ、ｂは、ＭＩＴ材料６０２の導電率の変化がそれらのスイッチ端子６０８において検知されることができるように、ＭＩＴ材料６０２の両端に電気的に結合される。

ジュール・ヒータ６０４は、２つの電気端子６１０ａ、ｂの間に、ＭＩＴ材料の近くに配置される。ジュール・ヒータ６０４は、材料を通る電流の通過に応答して温度の上昇を経験する任意の材料から製作されることができる。アイソレータ６０６は、ジュール・ヒータ６０４とＭＩＴ材料６０２との間に配置される。アイソレータ６０６は、ジュール・ヒータ６０４からＭＩＴ材料６０２への熱伝達を許容する一方、ジュール・ヒータ６０４とＭＩＴ材料６０２との間の電気絶縁体として働く、材料から製作される。いくつかの他の実施形態において、アイソレータ６０６は必須ではなく、取り除かれてよい。ジュール・ヒータ６０４に電流を通過させるために、端子６１０ａ、ｂが用いられるとき、ジュール・ヒータ６０４の温度は上昇し、ＭＩＴ材料６０２を加熱する。ＭＩＴ材料６０２の温度がそれの転移温度に達したとき、ＭＩＴ材料６０２の導電率は変化する。この導電率変化は、端子６０８ａ、ｂにおいて検知されることができる。端子６０８ａ、ｂはまた、例えば反射率及び同様のものなど、ＭＩＴ材料６０２の他の物理特性の変化を検知するために用いられることができる。

図７は、他の実施形態による熱スイッチを示す。図７を参照すると、熱スイッチ７００は、１対の電気端子７０８ａ、ｂと、ＭＩＴ材料７０２の近くに配置されたアイソレータ７０６に包み込まれたジュール・ヒータ７０４とを含む。これらの要素は、上述のように製作されることができる。図７の熱スイッチ７００において、図面の平面に直交する方向のジュール・ヒータ７０４を通る電流の通過に応答して、ジュール・ヒータ７０４の温度は上昇し、ＭＩＴ材料７０２を加熱する。述べられる実施形態のジュール・ヒータを通って流れる電流の方向は、電流がジュール・ヒータに、ＭＩＴ材料をそれの導電率転移温度まで加熱させる限り、任意とすることができる。ＭＩＴ材料７０２の温度がそれの転移温度に達したとき、ＭＩＴ材料７０２の導電率は変化する。この導電率変化は、端子７０８ａ、ｂにおいて検知されることができる。端子７０８ａ、ｂはまた、例えば反射率及び同様のものなど、ＭＩＴ材料７０２の他の物理特性の変化を検知するために用いられることができる。

開示される熱スイッチは、クロスポイント・メモリ・アレイを実装するために用いられることができる。次に、いくつかのこのようなクロスポイント・メモリ・アレイが述べられる。図８は、一実施形態によるクロスポイント・メモリ・アレイのためのメモリ要素を示す。図８を参照すると、メモリ要素８００は、ＭＩＴ材料８０２の近くのメモリ８２０を含む。金属コンタクト８０８は、メモリ８２０の近くに配置される。金属ライン８１０は、ＭＩＴ材料８０２の近くに配置される。ジュール・ヒータ８０４は、金属ライン８１０内に配置され、アイソレータ８０６を追加することによって金属ライン８１０から分離されることができる。アイソレータ８０６は任意選択であり、必須ではない。アイソレータ８０６が取り除かれた場合、ヒータ８０４と金属ライン８１０とは、同じ１つの金属ラインを用いることによって組み合わされることができる。メモリ８２０は、トランジスタ、メモリスタ、相変化メモリ、又は同様のものとして製作されることができる。残りの要素は上述のように製作されることができる。

動作中に、ＭＩＴ材料８０２は、ジュール・ヒータ８０４によって発生された熱に応答して、メモリ８２０に対するセレクタとして働く。具体的には、ジュール・ヒータ８０４を用いてＭＩＴ材料８０２の導電率を変化させることは、メモリ８２０の状態を検知する又は変化させるために用いられることができる。このようにして、開示される熱スイッチは、例えば読み出し動作、書き込み動作、及び同様のものの間に、メモリ・アレイに対するメモリ選択動作を行うために用いられることができる。

図９は、他の実施形態によるクロスポイント・メモリ・アレイのためのメモリ要素を示す。図９を参照すると、メモリ要素９００は、ＭＩＴ材料９０２の近くのメモリ９２０を含む。金属コンタクト９０８は、メモリ９２０の近くに配置される。金属ライン９１０は、ＭＩＴ材料９０２の近くに配置される。ジュール・ヒータ９０４は、メモリ９２０とＭＩＴ材料９０２とを囲むが、それらの要素からアイソレータ９０６ａによって分離される。ジュール・ヒータ９０４は、別のアイソレータ９０６ｂによって金属ライン９１０から分離される。メモリ要素９００の要素は、上述のように製作されることができる。

動作中に、ＭＩＴ材料９０２は、ジュール・ヒータ９０４によって発生された熱に応答して、メモリ９２０に対するセレクタとして働く。具体的には、ジュール・ヒータ９０４を用いてＭＩＴ材料９０２の導電率を変化させることは、メモリ９２０の状態を検知する又は変化させるために用いられることができる。

図１０は、一実施形態による３Ｄ垂直メモリ・アレイのためのメモリ要素を示す。図１０を参照すると、メモリ要素１０００は、絶縁体１００６ａによってジュール・ヒータ１００４から分離されたＭＩＴ材料１００２を含む。メモリ１０２０は、ＭＩＴ材料１００２と金属ライン１００８との間に配置される。金属ライン１００８、及びメモリ１０２０は、隣り合った金属ライン及びメモリから、アイソレータ１００６ｂ、ｃによって分離される。アイソレータのうち、アイソレータ１００６ａは必須ではなく、取り除かれる又は省かれてよい。これらの要素は上述のように製作されることができる。３Ｄ垂直メモリ・アレイに含められたとき、ＭＩＴ材料１００２は垂直電極として働くことができる。

動作中に、ＭＩＴ材料１００２は、ジュール・ヒータ１００４によって発生された熱に応答して、メモリ１０２０に対するセレクタとして働く。具体的には、ジュール・ヒータ１００４を用いてＭＩＴ材料１００２の導電率を変化させることは、メモリの状態を検知する及び変化させるために用いられることができる。

図１１は、図８のメモリ要素８００を用いて製作されたクロスポイント・メモリ・アレイの一部分を示す。図１１を参照すると、クロスポイント・メモリ・アレイ１１００は、６個のメモリ要素８００ａ、ｂ、ｃ、ｄ、ｅ、ｆを含む。メモリ要素８００のペアの金属コンタクト８０８は、３つのビット線１１０８ａ、ｂ、ｃを形成するように接合されている。メモリ要素８００の金属ライン８１０は、２つのワード線１１１０ａ、ｂを形成するように交差して接合されている。ビット線１１０８、及びワード線１１１０における電圧／電流を操作することによって、アレイ１１００の熱スイッチは、アレイ１１００内のメモリ要素８００に対してメモリ動作を行うように用いられることができる。

図１２は、図９のメモリ要素９００を用いて製作されたクロスポイント・メモリ・アレイの一部分を示す。図１２を参照すると、クロスポイント・メモリ・アレイ１２００は、６個のメモリ要素９００ａ、ｂ、ｃ、ｄ、ｅ、ｆを含む。メモリ要素９００のペアの金属コンタクト９０８は、３つのビット線１２０８ａ、ｂ、ｃを形成するように接合されている。メモリ要素９００の金属ライン９１０は、２つのワード線１２１０ａ、ｂを形成するように交差して接合されている。ビット線１２０８、及びワード線１２１０における電圧／電流を操作することによって、アレイ１２００の熱スイッチは、アレイ１２００内のメモリ要素９００に対してメモリ動作を行うように用いられることができる。

開示されるメモリ・アレイのいくつかの実施形態において、温度場フリンジング効果が起こる場合がある。すなわち、１つのメモリ要素のジュール・ヒータが、１つ又は複数の隣接するメモリ要素に影響を及ぼす場合がある。図１３は、温度場フリンジング効果を示す。図１３を参照すると、ビット線１３０８によって接続された、２つのメモリ要素１３４０ａ、ｂが示される。メモリ要素１３４０ａのワード線１３１０ａが選択されたとき、そのメモリ要素１３４０ａのジュール・ヒータ１３０４ａの温度が上昇する。適切な熱アイソレーションがない場合、選択されたワード線１３１０ａ内のジュール・ヒータ１３０４ａは、選択されていないワード線１３１０ａにおけるＭＩＴ材料１３０２ｂを、それの転移温度を超えて加熱する場合があり、関連付けられたメモリ１３２０ｂの状態を予期せずに変化させる場合があり、それによってアレイ１３００にエラーを導入する。この温度フリンジング効果を防止するために、図１３に示されるように、低い熱伝導率を有する熱アイソレータ１３３０が、メモリ要素１３４０の間に配置されることができる。この構成は、温度場フリンジング効果を防止し、それによってアレイ１３００の性能及び信頼性を改善する。ジュール・ヒータ１３０４ａ、ｂは、それぞれ金属ライン１３１０ａ、ｂ内に配置され、アイソレータ１３０６ａ、ｂを追加することによって、金属ライン１３１０ａ、ｂから分離されることができる。しかし、アイソレータ１３０６ａ、ｂは任意選択であり、必須ではなく、省かれる又は取り除かれてよい。アイソレータ１３０６ａ、ｂが省かれ又は取り除かれた場合、各ヒータ１３０４ａ、ｂ及びそれのそれぞれの金属ライン１３１０ａ、ｂは、同じ１つの金属ラインを用いることによって組み合わされることができる。

電力効率を改善するために、ジュール熱発生を熱スイッチの近くに集中させるように、狭窄技法が用いられることができる。電流連続性により、ジュール・ヒータの狭窄された区間は、より高い電流密度、従って熱発生のより高い密度、及びより高い温度を有するようになる。このようにして、必要な場所のみに高い温度が発生される。この技法はまた熱スイッチが実装された集積回路のサーマル・バジェットを制御する、及び信頼性を改善するために役立つ。

図１４は、ナノワイヤ狭窄技法を示す。図１４を参照すると、ナノワイヤ１４０４は、ＭＩＴ材料１４０２の近くの１４０８で狭窄され、それによってＭＩＴ材料１４０２のためのジュール・ヒータを作り出す。

図１５は、ナノポア狭窄技法を示す。図１５を参照すると、ナノポア１５１０は、ＭＩＴ材料１５０２の近くのナノワイヤ内で作り出され、それによってＭＩＴ材料１５０２のためのジュール・ヒータを作り出す。

述べられたクロスポイント又は３Ｄ垂直メモリ・アレイのためのセレクタに加えて、開示される熱スイッチは、数多くの他の応用を有する。例えば、開示される熱スイッチは、より良好な全体的性能を達成するように、抵抗メモリ・デバイスの高温形成及びサイクリングのために用いられることができる。

開示される熱スイッチは、高温でのメモリ・セルのブロック消去を可能にするためのオンチップ・ヒータとして用いられることができる。相変化メモリ及び抵抗メモリなどのメモリは、一般に１００℃の温度で消去される。開示される熱スイッチを用いて実装されるヒータは、このようなメモリの温度を４００℃以上に上昇させることができ、それらが消去されることを確実にする。この技術の１つの応用は、安全な自己破壊を必要とするシステムのためのものである。

開示される熱スイッチは、集積回路のための温度サージ・プロテクタとして用いられることができる。

開示される熱スイッチは、低電力動作を達成するために、集積回路におけるブロック活動化及び非活動化スイッチとして用いられることができる。

開示される熱スイッチは、フォトニック回路における信頼性のある光スイッチとして用いられることができる。

開示される熱スイッチは、熱コンピューティング（フォノン）システムにおいてトランジスタの代わりに用いられることができる。開示される熱スイッチは、導電率と温度との間の正の相関関係を有することに限定されず、また相補型熱ロジック回路を作り出すように、負の相関関係を有する熱スイッチと共に用いられることができる。

開示される原理の例及び特徴が本明細書で述べられたが、開示される実施形態の思想及び範囲から逸脱せずに、変更形態、適合形態、及び他の実装形態が可能である。また、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「包含する（ｃｏｎｔａｉｎｉｎｇ）」、及び「含む（ｉｎｃｌｕｄｉｎｇ）」という語、及び他の同様な形は、これらの語の任意の１つに続く１つ又は複数の項目が、このような１つ又は複数の項目を網羅的に列挙するものではなく、又は列挙された１つ又は複数の項目のみに限定されるものではないという点で意味において等価であり、オープン・エンドであることが意図される。また、本明細書及び添付の「特許請求の範囲」で用いられる単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」、は、文脈が異なる解釈を明らかに示す場合を除き、複数の参照を含むことが留意されなければならない。

本発明は、上記で述べられ及び添付の図面に示された正確な構成に限定されず、その範囲から逸脱せずに様々な変更及び変形がなされることができることが理解されるであろう。
本明細書に開示される発明は以下を含む。
［態様１］
熱スイッチであって、
金属－絶縁体転移（ＭＩＴ）材料と、
前記ＭＩＴ材料に電気的に結合された第１の端子及び第２の端子と、
前記ＭＩＴ材料の近くに配置されたヒータと、
を備える、熱スイッチ。
［態様２］
前記ＭＩＴ材料と前記ヒータとの間に配置された電気絶縁体を更に備える、態様１に記載の熱スイッチ。
［態様３］
前記ヒータは、
ジュール・ヒータを備える、態様１に記載の熱スイッチ。
［態様４］
前記ヒータに電気的に結合された第３及び第４の端子を更に備え、前記ジュール・ヒータは、電流が前記ジュール・ヒータと前記第３及び第４の端子とを通過されるときに熱を発生させる、態様３に記載の熱スイッチ。
［態様５］
前記ジュール・ヒータは、ナノワイヤ内の狭窄部、又はナノワイヤ内のナノポアの少なくとも１つを備える、態様３に記載の熱スイッチ。
［態様６］
前記ＭＩＴ材料の状態は、前記第１の端子及び第２の端子において検知されることができ、前記状態は、金属状態と絶縁体状態とを備える、態様１に記載の熱スイッチ。
［態様７］
前記ＭＩＴ材料の状態を、前記第１の端子及び第２の端子において変化させることができ、前記状態は、金属状態と絶縁体状態とを備える、態様１に記載の熱スイッチ。
［態様８］
メモリ・デバイスであって、
メモリと、
前記メモリに電気的に結合されたメモリ・セレクタと、
を備え、前記メモリ・セレクタは、
金属－絶縁体転移（ＭＩＴ）材料と、
前記ＭＩＴ材料の近くに配置されたヒータと、
を備える、メモリ・デバイス。
［態様９］
前記ＭＩＴ材料と前記ヒータとの間に配置された電気絶縁体を更に備える、態様８に記載のメモリ・デバイス。
［態様１０］
前記ヒータは、ジュール・ヒータを備える、態様８に記載のメモリ・デバイス。
［態様１１］
前記ジュール・ヒータは、ナノワイヤ内の狭窄部又はナノワイヤ内のナノポアの少なくとも１つを備える、態様１０に記載のメモリ・デバイス。
［態様１２］
前記ジュール・ヒータに電気的に結合された第１の端子及び第２の端子を更に備え、前記ジュール・ヒータは、電流が前記ジュール・ヒータと前記第１の端子及び第２の端子とを通過されるときに熱を発生させる、態様１０に記載のメモリ・デバイス。
［態様１３］
前記ＭＩＴ材料に電気的に結合された第１の端子と、
前記メモリに電気的に結合された第２の端子と、
を更に備え、
前記ＭＩＴ材料の状態を前記第１の端子及び第２の端子において変化させることができ、前記ＭＩＴ材料の前記状態は、金属状態と絶縁体状態とを備え、
前記メモリの状態を、前記第１の端子及び第２の端子において変化させるとともに検知することができる、態様８に記載のメモリ・デバイス。
［態様１４］
前記ヒータと前記第１の端子との間に配置された電気絶縁体を更に備える、態様１３に記載のメモリ・デバイス。
［態様１５］
前記ヒータと、前記ＭＩＴ材料、前記メモリ、前記第１の端子又は前記第２の端子の少なくとも１つとの間に配置された１つ又は複数の電気絶縁体を更に備える、態様１３に記載のメモリ・デバイス。
［態様１６］
クロスポイント・メモリ・アレイであって、
行と列に配置されたメモリ要素のアレイであって、各メモリ要素は、
メモリと、
前記メモリに電気的に結合されたメモリ・セレクタであって、
金属－絶縁体転移（ＭＩＴ）材料と、
前記ＭＩＴ材料の近くに配置されたジュール・ヒータと、
を備えるメモリ・セレクタと、
を備えるメモリ要素のアレイと、
それぞれの列内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第１の金属ラインと、
それぞれの行内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第２の金属ラインと、
を備える、クロスポイント・メモリ・アレイ。
［態様１７］
前記メモリ要素の間に配置された複数の熱アイソレータを更に備える、態様１６に記載のクロスポイント・メモリ・アレイ。
［態様１８］
前記メモリ要素のそれぞれは、前記ジュール・ヒータと、前記第２の金属ラインのそれぞれとの間に配置された電気絶縁体を更に備える、態様１６に記載のクロスポイント・メモリ・アレイ。
［態様１９］
前記メモリ要素のそれぞれは、前記ジュール・ヒータと、前記ＭＩＴ材料、前記メモリ、前記第１の金属ラインのそれぞれ又は前記第２の金属ラインのそれぞれの少なくとも１つとの間に配置された、１つ又は複数の電気絶縁体を更に備える、態様１６に記載のクロスポイント・メモリ・アレイ。
［態様２０］
前記ジュール・ヒータのそれぞれは、ナノワイヤ内の狭窄部、又はナノワイヤ内のナノポアの少なくとも１つを備える、態様１６に記載のクロスポイント・メモリ・アレイ。

Claims (14)

1. 熱スイッチであって、
   金属－絶縁体転移（ＭＩＴ）材料と、
   前記ＭＩＴ材料に電気的に結合された第１の端子及び第２の端子と、
   前記ＭＩＴ材料の近くのナノワイヤ内に作り出されたナノポアによって作り出されるジュール・ヒータであって、前記ＭＩＴ材料の状態を金属状態と絶縁体状態との間で変化させるために、電流が前記ジュール・ヒータを通過するときに熱を発生させる、ジュール・ヒータと、
   を備える、熱スイッチ。
2. 前記ＭＩＴ材料と前記ジュール・ヒータとの間に配置された電気絶縁体を更に備える、請求項１に記載の熱スイッチ。
3. 前記ジュール・ヒータに電気的に結合された第３及び第４の端子を更に備え、前記ジュール・ヒータは、電流が前記ジュール・ヒータと前記第３及び第４の端子とを通過されるときに熱を発生させる、請求項１に記載の熱スイッチ。
4. 前記ＭＩＴ材料の状態は、前記第１の端子及び第２の端子において検知されることができ、前記状態は、金属状態と絶縁体状態とを備える、請求項１に記載の熱スイッチ。
5. メモリ・デバイスであって、
   メモリと、
   前記メモリに電気的に結合されたメモリ・セレクタと、
   を備え、前記メモリ・セレクタは、
   金属－絶縁体転移（ＭＩＴ）材料と、
   前記ＭＩＴ材料の近くのナノワイヤ内に作り出されたナノポアによって作り出されるジュール・ヒータであって、前記ＭＩＴ材料の状態を金属状態と絶縁体状態との間で変化させるために、電流が前記ジュール・ヒータを通過するときに熱を発生させる、ジュール・ヒータと、
   を備える、メモリ・デバイス。
6. 前記ＭＩＴ材料と前記ジュール・ヒータとの間に配置された電気絶縁体を更に備える、請求項５に記載のメモリ・デバイス。
7. 前記ジュール・ヒータに電気的に結合された第１の端子及び第２の端子を更に備え、前記ジュール・ヒータは、電流が前記ジュール・ヒータと前記第１の端子及び第２の端子とを通過されるときに熱を発生させる、請求項５に記載のメモリ・デバイス。
8. 前記ＭＩＴ材料に電気的に結合された第１の端子と、
   前記メモリに電気的に結合された第２の端子と、
   を更に備え、
   前記メモリの状態を、前記第１の端子及び第２の端子において検知することができる、請求項５に記載のメモリ・デバイス。
9. 前記ジュール・ヒータと前記第１の端子との間に配置された電気絶縁体を更に備える、請求項８に記載のメモリ・デバイス。
10. 前記ジュール・ヒータと、前記ＭＩＴ材料、前記メモリ、前記第１の端子又は前記第２の端子の少なくとも１つとの間に配置された１つ又は複数の電気絶縁体を更に備える、請求項８に記載のメモリ・デバイス。
11. クロスポイント・メモリ・アレイであって、
    行と列に配置されたメモリ要素のアレイであって、各メモリ要素は、
    メモリと、
    前記メモリに電気的に結合されたメモリ・セレクタであって、
    金属－絶縁体転移（ＭＩＴ）材料と、
    前記ＭＩＴ材料の近くのナノワイヤ内に作り出されたナノポアによって作り出されるジュール・ヒータであって、前記ＭＩＴ材料の状態を金属状態と絶縁体状態との間で変化させるために、電流が前記ジュール・ヒータを通過するときに熱を発生させる、ジュール・ヒータと、
    を備えるメモリ・セレクタと、
    を備えるメモリ要素のアレイと、
    それぞれの列内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第１の金属ラインと、
    それぞれの行内のメモリ要素のメモリにそれぞれ電気的に結合された複数の第２の金属ラインと、
    を備える、クロスポイント・メモリ・アレイ。
12. 前記メモリ要素の間に配置された複数の熱アイソレータを更に備える、請求項１１に記載のクロスポイント・メモリ・アレイ。
13. 前記メモリ要素のそれぞれは、前記ジュール・ヒータと、前記第２の金属ラインのそれぞれとの間に配置された電気絶縁体を更に備える、請求項１１に記載のクロスポイント・メモリ・アレイ。
14. 前記メモリ要素のそれぞれは、前記ジュール・ヒータと、前記ＭＩＴ材料、前記メモリ、前記第１の金属ラインのそれぞれ又は前記第２の金属ラインのそれぞれの少なくとも１つとの間に配置された、１つ又は複数の電気絶縁体を更に備える、請求項１１に記載のクロスポイント・メモリ・アレイ。

Images