JP7275826B2 - カウンタユニット - Google Patents

カウンタユニット Download PDF

Info

Publication number
JP7275826B2
JP7275826B2 JP2019090132A JP2019090132A JP7275826B2 JP 7275826 B2 JP7275826 B2 JP 7275826B2 JP 2019090132 A JP2019090132 A JP 2019090132A JP 2019090132 A JP2019090132 A JP 2019090132A JP 7275826 B2 JP7275826 B2 JP 7275826B2
Authority
JP
Japan
Prior art keywords
phase
counter
unit
phase counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090132A
Other languages
English (en)
Other versions
JP2020188317A (ja
Inventor
仁志 大庭
雅哉 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2019090132A priority Critical patent/JP7275826B2/ja
Priority to US17/605,553 priority patent/US11640197B2/en
Priority to PCT/JP2020/008576 priority patent/WO2020230411A1/ja
Priority to EP20805393.4A priority patent/EP3968521A4/en
Priority to CN202080028866.7A priority patent/CN113748603A/zh
Publication of JP2020188317A publication Critical patent/JP2020188317A/ja
Application granted granted Critical
Publication of JP7275826B2 publication Critical patent/JP7275826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/08Arrangements for measuring phase angle between a voltage and a current or between voltages or currents by counting of standard pulses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Programmable Controllers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、入力されるデジタルパルスをカウントするカウンタユニットに関する。
従来、制御システムにおいて、複数の入力チャンネルを有し、多チャンネルの計数値をカウントすることができるカウンタユニットが知られている。これらのカウンタユニットは、1つのチャンネルあたり、A,B,Z相の三相入力を有しているもの(例えば、特許文献1参照)、または1つのチャンネルあたり、A,B相の二相入力を有しているもの(例えば、特許文献2参照)がある。
特開2010-14578号公報 特開2010-135974号公報
上記の三相、または二相の出力機器に対応したカウンタユニットは、三相のパルス信号に対応した3つの入力端子を備える入力チャンネル、または二相のパルス信号に対応した2つの入力端子を備える入力チャンネルを備えている。また、三相、または二相の出力機器に対応した入力チャンネルを複数備えるカウンタユニットもある。
一方で、複数の入力チャンネルを有するカウンタユニットに接続して用いる出力機器には、流量計等の単相パルス出力を行う出力機器もある。このような単相パルス出力を行う出力機器を、三相入力、または二相入力を有するカウンタユニットに接続した場合、または二相のパルス出力を行う出力機器を三相入力を有するカウンタユニットに接続した場合には未使用の入力が生じ、無駄が生じるという問題がある。
本発明の一態様は、上述した事情に鑑みてなされたものであり、単相出力、二相出力、または三相出力のいずれの出力機器に対しても、複数の信号入力端子を効率的に利用して接続可能なカウンタユニットを提供することを目的とする。
前記の課題を解決するために、本発明の一態様に係るカウンタユニットは、外部の複数の出力機器から出力されるパルス信号をそれぞれ入力する複数の信号入力端子と、複数の前記信号入力端子のそれぞれに接続された入力回路と、単相のパルス信号に基づいてカウントを行う単相カウンタ、および、複数の相のパルス信号に基づいてカウントを行う複数相カウンタと、前記入力回路を、前記単相カウンタおよび前記複数相カウンタのいずれに接続するかを切り替える切替部と、を備える。
前記の構成によれば、複数の信号入力端子のそれぞれに接続された入力回路が、単相カウンタおよび複数相カウンタのいずれに接続するかが切り替えられるため、複数の信号入力端子を効率的に利用して、複数の出力機器を接続することができる。
本発明の一態様に係るカウンタユニットは、前記複数相カウンタは、3相のパルス信号に基づいてカウントを行う三相カウンタである。
本発明の一態様に係るカウンタユニットは、前記3相カウンタは、2相のパルス信号および3相のパルス信号の両方に対応してカウントを行う。
前記の構成によれば、三相カウンタにより、2相のパルス信号を出力する出力機器、および3相のパルス信号を出力する出力機器の何れにも対応することができる。
本発明の一態様に係るカウンタユニットは、前記単相カウンタ、および、前記複数相カウンタのそれぞれは、複数回分のカウント結果を一時記憶するバッファをそれぞれ備えており、前記単相カウンタ、および、前記複数相カウンタのそれぞれに対応する前記バッファに一時記憶されている複数回分のカウント結果を、所定の通信周期毎に上位装置に通信回線を介して出力する通信部をさらに備える。
前記の構成によれば、所定の通信周期毎に上位装置に、単相カウンタ、および、複数相カウンタのそれぞれのカウント結果を、複数回分まとめて出力することができる。
本発明の一態様に係るカウンタユニットは、前記切替部による切替動作の指示を通信回線を介して受け付ける切替受付部をさらに備える。
前記の構成によれば、外部から通信回線を介して切替動作を制御することが可能となる。
本発明の一態様によれば、単相出力、二相出力、または三相出力のいずれの出力機器に対しても、複数の信号入力端子を効率的に利用して接続可能である。
本発明の実施形態に係るカウンタユニットが用いられる制御システムの概略構成を示すブロック図である。 カウンタユニットのハードウェア構成を示すブロック図である。 カウンタユニットの端子台の例を示す図である。 オーバーサンプリング処理の構造を示す図である。 単相出力の出力機器を接続して用いる単相モードにおけるカウンタユニットの配線接続図である。 三相出力の出力機器を接続して用いる三相モードにおけるカウンタユニットの配線接続図である。 二相出力の出力機器を接続して用いる二相モードにおけるカウンタユニットの配線接続図である。 二相出力の出力機器を接続して用いる二相モードにおけるカウンタユニットの配線接続図である。
以下、本発明の一側面に係る実施の形態(以下、「本実施形態」とも表記する)を、図面に基づいて説明する。
§1.適用例
(制御システムの全体概要)
図1は、カウンタユニット10を含む制御システム1全体の概略構成を示すブロック図である。図1に示すように、制御システム1は、カウンタユニット10と、PLC(Programmable Logic Controller)30と、を含んでいる。制御システム1は、さらに、パルス信号を出力する複数の出力機器50を含んでいる。また、制御システム1は、設定機器としてのノートPC40を含んでいてもよい。
制御システム1において、カウンタユニット10は、出力機器50が生成したパルス信号を入力として受け付け、受け付けたパルス信号のパルス数をカウントしたカウント値を用いて、例えばエンコーダなどの出力機器50の動作状態を計測する。そして、カウンタユニット10は、PLC30の制御周期ごとに、出力機器50が出力したパルス信号をカウントしたカウント値が示す情報を、PLC30に送信する。
カウンタユニット10は、外部の1又は複数の出力機器50から出力されるパルス信号をそれぞれ入力する複数の信号入力端子(詳細は後述)と、複数の信号入力端子のそれぞれに接続された入力回路群21を備えている。
また、カウンタユニット10は、単相の出力機器50からのパルス信号のパルス数をカウントする単相カウンタ13と、二相の出力機器50からのパルス信号のパルス数をカウントする二相カウンタ14と、三相の出力機器50からのパルス信号のパルス数をカウントする三相カウンタ15と、を備えている。
また、カウンタユニット10は、入力回路群21のそれぞれを、単相カウンタ13、二相カウンタ14、および三相カウンタ15の何れに接続するかを切り替える切替部16を備えている。切替部16は、各信号入力端子に接続された出力機器50が、単相の出力機器であるのか、二相の出力機器であるのか、三相の出力機器であるのかに応じて、入力回路群21のそれぞれを単相カウンタ13、二相カウンタ14、および三相カウンタ15の何れに接続するかを切り替える。
カウンタユニット10は、例えば6つの信号入力端子のそれぞれに単相出力の出力機器50を接続して用いることができる。また、カウンタユニット10は、例えば3つの信号入力端子から構成される第1のチャンネルCh1と、別の3つの信号入力端子から構成される第2のチャンネルCh2と、にそれぞれ三相出力の出力機器50を接続して用いることができる。また、カウンタユニット10は、例えば2つの信号入力端子から構成される第1のチャンネルCh1と、別の2つの信号入力端子から構成される第2のチャンネルCh2とに二相出力の出力機器50を2台接続して用いることができる。さらに別の2つの信号入力端子から構成される第3のチャンネルCh3にさらに二相出力の出力機器50を接続して用いることができる。
切替部16は、単相の出力機器50が信号入力端子の何れかに接続される場合には、対応する入力回路を単相カウンタ13に接続する。また、切替部16は、二相の出力機器50が信号入力端子の何れかに接続される場合には、対応する入力回路を二相カウンタ14に接続する。また、切替部16は、三相の出力機器50が信号入力端子の何れかに接続される場合には、対応する入力回路を三相カウンタ15に接続する。
このように、カウンタユニット10は、出力機器50が接続された入力回路群21のそれぞれを、単相カウンタ13、二相カウンタ14、および三相カウンタ15の何れに接続するかを切り替えることができる。このため、複数の信号入力端子を効率的に利用して、単相出力、二相出力、および三相出力の何れの出力機器50にも対応することができるカウンタユニット10を提供することができる。
§2.構成例
実施形態に係るカウンタユニット10の構成について、図1~図3を参照して以下に詳述する。本実施形態では、カウンタユニット10に接続される出力機器50は、NPN型のオープンコレクタ出力方式の機器を想定している。出力機器50は、例えば、単相のパルス信号をオープンコレクタ出力するエンコーダ、流量計、リニアスケール、光電センサ、近接センサ等である。また、出力機器50は、A,B相の二相のパルス信号を出力する二相出力タイプのロータリーエンコーダ等である。また、出力機器50は、A、B、Z相の三相のパルス信号を出力する三相出力タイプのロータリーエンコーダ等である。
出力機器50は、NPN型の機器に限らず、PNP型のオープンコレクタ出力方式の機器であってもよい。また、出力機器50は、ラインドライバ出力方式の機器であってもよい。カウンタユニット10は、出力機器50が生成したパルス信号を入力として受け付け、受け付けたパルス信号のパルス数をカウントしたカウント値を用いて、ワーク等の状態を計測する。
カウンタユニット10は、例えばフィールドネットワークを介して、PLC30と通信可能に接続され、PLC30との間で、データを送受信する。PLC30は、制御システム1の全体を統括的に制御する制御装置(コントローラ)である。カウンタユニット10は、PLC30との間で、PLC30の制御周期ごとに、一定周期でデータを送受信する。例えば、カウンタユニット10は、PLC30の制御周期ごとに、出力機器50が出力したパルス信号をカウントしたカウント値が示す情報を、PLC30に送信する。
また、ユーザは、ノートPC40で動作する設定プログラム(ツール)に対する操作で、カウンタユニット10の切替部16における切替動作を変更することができる。
なお、本実施形態では、切替部16における切替動作を変更する設定機器の一例としてノートPC40をカウンタユニット10に接続する構成について例示しているが、ノートPC40に限らず、液晶パネル等で構成された表示部と、タッチパネル、キーボード、マウス等で構成された操作部とを備えるいかなる端末機器を設定機器として用いてもよい。また、PLC30が設定機器として機能して、PLC30から切替部16における切替動作を変更するための指示をカウンタユニット10に送信する構成であってもよい。
(カウンタユニット10の構成について)
カウンタユニット10は、通信部11、信号処理部12、および入力回路群21を含んでいる。また、カウンタユニット10は、切替部16を含んでいる。また、カウンタユニット10は、USB通信部22を含んでいる。
通信部11は、PLC30の制御周期ごとに繰り返し、PLC30との間で通信を行い、データの送受信を実行する。通信部11は、例えば、通信IC(Integrated Circuits)などの集積回路を用いて実現される。
カウンタユニット10とPLC30とは、例えばフィールドネットワークを介して相互に通信可能に接続されていてもよい。カウンタユニット10とPLC30とを接続するフィールドネットワークとしては、典型的には、各種の産業用イーサネット(登録商標)を用いることができる。産業用イーサネット(登録商標)としては、たとえば、EtherCAT(登録商標)、Profinet IRT、MECHATROLINK(登録商標)-III、Powerlink、SERCOS(登録商標)-III、CIP Motionなどが知られており、これらのうちのいずれを採用してもよい。さらに、産業用イーサネット(登録商標)以外のフィールドネットワークを用いてもよい。たとえば、モーション制御を行わない場合であれば、DeviceNet、CompoNet/IP(登録商標)などを用いてもよい。
また、カウンタユニット10は、PLC30と一体に形成されてもよく、内部バスを介して、PLC30と通信可能に接続されていてもよい。
信号処理部12は、単相カウンタ13、二相カウンタ14、および三相カウンタ15を含んでいる。信号処理部12は、カウンタ13,14,15の機能により出力機器50が出力したパルス信号のパルス数を予め設定された設定値に応じてカウントする。信号処理部12は、MPU内部のカウンタ機能等を利用して、カウンタ13,14,15の機能をハードウェアにより実現してもよい。また、信号処理部12は、カウンタ13,14,15の機能をFPGA(Field Programmable Gate Array)、ASIC(Application Specified IC)などのICを用いて実現してもよい。
信号処理部12は、カウンタ13,14,15によるカウント結果を用いて、ワーク等の状態を計測する。信号処理部12は、例えば、CPU(Central Processing Unit)またはMPU(Micro Processor Unit)を用いて、ソフトウェアによって実現される。信号処理部12によるカウント結果は、所定の通信周期毎に上位装置であるPLC30に通信回線を介して通信部11により出力される。
入力回路群21は、複数の信号入力端子A1,A2,B1,B2,Z1,Z2と、信号入力端子のそれぞれに接続された入力回路21a~21f(図5~図8参照)と、を含んでいる。信号入力端子A1,A2,B1,B2,Z1,Z2のそれぞれには、1または複数の出力機器50から出力されるパルス信号が入力される。また、入力回路群21は、1または複数の出力機器50の共通信号線のそれぞれに接続される複数の共通信号端子COMA1,COMA2,COMB1,COMB2,COMZ1,COMZ2を含んでいる。
切替部16は、入力回路21a~21fの接続を、単相カウンタ13、二相カウンタ14、および三相カウンタ15の間で切り替える。
USB通信部22は、USBポートを備え、当該USBポートに接続されたUSBケーブルを介してノートPC40と通信する。USB通信部22は、ノートPC40で動作する設定プログラムによる指示を示す信号を受信する。USB通信部22が受信する、ノートPC40で動作する設定プログラムによる指示を示す信号には、切替部16による切替動作の指示が含まれ、USB通信部22は、当該切替動作の指示を、通信回線を介して受け付ける切替受付部として機能する。
このように、カウンタユニット10は、USB通信部22を介してノートPC40から、切替部16による切替動作の指示を受信し、当該指示に応じて、切替部16が入力回路を、単相カウンタ13、二相カウンタ14、および三相カウンタ15のいずれに接続するかを切り替える切替動作を制御することが可能となる。
(カウンタユニットのハードウェア構成)
図2は、カウンタユニット10のハードウェア構成を示す図である。図3は、カウンタユニット10の端子台の配列例を示す図である。図2、および図3に示すように、カウンタユニット10は、入力端子として、信号入力端子A1,A2,B1,B2,Z1,Z2、共通信号端子COMA1,COMA2,COMB1,COMB2,COMZ1,COMZ2、および、制御信号入力端子IN1~IN4を備えている。
また、カウンタユニット10は、出力端子として、コンパレータ出力端子OUT1~OUT6、6つの正極電源端子IOV、および4つの負極電源端子IOGを備えている。電源端子IOV,IOGは、エンコーダ用の電源出力端子(5V,0V)と、外部電源用の電源出力端子(24V,0V)とを含んでいる。
電源端子IOV,IOGは、カウンタユニット10の内部の電源回路25に接続されている。
切替部16は、(1)入力されたパルス信号に対するデジタルフィルタ処理を行う機能と、(2)入力回路21a~21fの接続を、単相カウンタ13、二相カウンタ14、および三相カウンタ15の間で切り替える機能と、を有する。また、切替部16のフィルタ処理について、フィルタの有効無効、およびフィルタ条件は、ユーザが、PLC30のプログラムによる設定、もしくはノートPC40に対する操作で設定することができる。切替部16は、例えばCPLD(Complex Programmable Logic Device)、FPGA、またはASICなどによって実現される。
信号処理部12は、例えば、CPUにより実現される。信号処理部12は、カウンタ13,14,15の機能によりパルス信号をカウントし、カウント結果を出力する。単相カウンタ13、二相カウンタ14、および三相カウンタ15のそれぞれは、複数回分のカウント結果を一時記憶するバッファをそれぞれ備えている。
信号処理部12は、オーバーサンプリング処理を実行して、各カウンタ13,14,15のバッファに一時記憶されている複数回分のカウント結果を、所定の通信周期毎に、通信部11の機能によりPLC30に通信回線を介して出力する。
また、信号処理部12は、オーバーサンプリング時の割り込み処理、または、入力同期による割り込み処理を実行する。信号処理部12は、CPUにより実現される構成に限らず、CPLD、FPGA、またはASICによって実現されてもよい。
(オーバーサンプリング処理について)
図4は、信号処理部12によるオーバーサンプリング処理の構造を示す図である。図4には、MPU内蔵タイマのタイムアップをトリガとして、DSTC(Descriptor System data Transfer Controller)によりパルス信号をカウントする信号処理部12のオーバーサンプリング処理の例を示している。
信号処理部12は、通信部11と、PLC30との間の通信を同期させる入力同期用の通信部11のタイマと、オーバーサンプリング用のMPU内蔵タイマとを同期させる。信号処理部12は、MPU内蔵タイマを、タイムスタンプ生成用としても利用する。
まず、信号処理部12は、通信部11のタイマの同期タイミングにおいて、次回のタイムアップ時にDSTCでMPU内蔵タイマを起動するように仕掛ける割り込み処理(入力同期)を行う(ステップS1)。
続いて、信号処理部12は、DSTCでMPU内蔵タイマを起動する(ステップS2)。なお、MPU内蔵タイマは、初回は直ぐにタイムアップするように設定されている。
信号処理部12は、MPU内蔵タイマがタイムアップしたのをトリガとして、DSTCにより高速カウンタのカウントの元となる値を取得し、保持する(ステップS3)。
信号処理部12は、割り込み処理において、ステップS3において保持した値を元に、高速カウンタ値(カウント結果)を生成し、通信部11のバッファエリアに当該値を書き込む割り込み処理(オーバーサンプリング)を行う(ステップS4)。なお、通信部11のバッファエリアはダブルバッファ構成であり、信号処理部12は、周期毎に、異なるバッファエリアに切り替えて、カウント結果の書き込みを行う。
信号処理部12は、1周期あたりのサンプリング数の処理が終わった時点で、MPU内蔵タイマを停止する(ステップS5)。信号処理部12は、次周期の処理では、上記のステップS2から処理をやり直すことで、同期を取り直す。
また、信号処理部12は、次周期の処理の開始時には、他のバッファデータを生成し、通信部11のバッファエリアのデータを送信する処理を起動する割り込み処理(入力同期)を行う(ステップS6)。
(単相入力モード)
図5は、信号入力端子A1,A2,B1,B2,Z1,Z2から構成される第1~第6の信号入力端子のそれぞれに、単相出力の出力機器50を接続した場合の、カウンタユニット10の配線接続の状態を示す図である。図5に示すように、第1信号入力端子~第6信号入力端子のそれぞれに、単相出力の出力機器50を接続する場合には、ユーザは、ノートPC40に対する操作で、第1の入力回路21a~第6の入力回路21fが、第1の単相カウンタ13a~第6の単相カウンタ13fにそれぞれ個別に接続されるように、切替部16による接続切替を行う。
切替部16は、第1の入力回路21a~第6の入力回路21fのそれぞれを、第1の単相カウンタ13a~第6の単相カウンタ13fにそれぞれ接続された単相の信号線(単相1~6)に接続する。
信号処理部12は、第1の単相カウンタ13a~第6の単相カウンタ13fのそれぞれに入力された単相のパルス信号に基づいてカウントを行う。信号処理部12は、第1の単相カウンタ13a~第6の単相カウンタ13fのそれぞれに対応するバッファに記憶されたカウント結果を、所定の通信周期毎にPLC30に通信部11を介して送信する。
(三相入力モード)
図6は、信号入力端子A1,B1,Z1から構成されるチャンネルCh1と、信号入力端子A2,B2,Z2から構成されるチャンネルCh2と、にそれぞれ三相出力の出力機器50を接続した場合の、カウンタユニット10の配線接続の状態を示す図である。図6に示すように、チャンネルCh1,Ch2のそれぞれに、三相出力の出力機器50を接続する場合には、ユーザはノートPC40に対する操作で、第1の入力回路21a~第3の入力回路21cが、第1の三相カウンタ15aに接続され、第4の入力回路21d~第6の入力回路21fが、第2の三相カウンタ15bにそれぞれ個別に接続されるように、切替部16による接続切替を行う。
切替部16は、第1の入力回路21a~第3の入力回路21cのそれぞれを、第1の三相カウンタ15aに接続されたA相の信号線AIN1と、B相の信号線BIN1と、Z相の信号線ZIN1と、にそれぞれ接続する。また、切替部16は、第4の入力回路21d~第6の入力回路21fのそれぞれを、第2の三相カウンタ15bに接続されたA相の信号線AIN2と、B相の信号線BIN2と、Z相の信号線ZIN2と、にそれぞれに接続する。
信号処理部12は、第1の三相カウンタ15aと、第2の三相カウンタ15bと、のそれぞれに入力されたA相、B相、およびZ相の三相のパルス信号に基づいてカウントを行う。信号処理部12は、第1の三相カウンタ15aと、第2の三相カウンタ15bと、のそれぞれに対応するバッファに記憶されたカウント結果を、所定の通信周期毎にPLC30に通信部11を介して送信する。
(二相入力モード)
図7は、信号入力端子A1,B1,Z1から構成されるチャンネルCh1と、信号入力端子A2,B2,Z2から構成されるチャンネルCh2と、にそれぞれ二相出力の出力機器50を接続した場合の、カウンタユニット10の配線接続の状態を示す図である。図7に示すように、チャンネルCh1,Ch2のそれぞれに、二相出力の出力機器50を接続する場合には、信号入力端子A1,B1、および信号入力端子A2,B2に信号線を接続し、信号入力端子Z1,Z2は、信号線を接続しない無接続(N.C.: Not Connected)状態とする。
また、チャンネルCh1,Ch2のそれぞれに、二相出力の出力機器50を接続する場合には、ユーザはノートPC40に対する操作で、第1の入力回路21a、および第2の入力回路21bが、第1の三相カウンタ15aに接続され、第4の入力回路21d、および第5の入力回路21eが、第2の三相カウンタ15bにそれぞれ個別に接続されるように、切替部16による接続切替を行う。
切替部16は、第1の入力回路21a、および第2の入力回路21bを、第1の三相カウンタ15aに接続されたA相の入力線AIN1と、B相の入力線BIN1と、にそれぞれ接続する。また、切替部16は、第4の入力回路21d、および第5の入力回路21eを、第2の三相カウンタ15bに接続されたA相の入力線AIN2と、B相の入力線BIN2と、にそれぞれ接続する。また、切替部16は、第3の入力回路21c、および第6の入力回路21fの三相カウンタ15a,15bとの接続を切断する。
信号処理部12は、第1の三相カウンタ15aと、第2の三相カウンタ15bと、のそれぞれに入力されたA相、およびB相の二相のパルス信号に基づいてカウントを行う。信号処理部12は、第1の三相カウンタ15aと、第2の三相カウンタ15bと、のそれぞれに対応するバッファに記憶されたカウント結果を、所定の通信周期毎にPLC30に通信部11を介して送信する。
このように、カウンタユニット10は、三相のパルス信号に基づいてカウントを行う三相カウンタを、二相のパルス信号および三相のパルス信号の両方に対応してカウントを行う複数相カウンタとして機能させることにより、二相出力、および三相出力の出力機器50に対応する。すなわち、この場合、第1の三相カウンタ15aおよび第2の三相カウンタ15bは、二相カウンタ14として機能することになる。
図8は、二相入力モードでカウンタユニット10を用いる場合の、カウンタユニット10の別の配線接続の状態の例を示す図である。図8に示すように、カウンタユニット10は、3つのチャンネルCh1,Ch2,Ch3のそれぞれに二相の出力機器50を接続可能に構成されていてもよい。
第1のチャンネルCh1は、信号入力端子A1,B1と、信号入力端子A1,B1にそれぞれ接続された第1の入力回路21aと、第2の入力回路21bとから構成されている。第2のチャンネルCh2は、信号入力端子Z1,A2と、信号入力端子Z1,A2にそれぞれ接続された第3の入力回路21cと、第4の入力回路21dとから構成されている。第3のチャンネルCh3は、信号入力端子B2,Z2と、信号入力端子B2,Z2にそれぞれ接続された第5の入力回路21eと、第6の入力回路21fとから構成されている。
信号処理部12には、第1の三相カウンタ15a、および第2の三相カウンタ15bに加えて、二相モード専用の第3の三相カウンタ15cと、第4の三相カウンタ15dとが設けられている。つまり、信号処理部12は、二相モード専用の第3の三相カウンタ15cと、第4の三相カウンタ15dと、を二相のパルス信号に基づいてカウントを行う二相カウンタ14として機能させる。第3の三相カウンタ15cは、切替部16にA相の信号線AIN3と、B相の信号線BIN3と、で接続されている。第4の三相カウンタ15dは、切替部16にA相の信号線AIN4と、B相の信号線BIN4と、で接続されている。
チャンネルCh1,Ch2,Ch3のそれぞれに、二相出力の出力機器50を接続する場合には、ユーザはノートPC40に対する操作で、第1の入力回路21a、および第2の入力回路21bが、第1の三相カウンタ15aに接続され、第3の入力回路21c、および第4の入力回路21dが、第3の三相カウンタ15cに接続され、第5の入力回路21e、および第6の入力回路21fが、第4の三相カウンタ15dにそれぞれ個別に接続されるように、切替部16による接続切替を行う。
切替部16は、第1の入力回路21a、および第2の入力回路21bを、第1の三相カウンタ15aに接続されたA相の信号線AIN1と、B相の信号線BIN1と、に接続する。また、切替部16は、第3の入力回路21c、および第4の入力回路21dを、第3の三相カウンタ15cに接続されたA相の信号線AIN3と、B相の信号線BIN3と、に接続する。また、切替部16は、第5の入力回路21e、および第6の入力回路21fを、第4の三相カウンタ15dに接続されたA相の信号線AIN4と、B相の信号線BIN4と、に接続する。
信号処理部12は、第1の三相カウンタ15aと、第3の三相カウンタ15cと、第4の三相カウンタ15dと、のそれぞれに入力されたA相、およびB相の二相のパルス信号に基づいてカウントを行う。信号処理部12は、第1の三相カウンタ15aと、第3の三相カウンタ15cと、第4の三相カウンタ15dと、のそれぞれに対応するバッファに記憶されたカウント結果を、所定の通信周期毎にPLC30に通信部11を介して送信する。
このように、カウンタユニット10は、A相の信号入力と、B相の信号入力とが、切替部16に接続された第3の三相カウンタ15cと、第4の三相カウンタ15dと、を二相入力専用に用いることができる構成とすることで、6つの入力信号端子に、二相の出力機器50を3台接続させて使用することができる。よって、未使用の入力信号端子が生じることが無く、無駄なくカウンタユニット10を使用することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
1 制御システム
10 カウンタユニット
11 通信部
12 信号処理部
13 単相カウンタ
15 三相カウンタ(複数相カウンタ)
16 切替部
22 USB通信部(切替受付部)
21 入力回路群
21a~21f 入力回路
30 PLC(上位装置)
50 出力機器
A1,A2,B1,B2,Z1,Z2 信号入力端子

Claims (4)

  1. 外部の複数の出力機器から出力されるパルス信号をそれぞれ入力する複数の信号入力端子と、
    複数の前記信号入力端子のそれぞれに接続された入力回路と、
    単相のパルス信号に基づいてカウントを行う単相カウンタ、および、複数の相のパルス信号に基づいてカウントを行う複数相カウンタと、
    前記入力回路を、前記単相カウンタおよび前記複数相カウンタのいずれに接続するかを切り替える切替部と、を備え、
    前記複数相カウンタは、2相のパルス信号および3相のパルス信号の両方に対応してカウントを行う三相カウンタであるカウンタユニット。
  2. 外部の複数の出力機器から出力されるパルス信号をそれぞれ入力する複数の信号入力端子と、
    複数の前記信号入力端子のそれぞれに接続された入力回路と、
    単相のパルス信号に基づいてカウントを行う単相カウンタ、および、複数の相のパルス信号に基づいてカウントを行う複数相カウンタと、
    前記入力回路を、前記単相カウンタおよび前記複数相カウンタのいずれに接続するかを切り替える切替部と、を備え、
    前記単相カウンタ、および、前記複数相カウンタのそれぞれは、複数回分のカウント結果を一時記憶するバッファをそれぞれ備えており、
    前記単相カウンタ、および、前記複数相カウンタのそれぞれに対応する前記バッファに一時記憶されている複数回分のカウント結果を、所定の通信周期毎に上位装置に通信回線を介して出力する通信部をさらに備えるカウンタユニット。
  3. 前記単相カウンタ、および、前記複数相カウンタのそれぞれは、複数回分のカウント結果を一時記憶するバッファをそれぞれ備えており、
    前記単相カウンタ、および、前記複数相カウンタのそれぞれに対応する前記バッファに一時記憶されている複数回分のカウント結果を、所定の通信周期毎に上位装置に通信回線を介して出力する通信部をさらに備える請求項1に記載のカウンタユニット。
  4. 前記切替部による切替動作の指示を通信回線を介して受け付ける切替受付部をさらに備える請求項1~のいずれか一項に記載のカウンタユニット。
JP2019090132A 2019-05-10 2019-05-10 カウンタユニット Active JP7275826B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019090132A JP7275826B2 (ja) 2019-05-10 2019-05-10 カウンタユニット
US17/605,553 US11640197B2 (en) 2019-05-10 2020-03-02 Counter unit
PCT/JP2020/008576 WO2020230411A1 (ja) 2019-05-10 2020-03-02 カウンタユニット
EP20805393.4A EP3968521A4 (en) 2019-05-10 2020-03-02 METER UNIT
CN202080028866.7A CN113748603A (zh) 2019-05-10 2020-03-02 计数器单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019090132A JP7275826B2 (ja) 2019-05-10 2019-05-10 カウンタユニット

Publications (2)

Publication Number Publication Date
JP2020188317A JP2020188317A (ja) 2020-11-19
JP7275826B2 true JP7275826B2 (ja) 2023-05-18

Family

ID=73222952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090132A Active JP7275826B2 (ja) 2019-05-10 2019-05-10 カウンタユニット

Country Status (5)

Country Link
US (1) US11640197B2 (ja)
EP (1) EP3968521A4 (ja)
JP (1) JP7275826B2 (ja)
CN (1) CN113748603A (ja)
WO (1) WO2020230411A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251364B2 (ja) * 2019-07-02 2023-04-04 オムロン株式会社 カウンタユニット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010026010A (ja) 2008-07-15 2010-02-04 Nikon Corp 撮像装置および撮影レンズ
JP2010118981A (ja) 2008-11-14 2010-05-27 Omron Corp カウント装置
JP2012014497A (ja) 2010-07-01 2012-01-19 Fujitsu Semiconductor Ltd クロック分周回路
JP2019070603A (ja) 2017-10-11 2019-05-09 東洋電機製造株式会社 Abz相の分周装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173162A (ja) * 1985-01-29 1986-08-04 Sumitomo Electric Ind Ltd 速度検出回路
JPH06288791A (ja) * 1993-04-05 1994-10-18 Sankyo Seiki Mfg Co Ltd エンコーダ装置
US8311074B2 (en) * 2000-10-10 2012-11-13 Freescale Semiconductor, Inc. Low power, high resolution timing generator for ultra-wide bandwidth communication systems
JP2010014578A (ja) 2008-07-04 2010-01-21 Yaskawa Electric Corp エンコーダの信号処理回路
JP2010135974A (ja) 2008-12-03 2010-06-17 Koyo Electronics Ind Co Ltd 2相カウンタおよびカウンタシステム
US20130329553A1 (en) * 2012-06-06 2013-12-12 Mosys, Inc. Traffic metering and shaping for network packets
JP5822542B2 (ja) * 2011-06-03 2015-11-24 キヤノン株式会社 光学機器
KR102180715B1 (ko) * 2015-03-04 2020-11-20 엘에스일렉트릭(주) 고속 카운터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010026010A (ja) 2008-07-15 2010-02-04 Nikon Corp 撮像装置および撮影レンズ
JP2010118981A (ja) 2008-11-14 2010-05-27 Omron Corp カウント装置
JP2012014497A (ja) 2010-07-01 2012-01-19 Fujitsu Semiconductor Ltd クロック分周回路
JP2019070603A (ja) 2017-10-11 2019-05-09 東洋電機製造株式会社 Abz相の分周装置

Also Published As

Publication number Publication date
JP2020188317A (ja) 2020-11-19
US20220121266A1 (en) 2022-04-21
EP3968521A1 (en) 2022-03-16
WO2020230411A1 (ja) 2020-11-19
CN113748603A (zh) 2021-12-03
US11640197B2 (en) 2023-05-02
EP3968521A4 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
KR101029304B1 (ko) 구성가능한 제어기
JP6140459B2 (ja) センサーデータ伝送装置
EP1938113B1 (en) A sampling module and a method of sampling one or more analogue characteristics of a power transmission system
JP7275826B2 (ja) カウンタユニット
CN111052006B (zh) 控制装置以及控制方法
KR20130085810A (ko) 아날로그 입력모듈
US7617011B2 (en) Automation system
US20220398211A1 (en) Input/output unit for data acquisition with a field-bus system
KR102209021B1 (ko) 입출력 제어 유닛, 프로그래머블 로직 컨트롤러 및 검사 시스템
US5913053A (en) Synchronous controller for synchronously operating a plurality of actuators
KR101728559B1 (ko) Plc 고속카운터 모듈의 입력회로
RU2704486C1 (ru) Способ потактового управления несколькими шаговыми двигателями с помощью персонального компьютера по каналу USB и устройство для его осуществления
JP7251364B2 (ja) カウンタユニット
JP6511457B2 (ja) 多重通信装置
Wilkening et al. EnDat 3–Safety-Related Fully Digital Encoder Interface from the Application Point of View
JP2009267471A (ja) スキャンタイプad変換方法、スキャンタイプad変換システム
JP5071497B2 (ja) Ad変換装置、ad変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置
EP1220107A2 (en) Programmable digital device
CN110663230B (zh) 本地总线主机以及运行本地总线的方法
CN115903634B (zh) 一种支持随动功能的运动控制芯片及其控制方法
CN214380870U (zh) 一种多通道plc高速计数电路
RU2020421C1 (ru) Многоканальный регистратор
Farret et al. Instruments for Data Acquisition
RU2020423C1 (ru) Многоканальный регистратор
Ying et al. An intelligent instrument based on controller area network (CAN)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7275826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150