JP7266973B2

JP7266973B2 - アンテナ装置

Info

Publication number: JP7266973B2
Application number: JP2018104470A
Authority: JP
Inventors: 圭佑中村; 寛池松; 宏鈴木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-05-31
Filing date: 2018-05-31
Publication date: 2023-05-01
Anticipated expiration: 2038-05-31
Also published as: JP2019212947A

Description

本発明はアンテナ装置に関する。

フェーズドアレイアンテナは、配列された複数のアンテナ素子を備え、それぞれのアンテナ素子の励起電流の位相及び振幅を制御することでアンテナ全体の放射パターンを制御することができるアンテナである。フェーズドアレイアンテナは機械的に駆動することなくビームを高速に走査することができるため、移動体に搭載すると、運用中に移動体が移動又は動揺してもビームを走査して通信対象に指向することができる。この特性により、フェーズドアレイアンテナは移動体に搭載するアンテナとして多く採用されている。

特許文献１には、ｎ個の素子アンテナと、素子アンテナへの出力信号を分配するｎ個の分配器と、信号の位相を調整する位相調整装置と、素子アンテナの移相器と位相調整装置とに位相指示値をそれぞれ入力する位相制御演算手段とを備えるフェーズドアレイアンテナ装置が記載されている。

特開２０１２－８４９７１号公報

特許文献１に記載のフェーズドアレイアンテナ装置は、アンテナ素子に接続された回路の温度が均一でなかった場合に、温度のばらつきによって回路の遅延量にばらつきが生じてしまう。このため、アンテナ素子間の位相差が保持されず、ビームパターンに誤差が生じてしまうという課題があった。

本発明はかかる課題に鑑みてなされたものであって、素子間の温度分布によって生じるビームパターンの誤差を低減することが可能なアンテナ装置を提供することを目的とする。

上記目的を達成するため、本発明に係るアンテナ装置は、複数のアンテナ素子と、基準信号源と、複数の信号源と、複数のミクサと、制御器と、を備える。複数のアンテナ素子は、電磁波を受信し、受信した電磁波を受信信号に変換する。基準信号源は、基準信号を発振する。複数の信号源は、発振信号を発振する発振器と、温度を測定する温度センサとを含み、発振信号と基準信号源から入力された基準信号とを同期して局所発振信号として出力し、アンテナ素子ごとに設けられる。複数のミクサは、各アンテナ素子から出力される受信信号と各信号源から出力される局所発振信号とをそれぞれ混合する。制御器は、複数の信号源がそれぞれ含む温度センサが測定した複数の信号源それぞれの温度を示す温度情報を取得し、温度情報に基づく複数の信号源間の温度分布に対応する位相補償量を算出し、算出した位相補償量をそれぞれの信号源に伝達する。各信号源は、制御器から伝達された位相補償量を基に局所発振信号を位相補償して出力する。

本発明によれば、測定した温度に対応する位相補償を行うことで温度分布によって生じるビームパターンの誤差を低減することが可能なアンテナ装置を提供できる。

実施の形態１に係るアンテナ装置の構成を示すブロック図実施の形態１に係るアンテナ装置の模式図実施の形態１の信号源の構成を示すブロック図実施の形態１に係るアンテナ装置が実行する受信処理を示すフローチャート実施の形態２に係るアンテナ装置の構成を示すブロック図実施の形態２の信号源の構成を示すブロック図実施の形態２に係るアンテナ装置が実行する送信処理を示すフローチャート

（実施の形態１）
本発明の実施の形態１に係るアンテナ装置１について、図１－図４を参照して説明する。図中同一又は相当する部分には同一符号を付す。実施の形態１に係るアンテナ装置１は、電磁波を受信するフェーズドアレイアンテナである。

図１は、実施の形態１に係るアンテナ装置１の構成を示すブロック図である。図１に示すように、アンテナ装置１は、電磁波を受信するｎ個のアンテナ素子１１０_１，１１０_２，…，１１０_ｎと、受信信号を低雑音増幅するｎ個のアンプ１２０_１，１２０_２，…，１２０_ｎと、受信信号の利得又は移相量を制御するｎ個の振幅位相制御器１３０_１，１３０_２，…，１３０_ｎと、局所発振信号を生成するｎ個の信号源１４０_１，１４０_２，…，１４０_ｎと、受信信号と局所発振信号とを周波数混合するｎ個のミクサ１５０_１，１５０_２，…，１５０_ｎと、受信信号を合成する合成器１６０と、利得、移相量及び分周比を設定する制御器１７０と、基準信号を発振する基準信号源１８０と、を備える。

ｎ個のアンテナ素子１１０_１，１１０_２，…，１１０_ｎ全体をまとめてアンテナ素子１１０とする。アンプ１２０、振幅位相制御器１３０、信号源１４０、ミクサ１５０についても同様である。

アンテナ装置１は、アンテナ素子１１０_１，１１０_２，…，１１０_ｎで受信した電磁波を合成器１６０で合成して信号を取得するフェーズドアレイアンテナである。

アンテナ素子１１０_１，１１０_２，…，１１０_ｎはそれぞれ同様の構成及び機能を有する。以下では代表して１個目の素子であるアンテナ素子１１０_１について説明する。アンプ１２０_１，１２０_２，…，１２０_ｎ、振幅位相制御器１３０_１，１３０_２，…，１３０_ｎ、信号源１４０_１，１４０_２，…，１４０_ｎ、ミクサ１５０_１，１５０_２，…，１５０_ｎについても同様である。

アンテナ素子１１０_１はアンプ１２０_１と接続される。アンテナ素子１１０_１は、送信源から送信された電磁波を受信し、受信した電磁波を電気信号である受信信号に変換してアンテナ素子１１０_１に接続されたアンプ１２０_１に出力する。アンテナ素子１１０_１は、ホーンアンテナ、ダイポールアンテナ、スロットアンテナ、マイクロストリップアンテナ、パッチアンテナを含むが、これに限られるものではない。

図２は、アンテナ装置１の模式図である。図２に示すように、アンテナ素子１１０_１，１１０_２，…，１１０_ｎは、アンテナ装置１から露出して格子状に配置されている。

アンプ１２０_１はアンテナ素子１１０_１及び振幅位相制御器１３０_１と接続される。アンプ１２０_１は、アンテナ素子１１０_１から出力された受信信号を入力され、入力された受信信号を低雑音増幅して振幅位相制御器１３０_１に出力する。アンプ１２０_１はＧａＡｓＨＥＭＴ（High Electron Mobility Transistor）を備える低雑音増幅器を含むが、これに限られるものではない。

振幅位相制御器１３０_１はアンプ１２０_１、信号源１４０_１及び制御器１７０と接続される。振幅位相制御器１３０_１は、アンプ１２０_１から出力された受信信号と制御器１７０から出力された制御信号とを入力され、入力された受信信号の利得又は移相量を制御器１７０が出力した制御信号に基づいて変化させ、ミクサ１５０_１へ出力する。振幅位相制御器１３０_１は、制御信号に基づいて電圧を離散的に変動させるデジタルアナログ変換回路、制御電圧に基づいて利得を変化させる可変利得増幅器、及び制御電圧に基づいて移相量を変化させる移相器を含むが、これに限られるものではない。

信号源１４０_１はミクサ１５０_１、制御器１７０及び基準信号源１８０と接続される。信号源１４０_１は、基準信号源１８０が出力した基準信号と内部発振器とを位相同期させ、局所発振信号を生成して、生成した局所発振信号をミクサ１５０_１へ出力する。信号源１４０_１のより詳細な構成については後述する。

ミクサ１５０_１は振幅位相制御器１３０_１、信号源１４０_１及び合成器１６０と接続される。ミクサ１５０_１は、振幅位相制御器１３０_１から出力された受信信号と信号源１４０_１から出力された局所発振信号とを入力され、周波数混合して受信信号と局所発振信号の周波数の差分の周波数成分を持つＩＦ（Intermediate Frequency）帯受信信号を合成器１６０へ出力する。ミクサ１５０_１はアンチパラレルダイオードを含むが、これに限られるものではない。

合成器１６０はミクサ１５０_１，１５０_２，…，１５０_ｎと接続される。合成器１６０は、ミクサ１５０_１，１５０_２，…，１５０_ｎから出力されたＩＦ帯受信信号を入力され、入力されたＩＦ帯受信信号を合成してＩＦ帯合成受信信号を生成し、生成したＩＦ帯合成受信信号を出力端へ出力する。合成器１６０は樹脂基板上に構成されたウィルキンソン型分配器を含むが、これに限られるものではない。

制御器１７０は振幅位相制御器１３０_１，１３０_２，…，１３０_ｎ及び信号源１４０_１，１４０_２，…，１４０_ｎと接続される。制御器１７０は、アンテナ装置１が受信するビームの走査角に基づいて振幅位相制御器１３０_１，１３０_２，…，１３０_ｎへ利得及び移相量設定値を含む制御信号をそれぞれ出力する。制御器１７０は、アンテナ装置１が受信するビームの周波数に基づいて信号源１４０_１，１４０_２，…，１４０_ｎへ分周器の設定値を含む制御信号を出力する。制御器１７０はＦＰＧＡ（Field Programmable Gate Array）及びＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）を含むが、これに限られるものではない。

基準信号源１８０は信号源１４０_１，１４０_２，…，１４０_ｎと接続される。基準信号源１８０は、発振した基準信号を信号源１４０_１，１４０_２，…，１４０_ｎへ出力する。基準信号源１８０は基準信号を発振する水晶発振器を含むが、これに限られるものではない。

信号源１４０_１の構成についてより詳細に説明する。図３は、信号源１４０_１の構成を示すブロック図である。図３に示すように、信号源１４０_１は、基準信号を分周する第１分周器１４０１と、基準信号とフィードバック信号とを比較する周波数位相比較器１４０２と、周波数位相比較器１４０２の出力を時間積分するループフィルタ１４０３と、ループフィルタ１４０３の出力に基づいて正弦波を生成ＶＣＯ（Voltage Controlled Oscillator）１４０５と、ＶＣＯ１４０５の出力を分周する第２分周器１４０４と、温度と制御電圧との関係を記憶するメモリ部１４０６と、周囲の温度を測定する温度センサ１４０７と、ＶＣＯ１４０５の出力に通過位相を付与する移相器１４０８と、第１分周器１４０１及び第２分周器１４０４に制御信号を出力するＳＰＩ（Serial Parallel Interface）１４０９と、を備える。

信号源１４０_１はＰＬＬ（Phase Locked Loop）回路であり、第１分周器１４０１の出力信号と第２分周器１４０４の出力信号との位相差をなくす。

第１分周器１４０１は、基準信号源１８０、ＳＰＩ１４０９及び周波数位相比較器１４０２と接続される。第１分周器１４０１は、基準信号源１８０から入力された基準信号をＳＰＩ１４０９の指定する分周比で周波数分周し、分周後の基準信号を周波数位相比較器１４０２へ出力する。第１分周器１４０１はＣＭＯＳ（Complementary Metal Oxide Semiconductor）ロジック回路で構成されたカウンタ回路を含むが、これに限られるものではない。

周波数位相比較器１４０２は、第１分周器１４０１、ループフィルタ１４０３及び第２分周器１４０４と接続される。周波数位相比較器１４０２は、第１分周器１４０１から入力された分周後の基準信号と第２分周器１４０４から入力された分周後のフィードバック信号との立ち上がりのタイミングの比較を行い、タイミングのずれに応じた時間電圧波形をループフィルタ１４０３へ出力する。周波数位相比較器１４０２はＣＭＯＳロジック回路で構成されたフリップフロップ回路を含むが、これに限られるものではない。

ループフィルタ１４０３は、周波数位相比較器１４０２及びＶＣＯ１４０５と接続される。ループフィルタ１４０３は、周波数位相比較器１４０２から入力された時間電圧波形を時間積分し、時間積分した結果を制御電圧としてＶＣＯ１４０５へ出力する。ループフィルタ１４０３は抵抗とキャパシタで構成されたラグリード回路を含むが、これに限られるものではない。

ＶＣＯ１４０５は、ループフィルタ１４０３、第２分周器１４０４及び移相器１４０８と接続される。ＶＣＯ１４０５は、ループフィルタ１４０３から入力された制御電圧に基づいて正弦波を生成し、生成した正弦波を第２分周器１４０４及び移相器１４０８へ出力する。ＶＣＯ１４０５はバイポーラトランジスタ、インダクタ及びキャパシタを備える共振器を含むが、これに限られるものではない。

第２分周器１４０４は、周波数位相比較器１４０２、ＶＣＯ１４０５及びＳＰＩ１４０９と接続される。第２分周器１４０４は、ＶＣＯ１４０５から入力された発振信号をＳＰＩ１４０９の指定する分周比で周波数分周し、分周後の発振信号を周波数位相比較器１４０２へ出力する。第２分周器１４０４はＣＭＯＳロジック回路で構成されたカウンタ回路を含むが、これに限られるものではない。

メモリ部１４０６は、温度センサ１４０７及び移相器１４０８と接続される。メモリ部１４０６は、周囲の温度に基づく電圧信号と移相器１４０８に出力する電圧信号との対応を示すテーブルを記憶する。メモリ部１４０６は、温度センサ１４０７から周囲の温度に基づいた電圧信号を入力され、入力された電圧信号に該当する値をテーブルから取得し、取得した値を電圧値として移相器１４０８へ出力する。メモリ部１４０６はアナログデジタル変換器、デジタルアナログ変換器、ＦＰＧＡ及びＥＥＰＲＯＭを含むが、これに限られるものではない。

メモリ部１４０６が記憶するテーブルの作成方法について説明する。信号源１４０_１のとは別の信号源を温度が一定となる環境下にて動作させ、同じ基準信号へ同期させて信号源１４０_１と同じ周波数を持つ出力信号を得る。測定対象である信号源１４０_１は内部の移相器１４０８を基準値で固定移相量として動作させ、恒温槽を含む温度が指定可能な環境下で動作させる。

移相器１４０８の制御電圧を変動させて信号源１４０_１と温度固定環境下の信号源との位相差を０にし、位相差が小さくなる値を信号源１４０_１の環境温度ごとにプロットすることで、テーブルを作成することができる。

温度センサ１４０７は、メモリ部１４０６と接続される。温度センサ１４０７は、周囲の温度に基づいた電圧信号をメモリ部１４０６へ出力する。温度センサ１４０７は感温素子、出力バッファ回路を含むが、これに限られるものではない。

移相器１４０８は、ＶＣＯ１４０５とミクサ１５０_１、メモリ部１４０６と接続され、ＶＣＯ１４０５から入力された発振信号に対し、メモリ部１４０６より入力される電圧に基づいて通過位相を付与して局所発振信号を生成し、ミクサ１５０_１へ出力する。移相器１４０８はバラクタダイオードを含むが、これに限られるものではない。

ＳＰＩ１４０９は、制御器１７０、第１分周器１４０１及び第２分周器１４０４と接続される。ＳＰＩ１４０９は、制御器１７０から入力された制御信号に基づいてパラレル制御信号を生成し、第１分周器１４０１及び第２分周器１４０４へ出力する。ＳＰＩ１４０９はＣＭＯＳロジック回路を含むが、これに限られるものではない。

信号源１４０_１の周囲の温度変化により第１分周器１４０１又は第２分周器１４０４の伝播遅延が変化したとき、移相器１４０８の入力端における発振信号と第１分周器１４０１の入力端における基準信号との相対位相は伝播遅延の変化量に応じて変化する。移相器１４０８の移相量を変化させて相対移相の変化を吸収し、移相器１４０８の出力端における発振信号と第１分周器１４０１の入力端における基準信号との相対位相の温度による変動を小さくする。

図４は、アンテナ装置１が実行する受信処理を示すフローチャートである。受信処理について、図４のフローチャートを参照して説明する。以下では代表してアンテナ素子１１０_１に接続された受信経路について説明するが、アンテナ素子１１０_２，１１０_３，…，１１０_ｎにおいても並行して処理が実行される。

受信処理が開始されると、アンテナ素子１１０_１が信号を受信して受信信号をアンプ１２０_１に伝達する（ステップＳ１０１）。

アンテナ素子１１０_１が受信信号をアンプ１２０_１に伝達すると、アンプ１２０_１が、
受信信号を低雑音増幅して振幅位相制御器１３０_１に伝達する（ステップＳ１０２）。

アンプ１２０_１が増幅した信号を振幅位相制御器１３０_１に伝達すると、振幅位相制御器１３０_１が、受信信号の利得又は移相量を制御信号に基づいて変化させ、ミクサ１５０_１に伝達する（ステップＳ１０３）。

振幅位相制御器１３０_１が振幅位相を変化させた信号をミクサ１５０_１に伝達すると、信号源１４０_１が、局所発振信号を生成し、生成した局所発振信号をミクサ１５０_１へ伝達する（ステップＳ１０４）。

振幅位相制御器１３０_１が局所発振信号をミクサ１５０_１に伝達すると、ミクサ１５０_１は、振幅位相制御器１３０_１から伝達された受信信号と信号源１４０_１から伝達された局所発振信号とを周波数混合し、受信信号と局所発振信号との周波数の差分の周波数成分を持つＩＦ帯受信信号を合成器１６０に伝達する（ステップＳ１０５）。

ミクサ１５０_１がＩＦ帯受信信号を合成器１６０に伝達すると、合成器１６０は、ミクサ１５０_１，１５０_２，…，１５０_ｎから伝達されたＩＦ帯受信信号を合成してＩＦ帯合成受信信号を生成し、生成したＩＦ帯合成受信信号を出力端に出力し（ステップＳ１０６）、受信処理を終了する。

アンテナ素子１１０_１，１１０_２，…，１１０_ｎはアレイ状に配置されており、各素子における温度は均一ではない。特別な温度制御を実施しない場合、中心部に配置されたアンテナ素子の温度は周辺部に配置された素子に比べ高くなる。信号源１４０_１，１４０_２，…，１４０_ｎの出力に温度依存性があると、出力相対位相が０度でなくなってしまう。

ミクサ１５０_１，１５０_２，…，１５０_ｎから出力されるＩＦ帯受信信号の位相には局所発振信号の位相が単純加算されるため、各素子の通過位相が均一にならず、得られるビームパターンは実際のビームパターンから乖離してしまう。

以上の構成を備え、受信処理を実行することによって、実施の形態１に係るアンテナ装置１は、信号源１４０_１，１４０_２，…，１４０_ｎの内部で温度を測定し、測定し温度に基づいて位相の補償を行うことで、温度分布によるビームパターンの誤差を小さくすることができる。

（実施の形態２）
本発明の実施の形態２に係るアンテナ装置２について、図５－図７を参照して説明する。実施の形態２に係るアンテナ装置２は、ＣＷ（Continuous Wave）出力を行うフェーズドアレイアンテナである。

図５は、実施の形態２に係るアンテナ装置２の構成を示すブロック図である。図５に示すように、アンテナ装置２は、電磁波を放射するｎ個のアンテナ素子２１０_１，２１０_２，…，２１０_ｎと、発振信号を大電力増幅ｎ個のアンプ２２０_１，２２０_２，…，２２０_ｎと、局所発振信号を生成するｎ個の信号源２４０_１，２４０_２，…，２４０_ｎと、遅延時間とリセット信号とを算出する制御器２７０と、基準信号を発振する基準信号源２８０と、を備える。

ｎ個のアンテナ素子２１０_１，２１０_２，…，２１０_ｎ全体をまとめてアンテナ素子２１０とする。アンプ２２０、信号源２４０についても同様である。

アンテナ装置２は、信号源２４０_１，２４０_２，…，２４０_ｎから出力された発振信号をアンテナ素子２１０_１，２１０_２，…，２１０_ｎから放射し、空間で合成することでビームパターンを形成するフェーズドアレイアンテナである。

アンテナ素子２１０_１，２１０_２，…，２１０_ｎはそれぞれ同様の構成及び機能を有する。以下では代表して１個目の素子であるアンテナ素子２１０_１について説明する。アンプ２２０_１，２２０_２，…，２２０_ｎ、信号源２４０_１，２４０_２，…，２４０_ｎについても同様である。

アンテナ素子２１０_１はアンプ２２０_１と接続される。アンテナ素子２１０_１は、アンプ２２０_１から出力された信号を電磁波として放射する。アンテナ素子２１０_１の構成はアンテナ素子１１０_１と同様である。

アンプ２２０_１はアンテナ素子２１０_１及び信号源２４０_１と接続される。アンプ２２０_１は、信号源２４０_１から発振信号を入力され、入力された発振信号を大電力増幅してアンテナ素子２１０_１に出力する。アンプ２２０_１はＧａＡｓＨＥＭＴを備える大電力増幅器を含むが、これに限られるものではない。

信号源２４０_１はアンプ２２０_１及び基準信号源２８０と接続される。信号源２４０_１は、基準信号源２８０が出力した基準信号と内部発振器とを位相同期させ、局所発振信号を生成して、生成した局所発振信号をアンプ２２０_１に出力する。信号源２４０_１のより詳細な構成については後述する。

制御器２７０は信号源２４０_１，２４０_２，…，２４０_ｎと接続される。制御器２７０は、信号源２４０_１，２４０_２，…，２４０_ｎから温度情報を取得し、信号源２４０_１，２４０_２，…，２４０_ｎの温度分布に基づいて温度による位相差の変動量を算出し、位相差制御に用いる遅延時間に温度補償を含めて算出する。制御器２７０は、算出した遅延時間とリセット信号とを信号源２４０_１，２４０_２，…，２４０_ｎに出力する。制御器２７０の構成は制御器１７０と同様である。

基準信号源２８０は信号源２４０_１，２４０_２，…，２４０_ｎと接続される。基準信号源２８０は、発振した基準信号を信号源２４０_１，２４０_２，…，２４０_ｎへ出力する。基準信号源２８０の構成は基準信号源１８０と同様である。

信号源２４０_１の構成についてより詳細に説明する。図６は、信号源２４０_１の構成を示すブロック図である。図６に示すように、信号源２４０_１は、基準信号を分周する第１分周器２４０１と、基準信号とフィードバック信号とを比較する周波数位相比較器２４０２と、周波数位相比較器２４０２の出力を時間積分するループフィルタ２４０３と、ＶＣＯ２４０５の出力を分周する第２分周器２４０４と、ループフィルタ２４０３の出力に基づいて正弦波を生成するＶＣＯ２４０５と、周囲の温度を測定する温度センサ２４０７と、第１分周器２４０１及び変調器２４１０に制御信号を出力するＳＰＩ２４０９と、第２分周器２４０４の分周比を変化させる変調器２４１０と、基準信号を遅延させるタイマ回路２４１１と、を備える。

信号源２４０_１はＰＬＬ回路であり、第１分周器２４０１の出力信号と第２分周器２４０４の出力信号との位相差をなくす。

第１分周器２４０１、周波数位相比較器２４０２、ループフィルタ２４０３、ＶＣＯ２４０５は、実施の形態１の第１分周器１４０１、周波数位相比較器１４０２、ループフィルタ１４０３、ＶＣＯ１４０５とそれぞれ同様である。

ＳＰＩ２４０９は制御器２７０、第１分周器２４０１、温度センサ２４０７、変調器２４１０及びタイマ回路２４１１と接続される。ＳＰＩ２４０９は、制御器２７０から入力された制御信号に基づき、第１分周器２４０１及びタイマ回路２４１１にパラレル制御信号を出力する。ＳＰＩ２４０９は、温度センサ２４０７から出力されたパラレル信号に基づいてシリアル応答信号を生成して出力する。ＳＰＩ２４０９の構成はＳＰＩ１４０９と同様である。

第２分周器２４０４は、周波数位相比較器２４０２、ＶＣＯ２４０５及び変調器２４１０と接続される。第２分周器２４０４は、ＶＣＯ２４０５から入力された発振信号を変調器２４１０の指定する分周比で周波数分周し、分周後の発振信号を周波数位相比較器２４０２へ出力する。第２分周器２４０４の構成は第２分周器１４０１と同様である。

温度センサ２４０７はＳＰＩ２４０９と接続される。温度センサ２４０７は、周囲の温度に基づいた電圧信号を離散化し、パラレル信号としてＳＰＩ２４０９に出力する。温度センサ２４０７は感温素子、デジタルアナログ変換器を含むが、これに限られるものではない。

変調器２４１０は第２分周器２４０４、ＳＰＩ２４０９及びタイマ回路２４１１と接続される。変調器２４１０は、ＳＰＩ２４０９の指定する周波数分周比に応じてΔΣ変調の元データを生成し、タイマ回路２４１１の供給する基準信号を用いて第２分周器２４０４の分周比を設定する。変調器２４１０は、タイマ回路２４１１の供給するリセット信号を用いて出力順序の先頭までデータ位置をリセットする。変調器２４１０はＣＭＯＳロジック回路の組み合わせを含むが、これに限られるものではない。

タイマ回路２４１１は基準信号源２８０、ＳＰＩ２４０９及び変調器２４１０と接続される。タイマ回路２４１１は、ＳＰＩ２４０９から入力されるリセット信号に基づき、内部のカウンタ値をリセットする。タイマ回路２４１１は、リセット信号を変調器２４１０に出力する。カウンタ値は基準信号源２８０の出力する基準信号の立ち上がりエッジでカウントアップされ、ＳＰＩ２４０９の指定するカウンタ値を上限として動作する。タイマ回路２４１１はＣＭＯＳロジック回路の組み合わせを含むが、これに限られるものではない。

タイマ回路２４１１は、ＳＰＩ２４０９によるリセット信号の入力後、基準信号の立ち上がりエッジでカウントアップされカウントが上限値に至るまで、変調器２４１０へ基準信号を供給しない。タイマ回路２４１１は、カウントが上限値に到達した場合に、変調器２４１０への基準信号の供給を開始する。

タイマ回路２４１１が出力するリセット信号に同期して変調器２４１０の出力データ位置がリセットされてから、カウントが上限値に到るまで遅延が生じる。タイマ回路２４１１は基準信号を遅延させて変調器２４１０へ出力し、変調器２４１０は出力データ、即ち第２分周器２４０４の分周比の設定値を切り替える。

周波数位相比較器２４０２は第２分周器２４０４が出力する分周されたＶＣＯ２４０５の発振信号と第１分周器２４０１が出力する分周後の基準信号の位相とを一致させる。この動作により、基準信号と周波数同期した持つ出力信号が得られる。

図７は、アンテナ装置２が実行する送信処理を示すフローチャートである。送信処理について、図７のフローチャートを参照して説明する。以下では代表してアンテナ素子２１０_１に接続された送信経路について説明するが、アンテナ素子２１０_２，２１０_３，…，２１０_ｎにおいても並行して処理が実行される。

送信処理が開始されると、基準信号源２８０が基準信号を生成して信号源２４０_１に伝達する（ステップＳ２０１）。

基準信号源２８０が基準信号を信号源２４０_１に伝達すると、制御器２７０が、信号源２４０_１，２４０_２，…，２４０_ｎから温度情報を取得する（ステップＳ２０２）。

制御器２７０が信号源２４０_１，２４０_２，…，２４０_ｎから温度情報を取得すると、制御器２７０が、信号源２４０_１，２４０_２，…，２４０_ｎの温度分布に基づいて温度による位相差の変動量を算出し、位相差制御に用いる遅延時間を温度補償を含めて算出する（ステップＳ２０３）。

遅延時間を算出すると、制御器２７０が、算出した遅延時間とリセット信号とを信号源２４０_１，２４０_２，…，２４０_ｎに伝達する（ステップＳ２０４）。

制御器２７０が信号源２４０_１，２４０_２，…，２４０_ｎに遅延時間とリセット信号とを伝達すると、信号源２４０_１が、伝達された遅延時間とリセット信号とを基に発振信号を生成し、生成した発振信号をアンプ２２０_１に伝達する（ステップＳ２０５）。

信号源２４０_１が発振信号をアンプ２２０_１に伝達すると、アンプ２２０_１が、伝達された発振信号を大電力増幅してアンテナ素子２１０_１に伝達する（ステップＳ２０６）。

アンプ２２０_１が発振信号を大電力増幅してアンテナ素子２１０_１に伝達すると、アンテナ素子２１０_１が、伝達された発振信号を放射し（ステップＳ２０７）、送信処理を終了する。

以上の構成を備え、送信処理を実行することによって、実施の形態２に係るアンテナ装置２は、実施の形態１に係るアンテナ装置１と同様の効果を実現できる。

本発明の実施の形態は上述のものに限られるものではなく、変形が可能である。例えば、実施の形態１にかかるアンテナ装置１は電磁波を受信するフェーズドアレイアンテナであるとしたが、これに限られるものではない。アンテナ装置１は信号を電磁波として放射する送信アンテナであっても良い。

実施の形態２にかかるアンテナ装置２はＣＷ出力を行うフェーズドアレイアンテナであるであるとしたが、これに限られるものではない。ＣＷ出力に限られない他の出力を行っても良いし、電磁波を受信する受信アンテナであっても良い。

アンテナ素子１１０_１，１１０_２，…，１１０_ｎは格子状に配置されているとしたが、これに限られるものではない。直線上、円形状を含む任意の配列で配置されていても良い。

信号源１４０_１，１４０_２，…，１４０_ｎは温度と制御電圧との関係を記憶するメモリ部１４０６を備えるとしたが、これに限られるものではない。温度と制御電圧との関係を制御器１７０が記憶し、制御器１７０が制御電圧を信号源１４０_１，１４０_２，…，１４０_ｎに送信しても良い。

実施の形態１及び２を組み合わせても良い。即ち、実施の形態１に係るアンテナ装置１が備える構成要素を、実施の形態２に係るアンテナ装置２が備えていても良い。同様に、実施の形態２に係るアンテナ装置２が備える構成要素を、実施の形態１に係るアンテナ装置１が備えていても良い。

１，２：アンテナ装置、１１０，１１０_１，１１０_２，…，１１０_ｎ，２１０，２１０_１，２１０_２，…，２１０_ｎ：アンテナ素子、１２０，１２０_１，１２０_２，…，１２０_ｎ，２２０，２２０_１，２２０_２，…，２２０_ｎ：アンプ、１３０，１３０_１，１３０_２，…，１３０_ｎ：振幅位相制御器、１４０，１４０_１，１４０_２，…，１４０_ｎ，２４０，２４０_１，２４０_２，…，２４０_ｎ：信号源、１５０，１５０_１，１５０_２，…，１５０_ｎ：ミクサ、１６０：合成器、１７０，２７０：制御器、１８０，２８０：基準信号源、１４０１，２４０１：第１分周器、１４０２，２４０２：周波数位相比較器、１４０３，２４０３：ループフィルタ、１４０４，２４０４：第２分周器、１４０５，２４０５：ＶＣＯ、１４０６：メモリ部、１４０７，２４０７：温度センサ、１４０８：移相器、１４０９，２４０９：ＳＰＩ、２４１０：変調器、２４１１：タイマ回路。

Claims

電磁波を受信し、受信した前記電磁波を受信信号に変換する複数のアンテナ素子と、
基準信号を発振する基準信号源と、
発振信号を発振する発振器と、温度を測定する温度センサとを含み、前記発振信号と前記基準信号源から入力された前記基準信号とを同期して局所発振信号として出力する、前記アンテナ素子ごとに設けられた複数の信号源と、
各前記アンテナ素子から出力される前記受信信号と各前記信号源から出力される前記局所発振信号とをそれぞれ混合する複数のミクサと、
複数の前記信号源がそれぞれ含む前記温度センサが測定した複数の前記信号源それぞれの温度を示す温度情報を取得し、前記温度情報に基づく複数の前記信号源間の温度分布に対応する位相補償量を算出し、算出した前記位相補償量をそれぞれの前記信号源に伝達する制御器と、を備え、
各前記信号源は、前記制御器から伝達された位相補償量を基に前記局所発振信号を位相補償して出力する、
アンテナ装置。
基準信号を発振する基準信号源と、
発振信号を発振する発振器と、温度を測定する温度センサとを含み、前記発振信号と前記基準信号源から入力された前記基準信号とを同期して局所発振信号として出力する複数の信号源と、
各前記信号源から出力される前記局所発振信号を電磁波として放射する、前記信号源ごとに設けられた複数のアンテナ素子と、
複数の前記信号源がそれぞれ含む前記温度センサが測定した複数の前記信号源それぞれの温度を示す温度情報を取得し、前記温度情報に基づく複数の前記信号源間の温度分布に対応する位相補償量を算出し、算出した前記位相補償量をそれぞれの前記信号源に伝達する制御器と、を備え、
各前記信号源は、前記制御器から伝達された位相補償量を基に前記局所発振信号を位相補償して出力する、
アンテナ装置。
前記信号源はΔΣ変調器を備え、前記制御器から伝達された位相補償量を基に前記ΔΣ変調器のリセット間隔を変化させ、前記局所発振信号を位相補償して出力する、
請求項１又は２に記載のアンテナ装置。
前記アンテナ素子が出力した前記受信信号を増幅するアンプを備え、
前記ミクサは、前記アンプが増幅した前記受信信号と前記局所発振信号とを混合する
請求項１に記載のアンテナ装置。
前記信号源が出力した前記局所発振信号を増幅するアンプを備え、
前記アンテナ素子は、前記アンプが増幅した前記局所発振信号を電磁波として放射する、
請求項２に記載のアンテナ装置。