JP7259841B2 - 送信装置、方法及びプログラム - Google Patents

Description

本開示は、送信装置、方法及び記録媒体に関する。

近年の無線通信環境は、データトラフィックの急激な増加という問題に直面している。そのため、リソース効率を向上させるための各種技術が提案されている。例えば、下記特許文献１では、変調技術のひとつとして、複数ある送信アンテナのうちどのアンテナを使用するかに情報を乗せる技術が開示されている。

米国特許出願公開第２０１５／０２０７５５１号明細書

上記特許文献１で提案されている技術は、アンテナの切り替えに伴いＰＡＰＲ（Peak－to－Average Power Ratio）が増加するためアナログ・ＲＦ回路への負担が大きい等の課題があった。

そこで、本開示では、より適切な空間領域での変調の仕組みを提案する。

本開示によれば、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部を備え、前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、送信装置が提供される。

また、本開示によれば、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部を備え、空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、送信装置が提供される。

また、本開示によれば、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用すること、を含み、前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、プロセッサにより実行される方法が提供される。

また、本開示によれば、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行うこと、を含み、空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プロセッサにより実行される方法が提供される。

また、本開示によれば、コンピュータを、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部、として機能させ、前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、プログラムが記録された記録媒体が提供される。

また、本開示によれば、コンピュータを、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部、として機能させ、空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プログラムが記録された記録媒体が提供される。

以上説明したように本開示によれば、より適切な空間領域での変調の仕組みが提供される。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

本開示の一実施形態に係る送信装置による信号処理の一例を概略的に示すブロック図である。 従来の典型的なＭＩＭＯ送信における信号処理の一例を概略的に示すブロック図である。 従来の典型的な空間変調方式に係る信号処理の一例を概略的に示すブロック図である。 本実施形態に係るシステムの全体構成の一例を概略的に示す図である。 本実施形態に係る送信装置の構成の一例を示すブロック図である。 本実施形態に係る受信装置の構成の一例を示すブロック図である。 本実施形態に係る送信装置による信号処理の一例を詳細に示すブロック図である。 新たな空間変調方式による変調が行われない場合の信号処理の一例を示す図である。 第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 本実施形態に係る送信装置による信号処理の一例を詳細に示すブロック図である。 第２の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの他の一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの他の一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの他の一例を示す図である。 第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの他の一例を示す図である。 本実施形態に係る送信装置による信号処理の第１の例を説明するためのブロック図である。 本実施形態に係る送信装置による信号処理の第１の例の流れの一例を示すフローチャートである。 本実施形態に係る送信装置による信号処理の第２の例を説明するためのブロック図である。 本実施形態に係る送信装置による信号処理の第２の例の流れの一例を示すフローチャートである。 本実施形態に係る送信装置による信号処理の第３の例を説明するためのブロック図である。 本実施形態に係る送信装置による信号処理の第３の例の流れの一例を示すフローチャートである。 本実施形態に係る第１の例外処理のための信号処理の一例を説明するためのブロック図である。 本実施形態に係る送信装置において実行される第１の例外処理の流れの一例を示すフローチャートである。 本実施形態に係る送信装置において実行される第２の例外処理の流れの一例を示すフローチャートである。 本開示の一実施形態に係る受信装置による信号処理の一例を概略的に示すブロック図である。 本開示の一実施形態に係る受信装置による信号処理の一例を概略的に示すブロック図である。 本実施形態に係るシステムにおいて実行される情報共有処理の流れの一例を示すシーケンス図である。 本実施形態に係るシステムにおいて実行される情報共有処理の流れの一例を示すシーケンス図である。 第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。 ｅＮＢの概略的な構成の第１の例を示すブロック図である。 ｅＮＢの概略的な構成の第２の例を示すブロック図である。 スマートフォンの概略的な構成の一例を示すブロック図である。 カーナビゲーション装置の概略的な構成の一例を示すブロック図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．はじめに
１．１．送信処理の概略
１．２．従来のＭＩＭＯ送信
１．３．技術的課題
１．４．提案技術の概要
２．構成例
２．１．システム構成例
２．２．送信装置の構成例
２．３．受信装置の構成例
３．技術的特徴
３．１．プリコーディング行列を用いた変調方式
３．１．１．プリコーディング行列を用いた変調方式の詳細
３．１．２．プリコーディング行列の集合
３．２．新たな空間変調方式
３．２．１．第１の空間変調方式
３．２．２．第２の空間変調方式
３．３．受信処理
３．４．変形例
３．４．１．第１の変形例
３．４．２．第２の変形例
４．応用例
５．まとめ

＜＜１．はじめに＞＞
＜１．１．送信処理の概略＞
図１は、本開示の一実施形態に係る送信装置による信号処理の一例を概略的に示すブロック図である。図１に示すように、本実施形態に係る送信装置による信号処理は、ＦＥＣ（Forward Error Correction）符号化及びレートマッチングブロック１１、スクランブリング及びインタリービングブロック１２、コンスタレーションマッピングブロック１３、リソースエレメントマッピングブロック１４、波形変調ブロック１５、並びに、アナログ／ＲＦ処理ブロック１６を含む。図１を参照すると、上位レイヤからの入力情報系列（例えば、ビット系列）が処理されて、ＲＦ（radio frequency）信号が出力される。

ＦＥＣ符号化及びレートマッチングブロック１１は、入力情報系列に対し、ＦＥＣ符号化（畳み込み符号、ブロック符号、ターボ符号、ＬＤＰＣ符号、及び／又はポーラー符号等の適用）、及びレートマッチング（ビット繰り返し、及び／又はビットパンクチャリング等）を適用する。スクランブリング及びインタリービングブロック１２は、ＦＥＣ符号化及びレートマッチングブロック１１から出力された入力情報系列に対し、スクランブリング及びインタリービングを適用する。コンスタレーションマッピングブロック１３は、所定のコンスタレーション（複素信号点集合）に基づいて、スクランブリング及びインタリービングブロック１２から出力された入力情報系列を複素信号点系列に変換する。ビット列から複素信号点（複素シンボル又は複素信号シンボルとも称され得る）へのマッピングでは、２＾ｍ ＦＳＫ（Frequency Shift Keying）、２＾ｍ ＡＳＫ（Amplitude Shift Keying）、２＾ｍ ＰＳＫ（Phase Shift Keying）、２＾ｍ ＱＡＭ（Quadrature Amplitude Modulation）等の多様なコンスタレーションが用いられ得る。リソースエレメントマッピングブロック１４は、コンスタレーションマッピングブロック１３から出力された複素信号点系列に含まれる複素信号点の各々をリソースエレメントにマッピングする。波形変調ブロック１５は、リソースエレメントマッピングブロック１４によりリソースエレメントに配置された各々の複素信号点に対し、波形変調を実施する。アナログ／ＲＦ処理ブロック１６は、アナログ処理及びＲＦ処理を実施する。

ここで、リソースエレメントとは、周波数リソース（サブキャリア、サブチャネル、リソースブロックなど）、時間リソース（シンボル、スロット、フレームなど）、空間リソース（アンテナ、アンテナポート、空間レイヤ、空間ストリームなど）又は符号パターン（拡散符号パターン、インタリーブパターン、スクランブルパターンなど）の少なくともいずれかにより特定されるリソースの１つの単位（即ち、単位リソース）である。

＜１．２．従来のＭＩＭＯ送信＞
・従来の典型的なＭＩＭＯ送信
図２は、従来の典型的なＭＩＭＯ送信における信号処理の一例を概略的に示すブロック図である。図２に示すように、従来の典型的なＭＩＭＯ送信における信号処理は、ＦＥＣ符号化及びレートマッチングブロック１１、スクランブリング及びインタリービングブロック１２、コンスタレーションマッピングブロック１３、空間マッピングブロック９１、プリコーディングブロック９２、並びに、アナログ／ＲＦ処理ブロック１６を含む。図２を参照すると、上位レイヤからの入力情報系列（例えば、ビット系列）が処理されて、アンテナ数（又はアンテナポート数）のＲＦ信号が出力される。

空間マッピングブロック９１は、コンスタレーションマッピングブロック１３から出力された複素信号点系列に含まれる各々の複素信号点を、１以上の空間ストリーム又は空間レイヤ（以下、空間レイヤと総称する）に直並列変換する。プリコーディングブロック９２は、空間マッピングブロック９１から出力された空間ストリームの複素信号点に対し、複素数要素で定義されるプリコーディングを実施する。プリコーディング後の複素信号点は、アナログ／ＲＦ処理ブロック１６により処理され、アンテナから送信される。その他の処理ブロックについては、図１を参照して上記説明した通りである。

・従来の空間変調方式
ＭＩＭＯの変形として、複数ある送信アンテナのうちどのアンテナを使用するかに、情報を乗せる変調方式が、上記特許文献１で提案されている。このような、空間領域での変調に情報を乗せる変調方式は、空間変調（Spatial Modulation）方式とも称される。

図３は、従来の典型的な空間変調方式に係る信号処理の一例を概略的に示すブロック図である。図３に示すように、従来の典型的な空間変調を含む信号処理は、ＦＥＣ符号化及びレートマッチングブロック１１、スクランブリング及びインタリービングブロック１２、コンスタレーションマッピングブロック１３、アンテナマッピングブロック９３、並びに、アナログ／ＲＦ処理ブロック１６を含む。図３を参照すると、上位レイヤからの入力情報系列（例えば、ビット系列）が処理されて、ＲＦ信号が出力される。

アンテナマッピングブロック９３は、複数ある送信アンテナのうち使用するアンテナを選択する。従来の空間変調方式では、アンテナマッピングブロック９３によりどのアンテナが使用するアンテナとして選択されたかに、情報が乗せられる。そのため、信号の送信に使用されるアンテナは、頻繁に切り替えられ得る。

＜１．３．技術的課題＞
従来のＭＩＭＯ送信では、送信データレートを上げるために、空間ストリーム数を増やすことが行われる。その一方で、従来のＭＩＭＯ送信では、送信ストリーム数は基本的に受信装置側の受信アンテナ数によって制約を受ける。具体的には、送信ストリーム数＜＝受信アンテナ数の条件が課される。そのため、通信装置の小型化を考えると、ＭＩＭＯの性能・データレートの向上には物理的な限界があった。

また、従来の空間変調方式の場合、すべての送信アンテナを使わない代わりに、変調シンボル時間の単位で、信号の送信に使うアンテナの切り替えが発生することとなる。これは、アナログ・ＲＦ回路に対して信号のＯＮ／ＯＦＦが発生することとなり、ＰＡＰＲ（Peak－to－Average Power Ratio）の観点で、非常に大きな問題があると言える。

＜１．４．提案技術の概要＞
提案技術では、上述した従来の空間変調方式及び従来の典型的なＭＩＭＯ送信と比較して、より適切に空間領域での変調に情報が乗せることができる。提案技術は、プリコーディング行列を用いた変調方式と、新たな空間変調方式とに分類される。

プリコーディング行列を用いた変調方式では、複数のプリコーディング行列のうちどのプリコーディング行列が複素信号点系列に適用されるかに、情報が乗せられる。従来のＭＩＭＯでは、プリコーディング行列に情報が乗せられることはなかった。よって、プリコーディング行列を用いた変調により、ＭＩＭＯのリソース効率（即ち、周波数利用効率）の向上及び送受信特性の改善を図ることが可能である。

新たな空間変調方式では、空間レイヤに複素信号点系列をマッピングする際の、空間レイヤへの複素信号点系列のマッピングパターンに、情報が乗せられる。これにより、プリコーディング行列を用いた変調方式と同様に、ＭＩＭＯのリソース効率の向上及び送受信特性の改善を図ることが可能である。

＜＜２．構成例＞＞
＜２．１．システム構成例＞
図４は、本実施形態に係るシステム１の全体構成の一例を概略的に示す図である。図４に示したように、システム１は、基地局２及び端末装置３（３Ａ、３Ｂ及び３Ｃ）を含む。

基地局２は、セル４を運用し、セル４の内部に位置する１つ以上の端末装置へ無線サービスを提供する。例えば、基地局２は、端末装置３Ａ～３Ｃに無線サービスを提供する。セル４は、例えばＬＴＥ又はＮＲ（New Radio）等の任意の無線通信方式に従って運用され得る。基地局２は、図示しないコアネットワークに接続される。コアネットワークは、さらにＰＤＮ（Packet Data Network）に接続される。

端末装置３は、基地局２による制御に基づいて無線通信する。例えば、端末装置３Ａは、基地局２にアップリンク信号を送信して、基地局２からダウンリンク信号を受信する。また、端末装置３Ｂ及び３Ｃは、基地局２に設定された使用可能な無線リソースを用いて、サイドリンク信号を送受信する。端末装置３は、いわゆるユーザ端末（User Equipment：ＵＥ）であってもよい。端末装置３は、ユーザとも称され得る。

本実施形態において、基地局２及び端末装置３は、送信装置１００又は受信装置２００として機能し得る。例えば、端末装置３Ａは、アップリンク信号の送信に関しては送信装置１００として機能し、ダウンリンク信号の受信に関しては受信装置２００として機能する。一方で、基地局２は、ダウンリンク信号の送信に関しては送信装置１００として機能し、アップリンク信号の受信に関しては受信装置２００として機能する。また、端末装置３Ｂ及び３Ｃは、サイドリンク信号の送信に関しては送信装置１００として機能し、サイドリンク信号の受信に関しては受信装置２００として機能する。

＜２．２．送信装置の構成例＞
図５は、本実施形態に係る送信装置１００の構成の一例を示すブロック図である。図５を参照すると、送信装置１００は、アンテナ部１１０、無線通信部１２０、記憶部１３０及び制御部１４０を備える。

（１）アンテナ部１１０
アンテナ部１１０は、無線通信部１２０により出力される信号を電波として空間に放射する。また、アンテナ部１１０は、空間の電波を信号に変換し、当該信号を無線通信部１２０へ出力する。

（２）無線通信部１２０
無線通信部１２０は、信号を送信する。例えば、無線通信部１２０は、受信装置２００へのアップリンク信号、ダウンリンク信号又はサイドリンク信号を送信する。

（３）記憶部１３０
記憶部１３０は、送信装置１００の動作のためのプログラム及び様々なデータを一時的に又は恒久的に記憶する。

（４）制御部１４０
制御部１４０は、送信装置１００の様々な機能を提供する。制御部１４０は、情報共有部１４１及び送信信号処理部１４３を含む。情報共有部１４１は、送信装置１００による送信処理において用いられるパラメータを受信装置２００との間で共有する機能を有する。送信信号処理部１４３は、受信装置２００に送信する信号のための信号処理を行う機能を有する。信号処理の内容は、例えば図１を参照して概略的に説明した通りである。詳細な信号処理の内容については、後に説明する。なお、制御部１４０は、これらの構成要素以外の他の構成要素をさらに含み得る。即ち、制御部１４０は、これらの構成要素の動作以外の動作も行い得る。

＜２．３．受信装置の構成例＞
図６は、本実施形態に係る受信装置２００の構成の一例を示すブロック図である。図６を参照すると、受信装置２００は、アンテナ部２１０、無線通信部２２０、記憶部２３０及び制御部２４０を備える。

（１）アンテナ部２１０
アンテナ部２１０は、無線通信部２２０により出力される信号を電波として空間に放射する。また、アンテナ部２１０は、空間の電波を信号に変換し、当該信号を無線通信部２２０へ出力する。

（２）無線通信部２２０
無線通信部２２０は、信号を受信する。例えば、無線通信部２２０は、送信装置１００からのアップリンク信号、ダウンリンク信号又はサイドリンク信号を受信する。

（３）記憶部２３０
記憶部２３０は、受信装置２００の動作のためのプログラム及び様々なデータを一時的に又は恒久的に記憶する。

（４）制御部２４０
制御部２４０は、受信装置２００の様々な機能を提供する。制御部２４０は、情報共有部２４１及び受信信号処理部２４３を含む。情報共有部２４１は、送信装置１００による送信処理において用いられるパラメータを送信装置１００との間で共有する機能を有する。受信信号処理部２４３は、送信装置１００から受信した信号のための信号処理を行う機能を有する。信号処理の内容は、後に説明する。なお、制御部２４０は、これらの構成要素以外の他の構成要素をさらに含み得る。即ち、制御部２４０は、これらの構成要素の動作以外の動作も行い得る。

＜＜３．技術的特徴＞＞
本実施形態では、プリコーディング行列を用いた変調及び／又は新たな空間変調が行われる。いずれの変調方式においても、空間領域での変調に情報を乗せることができる。送信装置１００は、第１のビット系列及び第２のビット系列に基づいて、複素信号点系列を生成し、プリコーディング行列を用いた変調及び／又は新たな空間変調を行う。第１のビット系列は、プリコーディング行列を用いた変調及び／又は新たな空間変調により乗せられる情報である。第２のビット系列は、複素信号点に乗せられる情報である。

以下、図７を参照して本実施形態に係る信号処理の一例を説明する。

図７は、本実施形態に係る送信装置１００による信号処理の一例を詳細に示すブロック図である。図７に示すように、本実施形態に係る送信装置１００による信号処理は、図１を参照して説明した信号処理の、コンスタレーションマッピングブロック１３とリソースエレメントマッピングブロック１４との間に、空間マッピングブロック３１及びプリコーディングブロック３２を含む。さらに、送信装置１００による信号処理は、物理コントローラ１７を含む。

物理コントローラ１７は、入力された物理制御情報に基づいて、各処理ブロックの処理を制御する。

コンスタレーションマッピングブロック１３の機能は、上記説明した通りである。即ち、コンスタレーションマッピングブロック１３は、所定のコンスタレーション（複素信号点集合）に基づいて、スクランブリング及びインタリービングブロック１２から出力されたビット系列を複素信号点系列に変換する。後述する第２の空間変調方式を除き、典型的には、コンスタレーションマッピングブロック１３に入力されるビット系列が、第２のビット系列に相当する。コンスタレーションマッピングブロック１３において、第２のビット系列は複素信号点系列に変換される。

空間マッピングブロック３１は、上述した空間マッピングブロック９１と同様の機能を有する。新たな空間変調が採用される場合、空間マッピングブロック３１において、第１のビット系列に応じた空間レイヤマッピングが行われる。

プリコーディングブロック３２は、上述したプリコーディングブロック９２と同様の機能を有する。プリコーディング行列を用いた変調方式が採用される場合、プリコーディングブロック３２において、第１のビット系列に応じたプリコーディング行列が適用される。

以下、各々の変調方式について詳しく説明する。

＜３．１．プリコーディング行列を用いた変調方式＞
＜３．１．１．プリコーディング行列を用いた変調方式の詳細＞
プリコーディング行列を用いた変調方式は、複素信号点系列に適用されるプリコーディング行列に情報を乗せる変調方式である。

送信装置１００は、第１のビット系列及び第２のビット系列に基づいて、複素信号点系列を生成し、生成した複素信号点系列にプリコーディング行列を適用する。詳しくは、送信装置１００は、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する。第２のビット系列は、複素信号点に乗せる情報である。第１のビット系列は、プリコーディング行列に乗せる情報である。

送信に使用可能な最大空間レイヤ数をＮ_{ＳＬ，ｍａｘ}とし、実際に送信に使用する空間レイヤ数をＮ_ＳＬとし、送信に使用するアンテナ数（又はアンテナポート数）をＮ_ＴＸとする。所定の単位シンボル時間ごとのプリコーディングの処理は、サイズＮ_ＳＬ×１又はＮ_{ＳＬ，ｍａｘ}×１の複素数又は実数ベクトル入力に対して、サイズＮ_ＴＸ×Ｎ_ＳＬ又はＮ_ＴＸ×Ｎ_{ＳＬ，ｍａｘ}のプリコーディング行列（複素数行列又は実数行列）を乗算して、サイズＮ_ＴＸ×１の複素数又は実数ベクトルを出力する処理と考えることができる。つまり、入力ベクトルをｓとし、プリコーディング行列をＰとすると、出力ベクトルは次式で表される。

本実施形態に係る送信装置１００は、複素信号点系列に対し、第１のビット系列に対応するプリコーディング行列を適用する。詳しくは、複素信号系列に適用されるプリコーディング行列は、第１のビット系列の候補とプリコーディング行列の集合の各要素（即ち、プリコーディング行列）との予め定められた組み合わせにおける、第１のビット系列に対応する。これにより、プリコーディング行列の集合に含まれる複数のプリコーディング行列のうち、どのプリコーディング行列が適用されるかという点に、情報（即ち、第１のビット系列）が乗せられる。

プリコーディング行列数をＮ_Ｐとすると、プリコーディング行列に乗せることができるビット系列のビット数（情報ビット数又は符号化ビット数）Ｎ_Ｂ，Ｐは、次式で表される。

例えば、Ｎ_Ｐ＝４の場合、プリコーディング行列に乗せることができるビット数は２ビットである。Ｎ_Ｐ＝８の場合、プリコーディング行列に乗せることができるビット数は３ビットである。Ｎ_Ｐ＝１６の場合、プリコーディング行列に乗せることができるビット数は４ビットである。行列数の無駄を無くすためには、Ｎ_Ｐ＝２^ｋとすることが望ましい。ここで、ｋは任意の正整数である。なお、プリコーディング行列に乗せることができるビット系列のビット数は、第１のビット系列のビット数に相当する。

第１のビット系列の候補とプリコーディング行列の集合の各要素との組み合わせは、例えば、ルックアップテーブルとして送信装置１００及び受信装置２００に保持されることが望ましい。ルックアップテーブルの一例を、表１及び表２に示す。表中のＰ_ｉは、Ｎ_Ｐ個のプリコーディング行列を含むプリコーディング行列の集合のうち、第ｉ番目のプリコーディング行列である。ルックアップテーブルは、プリコーディング行列のサイズごとに定義されることが望ましい。即ち、ルックアップテーブルは、Ｎ_ＴＸとＮ_ＳＬ（又はＮ_ＴＸとＮ_{ＳＬ，ｍａｘ}）の組み合わせごとに定義されることが望ましい。

＜３．１．２．プリコーディング行列の集合＞
以下では、本実施形態に係るプリコーディングに使用されるプリコーディング行列の集合が満たすべき条件について、詳しく説明する。

（１）互いに直交すること
プリコーディング行列の集合に含まれるプリコーディング行列は、互いに直交することが望ましい。互いに直交するとは、プリコーディング行列の集合から任意の２つのプリコーディング行列Ｐ_ｋ及びＰ_ｌを選んだとき（ただし、ｌ≠ｋ）、Ｐ_ｋＰ_ｌ ^Ｔの各行及び各列の非ゼロ要素が高々ひとつとなることを指す。なお、Ｐ_ｌ ^Ｔは、Ｐ_ｌの転置行列である。

さらに、プリコーディング行列の集合に含まれる複数のプリコーディング行列の特定の位置の要素は、互いに同一であることが望ましい。詳しくは、プリコーディング行列の集合に含まれるプリコーディング行列に共通して、少なくともひとつの特定の位置の要素（例えば、第ｋ行第ｌ列）が同一の値であることが望ましい。これにより、異なる入力ｓ_ｍ及びｓ_ｎ（だたし、ｎ≠ｍ）に、異なるプリコーディング行列Ｐ_ａ及びＰ_ｂ（ただし、ｂ≠ａ）を適用した場合に、出力が同一になることを避ける効果が期待される。つまり、次式の関係が成立することを避ける効果が期待される。

以下、プリコーディング行列の具体的な生成例を説明する。

・プリコーディング行列の第１の生成例
送信装置１００は、Ｎ_ＳＬ＝Ｎ_ＴＸ又はＮ_{ＳＬ，ｍａｘ}＝Ｎ_ＴＸの場合に、サイズＮ_ＴＸ×Ｎ_ＴＸのフーリエ変換行列又は逆フーリエ変換行列（以下、ベース行列とも総称する）をベースとした行列を、プリコーディング行列として用いてもよい。サイズＮ_ＴＸ×Ｎ_ＴＸのベース行列をＰ（Ｎ_ＴＸ）とし、ベース行列の第ｋ行第ｌ列の要素をＷ^ｋｌとする。ただし、ｋ及びｌは、０≦ｋ，ｌ＜Ｎ_ＴＸを満たす整数である。

Ｗ^ｋｌは、フーリエ変換行列がベースとされる場合、次式で表される。

Ｗ^ｋｌは、逆フーリエ変換行列がベースとされる場合、次式で表される。

プリコーディング行列は、ベース行列の特定の列又は特定の行を置換した行列であってもよい。例えば、フーリエ変換行列の列を置換することでプリコーディング行列が生成される場合、生成可能なプリコーディング行列の数Ｎ_Ｐは、次式で表される。

フーリエ変換行列の行を置換することでプリコーディング行列が生成される場合、生成可能なプリコーディング行列の数Ｎ_Ｐは、同じく次式で表される。

・プリコーディング行列の第２の生成例
送信装置１００は、Ｎ_ＳＬ＝Ｎ_ＴＸ又はＮ_{ＳＬ，ｍａｘ}＝Ｎ_ＴＸの場合に、サイズＮ_ＴＸ×Ｎ_ＴＸのアダマール行列（Hadamard Matrix）をベースとした行列を、プリコーディング行列として用いてもよい。この場合、Ｎ_ＴＸは、２のべき乗の値（即ち、Ｎ_ＴＸ＝２^ｋ）であることが望ましい。サイズＮ_ＴＸ×Ｎ_ＴＸのアダマール行列をＰ（Ｎ_ＴＸ）とする。アダマール行列は、例えば次式のような操作により生成され得る。

また、アダマール行列は、正規化まで考慮して、次式のような操作により生成されてもよい。

プリコーディング行列は、アダマール行列の特定の列又は特定の行を置換した行列であってもよい。例えば、アダマール行列の列を置換することでプリコーディング行列が生成される場合、生成可能なプリコーディング行列の数Ｎ_Ｐは、次式で表される。

アダマール行列の行を置換することでプリコーディング行列が生成される場合、生成可能なプリコーディング行列の数Ｎ_Ｐは、次式で表される。

・プリコーディング行列の第３の生成例
送信装置１００は、Ｎ_ＳＬ＝１及びＮ_{ＳＬ，ｍａｘ}＝１の場合に、サイズＮ_ＴＸ×Ｎ_ＴＸのフーリエ変換行列、逆フーリエ変換行列、又はアダマール行列の各列又は各行を、プリコーディング行列として用いてもよい。この場合、生成可能なプリコーディング行列（プリコーディングベクトル）の数Ｎ_Ｐは、次式で表される。

（２）その他の所定の条件を満たすこと
プリコーディング行列の集合に含まれるプリコーディング行列は、互いに直交していなくてもよい。その場合に、プリコーディング行列が満たすべき条件について、以下に説明する。

・第１の条件
プリコーディング行列の集合に含まれる複数のプリコーディング行列の特定の位置の要素は、互いに同一であることが望ましい。詳しくは、プリコーディング行列の集合に含まれるプリコーディング行列に共通して、少なくともひとつの特定の位置の要素（例えば、第ｋ行第ｌ列）が同一の値であることが望ましい。これにより、異なる入力ｓ_ｍ及びｓ_ｎ（だたし、ｎ≠ｍ）に、異なるプリコーディング行列Ｐ_ａ及びＰ_ｂ（ただし、ｂ≠ａ）を適用した場合に、出力が同一になることを避ける効果が期待される。つまり、次式の関係が成立することを避ける効果が期待される。

なお、本条件は、特に、プリコーディング行列の要素がＰＳＫの信号点のいずれかに相当する場合、若しくは、プリコーディング行列の要素の振幅が互いに同じである場合に、満たされることが望ましい。これは、上記のような、プリコーディング出力が同一になってしまう問題は、プリコーディング行列の要素がＰＳＫの信号点のいずれかに相当する場合、若しくは、プリコーディング行列の要素の振幅が互いに同じである場合に、発生するためである。そのため、例えば、プリコーディング行列の要素がＱＡＭの信号点のいずれかに相当する場合、若しくは、プリコーディング行列が振幅の異なる要素を含む場合には、本条件は満たされなくてもよい。

・第２の条件
プリコーディング行列の集合に含まれるプリコーディング行列の要素は、ＰＳＫ又はＱＡＭに相当することが望ましい。より詳しくは、ＰＳＫをベースにする場合、出現する値は所定の間隔の位相量の変化で表現できることが望ましい。また、ＱＡＭをベースにする場合、所定の間隔の位相量の変化、及び所定の間隔の振幅の変化で表現できることが望ましい。換言すると、プリコーディング行列の集合に含まれるプリコーディング行列における異なる２つの要素は、少なくとも位相差が第１の値の整数倍であるか、又は振幅比が第２の値の整数倍若しくは整数分の１であることが望ましい。第１の値及び第２の値は任意の値である。

本条件が満たされる場合、送信装置１００がどのプリコーディング行列が使用されたかの検出が受信装置２００側で行われる際の、誤り確率を低減することが可能となる。

表３は、本上限が満たされたプリコーディング行列の集合の一例である。表３を参照すると、プリコーディング行列の第１番目および第２番目の要素の値が共通している。また、各要素は、π／４の位相量の変化で定義されている（即ち、ＱＰＳＫに相当する）。なお、表３における各プリコーディング行列に対し、さらに正規化項が適用（乗算又は除算）されてもよい。

・第３の条件
プリコーディング行列の集合が複数定義される場合、要素数（即ち、プリコーディング行列の数）が少ないプリコーディング行列の集合は、要素数が多いプリコーディング行列の集合の部分集合であることが望ましい。ある送信アンテナ数及び空間レイヤ数について、要素数が異なる複数のプリコーディング行列の集合が定義され得る。例えば、プリコーディング行列の数がＮ_Ｐ，１である第１のプリコーディング行列の集合、及びプリコーディング行列の数がＮ_Ｐ，２（ただし、Ｎ_Ｐ，２＞Ｎ_Ｐ，１）である第２のプリコーディング行列の集合が定義され得る。この場合、第２のプリコーディング行列は、第１のプリコーディング行列を含んでいることが望ましい。つまり、第１のプリコーディング行列は、第２のプリコーディング行列の部分集合であることが望ましい。

本条件が満たされる場合、ルックアップテーブルの実効的なサイズを削減することが可能となり、送信装置１００及び受信装置２００のメモリ使用量を削減することが可能となる。

・第４の条件
プリコーディング行列の要素は、非ゼロであることが望ましい。本条件が満たされる場合、送信信号は、使用可能なＮ_ＴＸ個のアンテナ（又はアンテナポート）に分散される。従って、従来の空間変調のように、特定のアンテナだけに信号が集中し、その他のアンテナがＯＦＦになることが防止される。これにより、本実施形態では、アンテナごとの電力レベルの変動を抑制することができ、結果的にＰＡＰＲの改善を実現することが可能となる。つまり、送信装置１００のアナログ・ＲＦ回路（例えば増幅器）の効率を高めることが可能となる。

＜３．２．新たな空間変調方式＞
新たな空間変調方式は、空間レイヤに複素信号点系列をマッピングする際の、空間レイヤへの複素信号点系列のマッピングパターン（以下、空間マッピングパターンとも称する）に情報を乗せる変調方式である。

まず、前提知識として、新たな空間変調方式による変調が行われない場合、即ち空間レイヤへのマッピングパターンに情報が乗せられない場合の、空間マッピングついて説明する。

新たな空間変調方式による変調が行われない場合、送信装置１００は、複素信号点系列をＮ_ＳＬ個の空間レイヤに直並列変換する。例えば、送信装置１００は、複素信号点系列のうち第ｎＮ_ＳＬ＋ｉ－１番目（ただし、ｎは整数であり、ｉは１≦ｉ≦Ｎ_ＳＬの整数である）の複素信号点を第ｉ番目の空間レイヤへとマッピングすることで、直並列変換を行う。直並列変換の仕組みを、図８を参照して説明する。

図８は、新たな空間変調方式による変調が行われない場合の信号処理の一例を示す図である。図８に示すように、空間マッピングブロック３１において、コンスタレーションマッピングブロック１３から出力された複素信号点系列が、Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤのいずれかひとつにマッピングされて、プリコーディングブロック３２に出力される。

このように、新たな空間変調が行われない場合、複素信号点系列が複数の空間レイヤに直並列変換される一方で、空間レイヤへのマッピングパターンに情報は乗らない。一方で、新たな空間変調では、空間レイヤへのマッピングパターンに情報が乗せられる。

新たな空間変調方式による変調が行われる場合、送信装置１００は、第１のビット系列及び第２のビット系列に基づいて、複素信号点系列を生成し生成した複素信号点系列を空間レイヤにマッピングする。詳しくは、送信装置１００は、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする、空間レイヤマッピングを行う。第２のビット系列は、複素信号点に乗せる情報である。第１のビット系列は、複素信号点系列の空間レイヤへのマッピングパターンに乗せる情報である。

新たな空間変調方式では、空間レイヤへのマッピングパターンは、第１のビット系列の候補とマッピングパターンとの予め定められた複数の組み合わせにおける第１のビット系列に対応する。新たな空間変調方式は、空間レイヤへのマッピングパターンに情報を乗せる方法が異なる第１の空間変調方式と第２の空間変調方式とに分類される。以下ではそれぞれ詳しく説明する。なお、以下では、特に言及しない限り、空間変調とは提案技術に係る新たな空間変調方式による変調を指すものとする。

＜３．２．１．第１の空間変調方式＞
第１の空間変調方式では、空間レイヤへのマッピングパターンは、複数の空間レイヤのうちどの空間レイヤに非ゼロの複素信号点がマッピングされるかのパターンである。第１の空間変調方式では、複数の空間レイヤのうち１以上の空間レイヤに非ゼロの複素信号点がマッピングされる。そして、複数の空間レイヤのうちどの空間レイヤに非ゼロの複素信号点がマッピングされるかに、情報（即ち、第１のビット系列）が乗せられる。

第１の空間変調方式では、Ｎ_ＳＬ＜Ｎ_{ＳＬ，ｍａｘ}となる。使用される可能性があるＮ_{ＳＬ，ｍａｘ}個の空間レイヤのうち、どのＮ_ＳＬ個の空間レイヤが実際に使用されるかに、情報が乗せられる。この場合、空間レイヤの使い方の組み合わせ数は、次式で表される。

空間レイヤの使い方に乗せられるビット数は、次式で表される。

第１の空間変調方式は、空間レイヤのＯＮ／ＯＦＦに情報が乗せられる変調方式である、とも捉えることができる。

（１）第１の空間変調方式の具体例
・第１の具体例
以下、図９を参照しながら、第１の空間変調方式の第１の具体例を説明する。

図９は、第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図９に示した例では、２つの空間レイヤのうち１つに複素信号点系列に含まれる各々の複素信号点がマッピングされる（即ち、Ｎ_{ＳＬ，ｍａｘ}＝２、Ｎ_ＳＬ＝１）。この場合、空間マッピングパターンに乗せられる情報は１ビットである。詳しくは、複素信号点が空間レイヤ＃１にマッピングされることにより、「０」が表される。複素信号点が空間レイヤ＃２にマッピングされることにより、「１」が表される。即ち、第１のビット系列として「０」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃１にマッピングされる。第１のビット系列として「１」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃２にマッピングされる。

ここで、複素信号点のタイミングごとに空間マッピングブロック３１に１ビットが入力され、複素信号点のタイミングごとに空間マッピングパターンの選択が実施される。即ち、複素信号点ごとに、１ビットの第１のビット系列に応じてマッピングされる空間レイヤが切り替えられる。

・第２の具体例
以下、図１０を参照しながら、第１の空間変調方式の第２の具体例を説明する。

図１０は、第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図１０に示した例では、４つの空間レイヤのうち１つに複素信号点系列に含まれる各々の複素信号点がマッピングされる（即ち、Ｎ_{ＳＬ，ｍａｘ}＝４、Ｎ_ＳＬ＝１）。この場合、空間マッピングパターンに乗せられる情報は２ビットである。詳しくは、複素信号点が空間レイヤ＃１にマッピングされることにより、「００」が表される。複素信号点が空間レイヤ＃２にマッピングされることにより、「０１」が表される。複素信号点が空間レイヤ＃３にマッピングされることにより、「１０」が表される。複素信号点が空間レイヤ＃４にマッピングされることにより、「１１」が表される。即ち、第１のビット系列として「００」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃１にマッピングされる。第１のビット系列として「０１」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃２にマッピングされる。第１のビット系列として「１０」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃３にマッピングされる。第１のビット系列として「１１」が入力されると、第２のビット系列から変調された複素信号点は空間レイヤ＃４にマッピングされる。

ここで、複素信号点のタイミングごとに空間マッピングブロック３１に２ビットが入力され、複素信号点のタイミングごとに空間マッピングパターンの選択が実施される。即ち、複素信号点ごとに、２ビットの第１のビット系列に応じてマッピングされる空間レイヤが切り替えられる。

・第３の具体例
以下、図１１を参照しながら、第１の空間変調方式の第３の具体例を説明する。

図１１は、第１の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図１１に示した例では、４つの空間レイヤのうち１つに複素信号点系列に含まれる各々の複素信号点がマッピングされる（即ち、Ｎ_{ＳＬ，ｍａｘ}＝４、Ｎ_ＳＬ＝１）。この場合、空間マッピングパターンに乗せられる情報は２ビットである。詳しくは、第１の複素信号点が空間レイヤ＃１にマッピングされ、第２の複素信号点が空間レイヤ＃２にマッピングされることにより、「００」が表される。第１の複素信号点が空間レイヤ＃１にマッピングされ、第２の複素信号点が空間レイヤ＃３にマッピングされることにより、「０１」が表される。第１の複素信号点が空間レイヤ＃１にマッピングされ、第２の複素信号点が空間レイヤ＃４にマッピングされることにより、「１０」が表される。第１の複素信号点が空間レイヤ＃２にマッピングされ、第２の複素信号点が空間レイヤ＃４にマッピングされることにより、「１１」が表される。即ち、第１のビット系列として「００」が入力されると、第２のビット系列から変調された２つの複素信号点は、それぞれ空間レイヤ＃１又は＃２にマッピングされる。第１のビット系列として「０１」が入力されると、第２のビット系列から変調された２つの複素信号点は、それぞれ空間レイヤ＃１又は＃３にマッピングされる。第１のビット系列として「１０」が入力されると、第２のビット系列から変調された２つの複素信号点は、それぞれ空間レイヤ＃１又は＃４にマッピングされる。第１のビット系列として「１１」が入力されると、第２のビット系列から変調された２つの複素信号点は、それぞれ空間レイヤ＃２又は＃４にマッピングされる。

ここで、複素信号点のタイミングごとに空間マッピングブロック３１に２ビットが入力され、複素信号点のタイミングごとに空間マッピングパターンの選択が実施される。即ち、複素信号点ごとに、２ビットの第１のビット系列に応じてマッピングされる空間レイヤが切り替えられる。

なお、図１１の下段の２つの空間マッピングパターンは、第１のビット系列の候補と対応付けられておらず、使用されない。空間マッピングパターンのうちいずれを使用しいずれを不使用とするかは、予め決められていることが望ましい。それにより、受信装置２００側の演算負荷を下げるとともに、不使用の空間マッピングパターンを排除することによる誤り率の改善の効果が得られる。

（２）考察
第１の空間変調方式において複素信号点がマッピングされない空間レイヤ（図９～図１１における「NOT SELECTED」）には、値としてゼロが出力されてもよい。ゼロが出力される場合、後段のプリコーディングブロック３２において適用されるプリコーディング行列のサイズを、Ｎ_ＳＬによらず、Ｎ_{ＳＬ，ｍａｘ}に基づいて決めることが可能となる。

複素変調及び空間変調により、単位複素信号点時間当たりに運ぶことができるビット数は、次式で表される。

なお、空間変調が行われない場合（即ち、即ち空間マッピングパターンに情報が乗せられない場合）の、単位複素信号点時間当たりに運ぶことができるビット数は、次式で表される。これは、上記数式（１６）においてＮ_{ＳＬ，ｍａｘ}＝Ｎ_ＳＬとすることに相当する。

第２のビット系列から複素信号点への変調、並びに上記説明したプリコーディング行列を用いた変調、及び空間変調を考慮すると、本実施形態において単位複素信号点時間当たりに運ぶことができるビット数Ｎ_{Ｂ，ＴＴＬ}は、次式で表される。

ＯＦＤＭＡ、ＤＦＴ－Ｓｐｒｅａｄ－ＯＦＤＭＡ、及びＳＣ－ＦＤＭＡなどの波形変調まで考慮すると、本実施形態において単位複素信号点時間当たりに運ぶことができるビット数Ｎ_{Ｂ，ＴＴＬ}は、例えばサブキャリア数等に応じてさらに変化することとなる。具体的には、サブキャリア数をＮ_ＳＣとすると、本実施形態において単位複素信号点時間当たりに運ぶことができるビット数Ｎ_{Ｂ，ＴＴＬ}は、次式で表される。

＜３．２．２．第２の空間変調方式＞
＜３．２．２．１．第２の空間変調方式の詳細＞
（１）概要
第２の空間変調方式では、空間レイヤへのマッピングパターンは、複数の空間レイヤのうち２以上の空間レイヤにマッピングされる複素信号点の各々が、複数の複素信号点集合のうちどの複素信号点集合の要素であるかのパターンである。第２の空間変調方式では、複数の空間レイヤのうち２以上の空間レイヤに複素信号点がマッピングされる。そして、複数の空間レイヤのうちどの空間レイヤに、どの複素信号点集合に属する複素信号点がマッピングされるかにより、第１のビット系列が表される。換言すると、複数の空間レイヤのうちどの空間レイヤにどの複素信号点集合がマッピングされるかに、情報（即ち、第１のビット系列）が乗せられる。

第１の空間変調方式では、少なくともひとつ以上の空間レイヤに、複素信号点がマッピングされない（換言すると、ひとつ以上の空間レイヤにゼロがマッピングされる）。複素信号点がマッピングされない空間レイヤは、複素信号点を運ばないので、空間レイヤのリソース効率は低下し得る。

これに対し、第２の空間変調方式では、第１の空間変調方式ではゼロがマッピングされていた空間レイヤにも、複素信号点がマッピングされる。従って、第２の空間変調方式は、第１の空間変調方式と比較して、リソース効率を向上させることが可能である。

第２の空間変調方式による信号処理について、図１２を参照して詳しく説明する。

図１２は、本実施形態に係る送信装置１００による信号処理の一例を詳細に示すブロック図である。図１２に示すように、本実施形態に係る送信装置１００による信号処理は、図１を参照して説明した信号処理の、スクランブリング及びインタリービングブロック１２とリソースエレメントマッピングブロック１４との間に、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３及びプリコーディングブロック３２を含む。さらに、送信装置１００による信号処理は、物理コントローラ１７を含む。

物理コントローラ１７は、入力された物理制御情報に基づいて、各処理ブロックの処理を制御する。

ジョイントコンスタレーションマッピング＆空間マッピングブロック３３は、上述したコンスタレーションマッピングブロック１３及び空間マッピングブロック９１と同様の機能を有する。さらに、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３は、第２のビット系列を、第１のビット系列に応じた複数の複素信号点集合を用いて複素信号点系列に変換し、第１のビット系列に応じた空間レイヤマッピングを行う。

変調に使用される複素信号点集合の数をＧとする。Ｇ個の複素信号点集合のうち任意の複素信号点集合をｇとする。第２の空間変調方式では、Ｇ個の複素信号点集合のうち、どの複素信号点集合ｇをどの空間レイヤにマッピングするかに、情報が乗せられる。複素信号点集合ｇがマッピングされる空間レイヤの数をＮ_ＳＬ，ｇとする。Ｇ＝２とした場合、複素信号点集合＃１がマッピングされる空間レイヤの数をＮ_ＳＬ，１とすると、複素信号点集合＃２がマッピングされる空間レイヤの数Ｎ_ＳＬ，２は、次式を満たすことが望ましい。

また、次式に関係が満たされることが望ましい。

（２）第２のビット系列の複素信号点への変調
第２のビット系列（情報ビット又は符号化ビット）は、ｍビットごとに区切られて、ｍビットの部分系列毎に複素信号点（実数又は複素数の信号点）に変換（変調）される。このような変換は、コンスタレーションマッピングとも称される。ｍは、複素信号点の変調レベルである。ｍは、複素信号点が運ぶことができる複素信号点あたりのビット数、又は複素信号点で表現されるビット数と捉えられてもよい。

変換対象のビット系列は、所定の複素信号点集合に含まれる複数の複素信号点のうち、変換対象のビット系列に対応する複素信号点に変換される。変換には、２＾ｍ ＦＳＫ、２＾ｍ ＡＳＫ、２＾ｍ ＰＳＫ、又は２＾ｍ ＱＡＭ等の任意の複素信号点集合が用いられ得る。具体的な変換テーブルは、後述する表７～表１１に示される。

（３）第２の空間変調方式の具体例
・第１の具体例
以下、図１３を参照しながら、第２の空間変調方式の第１の具体例を説明する。

図１３は、第２の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図１３に示した例では、２つの空間レイヤのうち一方に複素信号点集合＃１に属する複素信号点がマッピングされ、他方に複素信号点集合＃２に属する複素信号点がマッピングされる（即ち、Ｎ_{ＳＬ，ｍａｘ}＝２、Ｎ_ＳＬ，１＝１、Ｎ_ＳＬ，２＝１、Ｇ＝２）。この場合、空間マッピングパターンに乗せられる情報は１ビットである。詳しくは、複素信号点集合＃１が空間レイヤ＃１にマッピングされ、複素信号点集合＃２が空間レイヤ＃２にマッピングされることにより、「０」が表される。複素信号点集合＃１が空間レイヤ＃２にマッピングされ、複素信号点集合＃２が空間レイヤ＃１にマッピングされることにより、「１」が表される。

即ち、第１のビット系列として「０」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃１にマッピングされ、第２のビット系列の第２の部分系列が複素信号点集合＃２を用いて複素信号点に変換されて空間レイヤ＃２にマッピングされる。第１のビット系列として「１」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃２を用いて複素信号点に変換されて空間レイヤ＃２にマッピングされ、第２のビット系列の第２の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃１にマッピングされる。

・第２の具体例
以下、図１４を参照しながら、第２の空間変調方式の第２の具体例を説明する。

図１４は、第２の空間変調方式における第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図１４に示した例では、４つの空間レイヤのうち１つに複素信号点集合＃１に属する複素信号点がマッピングされ、他の３つに複素信号点集合＃２に属する複素信号点がマッピングされる（即ち、Ｎ_{ＳＬ，ｍａｘ}＝４、Ｎ_ＳＬ，１＝１、Ｎ_ＳＬ，２＝３、Ｇ＝２）。この場合、空間マッピングパターンに乗せられる情報は２ビットである。詳しくは、複素信号点集合＃１が空間レイヤ＃１にマッピングされ、複素信号点集合＃２が他の空間レイヤにマッピングされることにより、「００」が表される。複素信号点集合＃１が空間レイヤ＃２にマッピングされ、複素信号点集合＃２が他の空間レイヤにマッピングされることにより、「０１」が表される。複素信号点集合＃１が空間レイヤ＃３にマッピングされ、複素信号点集合＃２が他の空間レイヤにマッピングされることにより、「１０」が表される。複素信号点集合＃１が空間レイヤ＃４にマッピングされ、複素信号点集合＃２が他の空間レイヤにマッピングされることにより、「１１」が表される。

即ち、第１のビット系列として「００」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃１にマッピングされ、第２のビット系列の残りの部分系列が順に複素信号点集合＃２を用いて複素信号点に変換されて残りの空間レイヤにマッピングされる。第１のビット系列として「０１」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃２にマッピングされ、第２のビット系列の残りの部分系列が順に複素信号点集合＃２を用いて複素信号点に変換されて残りの空間レイヤにマッピングされる。第１のビット系列として「１０」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃３にマッピングされ、第２のビット系列の残りの部分系列が順に複素信号点集合＃２を用いて複素信号点に変換されて残りの空間レイヤにマッピングされる。第１のビット系列として「１１」が入力されると、第２のビット系列の第１の部分系列が複素信号点集合＃１を用いて複素信号点に変換されて空間レイヤ＃４にマッピングされ、第２のビット系列の残りの部分系列が順に複素信号点集合＃２を用いて複素信号点に変換されて残りの空間レイヤにマッピングされる。

なお、異なる複素信号点集合がマッピングされる空間レイヤは、所定の複素信号点シンボル時間内では、互いに重複しないようにすることが望ましい。

＜３．２．２．２．複素信号点集合＞
（１）複数の複素信号点集合の特徴
以下、第２の空間変調方式に用いられる複数の複素信号点集合について詳細に説明する。

変調に使用される複数の複素信号集合のうち少なくとも１つは、２＾ｍ ＦＳＫ、２＾ｍ ＡＳＫ、２＾ｍ ＰＳＫ、又は２＾ｍ ＱＡＭのうち少なくともいずれかで表現される複素信号点を要素として含み、ｍはゼロ以上の整数である。変調に使用される複数の前記複素信号点集合のうち少なくとも１つの複素信号点集合は、要素数が２＾ｍ、又は１＋２＾ｍであることが望ましい。ただし、複素信号点集合の要素数が１＋２＾ｍである場合、当該複素信号点集合は要素としてゼロ（０＋０ｊ）を含む。変調に使用される複数の複素信号点集合のうち少なくとも１つの複素信号点集合は、要素数が１であってもよい。ただし、複素信号点集合の要素数が１である場合、当該複素信号点集合は要素としてゼロ（０＋０ｊ）を含む。

変調に使用される複数の複素信号点集合は、互いに異なる特徴を有する。この特徴に基づいて、受信装置２００は、受信した複素信号点系列に含まれる複素信号点の各々が、複数の複素信号点集合うちどの複素信号点集合に属するかを識別することが可能となる。以下、変調に使用される複数の複素信号点集合の特徴について説明する。

・重複する要素がない
変調に使用される複数の複素信号点集合は、互いに重複する要素がないことが望ましい。例えば、変調に複素信号点集合ｇ１及び複素信号点集合ｇ２が使用される場合、複素信号点集合ｇ１に属する任意の複素信号点ｓ_ｇ１，ａと、複素信号点集合ｇ２に属する任意の複素信号点ｓ_ｇ２，ｂとは、重複しないことが望ましい。即ち、次式の関係が成立することが望ましい。

ただし、複素信号点集合が複素信号点としてゼロ（s=0+j0）を含む場合、そのゼロについては異なる複素信号点集合の間で重複があってもよい。

・演算で表現可能
複素信号点系列に使用される複数の複素信号点集合に含まれる任意の２つの複素信号点集合の、一方の要素は、他方の要素に所定の演算を適用することで表現されることが望ましい。さらに、複素信号点系列に使用される複数の複素信号点集合に含まれる任意の２つの複素信号点集合の、一方に含まれるすべての要素は、他方の要素に対し共通の所定の演算を適用することで表現されることが望ましい。具体的には、複素信号点系列に使用される複数の複素信号点集合の各々は、互いに線形の関係にあることが望ましい。即ち、複素信号点系列に使用される複数の複素信号点集合に含まれる任意の２つの複素信号点集合の、一方の要素は、他方の要素の線形操作により表現されることが望ましい。所定の演算としては、振幅変化、位相回転、線形シフト又は置換の少なくともいずれかが挙げられる。

・ビット数が同じ
複素信号点系列に使用される複数の複素信号点集合の各々は、互いに要素数が同一である又は要素数の差が高々１であることが望ましい。

（２）複数の複素信号点集合の特徴付けの例
・第１の例
図１５は、第２の空間変調方式に使用される複数の複素信号点集合の一例を示す図である。図１５では、ＢＰＳＫ（Binary Phase Shift Keying）をベースに異なる位相回転量が与えられた複素信号点集合ｇ１～ｇ４が図示されている。ＢＰＳＫがベースであるから、ｍ＝１である。複素信号点集合ｇ１～ｇ４の任意の２つの複素信号点集合の、一方の要素は、他方の要素に位相回転を適用することで表現される。例えば、複素信号点集合ｇ１及びｇ２に着目すると、複素信号点集合ｇ１の要素ｓ_ｇ１，ａは、複素信号点集合ｇ２の要素ｓ_ｇ２，ｂを用いて、次式のように定義される。

ここで、θ_{ｇ１，ｇ２}は、実数であり、複素信号点集合ｇ１及びｇ２の各々に適用された位相回転量の差分である。換言すると、θ_{ｇ１，ｇ２}は、複素信号点ｓ_ｇ１，ａ及びｓ_ｇ２，ｂの位相差である。θ_{ｇ１，ｇ２}の値は、複素信号点集合ｇ１及びｇ２に含まれる全ての要素で共通であってもよい。

ベースとしたＢＰＳＫからの位相差θによりＧ個の複素信号点集合を特徴付けるためには、ベースとしたＢＰＳＫからの各々の複素信号点集合ｇの位相差θの値に関し、θ＝π＊（ｇ－１）／Ｇの関係が成立することが望ましい。ただし、ｇ＝１，…，Ｇである。なお、図１５では、この関係が成立している。

・第２の例
図１６は、第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。図１６では、ＢＰＳＫ（Binary Phase Shift Keying）をベースに異なる位相回転量又は異なる振幅変化量の少なくともいずれかが与えられた複素信号点集合ｇ１～ｇ４が図示されている。ＢＰＳＫがベースであるから、ｍ＝１である。複素信号点集合ｇ１～ｇ４の任意の２つの複素信号点集合の、一方の要素は、他方の要素に位相回転又は振幅変化の少なくともいずれかを適用することで表現される。例えば、複素信号点集合ｇ１及びｇ２に着目すると、複素信号点集合ｇ１の要素ｓ_ｇ１，ａは、複素信号点集合ｇ２の要素ｓ_ｇ２，ｂを用いて、次式のように定義される。

ここで、θ_{ｇ１，ｇ２}は、実数であり、複素信号点集合ｇ１及びｇ２の各々に適用された位相回転量の差分である。換言すると、θ_{ｇ１，ｇ２}は、複素信号点ｓ_ｇ１，ａ及びｓ_ｇ２，ｂの位相差である。Ｚ_{ｇ１，ｇ２}は、複素数、実数又は純虚数であり、複素信号点集合ｇ１及びｇ２の各々に適用された振幅変化量の差である。換言すると、Ｚ_{ｇ１，ｇ２}は、複素信号点ｓ_ｇ１，ａ及びｓ_ｇ２，ｂの振幅差である。θ_{ｇ１，ｇ２}及びＺ_{ｇ１，ｇ２}の値は、複素信号点集合ｇ１及びｇ２に含まれる全ての要素で共通であってもよい。

ベースとしたＢＰＳＫからの位相差及び振幅差によりＧ個の複素信号点集合を特徴付けるためには、位相差でＧｐ個、振幅差でＧａ個の特徴が付けられる場合、Ｇ＝Ｇｐ＊Ｇａの関係が成立することが望ましい。なお、図１６では、Ｇｐ＝２であり、Ｇａ＝２である。また、ベースとしたＢＰＳＫからの各々の複素信号点集合ｇの位相差θの値に関し、θ＝π＊（ｇ－１）／Ｇｐの関係が成立することが望ましい。ただし、ｇ＝１，…，Ｇｐである。なお、図１６では、この関係が成立している。

・第３の例
図１７は、第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。図１７では、ＱＰＳＫ（Quadrature Phase Shift Keying）をベースに異なる位相回転量又は異なる振幅変化量の少なくともいずれかが与えられた複素信号点集合ｇ１～ｇ４が図示されている。ＱＰＳＫがベースであるから、ｍ＝２である。複素信号点集合ｇ１～ｇ４の任意の２つの複素信号点集合の、一方の要素は、他方の要素に位相回転又は振幅変化の少なくともいずれかを適用することで表現される。

ベースとしたＱＰＳＫからの位相差及び振幅差によりＧ個の複素信号点集合を特徴付けるためには、位相差でＧｐ個、振幅差でＧａ個の特徴が付けられる場合、Ｇ＝Ｇｐ＊Ｇａの関係が成立することが望ましい。なお、図１７では、Ｇｐ＝２であり、Ｇａ＝２である。また、ベースとしたＱＰＳＫからの各々の複素信号点集合ｇの位相差θの値に関し、θ＝π＊（ｇ－１）／２Ｇｐの関係が成立することが望ましい。ただし、ｇ＝１，…，Ｇｐである。なお、図１７では、この関係が成立している。

・第４の例
図１８は、第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの一例を示す図である。図１８は、１６ＱＡＭ（Quadrature Amplitude Modulation）をベースに異なる線形シフトが与えられた複素信号点集合ｇ１～ｇ４が図示されている。１６ＱＡＭがベースであるから、ｍ＝４である。複素信号点集合ｇ１～ｇ４の任意の２つの複素信号点集合の、一方の要素は、他方の要素に線形シフトを適用することで表現される。例えば、複素信号点集合ｇ１及びｇ２に着目すると、複素信号点集合ｇ１の要素ｓ_ｇ１，ａは、複素信号点集合ｇ２の要素ｓ_ｇ２，ｂを用いて、次式のように定義される。

ここで、Ｃ_{ｇ１，ｇ２}は、複素数、実数又は純虚数であり、複素信号点集合ｇ１及びｇ２の各々に適用された線形シフトの差である。Ｃ_{ｇ１，ｇ２}の値は、複素信号点集合ｇ１及びｇ２に含まれる全ての要素で共通であってもよい。

・一般化
上記説明した複数の複素信号点集合の特徴付けについて、以下に一般化する。変調に使用される複数の複素信号点集合のうち、ある複素信号点集合の要素は、別の複素信号点集合の要素に対する振幅変化、位相回転、及び／又は線形シフトを適用することで定義可能であることが望ましい。例えば、変調に使用される複数の複素信号点集合のうち任意の２つの複素信号点集合ｇ１及びｇ２に着目すると、複素信号点集合ｇ１の要素ｓ_ｇ１，ａは、複素信号点集合ｇ２の要素ｓ_ｇ２，ｂを用いて、次式のように定義される。

また、適用される振幅変化、位相回転、及び線形シフトの各々の値は、変調に使用される複数の複素信号点集合のうち任意の２つの複素信号点集合ｇ１及びｇ２に関し、次式の関係が成立することが望ましい。

（３）複数の複素信号点集合の特徴付けの別の例
変調に使用される複数の複素信号点集合を生成する方法は、上記説明した方法に限定されない。例えば、ＦＳＫ／ＡＳＫ／ＰＳＫ／ＱＡＭをベースとし、その中から任意の２点以上の複素信号点を抽出することにより、変調に使用される複数の複素信号点集合が生成されてもよい。その具体例を、図１９～図２２を参照して説明する。

図１９～図２２は、第２の空間変調方式に使用される複数の複素信号点集合の特徴付けの他の一例を示す図である。図１９～図２１では、ＱＰＳＫをベースとして、ＱＰＳＫの４つの複素信号点から、２つを複素信号点集合ｇ１の要素として抽出し、残り２つを複素信号点集合ｇ２の要素として抽出する場合の例が示されている。図２２では、１６ＱＡＭをベースとして、１６ＱＡＭの１６個の複素信号点から、複素信号点集合ｇ１～ｇ４の要素として４個ずつ抽出する場合の例が示されている。

このようにして、変調に使用される複数の複素信号点集合が生成される場合であっても、ある複素信号点集合の要素は、別の複素信号点集合の要素に対する振幅変化、位相回転、及び／又は線形シフトを適用することで定義可能であることが望ましい。即ち、上記数式（２６）～（２７）の関係が成立することが望ましい。

＜３．２．２．３．具体的な信号処理＞
以下では、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３による信号処理の具体例を詳しく説明する。

ジョイントコンスタレーションマッピング＆空間マッピングブロック３３には、上述した第１のビット系列及び第２のビット系列が入力される。

＜３．２．２．３．１．第１の例＞
本例は、所定の複素信号点集合を用いて第２のビット系列を一時的な複素信号点系列に変換した後、第１のビット系列に対応する演算処理を一時的な複素信号点系列に適用することで、空間レイヤに複素信号点集合をマッピングする例である。

（１）構成例
図２３は、本実施形態に係る送信装置１００による信号処理の第１の例を説明するためのブロック図である。図２３では、図１２に示した信号処理のうち、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３による信号処理の具体例が詳しく図示されている。図２３に示した信号処理は、物理レイヤコンフィギュレーション制御ブロック３０１、ビットセレクションブロック３０２、空間レイヤセレクションブロック３０３、コンスタレーションマッピングブロック３０４、空間レイヤ処理ブロック３０５、及び空間マッピングブロック３０６を含む。図２３を参照すると、ＦＥＣ符号化、レートマッチング、スクランブリング及び／又はインタリービングが適用された後のビット系列が入力され、図２３に示した信号処理が適用された後、プリコーディング等が適用される。

・物理レイヤコンフィギュレーション制御ブロック３０１
物理レイヤコンフィギュレーション制御ブロック３０１は、物理レイヤ、上位レイヤ、送信装置１００が接続する基地局又は受信装置２００等から通知される制御情報、及び規格等により予め決められた情報に従って、各ブロックの動作を制御する。通知される制御情報としては、制御情報シグナリング及びＲＲＣ（Radio Resource Control）シグナリング等が挙げられる。規格等により予め定められる情報としては、プリコンフィギュレーション又は標準規格により予め定められる情報が挙げられる。

・ビットセレクションブロック３０２
ビットセレクションブロック３０２は、入力されたビット系列を第１のビット系列と第２のビット系列とに分ける。ビットセレクションブロック３０２は、第１のビット系列を空間レイヤセレクションブロック３０３に出力し、第２のビット系列をコンスタレーションマッピングブロック３０４に出力する。

例えば、ビットセレクションブロック３０２は、入力されたビット系列から第１のビット系列を選択し、残りを第２のビット系列とする。第１のビット系列として選択されるビット数をＮ_Ｂ，ＳＭとすると、Ｎ_Ｂ，ＳＭは次式で表される。

ここで、Ｇ≦２且つ数式（２９）の関係が満たされる場合、Ｎ_Ｂ，ＳＭは数式（３０）で表される。

また、Ｎ_Ｂ，ＳＭは、次のいずれかの数式により表されてもよい。

ここで、Ｇ≦２且つ数式（２９）の関係が満たされる場合、数式（３０）と数式（３１）の各々とは同じ数式となる。なお、上記数式において、Ｎ_ＳＬ，０＝０とする。

・空間レイヤセレクションブロック３０３
空間レイヤセレクションブロック３０３は、ビットセレクションブロック３０２により選択された第１のビット系列に応じて、Ｎ_ＳＬ個（又はＮ_{ＳＬ，ｍａｘ}個）の空間レイヤのうち、どの空間レイヤにマッピングされる複素信号点にどのような演算処理を適用するかを決定する。これは、Ｎ_ＳＬ個（又はＮ_{ＳＬ，ｍａｘ}個）の空間レイヤのどの空間レイヤにどの複素信号点集合をマッピングするかを選択することに相当する。なお、演算処理は、複素信号点に対する振幅変化、位相回転、線形シフト又は置換の少なくともいずれかである。

例えば、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝１、Ｎ_ＳＬ，２＝３、適用される演算処理としてＧ＝２に対応する２種類の位相回転量(θ_１、θ_２)が定義される場合、第１のビット系列に対応する演算処理は、例えば下記の表４に示す演算処理定義テーブルにより定義される。この演算処理定義テーブルは、物理レイヤコンフィギュレーション制御ブロック３０１により指定され得る。

別の例として、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝２、Ｎ_ＳＬ，２＝２、適用される演算処理としてＧ＝２に対応する２種類の位相回転量(θ_１、θ_２)を考えた場合、第１のビット系列に対応する演算処理は、例えば下記の表５に示す演算処理定義テーブルにより定義される。この演算処理定義テーブルは、物理レイヤコンフィギュレーション制御ブロック３０１により指定され得る。

別の例として、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝２、Ｎ_ＳＬ，２＝１、適用される演算処理としてＧ＝２に対応する２種類の位相回転量(θ_１、θ_２)を考えた場合、第１のビット系列に対応する演算処理は、例えば下記の表６に示す演算処理定義テーブルにより定義される。ここで、ＯＦＦの空間レイヤに対しては、ゼロの乗算（*(0+j0)）が適用される。この演算処理定義テーブルは、物理レイヤコンフィギュレーション制御ブロック３０１により指定され得る。

なお、表４～表６では位相回転を例に説明したが、振幅変化及び線形シフトに関しても、上述した演算処理定義テーブルが用いられ得る。かかる演算処理定義テーブルは、物理レイヤコンフィギュレーション制御ブロック３０１により指定され得る。

・コンスタレーションマッピングブロック３０４
コンスタレーションマッピングブロック３０４は、ベースとなる所定の複素信号点集合に基づいて第２のビット系列を一時的な複素信号点系列に変換する。ベースとなる所定の複素信号点集合は、２＾ｍ ＦＳＫ、２＾ｍ ＡＳＫ、２＾ｍ ＰＳＫ、又は２＾ｍ ＱＡＭのうち少なくともいずれかで表現される複素信号点を要素として含み、ｍはゼロ以上の整数である。この場合、第２のビット系列はｍビットごとに区切られて、ｍビットの部分系列毎に複素信号点に変換される。換言すると、リソースエレメントの位置毎に、複素信号点に変換される。図２３に示した信号処理の結果、最終的にＮ個の複素信号点から成る複素信号点系列が生成される。コンスタレーションマッピングブロック３０４から出力される複素信号点の個数は、次式で表される。

複素信号点に乗せる情報のビット数Ｎ_Ｂ，ＣＭは、次式で表される。

以下に、ＢＰＳＫ（ｍ＝１）、ＱＰＳＫ（ｍ＝２）、１６ＱＡＭ（ｍ＝４）、６４ＱＡＭ（ｍ＝６）、及び２５６ＱＡＭ（ｍ＝８）における、第２のビット系列と複素信号点（Ｉ軸及びＱ軸)との対応関係を示す変換テーブルの一例を示す。

・空間レイヤ処理ブロック３０５
空間レイヤ処理ブロック３０５は、第２のビットに基づき生成された一時的な複素信号点系列に含まれる複数の複素信号点の各々に、第１のビット系列に基づく演算処理を適用することで、最終的な複素信号点系列を生成する。詳しくは、空間レイヤ処理ブロック３０５は、コンスタレーションマッピングブロック３０４から出力された複素信号点系列に含まれる各々の複素信号点に対し、空間レイヤセレクションブロック３０３により選択された演算処理を適用する。空間レイヤ処理ブロック３０５による演算処理が適用された後の、空間レイヤｎにマッピングされる複素信号点をｓ_ｎは、次式で表される。

ここで、ｓ´_ｎは、コンスタレーションマッピングブロック３０４から出力された複素信号点であり、ＯＦＦの空間レイヤにマッピングされる複素信号点も含む。Ｚ_ｎ、θ_ｎ、及びＣ_ｎは、空間レイヤセレクションブロック３０３により選択された、空間レイヤｎにおいて適用される演算処理において用いられる係数である。

空間レイヤ処理ブロック３０５では、空間レイヤセレクションブロック３０３により選択された演算処理以外の処理を実施してもよい。

－電力割り当て
例えば、空間レイヤ処理ブロック３０５は、次式に示すように、空間レイヤに対する電力割当てを実施してもよい。

ここで、ｐ_ｎは、空間レイヤｎに対する電力割り当てである。一例として、ＯＮ／ＯＦＦの空間レイヤの比率を考慮した電力割り当てが実施される場合、ｐ_ｎは次式で表され得る。

上記数式（３６）に基づく電力割り当てが実施される場合、Ｎ_ＳＬ個又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤ全体における総電力及び平均電力を等しくすることができる。その結果、空間レイヤあたりの誤り率を改善することが可能となる。つまり、ＯＦＦの空間レイヤがある場合には、次式の関係が成り立つｐ_ｎが採用されてもよい。

反対に、ＯＦＦの空間レイヤの分だけ電力を節約すべきである場合、次式で表されるｐ_ｎが採用されてもよい。

あるいは、次式で表されるｐ_ｎが採用されてもよい。

ここで、Ｐは、Ｎ_ＳＬ、Ｎ_{ＳＬ，ｍａｘ}、及びＮ_ＳＬ，ｇによらない定数である。

－他の処理
空間レイヤ処理ブロック３０５による上記処理が実施された後、上述したプリコーディング行列を用いた変調、ＭＩＭＯチャネル特性に起因するプリコーディング処理、ビームフォーミング処理、電波伝搬特性に起因する送信側チャネル等化処理、及び／又は送信側電力割当て処理等が、さらに実施されてもよい。

・空間マッピングブロック３０６
空間マッピングブロック３０６は、空間レイヤ処理ブロック３０５から出力された複素信号点系列を、空間レイヤにマッピングする。

（２）考察
以上説明した信号処理により、Ｎ_ＳＬ個又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤにマッピングされる１つの複素信号点系列で運ぶことができるビット数Ｎ_Ｂは、次式で表される。

なお、このビット数Ｎ_Ｂは、ビットセレクションブロック３０２に入力されるビット系列のビット数に相当する。

ここで、複素信号点集合ｇに属する複素信号点が運ぶことができる複素信号点あたりのビット数ｍ_ｇの値は、Ｇ個の複素信号点集合間で共通であってもよいし、異なっていてもよい。ｍ_ｇの値は、上述のＮ_Ｂ，ＣＭの値に影響を与えることとなる。

例えば、制御情報のシグナリングオーバーヘッドを考慮する場合には、ｍ_ｇの値は、Ｇ個の複数の複素信号点集合間で共通であることが望ましい。一方、電波伝搬環境なども考慮に入れた上で、最終的にマッピングされる物理リソースに応じてビット数ｍ_ｇ（及び変調レベル）を制御すべき状況では、ｍ_ｇの値は、Ｇ個の複素信号点集合間で異なることが許容されることが望ましい。後者は、リンクアダプテーションによるＭＣＳ（Modulation and Coding Set)の設定・通知の一部として実現されることも可能である。

（３）処理の流れ
上記説明した本例に係る信号処理の流れの一例を、図２４を参照して説明する。

図２４は、本実施形態に係る送信装置１００による信号処理の第１の例の流れの一例を示すフローチャートである。図２４に示すように、まず、送信装置１００は、送信機会があるか否かを判定する（ステップＳ１０２）。送信機会があると判定された場合（Ｓ１０２／ＹＥＳ）、処理はステップＳ１０４に進む。送信機会がないと判定された場合（Ｓ１０２／ＮＯ）、処理はステップＳ１２４に進む。

ステップＳ１０４では、送信装置１００は、制御チャネルを送信するか否かを判定する。制御チャネルを送信すると判定された場合（Ｓ１０４／ＹＥＳ）、処理はステップＳ１０６に進む。データチャネルを送信すると判定された場合（Ｓ１０４／ＮＯ）、処理はステップＳ１０８に進む。

ステップＳ１０６では、送信装置１００は、制御チャネル用の、空間変調に使用される空間レイヤの数Ｎ_ＳＬ、複素信号点の変調レベルｍ、複素信号点集合の数Ｇ、各複素信号点集合に属する複素信号点がマッピングされる空間レイヤの数Ｎ_ＳＬ，ｇを取得する。その後、処理はステップＳ１１０に進む。

ステップＳ１０８では、送信装置１００は、データチャネル用の、空間変調に使用される空間レイヤの数Ｎ_ＳＬ、複素信号点の変調レベルｍ、複素信号点集合の数Ｇ、各複素信号点集合に属する複素信号点がマッピングされる空間レイヤの数Ｎ_ＳＬ，ｇを取得する。その後、処理はステップＳ１１０に進む。

ステップＳ１１０では、送信装置１００は、ｍに対応する複素信号点集合の変換テーブルを選択する。次いで、送信装置１００は、Ｎ_ＳＬ、Ｇ、Ｎ_ＳＬ，ｇに対応する、演算処理定義テーブルを選択する（ステップＳ１１２）。次に、送信装置１００は、入力情報系列のうち第２のビット系列を、ステップＳ１１０において選択した変換テーブルに従って複素信号点に変換する（ステップＳ１１４）。次いで、送信装置１００は、変換された複素信号点の各々に対し、ステップＳ１１２において選択した演算処理定義テーブルにおいて入力情報系列のうち第１のビット系列に対応する演算処理を適用する（ステップＳ１１６）。なお、演算処理前又は後に、複素信号点系列は空間レイヤにマッピングされる。次に、送信装置１００は、プリコーディング処理を実施する（ステップＳ１１８）。

その後、送信装置１００は、所定の変調処理及びＲＦ処理を実施する（ステップＳ１２０）。そして、送信装置１００は、ＲＦ信号を送信する（ステップＳ１２２）。その後、送信装置１００は、次の送信機会を待つ（ステップＳ１２４）。

＜３．２．２．３．２．第２の例＞
本例は、第１のビット系列に対応する複素信号点集合を用いて、第２のビット系列を複素信号点に変換し、空間レイヤにマッピングする例である。

（１）構成例
図２５は、本実施形態に係る送信装置１００による信号処理の第２の例を説明するためのブロック図である。図２５では、図１２に示した信号処理のうち、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３による信号処理の具体例が詳しく図示されている。図２５に示した信号処理は、物理レイヤコンフィギュレーション制御ブロック３１１、ビットセレクションブロック３１２、空間レイヤセレクションブロック３１３、コンスタレーションマッピングブロック３１４、空間レイヤ処理ブロック３１５、空間マッピングブロック３１６及びコンスタレーショングループ選択ブロック３１７を含む。図２５を参照すると、ＦＥＣ符号化、レートマッチング、スクランブリング及び／又はインタリービングが適用された後のビット系列が入力され、図２５に示した信号処理が適用された後、プリコーディング等が適用される。

・物理レイヤコンフィギュレーション制御ブロック３１１
物理レイヤコンフィギュレーション制御ブロック３１１は、第１の例において説明した、物理レイヤコンフィギュレーション制御ブロック３０１と同様の機能を有する。

・ビットセレクションブロック３１２
ビットセレクションブロック３１２は、第１の例において説明した、ビットセレクションブロック３０２と同様の機能を有する。

・空間レイヤセレクションブロック３１３
空間レイヤセレクションブロック３１３は、ビットセレクションブロック３１２により選択された第１のビット系列に応じて、複数の複素信号点集合の空間レイヤへのマッピングパターンを選択する。これは、第２のビット系列からＮ_ＳＬ個（又はＮ_{ＳＬ，ｍａｘ}個）個の空間レイヤにマッピングされる各々の複素信号点への変換に用いられる、各々の複素信号点集合を指定することに相当する。なお、実際に変換に用いられる複素信号点集合は、後述するコンスタレーショングループ選択ブロック３１７により選択（生成）される。

例えば、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝１、Ｎ_ＳＬ，２＝３の場合、第１のビット系列と第２のビット系列に対し適用される複素信号点集合との関係は、例えば下記の表１２に示す複素信号点集合指定テーブルにより定義される。この複素信号点集合指定テーブルは、物理レイヤコンフィギュレーション制御ブロック３１１により指定され得る。

別の例として、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝２、Ｎ_ＳＬ，２＝２の場合、第１のビット系列と第２のビット系列に対し適用される複素信号点集合との関係は、例えば下記の表１３に示す複素信号点集合指定テーブルにより定義される。この複素信号点集合指定テーブルは、物理レイヤコンフィギュレーション制御ブロック３１１により指定され得る。

別の例として、Ｎ_ＳＬ＝４、Ｇ＝２、Ｎ_ＳＬ，１＝２、Ｎ_ＳＬ，２＝１の場合、第１のビット系列と第２のビット系列に対し適用される複素信号点集合との関係は、例えば下記の表１４に示す複素信号点集合指定テーブルにより定義される。ここで、ＯＦＦのリソースエレメントは、ゼロ(0+j0)のみを要素とする複素信号点集合（例えばg0、m=0に相当）を適用することにより実現されてもよい。この複素信号点集合指定テーブルは、物理レイヤコンフィギュレーション制御ブロック３１１により指定され得る。

・コンスタレーショングループ選択ブロック３１７
コンスタレーショングループ選択ブロック３１７は、空間レイヤセレクションブロック３１３により選択された複数の複素信号点集合を生成、あるいは選択し、コンスタレーションマッピングブロック３１４に出力する。

コンスタレーショングループ選択ブロック３１７は、複素信号点集合を生成する場合、ベースとなる複素信号点集合の要素の各々に共通の演算処理を適用することで、複数の複素信号点集合を生成し得る。適用される演算処理としては、第１の例において説明した振幅変化、位相回転及び／又は線形シフト等が挙げられる。コンスタレーショングループ選択ブロック３１７により生成される複素信号点集合ｇの要素ｓ_ｇ，ａは、ベースとなる複素信号点の要素ｓ_ｂ，ａを用いて、次式で表される。

Ｚ、θ及びＣの値、ベースとなる複素信号点集合の要素からの振幅、位相及び線形シフトの変換量である。これらの値は、例えば下記表１５示すような変化量指定テーブルとして定義され、コンスタレーショングループ選択ブロック３１７に利用されてもよい。変化量指定テーブルは、変調に使用される複素信号点集合の数Ｇの値及びベースとなる複素信号点集合のタイプ（例えば、ＦＳＫ／ＡＳＫ／ＰＳＫ／ＱＡＭおよびmの値等により定義される)ごとに、定義されてもよい。ベースとなる複素信号点集合としては、例えば、表７～表１１で示した変調方式の複素信号点集合、あるいはその部分集合が、用いられてもよい。

ここで、位相変化量による特徴付けを与えることでＧ個（Ｇ＞１）の複素信号点集合を生成しようとする場合、変化量指定テーブルにおける任意の異なる２つのθの値の差は、π／Ｇラジアンの整数倍であることが望ましい。例えば、Ｇ＝２であれば、θの値の差は、π／２ラジアンの整数倍であることが望ましく、Ｇ＝４であれば、θの値の差はπ／４ラジアンの整数倍であることが望ましい。

また、線形シフト量による特徴付けを与えることでＧ個（Ｇ＞１）の複素信号点集合を生成しようとする場合、且つＧが偶数の値の場合、変化量指定テーブルにおいて、Ｃに関する所定の条件が満たされることが望ましい。具体的には、変化量指定テーブルにおいて、実数部の正負の符号のみが異なる関係性である２つのＣ、虚数部の正負の符号のみが異なる関係性（即ち、共役の関係性）にある２つのＣ、実数部及び虚数部の正負の符号が異なる関係性(即ち、－１倍の関係性)にある２つのＣ、の少なくともいずれかがあることが望ましい。

・コンスタレーションマッピングブロック３１４
コンスタレーションマッピングブロック３１４は、第１のビット系列に基づいて選択された複数の複素信号点集合の空間マッピングパターンに基づいて、第２のビット系列を複数の複素信号点集合の各々から選択した複素信号点から成る複素信号点系列に変換する。具体的には、コンスタレーションマッピングブロック３１４は、コンスタレーショングループ選択ブロック３１７により生成又は選択された複数の複素信号点集合に基づいて、第２のビット系列を複素信号点に変換して、複素信号点系列を生成する。第２のビット系列は、ｍビットの部分系列毎に、即ちリソースエレメントの位置毎に、複素信号点に変換される。その際、コンスタレーションマッピングブロック３１４は、ｍビットの部分系列毎に、コンスタレーショングループ選択ブロック３１７により生成又は選択された複数の複素信号点集合のうち空間レイヤセレクションブロック３１３により指定された複素信号点集合を用いて、複素信号点への変換を行う。

・空間レイヤ処理ブロック３１５
空間レイヤ処理ブロック３１５は、第１の例における空間レイヤ処理ブロック３０５と異なり、複数の複素信号点集合の特徴付けのための演算処理を行わない。コンスタレーションマッピングブロック３１４による変調において、すでに特徴付けが済んでいるためである。

一方で、空間レイヤ処理ブロック３１５による上記処理が実施された後、上述したプリコーディング行列を用いた変調、ＭＩＭＯチャネル特性に起因するプリコーディング処理、ビームフォーミング処理、電波伝搬特性に起因する送信側チャネル等化処理、及び／又は送信側電力割当て処理等が、さらに実施されてもよい。

・空間マッピングブロック３１６
空間マッピングブロック３１６は、空間レイヤ処理ブロック３１５から出力された複素信号点系列を、空間レイヤにマッピングする。

（２）考察
以上説明した信号処理により、Ｎ_ＳＬ個又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤにマッピングされる複素信号点系列に乗せることができるビット数Ｎ_Ｂは、次式で表される。

なお、このビット数Ｎ_Ｂは、ビットセレクションブロック３１２に入力されるビット系列のビット数に相当する。

ここで、複素信号点集合ｇに属する複素信号点が運ぶことができる複素信号点あたりのビット数ｍ_ｇの値は、変調に使用される複数の複素信号点集合間で共通であってもよいし、異なっていてもよい。ｍ_ｇの値は、上述のＮ_Ｂ，ＣＭの値に影響を与えることとなる。

例えば、制御情報のシグナリングオーバーヘッドを考慮する場合には、ｍ_ｇの値は、変調に使用される複数の複素信号点集合間で共通であることが望ましい。一方、電波伝搬環境なども考慮に入れた上で、最終的にマッピングされる物理リソースに応じてビット数ｍ_ｇ（及び変調レベル）を制御すべき状況では、ｍ_ｇの値は、変調に使用される複数の複素信号点集合間で異なることが許容されることが望ましい。後者は、リンクアダプテーションによるＭＣＳ（Modulation and Coding Set)の設定・通知の一部として実現されることも可能である。

（３）処理の流れ
上記説明した本例に係る信号処理の流れの一例を、図２６を参照して説明する。

図２６は、本実施形態に係る送信装置１００による信号処理の第２の例の流れの一例を示すフローチャートである。ステップＳ２０２～Ｓ２０８に係る処理は、図２４のステップＳ１０２～Ｓ１０８に係る処理と同様である。

ステップＳ２１０では、送信装置１００は、入力情報系列のうち第２のビット系列に含まれる各空間レイヤにマッピングされる部分ビット系列の各々に対し適用される複素信号点集合を、Ｎ_ＳＬ、Ｇ、Ｎ_ＳＬ，ｇ及び第１のビット系列に基づいて選択する。次いで、送信装置１００は、入力情報系列のうち第２のビット系列を、ステップＳ２１０において選択した複素信号点集合の変換テーブルに従って複素信号点に変換する（ステップＳ２１２）。次に、送信装置１００は、空間レイヤ処理を適用する（ステップＳ２１４）。次いで、送信装置１００は、空間レイヤ処理後の複素信号点の各々を、空間レイヤにマッピングする（ステップＳ２１６）。次に、送信装置１００は、プリコーディング処理を実施する（ステップＳ２１８）。

その後、送信装置１００は、所定の変調処理及びＲＦ処理を実施する（ステップＳ２２０）。そして、送信装置１００は、ＲＦ信号を送信する（ステップＳ２２２）。その後、送信装置１００は、次の送信機会を待つ（ステップＳ２２４）。

＜３．２．２．３．３．第３の例＞
本例は、入力情報系列（第１のビット系列及び第２のビット系列）の候補と複素信号点系列との対応関係を予め定義しておき、当該対応関係を参照して入力情報系列を複素信号点系列に変換する例である。本例では、複素信号点集合の特徴付け、複素信号点への変換、及び空間レイヤへのマッピングが、まとめて実施される。

（１）構成例
図２７は、本実施形態に係る送信装置１００による信号処理の第３の例を説明するためのブロック図である。図２７では、図１２に示した信号処理のうち、ジョイントコンスタレーションマッピング＆空間マッピングブロック３３による信号処理の具体例が詳しく図示されている。図２７に示した信号処理は、物理レイヤコンフィギュレーション制御ブロック３２１、及び複合コンスタレーションマッピング＆空間マッピングブロック３２８を含む。図２７を参照すると、ＦＥＣ符号化、レートマッチング、スクランブリング及び／又はインタリービングが適用された後のビット系列が入力され、図２７に示した信号処理が適用された後、プリコーディング等が適用される。

・物理レイヤコンフィギュレーション制御ブロック３２１
物理レイヤコンフィギュレーション制御ブロック３２１は、第１の例において説明した、物理レイヤコンフィギュレーション制御ブロック３０１と同様の機能を有する。

とりわけ、物理レイヤコンフィギュレーション制御ブロック３２１は、Ｎ_ＳＬ、Ｎ_{ＳＬ，ｍａｘ}、Ｇ、Ｎ_ＳＬ，ｇ、ｍ及びｍ_ｇ等のパラメータに対応する、入力情報系列の候補と複素信号系列の候補との対応関係を定義した変換テーブルを、複合コンスタレーションマッピング＆空間マッピングブロック３２８に出力する。例えば、物理レイヤコンフィギュレーション制御ブロック３２１は、予め記憶された複数の変換テーブルから、Ｎ_ＳＬ、Ｇ、Ｎ_ＳＬ，ｇ、ｍ及びｍ_ｇ等のパラメータに対応する変換テーブルを選択し、出力する。変換テーブルは、複合コンスタレーションマッピング＆空間マッピングブロック３２８に入力される入力情報系列と出力される複素信号点系列との関係を定義したテーブルである。

変換テーブルの内容は、第１の例及び第２の例において説明してきた、複素信号点集合の特徴付け等の特徴を同様に有していることが望ましい。さらに、変換テーブルが、次に説明する３つの特徴を有していることが望ましい。第１の特徴は、変換テーブルを行ごとにみた場合に、変換テーブルにおける複素信号系列の候補がゼロ要素を含まない、又ゼロ要素の数が非ゼロ要素の数以下であることである。第２の特徴は、変換テーブルを行ごと（即ち、入力情報系列に対する出力ごと）にみた場合に、変換テーブルにおける複素信号系列の候補が、少なくとも２種類以上の異なる値、あるいは少なくとも２種類以上の異なる非ゼロの値の組み合わせを含むことである。第３の特徴は、変換テーブルを列ごと（即ち、空間レイヤごと）にみた場合に、各々の複素信号点の発生確率が不等である、又は非ゼロ要素の発生確率が不等であることである。

以下、表１６～表１８を参照しながら、変換テーブルの一例を説明する。

まず、表１６に、６ビットの入力情報系列を４つの空間レイヤにマッピングされる４つの複素信号点ｓ１～ｓ４を含む複素信号点系列に変換するための変換テーブルの一例を示す。表１６においては、複素信号点集合ｇ１は｛＋１，－１｝を要素とし、複素信号点集合ｇ２は｛＋ｊ，－ｊ｝を要素とする。

ここで、表１６における「(Group Index)」の列は、複素信号点集合のインデックス（ｇ１又はｇ２）を参考までに示したものであり、変換テーブルはかかる列を含んでいなくてもよい。また、表１６における複素信号点の値の列（「Complex Value s1」等の列）は、実部（Ｉ軸）と虚部（Ｑ軸）とで分けて表記されてもよい。例えば、＋１がＩ＝＋１及びＱ＝０として表記されてもよく、－ｊがＩ＝０及びＱ＝－１として表記されてもよい。

表１６を参照すると、入力情報系列の最初の２ビット（「Input Bits」の「１」「２」の列）は、第１のビットである。そのため、入力情報系列の最初の２ビットは、変調に使用される複数の複素信号点集合の空間レイヤへのマッピングパターンに対応している。詳しくは、入力情報系列の最初の２ビットが「００」であれば、マッピングパターンはｇ１、ｇ２、ｇ２、ｇ２である。入力情報系列の最初の２ビットが「０１」であれば、マッピングパターンはｇ２、ｇ１、ｇ２、ｇ２である。入力情報系列の最初の２ビットが「１０」であれば、マッピングパターンはｇ２、ｇ２、ｇ１、ｇ２である。入力情報系列の最初の２ビットが「１１」であれば、マッピングパターンはｇ２、ｇ２、ｇ２、ｇ１である。

表１６を参照すると、入力情報系列の残りの４ビット（「Input Bits」の「３」「４」「５」「６」の列）は、第２のビットである。詳しくは、入力情報系列の３ビット目は、複素信号点系列の１番目の複素信号点に変換される。入力情報系列の４ビット目は、複素信号点系列の２番目の複素信号点に変換される。入力情報系列の５ビット目は、複素信号点系列の３番目の複素信号点に変換される。入力情報系列の６ビット目は、複素信号点系列の４番目の複素信号点に変換される。

表１６に示した変換テーブルは、どの行においてもゼロ要素が含まれないので、上記第１の特徴を有している。表１６に示した変換テーブルは、どの行においても｛＋１，＋ｊ｝、｛＋１，－ｊ｝、｛－１，＋ｊ｝又は｛－１，－ｊ｝といった、２種類の異なる値の組み合わせが含まれるので、上記第２の特徴を有している。表１６に示した変換テーブルは、どの列においても｛＋１，－１｝の発生確率が｛＋ｊ，－ｊ｝の発生確率より低いので、上記第３の特徴を有している。

次いで、表１７に、６ビットの入力情報系列を４つの空間レイヤにマッピングされる４つの複素信号点ｓ１～ｓ４を含む複素信号点系列に変換するための変換テーブルの他の一例を示す。表１７においても、複素信号点集合ｇ１は｛＋１，－１｝を要素とし、複素信号点集合ｇ２は｛＋ｊ，－ｊ｝を要素とする。

次に、表１８に、５ビットの入力情報系列を４つの空間レイヤにマッピングされる４つの複素信号点ｓ１～ｓ４を含む複素信号点系列に変換するための変換テーブルの一例を示す。表１８においては、複素信号点集合ｇ１は｛＋１，－１｝を要素とし、複素信号点集合ｇ２は｛＋ｊ，－ｊ｝を要素とし、複素信号点集合ｇ３は｛０｝を要素とする。

表１８に示した変換テーブルは、どの行においても非ゼロ要素の数が２でありゼロ要素の数が２であるので、上記第１の特徴を有している。表１８に示した変換テーブルは、どの行においても｛＋１，＋ｊ｝、｛＋１，－ｊ｝、｛－１，＋ｊ｝、又は｛－１，－ｊ｝といった、２種類の異なる値の組み合わせが含まれるので、上記第２の特徴を有している。表１８に示した変換テーブルは、どの列においても各々の値の発生確率が不等であるので、上記第３の特徴を有している。

・複合コンスタレーションマッピング＆空間マッピングブロック３２８
複合コンスタレーションマッピング＆空間マッピングブロック３２８は、物理レイヤコンフィギュレーション制御ブロック３２１から取得した変換テーブルに基づいて、入力情報系列を複素信号系列に変換する。

そして、複合コンスタレーションマッピング＆空間マッピングブロック３２８は、生成した複素信号点系列を、空間レイヤにマッピングする。

（２）処理の流れ
上記説明した本例に係る信号処理の流れの一例を、図２８を参照して説明する。

図２８は、本実施形態に係る送信装置１００による信号処理の第３の例の流れの一例を示すフローチャートである。ステップＳ３０２～Ｓ３０８に係る処理は、図２４のステップＳ１０２～Ｓ１０８に係る処理と同様である。

ステップＳ３１０では、送信装置１００は、Ｎ_ＳＬ、ｍ、Ｇ、及びＮ_ＳＬ，ｇに対応する変換テーブルを選択する。次いで、送信装置１００は、ステップＳ３１０において選択した変換テーブルを用いて、入力情報系列を複素信号系列に変換する（ステップＳ３１２）。次に、送信装置１００は、複素信号点の各々を、空間レイヤにマッピングする（ステップＳ３１４）。次いで、送信装置１００は、プリコーディング処理を実施する（ステップＳ３１６）。

その後、送信装置１００は、所定の変調処理及びＲＦ処理を実施する（ステップＳ３１８）。そして、送信装置１００は、ＲＦ信号を送信する（ステップＳ３２０）。その後、送信装置１００は、次の送信機会を待つ（ステップＳ３２２）。

なお、Ｎ_ＳＬ、Ｎ_{ＳＬ，ｍａｘ}、Ｇ、Ｎ_ＳＬ，ｇ、ｍ及びｍ_ｇなどのパラメータが同じだとしても、信号を送信する物理チャネルの種類が異なれば参照される変換テーブルが異なってもよい。例えば、制御チャネル系の物理チャネルとデータチャネル（共有チャネル）系の物理チャネルとで、参照される変換テーブルが異なってもよい。制御チャネル系の物理チャネルとしては、Physical Downlink Control Channel、Physical Uplink Control Channel、Physical Sidelink Control Channel、パケット内のPreamble Field、パケット内のSIGNAL Field、Physical Broadcast Channel、及びPhysical Random Access Channel等が挙げられる。データチャネル系の物理チャネルとしては、Physical Downlink Data Channel、Physical Uplink Data Channel、Physical Sidelink Data Channel、Physical Downlink Shared Channel、Physical Uplink Shared Channel、Physical Sidelink Channel、及びパケット内のPayload Field等が挙げられる。

なお、制御チャネル系は、必要なデータレートはさほど高くないが、送受信品質の信頼性が高いことが望ましい。従って、制御チャネル系は、データチャネル系に比べてＧ及びｍの値が相対的に小さいことが望ましい。また、制御チャネル系では、次式のようにして、ゼロ要素の割合をデータチャネル系よりも大きくしてもよい。

若しくは、制御チャネル系では、次式のようにして、ゼロ要素の割合をデータチャネル系よりも大きくしてもよい。

＜３．２．２．４．各種波形との組み合わせ＞
（１）概要
提案技術は、マルチキャリア変調又はシングルキャリア変調等の、任意の波形と組み合わせることが可能である。その場合、図１における波形変調ブロック１５において実行される処理の内容が、波形の違いによって異なることとなる。なお、マルチキャリア変調としては、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）、ＧＦＤＭ（Generalized Frequency Division Multiplexing）、Ｆ－ＯＦＤＭ（Filtered OFDM）、ＵＦ－ＯＦＤＭ（Universal Filtered OFDM）、及びＦＢＭＣ（Filter Bank Multi-Carrier）等が挙げられる。シングルキャリア変調としては、ＳＣ－ＦＤＥ（Single-Carrier Modulation with Frequency Domain Equalization）、ＳＣ－ＦＤＭＡ（Single-Carrier Frequency Division Multiple Access）、及びＤＦＴ－Ｓ－ＯＦＤＭ（Discrete Fourier Transform Spread OFDM）等が挙げられる。

Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値は、波形の物理パラメータに応じて適切に設定されることが望ましい。Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の設定は、例えば空間マッピングブロック（図７における空間マッピングブロック３１、及び図１２におけるジョイントコンスタレーションマッピング＆空間マッピングブロック３３等）により行われ得る。

Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値の適切な設定の第１の例としては、Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値が、リソースブロックなどの、周波数方向の単位リソース割り当てあたりで、送信に使用可能なサブキャリア数（リソースエレメント数に相当）を割り切れることが挙げられる。Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値の適切な設定の第２の例としては、Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値が、サブフレーム又はスロットなどの、時間方向の単位リソース割り当てあたりで、送信に使用可能なシンボル数（リソースエレメント数に相当）を割り切れることが挙げられる。Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値の適切な設定の第３の例としては、Ｎ_ＳＬ又はＮ_{ＳＬ，ｍａｘ}の値が、対象となる通信装置（例えばユーザ端末）に割り当てられ、情報ビット系列の送信又は受信に実際に利用できる周波数及び時間を含めたリソースエレメントの数を割り切れることが挙げられる。

ここで、送信に使用可能なリソースエレメント数には、参照信号のような、情報(上位レイヤのデータ、制御情報、及びシステム情報等)を運ぶことを主な目的としていない信号、及び別のユーザ端末が送信又は受信に利用するリソースエレメントの数は含まないものとする。

（２）例外処理
送信対象の入力情報系列のビット数は、Ｎ_ＳＬ個又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤにマッピングされる１つの複素信号点系列で運ぶことができるビット数Ｎ_Ｂで割り切れることが望ましい。例えば、トランスポートブロックサイズＮ_{Ｂ，ＴＢＳ}は、Ｎ_Ｂの整数倍であることが望ましい。

もちろん、Ｎ_{Ｂ，ＴＢＳ}は、Ｎ_Ｂの整数倍でないことも許容される。その場合、例外処理が実施されることが望ましい。例えば、送信装置１００は、ダミービットを挿入してビット系列長を調整してもよい（即ち、ビットパディング）。また、送信装置１００は、実効的な符号化率を調整して、ＦＥＣ符号化及びレートマッチング後のビット系列長を調整してもよい。前者については、第１の例外処理として後述し、後者については、第２の例外処理として後述する。

ダミーのビットを挿入する場合のダミービット数Ｎ_{Ｂ，ＤＵＭＭＹ}は、次式のように計算され得る。

実効的な符号化率を調整する場合、符号化率Ｒは、次式のように計算される。

なお、実効的な符号化率の調整は、後述するサーキュラーバッファを用いたレートマッチングにより実現され得る。

（２．１）第１の例外処理
第１の例外処理は、入力情報系列にダミービットを挿入する処理である。

図２９は、本実施形態に係る第１の例外処理のための信号処理の一例を説明するためのブロック図である。図２９に示す信号処理は、図１を参照して上記説明した信号処理に加えて、ダミービット挿入ブロック２２を含む。ダミービット挿入ブロック２２は、入力情報系列にダミービットを挿入する。

本例外処理では、どのリソースエレメントにマッピングされた複素信号点がダミーであるかは、１対１に定めなくてもよい。送信に使用可能な空間レイヤ全体で運ぶことができる上位レイヤの情報（入力情報系列）のビット数Ｎ_{Ｂ，ＴＯＴ}は、次式により表される。

ここで、Ｎ_{ＲＥ，ＳＬ}は、空間レイヤあたり実際に送信又は受信に利用可能なリソースエレメント数である。Ｎ_Ｂは、Ｎ_ＳＬ個又はＮ_{ＳＬ，ｍａｘ}個の空間レイヤから成る１つの複素信号点系列出力に乗せることができるビット数である。Ｒは、誤り訂正符号の符号化率（レートマッチングによる符号化率を含んでもよい)であり、０＜Ｒ≦１である。

実際に上位レイヤの情報ビットを送信する単位（例えば、パケットサイズ（Packet Data Unit Size）又はトランスポートブロックサイズ（Transport Block Size））Ｎ_{Ｂ，ＴＢＳ}は、このＮ_{Ｂ，ＴＯＴ}の値以下であることが望ましい。即ち、０＜Ｎ_{Ｂ，ＴＢＳ}≦Ｎ_{Ｂ，ＴＯＴ}であることが望ましい。特に、Ｎ_{Ｂ，ＴＢＳ}＝Ｎ_{Ｂ，ＴＯＴ}であることが望ましい。この場合、ダミービットは不要である。

一方で、Ｎ_{Ｂ，ＴＢＳ}＜Ｎ_{Ｂ，ＴＯＴ}である場合、Ｎ_{Ｂ，ＴＢＳ}にダミービット数Ｎ_{Ｂ，ＤＵＭＭＹ}を加えたビット数に対して送信処理が行われる。挿入すべきダミービット数Ｎ_{Ｂ，ＤＵＭＭＹ}は、次式により表される。

なお、Ｎ_{Ｂ，ＴＢＳ}には、実際の上位レイヤの情報ビット数に加えて、ＣＲＣ（Cyclic Redundancy Check）ビット数が含まれていてもよい。また、ダミービットは、ＦＥＣ符号化処理よりも前に挿入されることが望ましい。

以下、図３０を参照して、第１の例外処理の流れの一例を説明する。

図３０は、本実施形態に係る送信装置１００において実行される第１の例外処理の流れの一例を示すフローチャートである。図３０に示すように、まず、送信装置１００は、トランスポートブロック及びＣＲＣビットを用意する（ステップＳ５０２）。次いで、送信装置１００は、Ｎ_{Ｂ，ＴＢＳ}はＮ_{Ｂ，ＴＯＴ}と等しいか否かを判定する（ステップＳ５０４）。等しいと判定された場合（Ｓ５０４／ＹＥＳ）、処理はステップＳ５１４に進む。等しくないと判定された場合（Ｓ５０４／ＮＯ）、処理はステップＳ５０６に進む。

ステップＳ５０６では、送信装置１００は、ダミーの複素信号点の変調レベル、あるいはダミーの複素信号点のための複素信号点集合を選択する（ステップＳ５０６）。次いで、送信装置１００は、ダミーのビット数を計算する（ステップＳ５０８）。次に、送信装置１００は、計算したビット数のダミービットを生成する（ステップＳ５１０）。次いで、送信装置１００は、トランスポートブロック及びＣＲＣビットの系列にダミービットを挿入する（ステップＳ５１２）。その後、処理はステップＳ５１４に進む。

ステップＳ５１４では、送信装置１００は、ＦＥＣ符号化からコンスタレーションマッピングまでの処理を実施する。次いで、送信装置１００は、ダミー用の処理を実施する（ステップＳ５１６）。その後、送信装置１００は、残りの送信処理を継続する（ステップＳ５１８）。

（２．２）第２の例外処理
第２の例外処理は、レートマッチングで調整する処理である。

送信装置１００は、レートマッチングにおいて、ビット数を調整する。換言すると、送信装置１００は、ＦＥＣ符号化及びレートマッチングを含めた符号化率Ｒを調整する。

実際に上位レイヤの情報ビットを送信する単位（例えば、パケットサイズ（Packet Data Unit Size）又はトランスポートブロックサイズ（Transport Block Size））Ｎ_{Ｂ，ＴＢＳ}に対する符号化ビット数を、Ｎ_{Ｂ，ＥＮＣ}とする。Ｎ_{Ｂ，ＥＮＣ}は、次式のように表される。

ＦＥＣ符号化及びレートマッチングを含めた符号化率Ｒは、次式のように表される。

ここで、符号化率Ｒについては、ＦＥＣの原符号の符号化率Ｒ_ＦＥＣと、レートマッチングにおける調整Ｒ_ＲＭと、に分けて考えることも可能である。つまり、Ｒ＝Ｒ_ＦＥＣＲ_ＲＭとなる。ＦＥＣの原符号の符号化率Ｒ_ＦＥＣについては、０＜Ｒ_ＦＥＣ≦１となることが一般的である。他方、第２の例外処理に係るレートマッチングにおいては、Ｒ＜Ｒ_ＦＥＣの場合にはパンクチャリング（Puncturing）処理（この場合、Ｒ_ＲＭ＜１となる）、Ｒ＞Ｒ_ＦＥＣの場合にはビット繰り返し（Repetition）処理（この場合、Ｒ_ＲＭ＞１となる）が、それぞれ実施される。

このような符号化率Ｒの調整は、サーキュラーバッファ（Circular Buffer）を用いて実現され得る。なお、Ｒ＝Ｒ_ＦＥＣの場合には、レートマッチングでは特別な処理は実施されなくてもよい（つまり、Ｒ_ＲＭ＝１でよい）。

以下、図３１を参照して、第２の例外処理の流れの一例を説明する。

図３１は、本実施形態に係る送信装置１００において実行される第２の例外処理の流れの一例を示すフローチャートである。図３１に示すように、まず、送信装置１００は、トランスポートブロック及びＣＲＣビットを用意する（ステップＳ７０２）。次に、送信装置１００は、ＦＥＣ符号化を実施する（ステップＳ７０４）。次いで、送信装置１００は、ＲはＲ_ＦＥＣと等しいか否かを判定する（ステップＳ７０６）。等しいと判定された場合（Ｓ７０６／ＹＥＳ）、処理はステップＳ７１４に進む。等しくないと判定された場合（Ｓ７０６／ＮＯ）、処理はステップＳ７０８に進む。

ステップＳ７０８では、送信装置１００は、ダミーの複素信号点の変調レベル、あるいはダミーの複素信号点のための複素信号点集合を選択する。次いで、送信装置１００は、ＦＥＣ符号化及びレートマッチングを含めた実効的な符号化率を計算する（ステップＳ７１０）。次に、送信装置１００は、レートマッチングのサーキュラーバッファにおいて実施する処理を選択する（ステップＳ７１２）。その後、処理はステップＳ７１４へ進む。

ステップＳ７１４では、送信装置１００は、レートマッチングからコンスタレーションマッピングまでの処理を実施する。次いで、送信装置１００は、ダミー用の処理を実施する（ステップＳ７１６）。その後、送信装置１００は、残りの送信処理を継続する（ステップＳ７１８）。

＜３．３．受信処理＞
受信装置２００は、受信した複素信号点系列を空間領域で復調することにより、第１のビット系列を取得する。具体的には、送信装置１００によりプリコーディング行列を用いた変調が行われた場合、受信装置２００は、複素信号点系列に適用されたプリコーディング行列を識別することで、第１のビット系列を取得する。また、送信装置１００により第１の空間変調方式又は第２の空間変調方式による変調が行われた場合、受信装置２００は、空間レイヤへのマッピングパターンを識別することで、第１のビット系列を取得する。他方、受信装置２００は、受信した複素信号点系列に含まれる複素信号点の各々を復調することで、第２のビット系列を取得する。このようにして、受信装置２００は、第１のビット系列及び第２のビット系列を取得する。

以下、図３２及び図３３を参照しながら、受信装置２００による具体的な信号処理の一例を説明する。

（１）第１の例
図３２は、本開示の一実施形態に係る受信装置２００による信号処理の一例を概略的に示すブロック図である。図３２に示すように、本実施形態に係る受信装置による信号処理は、アナログ／ＲＦ処理ブロック４１、波形復調ブロック４２、リソースエレメントデマッピングブロック４３、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５、デインタリービング＆デスクランブリングブロック４６、レートデマッチング＆ＦＥＣ復号化ブロック４７、及び反復的なデマッピングのためのソフトビット情報生成ブロック４８を含む。図３２を参照すると、アンテナからのＲＦ信号が処理されて、上位レイヤの情報系列（例えば、ビット系列）が出力される。

・アナログ／ＲＦ処理ブロック４１
アナログ／ＲＦ処理ブロック４１は、ＲＦ信号に対しアナログ処理、周波数変換処理、アナログ－デジタル変換処理等を実施して、アナログ信号をデジタル信号に変換する。

・波形復調ブロック４２
波形復調ブロック４２は、利用されている波形に応じた復調処理を実施する。例えば、波形復調ブロック４２は、入力信号に対し離散フーリエ変換（ＤＦＴ）又は高速フーリエ変換（ＦＦＴ）等を適用する。

・リソースエレメントデマッピングブロック４３
リソースエレメントデマッピングブロック４３は、物理チャネル構成、参照信号構成、ユーザごとのリソースエレメントの割り当てなどに応じて、復調／復号の対象となる信号のリソースエレメントを取り出す処理を実施する。

・プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４
プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４は、送信装置１００側でプリコーディング行列を用いた変調が行われた場合に、対応する復調処理を実施して第１のビット系列を取得する。例えば、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４は、参照信号に相当する部分の信号点を取り出し、それらから参照信号に乗算されているプリコーディング行列を推定する。そして、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４は、推定したプリコーディング行列に対応する情報ビット系列を取得する。この情報ビット系列は、後続のデインタリービング＆デスクランブリングブロック４６に出力される。

なお、この情報ビット系列の出力は、プリコーディング行列の選択と一対一で対応する硬判定値（Hard Decision）、又は、軟判定値（Soft Decision、Soft Information、ＬＬＲ（Log Likelihood Ratio、対数尤度比）情報）のいずれかとなる。硬判定値は、{0,1}あるいは{-1,1}の２値の離散値を取る系列である。軟判定値は、連続的な値の系列である。後続の誤り訂正復号処理を考慮すると、軟判定値が出力されることが望ましい。

また、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４により推定されたプリコーディング行列は、後続する空間レイヤデマッピング＆ソフトビット情報生成ブロック４５においても利用される。よって、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４により推定されたプリコーディング行列は、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５に出力される。

・空間レイヤデマッピング＆ソフトビット情報生成ブロック４５
空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、送信装置１００側で第１の空間変調方式又は第２の空間変調方式による変調が行われた場合に、対応する復調処理を実施して第１のビット系列を取得する。例えば、送信装置１００により第１の空間変調方式による変調が行われた場合、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、空間レイヤへの非ゼロの複素信号点のマッピングパターンを識別することで、第１のビット系列を取得する。また、送信装置１００により第２の空間変調方式による変調が行われた場合、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、空間レイヤへの複素信号点集合のマッピングパターンを識別することで、第１のビット系列を取得する。

さらに、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、コンスタレーションデマッピングを行うことで、第２のビット系列を取得する。詳しくは、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、複素信号点系列に含まれる複素信号点の各々が、識別されたマッピングパターンが示す複素信号点集合のどの要素に相当するかを検出することで、複素信号点をビット系列に変換する。

このように、空間レイヤデマッピング＆ソフトビット情報生成ブロック４５では、空間レイヤデマッピング及びコンスタレーションデマッピングを含む復調処理が、行われる。空間レイヤデマッピング及びコンスタレーションデマッピングのアルゴリズムとしては、ＺＦ（Zero Forcing）及びＭＭＳＥ（Minimum Mean Square Error）等の線形フィルタリング、又はＭＬ（Maximum Likelihood、最尤）検出及びＭＬ推定などの非線形アルゴリズムが利用され得る。

・デインタリービング＆デスクランブリングブロック４６
デインタリービング＆デスクランブリングブロック４６は、送信側で実施されたインタリービング処理及び／又はスクランブリング処理に対応した、デインタリービング処理及び／又はデスクランブリング処理を実施する。

・レートデマッチング＆ＦＥＣ復号化ブロック４７
レートデマッチング＆ＦＥＣ復号化ブロック４７は、送信装置１００側の処理に対応した、レートデマッチング及びＦＥＣ復号化を実施して、上位レイヤの情報系列を復号する。

・反復的なデマッピングのためのソフトビット情報生成ブロック４８
反復的なデマッピングのためのソフトビット情報生成ブロック４８は、一旦復号した上位レイヤの情報系列から、送信信号レプリカ（例えばSoft Replica、又はSoft Interference Replica等）を再生成する。そして、反復的なデマッピングのためのソフトビット情報生成ブロック４８は、再生成した送信信号レプリカを、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４、及び空間レイヤデマッピング＆ソフトビット情報生成ブロック４５にフィードバックする。プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４、及び空間レイヤデマッピング＆ソフトビット情報生成ブロック４５は、フィードバックされた情報に基づき、繰り返し復号（Iterative/Turbo De-Mapping、Iterative/Turbo Equalization、Iterative/Turbo Decoding、又はIterative/Turbo Cancellation等)を実施する。このような繰り返し処理によって、受信性能を向上させることが期待される。

（２）第２の例
図３３は、本開示の一実施形態に係る受信装置２００による信号処理の一例を概略的に示すブロック図である。図３３に示した信号処理は、図３２に示した処理ブロックのうち、プリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４及び空間レイヤデマッピング＆ソフトビット情報生成ブロック４５に代えて、ジョイントプリコーディング行列ディテクション＆空間レイヤデマッピング処理ブロック５１及びソフトビット情報生成ブロック５２を含む。図３３を参照すると、アンテナからのＲＦ信号が処理されて、上位レイヤの情報系列（例えば、ビット系列）が出力される。

図３２に示した信号処理では、プリコーディング行列を用いた変調及び空間変調に関し、個別に復調（選択、判定、及び推定など）が実施されていた。これに対し、図３３に示した信号処理では、プリコーディング行列を用いた変調及び空間変調に関する復調がまとめて（例えば、同時に）実施される。詳しくは、ジョイントプリコーディング行列ディテクション＆空間レイヤデマッピング処理ブロック５１は、上述した空間レイヤデマッピング＆ソフトビット情報生成ブロック４５及びプリコーディング行列ディテクション＆ソフトビット情報生成ブロック４４のうち、ソフトビット情報の生成機能以外の機能を含む。他方、ソフトビット情報生成ブロック５２は、ソフトビット情報を生成する。

プリコーディング行列を用いた変調及び空間変調に関する復調がまとめて実施されることにより、例えば、プリコーディング行列の復号の誤りが空間レイヤの復号に誤り伝搬するような事態を回避又は軽減することが可能となる。図３３に示した例の場合、プリコーディング行列と空間レイヤの同時復調には、ＭＬ検出及びＭＬ推定などの非線形アルゴリズムを利用することが望ましい。

（３）パラメータの共有
送信装置１００による送信処理において用いられるパラメータは、送信装置１００と受信装置２００との間で共有されることが望ましい。

共有されるべきパラメータとしては、Ｎ_ＳＬ、Ｎ_{ＳＬ，ｍａｘ}、Ｇ、Ｎ_ＳＬ，ｇ、ｍ、ｍ_ｇが挙げられる。他にも、変調に使用される複素信号点集合を示す情報が共有されてもよい。

パラメータは、送信装置１００と受信装置２００との間で行われる通信により通知されてもよい。例えば、パラメータは、システム情報(System Information)、RRCシグナリング(RRC Signaling)、又は制御情報(Control Information)として通知される。

・上りリンク通信又は下りリンク通信のためのパラメータの共有
以下、図３４を参照して、上りリンク通信又は下りリンク通信におけるパラメータの共有処理について説明する。図３４は、本実施形態に係るシステム１において実行される情報共有処理の流れの一例を示すシーケンス図である。本シーケンスには、図４に示した基地局２及び端末装置３Ａが関与する。

図３４に示すように、まず、端末装置３Ａは、ケイパビリティ情報を基地局２に通知する（ステップＳ９０２）。かかるケイパビリティ情報は、提案技術による送信処理及び／又は受信処理に対応しているか否かを示す情報を含む。

次いで、基地局２は、準静的（Semi-static）及び／又はセル特有な制御情報を端末装置３Ａに通知する（ステップＳ９０４）。次に、基地局２は、動的（Dynamic）及び／又は端末特有（UE-specific and/or UE-group-specific）な制御情報を端末装置３Ａに通知する（ステップＳ９０６）。上述したパラメータは、これらの制御情報の少なくともいずれかに含まれる。

ここで、提案技術が物理制御チャネル（ＰＤＣＣＨ（Physical Downlink Control Channel）及びＰＵＣＣＨ（Physical Uplink Control Channel）等)で実施される場合、パラメータは、準静的及び／又はセル特有な制御情報に含まれることが望ましい。例えば、パラメータは、システム情報、ＲＲＣシグナリングとして、物理報知チャネル(PBCH(Physical Broadcast Channel))又は下りリンク共通チャネル(PDSCH(Physical Downlink Shared Channel))を用いて通知されることが望ましい。

一方で、提案技術が物理共通チャネル（ＰＤＳＣＨ、及びＰＵＳＣＨ（Physical Uplink Shared Channel）等）で実施される場合、パラメータは、動的及び／又は端末特有な制御情報に含まれることが望ましい。例えば、パラメータは、下りリンク制御情報（ＤＣＩ（Downlink Control Information））として、物理制御チャネル（ＰＤＣＣＨ）を用いて通知されることが望ましい。

動的及び／又は端末特有な制御情報は、さらに、端末装置３Ａが利用すべき無線リソース（周波数（リソースブロック、コンポーネントキャリア等）、時間（サブフレーム、スロット、ミニスロット等)、空間（ＭＩＭＯレイヤ(Spatial Layers、Spatial Streams)数)等）を示す情報を含んでいてもよい。

シーケンスの説明に戻る。ステップＳ９０６の後、基地局２及び端末装置３Ａは、上りリンク通信及び／又は下りリンク通信を行う（ステップＳ９０８）。例えば、上りリンク通信においては、端末装置３Ａは、ステップＳ９０４又はＳ９０６で通知されたパラメータを用いて提案技術による送信処理を行う。そして、基地局２は、提案技術による受信処理を行う。一方で、下りリンク通信においては、基地局２は、提案技術による送信処理を行う。そして、端末装置３Ａは、ステップＳ９０４又はＳ９０６で通知されたパラメータを用いて提案技術による受信処理を行う。なお、基地局２又は端末装置３Ａが、提案技術による送信処理又は受信処理に対応していない場合、ステップＳ９０８における通信は、従来の典型的な通信方式（例えば、ＯＦＤＭＡ方式又はＤＦＴ－Ｓｐｒｅａｄ－ＯＦＤＭＡ方式等）を利用して行われる。

その後、ステップＳ９０８における上りリンク通信及び／又は下りリンク通信に対するＡＣＫ／ＮＡＣＫが返信される（ステップＳ９１０）。

・サイドリンク通信のためのパラメータの共有
続いて、図３５を参照して、サイドリンク通信におけるパラメータの共有処理について説明する。図３５は、本実施形態に係るシステム１において実行される情報共有処理の流れの一例を示すシーケンス図である。本シーケンスには、図４に示した基地局２、端末装置３Ｂ及び３Ｃが関与する。

図３５に示すように、まず、端末装置３Ｂ及び３Ｃは、ケイパビリティ情報を基地局２に通知する（ステップＳ１００２）。かかるケイパビリティ情報は、提案技術による送信処理及び／又は受信処理に対応しているか否かを示す情報を含む。

次いで、基地局２は、準静的（Semi-static）及び／又はセル特有な制御情報を端末装置３Ｂ及び３Ｃに通知する（ステップＳ１００４）。準静的及び／又はセル特有な制御情報は、サイドリンク通信のために利用してよい無線リソース（例えば、時間及び周波数で指定された無線リソソースプール（Radio Resource Pool））を示す情報を含む。さらに、準静的及び／又はセル特有な制御情報は、当該無線リソース内で提案技術による送受信処理を行う場合に使用すべきパラメータを含んでいてもよい。

次に、端末装置３Ｂ及び３Ｃは、互いに又は一方から他方へ、ケイパビリティ情報を通知する（ステップＳ１００６）。かかるケイパビリティ情報は、基地局２から指定された無線リソースにおける、提案技術による送信処理及び／又は受信処理に対応しているか否かを示す情報を含む。

次いで、端末装置３Ｂ及び３Ｃは、互いに又は一方から他方へ、動的（Dynamic）及び／又は端末特有（UE-specific and/or UE-group-specific）な制御情報を通知する（ステップＳ１００８）。かかる制御情報は、端末装置３Ｂ及び３Ｃが提案技術による送信処理及び受信処理を行う際に使用されるパラメータを含んでいてもよい。例えば、パラメータは、サイドリンク制御チャネル（Physical Sidelink Control Channel（ＰＳＣＣＨ）等）を用いて、サイドリンク制御情報(Sidelink Control Information (SCI))として通知され得る。

そして、端末装置３Ｂ及び３Ｃは、サイドリンクリンク通信を行う（ステップＳ１０１０）。例えば、サイドリンク制御チャネル（Physical Sidelink Control Channel（ＰＳＣＣＨ）等）では、端末装置３Ｂ及び３Ｃは、ステップＳ１００４で通知されたパラメータを用いて提案技術による送信処理及び受信処理を行う。また、例えば、サイドリンク共通チャネル（Physical Sidelink Shared Channel（ＰＳＳＣＨ）等）では、端末装置３Ｂ及び３Ｃは、ステップＳ１００８で共有されたパラメータを用いて提案技術による送信処理及び受信処理を行う。なお、端末装置３Ｂ又は３Ｃが、提案技術による送信処理又は受信処理に対応していない場合、ステップＳ１０１０における通信は、従来の典型的な通信方式を利用して行われる。

その後、ステップＳ１０１０におけるサイドリンク通信に対するＡＣＫ／ＮＡＣＫが返信される（ステップＳ１０１２）。

・パラメータの固定的な共有
送信装置１００及び受信装置２００は、パラメータを固定的に設定し、共有してもよい。例えば、所定のパラメータが、送信装置１００及び受信装置２００に予め記憶されていてもよい。

例えば、基地局２から端末装置３への最初のシステム情報の送信に利用される報知チャネル（ＰＢＣＨ）において、提案技術による送信処理及び受信処理が実施される場合、当該所定のパラメータが利用される。当該報知チャネルの送受信よりも前にパラメータを送受信することが困難なためである。

＜３．４．変形例＞
＜３．４．１．第１の変形例＞
上記の「３．２．２．３．１．第１の例」において、空間レイヤ処理ブロック３０５は、演算処理として、数式（３４）に示した線形変換を行うものとして説明したが、本技術は係る例に限定されない。空間レイヤ処理ブロック３０５は、演算処理として、非線形変換を行ってもよい。非線形変換の例としては、差動変換（Differential Conversion）及び再帰変換（Recursive Conversion）等が挙げられる。以下、差動変換に基づく演算処理（差動演算処理とも称する）及び再帰変換に基づく演算処理（再帰演算処理）について、詳しく説明する。

・差動演算処理
差動演算処理では、ある空間レイヤｎへの演算が、他の空間レイヤｎ´への演算又は他の空間レイヤｎ´の複素信号点の値によって決まる。差動演算処理は、次式で表され得る。

ここで、ｆ_Ｄは、差動演算処理の関数である。ｓ_ｎは、空間レイヤｎの演算後の複素信号点である。ｓ´_ｎは、空間レイヤｎの演算前の複素信号点である。ｓ_ｎ´は、他の空間レイヤｎ´の演算後の複素信号点である。ｓ´_ｎ´は、他の空間レイヤｎ´の演算前の複素信号点である。関数ｆ_Ｄは、ｓ´_ｎ、ｓ_ｎ´、ｓ´_ｎ´、ｎ、ｎ´の少なくともいずれかを引数とすればよい。

差動演算処理は、さらなる具体例として、次式で表され得る。

上記数式（５２）は、処理自体は線形演算と似ているが、振幅、位相、及び線形シフトの量が、他の空間レイヤｎ´の振幅、位相、及び線形シフトの量に依存する形で決定されていることを意味している。

他の空間レイヤｎ´は、空間レイヤｎから所定の間隔Ｎ_ＮＬだけ離れていることが望ましい。つまり、ｎ´＝ｎ＋Ｎ_ＮＬ又はｎ´＝ｎ－Ｎ_ＮＬであることが望ましい。特に、Ｎ_ＮＬ＝１であることが望ましい。

差動演算処理の場合、演算に使用されるパラメータの初期値が設定される。例えば、空間レイヤｎ＝０に対して初期値が設定される場合、次式のように演算される。

・再帰演算処理
再帰演算処理では、ある空間レイヤｎへの演算が、複数回（例えばＮ_Ｒ，ｎ回）の繰り返しの処理によって実現される。つまり、再帰演算処理は、次式で表され得る。

再帰演算処理は、さらなる具体例として、次式で表され得る。

ここで、再帰演算処理の繰り返し回数Ｎ_Ｒ，ｎは、空間レイヤによらず固定値（即ち、Ｎ_Ｒ，ｎ＝Ｎ_Ｒ）でもよいし、空間レイヤｎによって異なる値でもよい。

・その他
非線形の演算処理の別の例として、モジュロ演算（除算の余りを求める演算）が用いられてもよい。

＜３．４．２．第２の変形例＞
図９～図１１、図１３、及び図１４に示した、第１のビット系列の候補と空間マッピングパターンとの組み合わせの例では、空間マッピングパターンにおけるゼロ（０＋０ｊ）がマッピングされる空間レイヤの数は、第１のビット系列の全ての候補に関し一定であった。例えば、図９～図１１に示した例では、空間マッピングパターンにおけるゼロ（０＋０ｊ）がマッピングされる空間レイヤの数は、それぞれ１、３、２である。図１３及び図１４に示した例では、空間マッピングパターンにおけるゼロ（０＋０ｊ）がマッピングされる空間レイヤの数は、第１のビット系列の全ての候補に関しゼロである。

これに対し、空間マッピングパターンにおけるゼロ（０＋０ｊ）がマッピングされる空間レイヤの数は、第１のビット系列の全ての候補に関し一定でなくてもよい。例えば、第１のビット系列の第１の候補に対応する空間マッピングパターンと、第１のビット系列の第２の候補に対応する空間マッピングパターンとで、ゼロ（０＋０ｊ）がマッピングされる空間レイヤの数が異なっていてもよい。以下、この点について詳しく説明する。

なお、以下では、図１２～図１４を参照しながら説明した、第２の空間変調方式の変形例を説明するが、同様の方法が、第１の空間変調方式においても実現され得る。

・第１の方式
第１の方式は、２つの空間レイヤの使い方に２ビットの情報が乗せられる方式である。以下、図３６を参照しながら、本方式について詳しく説明する。

図３６は、第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図３６に示した例では、２つの空間レイヤ＃１～＃２に、複素信号点集合ｇ１又はｇ２に属する複素信号点、又はゼロ（０＋０ｊ）がマッピングされる。各空間レイヤへの矢印の線種の相違は、空間レイヤに配置される複素信号点が属する複素信号点集合の相違を意味している。本例では、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否か、及び空間レイヤにマッピングされる所定の２つの複素信号点が同一であるか否かに、情報が乗せられる。本例では、かかる空間マッピングパターンに乗せられる情報は２ビットである。具体的には、空間レイヤ＃１に複素信号点集合ｇ１に属する複素信号点が配置され、空間レイヤ＃２にゼロ（０＋０ｊ）が配置されることにより、情報「００」が表される。空間レイヤ＃１にゼロ（０＋０ｊ）が配置され、空間レイヤ＃２に複素信号点集合ｇ１に属する複素信号点が配置されることにより、情報「０１」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ２に属する同一の複素信号点が配置されることにより、情報「１０」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ２に属する異なる複素信号点が配置されることにより、情報「１１」が表される。ここで、空間レイヤ＃２に配置される、空間レイヤ＃１に配置される複素信号点と同一の複素信号点集合に属する異なる複素信号点とは、空間レイヤ＃１に配置される複素信号点にπラジアンの位相回転が適用された信号点である。

下記の表１９に、図３６に示した例における入力情報系列と各空間レイヤに配置される複素信号点との対応関係の一例を示す。表１９では、４ビットの入力情報系列が２つの空間レイヤ＃１及び＃２に配置される２つの複素信号点ｓ１及びｓ２に変調される例が示されている。なお、空間レイヤ＃１に複素信号点ｓ１が配置され、空間レイヤ＃２に複素信号点ｓ２が配置される。ビット＃１及び＃２は第１のビット系列に相当し、ビット＃３及び＃４は第２のビット系列に相当する。なお、本例では、第２のビット系列は２ビットであるから、変調にはＱＰＳＫをベースとした複素信号点集合が使用される。なお、表中の「sqrt( )」は、平方根を意味している。

第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否かを示す第１のビットを含む。表１９における第１のビットは、ビット＃１である。ビット＃１が０である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがあり、ビット＃１が１である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがない。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤを示す第２のビットを含む。換言すると、ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、空間レイヤのうち非ゼロの複素信号点がマッピングされる空間レイヤを示す第２のビットを含む。表１９における第２のビットは、ビット＃２である。ビット＃１が０の場合であって、ビット＃２が０である場合、空間レイヤ＃２に配置される複素信号点ｓ２はゼロ（０＋０ｊ）である。他方、ビット＃１が０の場合であって、ビット＃２が１である場合、空間レイヤ＃１に配置される複素信号点ｓ１はゼロ（０＋０ｊ）である。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがない場合、第１のビット系列は、複数の空間レイヤに同一の複素信号点がマッピングされるか否かを示す第３のビットを含む。表１９における第３のビットは、ビット＃２である。ビット＃１が１の場合であって、ビット＃２が０である場合、複素信号点ｓ１及びｓ２は同一である。他方、ビット＃１が１の場合であって、ビット＃２が１である場合、複素信号点ｓ１及びｓ２は異なる。複素信号点ｓ１及びｓ２が異なる場合、これらの複素信号点は所定の関係性を有することが望ましい。所定の関係性は、線形変換で表現できることが望ましい。所定の関係性としては、所定の位相差、所定の振幅差、又はこれらの組み合わせが考えられる。例えば、表１９に示した例における所定の関係性は、πラジアン（即ち、１８０度）の位相差である。具体的には、表１９におけるビット＃１が１でビット＃２が１である行を参照すると、複素信号点ｓ１にπラジアンの位相回転を与えると、複素信号点ｓ２と等しくなる。

第１のビット系列は、第２のビット系列の変調に使用される複素信号点集合の種別を示す第４のビットを含む。表１９における第４のビットは、ビット＃１である。ビット＃１が０の場合、ビット＃３及び＃４の変調に、下記の表２０に示される複素信号点集合ｇ１が使用される。ビット＃１が１の場合、ビット＃３及び＃４の変調に、下記の表２１に示される複素信号点集合ｇ２が使用される。ここで、複素信号点集合ｇ０及びｇ１は、所定の関係性を有することが望ましい。所定の関係性は、線形変換で表現できることが望ましい。所定の関係性としては、所定の位相差、所定の振幅差、又はこれらの組み合わせが考えられる。例えば、表２０に示される複素信号点集合ｇ１と表２１に示される複素信号点集合ｇ２との所定の関係性は、π／４ラジアン（即ち、４５度）の位相差である。

・第２の方式
第２の方式は、２つの空間レイヤの使い方に３ビットの情報が乗せられる方式である。本方式では、複数の非ゼロの複素信号点の変調に使用される複素信号点集合が同一である。以下、図３７Ａ及び図３７Ｂを参照しながら、本方式について詳しく説明する。

図３７Ａ及び図３７Ｂは、第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図３７Ａ及び図３７Ｂに示した例では、２つの空間レイヤ＃１～＃２に、複素信号点集合ｇ１～ｇ４のいずれかに属する複素信号点、又はゼロ（０＋０ｊ）が配置される。各空間レイヤへの矢印の線種の相違は、空間レイヤにマッピングされる複素信号点が属する複素信号点集合の相違を意味している。本例では、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否か、空間レイヤにマッピングされる所定の２つの複素信号点が同一であるか否か、及び変調に使用される複素信号点集合に、情報が乗せられる。本例では、かかる空間マッピングパターンに乗せられる情報は３ビットである。具体的には、空間レイヤ＃１に複素信号点集合ｇ１に属する複素信号点が配置され、空間レイヤ＃２にゼロ（０＋０ｊ）が配置されることにより、情報「０００」が表される。空間レイヤ＃１にゼロ（０＋０ｊ）が配置され、空間レイヤ＃２に複素信号点集合ｇ１に属する複素信号点が配置されることにより、情報「００１」が表される。空間レイヤ＃１に複素信号点集合ｇ２に属する複素信号点が配置され、空間レイヤ＃２にゼロ（０＋０ｊ）が配置されることにより、情報「０１０」が表される。空間レイヤ＃１にゼロ（０＋０ｊ）が配置され、空間レイヤ＃２に複素信号点集合ｇ２に属する複素信号点が配置されることにより、情報「０１１」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ３に属する同一の複素信号点が配置されることにより、情報「１００」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ３に属する異なる複素信号点が配置されることにより、情報「１０１」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ４に属する同一の複素信号点が配置されることにより、情報「１１０」が表される。空間レイヤ＃１及び＃２に複素信号点集合ｇ４に属する異なる複素信号点が配置されることにより、情報「１１１」が表される。ここで、空間レイヤ＃２に配置される、空間レイヤ＃１に配置される複素信号点と同一の複素信号点集合に属する異なる複素信号点とは、空間レイヤ＃１に配置される複素信号点にπラジアンの位相回転が適用された信号点である。

下記の表２２に、図３７Ａ及び図３７Ｂに示した例における入力情報系列と各空間レイヤに配置される複素信号点との対応関係の一例を示す。表２２では、５ビットの入力情報系列が２つの空間レイヤ＃１及び＃２に配置される２つの複素信号点ｓ１及びｓ２に変調される例が示されている。なお、空間レイヤ＃１に複素信号点ｓ１が配置され、空間レイヤ＃２に複素信号点ｓ２が配置される。ビット＃１～＃３は第１のビット系列に相当し、ビット＃４及び＃５は第２のビット系列に相当する。なお、本例では、第２のビット系列は２ビットであるから、変調にはＱＰＳＫをベースとした複素信号点集合が使用される。

第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否かを示す第１のビットを含む。表２２における第１のビットは、ビット＃１である。ビット＃１が０である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがあり、ビット＃１が１である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがない。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤを示す第２のビットを含む。換言すると、ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、空間レイヤのうち非ゼロの複素信号点がマッピングされる空間レイヤを示す第２のビットを含む。表２２における第２のビットは、ビット＃３である。ビット＃１が０の場合であって、ビット＃３が０である場合、空間レイヤ＃２に配置される複素信号点ｓ２はゼロ（０＋０ｊ）である。他方、ビット＃１が０の場合であって、ビット＃３が１である場合、空間レイヤ＃１に配置される複素信号点ｓ１はゼロ（０＋０ｊ）である。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがない場合、第１のビット系列は、複数の空間レイヤに同一の複素信号点がマッピングされるか否かを示す第３のビットを含む。表２２における第３のビットは、ビット＃３である。ビット＃１が１の場合であって、ビット＃３が０である場合、複素信号点ｓ１及びｓ２は同一である。他方、ビット＃１が１の場合であって、ビット＃３が１である場合、複素信号点ｓ１及びｓ２は異なる。複素信号点ｓ１及びｓ２が異なる場合、これらの複素信号点は所定の関係性を有することが望ましい。所定の関係性は、線形変換で表現できることが望ましい。所定の関係性としては、所定の位相差、所定の振幅差、又はこれらの組み合わせが考えられる。例えば、表２２に示した例における所定の関係性は、πラジアン（即ち、１８０度）の位相差である。具体的には、表２２におけるビット＃１が１でビット＃３が１である行を参照すると、複素信号点ｓ１にπラジアンの位相回転を与えると、複素信号点ｓ２と等しくなる。

第１のビット系列は、第２のビット系列の変調に使用される複素信号点集合の種別を示す第４のビットを含む。表２２における第４のビットは、ビット＃１及び＃２である。ビット＃１が０でありビット＃２が０である場合、ビット＃３及び＃４の変調に、下記の表２３に示される複素信号点集合ｇ１が使用される。ビット＃１が０でありビット＃２が１である場合、ビット＃３及び＃４の変調に、下記の表２４に示される複素信号点集合ｇ２が使用される。ビット＃１が１でありビット＃２が０である場合、ビット＃３及び＃４の変調に、下記の表２５に示される複素信号点集合ｇ３が使用される。ビット＃１が１でありビット＃２が１である場合、ビット＃３及び＃４の変調に、下記の表２６に示される複素信号点集合ｇ４が使用される。ここで、複素信号点集合ｇ０～ｇ４は、所定の関係性を有することが望ましい。所定の関係性は、線形変換で表現できることが望ましい。所定の関係性としては、所定の位相差、所定の振幅差、又はこれらの組み合わせが考えられる。

・第３の方式
第３の方式は、２つの空間レイヤの使い方に３ビットの情報が乗せられる方式である。本方式では、複数の非ゼロの複素信号点の変調に使用される複素信号点集合が互いに異なる。以下、図３８Ａ及び図３８Ｂを参照しながら、本例について詳しく説明する。

図３８Ａ及び図３８Ｂは、第２の変形例に係る第１のビット系列の候補と空間マッピングパターンとの組み合わせの一例を示す図である。図３８Ａ及び図３８Ｂに示した例では、２つの空間レイヤ＃１～＃２に、複素信号点集合ｇ１～ｇ４のいずれかに属する複素信号点、又はゼロ（０＋０ｊ）が配置される。各空間レイヤへの矢印の線種の相違は、空間レイヤにマッピングされる複素信号点が属する複素信号点集合の相違を意味している。本例では、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否か、空間レイヤにマッピングされる複素信号点に所定の線形変換が適用されるか否か、及び変調に使用される複素信号点集合に、情報が乗せられる。本例では、かかる空間マッピングパターンに乗せられる情報は３ビットである。具体的には、空間レイヤ＃１に複素信号点集合ｇ１に属する複素信号点が配置され、空間レイヤ＃２にゼロ（０＋０ｊ）が配置されることにより、情報「０００」が表される。空間レイヤ＃１にゼロ（０＋０ｊ）が配置され、空間レイヤ＃２に複素信号点集合ｇ１に属する複素信号点が配置されることにより、情報「００１」が表される。空間レイヤ＃１に複素信号点集合ｇ２に属する複素信号点が配置され、空間レイヤ＃２にゼロ（０＋０ｊ）が配置されることにより、情報「０１０」が表される。空間レイヤ＃１にゼロ（０＋０ｊ）が配置され、空間レイヤ＃２に複素信号点集合ｇ２に属する複素信号点が配置されることにより、情報「０１１」が表される。空間レイヤ＃１に複素信号点集合ｇ３に属する複素信号点が配置され、空間レイヤ＃２に複素信号点集合ｇ４に属する複素信号点が配置され、空間レイヤ＃２に配置される複素信号点に所定の線形変換が適用されないことにより、情報「１００」が表される。空間レイヤ＃１に複素信号点集合ｇ３に属する複素信号点が配置され、空間レイヤ＃２に複素信号点集合ｇ４に属する複素信号点が配置され、空間レイヤ＃２に配置される複素信号点に所定の線形変換が適用されることにより、情報「１０１」が表される。空間レイヤ＃１に複素信号点集合ｇ４に属する複素信号点が配置され、空間レイヤ＃２に複素信号点集合ｇ３に属する複素信号点が配置され、空間レイヤ＃２に配置される複素信号点に所定の線形変換が適用されないことにより、情報「１１０」が表される。空間レイヤ＃１に複素信号点集合ｇ４に属する複素信号点が配置され、空間レイヤ＃２に複素信号点集合ｇ３に属する複素信号点が配置され、空間レイヤ＃２に配置される複素信号点に所定の線形変換が適用されることにより、情報「１１１」が表される。ここで、図３８Ａ及び図３８Ｂに示した例における所定の線形変換とは、πラジアンの位相回転である。

下記の表２７に、図３８Ａ及び図３８Ｂに示した例における入力情報系列と各空間レイヤに配置される複素信号点との対応関係の一例を示す。表２７では、５ビットの入力情報系列が２つの空間レイヤ＃１及び＃２に配置される２つの複素信号点ｓ１及びｓ２に変調される例が示されている。なお、空間レイヤ＃１に複素信号点ｓ１が配置され、空間レイヤ＃２に複素信号点ｓ２が配置される。ビット＃１～＃３は第１のビット系列に相当し、ビット＃４及び＃５は第２のビット系列に相当する。なお、本例では、第２のビット系列は２ビットであるから、変調にはＱＰＳＫをベースとした複素信号点集合が使用される。

第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否かを示す第１のビットを含む。表２７における第１のビットは、ビット＃１である。ビット＃１が０である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがあり、ビット＃１が１である場合はゼロ（０＋０ｊ）がマッピングされる空間レイヤがない。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤを示す第２のビットを含む。換言すると、ゼロ（０＋０ｊ）がマッピングされる空間レイヤがある場合、第１のビット系列は、空間レイヤのうち非ゼロの複素信号点がマッピングされる空間レイヤを示す第２のビットを含む。表２７における第２のビットは、ビット＃３である。ビット＃１が０の場合であって、ビット＃３が０である場合、空間レイヤ＃２に配置される複素信号点ｓ２はゼロ（０＋０ｊ）である。他方、ビット＃１が０の場合であって、ビット＃３が１である場合、空間レイヤ＃１に配置される複素信号点ｓ１はゼロ（０＋０ｊ）である。

第１のビット系列は、第２のビット系列の変調に使用される複素信号点集合の種別を示す第４のビットを含む。表２７における第４のビットは、ビット＃１及び＃２である。ビット＃１が０でありビット＃２が０である場合、ビット＃３及び＃４の変調に、上記の表２３に示される複素信号点集合ｇ１が使用される。ビット＃１が０でありビット＃２が１である場合、ビット＃３及び＃４の変調に、上記の表２４に示される複素信号点集合ｇ２が使用される。ビット＃１が１でありビット＃２が０である場合、ビット＃３及び＃４の変調に、上記の表２５に示される複素信号点集合ｇ３が使用される。ビット＃１が１でありビット＃２が１である場合、ビット＃３及び＃４の変調に、上記の表２６に示される複素信号点集合ｇ４が使用される。ここで、複素信号点集合ｇ０～ｇ４は、所定の関係性を有することが望ましい。所定の関係性は、線形変換で表現できることが望ましい。所定の関係性としては、所定の位相差、所定の振幅差、又はこれらの組み合わせが考えられる。

ゼロ（０＋０ｊ）がマッピングされる空間レイヤがない場合、第１のビット系列は、複素信号点への所定の線形変換の適用有無を示す第５のビットを含む。表２７における第５のビットは、ビット＃３である。ビット＃１が１の場合であって、ビット＃３が０である場合、複素信号点ｓ２には所定の線形変換が適用されない。他方、ビット＃１が１の場合であって、ビット＃３が１である場合、複素信号点ｓ２には所定の線形変換が適用される。所定の線形変換としては、所定の位相回転、所定の振幅増減、又はこれらの組み合わせが考えられる。例えば、表２７に示した例における所定の線形変換は、πラジアン（即ち、１８０度）の位相回転である。例えば、入力情報系列が（１，０，０，０，０）である場合の複素信号点ｓ２と入力情報系列が（１，０，１，０，０）である場合の複素信号点ｓ２との位相差は、πラジアンである。このようにすることで、複素信号点ｓ１及びｓ２を総合した信号点のユークリッド距離を広げる効果が期待できる。

・補足
上記第１～第３の方式において、複素信号点集合間の所定の関係性は、線形変換で表現できることが望ましいと説明したが、別の捉え方がされてもよい。一例として、複素信号点集合間の所定の関係性は、複素信号点集合における実部成分及び虚部成分の割り振り方が異なる関係であるとも捉えられてもよい。例えば、上記表２０で示される複素信号点集合ｇ１では実部成分及び虚部成分のそれぞれに信号成分が割り振られているのに対して、上記表２１で示される複素信号点集合ｇ２では実部成分又は虚部成分のいずれかにのみ信号成分が割り振られている。

・複素信号点系列間のユークリッド距離について
上記表１９、表２２及び表２７において、各方式における入力情報系列と各空間レイヤに配置される複素信号点との対応関係の一例を示した。いずれの方式においても、各空間レイヤに配置される複素信号点から成る複素信号点系列に関し、複数の複素信号点系列間のユークリッド距離又は最小ユークリッド距離が、所定の閾値以上であることが望ましい。これは、従来の変調方式（例えば、ＱＰＳＫ等）において、ある単一の複素信号点（即ち、複素スカラ）と別の単一の複素信号点との間の最小ユークリッド距離が考慮（即ち、重要視）されていたためである。

要素数Ｌの複素ベクトル（即ち、複素信号点系列）がＤ通り定義されているとする。例えば、表１９の場合、Ｌ＝２、Ｄ＝１６であり、表２２及び表２７の場合、Ｌ＝２、Ｄ＝３２である。そのうちの異なる２つの複素ベクトルｓ_ｍとｓ_ｎとの間のユークリッド距離Ｅ_ｍ，ｎは、次式で定義される。

ここで、ｓ_ｍ，ｌ及びｓ_ｎ，ｌは、それぞれ複素ベクトルｓ_ｍ及びｓ_ｎのｌ番目の要素である。このユークリッド距離Ｅ_ｍ，ｎが、すべての複素ベクトルの組において、所定の閾値Ｅ_ｔｈ以上であることが望ましい。即ち、次式が成り立つことが望ましい。

または、このユークリッド距離Ｅ_ｍ，ｎの、すべての複素ベクトルの組における最小ユークリッド距離Ｅ_ｍｉｎが、所定の閾値Ｅ_ｔｈ以上であることが望ましい。即ち、次式が成り立つことが望ましい。

ここで、所定の閾値Ｅ_ｔｈとして、例えば、対象の複素ベクトルを定義する際に使用される複素信号点集合のうち、ある１つの複素信号点集合ｇ内の複素信号点（即ち、複素スカラ）間の最小ユークリッド距離Ｅ_{ｍｉｎ，ｇ}が用いられてもよい。若しくは、最小ユークリッド距離Ｅ_{ｍｉｎ，ｇ}に係数δ（≧０）を適用した値δＥ_{ｍｉｎ，ｇ}が、所定の閾値Ｅ_ｔｈとして用いられてもよい。

・本変形例の効果
図１４と図３６とを比較すると、両者ともに空間レイヤの使い方に乗せる情報が２ビットである一方で、使用される空間レイヤの数は、図１４では４であり、図３６では２である。また、図１４と、図３７Ａ及び図３７Ｂ並びに図３８Ａ及び図３８Ｂと、を比較すると、両者ともに使用される空間レイヤの数が４である一方で、空間レイヤの使い方に乗せる情報は、図１４では２ビットであり、図３７Ａ及び図３７Ｂ並びに図３８Ａ及び図３８Ｂでは３ビットである。つまり、本変形例は、図１２～図１４を参照して上記説明した変調方式と比較して、空間レイヤの数あたり乗せることのできる情報量を増加させることができる。

＜＜４．応用例＞＞
本開示に係る技術は、様々な製品へ応用可能である。送信装置１００又は受信装置２００は、マクロｅＮＢ又はスモールｅＮＢなどのいずれかの種類のｅＮＢ（evolved Node B）として実現されてもよい。スモールｅＮＢは、ピコｅＮＢ、マイクロｅＮＢ又はホーム（フェムト）ｅＮＢなどの、マクロセルよりも小さいセルをカバーするｅＮＢであってよい。その代わりに、送信装置１００又は受信装置２００は、ＮｏｄｅＢ又はＢＴＳ（Base Transceiver Station）などの他の種類の基地局として実現されてもよい。送信装置１００又は受信装置２００は、無線通信を制御する本体（基地局装置ともいう）と、本体とは別の場所に配置される１つ以上のＲＲＨ（Remote Radio Head）とを含んでもよい。また、後述する様々な種類の端末が一時的に又は半永続的に基地局機能を実行することにより、送信装置１００又は受信装置２００として動作してもよい。

また、例えば、送信装置１００又は受信装置２００は、スマートフォン、タブレットＰＣ（Personal Computer）、ノートＰＣ、携帯型ゲーム端末、携帯型／ドングル型のモバイルルータ若しくはデジタルカメラなどのモバイル端末、又はカーナビゲーション装置などの車載端末として実現されてもよい。また、送信装置１００又は受信装置２００は、Ｍ２Ｍ（Machine To Machine）通信を行う端末（ＭＴＣ（Machine Type Communication）端末ともいう）として実現されてもよい。さらに、送信装置１００又は受信装置２００は、これら端末に搭載される無線通信モジュール（例えば、１つのダイで構成される集積回路モジュール）であってもよい。

＜４．１．基地局に関する応用例＞
（第１の応用例）
図３９は、本開示に係る技術が適用され得るｅＮＢの概略的な構成の第１の例を示すブロック図である。ｅＮＢ８００は、１つ以上のアンテナ８１０、及び基地局装置８２０を有する。各アンテナ８１０及び基地局装置８２０は、ＲＦケーブルを介して互いに接続され得る。

アンテナ８１０の各々は、単一の又は複数のアンテナ素子（例えば、ＭＩＭＯアンテナを構成する複数のアンテナ素子）を有し、基地局装置８２０による無線信号の送受信のために使用される。ｅＮＢ８００は、図３９に示したように複数のアンテナ８１０を有し、複数のアンテナ８１０は、例えばｅＮＢ８００が使用する複数の周波数帯域にそれぞれ対応してもよい。なお、図３９にはｅＮＢ８００が複数のアンテナ８１０を有する例を示したが、ｅＮＢ８００は単一のアンテナ８１０を有してもよい。

基地局装置８２０は、コントローラ８２１、メモリ８２２、ネットワークインタフェース８２３及び無線通信インタフェース８２５を備える。

コントローラ８２１は、例えばＣＰＵ又はＤＳＰであってよく、基地局装置８２０の上位レイヤの様々な機能を動作させる。例えば、コントローラ８２１は、無線通信インタフェース８２５により処理された信号内のデータからデータパケットを生成し、生成したパケットをネットワークインタフェース８２３を介して転送する。コントローラ８２１は、複数のベースバンドプロセッサからのデータをバンドリングすることによりバンドルドパケットを生成し、生成したバンドルドパケットを転送してもよい。また、コントローラ８２１は、無線リソース管理（Radio Resource Control）、無線ベアラ制御（Radio Bearer Control）、移動性管理（Mobility Management）、流入制御（Admission Control）又はスケジューリング（Scheduling）などの制御を実行する論理的な機能を有してもよい。また、当該制御は、周辺のｅＮＢ又はコアネットワークノードと連携して実行されてもよい。メモリ８２２は、ＲＡＭ及びＲＯＭを含み、コントローラ８２１により実行されるプログラム、及び様々な制御データ（例えば、端末リスト、送信電力データ及びスケジューリングデータなど）を記憶する。

ネットワークインタフェース８２３は、基地局装置８２０をコアネットワーク８２４に接続するための通信インタフェースである。コントローラ８２１は、ネットワークインタフェース８２３を介して、コアネットワークノード又は他のｅＮＢと通信してもよい。その場合に、ｅＮＢ８００と、コアネットワークノード又は他のｅＮＢとは、論理的なインタフェース（例えば、Ｓ１インタフェース又はＸ２インタフェース）により互いに接続されてもよい。ネットワークインタフェース８２３は、有線通信インタフェースであってもよく、又は無線バックホールのための無線通信インタフェースであってもよい。ネットワークインタフェース８２３が無線通信インタフェースである場合、ネットワークインタフェース８２３は、無線通信インタフェース８２５により使用される周波数帯域よりもより高い周波数帯域を無線通信に使用してもよい。

無線通信インタフェース８２５は、ＬＴＥ（Long Term Evolution）又はＬＴＥ－Ａｄｖａｎｃｅｄなどのいずれかのセルラー通信方式をサポートし、アンテナ８１０を介して、ｅＮＢ８００のセル内に位置する端末に無線接続を提供する。無線通信インタフェース８２５は、典型的には、ベースバンド（ＢＢ）プロセッサ８２６及びＲＦ回路８２７などを含み得る。ＢＢプロセッサ８２６は、例えば、符号化／復号、変調／復調及び多重化／逆多重化などを行なってよく、各レイヤ（例えば、Ｌ１、ＭＡＣ（Medium Access Control）、ＲＬＣ（Radio Link Control）及びＰＤＣＰ（Packet Data Convergence Protocol））の様々な信号処理を実行する。ＢＢプロセッサ８２６は、コントローラ８２１の代わりに、上述した論理的な機能の一部又は全部を有してもよい。ＢＢプロセッサ８２６は、通信制御プログラムを記憶するメモリ、当該プログラムを実行するプロセッサ及び関連する回路を含むモジュールであってもよく、ＢＢプロセッサ８２６の機能は、上記プログラムのアップデートにより変更可能であってもよい。また、上記モジュールは、基地局装置８２０のスロットに挿入されるカード若しくはブレードであってもよく、又は上記カード若しくは上記ブレードに搭載されるチップであってもよい。一方、ＲＦ回路８２７は、ミキサ、フィルタ及びアンプなどを含んでもよく、アンテナ８１０を介して無線信号を送受信する。

無線通信インタフェース８２５は、図３９に示したように複数のＢＢプロセッサ８２６を含み、複数のＢＢプロセッサ８２６は、例えばｅＮＢ８００が使用する複数の周波数帯域にそれぞれ対応してもよい。また、無線通信インタフェース８２５は、図３９に示したように複数のＲＦ回路８２７を含み、複数のＲＦ回路８２７は、例えば複数のアンテナ素子にそれぞれ対応してもよい。なお、図３９には無線通信インタフェース８２５が複数のＢＢプロセッサ８２６及び複数のＲＦ回路８２７を含む例を示したが、無線通信インタフェース８２５は単一のＢＢプロセッサ８２６又は単一のＲＦ回路８２７を含んでもよい。

図３９に示したｅＮＢ８００において、図５を参照して説明した制御部１４０に含まれる１つ以上の構成要素（情報共有部１４１及び／又は送信信号処理部１４３）及び／又は図６を参照して説明した制御部２４０に含まれる１つ以上の構成要素（情報共有部２４１及び／又は受信信号処理部２４３）は、無線通信インタフェース８２５において実装されてもよい。あるいは、これらの構成要素の少なくとも一部は、コントローラ８２１において実装されてもよい。一例として、ｅＮＢ８００は、無線通信インタフェース８２５の一部（例えば、ＢＢプロセッサ８２６）若しくは全部、及び／又はコントローラ８２１を含むモジュールを搭載し、当該モジュールにおいて上記１つ以上の構成要素が実装されてもよい。この場合に、上記モジュールは、プロセッサを上記１つ以上の構成要素として機能させるためのプログラム（換言すると、プロセッサに上記１つ以上の構成要素の動作を実行させるためのプログラム）を記憶し、当該プログラムを実行してもよい。別の例として、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムがｅＮＢ８００にインストールされ、無線通信インタフェース８２５（例えば、ＢＢプロセッサ８２６）及び／又はコントローラ８２１が当該プログラムを実行してもよい。以上のように、上記１つ以上の構成要素を備える装置としてｅＮＢ８００、基地局装置８２０又は上記モジュールが提供されてもよく、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムが提供されてもよい。また、上記プログラムを記録した読み取り可能な記録媒体が提供されてもよい。

また、図３９に示したｅＮＢ８００において、図５を参照して説明した無線通信部１２０及び／又は図６を参照して説明した無線通信部２２０は、無線通信インタフェース８２５（例えば、ＲＦ回路８２７）において実装されてもよい。また、アンテナ部１１０及び／又はアンテナ部２１０は、アンテナ８１０において実装されてもよい。また、記憶部１３０及び／又は記憶部２３０は、メモリ８２２において実装されてもよい。

（第２の応用例）
図４０は、本開示に係る技術が適用され得るｅＮＢの概略的な構成の第２の例を示すブロック図である。ｅＮＢ８３０は、１つ以上のアンテナ８４０、基地局装置８５０、及びＲＲＨ８６０を有する。各アンテナ８４０及びＲＲＨ８６０は、ＲＦケーブルを介して互いに接続され得る。また、基地局装置８５０及びＲＲＨ８６０は、光ファイバケーブルなどの高速回線で互いに接続され得る。

アンテナ８４０の各々は、単一の又は複数のアンテナ素子（例えば、ＭＩＭＯアンテナを構成する複数のアンテナ素子）を有し、ＲＲＨ８６０による無線信号の送受信のために使用される。ｅＮＢ８３０は、図４０に示したように複数のアンテナ８４０を有し、複数のアンテナ８４０は、例えばｅＮＢ８３０が使用する複数の周波数帯域にそれぞれ対応してもよい。なお、図４０にはｅＮＢ８３０が複数のアンテナ８４０を有する例を示したが、ｅＮＢ８３０は単一のアンテナ８４０を有してもよい。

基地局装置８５０は、コントローラ８５１、メモリ８５２、ネットワークインタフェース８５３、無線通信インタフェース８５５及び接続インタフェース８５７を備える。コントローラ８５１、メモリ８５２及びネットワークインタフェース８５３は、図３９を参照して説明したコントローラ８２１、メモリ８２２及びネットワークインタフェース８２３と同様のものである。

無線通信インタフェース８５５は、ＬＴＥ又はＬＴＥ－Ａｄｖａｎｃｅｄなどのいずれかのセルラー通信方式をサポートし、ＲＲＨ８６０及びアンテナ８４０を介して、ＲＲＨ８６０に対応するセクタ内に位置する端末に無線接続を提供する。無線通信インタフェース８５５は、典型的には、ＢＢプロセッサ８５６などを含み得る。ＢＢプロセッサ８５６は、接続インタフェース８５７を介してＲＲＨ８６０のＲＦ回路８６４と接続されることを除き、図３９を参照して説明したＢＢプロセッサ８２６と同様のものである。無線通信インタフェース８５５は、図４０に示したように複数のＢＢプロセッサ８５６を含み、複数のＢＢプロセッサ８５６は、例えばｅＮＢ８３０が使用する複数の周波数帯域にそれぞれ対応してもよい。なお、図４０には無線通信インタフェース８５５が複数のＢＢプロセッサ８５６を含む例を示したが、無線通信インタフェース８５５は単一のＢＢプロセッサ８５６を含んでもよい。

接続インタフェース８５７は、基地局装置８５０（無線通信インタフェース８５５）をＲＲＨ８６０と接続するためのインタフェースである。接続インタフェース８５７は、基地局装置８５０（無線通信インタフェース８５５）とＲＲＨ８６０とを接続する上記高速回線での通信のための通信モジュールであってもよい。

また、ＲＲＨ８６０は、接続インタフェース８６１及び無線通信インタフェース８６３を備える。

接続インタフェース８６１は、ＲＲＨ８６０（無線通信インタフェース８６３）を基地局装置８５０と接続するためのインタフェースである。接続インタフェース８６１は、上記高速回線での通信のための通信モジュールであってもよい。

無線通信インタフェース８６３は、アンテナ８４０を介して無線信号を送受信する。無線通信インタフェース８６３は、典型的には、ＲＦ回路８６４などを含み得る。ＲＦ回路８６４は、ミキサ、フィルタ及びアンプなどを含んでもよく、アンテナ８４０を介して無線信号を送受信する。無線通信インタフェース８６３は、図４０に示したように複数のＲＦ回路８６４を含み、複数のＲＦ回路８６４は、例えば複数のアンテナ素子にそれぞれ対応してもよい。なお、図４０には無線通信インタフェース８６３が複数のＲＦ回路８６４を含む例を示したが、無線通信インタフェース８６３は単一のＲＦ回路８６４を含んでもよい。

図４０に示したｅＮＢ８３０において、図５を参照して説明した制御部１４０に含まれる１つ以上の構成要素（情報共有部１４１及び／又は送信信号処理部１４３）及び／又は図６を参照して説明した制御部２４０に含まれる１つ以上の構成要素（情報共有部２４１及び／又は受信信号処理部２４３）は、無線通信インタフェース８５５及び／又は無線通信インタフェース８６３において実装されてもよい。あるいは、これらの構成要素の少なくとも一部は、コントローラ８５１において実装されてもよい。一例として、ｅＮＢ８３０は、無線通信インタフェース８５５の一部（例えば、ＢＢプロセッサ８５６）若しくは全部、及び／又はコントローラ８５１を含むモジュールを搭載し、当該モジュールにおいて上記１つ以上の構成要素が実装されてもよい。この場合に、上記モジュールは、プロセッサを上記１つ以上の構成要素として機能させるためのプログラム（換言すると、プロセッサに上記１つ以上の構成要素の動作を実行させるためのプログラム）を記憶し、当該プログラムを実行してもよい。別の例として、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムがｅＮＢ８３０にインストールされ、無線通信インタフェース８５５（例えば、ＢＢプロセッサ８５６）及び／又はコントローラ８５１が当該プログラムを実行してもよい。以上のように、上記１つ以上の構成要素を備える装置としてｅＮＢ８３０、基地局装置８５０又は上記モジュールが提供されてもよく、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムが提供されてもよい。また、上記プログラムを記録した読み取り可能な記録媒体が提供されてもよい。

また、図４０に示したｅＮＢ８３０において、例えば、図５を参照して説明した無線通信部１２０及び／又は図６を参照して説明した無線通信部２２０は、無線通信インタフェース８６３（例えば、ＲＦ回路８６４）において実装されてもよい。また、アンテナ部１１０及び／又はアンテナ部２１０は、アンテナ８４０において実装されてもよい。また、記憶部１３０及び／又は記憶部２３０は、メモリ８５２において実装されてもよい。

＜４．２．端末装置に関する応用例＞
（第１の応用例）
図４１は、本開示に係る技術が適用され得るスマートフォン９００の概略的な構成の一例を示すブロック図である。スマートフォン９００は、プロセッサ９０１、メモリ９０２、ストレージ９０３、外部接続インタフェース９０４、カメラ９０６、センサ９０７、マイクロフォン９０８、入力デバイス９０９、表示デバイス９１０、スピーカ９１１、無線通信インタフェース９１２、１つ以上のアンテナスイッチ９１５、１つ以上のアンテナ９１６、バス９１７、バッテリー９１８及び補助コントローラ９１９を備える。

プロセッサ９０１は、例えばＣＰＵ又はＳｏＣ（System on Chip）であってよく、スマートフォン９００のアプリケーションレイヤ及びその他のレイヤの機能を制御する。メモリ９０２は、ＲＡＭ及びＲＯＭを含み、プロセッサ９０１により実行されるプログラム及びデータを記憶する。ストレージ９０３は、半導体メモリ又はハードディスクなどの記憶媒体を含み得る。外部接続インタフェース９０４は、メモリーカード又はＵＳＢ（Universal Serial Bus）デバイスなどの外付けデバイスをスマートフォン９００へ接続するためのインタフェースである。

カメラ９０６は、例えば、ＣＣＤ（Charge Coupled Device）又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの撮像素子を有し、撮像画像を生成する。センサ９０７は、例えば、測位センサ、ジャイロセンサ、地磁気センサ及び加速度センサなどのセンサ群を含み得る。マイクロフォン９０８は、スマートフォン９００へ入力される音声を音声信号へ変換する。入力デバイス９０９は、例えば、表示デバイス９１０の画面上へのタッチを検出するタッチセンサ、キーパッド、キーボード、ボタン又はスイッチなどを含み、ユーザからの操作又は情報入力を受け付ける。表示デバイス９１０は、液晶ディスプレイ（ＬＣＤ）又は有機発光ダイオード（ＯＬＥＤ）ディスプレイなどの画面を有し、スマートフォン９００の出力画像を表示する。スピーカ９１１は、スマートフォン９００から出力される音声信号を音声に変換する。

無線通信インタフェース９１２は、ＬＴＥ又はＬＴＥ－Ａｄｖａｎｃｅｄなどのいずれかのセルラー通信方式をサポートし、無線通信を実行する。無線通信インタフェース９１２は、典型的には、ＢＢプロセッサ９１３及びＲＦ回路９１４などを含み得る。ＢＢプロセッサ９１３は、例えば、符号化／復号、変調／復調及び多重化／逆多重化などを行なってよく、無線通信のための様々な信号処理を実行する。一方、ＲＦ回路９１４は、ミキサ、フィルタ及びアンプなどを含んでもよく、アンテナ９１６を介して無線信号を送受信する。無線通信インタフェース９１２は、ＢＢプロセッサ９１３及びＲＦ回路９１４を集積したワンチップのモジュールであってもよい。無線通信インタフェース９１２は、図４１に示したように複数のＢＢプロセッサ９１３及び複数のＲＦ回路９１４を含んでもよい。なお、図４１には無線通信インタフェース９１２が複数のＢＢプロセッサ９１３及び複数のＲＦ回路９１４を含む例を示したが、無線通信インタフェース９１２は単一のＢＢプロセッサ９１３又は単一のＲＦ回路９１４を含んでもよい。

さらに、無線通信インタフェース９１２は、セルラー通信方式に加えて、近距離無線通信方式、近接無線通信方式又は無線ＬＡＮ（Local Area Network）方式などの他の種類の無線通信方式をサポートしてもよく、その場合に、無線通信方式ごとのＢＢプロセッサ９１３及びＲＦ回路９１４を含んでもよい。

アンテナスイッチ９１５の各々は、無線通信インタフェース９１２に含まれる複数の回路（例えば、異なる無線通信方式のための回路）の間でアンテナ９１６の接続先を切り替える。

アンテナ９１６の各々は、単一の又は複数のアンテナ素子（例えば、ＭＩＭＯアンテナを構成する複数のアンテナ素子）を有し、無線通信インタフェース９１２による無線信号の送受信のために使用される。スマートフォン９００は、図４１に示したように複数のアンテナ９１６を有してもよい。なお、図４１にはスマートフォン９００が複数のアンテナ９１６を有する例を示したが、スマートフォン９００は単一のアンテナ９１６を有してもよい。

さらに、スマートフォン９００は、無線通信方式ごとにアンテナ９１６を備えてもよい。その場合に、アンテナスイッチ９１５は、スマートフォン９００の構成から省略されてもよい。

バス９１７は、プロセッサ９０１、メモリ９０２、ストレージ９０３、外部接続インタフェース９０４、カメラ９０６、センサ９０７、マイクロフォン９０８、入力デバイス９０９、表示デバイス９１０、スピーカ９１１、無線通信インタフェース９１２及び補助コントローラ９１９を互いに接続する。バッテリー９１８は、図中に破線で部分的に示した給電ラインを介して、図４１に示したスマートフォン９００の各ブロックへ電力を供給する。補助コントローラ９１９は、例えば、スリープモードにおいて、スマートフォン９００の必要最低限の機能を動作させる。

図４１に示したスマートフォン９００において、図５を参照して説明した制御部１４０に含まれる１つ以上の構成要素（情報共有部１４１及び／又は送信信号処理部１４３）及び／又は図６を参照して説明した制御部２４０に含まれる１つ以上の構成要素（情報共有部２４１及び／又は受信信号処理部２４３）は、無線通信インタフェース９１２において実装されてもよい。あるいは、これらの構成要素の少なくとも一部は、プロセッサ９０１又は補助コントローラ９１９において実装されてもよい。一例として、スマートフォン９００は、無線通信インタフェース９１２の一部（例えば、ＢＢプロセッサ９１３）若しくは全部、プロセッサ９０１、及び／又は補助コントローラ９１９を含むモジュールを搭載し、当該モジュールにおいて上記１つ以上の構成要素が実装されてもよい。この場合に、上記モジュールは、プロセッサを上記１つ以上の構成要素として機能させるためのプログラム（換言すると、プロセッサに上記１つ以上の構成要素の動作を実行させるためのプログラム）を記憶し、当該プログラムを実行してもよい。別の例として、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムがスマートフォン９００にインストールされ、無線通信インタフェース９１２（例えば、ＢＢプロセッサ９１３）、プロセッサ９０１、及び／又は補助コントローラ９１９が当該プログラムを実行してもよい。以上のように、上記１つ以上の構成要素を備える装置としてスマートフォン９００又は上記モジュールが提供されてもよく、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムが提供されてもよい。また、上記プログラムを記録した読み取り可能な記録媒体が提供されてもよい。

また、図４１に示したスマートフォン９００において、例えば、図５を参照して説明した無線通信部１２０及び／又は図６を参照して説明した無線通信部２２０は、無線通信インタフェース９１２（例えば、ＲＦ回路９１４）において実装されてもよい。また、アンテナ部１１０及び／又はアンテナ部２１０は、アンテナ９１６において実装されてもよい。また、記憶部１３０及び／又は記憶部２３０は、メモリ９０２において実装されてもよい。

（第２の応用例）
図４２は、本開示に係る技術が適用され得るカーナビゲーション装置９２０の概略的な構成の一例を示すブロック図である。カーナビゲーション装置９２０は、プロセッサ９２１、メモリ９２２、ＧＰＳ（Global Positioning System）モジュール９２４、センサ９２５、データインタフェース９２６、コンテンツプレーヤ９２７、記憶媒体インタフェース９２８、入力デバイス９２９、表示デバイス９３０、スピーカ９３１、無線通信インタフェース９３３、１つ以上のアンテナスイッチ９３６、１つ以上のアンテナ９３７及びバッテリー９３８を備える。

プロセッサ９２１は、例えばＣＰＵ又はＳｏＣであってよく、カーナビゲーション装置９２０のナビゲーション機能及びその他の機能を制御する。メモリ９２２は、ＲＡＭ及びＲＯＭを含み、プロセッサ９２１により実行されるプログラム及びデータを記憶する。

ＧＰＳモジュール９２４は、ＧＰＳ衛星から受信されるＧＰＳ信号を用いて、カーナビゲーション装置９２０の位置（例えば、緯度、経度及び高度）を測定する。センサ９２５は、例えば、ジャイロセンサ、地磁気センサ及び気圧センサなどのセンサ群を含み得る。データインタフェース９２６は、例えば、図示しない端子を介して車載ネットワーク９４１に接続され、車速データなどの車両側で生成されるデータを取得する。

コンテンツプレーヤ９２７は、記憶媒体インタフェース９２８に挿入される記憶媒体（例えば、ＣＤ又はＤＶＤ）に記憶されているコンテンツを再生する。入力デバイス９２９は、例えば、表示デバイス９３０の画面上へのタッチを検出するタッチセンサ、ボタン又はスイッチなどを含み、ユーザからの操作又は情報入力を受け付ける。表示デバイス９３０は、ＬＣＤ又はＯＬＥＤディスプレイなどの画面を有し、ナビゲーション機能又は再生されるコンテンツの画像を表示する。スピーカ９３１は、ナビゲーション機能又は再生されるコンテンツの音声を出力する。

無線通信インタフェース９３３は、ＬＴＥ又はＬＴＥ－Ａｄｖａｎｃｅｄなどのいずれかのセルラー通信方式をサポートし、無線通信を実行する。無線通信インタフェース９３３は、典型的には、ＢＢプロセッサ９３４及びＲＦ回路９３５などを含み得る。ＢＢプロセッサ９３４は、例えば、符号化／復号、変調／復調及び多重化／逆多重化などを行なってよく、無線通信のための様々な信号処理を実行する。一方、ＲＦ回路９３５は、ミキサ、フィルタ及びアンプなどを含んでもよく、アンテナ９３７を介して無線信号を送受信する。無線通信インタフェース９３３は、ＢＢプロセッサ９３４及びＲＦ回路９３５を集積したワンチップのモジュールであってもよい。無線通信インタフェース９３３は、図４２に示したように複数のＢＢプロセッサ９３４及び複数のＲＦ回路９３５を含んでもよい。なお、図４２には無線通信インタフェース９３３が複数のＢＢプロセッサ９３４及び複数のＲＦ回路９３５を含む例を示したが、無線通信インタフェース９３３は単一のＢＢプロセッサ９３４又は単一のＲＦ回路９３５を含んでもよい。

さらに、無線通信インタフェース９３３は、セルラー通信方式に加えて、近距離無線通信方式、近接無線通信方式又は無線ＬＡＮ方式などの他の種類の無線通信方式をサポートしてもよく、その場合に、無線通信方式ごとのＢＢプロセッサ９３４及びＲＦ回路９３５を含んでもよい。

アンテナスイッチ９３６の各々は、無線通信インタフェース９３３に含まれる複数の回路（例えば、異なる無線通信方式のための回路）の間でアンテナ９３７の接続先を切り替える。

アンテナ９３７の各々は、単一の又は複数のアンテナ素子（例えば、ＭＩＭＯアンテナを構成する複数のアンテナ素子）を有し、無線通信インタフェース９３３による無線信号の送受信のために使用される。カーナビゲーション装置９２０は、図４２に示したように複数のアンテナ９３７を有してもよい。なお、図４２にはカーナビゲーション装置９２０が複数のアンテナ９３７を有する例を示したが、カーナビゲーション装置９２０は単一のアンテナ９３７を有してもよい。

さらに、カーナビゲーション装置９２０は、無線通信方式ごとにアンテナ９３７を備えてもよい。その場合に、アンテナスイッチ９３６は、カーナビゲーション装置９２０の構成から省略されてもよい。

バッテリー９３８は、図中に破線で部分的に示した給電ラインを介して、図４２に示したカーナビゲーション装置９２０の各ブロックへ電力を供給する。また、バッテリー９３８は、車両側から給電される電力を蓄積する。

図４２に示したカーナビゲーション装置９２０において、図５を参照して説明した制御部１４０に含まれる１つ以上の構成要素（情報共有部１４１及び／又は送信信号処理部１４３）及び／又は図６を参照して説明した制御部２４０に含まれる１つ以上の構成要素（情報共有部２４１及び／又は受信信号処理部２４３）は、無線通信インタフェース９３３において実装されてもよい。あるいは、これらの構成要素の少なくとも一部は、プロセッサ９２１において実装されてもよい。一例として、カーナビゲーション装置９２０は、無線通信インタフェース９３３の一部（例えば、ＢＢプロセッサ９３４）若しくは全部及び／又はプロセッサ９２１を含むモジュールを搭載し、当該モジュールにおいて上記１つ以上の構成要素が実装されてもよい。この場合に、上記モジュールは、プロセッサを上記１つ以上の構成要素として機能させるためのプログラム（換言すると、プロセッサに上記１つ以上の構成要素の動作を実行させるためのプログラム）を記憶し、当該プログラムを実行してもよい。別の例として、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムがカーナビゲーション装置９２０にインストールされ、無線通信インタフェース９３３（例えば、ＢＢプロセッサ９３４）及び／又はプロセッサ９２１が当該プログラムを実行してもよい。以上のように、上記１つ以上の構成要素を備える装置としてカーナビゲーション装置９２０又は上記モジュールが提供されてもよく、プロセッサを上記１つ以上の構成要素として機能させるためのプログラムが提供されてもよい。また、上記プログラムを記録した読み取り可能な記録媒体が提供されてもよい。

また、図４２に示したカーナビゲーション装置９２０において、例えば、図５を参照して説明した無線通信部１２０及び／又は図６を参照して説明した無線通信部２２０は、無線通信インタフェース９３３（例えば、ＲＦ回路９３５）において実装されてもよい。また、アンテナ部１１０及び／又はアンテナ部２１０は、アンテナ９３７において実装されてもよい。また、記憶部１３０及び／又は記憶部２３０は、メモリ９２２において実装されてもよい。

また、本開示に係る技術は、上述したカーナビゲーション装置９２０の１つ以上のブロックと、車載ネットワーク９４１と、車両側モジュール９４２とを含む車載システム（又は車両）９４０として実現されてもよい。車両側モジュール９４２は、車速、エンジン回転数又は故障情報などの車両側データを生成し、生成したデータを車載ネットワーク９４１へ出力する。

＜＜５．まとめ＞＞
以上、図１～図４２を参照して、本開示の一実施形態について詳細に説明した。上記説明したように、本実施形態に係る送信装置１００は、プリコーディング行列を用いた変調を行い得る。具体的には、送信装置１００は、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する。ここで、複素信号点系列に適用されるプリコーディング行列は、第１のビット系列の候補とプリコーディング行列の集合の各要素との予め定められた組み合わせにおける第１のビット系列に対応する。これにより、プリコーディング行列に、第１のビット系列を乗せることが可能となる。

また、本実施形態に係る送信装置１００は、新たな空間変調を行い得る。具体的には、送信装置１００は、第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う。ここで、空間レイヤへのマッピングパターンは、第１のビット系列の候補とマッピングパターンとの予め定められた複数の組み合わせにおける第１のビット系列に対応する。これにより、空間レイヤのマッピングパターンに、第１のビット系列を乗せることが可能となる。

本実施形態によれば、従来のＭＩＭＯでは情報が乗せられていなかったプリコーディング行列及び空間レイヤへのマッピングパターンに情報が乗せられる。従って、ＭＩＭＯのリソース効率の向上及び送受信特性の改善を図ることが可能である。さらに、従来の空間変調で課題となっていた、アンテナの切り替えに伴うＰＡＰＲの増加やアナログ・ＲＦ回路への負担を回避又は軽減することが可能となる。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書においてフローチャート及びシーケンス図を用いて説明した処理は、必ずしも図示された順序で実行されなくてもよい。いくつかの処理ステップは、並列的に実行されてもよい。また、追加的な処理ステップが採用されてもよく、一部の処理ステップが省略されてもよい。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部を備え、
前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、送信装置。
（２）
前記集合に含まれる複数の前記プリコーディング行列の特定の位置の要素は互いに同一である、前記（１）に記載の送信装置。
（３）
前記プリコーディング行列の異なる２つの要素は、少なくとも位相差が第１の値の整数倍であるか、振幅比が第２の値の整数倍若しくは整数分の１である、前記（１）又は（２）に記載の送信装置。
（４）
前記集合は、アンテナ数と空間レイヤ数の組み合わせごとに定義され、
要素数が少ない前記集合は、要素数が多い前記集合の部分集合である、前記（１）～（３）のいずれか一項に記載の送信装置。
（５）
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部を備え、
空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、送信装置。
（６）
前記マッピングパターンは、複数の空間レイヤのうち２以上の空間レイヤにマッピングされる複素信号点の各々が、複数の複素信号点集合のうちどの複素信号点集合の要素であるかのパターンである、前記（５）に記載の送信装置。
（７）
前記信号処理部は、
前記第１のビット系列に基づいて、前記マッピングパターンを選択し、
前記マッピングパターンに基づいて、前記第２のビット系列を前記複数の前記複素信号点集合の各々から選択した複素信号点から成る前記複素信号点系列に変換する、前記（６）に記載の送信装置。
（８）
前記信号処理部は、所定の複素信号点集合に基づいて前記第２のビット系列を一時的な複素信号点系列に変換し、前記一時的な複素信号点系列に含まれる複数の複素信号点の各々に、前記第１のビット系列に基づく演算処理を適用することで、前記複素信号点系列を生成する、前記（６）に記載の送信装置。
（９）
前記複数の前記複素信号点集合の各々は、互いに線形の関係にある、前記（６）～（８）のいずれか一項に記載の送信装置。
（１０）
前記複数の前記複素信号点集合の各々は、互いに要素数が同一である又は要素数の差が１である、前記（６）～（９）のいずれか一項に記載の送信装置。
（１１）
前記複数の前記複素信号点集合は、２＾ｍ ＦＳＫ（Frequency Shift Keying）、２＾ｍ ＡＳＫ（Amplitude Shift Keying）、２＾ｍ ＰＳＫ（Phase Shift Keying）、又は２＾ｍ ＱＡＭ（Quadrature Amplitude Modulation）のうち少なくともいずれかで表現される複素信号点を要素として含み、ｍはゼロ以上の整数である、前記（６）～（１０）のいずれか一項に記載の送信装置。
（１２）
前記複数の前記複素信号点集合のうち１つの前記複素信号点集合は、要素数が２＾ｍ、又は１＋２＾ｍであり、ｍはゼロ以上の整数である、前記（６）～（１１）のいずれか一項に記載の送信装置。
（１３）
前記複素信号点集合の要素数が１＋２＾ｍである場合、当該複素信号点集合は要素としてゼロ（０＋０ｊ）を含む、前記（１２）に記載の送信装置。
（１４）
前記複数の前記複素信号点集合のうち１つの前記複素信号点集合は、要素数が１である、前記（６）～（１２）のいずれか一項に記載の送信装置。
（１５）
前記マッピングパターンは、複数の空間レイヤのうちどの空間レイヤに非ゼロの複素信号点がマッピングされるかのパターンである、前記（５）に記載の送信装置。
（１６）
前記第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否かを示すビットを含む、前記（５）に記載の送信装置。
（１７）
前記第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤを示すビットを含む、前記（１６）に記載の送信装置。
（１８）
前記第１のビット系列は、複数の空間レイヤに同一の複素信号点がマッピングされるか否か、又は複素信号点への所定の線形変換の適用有無を示すビットを含む、前記（１６）又は（１７）に記載の送信装置。
（１９）
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用すること、を含み、
前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、プロセッサにより実行される方法。
（２０）
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行うこと、を含み、
空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プロセッサにより実行される方法。
（２１）
コンピュータを、
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部、
として機能させ、
前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応する、プログラムが記録された記録媒体。
（２２）
コンピュータを、
第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部、
として機能させ、
空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プログラムが記録された記録媒体。

１ システム
２ 基地局
３ 端末装置
４ セル
１００ 送信装置
１１０ アンテナ部
１２０ 無線通信部
１３０ 記憶部
１４０ 制御部
１４１ 情報共有部
１４３ 送信信号処理部
２００ 受信装置
２１０ アンテナ部
２２０ 無線通信部
２３０ 記憶部
２４０ 制御部
２４１ 情報共有部
２４３ 受信信号処理部

Claims (26)

1. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部を備え、
   前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
   前記プリコーディング行列の要素は、非ゼロである、送信装置。
2. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部を備え、
   前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
   前記集合に含まれる複数の前記プリコーディング行列の特定の位置の要素は互いに同一である、送信装置。
3. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部を備え、
   前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
   前記プリコーディング行列の異なる２つの要素は、少なくとも位相差が第１の値の整数倍であるか、振幅比が第２の値の整数倍若しくは整数分の１である、送信装置。
4. 前記集合は、アンテナ数と空間レイヤ数の組み合わせごとに定義され、
   要素数が少ない前記集合は、要素数が多い前記集合の部分集合である、請求項１～３のいずれか一項に記載の送信装置。
5. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部を備え、
   空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、送信装置。
6. 前記マッピングパターンは、複数の空間レイヤのうち２以上の空間レイヤにマッピングされる複素信号点の各々が、複数の複素信号点集合のうちどの複素信号点集合の要素であるかのパターンである、請求項５に記載の送信装置。
7. 前記信号処理部は、
   前記第１のビット系列に基づいて、前記マッピングパターンを選択し、
   前記マッピングパターンに基づいて、前記第２のビット系列を前記複数の前記複素信号点集合の各々から選択した複素信号点から成る前記複素信号点系列に変換する、請求項６に記載の送信装置。
8. 前記信号処理部は、所定の複素信号点集合に基づいて前記第２のビット系列を一時的な複素信号点系列に変換し、前記一時的な複素信号点系列に含まれる複数の複素信号点の各々に、前記第１のビット系列に基づく演算処理を適用することで、前記複素信号点系列を生成する、請求項６に記載の送信装置。
9. 前記複数の前記複素信号点集合の各々は、互いに線形の関係にある、請求項６～８のいずれか一項に記載の送信装置。
10. 前記複数の前記複素信号点集合の各々は、互いに要素数が同一である又は要素数の差が１である、請求項６～９のいずれか一項に記載の送信装置。
11. 前記複数の前記複素信号点集合は、２＾ｍ ＦＳＫ（Frequency Shift Keying）、２＾ｍ ＡＳＫ（Amplitude Shift Keying）、２＾ｍ ＰＳＫ（Phase Shift Keying）、又は２＾ｍ ＱＡＭ（Quadrature Amplitude Modulation）のうち少なくともいずれかで表現される複素信号点を要素として含み、ｍはゼロ以上の整数である、請求項６～１０のいずれか一項に記載の送信装置。
12. 前記複数の前記複素信号点集合のうち１つの前記複素信号点集合は、要素数が２＾ｍ、又は１＋２＾ｍであり、ｍはゼロ以上の整数である、請求項６～１１のいずれか一項に記載の送信装置。
13. 前記複素信号点集合の要素数が１＋２＾ｍである場合、当該複素信号点集合は要素としてゼロ（０＋０ｊ）を含む、請求項１２に記載の送信装置。
14. 前記複数の前記複素信号点集合のうち１つの前記複素信号点集合は、要素数が１である、請求項６～１２のいずれか一項に記載の送信装置。
15. 前記マッピングパターンは、複数の空間レイヤのうちどの空間レイヤに非ゼロの複素信号点がマッピングされるかのパターンである、請求項５に記載の送信装置。
16. 前記第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤがあるか否かを示すビットを含む、請求項５に記載の送信装置。
17. 前記第１のビット系列は、複数の空間レイヤのうちゼロ（０＋０ｊ）がマッピングされる空間レイヤを示すビットを含む、請求項１６に記載の送信装置。
18. 前記第１のビット系列は、複数の空間レイヤに同一の複素信号点がマッピングされるか否か、又は複素信号点への所定の線形変換の適用有無を示すビットを含む、請求項１６又は１７に記載の送信装置。
19. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用すること、を含み、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記プリコーディング行列の要素は、非ゼロである、プロセッサにより実行される方法。
20. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用すること、を含み、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記集合に含まれる複数の前記プリコーディング行列の特定の位置の要素は互いに同一である、プロセッサにより実行される方法。
21. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用すること、を含み、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記プリコーディング行列の異なる２つの要素は、少なくとも位相差が第１の値の整数倍であるか、振幅比が第２の値の整数倍若しくは整数分の１である、プロセッサにより実行される方法。
22. 第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行うこと、を含み、
    空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プロセッサにより実行される方法。
23. コンピュータを、
    第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部、
    として機能させ、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記プリコーディング行列の要素は、非ゼロである、プログラム。
24. コンピュータを、
    第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部、
    として機能させ、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記集合に含まれる複数の前記プリコーディング行列の特定の位置の要素は互いに同一である、プログラム。
25. コンピュータを、
    第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列にプリコーディング行列を適用する信号処理部、
    として機能させ、
    前記複素信号点系列に適用される前記プリコーディング行列は、前記第１のビット系列の候補と前記プリコーディング行列の集合の各要素との予め定められた組み合わせにおける前記第１のビット系列に対応し、
    前記プリコーディング行列の異なる２つの要素は、少なくとも位相差が第１の値の整数倍であるか、振幅比が第２の値の整数倍若しくは整数分の１である、プログラム。
26. コンピュータを、
    第１のビット系列に基づいて、第２のビット系列から変換された複素信号点系列を複数の空間レイヤのうち少なくともいずれかにマッピングする空間レイヤマッピングを行う信号処理部、
    として機能させ、
    空間レイヤへのマッピングパターンは、前記第１のビット系列の候補と前記マッピングパターンとの予め定められた複数の組み合わせにおける前記第１のビット系列に対応する、プログラム。

Images