KR102652264B1 - 송신 장치, 방법 및 기록 매체 - Google Patents
송신 장치, 방법 및 기록 매체 Download PDFInfo
- Publication number
- KR102652264B1 KR102652264B1 KR1020207025879A KR20207025879A KR102652264B1 KR 102652264 B1 KR102652264 B1 KR 102652264B1 KR 1020207025879 A KR1020207025879 A KR 1020207025879A KR 20207025879 A KR20207025879 A KR 20207025879A KR 102652264 B1 KR102652264 B1 KR 102652264B1
- Authority
- KR
- South Korea
- Prior art keywords
- complex signal
- signal point
- spatial
- bit
- processing
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims description 186
- 238000012545 processing Methods 0.000 claims abstract description 291
- 239000011159 matrix material Substances 0.000 claims abstract description 163
- 230000007246 mechanism Effects 0.000 abstract description 4
- 238000013507 mapping Methods 0.000 description 197
- 238000004891 communication Methods 0.000 description 139
- 238000010586 diagram Methods 0.000 description 74
- 238000006243 chemical reaction Methods 0.000 description 52
- 230000006870 function Effects 0.000 description 51
- 238000005516 engineering process Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 27
- 238000004364 calculation method Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 20
- 238000012512 characterization method Methods 0.000 description 18
- 230000009466 transformation Effects 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 239000013598 vector Substances 0.000 description 11
- 230000010267 cellular communication Effects 0.000 description 6
- 230000011664 signaling Effects 0.000 description 6
- 238000007476 Maximum Likelihood Methods 0.000 description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 2
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000169170 Boreogadus saida Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 102000030938 small GTPase Human genes 0.000 description 1
- 108060007624 small GTPase Proteins 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03891—Spatial equalizers
- H04L25/03898—Spatial equalizers codebook-based design
- H04L25/03929—Spatial equalizers codebook-based design with layer mapping, e.g. codeword-to layer design
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
- H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0612—Space-time modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Radio Transmission System (AREA)
Abstract
보다 적절한 공간 영역에서의 변조의 메커니즘을 제공한다. 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부를 구비하고, 상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 송신 장치.
Description
본 개시는, 송신 장치, 방법 및 기록 매체에 관한 것이다.
근년의 무선 통신 환경은, 데이터 트래픽의 급격한 증가라고 하는 문제에 직면해 있다. 그 때문에, 리소스 효율을 향상시키기 위한 각종 기술이 제안되어 있다. 예를 들어, 하기 특허문헌 1에서는, 변조 기술의 하나로서, 복수의 송신 안테나 중 어느 안테나를 사용할지에 관한 정보를 부여하는 기술이 개시되어 있다.
상기 특허문헌 1에서 제안되어 있는 기술은, 안테나의 전환에 수반하여 PAPR(Peak-to-Average Power Ratio)이 증가하기 때문에 아날로그·RF 회로에 대한 부담이 크다는 등의 과제가 있었다.
그래서 본 개시에서는, 보다 적절한 공간 영역에서의 변조의 메커니즘을 제안한다.
본 개시에 따르면, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부를 구비하고, 상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 송신 장치가 제공된다.
또한, 본 개시에 따르면, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 신호 처리부를 구비하고, 공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 송신 장치가 제공된다.
또한, 본 개시에 따르면, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 것을 포함하고, 상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로세서에 의해 실행되는 방법이 제공된다.
또한, 본 개시에 따르면, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 것을 포함하고, 공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로세서에 의해 실행되는 방법이 제공된다.
또한, 본 개시에 따르면, 컴퓨터를, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부로서 기능시키고, 상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로그램이 기록된 기록 매체가 제공된다.
또한, 본 개시에 따르면, 컴퓨터를, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 신호 처리부로서 기능시키고, 공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로그램이 기록된 기록 매체가 제공된다.
이상 설명한 바와 같이 본 개시에 따르면, 보다 적절한 공간 영역에서의 변조의 메커니즘이 제공된다. 또한, 상기한 효과는 반드시 한정적인 것은 아니며, 상기한 효과와 함께, 또는 상기한 효과 대신에, 본 명세서에 설명된 어느 효과, 또는 본 명세서로부터 파악될 수 있는 다른 효과가 발휘되어도 된다.
도 1은 본 개시의 일 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 2는 종래의 전형적인 MIMO 송신에 있어서의 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 3은 종래의 전형적인 공간 변조 방식에 관한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 4는 본 실시 형태에 관한 시스템의 전체 구성의 일례를 개략적으로 나타내는 도면이다.
도 5는 본 실시 형태에 관한 송신 장치의 구성의 일례를 나타내는 블록도이다.
도 6은 본 실시 형태에 관한 수신 장치의 구성의 일례를 나타내는 블록도이다.
도 7은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다.
도 8은 새로운 공간 변조 방식에 의한 변조가 행해지지 않는 경우의 신호 처리의 일례를 나타내는 도면이다.
도 9는 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 10은 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 11은 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 12는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다.
도 13은 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 14는 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 15는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 일례를 나타내는 도면이다.
도 16은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 17은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 18은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 19는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 20은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 21은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 22는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 23은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제1 예를 설명하기 위한 블록도이다.
도 24는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제1 예의 흐름의 일례를 나타내는 흐름도이다.
도 25는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제2 예를 설명하기 위한 블록도이다.
도 26은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제2 예의 흐름의 일례를 나타내는 흐름도이다.
도 27은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제3 예를 설명하기 위한 블록도이다.
도 28은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제3 예의 흐름의 일례를 나타내는 흐름도이다.
도 29는 본 실시 형태에 관한 제1 예외 처리를 위한 신호 처리의 일례를 설명하기 위한 블록도이다.
도 30은 본 실시 형태에 관한 송신 장치에 있어서 실행되는 제1 예외 처리의 흐름의 일례를 나타내는 흐름도이다.
도 31은 본 실시 형태에 관한 송신 장치에 있어서 실행되는 제2 예외 처리의 흐름의 일례를 나타내는 흐름도이다.
도 32는 본 개시의 일 실시 형태에 관한 수신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 33은 본 개시의 일 실시 형태에 관한 수신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 34는 본 실시 형태에 관한 시스템에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다.
도 35는 본 실시 형태에 관한 시스템에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다.
도 36은 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 37a는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 37b는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 38a는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 38b는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 39는 eNB의 개략적인 구성의 제1 예를 나타내는 블록도이다.
도 40은 eNB의 개략적인 구성의 제2 예를 나타내는 블록도이다.
도 41은 스마트폰의 개략적인 구성의 일례를 나타내는 블록도이다.
도 42는 카 내비게이션 장치의 개략적인 구성의 일례를 나타내는 블록도이다.
도 2는 종래의 전형적인 MIMO 송신에 있어서의 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 3은 종래의 전형적인 공간 변조 방식에 관한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 4는 본 실시 형태에 관한 시스템의 전체 구성의 일례를 개략적으로 나타내는 도면이다.
도 5는 본 실시 형태에 관한 송신 장치의 구성의 일례를 나타내는 블록도이다.
도 6은 본 실시 형태에 관한 수신 장치의 구성의 일례를 나타내는 블록도이다.
도 7은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다.
도 8은 새로운 공간 변조 방식에 의한 변조가 행해지지 않는 경우의 신호 처리의 일례를 나타내는 도면이다.
도 9는 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 10은 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 11은 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 12는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다.
도 13은 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 14는 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 15는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 일례를 나타내는 도면이다.
도 16은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 17은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 18은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다.
도 19는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 20은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 21은 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 22는 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다.
도 23은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제1 예를 설명하기 위한 블록도이다.
도 24는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제1 예의 흐름의 일례를 나타내는 흐름도이다.
도 25는 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제2 예를 설명하기 위한 블록도이다.
도 26은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제2 예의 흐름의 일례를 나타내는 흐름도이다.
도 27은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제3 예를 설명하기 위한 블록도이다.
도 28은 본 실시 형태에 관한 송신 장치에 의한 신호 처리의 제3 예의 흐름의 일례를 나타내는 흐름도이다.
도 29는 본 실시 형태에 관한 제1 예외 처리를 위한 신호 처리의 일례를 설명하기 위한 블록도이다.
도 30은 본 실시 형태에 관한 송신 장치에 있어서 실행되는 제1 예외 처리의 흐름의 일례를 나타내는 흐름도이다.
도 31은 본 실시 형태에 관한 송신 장치에 있어서 실행되는 제2 예외 처리의 흐름의 일례를 나타내는 흐름도이다.
도 32는 본 개시의 일 실시 형태에 관한 수신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 33은 본 개시의 일 실시 형태에 관한 수신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다.
도 34는 본 실시 형태에 관한 시스템에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다.
도 35는 본 실시 형태에 관한 시스템에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다.
도 36은 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 37a는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 37b는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 38a는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 38b는 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다.
도 39는 eNB의 개략적인 구성의 제1 예를 나타내는 블록도이다.
도 40은 eNB의 개략적인 구성의 제2 예를 나타내는 블록도이다.
도 41은 스마트폰의 개략적인 구성의 일례를 나타내는 블록도이다.
도 42는 카 내비게이션 장치의 개략적인 구성의 일례를 나타내는 블록도이다.
이하에 첨부 도면을 참조하면서, 본 개시의 적합한 실시 형태에 대해 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
또한, 설명은 이하의 순서로 행하는 것으로 한다.
1. 도입
1.1. 송신 처리의 개략
1.2. 종래의 MIMO 송신
1.3. 기술적 과제
1.4. 제안 기술의 개요
2. 구성예
2.1. 시스템 구성예
2.2. 송신 장치의 구성예
2.3. 수신 장치의 구성예
3. 기술적 특징
3.1. 프리코딩 행렬을 사용한 변조 방식
3.1.1. 프리코딩 행렬을 사용한 변조 방식의 상세
3.1.2. 프리코딩 행렬의 집합
3.2. 새로운 공간 변조 방식
3.2.1. 제1 공간 변조 방식
3.2.2. 제2 공간 변조 방식
3.3. 수신 처리
3.4. 변형예
3.4.1. 제1 변형예
3.4.2. 제2 변형예
4. 응용예
5. 정리
<<1. 도입>>
<1.1. 송신 처리의 개략>
도 1은, 본 개시의 일 실시 형태에 관한 송신 장치에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다. 도 1에 나타내는 바와 같이, 본 실시 형태에 관한 송신 장치에 의한 신호 처리는, FEC(Forward Error Correction) 부호화 및 레이트 매칭 블록(11), 스크램블링 및 인터리빙 블록(12), 컨스텔레이션 매핑 블록(13), 리소스 엘리먼트 매핑 블록(14), 파형 변조 블록(15), 그리고 아날로그/RF 처리 블록(16)을 포함한다. 도 1을 참조하면, 상위 레이어로부터의 입력 정보 계열(예를 들어, 비트 계열)이 처리되어, RF(radio frequency) 신호가 출력된다.
FEC 부호화 및 레이트 매칭 블록(11)은, 입력 정보 계열에 대해, FEC 부호화(컨볼루션 부호, 블록 부호, 터보 부호, LDPC 부호, 및/또는 폴라 부호 등의 적용), 및 레이트 매칭(비트 반복, 및/또는 비트 펑쳐링 등)을 적용한다. 스크램블링 및 인터리빙 블록(12)은, FEC 부호화 및 레이트 매칭 블록(11)으로부터 출력된 입력 정보 계열에 대해, 스크램블링 및 인터리빙을 적용한다. 컨스텔레이션 매핑 블록(13)은, 소정의 컨스텔레이션(복소 신호점 집합)에 기초하여, 스크램블링 및 인터리빙 블록(12)으로부터 출력된 입력 정보 계열을 복소 신호점 계열로 변환한다. 비트 열로부터 복소 신호점(복소 심볼 또는 복소 신호 심볼이라고도 칭해질 수 있음)에 대한 매핑에서는, 2^m FSK(Frequency Shift Keying), 2^m ASK(Amplitude Shift Keying), 2^m PSK(Phase Shift Keying), 2^m QAM(Quadrature Amplitude Modulation) 등의 다양한 컨스텔레이션이 사용될 수 있다. 리소스 엘리먼트 매핑 블록(14)은, 컨스텔레이션 매핑 블록(13)으로부터 출력된 복소 신호점 계열에 포함되는 복소 신호점의 각각을 리소스 엘리먼트에 매핑한다. 파형 변조 블록(15)은, 리소스 엘리먼트 매핑 블록(14)에 의해 리소스 엘리먼트에 배치된 각각의 복소 신호점에 대해 파형 변조를 실시한다. 아날로그/RF 처리 블록(16)은, 아날로그 처리 및 RF 처리를 실시한다.
여기서, 리소스 엘리먼트란, 주파수 리소스(서브캐리어, 서브채널, 리소스 블록 등), 시간 리소스(심볼, 슬롯, 프레임 등), 공간 리소스(안테나, 안테나 포트, 공간 레이어, 공간 스트림 등) 또는 부호 패턴(확산 부호 패턴, 인터리브 패턴, 스크램블 패턴 등) 중 적어도 어느 것에 의해 특정되는 리소스의 하나의 단위(즉, 단위 리소스)이다.
<1.2. 종래의 MIMO 송신>
·종래의 전형적인 MIMO 송신
도 2는, 종래의 전형적인 MIMO 송신에 있어서의 신호 처리의 일례를 개략적으로 나타내는 블록도이다. 도 2에 나타내는 바와 같이, 종래의 전형적인 MIMO 송신에 있어서의 신호 처리는, FEC 부호화 및 레이트 매칭 블록(11), 스크램블링 및 인터리빙 블록(12), 컨스텔레이션 매핑 블록(13), 공간 매핑 블록(91), 프리코딩 블록(92), 그리고 아날로그/RF 처리 블록(16)을 포함한다. 도 2를 참조하면, 상위 레이어로부터의 입력 정보 계열(예를 들어, 비트 계열)이 처리되어, 안테나 수(또는 안테나 포트 수)의 RF 신호가 출력된다.
공간 매핑 블록(91)은, 컨스텔레이션 매핑 블록(13)으로부터 출력된 복소 신호점 계열에 포함되는 각각의 복소 신호점을, 하나 이상의 공간 스트림 또는 공간 레이어(이하, 공간 레이어라고 총칭함)로 직병렬 변환한다. 프리코딩 블록(92)은, 공간 매핑 블록(91)으로부터 출력된 공간 스트림의 복소 신호점에 대해 복소수 요소로 정의되는 프리코딩을 실시한다. 프리코딩 후의 복소 신호점은, 아날로그/RF 처리 블록(16)에 의해 처리되고, 안테나로부터 송신된다. 그 밖의 처리 블록에 대해서는, 도 1을 참조하여 상기 설명한 바와 같다.
·종래의 공간 변조 방식
MIMO의 변형으로서, 복수의 송신 안테나 중 어느 안테나를 사용할 것인지에 관한 정보를 부여하는 변조 방식이, 상기 특허문헌 1에 제안되어 있다. 이러한, 공간 영역에서의 변조에 정보를 부여하는 변조 방식은, 공간 변조(Spatial Modulation) 방식이라고도 칭해진다.
도 3은, 종래의 전형적인 공간 변조 방식에 관한 신호 처리의 일례를 개략적으로 나타내는 블록도이다. 도 3에 나타내는 바와 같이, 종래의 전형적인 공간 변조를 포함하는 신호 처리는, FEC 부호화 및 레이트 매칭 블록(11), 스크램블링 및 인터리빙 블록(12), 컨스텔레이션 매핑 블록(13), 안테나 매핑 블록(93), 그리고 아날로그/RF 처리 블록(16)을 포함한다. 도 3을 참조하면, 상위 레이어로부터의 입력 정보 계열(예를 들어, 비트 계열)이 처리되어, RF 신호가 출력된다.
안테나 매핑 블록(93)은, 복수의 송신 안테나 중 사용할 안테나를 선택한다. 종래의 공간 변조 방식에서는, 안테나 매핑 블록(93)에 의해 어느 안테나가 사용할 안테나로서 선택되었는지에 관한 정보가 부여된다. 그 때문에, 신호의 송신에 사용되는 안테나는, 빈번히 전환될 수 있다.
<1.3. 기술적 과제>
종래의 MIMO 송신에서는, 송신 데이터 레이트를 상승시키기 위해, 공간 스트림 수를 증가시키는 것이 행해진다. 한편, 종래의 MIMO 송신에서는, 송신 스트림 수는 기본적으로 수신 장치측의 수신 안테나 수에 의해 제약을 받는다. 구체적으로는, 송신 스트림 수<=수신 안테나 수인 조건이 부여된다. 그 때문에, 통신 장치의 소형화를 생각하면, MIMO의 성능·데이터 레이트의 향상에는 물리적인 한계가 있었다.
또한, 종래의 공간 변조 방식의 경우, 모든 송신 안테나를 사용하지 않는 대신, 변조 심볼 시간의 단위로, 신호의 송신에 사용되는 안테나의 전환이 발생하게 된다. 이것은, 아날로그·RF 회로에 대해 신호의 ON/OFF가 발생하게 되어, PAPR(Peak-to-Average Power Ratio)의 관점에서, 매우 큰 문제가 있다고 할 수 있다.
<1.4. 제안 기술의 개요>
제안 기술에서는, 상술한 종래의 공간 변조 방식 및 종래의 전형적인 MIMO 송신과 비교하여, 보다 적절하게 공간 영역에서의 변조에 정보가 부여된다. 제안 기술은, 프리코딩 행렬을 사용한 변조 방식과, 새로운 공간 변조 방식으로 분류된다.
프리코딩 행렬을 사용한 변조 방식에서는, 복수의 프리코딩 행렬 중 어느 프리코딩 행렬이 복소 신호점 계열에 적용될 것인지에 관한 정보가 부여된다. 종래의 MIMO에서는, 프리코딩 행렬에 정보가 부여되는 일은 없었다. 따라서, 프리코딩 행렬을 사용한 변조에 의해, MIMO의 리소스 효율(즉, 주파수 이용 효율)의 향상 및 송수신 특성의 개선을 도모하는 것이 가능하다.
새로운 공간 변조 방식에서는, 공간 레이어에 복소 신호점 계열을 매핑할 때의, 공간 레이어에 대한 복소 신호점 계열의 매핑 패턴에, 정보가 부여된다. 이에 의해, 프리코딩 행렬을 사용한 변조 방식과 마찬가지로, MIMO의 리소스 효율의 향상 및 송수신 특성의 개선을 도모하는 것이 가능하다.
<<2. 구성예>>
<2.1. 시스템 구성예>
도 4는, 본 실시 형태에 관한 시스템(1)의 전체 구성의 일례를 개략적으로 나타내는 도면이다. 도 4에 나타내는 바와 같이, 시스템(1)은, 기지국(2) 및 단말 장치(3(3A, 3B 및 3C))를 포함한다.
기지국(2)은, 셀(4)을 운용하고, 셀(4)의 내부에 위치하는 하나 이상의 단말 장치에 무선 서비스를 제공한다. 예를 들어, 기지국(2)은, 단말 장치(3A 내지 3C)에 무선 서비스를 제공한다. 셀(4)은, 예를 들어 LTE 또는 NR(New Radio) 등의 임의의 무선 통신 방식에 따라서 운용될 수 있다. 기지국(2)은, 도시하지 않은 코어 네트워크에 접속된다. 코어 네트워크는 또한, PDN(Packet Data Network)에 접속된다.
단말 장치(3)는, 기지국(2)에 의한 제어에 기초하여 무선 통신한다. 예를 들어, 단말 장치(3A)는, 기지국(2)에 업링크 신호를 송신하고, 기지국(2)으로부터 다운링크 신호를 수신한다. 또한, 단말 장치(3B 및 3C)는, 기지국(2)에 설정된 사용 가능한 무선 리소스를 사용하여, 사이드링크 신호를 송수신한다. 단말 장치(3)는, 이른바 유저 단말기(User Equipment: UE)여도 된다. 단말 장치(3)는, 유저라고도 칭해질 수 있다.
본 실시 형태에 있어서, 기지국(2) 및 단말 장치(3)는, 송신 장치(100) 또는 수신 장치(200)로서 기능할 수 있다. 예를 들어, 단말 장치(3A)는, 업링크 신호의 송신에 관해서는 송신 장치(100)로서 기능하고, 다운링크 신호의 수신에 관해서는 수신 장치(200)로서 기능한다. 한편, 기지국(2)은, 다운링크 신호의 송신에 관해서는 송신 장치(100)로서 기능하고, 업링크 신호의 수신에 관해서는 수신 장치(200)로서 기능한다. 또한, 단말 장치(3B 및 3C)는, 사이드링크 신호의 송신에 관해서는 송신 장치(100)로서 기능하고, 사이드링크 신호의 수신에 관해서는 수신 장치(200)로서 기능한다.
<2.2. 송신 장치의 구성예>
도 5는, 본 실시 형태에 관한 송신 장치(100)의 구성의 일례를 나타내는 블록도이다. 도 5를 참조하면, 송신 장치(100)는, 안테나부(110), 무선 통신부(120), 기억부(130) 및 제어부(140)를 구비한다.
(1) 안테나부(110)
안테나부(110)는, 무선 통신부(120)에 의해 출력되는 신호를 전파로서 공간에 방사한다. 또한, 안테나부(110)는, 공간의 전파를 신호로 변환하여, 당해 신호를 무선 통신부(120)에 출력한다.
(2) 무선 통신부(120)
무선 통신부(120)는, 신호를 송신한다. 예를 들어, 무선 통신부(120)는, 수신 장치(200)에의 업링크 신호, 다운링크 신호 또는 사이드링크 신호를 송신한다.
(3) 기억부(130)
기억부(130)는, 송신 장치(100)의 동작을 위한 프로그램 및 다양한 데이터를 일시적으로 또는 항구적으로 기억한다.
(4) 제어부(140)
제어부(140)는, 송신 장치(100)의 다양한 기능을 제공한다. 제어부(140)는, 정보 공유부(141) 및 송신 신호 처리부(143)를 포함한다. 정보 공유부(141)는, 송신 장치(100)에 의한 송신 처리에 있어서 사용되는 파라미터를 수신 장치(200)와의 사이에서 공유하는 기능을 갖는다. 송신 신호 처리부(143)는, 수신 장치(200)에 송신하는 신호를 위한 신호 처리를 행하는 기능을 갖는다. 신호 처리의 내용은, 예를 들어 도 1을 참조하여 개략적으로 설명한 바와 같다. 상세한 신호 처리의 내용에 대해서는, 후술한다. 또한, 제어부(140)는, 이들 구성 요소 이외의 다른 구성 요소를 더 포함할 수 있다. 즉, 제어부(140)는, 이들 구성 요소의 동작 이외의 동작도 행할 수 있다.
<2.3. 수신 장치의 구성예>
도 6은, 본 실시 형태에 관한 수신 장치(200)의 구성의 일례를 나타내는 블록도이다. 도 6을 참조하면, 수신 장치(200)는, 안테나부(210), 무선 통신부(220), 기억부(230) 및 제어부(240)를 구비한다.
(1) 안테나부(210)
안테나부(210)는, 무선 통신부(220)에 의해 출력되는 신호를 전파로서 공간에 방사한다. 또한, 안테나부(210)는, 공간의 전파를 신호로 변환하여, 당해 신호를 무선 통신부(220)에 출력한다.
(2) 무선 통신부(220)
무선 통신부(220)는, 신호를 수신한다. 예를 들어, 무선 통신부(220)는, 송신 장치(100)로부터의 업링크 신호, 다운링크 신호 또는 사이드링크 신호를 수신한다.
(3) 기억부(230)
기억부(230)는, 수신 장치(200)의 동작을 위한 프로그램 및 다양한 데이터를 일시적으로 또는 항구적으로 기억한다.
(4) 제어부(240)
제어부(240)는, 수신 장치(200)의 다양한 기능을 제공한다. 제어부(240)는, 정보 공유부(241) 및 수신 신호 처리부(243)를 포함한다. 정보 공유부(241)는, 송신 장치(100)에 의한 송신 처리에 있어서 사용되는 파라미터를 송신 장치(100)와의 사이에서 공유하는 기능을 갖는다. 수신 신호 처리부(243)는, 송신 장치(100)로부터 수신한 신호를 위한 신호 처리를 행하는 기능을 갖는다. 신호 처리의 내용은, 후술한다. 또한, 제어부(240)는, 이들 구성 요소 이외의 다른 구성 요소를 더 포함할 수 있다. 즉, 제어부(240)는, 이들 구성 요소의 동작 이외의 동작도 행할 수 있다.
<<3. 기술적 특징>>
본 실시 형태에서는, 프리코딩 행렬을 사용한 변조 및/또는 새로운 공간 변조가 행해진다. 어느 변조 방식에 있어서도, 공간 영역에서의 변조에 정보를 부여할 수 있다. 송신 장치(100)는, 제1 비트 계열 및 제2 비트 계열에 기초하여, 복소 신호점 계열을 생성하고, 프리코딩 행렬을 사용한 변조 및/또는 새로운 공간 변조를 행한다. 제1 비트 계열은, 프리코딩 행렬을 사용한 변조 및/또는 새로운 공간 변조에 의해 부여되는 정보이다. 제2 비트 계열은, 복소 신호점에 부여되는 정보이다.
이하, 도 7을 참조하여 본 실시 형태에 관한 신호 처리의 일례를 설명한다.
도 7은, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다. 도 7에 나타내는 바와 같이, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리는, 도 1을 참조하여 설명한 신호 처리의, 컨스텔레이션 매핑 블록(13)과 리소스 엘리먼트 매핑 블록(14) 사이에, 공간 매핑 블록(31) 및 프리코딩 블록(32)을 포함한다. 또한, 송신 장치(100)에 의한 신호 처리는, 물리 컨트롤러(17)를 포함한다.
물리 컨트롤러(17)는, 입력된 물리 제어 정보에 기초하여, 각 처리 블록의 처리를 제어한다.
컨스텔레이션 매핑 블록(13)의 기능은, 상기 설명한 바와 같다. 즉, 컨스텔레이션 매핑 블록(13)은, 소정의 컨스텔레이션(복소 신호점 집합)에 기초하여, 스크램블링 및 인터리빙 블록(12)으로부터 출력된 비트 계열을 복소 신호점 계열로 변환한다. 후술하는 제2 공간 변조 방식을 제외하고, 전형적으로는, 컨스텔레이션 매핑 블록(13)에 입력되는 비트 계열이, 제2 비트 계열에 상당한다. 컨스텔레이션 매핑 블록(13)에 있어서, 제2 비트 계열은 복소 신호점 계열로 변환된다.
공간 매핑 블록(31)은, 상술한 공간 매핑 블록(91)과 마찬가지의 기능을 갖는다. 새로운 공간 변조가 채용되는 경우, 공간 매핑 블록(31)에 있어서, 제1 비트 계열에 따른 공간 레이어 매핑이 행해진다.
프리코딩 블록(32)은, 상술한 프리코딩 블록(92)과 마찬가지의 기능을 갖는다. 프리코딩 행렬을 사용한 변조 방식이 채용되는 경우, 프리코딩 블록(32)에 있어서, 제1 비트 계열에 따른 프리코딩 행렬이 적용된다.
이하, 각각의 변조 방식에 대해 상세하게 설명한다.
<3.1. 프리코딩 행렬을 사용한 변조 방식>
<3.1.1. 프리코딩 행렬을 사용한 변조 방식의 상세>
프리코딩 행렬을 사용한 변조 방식은, 복소 신호점 계열에 적용되는 프리코딩 행렬에 정보를 부여하는 변조 방식이다.
송신 장치(100)는, 제1 비트 계열 및 제2 비트 계열에 기초하여, 복소 신호점 계열을 생성하고, 생성된 복소 신호점 계열에 프리코딩 행렬을 적용한다. 상세하게는, 송신 장치(100)는, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용한다. 제2 비트 계열은, 복소 신호점에 부여하는 정보이다. 제1 비트 계열은, 프리코딩 행렬에 부여하는 정보이다.
송신에 사용 가능한 최대 공간 레이어 수를 NSL,max라고 하고, 실제로 송신에 사용하는 공간 레이어 수를 NSL이라고 하고, 송신에 사용하는 안테나 수(또는 안테나 포트 수)를 NTX라고 하자. 소정의 단위 심볼 시간마다의 프리코딩의 처리는, 사이즈 NSL×1 또는 NSL,max×1의 복소수 또는 실수 벡터 입력에 대해, 사이즈 NTX×NSL 또는 NTX×NSL,max의 프리코딩 행렬(복소수 행렬 또는 실수 행렬)을 승산하여, 사이즈 NTX×1의 복소수 또는 실수 벡터를 출력하는 처리라고 생각할 수 있다. 즉, 입력 벡터를 s라고 하고, 프리코딩 행렬을 P라고 하면, 출력 벡터는 다음 식으로 표기된다.
본 실시 형태에 관한 송신 장치(100)는, 복소 신호점 계열에 대해, 제1 비트 계열에 대응하는 프리코딩 행렬을 적용한다. 상세하게는, 복소 신호 계열에 적용되는 프리코딩 행렬은, 제1 비트 계열의 후보와 프리코딩 행렬의 집합의 각 요소(즉, 프리코딩 행렬)의 미리 정해진 조합에 있어서의, 제1 비트 계열에 대응한다. 이에 의해, 프리코딩 행렬의 집합에 포함되는 복수의 프리코딩 행렬 중, 어느 프리코딩 행렬이 적용되는가 하는 점에, 정보(즉, 제1 비트 계열)가 부여된다.
프리코딩 행렬 수를 NP라고 하면, 프리코딩 행렬에 부여할 수 있는 비트 계열의 비트 수(정보 비트 수 또는 부호화 비트 수) NB, P는, 다음 식으로 표기된다.
예를 들어, NP=4인 경우, 프리코딩 행렬에 부여할 수 있는 비트 수는 2비트이다. NP=8인 경우, 프리코딩 행렬에 부여할 수 있는 비트 수는 3비트이다. NP=16인 경우, 프리코딩 행렬에 부여할 수 있는 비트 수는 4비트이다. 행렬 수의 낭비를 없애기 위해서는, NP=2k로 하는 것이 바람직하다. 여기서, k는 임의의 양의 정수이다. 또한, 프리코딩 행렬에 부여할 수 있는 비트 계열의 비트 수는, 제1 비트 계열의 비트 수에 상당한다.
제1 비트 계열의 후보와 프리코딩 행렬의 집합의 각 요소의 조합은, 예를 들어 룩업 테이블로서 송신 장치(100) 및 수신 장치(200)에 보유되는 것이 바람직하다. 룩업 테이블의 일례를, 표 1 및 표 2에 나타낸다. 표 중의 Pi는, NP개의 프리코딩 행렬을 포함하는 프리코딩 행렬의 집합 중, 제i번째의 프리코딩 행렬이다. 룩업 테이블은, 프리코딩 행렬의 사이즈마다 정의되는 것이 바람직하다. 즉, 룩업 테이블은, NTX와 NSL(또는 NTX와 NSL,max)의 조합마다 정의되는 것이 바람직하다.
[표 1]
[표 2]
<3.1.2. 프리코딩 행렬의 집합>
이하에서는, 본 실시 형태에 관한 프리코딩에 사용되는 프리코딩 행렬의 집합이 충족해야 하는 조건에 대해, 상세하게 설명한다.
(1) 서로 직교할 것
프리코딩 행렬의 집합에 포함되는 프리코딩 행렬은, 서로 직교하는 것이 바람직하다. 서로 직교한다고 하는 것은, 프리코딩 행렬의 집합으로부터 임의의 2개의 프리코딩 행렬 Pk 및 Pl을 선택하였을 때(단, l≠k), PkPl T의 각 행 및 각 열의 제로가 아닌 요소가 기껏해야 하나가 되는 것을 가리킨다. 또한, Pl T는, Pl의 전치 행렬이다.
또한, 프리코딩 행렬의 집합에 포함되는 복수의 프리코딩 행렬의 특정 위치의 요소는, 서로 동일한 것이 바람직하다. 상세하게는, 프리코딩 행렬의 집합에 포함되는 프리코딩 행렬에 공통적으로, 적어도 하나의 특정 위치의 요소(예를 들어, 제k행 제l열)가 동일한 값인 것이 바람직하다. 이에 의해, 상이한 입력 sm 및 sn(단, n≠m)에, 상이한 프리코딩 행렬 Pa 및 Pb(단, b≠a)를 적용한 경우에, 출력이 동일해지는 것을 피하는 효과가 기대된다. 즉, 다음 식의 관계가 성립되는 것을 피하는 효과가 기대된다.
이하, 프리코딩 행렬의 구체적인 생성예를 설명한다.
·프리코딩 행렬의 제1 생성예
송신 장치(100)는, NSL=NTX 또는 NSL,max=NTX인 경우에, 사이즈 NTX×NTX의 푸리에 변환 행렬 또는 역푸리에 변환 행렬(이하, 베이스 행렬이라고도 총칭함)을 베이스로 한 행렬을, 프리코딩 행렬로서 사용해도 된다. 사이즈 NTX×NTX의 베이스 행렬을 P(NTX)라고 하고, 베이스 행렬의 제k행 제l열의 요소를 Wkl이라고 하자. 단, k 및 l은, 0≤k, l<NTX를 충족하는 정수이다.
Wkl은, 푸리에 변환 행렬이 베이스가 되는 경우, 다음 식으로 표기된다.
Wkl은, 역푸리에 변환 행렬이 베이스가 되는 경우, 다음 식으로 표기된다.
프리코딩 행렬은, 베이스 행렬의 특정 열 또는 특정 행을 치환한 행렬이어도 된다. 예를 들어, 푸리에 변환 행렬의 열을 치환함으로써 프리코딩 행렬이 생성되는 경우, 생성 가능한 프리코딩 행렬의 수 NP는, 다음 식으로 표기된다.
푸리에 변환 행렬의 행을 치환함으로써 프리코딩 행렬이 생성되는 경우, 생성 가능한 프리코딩 행렬의 수 NP는, 마찬가지로 다음 식으로 표기된다.
·프리코딩 행렬의 제2 생성예
송신 장치(100)는, NSL=NTX 또는 NSL,max=NTX인 경우에, 사이즈 NTX×NTX의 아다마르 행렬(Hadamard Matrix)을 베이스로 한 행렬을, 프리코딩 행렬로서 사용해도 된다. 이 경우, NTX는, 2의 멱승의 값(즉, NTX=2k)인 것이 바람직하다. 사이즈 NTX×NTX의 아다마르 행렬을 P(NTX)라고 하자. 아다마르 행렬은, 예를 들어 다음 식과 같은 조작에 의해 생성될 수 있다.
또한, 아다마르 행렬은, 정규화까지 고려하여, 다음 식과 같은 조작에 의해 생성되어도 된다.
프리코딩 행렬은, 아다마르 행렬의 특정 열 또는 특정 행을 치환한 행렬이어도 된다. 예를 들어, 아다마르 행렬의 열을 치환함으로써 프리코딩 행렬이 생성되는 경우, 생성 가능한 프리코딩 행렬의 수 NP는, 다음 식으로 표기된다.
아다마르 행렬의 행을 치환함으로써 프리코딩 행렬이 생성되는 경우, 생성 가능한 프리코딩 행렬의 수 NP는, 다음 식으로 표기된다.
·프리코딩 행렬의 제3 생성예
송신 장치(100)는, NSL=1 및 NSL,max=1인 경우에, 사이즈 NTX×NTX의 푸리에 변환 행렬, 역푸리에 변환 행렬, 또는 아다마르 행렬의 각 열 또는 각 행을, 프리코딩 행렬로서 사용해도 된다. 이 경우, 생성 가능한 프리코딩 행렬(프리코딩 벡터)의 수 NP는, 다음 식으로 표기된다.
(2) 그 밖의 소정의 조건을 충족하는 것
프리코딩 행렬의 집합에 포함되는 프리코딩 행렬은, 서로 직교하고 있지 않아도 된다. 그 경우에, 프리코딩 행렬이 충족해야 하는 조건에 대해, 이하에 설명한다.
·제1 조건
프리코딩 행렬의 집합에 포함되는 복수의 프리코딩 행렬의 특정 위치의 요소는, 서로 동일한 것이 바람직하다. 상세하게는, 프리코딩 행렬의 집합에 포함되는 프리코딩 행렬에 공통적으로, 적어도 하나의 특정 위치의 요소(예를 들어, 제k행 제l열)가 동일한 값인 것이 바람직하다. 이에 의해, 상이한 입력 sm 및 sn(단, n≠m)에, 상이한 프리코딩 행렬 Pa 및 Pb(단, b≠a)를 적용한 경우에, 출력이 동일해지는 것을 피하는 효과가 기대된다. 즉, 다음 식의 관계가 성립되는 것을 피하는 효과가 기대된다.
또한, 본 조건은, 특히 프리코딩 행렬의 요소가 PSK의 신호점 중 어느 것에 상당하는 경우, 혹은 프리코딩 행렬의 요소의 진폭이 서로 동일한 경우에, 충족되는 것이 바람직하다. 이것은, 상기한 바와 같이 프리코딩 출력이 동일하게 되어 버리는 문제는, 프리코딩 행렬의 요소가 PSK의 신호점 중 어느 것에 상당하는 경우, 혹은 프리코딩 행렬의 요소의 진폭이 서로 동일한 경우에 발생하기 때문이다. 그 때문에, 예를 들어 프리코딩 행렬의 요소가 QAM의 신호점 중 어느 것에 상당하는 경우, 혹은 프리코딩 행렬이 진폭이 다른 요소를 포함하는 경우에는, 본 조건은 충족되지 않아도 된다.
·제2 조건
프리코딩 행렬의 집합에 포함되는 프리코딩 행렬의 요소는, PSK 또는 QAM에 상당하는 것이 바람직하다. 보다 상세하게는, PSK를 베이스로 하는 경우, 출현되는 값은 소정의 간격의 위상량의 변화로 표현할 수 있는 것이 바람직하다. 또한, QAM을 베이스로 하는 경우, 소정의 간격의 위상량의 변화, 및 소정의 간격의 진폭의 변화로 표현할 수 있는 것이 바람직하다. 바꾸어 말하면, 프리코딩 행렬의 집합에 포함되는 프리코딩 행렬에 있어서의 상이한 2개의 요소는, 적어도 위상차가 제1 값의 정수배이거나, 또는 진폭비가 제2 값의 정수배 혹은 정수분의 1인 것이 바람직하다. 제1 값 및 제2 값은 임의의 값이다.
본 조건이 충족되는 경우, 송신 장치(100)가 어느 프리코딩 행렬이 사용되었는지의 검출이 수신 장치(200)측에서 행해질 때의, 오류 확률을 저감시키는 것이 가능해진다.
표 3은, 본 상한이 충족된 프리코딩 행렬의 집합의 일례이다. 표 3을 참조하면, 프리코딩 행렬의 제1번째 및 제2번째의 요소의 값이 공통되어 있다. 또한, 각 요소는, π/4의 위상량의 변화로 정의되어 있다(즉, QPSK에 상당함). 또한, 표 3에 있어서의 각 프리코딩 행렬에 대해, 정규화항이 더 적용(승산 또는 제산)되어도 된다.
[표 3]
·제3 조건
프리코딩 행렬의 집합이 복수 정의되는 경우, 요소 수(즉, 프리코딩 행렬의 수)가 적은 프리코딩 행렬의 집합은, 요소 수가 많은 프리코딩 행렬의 집합의 부분 집합인 것이 바람직하다. 어느 송신 안테나 수 및 공간 레이어 수에 대해, 요소 수가 다른 복수의 프리코딩 행렬의 집합이 정의될 수 있다. 예를 들어, 프리코딩 행렬의 수가 NP, 1인 제1 프리코딩 행렬의 집합, 및 프리코딩 행렬의 수가 NP, 2(단, NP, 2>NP, 1)인 제2 프리코딩 행렬의 집합이 정의될 수 있다. 이 경우, 제2 프리코딩 행렬은, 제1 프리코딩 행렬을 포함하고 있는 것이 바람직하다. 즉, 제1 프리코딩 행렬은, 제2 프리코딩 행렬의 부분 집합인 것이 바람직하다.
본 조건이 충족되는 경우, 룩업 테이블의 실효적인 사이즈를 삭감하는 것이 가능해지고, 송신 장치(100) 및 수신 장치(200)의 메모리 사용량을 삭감하는 것이 가능해진다.
·제4 조건
프리코딩 행렬의 요소는, 제로가 아닌 것이 바람직하다. 본 조건이 충족되는 경우, 송신 신호는, 사용 가능한 NTX개의 안테나(또는 안테나 포트)에 분산된다. 따라서, 종래의 공간 변조와 같이, 특정 안테나에만 신호가 집중되고, 그 밖의 안테나는 OFF로 되는 것이 방지된다. 이에 의해, 본 실시 형태에서는, 안테나별 전력 레벨의 변동을 억제할 수 있어, 결과적으로 PAPR의 개선을 실현하는 것이 가능해진다. 즉, 송신 장치(100)의 아날로그·RF 회로(예를 들어 증폭기)의 효율을 높이는 것이 가능해진다.
<3.2. 새로운 공간 변조 방식>
새로운 공간 변조 방식은, 공간 레이어에 복소 신호점 계열을 매핑할 때의, 공간 레이어에 대한 복소 신호점 계열의 매핑 패턴(이하, 공간 매핑 패턴이라고도 칭함)에 정보를 부여하는 변조 방식이다.
먼저, 전제 지식으로서, 새로운 공간 변조 방식에 의한 변조가 행해지지 않는 경우, 즉, 공간 레이어에 대한 매핑 패턴에 정보가 부여되지 않는 경우의, 공간 매핑에 대해 설명한다.
새로운 공간 변조 방식에 의한 변조가 행해지지 않는 경우, 송신 장치(100)는, 복소 신호점 계열을 NSL개의 공간 레이어로 직병렬 변환한다. 예를 들어, 송신 장치(100)는, 복소 신호점 계열 중 제nNSL+i-1번째(단, n은 정수이고, i는 1≤i≤NSL인 정수임)의 복소 신호점을 제i번째의 공간 레이어에 매핑함으로써 직병렬 변환을 행한다. 직병렬 변환의 메커니즘을, 도 8을 참조하여 설명한다.
도 8은, 새로운 공간 변조 방식에 의한 변조가 행해지지 않는 경우의 신호 처리의 일례를 나타내는 도면이다. 도 8에 나타내는 바와 같이, 공간 매핑 블록(31)에 있어서, 컨스텔레이션 매핑 블록(13)으로부터 출력된 복소 신호점 계열이, NSL 또는 NSL,max개의 공간 레이어 중 어느 하나에 매핑되어, 프리코딩 블록(32)에 출력된다.
이와 같이, 새로운 공간 변조가 행해지지 않는 경우, 복소 신호점 계열이 복수의 공간 레이어로 직병렬 변환되는 한편, 공간 레이어에 대한 매핑 패턴에 정보는 부여되지 않는다. 한편, 새로운 공간 변조에서는, 공간 레이어에 대한 매핑 패턴에 정보가 부여된다.
새로운 공간 변조 방식에 의한 변조가 행해지는 경우, 송신 장치(100)는, 제1 비트 계열 및 제2 비트 계열에 기초하여, 복소 신호점 계열을 생성하고 생성된 복소 신호점 계열을 공간 레이어에 매핑한다. 상세하게는, 송신 장치(100)는, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는, 공간 레이어 매핑을 행한다. 제2 비트 계열은, 복소 신호점에 부여하는 정보이다. 제1 비트 계열은, 복소 신호점 계열의 공간 레이어에 대한 매핑 패턴에 부여할 정보이다.
새로운 공간 변조 방식에서는, 공간 레이어에 대한 매핑 패턴은, 제1 비트 계열의 후보와 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 제1 비트 계열에 대응한다. 새로운 공간 변조 방식은, 공간 레이어에 대한 매핑 패턴에 정보를 부여하는 방법이 다른 제1 공간 변조 방식과 제2 공간 변조 방식으로 분류된다. 이하에서는 각각 상세하게 설명한다. 또한, 이하에서는, 특별히 언급하지 않는 한, 공간 변조란, 제안 기술에 관한 새로운 공간 변조 방식에 의한 변조를 가리키는 것으로 한다.
<3.2.1. 제1 공간 변조 방식>
제1 공간 변조 방식에서는, 공간 레이어에 대한 매핑 패턴은, 복수의 공간 레이어 중 어느 공간 레이어에 제로가 아닌 복소 신호점이 매핑될지를 나타내는 패턴이다. 제1 공간 변조 방식에서는, 복수의 공간 레이어 중 하나 이상의 공간 레이어에 제로가 아닌 복소 신호점이 매핑된다. 그리고 복수의 공간 레이어 중 어느 공간 레이어에 제로가 아닌 복소 신호점이 매핑되는지에 관한 정보(즉, 제1 비트 계열)가 부여된다.
제1 공간 변조 방식에서는, NSL<NSL,max가 된다. 사용될 가능성이 있는 NSL,max개의 공간 레이어 중, 어느 NSL개의 공간 레이어가 실제로 사용될지에 관한 정보가 부여된다. 이 경우, 공간 레이어의 사용 방법의 조합 수는, 다음 식으로 표기된다.
공간 레이어의 사용 방법에 부여되는 비트 수는, 다음 식으로 표기된다.
제1 공간 변조 방식은, 공간 레이어의 ON/OFF에 정보가 부여되는 변조 방식인 것으로도 파악할 수 있다.
(1) 제1 공간 변조 방식의 구체예
·제1 구체예
이하, 도 9를 참조하면서, 제1 공간 변조 방식의 제1 구체예를 설명한다.
도 9는, 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 9에 나타낸 예에서는, 2개의 공간 레이어 중 하나에 복소 신호점 계열에 포함되는 각각의 복소 신호점이 매핑된다(즉, NSL,max=2, NSL=1). 이 경우, 공간 매핑 패턴에 부여되는 정보는 1비트이다. 상세하게는, 복소 신호점이 공간 레이어 #1에 매핑됨으로써, 「0」이 표기된다. 복소 신호점이 공간 레이어 #2에 매핑됨으로써, 「1」이 표기된다. 즉, 제1 비트 계열로서 「0」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #1에 매핑된다. 제1 비트 계열로서 「1」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #2에 매핑된다.
여기서, 복소 신호점의 타이밍마다 공간 매핑 블록(31)에 1비트가 입력되고, 복소 신호점의 타이밍마다 공간 매핑 패턴의 선택이 실시된다. 즉, 복소 신호점마다, 1비트의 제1 비트 계열에 따라서 매핑되는 공간 레이어가 전환된다.
·제2 구체예
이하, 도 10을 참조하면서, 제1 공간 변조 방식의 제2 구체예를 설명한다.
도 10은, 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 10에 나타낸 예에서는, 4개의 공간 레이어 중 하나에 복소 신호점 계열에 포함되는 각각의 복소 신호점이 매핑된다(즉, NSL,max=4, NSL=1). 이 경우, 공간 매핑 패턴에 부여되는 정보는 2비트이다. 상세하게는, 복소 신호점이 공간 레이어 #1에 매핑됨으로써, 「00」이 표기된다. 복소 신호점이 공간 레이어 #2에 매핑됨으로써, 「01」이 표기된다. 복소 신호점이 공간 레이어 #3에 매핑됨으로써, 「10」이 표기된다. 복소 신호점이 공간 레이어 #4에 매핑됨으로써, 「11」이 표기된다. 즉, 제1 비트 계열로서 「00」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #1에 매핑된다. 제1 비트 계열로서 「01」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #2에 매핑된다. 제1 비트 계열로서 「10」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #3에 매핑된다. 제1 비트 계열로서 「11」이 입력되면, 제2 비트 계열로부터 변조된 복소 신호점은 공간 레이어 #4에 매핑된다.
여기서, 복소 신호점의 타이밍마다 공간 매핑 블록(31)에 2비트가 입력되고, 복소 신호점의 타이밍마다 공간 매핑 패턴의 선택이 실시된다. 즉, 복소 신호점마다, 2비트의 제1 비트 계열에 따라서 매핑되는 공간 레이어가 전환된다.
·제3 구체예
이하, 도 11을 참조하면서, 제1 공간 변조 방식의 제3 구체예를 설명한다.
도 11은, 제1 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 11에 나타낸 예에서는, 4개의 공간 레이어 중 하나에 복소 신호점 계열에 포함되는 각각의 복소 신호점이 매핑된다(즉, NSL,max=4, NSL=1). 이 경우, 공간 매핑 패턴에 부여되는 정보는 2비트이다. 상세하게는, 제1 복소 신호점이 공간 레이어 #1에 매핑되고, 제2 복소 신호점이 공간 레이어 #2에 매핑됨으로써, 「00」이 표기된다. 제1 복소 신호점이 공간 레이어 #1에 매핑되고, 제2 복소 신호점이 공간 레이어 #3에 매핑됨으로써, 「01」이 표기된다. 제1 복소 신호점이 공간 레이어 #1에 매핑되고, 제2 복소 신호점이 공간 레이어 #4에 매핑됨으로써, 「10」이 표기된다. 제1 복소 신호점이 공간 레이어 #2에 매핑되고, 제2 복소 신호점이 공간 레이어 #4에 매핑됨으로써, 「11」이 표기된다. 즉, 제1 비트 계열로서 「00」이 입력되면, 제2 비트 계열로부터 변조된 2개의 복소 신호점은, 각각 공간 레이어 #1 또는 #2에 매핑된다. 제1 비트 계열로서 「01」이 입력되면, 제2 비트 계열로부터 변조된 2개의 복소 신호점은, 각각 공간 레이어 #1 또는 #3에 매핑된다. 제1 비트 계열로서 「10」이 입력되면, 제2 비트 계열로부터 변조된 2개의 복소 신호점은, 각각 공간 레이어 #1 또는 #4에 매핑된다. 제1 비트 계열로서 「11」이 입력되면, 제2 비트 계열로부터 변조된 2개의 복소 신호점은, 각각 공간 레이어 #2 또는 #4에 매핑된다.
여기서, 복소 신호점의 타이밍마다 공간 매핑 블록(31)에 2비트가 입력되고, 복소 신호점의 타이밍마다 공간 매핑 패턴의 선택이 실시된다. 즉, 복소 신호점마다, 2비트의 제1 비트 계열에 따라서 매핑되는 공간 레이어가 전환된다.
또한, 도 11의 하단의 2개의 공간 매핑 패턴은, 제1 비트 계열의 후보와 대응되어 있지 않으며, 사용되지 않는다. 공간 매핑 패턴 중 어느 것을 사용하고 어느 것을 사용하지 않을지는, 미리 정해져 있는 것이 바람직하다. 그것에 의해, 수신 장치(200)측의 연산 부하를 낮춤과 함께, 사용하지 않는 공간 매핑 패턴을 배제하는 것에 의한 오류율의 개선 효과가 얻어진다.
(2) 고찰
제1 공간 변조 방식에 있어서 복소 신호점이 매핑되지 않는 공간 레이어(도 9 내지 도 11에 있어서의 「NOT SELECTED」)에는, 값으로서 제로가 출력되어도 된다. 제로가 출력되는 경우, 후단의 프리코딩 블록(32)에 있어서 적용될 프리코딩 행렬의 사이즈를, NSL에 구애되지 않고, NSL,max에 기초하여 정하는 것이 가능해진다.
복소 변조 및 공간 변조에 의해, 단위 복소 신호점 시간당 전달할 수 있는 비트 수는, 다음 식으로 표기된다.
또한, 공간 변조가 행해지지 않는 경우(즉, 즉 공간 매핑 패턴에 정보가 부여되지 않는 경우)의, 단위 복소 신호점 시간당 전달할 수 있는 비트 수는, 다음 식으로 표기된다. 이것은, 상기 수식(16)에 있어서 NSL,max=NSL로 하는 것에 상당한다.
제2 비트 계열로부터 복소 신호점으로의 변조, 그리고 상기 설명한 프리코딩 행렬을 사용한 변조, 및 공간 변조를 고려하면, 본 실시 형태에 있어서 단위 복소 신호점 시간당 전달할 수 있는 비트 수 NB, TTL은, 다음 식으로 표기된다.
OFDMA, DFT-Spread-OFDMA, 및 SC-FDMA 등의 파형 변조까지 고려하면, 본 실시 형태에 있어서 단위 복소 신호점 시간당 전달할 수 있는 비트 수 NB, TTL은, 예를 들어 서브캐리어 수 등에 따라서 더 변화되게 된다. 구체적으로는, 서브캐리어 수를 NSC라 하면, 본 실시 형태에 있어서 단위 복소 신호점 시간당 전달할 수 있는 비트 수 NB, TTL은, 다음 식으로 표기된다.
<3.2.2. 제2 공간 변조 방식>
<3.2.2.1. 제2 공간 변조 방식의 상세>
(1) 개요
제2 공간 변조 방식에서는, 공간 레이어에 대한 매핑 패턴은, 복수의 공간 레이어 중 2개 이상의 공간 레이어에 매핑되는 복소 신호점 각각이, 복수의 복소 신호점 집합 중 어느 복소 신호점 집합의 요소인지를 나타내는 패턴이다. 제2 공간 변조 방식에서는, 복수의 공간 레이어 중 2개 이상의 공간 레이어에 복소 신호점이 매핑된다. 그리고 복수의 공간 레이어 중 어느 공간 레이어에, 어느 복소 신호점 집합에 속하는 복소 신호점이 매핑되는지에 의해, 제1 비트 계열이 표기된다. 바꾸어 말하면, 복수의 공간 레이어 중 어느 공간 레이어에 어느 복소 신호점 집합이 매핑되는지에 관한 정보(즉, 제1 비트 계열)가 부여된다.
제1 공간 변조 방식에서는, 적어도 하나 이상의 공간 레이어에, 복소 신호점이 매핑되지 않는다(바꾸어 말하면, 하나 이상의 공간 레이어에 제로가 매핑됨). 복소 신호점이 매핑되지 않는 공간 레이어는, 복소 신호점을 전달하지 않으므로, 공간 레이어의 리소스 효율은 저하될 수 있다.
이에 비해, 제2 공간 변조 방식에서는, 제1 공간 변조 방식에서는 제로가 매핑되어 있던 공간 레이어에도, 복소 신호점이 매핑된다. 따라서, 제2 공간 변조 방식은, 제1 공간 변조 방식과 비교하여, 리소스 효율을 향상시키는 것이 가능하다.
제2 공간 변조 방식에 의한 신호 처리에 대해, 도 12를 참조하여 상세하게 설명한다.
도 12는, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 일례를 상세하게 나타내는 블록도이다. 도 12에 나타내는 바와 같이, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리는, 도 1을 참조하여 설명한 신호 처리의, 스크램블링 및 인터리빙 블록(12)과 리소스 엘리먼트 매핑 블록(14) 사이에, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33) 및 프리코딩 블록(32)을 포함한다. 또한, 송신 장치(100)에 의한 신호 처리는, 물리 컨트롤러(17)를 포함한다.
물리 컨트롤러(17)는, 입력된 물리 제어 정보에 기초하여, 각 처리 블록의 처리를 제어한다.
조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)은, 상술한 컨스텔레이션 매핑 블록(13) 및 공간 매핑 블록(91)과 마찬가지의 기능을 갖는다. 또한, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)은, 제2 비트 계열을, 제1 비트 계열에 따른 복수의 복소 신호점 집합을 사용하여 복소 신호점 계열로 변환하고, 제1 비트 계열에 따른 공간 레이어 매핑을 행한다.
변조에 사용되는 복소 신호점 집합의 수를 G라고 하자. G개의 복소 신호점 집합 중 임의의 복소 신호점 집합을 g라고 하자. 제2 공간 변조 방식에서는, G개의 복소 신호점 집합 중, 어느 복소 신호점 집합 g를 어느 공간 레이어에 매핑할지에 관한 정보가 부여된다. 복소 신호점 집합 g가 매핑되는 공간 레이어의 수를 NSL,g라 하자. G=2로 한 경우, 복소 신호점 집합 #1이 매핑되는 공간 레이어의 수를 NSL,1라 하면, 복소 신호점 집합 #2가 매핑되는 공간 레이어의 수 NSL,2는, 다음 식을 충족하는 것이 바람직하다.
또한, 다음 식에서의 관계가 충족되는 것이 바람직하다.
(2) 제2 비트 계열의 복소 신호점으로의 변조
제2 비트 계열(정보 비트 또는 부호화 비트)은, m 비트마다 구획되고, m 비트의 부분 계열마다 복소 신호점(실수 또는 복소수의 신호점)으로 변환(변조)된다. 이러한 변환은, 컨스텔레이션 매핑이라고도 칭해진다. m은, 복소 신호점의 변조 레벨이다. m은, 복소 신호점이 전달할 수 있는 복소 신호점당 비트 수, 또는 복소 신호점으로 표현되는 비트 수로 파악되어도 된다.
변환 대상인 비트 계열은, 소정의 복소 신호점 집합에 포함되는 복수의 복소 신호점 중, 변환 대상인 비트 계열에 대응하는 복소 신호점으로 변환된다. 변환에는, 2^m FSK, 2^m ASK, 2^m PSK, 또는 2^m QAM 등의 임의의 복소 신호점 집합이 사용될 수 있다. 구체적인 변환 테이블은, 후술하는 표 7 내지 표 11에 나타난다.
(3) 제2 공간 변조 방식의 구체예
·제1 구체예
이하, 도 13을 참조하면서, 제2 공간 변조 방식의 제1 구체예를 설명한다.
도 13은, 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 13에 나타낸 예에서는, 2개의 공간 레이어 중 한쪽에 복소 신호점 집합 #1에 속하는 복소 신호점이 매핑되고, 다른 쪽에 복소 신호점 집합 #2에 속하는 복소 신호점이 매핑된다(즉, NSL,max=2, NSL,1=1, NSL,2=1, G=2). 이 경우, 공간 매핑 패턴에 부여되는 정보는 1비트이다. 상세하게는, 복소 신호점 집합 #1이 공간 레이어 #1에 매핑되고, 복소 신호점 집합 #2가 공간 레이어 #2에 매핑됨으로써, 「0」이 표기된다. 복소 신호점 집합 #1이 공간 레이어 #2에 매핑되고, 복소 신호점 집합 #2가 공간 레이어 #1에 매핑됨으로써, 「1」이 표기된다.
즉, 제1 비트 계열로서 「0」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #1에 매핑되고, 제2 비트 계열의 제2 부분 계열이 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 공간 레이어 #2에 매핑된다. 제1 비트 계열로서 「1」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 공간 레이어 #2에 매핑되고, 제2 비트 계열의 제2 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #1에 매핑된다.
·제2 구체예
이하, 도 14를 참조하면서, 제2 공간 변조 방식의 제2 구체예를 설명한다.
도 14는, 제2 공간 변조 방식에 있어서의 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 14에 나타낸 예에서는, 4개의 공간 레이어 중 하나에 복소 신호점 집합 #1에 속하는 복소 신호점이 매핑되고, 다른 3개에 복소 신호점 집합 #2에 속하는 복소 신호점이 매핑된다(즉, NSL,max=4, NSL,1=1, NSL,2=3, G=2). 이 경우, 공간 매핑 패턴에 부여되는 정보는 2비트이다. 상세하게는, 복소 신호점 집합 #1이 공간 레이어 #1에 매핑되고, 복소 신호점 집합 #2가 다른 공간 레이어에 매핑됨으로써, 「00」이 표기된다. 복소 신호점 집합 #1이 공간 레이어 #2에 매핑되고, 복소 신호점 집합 #2가 다른 공간 레이어에 매핑됨으로써, 「01」이 표기된다. 복소 신호점 집합 #1이 공간 레이어 #3에 매핑되고, 복소 신호점 집합 #2가 다른 공간 레이어에 매핑됨으로써, 「10」이 표기된다. 복소 신호점 집합 #1이 공간 레이어 #4에 매핑되고, 복소 신호점 집합 #2가 다른 공간 레이어에 매핑됨으로써, 「11」이 표기된다.
즉, 제1 비트 계열로서 「00」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #1에 매핑되고, 제2 비트 계열의 나머지 부분 계열이 차례로 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 나머지 공간 레이어에 매핑된다. 제1 비트 계열로서 「01」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #2에 매핑되고, 제2 비트 계열의 나머지 부분 계열이 차례로 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 나머지 공간 레이어에 매핑된다. 제1 비트 계열로서 「10」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #3에 매핑되고, 제2 비트 계열의 나머지 부분 계열이 차례로 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 나머지 공간 레이어에 매핑된다. 제1 비트 계열로서 「11」이 입력되면, 제2 비트 계열의 제1 부분 계열이 복소 신호점 집합 #1을 사용하여 복소 신호점으로 변환되어 공간 레이어 #4에 매핑되고, 제2 비트 계열의 나머지 부분 계열이 차례로 복소 신호점 집합 #2를 사용하여 복소 신호점으로 변환되어 나머지 공간 레이어에 매핑된다.
또한, 상이한 복소 신호점 집합이 매핑되는 공간 레이어는, 소정의 복소 신호점 심볼 시간 내에서는, 서로 중복되지 않도록 하는 것이 바람직하다.
<3.2.2.2. 복소 신호점 집합>
(1) 복수의 복소 신호점 집합의 특징
이하, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합에 대해 상세하게 설명한다.
변조에 사용되는 복수의 복소 신호 집합 중 적어도 하나는, 2^m FSK, 2^m ASK, 2^m PSK, 또는 2^m QAM 중 적어도 어느 것으로 표현되는 복소 신호점을 요소로서 포함하고, m은 제로 이상의 정수이다. 변조에 사용되는 복수의 상기 복소 신호점 집합 중 적어도 하나의 복소 신호점 집합은, 요소 수가 2^m, 또는 1+2^m인 것이 바람직하다. 단, 복소 신호점 집합의 요소 수가 1+2^m인 경우, 당해 복소 신호점 집합은 요소로서 제로(0+0j)를 포함한다. 변조에 사용되는 복수의 복소 신호점 집합 중 적어도 하나의 복소 신호점 집합은, 요소 수가 1이어도 된다. 단, 복소 신호점 집합의 요소 수가 1인 경우, 당해 복소 신호점 집합은 요소로서 제로(0+0j)를 포함한다.
변조에 사용되는 복수의 복소 신호점 집합은, 서로 다른 특징을 갖는다. 이 특징에 기초하여, 수신 장치(200)는, 수신한 복소 신호점 계열에 포함되는 복소 신호점 각각이, 복수의 복소 신호점 집합 중 어느 복소 신호점 집합에 속하는지를 식별하는 것이 가능해진다. 이하, 변조에 사용되는 복수의 복소 신호점 집합의 특징에 대해 설명한다.
·중복되는 요소가 없음
변조에 사용되는 복수의 복소 신호점 집합은, 서로 중복되는 요소가 없는 것이 바람직하다. 예를 들어, 변조에 복소 신호점 집합 g1 및 복소 신호점 집합 g2가 사용되는 경우, 복소 신호점 집합 g1에 속하는 임의의 복소 신호점 sg1, a와, 복소 신호점 집합 g2에 속하는 임의의 복소 신호점 sg2, b는, 중복되지 않는 것이 바람직하다. 즉, 다음 식의 관계가 성립되는 것이 바람직하다.
단, 복소 신호점 집합이 복소 신호점으로서 제로(s=0+j0)를 포함하는 경우, 그 제로에 대해서는 상이한 복소 신호점 집합 사이에서 중복이 있어도 된다.
·연산으로 표현 가능
복소 신호점 계열에 사용되는 복수의 복소 신호점 집합에 포함되는 임의의 2개의 복소 신호점 집합 중 한쪽 요소는, 다른 쪽 요소에 소정의 연산을 적용함으로써 표현되는 것이 바람직하다. 또한, 복소 신호점 계열에 사용되는 복수의 복소 신호점 집합에 포함되는 임의의 2개의 복소 신호점 집합 중 한쪽에 포함되는 모든 요소는, 다른 쪽 요소에 대해 공통의 소정의 연산을 적용함으로써 표현되는 것이 바람직하다. 구체적으로는, 복소 신호점 계열에 사용되는 복수의 복소 신호점 집합 각각은, 서로 선형의 관계에 있는 것이 바람직하다. 즉, 복소 신호점 계열에 사용되는 복수의 복소 신호점 집합에 포함되는 임의의 2개의 복소 신호점 집합 중 한쪽 요소는, 다른 쪽 요소의 선형 조작에 의해 표현되는 것이 바람직하다. 소정의 연산으로서는, 진폭 변화, 위상 회전, 선형 시프트 또는 치환 중 적어도 어느 것을 들 수 있다.
·비트 수가 동일함
복소 신호점 계열에 사용되는 복수의 복소 신호점 집합 각각은, 서로 요소 수가 동일하거나 또는 요소 수의 차가 기껏해야 1인 것이 바람직하다.
(2) 복수의 복소 신호점 집합의 특징화의 예
·제1 예
도 15는, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 일례를 나타내는 도면이다. 도 15에서는, BPSK(Binary Phase Shift Keying)를 베이스로 상이한 위상 회전량이 부여된 복소 신호점 집합 g1 내지 g4가 도시되어 있다. BPSK가 베이스이므로, m=1이다. 복소 신호점 집합 g1 내지 g4 중 임의의 2개의 복소 신호점 집합 중 한쪽 요소는, 다른 쪽 요소에 위상 회전을 적용함으로써 표현된다. 예를 들어, 복소 신호점 집합 g1 및 g2에 주목하면, 복소 신호점 집합 g1의 요소 sg1, a는, 복소 신호점 집합 g2의 요소 sg2, b를 사용하여, 다음 식과 같이 정의된다.
여기서, θg1, g2는, 실수이며, 복소 신호점 집합 g1 및 g2의 각각에 적용된 위상 회전량의 차분이다. 바꾸어 말하면, θg1, g2는, 복소 신호점 sg1, a 및 sg2, b의 위상차이다. θg1, g2의 값은, 복소 신호점 집합 g1 및 g2에 포함되는 모든 요소에서 공통이어도 된다.
베이스로 한 BPSK로부터의 위상차 θ에 의해 G개의 복소 신호점 집합을 특징화하기 위해서는, 베이스로 한 BPSK로부터의 각각의 복소 신호점 집합 g의 위상차 θ의 값에 관하여, θ=π*(g-1)/G의 관계가 성립되는 것이 바람직하다. 단, g=1, …, G이다. 또한, 도 15에서는, 이 관계가 성립되어 있다.
·제2 예
도 16은, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다. 도 16에서는, BPSK(Binary Phase Shift Keying)를 베이스로 상이한 위상 회전량 또는 상이한 진폭 변화량 중 적어도 어느 것이 부여된 복소 신호점 집합 g1 내지 g4가 도시되어 있다. BPSK가 베이스이므로, m=1이다. 복소 신호점 집합 g1 내지 g4 중 임의의 2개의 복소 신호점 집합 중, 한쪽 요소는, 다른 쪽 요소에 위상 회전 또는 진폭 변화 중 적어도 어느 것을 적용함으로써 표현된다. 예를 들어, 복소 신호점 집합 g1 및 g2에 주목하면, 복소 신호점 집합 g1의 요소 sg1, a는, 복소 신호점 집합 g2의 요소 sg2, b를 사용하여, 다음 식과 같이 정의된다.
여기서, θg1, g2는, 실수이며, 복소 신호점 집합 g1 및 g2의 각각에 적용된 위상 회전량의 차분이다. 바꾸어 말하면, θg1, g2는, 복소 신호점 sg1, a 및 sg2, b의 위상차이다. Zg1, g2는, 복소수, 실수 또는 순허수이며, 복소 신호점 집합 g1 및 g2의 각각에 적용된 진폭 변화량의 차이다. 바꾸어 말하면, Zg1, g2는, 복소 신호점 sg1, a 및 sg2, b의 진폭 차이다. θg1, g2 및 Zg1, g2의 값은, 복소 신호점 집합 g1 및 g2에 포함되는 모든 요소에서 공통이어도 된다.
베이스로 한 BPSK로부터의 위상차 및 진폭 차에 의해 G개의 복소 신호점 집합을 특징화하기 위해서는, 위상차에서 Gp개, 진폭 차에서 Ga개가 특징화되는 경우, G=Gp*Ga의 관계가 성립되는 것이 바람직하다. 또한, 도 16에서는, Gp=2이고, Ga=2이다. 또한, 베이스로 한 BPSK로부터의 각각의 복소 신호점 집합 g의 위상차 θ의 값에 관하여, θ=π*(g-1)/Gp의 관계가 성립되는 것이 바람직하다. 단, g=1, …, Gp이다. 또한, 도 16에서는, 이 관계가 성립되어 있다.
·제3 예
도 17은, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다. 도 17에서는, QPSK(Quadrature Phase Shift Keying)를 베이스로 상이한 위상 회전량 또는 상이한 진폭 변화량 중 적어도 어느 것이 부여된 복소 신호점 집합 g1 내지 g4가 도시되어 있다. QPSK가 베이스이므로, m=2이다. 복소 신호점 집합 g1 내지 g4 중 임의의 2개의 복소 신호점 집합 중, 한쪽 요소는, 다른 쪽 요소에 위상 회전 또는 진폭 변화 중 적어도 어느 것을 적용함으로써 표현된다.
베이스로 한 QPSK로부터의 위상차 및 진폭 차에 의해 G개의 복소 신호점 집합을 특징화하기 위해서는, 위상차에서 Gp개, 진폭 차에서 Ga개가 특징화되는 경우, G=Gp*Ga의 관계가 성립되는 것이 바람직하다. 또한, 도 17에서는, Gp=2이고, Ga=2이다. 또한, 베이스로 한 QPSK로부터의 각각의 복소 신호점 집합 g의 위상차 θ의 값에 관하여, θ=π*(g-1)/2Gp의 관계가 성립되는 것이 바람직하다. 단, g=1, …, Gp이다. 또한, 도 17에서는, 이 관계가 성립되어 있다.
·제4 예
도 18은, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 일례를 나타내는 도면이다. 도 18은, 16QAM(Quadrature Amplitude Modulation)을 베이스로 상이한 선형 시프트가 부여된 복소 신호점 집합 g1 내지 g4가 도시되어 있다. 16QAM이 베이스이므로, m=4이다. 복소 신호점 집합 g1 내지 g4 중 임의의 2개의 복소 신호점 집합의, 한쪽 요소는, 다른 쪽 요소에 선형 시프트를 적용함으로써 표현된다. 예를 들어, 복소 신호점 집합 g1 및 g2에 주목하면, 복소 신호점 집합 g1의 요소 sg1, a는, 복소 신호점 집합 g2의 요소 sg2, b를 사용하여, 다음 식과 같이 정의된다.
여기서, Cg1, g2는, 복소수, 실수 또는 순허수이며, 복소 신호점 집합 g1 및 g2의 각각에 적용된 선형 시프트의 차이다. Cg1, g2의 값은, 복소 신호점 집합 g1 및 g2에 포함되는 모든 요소에서 공통이어도 된다.
·일반화
상기 설명한 복수의 복소 신호점 집합의 특징화에 대해, 이하에 일반화한다. 변조에 사용되는 복수의 복소 신호점 집합 중, 어느 복소 신호점 집합의 요소는, 다른 복소 신호점 집합의 요소에 대한 진폭 변화, 위상 회전, 및/또는 선형 시프트를 적용함으로써 정의 가능한 것이 바람직하다. 예를 들어, 변조에 사용되는 복수의 복소 신호점 집합 중 임의의 2개의 복소 신호점 집합 g1 및 g2에 주목하면, 복소 신호점 집합 g1의 요소 sg1, a는, 복소 신호점 집합 g2의 요소 sg2, b를 사용하여, 다음 식과 같이 정의된다.
또한, 적용되는 진폭 변화, 위상 회전, 및 선형 시프트 각각의 값은, 변조에 사용되는 복수의 복소 신호점 집합 중 임의의 2개의 복소 신호점 집합 g1 및 g2에 관하여, 다음 식의 관계가 성립되는 것이 바람직하다.
(3) 복수의 복소 신호점 집합의 특징화의 다른 예
변조에 사용되는 복수의 복소 신호점 집합을 생성하는 방법은, 상기 설명한 방법에 한정되지 않는다. 예를 들어, FSK/ASK/PSK/QAM을 베이스로 하고, 그 중에서 임의의 2점 이상의 복소 신호점을 추출함으로써, 변조에 사용되는 복수의 복소 신호점 집합이 생성되어도 된다. 그 구체예를, 도 19 내지 도 22를 참조하여 설명한다.
도 19 내지 도 22는, 제2 공간 변조 방식에 사용되는 복수의 복소 신호점 집합의 특징화의 다른 일례를 나타내는 도면이다. 도 19 내지 도 21에서는, QPSK를 베이스로 하여, QPSK의 4개의 복소 신호점으로부터, 2개를 복소 신호점 집합 g1의 요소로서 추출하고, 나머지 2개를 복소 신호점 집합 g2의 요소로서 추출하는 경우의 예가 나타나 있다. 도 22에서는, 16QAM을 베이스로 하여, 16QAM의 16개의 복소 신호점으로부터, 복소 신호점 집합 g1 내지 g4의 요소로서 4개씩 추출하는 경우의 예가 나타나 있다.
이와 같이 하여, 변조에 사용되는 복수의 복소 신호점 집합이 생성되는 경우라도, 어느 복소 신호점 집합의 요소는, 다른 복소 신호점 집합의 요소에 대한 진폭 변화, 위상 회전, 및/또는 선형 시프트를 적용함으로써 정의 가능한 것이 바람직하다. 즉, 상기 수식(26) 내지 (27)의 관계가 성립되는 것이 바람직하다.
<3.2.2.3. 구체적인 신호 처리>
이하에서는, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)에 의한 신호 처리의 구체예를 상세하게 설명한다.
조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)에는, 상술한 제1 비트 계열 및 제2 비트 계열이 입력된다.
<3.2.2.3.1. 제1 예>
본 예는, 소정의 복소 신호점 집합을 사용하여 제2 비트 계열을 일시적인 복소 신호점 계열로 변환한 후, 제1 비트 계열에 대응하는 연산 처리를 일시적인 복소 신호점 계열에 적용함으로써, 공간 레이어에 복소 신호점 집합을 매핑하는 예이다.
(1) 구성예
도 23은, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제1 예를 설명하기 위한 블록도이다. 도 23에서는, 도 12에 나타낸 신호 처리 중, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)에 의한 신호 처리의 구체예가 상세하게 도시되어 있다. 도 23에 나타낸 신호 처리는, 물리 레이어 컨피규레이션 제어 블록(301), 비트 셀렉션 블록(302), 공간 레이어 셀렉션 블록(303), 컨스텔레이션 매핑 블록(304), 공간 레이어 처리 블록(305), 및 공간 매핑 블록(306)을 포함한다. 도 23을 참조하면, FEC 부호화, 레이트 매칭, 스크램블링 및/또는 인터리빙이 적용된 후의 비트 계열이 입력되고, 도 23에 나타낸 신호 처리가 적용된 후, 프리코딩 등이 적용된다.
·물리 레이어 컨피규레이션 제어 블록(301)
물리 레이어 컨피규레이션 제어 블록(301)은, 물리 레이어, 상위 레이어, 송신 장치(100)가 접속하는 기지국 또는 수신 장치(200) 등으로부터 통지되는 제어 정보 및 규격 등에 의해 미리 결정된 정보에 따라서, 각 블록의 동작을 제어한다. 통지되는 제어 정보로서는, 제어 정보 시그널링 및 RRC(Radio Resource Control) 시그널링 등을 들 수 있다. 규격 등에 의해 미리 정해지는 정보로서는, 프리 컨피규레이션 또는 표준 규격에 의해 미리 정해지는 정보를 들 수 있다.
·비트 셀렉션 블록(302)
비트 셀렉션 블록(302)은, 입력된 비트 계열을 제1 비트 계열과 제2 비트 계열로 나눈다. 비트 셀렉션 블록(302)은, 제1 비트 계열을 공간 레이어 셀렉션 블록(303)에 출력하고, 제2 비트 계열을 컨스텔레이션 매핑 블록(304)에 출력한다.
예를 들어, 비트 셀렉션 블록(302)은, 입력된 비트 계열로부터 제1 비트 계열을 선택하고, 나머지를 제2 비트 계열로 한다. 제1 비트 계열로서 선택되는 비트 수를 NB, SM이라 하면, NB, SM은 다음 식으로 표기된다.
여기서, G≤2 또한 수식(29)의 관계가 충족되는 경우, NB, SM은 수식(30)으로 표기된다.
또한, NB, SM은, 다음의 어느 수식에 의해 표기되어도 된다.
여기서, G≤2 또한 수식(29)의 관계가 충족되는 경우, 수식(30)과 수식(31) 각각은 동일한 수식이 된다. 또한, 상기 수식에 있어서, NSL,0=0으로 한다.
·공간 레이어 셀렉션 블록(303)
공간 레이어 셀렉션 블록(303)은, 비트 셀렉션 블록(302)에 의해 선택된 제1 비트 계열에 따라서, NSL개(또는 NSL,max개)의 공간 레이어 중, 어느 공간 레이어에 매핑되는 복소 신호점에 어떠한 연산 처리를 적용할지를 결정한다. 이것은, NSL개(또는 NSL,max개)의 공간 레이어 중 어느 공간 레이어에 어느 복소 신호점 집합을 매핑할지를 선택하는 것에 상당한다. 또한, 연산 처리는, 복소 신호점에 대한 진폭 변화, 위상 회전, 선형 시프트 또는 치환 중 적어도 어느 것이다.
예를 들어, NSL=4, G=2, NSL,1=1, NSL,2=3, 적용되는 연산 처리로서 G=2에 대응하는 2종류의 위상 회전량(θ1, θ2)이 정의되는 경우, 제1 비트 계열에 대응하는 연산 처리는, 예를 들어 하기의 표 4에 나타내는 연산 처리 정의 테이블에 의해 정의된다. 이 연산 처리 정의 테이블은, 물리 레이어 컨피규레이션 제어 블록(301)에 의해 지정될 수 있다.
[표 4]
다른 예로서, NSL=4, G=2, NSL,1=2, NSL,2=2, 적용되는 연산 처리로서 G=2에 대응하는 2종류의 위상 회전량(θ1, θ2)을 고려한 경우, 제1 비트 계열에 대응하는 연산 처리는, 예를 들어 하기의 표 5에 나타내는 연산 처리 정의 테이블에 의해 정의된다. 이 연산 처리 정의 테이블은, 물리 레이어 컨피규레이션 제어 블록(301)에 의해 지정될 수 있다.
[표 5]
다른 예로서, NSL=4, G=2, NSL,1=2, NSL,2=1, 적용되는 연산 처리로서 G=2에 대응하는 2종류의 위상 회전량(θ1, θ2)을 고려한 경우, 제1 비트 계열에 대응하는 연산 처리는, 예를 들어 하기의 표 6에 나타내는 연산 처리 정의 테이블에 의해 정의된다. 여기서, OFF의 공간 레이어에 대해서는, 제로의 승산(*(0+j0))이 적용된다. 이 연산 처리 정의 테이블은, 물리 레이어 컨피규레이션 제어 블록(301)에 의해 지정될 수 있다.
[표 6]
또한, 표 4 내지 표 6에서는 위상 회전을 예로 들어 설명하였지만, 진폭 변화 및 선형 시프트에 관해서도, 상술한 연산 처리 정의 테이블이 사용될 수 있다. 이러한 연산 처리 정의 테이블은, 물리 레이어 컨피규레이션 제어 블록(301)에 의해 지정될 수 있다.
·컨스텔레이션 매핑 블록(304)
컨스텔레이션 매핑 블록(304)은, 베이스가 되는 소정의 복소 신호점 집합에 기초하여 제2 비트 계열을 일시적인 복소 신호점 계열로 변환한다. 베이스가 되는 소정의 복소 신호점 집합은, 2^m FSK, 2^m ASK, 2^m PSK, 또는 2^m QAM 중 적어도 어느 것으로 표현되는 복소 신호점을 요소로서 포함하고, m은 제로 이상의 정수이다. 이 경우, 제2 비트 계열은 m 비트마다 구획되어, m 비트의 부분 계열마다 복소 신호점으로 변환된다. 바꾸어 말하면, 리소스 엘리먼트의 위치마다, 복소 신호점으로 변환된다. 도 23에 나타낸 신호 처리의 결과, 최종적으로 N개의 복소 신호점을 포함하는 복소 신호점 계열이 생성된다. 컨스텔레이션 매핑 블록(304)으로부터 출력되는 복소 신호점의 개수는, 다음 식으로 표기된다.
복소 신호점에 부여되는 정보의 비트 수 NB, CM은, 다음 식으로 표기된다.
이하에, BPSK(m=1), QPSK(m=2), 16QAM(m=4), 64QAM(m=6), 및 256QAM(m=8)에 있어서의, 제2 비트 계열과 복소 신호점(I축 및 Q축)의 대응 관계를 나타내는 변환 테이블의 일례를 나타낸다.
[표 7]
[표 8]
[표 9]
[표 10A]
[표 10B]
[표 11A]
[표 11B]
·공간 레이어 처리 블록(305)
공간 레이어 처리 블록(305)은, 제2 비트에 기초하여 생성된 일시적인 복소 신호점 계열에 포함되는 복수의 복소 신호점의 각각에, 제1 비트 계열에 기초하는 연산 처리를 적용함으로써, 최종적인 복소 신호점 계열을 생성한다. 상세하게는, 공간 레이어 처리 블록(305)은, 컨스텔레이션 매핑 블록(304)으로부터 출력된 복소 신호점 계열에 포함되는 각각의 복소 신호점에 대해 공간 레이어 셀렉션 블록(303)에 의해 선택된 연산 처리를 적용한다. 공간 레이어 처리 블록(305)에 의한 연산 처리가 적용된 후의, 공간 레이어 n에 매핑되는 복소 신호점 sn은, 다음 식으로 표기된다.
여기서, s'n은, 컨스텔레이션 매핑 블록(304)으로부터 출력된 복소 신호점이며, OFF의 공간 레이어에 매핑되는 복소 신호점도 포함한다. Zn, θn, 및 Cn은, 공간 레이어 셀렉션 블록(303)에 의해 선택된, 공간 레이어 n에 있어서 적용되는 연산 처리에 있어서 사용되는 계수이다.
공간 레이어 처리 블록(305)에서는, 공간 레이어 셀렉션 블록(303)에 의해 선택된 연산 처리 이외의 처리를 실시해도 된다.
- 전력 할당
예를 들어, 공간 레이어 처리 블록(305)은, 다음 식으로 나타내는 바와 같이, 공간 레이어에 대한 전력 할당을 실시해도 된다.
여기서, pn은, 공간 레이어 n에 대한 전력 할당이다. 일례로서, ON/OFF의 공간 레이어의 비율을 고려한 전력 할당이 실시되는 경우, pn은 다음 식으로 표기될 수 있다.
상기 수식(36)에 기초하는 전력 할당이 실시되는 경우, NSL개 또는 NSL,max개의 공간 레이어 전체에 있어서의 총 전력 및 평균 전력을 동등하게 할 수 있다. 그 결과, 공간 레이어당 오류율을 개선하는 것이 가능해진다. 즉, OFF의 공간 레이어가 있는 경우에는, 다음 식의 관계가 성립되는 pn이 채용되어도 된다.
반대로, OFF의 공간 레이어분만큼 전력을 절약해야 하는 경우, 다음 식으로 표기되는 pn이 채용되어도 된다.
혹은, 다음 식으로 표기되는 pn이 채용되어도 된다.
여기서, P는, NSL, NSL,max 및 NSL,g에 구애되지 않는 상수이다.
- 다른 처리
공간 레이어 처리 블록(305)에 의한 상기 처리가 실시된 후, 상술한 프리코딩 행렬을 사용한 변조, MIMO 채널 특성에 기인하는 프리코딩 처리, 빔 포밍 처리, 전파 전반 특성에 기인하는 송신측 채널 등화 처리, 및/또는 송신측 전력 할당 처리 등이, 더 실시되어도 된다.
·공간 매핑 블록(306)
공간 매핑 블록(306)은, 공간 레이어 처리 블록(305)으로부터 출력된 복소 신호점 계열을, 공간 레이어에 매핑한다.
(2) 고찰
이상 설명한 신호 처리에 의해, NSL개 또는 NSL,max개의 공간 레이어에 매핑되는 하나의 복소 신호점 계열에 의해 전달될 수 있는 비트 수 NB는, 다음 식으로 표기된다.
또한, 이 비트 수 NB는, 비트 셀렉션 블록(302)에 입력되는 비트 계열의 비트 수에 상당한다.
여기서, 복소 신호점 집합 g에 속하는 복소 신호점이 전달할 수 있는 복소 신호점당 비트수 mg의 값은, G개의 복소 신호점 집합 사이에서 공통이어도 되고, 달라도 된다. mg의 값은, 상술한 NB, CM의 값에 영향을 미치게 된다.
예를 들어, 제어 정보의 시그널링 오버헤드를 고려하는 경우에는, mg의 값은, G개의 복수의 복소 신호점 집합 사이에서 공통인 것이 바람직하다. 한편, 전파 전반 환경 등도 고려한 후, 최종적으로 매핑되는 물리 리소스에 따라서 비트수 mg(및 변조 레벨)를 제어해야 하는 상황에서는, mg의 값은, G개의 복소 신호점 집합 사이에서 다른 것이 허용되는 것이 바람직하다. 후자는, 링크 어댑테이션에 의한 MCS(Modulation and Coding Set)의 설정·통지의 일부로서 실현되는 것도 가능하다.
(3) 처리의 흐름
상기 설명한 본 예에 관한 신호 처리의 흐름의 일례를, 도 24를 참조하여 설명한다.
도 24는, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제1 예의 흐름의 일례를 나타내는 흐름도이다. 도 24에 나타내는 바와 같이, 먼저, 송신 장치(100)는, 송신 기회가 있는지 여부를 판정한다(스텝 S102). 송신 기회가 있다고 판정된 경우(S102/"예"), 처리는 스텝 S104로 진행한다. 송신 기회가 없다고 판정된 경우(S102/"아니오"), 처리는 스텝 S124로 진행한다.
스텝 S104에서는, 송신 장치(100)는, 제어 채널을 송신하는지 여부를 판정한다. 제어 채널을 송신하는 것으로 판정된 경우(S104/"예"), 처리는 스텝 S106으로 진행한다. 데이터 채널을 송신하는 것으로 판정된 경우(S104/"아니오"), 처리는 스텝 S108로 진행한다.
스텝 S106에서는, 송신 장치(100)는, 제어 채널용의, 공간 변조에 사용되는 공간 레이어의 수 NSL, 복소 신호점의 변조 레벨 m, 복소 신호점 집합의 수 G, 각 복소 신호점 집합에 속하는 복소 신호점이 매핑되는 공간 레이어의 수 NSL,g를 취득한다. 그 후, 처리는 스텝 S110으로 진행한다.
스텝 S108에서는, 송신 장치(100)는, 데이터 채널용의, 공간 변조에 사용되는 공간 레이어의 수 NSL, 복소 신호점의 변조 레벨 m, 복소 신호점 집합의 수 G, 각 복소 신호점 집합에 속하는 복소 신호점이 매핑되는 공간 레이어의 수 NSL,g를 취득한다. 그 후, 처리는 스텝 S110으로 진행한다.
스텝 S110에서는, 송신 장치(100)는, m에 대응하는 복소 신호점 집합의 변환 테이블을 선택한다. 이어서, 송신 장치(100)는, NSL, G, NSL,g에 대응하는, 연산 처리 정의 테이블을 선택한다(스텝 S112). 다음으로, 송신 장치(100)는, 입력 정보 계열 중 제2 비트 계열을, 스텝 S110에서 선택한 변환 테이블에 따라서 복소 신호점으로 변환한다(스텝 S114). 이어서, 송신 장치(100)는, 변환된 복소 신호점 각각에 대해, 스텝 S112에서 선택한 연산 처리 정의 테이블에 있어서 입력 정보 계열 중 제1 비트 계열에 대응하는 연산 처리를 적용한다(스텝 S116). 또한, 연산 처리 전 또는 후에, 복소 신호점 계열은 공간 레이어에 매핑된다. 다음으로, 송신 장치(100)는, 프리코딩 처리를 실시한다(스텝 S118).
그 후, 송신 장치(100)는, 소정의 변조 처리 및 RF 처리를 실시한다(스텝 S120). 그리고 송신 장치(100)는, RF 신호를 송신한다(스텝 S122). 그 후, 송신 장치(100)는, 다음 송신 기회를 대기한다(스텝 S124).
<3.2.2.3.2. 제2 예>
본 예는, 제1 비트 계열에 대응하는 복소 신호점 집합을 사용하여, 제2 비트 계열을 복소 신호점으로 변환하고, 공간 레이어에 매핑하는 예이다.
(1) 구성예
도 25는, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제2 예를 설명하기 위한 블록도이다. 도 25에서는, 도 12에 나타낸 신호 처리 중, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)에 의한 신호 처리의 구체예가 상세하게 도시되어 있다. 도 25에 나타낸 신호 처리는, 물리 레이어 컨피규레이션 제어 블록(311), 비트 셀렉션 블록(312), 공간 레이어 셀렉션 블록(313), 컨스텔레이션 매핑 블록(314), 공간 레이어 처리 블록(315), 공간 매핑 블록(316) 및 컨스텔레이션 그룹 선택 블록(317)을 포함한다. 도 25를 참조하면, FEC 부호화, 레이트 매칭, 스크램블링 및/또는 인터리빙이 적용된 후의 비트 계열이 입력되고, 도 25에 나타낸 신호 처리가 적용된 후, 프리코딩 등이 적용된다.
·물리 레이어 컨피규레이션 제어 블록(311)
물리 레이어 컨피규레이션 제어 블록(311)은, 제1 예에서 설명한, 물리 레이어 컨피규레이션 제어 블록(301)과 마찬가지의 기능을 갖는다.
·비트 셀렉션 블록(312)
비트 셀렉션 블록(312)은, 제1 예에서 설명한, 비트 셀렉션 블록(302)과 마찬가지의 기능을 갖는다.
·공간 레이어 셀렉션 블록(313)
공간 레이어 셀렉션 블록(313)은, 비트 셀렉션 블록(312)에 의해 선택된 제1 비트 계열에 따라서, 복수의 복소 신호점 집합의 공간 레이어에 대한 매핑 패턴을 선택한다. 이것은, 제2 비트 계열로부터 NSL개(또는 NSL,max개)개의 공간 레이어에 매핑되는 각각의 복소 신호점으로의 변환에 사용되는, 각각의 복소 신호점 집합을 지정하는 것에 상당한다. 또한, 실제로 변환에 사용되는 복소 신호점 집합은, 후술하는 컨스텔레이션 그룹 선택 블록(317)에 의해 선택(생성)된다.
예를 들어, NSL=4, G=2, NSL,1=1, NSL,2=3인 경우, 제1 비트 계열과 제2 비트 계열에 대해 적용되는 복소 신호점 집합의 관계는, 예를 들어 하기의 표 12에 나타내는 복소 신호점 집합 지정 테이블에 의해 정의된다. 이 복소 신호점 집합 지정 테이블은, 물리 레이어 컨피규레이션 제어 블록(311)에 의해 지정될 수 있다.
[표 12]
다른 예로서, NSL=4, G=2, NSL,1=2, NSL,2=2인 경우, 제1 비트 계열과 제2 비트 계열에 대해 적용되는 복소 신호점 집합의 관계는, 예를 들어 하기의 표 13에 나타내는 복소 신호점 집합 지정 테이블에 의해 정의된다. 이 복소 신호점 집합 지정 테이블은, 물리 레이어 컨피규레이션 제어 블록(311)에 의해 지정될 수 있다.
[표 13]
다른 예로서, NSL=4, G=2, NSL,1=2, NSL,2=1인 경우, 제1 비트 계열과 제2 비트 계열에 대해 적용되는 복소 신호점 집합의 관계는, 예를 들어 하기의 표 14에 나타내는 복소 신호점 집합 지정 테이블에 의해 정의된다. 여기서, OFF인 리소스 엘리먼트는, 제로(0+j0)만을 요소로 하는 복소 신호점 집합(예를 들어, g0, m=0에 상당)을 적용함으로써 실현되어도 된다. 이 복소 신호점 집합 지정 테이블은, 물리 레이어 컨피규레이션 제어 블록(311)에 의해 지정될 수 있다.
[표 14]
·컨스텔레이션 그룹 선택 블록(317)
컨스텔레이션 그룹 선택 블록(317)은, 공간 레이어 셀렉션 블록(313)에 의해 선택된 복수의 복소 신호점 집합을 생성, 혹은 선택하고, 컨스텔레이션 매핑 블록(314)에 출력한다.
컨스텔레이션 그룹 선택 블록(317)은, 복소 신호점 집합을 생성하는 경우, 베이스가 되는 복소 신호점 집합의 요소 각각에 공통의 연산 처리를 적용함으로써, 복수의 복소 신호점 집합을 생성할 수 있다. 적용되는 연산 처리로서는, 제1 예에서 설명한 진폭 변화, 위상 회전 및/또는 선형 시프트 등을 들 수 있다. 컨스텔레이션 그룹 선택 블록(317)에 의해 생성되는 복소 신호점 집합 g의 요소 sg, a는, 베이스가 되는 복소 신호점의 요소 sb, a를 사용하여, 다음 식으로 표기된다.
Z, θ 및 C의 값, 베이스가 되는 복소 신호점 집합의 요소로부터의 진폭, 위상 및 선형 시프트의 변환량이다. 이들 값은, 예를 들어 하기 표 15에 나타내는 변화량 지정 테이블로서 정의되며, 컨스텔레이션 그룹 선택 블록(317)에 이용되어도 된다. 변화량 지정 테이블은, 변조에 사용되는 복소 신호점 집합의 수 G의 값 및 베이스가 되는 복소 신호점 집합의 타입(예를 들어, FSK/ASK/PSK/QAM 및 m의 값 등에 의해 정의됨)마다 정의되어도 된다. 베이스가 되는 복소 신호점 집합으로서는, 예를 들어 표 7 내지 표 11에 나타낸 변조 방식의 복소 신호점 집합, 혹은 그 부분 집합이 사용되어도 된다.
[표 15]
여기서, 위상 변화량에 의한 특징화를 부여함으로써 G개(G>1)의 복소 신호점 집합을 생성하려고 하는 경우, 변화량 지정 테이블에 있어서의 임의의 상이한 2개의 θ의 값의 차는, π/G 라디안의 정수배인 것이 바람직하다. 예를 들어, G=2이면, θ의 값의 차는, π/2 라디안의 정수배인 것이 바람직하고, G=4이면, θ의 값의 차는 π/4 라디안의 정수배인 것이 바람직하다.
또한, 선형 시프트량에 의한 특징화를 부여함으로써 G개(G>1)의 복소 신호점 집합을 생성하려고 하는 경우, 또한 G가 짝수 값인 경우, 변화량 지정 테이블에 있어서, C에 관한 소정의 조건이 충족되는 것이 바람직하다. 구체적으로는, 변화량 지정 테이블에 있어서, 실수부의 양, 음의 부호만이 다른 관계성인 2개의 C, 허수부의 양, 음의 부호만이 다른 관계성(즉, 공액의 관계성)에 있는 2개의 C, 실수부 및 허수부의 양, 음의 부호가 다른 관계성(즉, -1배의 관계성)에 있는 2개의 C 중 적어도 어느 것이 있는 것이 바람직하다.
·컨스텔레이션 매핑 블록(314)
컨스텔레이션 매핑 블록(314)은, 제1 비트 계열에 기초하여 선택된 복수의 복소 신호점 집합의 공간 매핑 패턴에 기초하여, 제2 비트 계열을 복수의 복소 신호점 집합 각각으로부터 선택된 복소 신호점을 포함하는 복소 신호점 계열로 변환한다. 구체적으로는, 컨스텔레이션 매핑 블록(314)은, 컨스텔레이션 그룹 선택 블록(317)에 의해 생성 또는 선택된 복수의 복소 신호점 집합에 기초하여, 제2 비트 계열을 복소 신호점으로 변환하여, 복소 신호점 계열을 생성한다. 제2 비트 계열은, m 비트의 부분 계열마다, 즉, 리소스 엘리먼트의 위치마다 복소 신호점으로 변환된다. 그 때, 컨스텔레이션 매핑 블록(314)은, m 비트의 부분 계열마다, 컨스텔레이션 그룹 선택 블록(317)에 의해 생성 또는 선택된 복수의 복소 신호점 집합 중, 공간 레이어 셀렉션 블록(313)에 의해 지정된 복소 신호점 집합을 사용하여, 복소 신호점으로의 변환을 행한다.
·공간 레이어 처리 블록(315)
공간 레이어 처리 블록(315)은, 제1 예에 있어서의 공간 레이어 처리 블록(305)과 달리, 복수의 복소 신호점 집합을 특징화하기 위한 연산 처리를 행하지 않는다. 컨스텔레이션 매핑 블록(314)에 의한 변조에 있어서, 이미 특징화되어 있기 때문이다.
한편, 공간 레이어 처리 블록(315)에 의한 상기 처리가 실시된 후, 상술한 프리코딩 행렬을 사용한 변조, MIMO 채널 특성에 기인하는 프리코딩 처리, 빔 포밍 처리, 전파 전반 특성에 기인하는 송신측 채널 등화 처리, 및/또는 송신측 전력 할당 처리 등이 더 실시되어도 된다.
·공간 매핑 블록(316)
공간 매핑 블록(316)은, 공간 레이어 처리 블록(315)으로부터 출력된 복소 신호점 계열을, 공간 레이어에 매핑한다.
(2) 고찰
이상 설명한 신호 처리에 의해, NSL개 또는 NSL,max개의 공간 레이어에 매핑되는 복소 신호점 계열에 부여될 수 있는 비트 수 NB는, 다음 식으로 표기된다.
또한, 이 비트 수 NB는, 비트 셀렉션 블록(312)에 입력되는 비트 계열의 비트 수에 상당한다.
여기서, 복소 신호점 집합 g에 속하는 복소 신호점이 전달할 수 있는 복소 신호점당 비트 수 mg의 값은, 변조에 사용되는 복수의 복소 신호점 집합 사이에서 공통이어도 되고, 달라도 된다. mg의 값은, 상술한 NB, CM의 값에 영향을 미치게 된다.
예를 들어, 제어 정보의 시그널링 오버헤드를 고려하는 경우에는, mg의 값은, 변조에 사용되는 복수의 복소 신호점 집합 사이에서 공통인 것이 바람직하다. 한편, 전파 전반 환경 등도 고려한 후, 최종적으로 매핑되는 물리 리소스에 따라서 비트 수 mg(및 변조 레벨)를 제어해야 하는 상황에서는, mg의 값은, 변조에 사용되는 복수의 복소 신호점 집합 사이에서 상이한 것이 허용되는 것이 바람직하다. 후자는, 링크 어댑테이션에 의한 MCS(Modulation and Coding Set)의 설정·통지의 일부로서 실현되는 것도 가능하다.
(3) 처리의 흐름
상기 설명한 본 예에 관한 신호 처리의 흐름의 일례를, 도 26을 참조하여 설명한다.
도 26은, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제2 예의 흐름의 일례를 나타내는 흐름도이다. 스텝 S202 내지 S208에 관한 처리는, 도 24의 스텝 S102 내지 S108에 관한 처리와 마찬가지이다.
스텝 S210에서는, 송신 장치(100)는, 입력 정보 계열 중 제2 비트 계열에 포함되는 각 공간 레이어에 매핑되는 부분 비트 계열 각각에 대해 적용되는 복소 신호점 집합을, NSL, G, NSL,g 및 제1 비트 계열에 기초하여 선택한다. 이어서, 송신 장치(100)는, 입력 정보 계열 중 제2 비트 계열을, 스텝 S210에서 선택한 복소 신호점 집합의 변환 테이블에 따라서 복소 신호점으로 변환한다(스텝 S212). 다음으로, 송신 장치(100)는, 공간 레이어 처리를 적용한다(스텝 S214). 이어서, 송신 장치(100)는, 공간 레이어 처리 후의 복소 신호점 각각을, 공간 레이어에 매핑한다(스텝 S216). 다음으로, 송신 장치(100)는, 프리코딩 처리를 실시한다(스텝 S218).
그 후, 송신 장치(100)는, 소정의 변조 처리 및 RF 처리를 실시한다(스텝 S220). 그리고 송신 장치(100)는, RF 신호를 송신한다(스텝 S222). 그 후, 송신 장치(100)는, 다음 송신 기회를 대기한다(스텝 S224).
<3.2.2.3.3. 제3 예>
본 예는, 입력 정보 계열(제1 비트 계열 및 제2 비트 계열)의 후보와 복소 신호점 계열의 대응 관계를 미리 정의해 두고, 당해 대응 관계를 참조하여 입력 정보 계열을 복소 신호점 계열로 변환하는 예이다. 본 예에서는, 복소 신호점 집합의 특징화, 복소 신호점으로의 변환, 및 공간 레이어에 대한 매핑이 함께 실시된다.
(1) 구성예
도 27은, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제3 예를 설명하기 위한 블록도이다. 도 27에서는, 도 12에 나타낸 신호 처리 중, 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33)에 의한 신호 처리의 구체예가 상세하게 도시되어 있다. 도 27에 나타낸 신호 처리는, 물리 레이어 컨피규레이션 제어 블록(321) 및 복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)을 포함한다. 도 27을 참조하면, FEC 부호화, 레이트 매칭, 스크램블링 및/또는 인터리빙이 적용된 후의 비트 계열이 입력되고, 도 27에 나타낸 신호 처리가 적용된 후, 프리코딩 등이 적용된다.
·물리 레이어 컨피규레이션 제어 블록(321)
물리 레이어 컨피규레이션 제어 블록(321)은, 제1 예에서 설명한, 물리 레이어 컨피규레이션 제어 블록(301)과 마찬가지의 기능을 갖는다.
특히, 물리 레이어 컨피규레이션 제어 블록(321)은, NSL, NSL,max, G, NSL,g, m 및 mg 등의 파라미터에 대응하는, 입력 정보 계열의 후보와 복소 신호 계열의 후보의 대응 관계를 정의한 변환 테이블을, 복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)에 출력한다. 예를 들어, 물리 레이어 컨피규레이션 제어 블록(321)은, 미리 기억된 복수의 변환 테이블로부터, NSL, G, NSL,g, m 및 mg 등의 파라미터에 대응하는 변환 테이블을 선택하고, 출력한다. 변환 테이블은, 복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)에 입력되는 입력 정보 계열과 출력될 복소 신호점 계열의 관계를 정의한 테이블이다.
변환 테이블의 내용은, 제1 예 및 제2 예에서 설명해 온, 복소 신호점 집합의 특징화 등의 특징을 마찬가지로 갖고 있는 것이 바람직하다. 또한, 변환 테이블이, 다음으로 설명하는 세 특징을 갖고 있는 것이 바람직하다. 제1 특징은, 변환 테이블을 행마다 본 경우에, 변환 테이블에 있어서의 복소 신호 계열의 후보가 제로 요소를 포함하지 않고, 또한 제로 요소의 수가 제로가 아닌 요소의 수 이하인 것이다. 제2 특징은, 변환 테이블을 행마다(즉, 입력 정보 계열에 대한 출력마다) 본 경우에, 변환 테이블에 있어서의 복소 신호 계열의 후보가, 적어도 2종류 이상의 상이한 값, 혹은 적어도 2종류 이상의 상이한 제로가 아닌 값의 조합을 포함하는 것이다. 제3 특징은, 변환 테이블을 열마다(즉, 공간 레이어마다) 본 경우에, 각각의 복소 신호점의 발생 확률이 부등이거나, 또는 제로가 아닌 요소의 발생 확률이 부등인 것이다.
이하, 표 16 내지 표 18을 참조하면서, 변환 테이블의 일례를 설명한다.
먼저, 표 16에, 6비트의 입력 정보 계열을 4개의 공간 레이어에 매핑되는 4개의 복소 신호점 s1 내지 s4를 포함하는 복소 신호점 계열로 변환하기 위한 변환 테이블의 일례를 나타낸다. 표 16에 있어서는, 복소 신호점 집합 g1은 {+1, -1}을 요소로 하고, 복소 신호점 집합 g2는 {+j, -j}를 요소로 한다.
[표 16]
여기서, 표 16에 있어서의 「(Group Index)」의 열은, 복소 신호점 집합의 인덱스(g1 또는 g2)를 참고로 나타낸 것이며, 변환 테이블은 이러한 열을 포함하고 있지 않아도 된다. 또한, 표 16에 있어서의 복소 신호점의 값 열(「Complex Value s1」 등의 열)은, 실부(I축)와 허부(Q축)로 나누어 표기되어도 된다. 예를 들어, +1이 I=+1 및 Q=0으로서 표기되어도 되고, -j가 I=0 및 Q=-1로서 표기되어도 된다.
표 16을 참조하면, 입력 정보 계열의 최초의 2비트(「Input Bits」의 「1」 「2」의 열)는, 제1 비트이다. 그 때문에, 입력 정보 계열의 최초의 2비트는, 변조에 사용되는 복수의 복소 신호점 집합의 공간 레이어에 대한 매핑 패턴에 대응하고 있다. 상세하게는, 입력 정보 계열의 최초의 2비트가 「00」이면, 매핑 패턴은 g1, g2, g2, g2이다. 입력 정보 계열의 최초의 2비트가 「01」이면, 매핑 패턴은 g2, g1, g2, g2이다. 입력 정보 계열의 최초의 2비트가 「10」이면, 매핑 패턴은 g2, g2, g1, g2이다. 입력 정보 계열의 최초의 2비트가 「11」이면, 매핑 패턴은 g2, g2, g2, g1이다.
표 16을 참조하면, 입력 정보 계열의 나머지 4비트(「Input Bits」의 「3」 「4」 「5」 「6」의 열)는, 제2 비트이다. 상세하게는, 입력 정보 계열의 3비트째는, 복소 신호점 계열의 1번째의 복소 신호점으로 변환된다. 입력 정보 계열의 4비트째는, 복소 신호점 계열의 2번째의 복소 신호점으로 변환된다. 입력 정보 계열의 5비트째는, 복소 신호점 계열의 3번째의 복소 신호점으로 변환된다. 입력 정보 계열의 6비트째는, 복소 신호점 계열의 4번째의 복소 신호점으로 변환된다.
표 16에 나타낸 변환 테이블은, 어느 행에 있어서도 제로 요소가 포함되지 않으므로, 상기 제1 특징을 갖고 있다. 표 16에 나타낸 변환 테이블은, 어느 행에 있어서도 {+1, +j}, {+1, -j}, {-1, +j} 또는 {-1, -j}와 같은, 2종류의 상이한 값의 조합이 포함되므로, 상기 제2 특징을 갖고 있다. 표 16에 나타낸 변환 테이블은, 어느 열에 있어서도 {+1, -1}의 발생 확률이 {+j, -j}의 발생 확률보다 낮으므로, 상기 제3 특징을 갖고 있다.
이어서, 표 17에, 6비트의 입력 정보 계열을 4개의 공간 레이어에 매핑되는 4개의 복소 신호점 s1 내지 s4를 포함하는 복소 신호점 계열로 변환하기 위한 변환 테이블의 다른 일례를 나타낸다. 표 17에 있어서도, 복소 신호점 집합 g1은 {+1, -1}을 요소로 하고, 복소 신호점 집합 g2는 {+j, -j}를 요소로 한다.
[표 17]
다음으로, 표 18에, 5비트의 입력 정보 계열을 4개의 공간 레이어에 매핑되는 4개의 복소 신호점 s1 내지 s4를 포함하는 복소 신호점 계열로 변환하기 위한 변환 테이블의 일례를 나타낸다. 표 18에 있어서는, 복소 신호점 집합 g1은 {+1, -1}을 요소로 하고, 복소 신호점 집합 g2는 {+j, -j}를 요소로 하고, 복소 신호점 집합 g3은 {0}을 요소로 한다.
[표 18]
표 18에 나타낸 변환 테이블은, 어느 행에 있어서도 제로가 아닌 요소의 수가 2이고 제로 요소의 수가 2이므로, 상기 제1 특징을 갖고 있다. 표 18에 나타낸 변환 테이블은, 어느 행에 있어서도 {+1, +j}, {+1, -j}, {-1, +j}, 또는 {-1, -j}와 같은, 2종류의 상이한 값의 조합이 포함되므로, 상기 제2 특징을 갖고 있다. 표 18에 나타낸 변환 테이블은, 어느 열에 있어서도 각각의 값의 발생 확률이 부등이므로, 상기 제3 특징을 갖고 있다.
·복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)
복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)은, 물리 레이어 컨피규레이션 제어 블록(321)으로부터 취득한 변환 테이블에 기초하여, 입력 정보 계열을 복소 신호 계열로 변환한다.
그리고 복합 컨스텔레이션 매핑 & 공간 매핑 블록(328)은, 생성된 복소 신호점 계열을, 공간 레이어에 매핑한다.
(2) 처리의 흐름
상기 설명한 본 예에 관한 신호 처리의 흐름의 일례를, 도 28을 참조하여 설명한다.
도 28은, 본 실시 형태에 관한 송신 장치(100)에 의한 신호 처리의 제3 예의 흐름의 일례를 나타내는 흐름도이다. 스텝 S302 내지 S308에 관한 처리는, 도 24의 스텝 S102 내지 S108에 관한 처리와 마찬가지이다.
스텝 S310에서는, 송신 장치(100)는, NSL, m, G, 및 NSL,g에 대응하는 변환 테이블을 선택한다. 이어서, 송신 장치(100)는, 스텝 S310에서 선택한 변환 테이블을 사용하여, 입력 정보 계열을 복소 신호 계열로 변환한다(스텝 S312). 다음으로, 송신 장치(100)는, 복소 신호점 각각을, 공간 레이어에 매핑한다(스텝 S314). 이어서, 송신 장치(100)는, 프리코딩 처리를 실시한다(스텝 S316).
그 후, 송신 장치(100)는, 소정의 변조 처리 및 RF 처리를 실시한다(스텝 S318). 그리고 송신 장치(100)는, RF 신호를 송신한다(스텝 S320). 그 후, 송신 장치(100)는, 다음 송신 기회를 대기한다(스텝 S322).
또한, NSL, NSL,max, G, NSL,g, m 및 mg 등의 파라미터가 동일하다고 해도, 신호를 송신하는 물리 채널의 종류가 다르면 참조되는 변환 테이블이 달라도 된다. 예를 들어, 제어 채널계의 물리 채널과 데이터 채널(공유 채널)계의 물리 채널에서, 참조되는 변환 테이블이 달라도 된다. 제어 채널계의 물리 채널로서는, Physical Downlink Control Channel, Physical Uplink Control Channel, Physical Sidelink Control Channel, 패킷 내의 Preamble Field, 패킷 내의 SIGNAL Field, Physical Broadcast Channel, 및 Physical Random Access Channel 등을 들 수 있다. 데이터 채널계의 물리 채널로서는, Physical Downlink Data Channel, Physical Uplink Data Channel, Physical Sidelink Data Channel, Physical Downlink Shared Channel, Physical Uplink Shared Channel, Physical Sidelink Channel, 및 패킷 내의 Payload Field 등을 들 수 있다.
또한, 제어 채널계는, 필요한 데이터 레이트는 그다지 높지 않지만, 송수신 품질의 신뢰성이 높은 것이 바람직하다. 따라서, 제어 채널계는, 데이터 채널계에 비해 G 및 m의 값이 상대적으로 작은 것이 바람직하다. 또한, 제어 채널계에서는, 다음 식과 같이 하여, 제로 요소의 비율을 데이터 채널계보다 크게 해도 된다.
혹은, 제어 채널계에서는, 다음 식과 같이 하여, 제로 요소의 비율을 데이터 채널계보다 크게 해도 된다.
<3.2.2.4. 각종 파형과의 조합>
(1) 개요
제안 기술은, 멀티캐리어 변조 또는 싱글캐리어 변조 등의, 임의의 파형과 조합하는 것이 가능하다. 그 경우, 도 1에 있어서의 파형 변조 블록(15)에 있어서 실행되는 처리의 내용이, 파형의 차이에 따라 달라진다. 또한, 멀티캐리어 변조로서는, OFDM(Orthogonal Frequency Division Multiplexing), GFDM(Generalized Frequency Division Multiplexing), F-OFDM(Filtered OFDM), UF-OFDM(Universal Filtered OFDM), 및 FBMC(Filter Bank Multi-Carrier) 등을 들 수 있다. 싱글캐리어 변조로서는, SC-FDE(Single-Carrier Modulation with Frequency Domain Equalization), SC-FDMA(Single-Carrier Frequency Division Multiple Access), 및 DFT-S-OFDM(Discrete Fourier Transform Spread OFDM) 등을 들 수 있다.
NSL 또는 NSL,max의 값은, 파형의 물리 파라미터에 따라서 적절하게 설정되는 것이 바람직하다. NSL 또는 NSL,max의 설정은, 예를 들어 공간 매핑 블록(도 7에 있어서의 공간 매핑 블록(31), 및 도 12에 있어서의 조인트 컨스텔레이션 매핑 & 공간 매핑 블록(33) 등)에 의해 행해질 수 있다.
NSL 또는 NSL,max의 값의 적절한 설정의 제1 예로서는, NSL 또는 NSL,max의 값이, 리소스 블록 등의, 주파수 방향의 단위 리소스 할당 시에, 송신에 사용 가능한 서브캐리어 수(리소스 엘리먼트수에 상당)를 나누어 떨어지는 것을 들 수 있다. NSL 또는 NSL,max의 값의 적절한 설정의 제2 예로서는, NSL 또는 NSL,max의 값이, 서브프레임 또는 슬롯 등의, 시간 방향의 단위 리소스 할당 시에, 송신에 사용 가능한 심볼수(리소스 엘리먼트수에 상당)를 나누어 떨어지는 것을 들 수 있다. NSL 또는 NSL,max의 값의 적절한 설정의 제3 예로서는, NSL 또는 NSL,max의 값이, 대상이 되는 통신 장치(예를 들어, 유저 단말기)에 할당되고, 정보 비트 계열의 송신 또는 수신에 실제로 이용할 수 있는 주파수 및 시간을 포함한 리소스 엘리먼트의 수를 나누어 떨어지는 것을 들 수 있다.
여기서, 송신에 사용 가능한 리소스 엘리먼트수에는, 참조 신호와 같은, 정보(상위 레이어의 데이터, 제어 정보, 및 시스템 정보 등)를 전달하는 것을 주 목적으로 하고 있지 않은 신호, 및 다른 유저 단말기가 송신 또는 수신에 이용하는 리소스 엘리먼트의 수는 포함하지 않는 것으로 한다.
(2) 예외 처리
송신 대상인 입력 정보 계열의 비트 수는, NSL개 또는 NSL,max개의 공간 레이어에 매핑되는 하나의 복소 신호점 계열에 의해 전달할 수 있는 비트 수 NB로 나누어 떨어지는 것이 바람직하다. 예를 들어, 트랜스포트 블록 사이즈 NB, TBS는, NB의 정수배인 것이 바람직하다.
물론, NB, TBS는, NB의 정수배가 아닌 것도 허용된다. 그 경우, 예외 처리가 실시되는 것이 바람직하다. 예를 들어, 송신 장치(100)는, 더미 비트를 삽입하여 비트 계열 길이를 조정해도 된다(즉, 비트 패딩). 또한, 송신 장치(100)는, 실효적인 부호화율을 조정하여, FEC 부호화 및 레이트 매칭 후의 비트 계열 길이를 조정해도 된다. 전자에 대해서는, 제1 예외 처리로서 후술하고, 후자에 대해서는, 제2 예외 처리로서 후술한다.
더미의 비트를 삽입하는 경우의 더미 비트 수 NB, DUMMY는, 다음 식과 같이 계산될 수 있다.
실효적인 부호화율을 조정하는 경우, 부호화율 R은, 다음 식과 같이 계산된다.
또한, 실효적인 부호화율의 조정은, 후술하는 서큘러 버퍼를 사용한 레이트 매칭에 의해 실현될 수 있다.
(2.1) 제1 예외 처리
제1 예외 처리는, 입력 정보 계열에 더미 비트를 삽입하는 처리이다.
도 29는, 본 실시 형태에 관한 제1 예외 처리를 위한 신호 처리의 일례를 설명하기 위한 블록도이다. 도 29에 나타내는 신호 처리는, 도 1을 참조하여 상기 설명한 신호 처리 외에도, 더미 비트 삽입 블록(22)을 포함한다. 더미 비트 삽입 블록(22)은, 입력 정보 계열에 더미 비트를 삽입한다.
본 예외 처리에서는, 어느 리소스 엘리먼트에 매핑된 복소 신호점이 더미인지는, 일대일로 정하지 않아도 된다. 송신에 사용 가능한 공간 레이어 전체에서 전달할 수 있는 상위 레이어의 정보(입력 정보 계열)의 비트 수 NB, TOT는, 다음 식에 의해 표기된다.
여기서, NRE, SL은, 공간 레이어당 실제로 송신 또는 수신에 이용 가능한 리소스 엘리먼트수이다. NB는, NSL개 또는 NSL,max개의 공간 레이어를 포함하는 하나의 복소 신호점 계열 출력에 부여될 수 있는 비트 수이다. R은, 오류 정정 부호의 부호화율(레이트 매칭에 의한 부호화율을 포함해도 됨)이며, 0<R≤1이다.
실제로 상위 레이어의 정보 비트를 송신하는 단위(예를 들어, 패킷 사이즈(Packet Data Unit Size) 또는 트랜스포트 블록 사이즈(Transport Block Size)) NB, TBS는, 이 NB, TOT의 값 이하인 것이 바람직하다. 즉, 0<NB, TBS≤NB, TOT인 것이 바람직하다. 특히, NB, TBS=NB, TOT인 것이 바람직하다. 이 경우, 더미 비트는 불필요하다.
한편, NB, TBS<NB, TOT인 경우, NB, TBS에 더미 비트 수 NB, DUMMY를 더한 비트 수에 대해 송신 처리가 행해진다. 삽입해야 하는 더미 비트 수 NB, DUMMY는, 다음 식에 의해 표기된다.
또한, NB, TBS에는, 실제의 상위 레이어의 정보 비트 수 외에도, CRC(Cyclic Redundancy Check) 비트 수가 포함되어 있어도 된다. 또한, 더미 비트는, FEC 부호화 처리보다 이전에 삽입되는 것이 바람직하다.
이하, 도 30을 참조하여, 제1 예외 처리의 흐름의 일례를 설명한다.
도 30은, 본 실시 형태에 관한 송신 장치(100)에 있어서 실행되는 제1 예외 처리의 흐름의 일례를 나타내는 흐름도이다. 도 30에 나타내는 바와 같이, 먼저, 송신 장치(100)는, 트랜스포트 블록 및 CRC 비트를 준비한다(스텝 S502). 이어서, 송신 장치(100)는, NB, TBS는 NB, TOT와 동등한지 여부를 판정한다(스텝 S504). 동등하다고 판정된 경우(S504/"예"), 처리는 스텝 S514로 진행한다. 동등하지 않다고 판정된 경우(S504/"아니오"), 처리는 스텝 S506으로 진행한다.
스텝 S506에서는, 송신 장치(100)는, 더미의 복소 신호점의 변조 레벨, 혹은 더미의 복소 신호점을 위한 복소 신호점 집합을 선택한다(스텝 S506). 이어서, 송신 장치(100)는, 더미의 비트 수를 계산한다(스텝 S508). 다음으로, 송신 장치(100)는, 계산한 비트 수의 더미 비트를 생성한다(스텝 S510). 이어서, 송신 장치(100)는, 트랜스포트 블록 및 CRC 비트의 계열에 더미 비트를 삽입한다(스텝 S512). 그 후, 처리는 스텝 S514로 진행한다.
스텝 S514에서는, 송신 장치(100)는, FEC 부호화로부터 컨스텔레이션 매핑까지의 처리를 실시한다. 이어서, 송신 장치(100)는, 더미용 처리를 실시한다(스텝 S516). 그 후, 송신 장치(100)는, 나머지 송신 처리를 계속한다(스텝 S518).
(2.2) 제2 예외 처리
제2 예외 처리는, 레이트 매칭에 의해 조정하는 처리이다.
송신 장치(100)는, 레이트 매칭에 있어서, 비트 수를 조정한다. 바꾸어 말하면, 송신 장치(100)는, FEC 부호화 및 레이트 매칭을 포함한 부호화율 R을 조정한다.
실제로 상위 레이어의 정보 비트를 송신하는 단위(예를 들어, 패킷 사이즈(Packet Data Unit Size) 또는 트랜스포트 블록 사이즈(Transport Block Size)) NB, TBS에 대한 부호화 비트 수를, NB, ENC로 한다. NB, ENC는, 다음 식과 같이 표기된다.
FEC 부호화 및 레이트 매칭을 포함한 부호화율 R은, 다음 식과 같이 표기된다.
여기서, 부호화율 R에 대해서는, FEC의 원 부호의 부호화율 RFEC와, 레이트 매칭에 있어서의 조정 RRM으로 나누어 생각하는 것도 가능하다. 즉, R=RFECRRM이 된다. FEC의 원 부호의 부호화율 RFEC에 대해서는, 0<RFEC≤1이 되는 것이 일반적이다. 한편, 제2 예외 처리에 관한 레이트 매칭에 있어서는, R<RFEC인 경우에는 펑쳐링(Puncturing) 처리(이 경우, RRM<1이 됨), R>RFEC인 경우에는 비트 반복(Repetition) 처리(이 경우, RRM>1이 됨)가 각각 실시된다.
이러한 부호화율 R의 조정은, 서큘러 버퍼(Circular Buffer)를 사용하여 실현될 수 있다. 또한, R=RFEC인 경우에는, 레이트 매칭에서는 특별한 처리는 실시되지 않아도 된다(즉, RRM=1이어도 됨).
이하, 도 31을 참조하여, 제2 예외 처리의 흐름의 일례를 설명한다.
도 31은, 본 실시 형태에 관한 송신 장치(100)에 있어서 실행되는 제2 예외 처리의 흐름의 일례를 나타내는 흐름도이다. 도 31에 나타내는 바와 같이, 먼저, 송신 장치(100)는, 트랜스포트 블록 및 CRC 비트를 준비한다(스텝 S702). 다음으로, 송신 장치(100)는, FEC 부호화를 실시한다(스텝 S704). 이어서, 송신 장치(100)는, R은 RFEC와 동등한지 여부를 판정한다(스텝 S706). 동등하다고 판정된 경우(S706/"예"), 처리는 스텝 S714로 진행한다. 동등하지 않다고 판정된 경우(S706/"아니오"), 처리는 스텝 S708로 진행한다.
스텝 S708에서는, 송신 장치(100)는, 더미의 복소 신호점의 변조 레벨, 혹은 더미의 복소 신호점을 위한 복소 신호점 집합을 선택한다. 이어서, 송신 장치(100)는, FEC 부호화 및 레이트 매칭을 포함한 실효적인 부호화율을 계산한다(스텝 S710). 다음으로, 송신 장치(100)는, 레이트 매칭의 서큘러 버퍼에 있어서 실시할 처리를 선택한다(스텝 S712). 그 후, 처리는 스텝 S714로 진행한다.
스텝 S714에서는, 송신 장치(100)는, 레이트 매칭으로부터 컨스텔레이션 매핑까지의 처리를 실시한다. 이어서, 송신 장치(100)는, 더미용 처리를 실시한다(스텝 S716). 그 후, 송신 장치(100)는, 나머지 송신 처리를 계속한다(스텝 S718).
<3.3. 수신 처리>
수신 장치(200)는, 수신한 복소 신호점 계열을 공간 영역에서 복조함으로써, 제1 비트 계열을 취득한다. 구체적으로는, 송신 장치(100)에 의해 프리코딩 행렬을 사용한 변조가 행해진 경우, 수신 장치(200)는, 복소 신호점 계열에 적용된 프리코딩 행렬을 식별함으로써, 제1 비트 계열을 취득한다. 또한, 송신 장치(100)에 의해 제1 공간 변조 방식 또는 제2 공간 변조 방식에 의한 변조가 행해진 경우, 수신 장치(200)는, 공간 레이어에 대한 매핑 패턴을 식별함으로써, 제1 비트 계열을 취득한다. 한편, 수신 장치(200)는, 수신한 복소 신호점 계열에 포함되는 복소 신호점 각각을 복조함으로써, 제2 비트 계열을 취득한다. 이와 같이 하여, 수신 장치(200)는, 제1 비트 계열 및 제2 비트 계열을 취득한다.
이하, 도 32 및 도 33을 참조하면서, 수신 장치(200)에 의한 구체적인 신호 처리의 일례를 설명한다.
(1) 제1 예
도 32는, 본 개시의 일 실시 형태에 관한 수신 장치(200)에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다. 도 32에 나타내는 바와 같이, 본 실시 형태에 관한 수신 장치에 의한 신호 처리는, 아날로그/RF 처리 블록(41), 파형 복조 블록(42), 리소스 엘리먼트 디매핑 블록(43), 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44), 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45), 디인터리빙 & 디스크램블링 블록(46), 레이트 디매칭 & FEC 복호화 블록(47), 및 반복적인 디매핑을 위한 소프트 비트 정보 생성 블록(48)을 포함한다. 도 32를 참조하면, 안테나로부터의 RF 신호가 처리되어, 상위 레이어의 정보 계열(예를 들어, 비트 계열)이 출력된다.
·아날로그/RF 처리 블록(41)
아날로그/RF 처리 블록(41)은, RF 신호에 대해 아날로그 처리, 주파수 변환 처리, 아날로그-디지털 변환 처리 등을 실시하여, 아날로그 신호를 디지털 신호로 변환한다.
·파형 복조 블록(42)
파형 복조 블록(42)은, 이용되고 있는 파형에 따른 복조 처리를 실시한다. 예를 들어, 파형 복조 블록(42)은, 입력 신호에 대해 이산 푸리에 변환(DFT) 또는 고속 푸리에 변환(FFT) 등을 적용한다.
·리소스 엘리먼트 디매핑 블록(43)
리소스 엘리먼트 디매핑 블록(43)은, 물리 채널 구성, 참조 신호 구성, 유저마다의 리소스 엘리먼트의 할당 등에 따라서, 복조/복호의 대상이 되는 신호의 리소스 엘리먼트를 취출하는 처리를 실시한다.
·프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)
프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)은, 송신 장치(100)측에서 프리코딩 행렬을 사용한 변조가 행해진 경우에, 대응하는 복조 처리를 실시하여 제1 비트 계열을 취득한다. 예를 들어, 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)은, 참조 신호에 상당하는 부분의 신호점을 추출하여, 그들로부터 참조 신호에 승산되어 있는 프리코딩 행렬을 추정한다. 그리고 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)은, 추정한 프리코딩 행렬에 대응하는 정보 비트 계열을 취득한다. 이 정보 비트 계열은, 후속의 디인터리빙 & 디스크램블링 블록(46)에 출력된다.
또한, 이 정보 비트 계열의 출력은, 프리코딩 행렬의 선택과 일대일로 대응하는 경판정값(Hard Decision), 또는 연판정값(Soft Decision, Soft Information, LLR(Log Likelihood Ratio, 로그 우도비) 정보) 중 어느 것이 된다. 경판정값은, {0, 1} 혹은 {-1, 1}의 2값의 이산값을 취하는 계열이다. 연판정값은, 연속적인 값의 계열이다. 후속의 오류 정정 복호 처리를 고려하면, 연판정값이 출력되는 것이 바람직하다.
또한, 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)에 의해 추정된 프리코딩 행렬은, 후속되는 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)에 있어서도 이용된다. 따라서, 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44)에 의해 추정된 프리코딩 행렬은, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)에 출력된다.
·공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)
공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 송신 장치(100)측에서 제1 공간 변조 방식 또는 제2 공간 변조 방식에 의한 변조가 행해진 경우에, 대응하는 복조 처리를 실시하여 제1 비트 계열을 취득한다. 예를 들어, 송신 장치(100)에 의해 제1 공간 변조 방식에 의한 변조가 행해진 경우, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 공간 레이어에 대한 제로가 아닌 복소 신호점의 매핑 패턴을 식별함으로써, 제1 비트 계열을 취득한다. 또한, 송신 장치(100)에 의해 제2 공간 변조 방식에 의한 변조가 행해진 경우, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 공간 레이어에 대한 복소 신호점 집합의 매핑 패턴을 식별함으로써, 제1 비트 계열을 취득한다.
또한, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 컨스텔레이션 디매핑을 행함으로써, 제2 비트 계열을 취득한다. 상세하게는, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 복소 신호점 계열에 포함되는 복소 신호점 각각이, 식별된 매핑 패턴이 나타내는 복소 신호점 집합의 어느 요소에 상당하는지를 검출함으로써, 복소 신호점을 비트 계열로 변환한다.
이와 같이, 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)에서는, 공간 레이어 디매핑 및 컨스텔레이션 디매핑을 포함하는 복조 처리가 행해진다. 공간 레이어 디매핑 및 컨스텔레이션 디매핑의 알고리즘으로서는, ZF(Zero Forcing) 및 MMSE(Minimum Mean Square Error) 등의 선형 필터링, 또는 ML(Maximum Likelihood, 최우(最尤)) 검출 및 ML 추정 등의 비선형 알고리즘이 이용될 수 있다.
·디인터리빙 & 디스크램블링 블록(46)
디인터리빙 & 디스크램블링 블록(46)은, 송신측에서 실시된 인터리빙 처리 및/또는 스크램블링 처리에 대응한, 디인터리빙 처리 및/또는 디스크램블링 처리를 실시한다.
·레이트 디매칭 & FEC 복호화 블록(47)
레이트 디매칭 & FEC 복호화 블록(47)은, 송신 장치(100)측의 처리에 대응한, 레이트 디매칭 및 FEC 복호화를 실시하여, 상위 레이어의 정보 계열을 복호한다.
·반복적인 디매핑을 위한 소프트 비트 정보 생성 블록(48)
반복적인 디매핑을 위한 소프트 비트 정보 생성 블록(48)은, 일단 복호한 상위 레이어의 정보 계열로부터, 송신 신호 레플리카(예를 들어, Soft Replica, 또는 Soft Interference Replica 등)를 재생성한다. 그리고 반복적인 디매핑을 위한 소프트 비트 정보 생성 블록(48)은, 재생성된 송신 신호 레플리카를, 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44), 및 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)으로 피드백한다. 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44), 및 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45)은, 피드백된 정보에 기초하여, 반복 복호(Iterative/Turbo De-Mapping, Iterative/Turbo Equalization, Iterative/Turbo Decoding, 또는 Iterative/Turbo Cancellation 등)를 실시한다. 이러한 반복 처리에 의해, 수신 성능을 향상시키는 것이 기대된다.
(2) 제2 예
도 33은, 본 개시의 일 실시 형태에 관한 수신 장치(200)에 의한 신호 처리의 일례를 개략적으로 나타내는 블록도이다. 도 33에 나타낸 신호 처리는, 도 32에 나타낸 처리 블록 중, 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44) 및 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45) 대신에, 조인트 프리코딩 행렬 디텍션 & 공간 레이어 디매핑 처리 블록(51) 및 소프트 비트 정보 생성 블록(52)을 포함한다. 도 33을 참조하면, 안테나로부터의 RF 신호가 처리되어, 상위 레이어의 정보 계열(예를 들어, 비트 계열)이 출력된다.
도 32에 나타낸 신호 처리에서는, 프리코딩 행렬을 사용한 변조 및 공간 변조에 관하여, 개별로 복조(선택, 판정 및 추정 등)가 실시된다. 이에 비해, 도 33에 나타낸 신호 처리에서는, 프리코딩 행렬을 사용한 변조 및 공간 변조에 관한 복조가 함께(예를 들어, 동시에) 실시된다. 상세하게는, 조인트 프리코딩 행렬 디텍션 & 공간 레이어 디매핑 처리 블록(51)은, 상술한 공간 레이어 디매핑 & 소프트 비트 정보 생성 블록(45) 및 프리코딩 행렬 디텍션 & 소프트 비트 정보 생성 블록(44) 중, 소프트 비트 정보의 생성 기능 이외의 기능을 포함한다. 한편, 소프트 비트 정보 생성 블록(52)은, 소프트 비트 정보를 생성한다.
프리코딩 행렬을 사용한 변조 및 공간 변조에 관한 복조가 함께 실시됨으로써, 예를 들어 프리코딩 행렬의 복호의 오류가 공간 레이어의 복호 오류로 전반되는 것과 같은 사태를 회피 또는 경감하는 것이 가능해진다. 도 33에 나타낸 예의 경우, 프리코딩 행렬과 공간 레이어의 동시 복조에는, ML 검출 및 ML 추정 등의 비선형 알고리즘을 이용하는 것이 바람직하다.
(3) 파라미터의 공유
송신 장치(100)에 의한 송신 처리에 있어서 사용되는 파라미터는, 송신 장치(100)와 수신 장치(200) 사이에서 공유되는 것이 바람직하다.
공유되어야 하는 파라미터로서는, NSL, NSL,max, G, NSL,g, m, mg를 들 수 있다. 그 밖에도, 변조에 사용되는 복소 신호점 집합을 나타내는 정보가 공유되어도 된다.
파라미터는, 송신 장치(100)와 수신 장치(200) 사이에서 행해지는 통신에 의해 통지되어도 된다. 예를 들어, 파라미터는, 시스템 정보(System Information), RRC 시그널링(RRC Signaling), 또는 제어 정보(Control Information)로서 통지된다.
·상향 링크 통신 또는 하향 링크 통신을 위한 파라미터의 공유
이하, 도 34를 참조하여, 상향 링크 통신 또는 하향 링크 통신에 있어서의 파라미터의 공유 처리에 대해 설명한다. 도 34는, 본 실시 형태에 관한 시스템(1)에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다. 본시퀀스에는, 도 4에 나타낸 기지국(2) 및 단말 장치(3A)가 관여한다.
도 34에 나타내는 바와 같이, 먼저, 단말 장치(3A)는, 캐퍼빌리티 정보를 기지국(2)에 통지한다(스텝 S902). 이러한 캐퍼빌리티 정보는, 제안 기술에 의한 송신 처리 및/또는 수신 처리에 대응하고 있는지 여부를 나타내는 정보를 포함한다.
이어서, 기지국(2)은, 준정적(Semi-static) 및/또는 셀 특유의 제어 정보를 단말 장치(3A)에 통지한다(스텝 S904). 다음으로, 기지국(2)은, 동적(Dynamic) 및/또는 단말기 특유(UE-specific and/or UE-group-specific)의 제어 정보를 단말 장치(3A)에 통지한다(스텝 S906). 상술한 파라미터는, 이들 제어 정보 중 적어도 어느 것을 포함된다.
여기서, 제안 기술이 물리 제어 채널(PDCCH(Physical Downlink Control Channel) 및 PUCCH(Physical Uplink Control Channel) 등)로 실시되는 경우, 파라미터는, 준정적 및/또는 셀 특유의 제어 정보에 포함되는 것이 바람직하다. 예를 들어, 파라미터는, 시스템 정보, RRC 시그널링으로서, 물리 통지 채널(PBCH(Physical Broadcast Channel)) 또는 하향 링크 공통 채널(PDSCH(Physical Downlink Shared Channel))을 사용하여 통지되는 것이 바람직하다.
한편, 제안 기술이 물리 공통 채널(PDSCH 및 PUSCH(Physical Uplink Shared Channel) 등)로 실시되는 경우, 파라미터는, 동적 및/또는 단말기 특유의 제어 정보에 포함되는 것이 바람직하다. 예를 들어, 파라미터는, 하향 링크 제어 정보(DCI(Downlink Control Information))로서, 물리 제어 채널(PDCCH)을 사용하여 통지되는 것이 바람직하다.
동적 및/또는 단말기 특유의 제어 정보는, 단말 장치(3A)가 이용해야 하는 무선 리소스(주파수(리소스 블록, 컴포넌트 캐리어 등), 시간(서브프레임, 슬롯, 미니 슬롯 등), 공간(MIMO 레이어(Spatial Layers, Spatial Streams)수) 등)를 나타내는 정보를 더 포함하고 있어도 된다.
시퀀스의 설명으로 돌아간다. 스텝 S906 후, 기지국(2) 및 단말 장치(3A)는, 상향 링크 통신 및/또는 하향 링크 통신을 행한다(스텝 S908). 예를 들어, 상향 링크 통신에 있어서는, 단말 장치(3A)는, 스텝 S904 또는 S906에서 통지된 파라미터를 사용하여 제안 기술에 의한 송신 처리를 행한다. 그리고 기지국(2)은, 제안 기술에 의한 수신 처리를 행한다. 한편, 하향 링크 통신에 있어서는, 기지국(2)은, 제안 기술에 의한 송신 처리를 행한다. 그리고 단말 장치(3A)는, 스텝 S904 또는 S906에서 통지된 파라미터를 사용하여 제안 기술에 의한 수신 처리를 행한다. 또한, 기지국(2) 또는 단말 장치(3A)가, 제안 기술에 의한 송신 처리 또는 수신 처리에 대응하고 있지 않은 경우, 스텝 S908에 있어서의 통신은, 종래의 전형적인 통신 방식(예를 들어, OFDMA 방식 또는 DFT-Spread-OFDMA 방식 등)을 이용하여 행해진다.
그 후, 스텝 S908에 있어서의 상향 링크 통신 및/또는 하향 링크 통신에 대한 ACK/NACK가 회신된다(스텝 S910).
·사이드링크 통신을 위한 파라미터의 공유
계속해서, 도 35를 참조하여, 사이드링크 통신에 있어서의 파라미터의 공유 처리에 대해 설명한다. 도 35는, 본 실시 형태에 관한 시스템(1)에 있어서 실행되는 정보 공유 처리의 흐름의 일례를 나타내는 시퀀스도이다. 본 시퀀스에는, 도 4에 나타낸 기지국(2), 단말 장치(3B 및 3C)가 관여한다.
도 35에 나타내는 바와 같이, 먼저, 단말 장치(3B 및 3C)는, 캐퍼빌리티 정보를 기지국(2)에 통지한다(스텝 S1002). 이러한 캐퍼빌리티 정보는, 제안 기술에 의한 송신 처리 및/또는 수신 처리에 대응하고 있는지 여부를 나타내는 정보를 포함한다.
이어서, 기지국(2)은, 준정적(Semi-static) 및/또는 셀 특유의 제어 정보를 단말 장치(3B 및 3C)에 통지한다(스텝 S1004). 준정적 및/또는 셀 특유의 제어 정보는, 사이드링크 통신을 위해 이용해도 되는 무선 리소스(예를 들어, 시간 및 주파수로 지정된 무선 리소스 풀(Radio Resource Pool))를 나타내는 정보를 포함한다. 또한, 준정적 및/또는 셀 특유의 제어 정보는, 당해 무선 리소스 내에서 제안 기술에 의한 송수신 처리를 행하는 경우에 사용해야 하는 파라미터를 포함하고 있어도 된다.
다음으로, 단말 장치(3B 및 3C)는, 서로 또는 한쪽으로부터 다른 쪽으로, 캐퍼빌리티 정보를 통지한다(스텝 S1006). 이러한 캐퍼빌리티 정보는, 기지국(2)으로부터 지정된 무선 리소스에 있어서의, 제안 기술에 의한 송신 처리 및/또는 수신 처리에 대응하고 있는지 여부를 나타내는 정보를 포함한다.
이어서, 단말 장치(3B 및 3C)는, 서로 또는 한쪽으로부터 다른 쪽으로, 동적(Dynamic) 및/또는 단말기 특유(UE-specific and/or UE-group-specific)의 제어 정보를 통지한다(스텝 S1008). 이러한 제어 정보는, 단말 장치(3B 및 3C)가 제안 기술에 의한 송신 처리 및 수신 처리를 행할 때에 사용되는 파라미터를 포함하고 있어도 된다. 예를 들어, 파라미터는, 사이드링크 제어 채널(Physical Sidelink Control Channel(PSCCH) 등)을 사용하여, 사이드링크 제어 정보(Sidelink Control Information(SCI))로서 통지될 수 있다.
그리고 단말 장치(3B 및 3C)는, 사이드링크 링크 통신을 행한다(스텝 S1010). 예를 들어, 사이드링크 제어 채널(Physical Sidelink Control Channel(PSCCH) 등)에서는, 단말 장치(3B 및 3C)는, 스텝 S1004에서 통지된 파라미터를 사용하여 제안 기술에 의한 송신 처리 및 수신 처리를 행한다. 또한, 예를 들어 사이드링크 공통 채널(Physical Sidelink Shared Channel(PSSCH) 등)에서는, 단말 장치(3B 및 3C)는, 스텝 S1008에서 공유된 파라미터를 사용하여 제안 기술에 의한 송신 처리 및 수신 처리를 행한다. 또한, 단말 장치(3B 또는 3C)가, 제안 기술에 의한 송신 처리 또는 수신 처리에 대응하고 있지 않은 경우, 스텝 S1010에 있어서의 통신은, 종래의 전형적인 통신 방식을 이용하여 행해진다.
그 후, 스텝 S1010에 있어서의 사이드링크 통신에 대한 ACK/NACK가 회신된다(스텝 S1012).
·파라미터의 고정적인 공유
송신 장치(100) 및 수신 장치(200)는, 파라미터를 고정적으로 설정하고, 공유해도 된다. 예를 들어, 소정의 파라미터가, 송신 장치(100) 및 수신 장치(200)에 미리 기억되어 있어도 된다.
예를 들어, 기지국(2)으로부터 단말 장치(3)로의 최초의 시스템 정보의 송신에 이용되는 통지 채널(PBCH)에 있어서, 제안 기술에 의한 송신 처리 및 수신 처리가 실시되는 경우, 당해 소정의 파라미터가 이용된다. 당해 통지 채널의 송수신보다 이전에 파라미터를 송수신하는 것이 곤란하기 때문이다.
<3.4. 변형예>
<3.4.1. 제1 변형예>
상기한 「3.2.2.3.1. 제1 예」에 있어서, 공간 레이어 처리 블록(305)은, 연산 처리로서, 수식(34)에 나타낸 선형 변환을 행하는 것으로서 설명하였지만, 본 기술은 이러한 예에 한정되지 않는다. 공간 레이어 처리 블록(305)은, 연산 처리로서, 비선형 변환을 행해도 된다. 비선형 변환의 예로서는, 차동 변환(Differential Conversion) 및 재귀 변환(Recursive Conversion) 등을 들 수 있다. 이하, 차동 변환에 기초하는 연산 처리(차동 연산 처리라고도 칭함) 및 재귀 변환에 기초하는 연산 처리(재귀 연산 처리)에 대해, 상세하게 설명한다.
·차동 연산 처리
차동 연산 처리에서는, 어느 공간 레이어 n에 대한 연산이, 다른 공간 레이어 n'에 대한 연산 또는 다른 공간 레이어 n'의 복소 신호점의 값에 의해 결정된다. 차동 연산 처리는, 다음 식으로 표기될 수 있다.
여기서, fD는, 차동 연산 처리의 함수이다. sn은, 공간 레이어 n의 연산 후의 복소 신호점이다. s'n은, 공간 레이어 n의 연산 전의 복소 신호점이다. sn'은, 다른 공간 레이어 n'의 연산 후의 복소 신호점이다. s'n'은, 다른 공간 레이어 n'의 연산 전의 복소 신호점이다. 함수 fD는, s'n, sn', s'n', n, n' 중 적어도 어느 것을 인수로 하면 된다.
차동 연산 처리는, 또 다른 구체예로서, 다음 식으로 표기될 수 있다.
상기 수식(52)는, 처리 자체는 선형 연산과 유사하지만, 진폭, 위상 및 선형 시프트의 양이, 다른 공간 레이어 n'의 진폭, 위상 및 선형 시프트의 양에 의존하는 형태로 결정되는 것을 의미하고 있다.
다른 공간 레이어 n'은, 공간 레이어 n으로부터 소정의 간격 NNL만큼 이격되어 있는 것이 바람직하다. 즉, n'=n+NNL 또는 n'=n-NNL인 것이 바람직하다. 특히, NNL=1인 것이 바람직하다.
차동 연산 처리의 경우, 연산에 사용되는 파라미터의 초기값이 설정된다. 예를 들어, 공간 레이어 n=0에 대해 초기값이 설정되는 경우, 다음 식과 같이 연산된다.
·재귀 연산 처리
재귀 연산 처리에서는, 어느 공간 레이어 n에 대한 연산이, 복수 회(예를 들어, NR, n회)의 반복 처리에 의해 실현된다. 즉, 재귀 연산 처리는, 다음 식으로 표기될 수 있다.
재귀 연산 처리는, 또 다른 구체예로서, 다음 식으로 표기될 수 있다.
여기서, 재귀 연산 처리의 반복 횟수 NR, n은, 공간 레이어에 구애되지 않고 고정값(즉, NR, n=NR)이어도 되고, 공간 레이어 n에 따라 다른 값이어도 된다.
·기타
비선형의 연산 처리의 다른 예로서, 모듈로 연산(나눗셈의 나머지를 구하는 연산)이 사용되어도 된다.
<3.4.2. 제2 변형예>
도 9 내지 도 11, 도 13, 및 도 14에 나타낸, 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 예에서는, 공간 매핑 패턴에 있어서의 제로(0+0j)가 매핑되는 공간 레이어의 수는, 제1 비트 계열의 모든 후보에 관하여 일정하였다. 예를 들어, 도 9 내지 도 11에 나타낸 예에서는, 공간 매핑 패턴에 있어서의 제로(0+0j)가 매핑되는 공간 레이어의 수는, 각각 1, 3, 2이다. 도 13 및 도 14에 나타낸 예에서는, 공간 매핑 패턴에 있어서의 제로(0+0j)가 매핑되는 공간 레이어의 수는, 제1 비트 계열의 모든 후보에 관하여 제로이다.
이에 비해, 공간 매핑 패턴에 있어서의 제로(0+0j)가 매핑되는 공간 레이어의 수는, 제1 비트 계열의 모든 후보에 관하여 일정하지 않아도 된다. 예를 들어, 제1 비트 계열의 제1 후보에 대응하는 공간 매핑 패턴과, 제1 비트 계열의 제2 후보에 대응하는 공간 매핑 패턴에서, 제로(0+0j)가 매핑되는 공간 레이어의 수가 달라도 된다. 이하, 이 점에 대해 상세하게 설명한다.
또한, 이하에서는, 도 12 내지 도 14를 참조하면서 설명한, 제2 공간 변조 방식의 변형예를 설명하지만, 마찬가지의 방법이, 제1 공간 변조 방식에 있어서도 실현될 수 있다.
·제1 방식
제1 방식은, 2개의 공간 레이어의 사용 방법에 2비트의 정보가 부여되는 방식이다. 이하, 도 36을 참조하면서, 본 방식에 대해 상세하게 설명한다.
도 36은, 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 36에 나타낸 예에서는, 2개의 공간 레이어 #1 내지 #2에, 복소 신호점 집합 g1 또는 g2에 속하는 복소 신호점, 또는 제로(0+0j)가 매핑된다. 각 공간 레이어에 대한 화살표의 선 종류의 차이는, 공간 레이어에 배치되는 복소 신호점이 속하는 복소 신호점 집합의 차이를 의미하고 있다. 본 예에서는, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부, 및 공간 레이어에 매핑되는 소정의 2개의 복소 신호점이 동일한지 여부에 관한 정보가 부여된다. 본 예에서는, 이러한 공간 매핑 패턴에 부여되는 정보는 2비트이다. 구체적으로는, 공간 레이어 #1에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 제로(0+0j)가 배치됨으로써, 정보 「00」이 표기된다. 공간 레이어 #1에 제로(0+0j)가 배치되고, 공간 레이어 #2에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치됨으로써, 정보 「01」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g2에 속하는 동일한 복소 신호점이 배치됨으로써, 정보 「10」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g2에 속하는 다른 복소 신호점이 배치됨으로써, 정보 「11」이 표기된다. 여기서, 공간 레이어 #2에 배치되는, 공간 레이어 #1에 배치되는 복소 신호점과 동일한 복소 신호점 집합에 속하는 다른 복소 신호점이란, 공간 레이어 #1에 배치되는 복소 신호점에 π 라디안의 위상 회전이 적용된 신호점이다.
하기의 표 19에, 도 36에 나타낸 예에 있어서의 입력 정보 계열과 각 공간 레이어에 배치되는 복소 신호점의 대응 관계의 일례를 나타낸다. 표 19에서는, 4비트의 입력 정보 계열이 2개의 공간 레이어 #1 및 #2에 배치되는 2개의 복소 신호점 s1 및 s2로 변조되는 예가 나타나 있다. 또한, 공간 레이어 #1에 복소 신호점 s1이 배치되고, 공간 레이어 #2에 복소 신호점 s2가 배치된다. 비트 #1 및 #2는 제1 비트 계열에 상당하고, 비트 #3 및 #4는 제2 비트 계열에 상당한다. 또한, 본 예에서는, 제2 비트 계열은 2비트이므로, 변조에는 QPSK를 베이스로 한 복소 신호점 집합이 사용된다. 또한, 표 중의 「sqrt( )」는, 평방근을 의미하고 있다.
[표 19]
제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부를 나타내는 제1 비트를 포함한다. 표 19에 있어서의 제1 비트는, 비트 #1이다. 비트 #1이 0인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 있고, 비트 #1이 1인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 없다.
제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 바꾸어 말하면, 제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 공간 레이어 중 제로가 아닌 복소 신호점이 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 표 19에 있어서의 제2 비트는, 비트 #2이다. 비트 #1이 0인 경우이며, 비트 #2가 0인 경우, 공간 레이어 #2에 배치되는 복소 신호점 s2는 제로(0+0j)이다. 한편, 비트 #1이 0인 경우이며, 비트 #2가 1인 경우, 공간 레이어 #1에 배치되는 복소 신호점 s1은 제로(0+0j)이다.
제로(0+0j)가 매핑되는 공간 레이어가 없는 경우, 제1 비트 계열은, 복수의 공간 레이어에 동일한 복소 신호점이 매핑되는지 여부를 나타내는 제3 비트를 포함한다. 표 19에 있어서의 제3 비트는, 비트 #2이다. 비트 #1이 1인 경우이며, 비트 #2가 0인 경우, 복소 신호점 s1 및 s2는 동일하다. 한편, 비트 #1이 1인 경우이며, 비트 #2가 1인 경우, 복소 신호점 s1 및 s2는 다르다. 복소 신호점 s1 및 s2가 다른 경우, 이들 복소 신호점은 소정의 관계성을 갖는 것이 바람직하다. 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다. 소정의 관계성으로서는, 소정의 위상차, 소정의 진폭 차, 또는 이들의 조합을 생각할 수 있다. 예를 들어, 표 19에 나타낸 예에 있어서의 소정의 관계성은, π 라디안(즉, 180도)의 위상차이다. 구체적으로는, 표 19에 있어서의 비트 #1이 1이고 비트 #2가 1인 행을 참조하면, 복소 신호점 s1에 π 라디안의 위상 회전을 부여하면, 복소 신호점 s2와 동등해진다.
제1 비트 계열은, 제2 비트 계열의 변조에 사용되는 복소 신호점 집합의 종별을 나타내는 제4 비트를 포함한다. 표 19에 있어서의 제4 비트는, 비트 #1이다. 비트 #1이 0인 경우, 비트 #3 및 #4의 변조에, 하기의 표 20에 나타내는 복소 신호점 집합 g1이 사용된다. 비트 #1이 1인 경우, 비트 #3 및 #4의 변조에, 하기의 표 21에 나타내는 복소 신호점 집합 g2가 사용된다. 여기서, 복소 신호점 집합 g0 및 g1은, 소정의 관계성을 갖는 것이 바람직하다. 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다. 소정의 관계성으로서는, 소정의 위상차, 소정의 진폭 차, 또는 이들의 조합을 생각할 수 있다. 예를 들어, 표 20에 나타내는 복소 신호점 집합 g1과 표 21에 나타내는 복소 신호점 집합 g2의 소정의 관계성은, π/4 라디안(즉, 45도)의 위상차이다.
[표 20]
[표 21]
·제2 방식
제2 방식은, 2개의 공간 레이어의 사용 방법에 3비트의 정보가 부여되는 방식이다. 본 방식에서는, 복수의 제로가 아닌 복소 신호점의 변조에 사용되는 복소 신호점 집합이 동일하다. 이하, 도 37a 및 도 37b를 참조하면서, 본 방식에 대해 상세하게 설명한다.
도 37a 및 도 37b는, 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 37a 및 도 37b에 나타낸 예에서는, 2개의 공간 레이어 #1 내지 #2에, 복소 신호점 집합 g1 내지 g4 중 어느 것에 속하는 복소 신호점, 또는 제로(0+0j)가 배치된다. 각 공간 레이어에 대한 화살표의 선 종류의 차이는, 공간 레이어에 매핑되는 복소 신호점이 속하는 복소 신호점 집합의 차이를 의미하고 있다. 본 예에서는, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부, 공간 레이어에 매핑되는 소정의 2개의 복소 신호점이 동일한지 여부, 및 변조에 사용되는 복소 신호점 집합에 관한 정보가 부여된다. 본 예에서는, 이러한 공간 매핑 패턴에 부여되는 정보는 3비트이다. 구체적으로는, 공간 레이어 #1에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 제로(0+0j)가 배치됨으로써, 정보 「000」이 표기된다. 공간 레이어 #1에 제로(0+0j)가 배치되고, 공간 레이어 #2에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치됨으로써, 정보 「001」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g2에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 제로(0+0j)가 배치됨으로써, 정보 「010」이 표기된다. 공간 레이어 #1에 제로(0+0j)가 배치되고, 공간 레이어 #2에 복소 신호점 집합 g2에 속하는 복소 신호점이 배치됨으로써, 정보 「011」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g3에 속하는 동일한 복소 신호점이 배치됨으로써, 정보 「100」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g3에 속하는 다른 복소 신호점이 배치됨으로써, 정보 「101」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g4에 속하는 동일한 복소 신호점이 배치됨으로써, 정보 「110」이 표기된다. 공간 레이어 #1 및 #2에 복소 신호점 집합 g4에 속하는 다른 복소 신호점이 배치됨으로써, 정보 「111」이 표기된다. 여기서, 공간 레이어 #2에 배치되는, 공간 레이어 #1에 배치되는 복소 신호점과 동일한 복소 신호점 집합에 속하는 다른 복소 신호점이란, 공간 레이어 #1에 배치되는 복소 신호점에 π 라디안의 위상 회전이 적용된 신호점이다.
하기의 표 22에, 도 37a 및 도 37b에 나타낸 예에 있어서의 입력 정보 계열과 각 공간 레이어에 배치되는 복소 신호점의 대응 관계의 일례를 나타낸다. 표 22에서는, 5비트의 입력 정보 계열이 2개의 공간 레이어 #1 및 #2에 배치되는 2개의 복소 신호점 s1 및 s2로 변조되는 예가 나타나 있다. 또한, 공간 레이어 #1에 복소 신호점 s1이 배치되고, 공간 레이어 #2에 복소 신호점 s2가 배치된다. 비트 #1 내지 #3은 제1 비트 계열에 상당하고, 비트 #4 및 #5는 제2 비트 계열에 상당한다. 또한, 본 예에서는, 제2 비트 계열은 2비트이므로, 변조에는 QPSK를 베이스로 한 복소 신호점 집합이 사용된다.
[표 22]
제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부를 나타내는 제1 비트를 포함한다. 표 22에 있어서의 제1 비트는, 비트 #1이다. 비트 #1이 0인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 있고, 비트 #1이 1인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 없다.
제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 바꾸어 말하면, 제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 공간 레이어 중 제로가 아닌 복소 신호점이 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 표 22에 있어서의 제2 비트는, 비트 #3이다. 비트 #1이 0인 경우이며, 비트 #3이 0인 경우, 공간 레이어 #2에 배치되는 복소 신호점 s2는 제로(0+0j)이다. 한편, 비트 #1이 0인 경우이며, 비트 #3이 1인 경우, 공간 레이어 #1에 배치되는 복소 신호점 s1은 제로(0+0j)이다.
제로(0+0j)가 매핑되는 공간 레이어가 없는 경우, 제1 비트 계열은, 복수의 공간 레이어에 동일한 복소 신호점이 매핑되는지 여부를 나타내는 제3 비트를 포함한다. 표 22에 있어서의 제3 비트는, 비트 #3이다. 비트 #1이 1인 경우이며, 비트 #3이 0인 경우, 복소 신호점 s1 및 s2는 동일하다. 한편, 비트 #1이 1인 경우이며, 비트 #3이 1인 경우, 복소 신호점 s1 및 s2는 다르다. 복소 신호점 s1 및 s2가 다른 경우, 이들 복소 신호점은 소정의 관계성을 갖는 것이 바람직하다. 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다. 소정의 관계성으로서는, 소정의 위상차, 소정의 진폭 차, 또는 이들의 조합을 생각할 수 있다. 예를 들어, 표 22에 나타낸 예에 있어서의 소정의 관계성은, π 라디안(즉, 180도)의 위상차이다. 구체적으로는, 표 22에 있어서의 비트 #1이 1이고 비트 #3이 1인 행을 참조하면, 복소 신호점 s1에 π 라디안의 위상 회전을 부여하면, 복소 신호점 s2와 동등해진다.
제1 비트 계열은, 제2 비트 계열의 변조에 사용되는 복소 신호점 집합의 종별을 나타내는 제4 비트를 포함한다. 표 22에 있어서의 제4 비트는, 비트 #1 및 #2이다. 비트 #1이 0이고 비트 #2가 0인 경우, 비트 #3 및 #4의 변조에, 하기의 표 23에 나타내는 복소 신호점 집합 g1이 사용된다. 비트 #1이 0이고 비트 #2가 1인 경우, 비트 #3 및 #4의 변조에, 하기의 표 24에 나타내는 복소 신호점 집합 g2가 사용된다. 비트 #1이 1이고 비트 #2가 0인 경우, 비트 #3 및 #4의 변조에, 하기의 표 25에 나타내는 복소 신호점 집합 g3이 사용된다. 비트 #1이 1이고 비트 #2가 1인 경우, 비트 #3 및 #4의 변조에, 하기의 표 26에 나타내는 복소 신호점 집합 g4가 사용된다. 여기서, 복소 신호점 집합 g0 내지 g4는, 소정의 관계성을 갖는 것이 바람직하다. 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다. 소정의 관계성으로서는, 소정의 위상차, 소정의 진폭 차, 또는 이들의 조합을 생각할 수 있다.
[표 23]
[표 24]
[표 25]
[표 26]
·제3 방식
제3 방식은, 2개의 공간 레이어의 사용 방법에 3비트의 정보가 부여되는 방식이다. 본 방식에서는, 복수의 제로가 아닌 복소 신호점의 변조에 사용되는 복소 신호점 집합이 서로 다르다. 이하, 도 38a 및 도 38b를 참조하면서, 본 예에 대해 상세하게 설명한다.
도 38a 및 도 38b는, 제2 변형예에 관한 제1 비트 계열의 후보와 공간 매핑 패턴의 조합의 일례를 나타내는 도면이다. 도 38a 및 도 38b에 나타낸 예에서는, 2개의 공간 레이어 #1 내지 #2에, 복소 신호점 집합 g1 내지 g4 중 어느 것에 속하는 복소 신호점, 또는 제로(0+0j)가 배치된다. 각 공간 레이어에 대한 화살표의 선 종류의 차이는, 공간 레이어에 매핑되는 복소 신호점이 속하는 복소 신호점 집합의 차이를 의미하고 있다. 본 예에서는, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부, 공간 레이어에 매핑되는 복소 신호점에 소정의 선형 변환이 적용되는지 여부, 및 변조에 사용되는 복소 신호점 집합에 관한 정보가 부여된다. 본 예에서는, 이러한 공간 매핑 패턴에 부여되는 정보는 3비트이다. 구체적으로는, 공간 레이어 #1에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 제로(0+0j)가 배치됨으로써, 정보 「000」이 표기된다. 공간 레이어 #1에 제로(0+0j)가 배치되고, 공간 레이어 #2에 복소 신호점 집합 g1에 속하는 복소 신호점이 배치됨으로써, 정보 「001」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g2에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 제로(0+0j)가 배치됨으로써, 정보 「010」이 표기된다. 공간 레이어 #1에 제로(0+0j)가 배치되고, 공간 레이어 #2에 복소 신호점 집합 g2에 속하는 복소 신호점이 배치됨으로써, 정보 「011」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g3에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 복소 신호점 집합 g4에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 배치되는 복소 신호점에 소정의 선형 변환이 적용되지 않음으로써, 정보 「100」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g3에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 복소 신호점 집합 g4에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 배치되는 복소 신호점에 소정의 선형 변환이 적용됨으로써, 정보 「101」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g4에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 복소 신호점 집합 g3에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 배치되는 복소 신호점에 소정의 선형 변환이 적용되지 않음으로써, 정보 「110」이 표기된다. 공간 레이어 #1에 복소 신호점 집합 g4에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 복소 신호점 집합 g3에 속하는 복소 신호점이 배치되고, 공간 레이어 #2에 배치되는 복소 신호점에 소정의 선형 변환이 적용됨으로써, 정보 「111」이 표기된다. 여기서, 도 38a 및 도 38b에 나타낸 예에 있어서의 소정의 선형 변환이란, π 라디안의 위상 회전이다.
하기의 표 27에, 도 38a 및 도 38b에 나타낸 예에 있어서의 입력 정보 계열과 각 공간 레이어에 배치되는 복소 신호점의 대응 관계의 일례를 나타낸다. 표 27에서는, 5비트의 입력 정보 계열이 2개의 공간 레이어 #1 및 #2에 배치되는 2개의 복소 신호점 s1 및 s2로 변조되는 예가 나타나 있다. 또한, 공간 레이어 #1에 복소 신호점 s1이 배치되고, 공간 레이어 #2에 복소 신호점 s2가 배치된다. 비트 #1 내지 #3은 제1 비트 계열에 상당하고, 비트 #4 및 #5는 제2 비트 계열에 상당한다. 또한, 본 예에서는, 제2 비트 계열은 2비트이므로, 변조에는 QPSK를 베이스로 한 복소 신호점 집합이 사용된다.
[표 27]
제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부를 나타내는 제1 비트를 포함한다. 표 27에 있어서의 제1 비트는, 비트 #1이다. 비트 #1이 0인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 있고, 비트 #1이 1인 경우는 제로(0+0j)가 매핑되는 공간 레이어가 없다.
제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 바꾸어 말하면, 제로(0+0j)가 매핑되는 공간 레이어가 있는 경우, 제1 비트 계열은, 공간 레이어 중 제로가 아닌 복소 신호점이 매핑되는 공간 레이어를 나타내는 제2 비트를 포함한다. 표 27에 있어서의 제2 비트는, 비트 #3이다. 비트 #1이 0인 경우이며, 비트 #3이 0인 경우, 공간 레이어 #2에 배치되는 복소 신호점 s2는 제로(0+0j)이다. 한편, 비트 #1이 0인 경우이며, 비트 #3이 1인 경우, 공간 레이어 #1에 배치되는 복소 신호점 s1은 제로(0+0j)이다.
제1 비트 계열은, 제2 비트 계열의 변조에 사용되는 복소 신호점 집합의 종별을 나타내는 제4 비트를 포함한다. 표 27에 있어서의 제4 비트는, 비트 #1 및 #2이다. 비트 #1이 0이고 비트 #2가 0인 경우, 비트 #3 및 #4의 변조에, 상기한 표 23에 나타내는 복소 신호점 집합 g1이 사용된다. 비트 #1이 0이고 비트 #2가 1인 경우, 비트 #3 및 #4의 변조에, 상기한 표 24에 나타내는 복소 신호점 집합 g2가 사용된다. 비트 #1이 1이고 비트 #2가 0인 경우, 비트 #3 및 #4의 변조에, 상기한 표 25에 나타내는 복소 신호점 집합 g3이 사용된다. 비트 #1이 1이고 비트 #2가 1인 경우, 비트 #3 및 #4의 변조에, 상기한 표 26에 나타내는 복소 신호점 집합 g4가 사용된다. 여기서, 복소 신호점 집합 g0 내지 g4는, 소정의 관계성을 갖는 것이 바람직하다. 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다. 소정의 관계성으로서는, 소정의 위상차, 소정의 진폭 차, 또는 이들의 조합을 생각할 수 있다.
제로(0+0j)가 매핑되는 공간 레이어가 없는 경우, 제1 비트 계열은, 복소 신호점에 대한 소정의 선형 변환의 적용 유무를 나타내는 제5 비트를 포함한다. 표 27에 있어서의 제5 비트는, 비트 #3이다. 비트 #1이 1인 경우이며, 비트 #3이 0인 경우, 복소 신호점 s2에는 소정의 선형 변환이 적용되지 않는다. 한편, 비트 #1이 1인 경우이며, 비트 #3이 1인 경우, 복소 신호점 s2에는 소정의 선형 변환이 적용된다. 소정의 선형 변환으로서는, 소정의 위상 회전, 소정의 진폭 증감, 또는 이들의 조합을 생각할 수 있다. 예를 들어, 표 27에 나타낸 예에 있어서의 소정의 선형 변환은, π 라디안(즉, 180도)의 위상 회전이다. 예를 들어, 입력 정보 계열이 (1, 0, 0, 0, 0)인 경우의 복소 신호점 s2와 입력 정보 계열이 (1, 0, 1, 0, 0)인 경우의 복소 신호점 s2의 위상차는, π 라디안이다. 이와 같이 함으로써, 복소 신호점 s1 및 s2를 종합한 신호점의 유클리드 거리를 넓히는 효과를 기대할 수 있다.
·보충
상기 제1 내지 제3 방식에 있어서, 복소 신호점 집합 사이의 소정의 관계성은, 선형 변환으로 표현할 수 있는 것이 바람직하다고 설명하였지만, 다른 방식으로 파악되어도 된다. 일례로서, 복소 신호점 집합 사이의 소정의 관계성은, 복소 신호점 집합에 있어서의 실부 성분 및 허부 성분의 할당 방식이 상이한 관계로 파악되어도 된다. 예를 들어, 상기 표 20에 나타낸 복소 신호점 집합 g1에서는 실부 성분 및 허부 성분 각각에 신호 성분이 할당되어 있는 것에 비해, 상기 표 21에 나타낸 복소 신호점 집합 g2에서는 실부 성분 또는 허부 성분 중 어느 것에만 신호 성분이 할당되어 있다.
·복소 신호점 계열 사이의 유클리드 거리에 대해
상기 표 19, 표 22 및 표 27에 있어서, 각 방식에 있어서의 입력 정보 계열과 각 공간 레이어에 배치되는 복소 신호점의 대응 관계의 일례를 나타냈다. 어느 방식에 있어서도, 각 공간 레이어에 배치되는 복소 신호점을 포함하는 복소 신호점 계열에 관하여, 복수의 복소 신호점 계열 사이의 유클리드 거리 또는 최소 유클리드 거리가, 소정의 역치 이상인 것이 바람직하다. 이것은, 종래의 변조 방식(예를 들어, QPSK 등)에 있어서, 어떤 단일의 복소 신호점(즉, 복소 스칼라)과 다른 단일의 복소 신호점 사이의 최소 유클리드 거리가 고려(즉, 중요시)되어 있었기 때문이다.
요소 수 L의 복소 벡터(즉, 복소 신호점 계열)가 D가지 정의되어 있다고 하자. 예를 들어, 표 19의 경우, L=2, D=16이고, 표 22 및 표 27의 경우, L=2, D=32이다. 그 중 상이한 2개의 복소 벡터 sm과 sn 사이의 유클리드 거리 Em, n은, 다음 식으로 정의된다.
여기서, sm, l 및 sn, l은, 각각 복소 벡터 sm 및 sn의 l번째 요소이다. 이 유클리드 거리 Em, n이, 모든 복소 벡터의 조합에 있어서, 소정의 역치 Eth 이상인 것이 바람직하다. 즉, 다음 식이 성립되는 것이 바람직하다.
또는, 이 유클리드 거리 Em, n의, 모든 복소 벡터의 조합에 있어서의 최소 유클리드 거리 Emin이, 소정의 역치 Eth 이상인 것이 바람직하다. 즉, 다음 식이 성립되는 것이 바람직하다.
여기서, 소정의 역치 Eth로서, 예를 들어 대상 복소 벡터를 정의할 때에 사용되는 복소 신호점 집합 중, 어느 하나의 복소 신호점 집합 g 내의 복소 신호점(즉, 복소 스칼라) 사이의 최소 유클리드 거리 Emin, g가 사용되어도 된다. 혹은, 최소 유클리드 거리 Emin, g에 계수 δ(≥0)를 적용한 값 δEmin, g가, 소정의 역치 Eth로서 사용되어도 된다.
·본 변형예의 효과
도 14와 도 36을 비교하면, 양자 모두 공간 레이어의 사용 방법에 부여되는 정보가 2비트인 한편, 사용되는 공간 레이어의 수는, 도 14에서는 4이고, 도 36에서는 2이다. 또한, 도 14와, 도 37a 및 도 37b, 그리고 도 38a 및 도 38b를 비교하면, 양자 모두 사용되는 공간 레이어의 수가 4인 한편, 공간 레이어의 사용 방법에 부여되는 정보는, 도 14에서는 2비트이고, 도 37a 및 도 37b, 그리고 도 38a 및 도 38b에서는 3비트이다. 즉, 본 변형예는, 도 12 내지 도 14를 참조하여 상기 설명한 변조 방식과 비교하여, 공간 레이어의 수마다 부여될 수 있는 정보량을 증가시킬 수 있다.
<<4. 응용예>>
본 개시에 관한 기술은, 다양한 제품에 응용 가능하다. 송신 장치(100) 또는 수신 장치(200)는, 매크로 eNB 또는 스몰 eNB 등의 어느 종류의 eNB(evolved Node B)로서 실현되어도 된다. 스몰 eNB는, 피코 eNB, 마이크로 eNB 또는 홈(펨토) eNB 등의, 매크로셀보다도 작은 셀을 커버하는 eNB여도 된다. 그 대신에, 송신 장치(100) 또는 수신 장치(200)는, NodeB 또는 BTS(Base Transceiver Station) 등의 다른 종류의 기지국으로서 실현되어도 된다. 송신 장치(100) 또는 수신 장치(200)는, 무선 통신을 제어하는 본체(기지국 장치라고도 함)와, 본체와는 다른 장소에 배치되는 하나 이상의 RRH(Remote Radio Head)를 포함해도 된다. 또한, 후술하는 다양한 종류의 단말기가 일시적으로 또는 반영속적으로 기지국 기능을 실행함으로써, 송신 장치(100) 또는 수신 장치(200)로서 동작해도 된다.
또한, 예를 들어 송신 장치(100) 또는 수신 장치(200)는, 스마트폰, 태블릿 PC(Personal Computer), 노트북 PC, 휴대형 게임 단말기, 휴대형/동글형의 모바일 라우터 혹은 디지털 카메라 등의 모바일 단말기, 또는 카 내비게이션 장치 등의 차량 탑재 단말기로서 실현되어도 된다. 또한, 송신 장치(100) 또는 수신 장치(200)는, M2M(Machine To Machine) 통신을 행하는 단말기(MTC(Machine Type Communication) 단말기라고도 함)로서 실현되어도 된다. 또한, 송신 장치(100) 또는 수신 장치(200)는, 이들 단말기에 탑재되는 무선 통신 모듈(예를 들어, 하나의 다이로 구성되는 집적 회로 모듈)이어도 된다.
<4.1. 기지국에 관한 응용예>
(제1 응용예)
도 39는, 본 개시에 관한 기술이 적용될 수 있는 eNB의 개략적인 구성의 제1 예를 나타내는 블록도이다. eNB(800)는, 하나 이상의 안테나(810), 및 기지국 장치(820)를 갖는다. 각 안테나(810) 및 기지국 장치(820)는, RF 케이블을 통해 서로 접속될 수 있다.
안테나(810) 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, 기지국 장치(820)에 의한 무선 신호의 송수신을 위해 사용된다. eNB(800)는, 도 39에 나타내는 바와 같이 복수의 안테나(810)를 갖고, 복수의 안테나(810)는, 예를 들어 eNB(800)가 사용하는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 39에는 eNB(800)가 복수의 안테나(810)를 갖는 예를 나타냈지만, eNB(800)는 단일의 안테나(810)를 가져도 된다.
기지국 장치(820)는, 컨트롤러(821), 메모리(822), 네트워크 인터페이스(823) 및 무선 통신 인터페이스(825)를 구비한다.
컨트롤러(821)는, 예를 들어 CPU 또는 DSP여도 되며, 기지국 장치(820)의 상위 레이어의 다양한 기능을 동작시킨다. 예를 들어, 컨트롤러(821)는, 무선 통신 인터페이스(825)에 의해 처리된 신호 내의 데이터로부터 데이터 패킷을 생성하고, 생성된 패킷을 네트워크 인터페이스(823)를 통해 전송한다. 컨트롤러(821)는, 복수의 베이스밴드 프로세서로부터의 데이터를 번들링함으로써 번들 패킷을 생성하고, 생성된 번들 패킷을 전송해도 된다. 또한, 컨트롤러(821)는, 무선 리소스 관리(Radio Resource Control), 무선 베어러 제어(Radio Bearer Control), 이동성 관리(Mobility Management), 유입 제어(Admission Control) 또는 스케줄링(Scheduling) 등의 제어를 실행하는 논리적인 기능을 가져도 된다. 또한, 당해 제어는, 주변의 eNB 또는 코어 네트워크 노드와 연계되어 실행되어도 된다. 메모리(822)는, RAM 및 ROM을 포함하고, 컨트롤러(821)에 의해 실행되는 프로그램, 및 다양한 제어 데이터(예를 들어, 단말기 리스트, 송신 전력 데이터 및 스케줄링 데이터 등)를 기억한다.
네트워크 인터페이스(823)는, 기지국 장치(820)를 코어 네트워크(824)에 접속하기 위한 통신 인터페이스이다. 컨트롤러(821)는, 네트워크 인터페이스(823)를 통해, 코어 네트워크 노드 또는 다른 eNB와 통신해도 된다. 그 경우에, eNB(800)와, 코어 네트워크 노드 또는 다른 eNB는, 논리적인 인터페이스(예를 들어, S1 인터페이스 또는 X2 인터페이스)에 의해 서로 접속되어도 된다. 네트워크 인터페이스(823)는, 유선 통신 인터페이스여도 되고, 또는 무선 백홀을 위한 무선 통신 인터페이스여도 된다. 네트워크 인터페이스(823)가 무선 통신 인터페이스인 경우, 네트워크 인터페이스(823)는, 무선 통신 인터페이스(825)에 의해 사용되는 주파수 대역보다도 더 높은 주파수 대역을 무선 통신에 사용해도 된다.
무선 통신 인터페이스(825)는, LTE(Long Term Evolution) 또는 LTE-Advanced 등의 임의의 셀룰러 통신 방식을 서포트하고, 안테나(810)를 통해, eNB(800)의 셀 내에 위치하는 단말기에 무선 접속을 제공한다. 무선 통신 인터페이스(825)는, 전형적으로는, 베이스밴드(BB) 프로세서(826) 및 RF 회로(827) 등을 포함할 수 있다. BB 프로세서(826)는, 예를 들어 부호화/복호, 변조/복조 및 다중화/역다중화 등을 행해도 되며, 각 레이어(예를 들어, L1, MAC(Medium Access Control), RLC(Radio Link Control) 및 PDCP(Packet Data Convergence Protocol))의 다양한 신호 처리를 실행한다. BB 프로세서(826)는, 컨트롤러(821) 대신에, 상술한 논리적인 기능의 일부 또는 전부를 가져도 된다. BB 프로세서(826)는, 통신 제어 프로그램을 기억하는 메모리, 당해 프로그램을 실행하는 프로세서 및 관련된 회로를 포함하는 모듈이어도 되고, BB 프로세서(826)의 기능은, 상기 프로그램의 업데이트에 의해 변경 가능해도 된다. 또한, 상기 모듈은, 기지국 장치(820)의 슬롯에 삽입되는 카드 혹은 블레이드여도 되고, 또는 상기 카드 혹은 상기 블레이드에 탑재되는 칩이어도 된다. 한편, RF 회로(827)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(810)를 통해 무선 신호를 송수신한다.
무선 통신 인터페이스(825)는, 도 39에 나타낸 바와 같이 복수의 BB 프로세서(826)를 포함하고, 복수의 BB 프로세서(826)는, 예를 들어 eNB(800)가 사용되는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 무선 통신 인터페이스(825)는, 도 39에 나타낸 바와 같이 복수의 RF 회로(827)를 포함하고, 복수의 RF 회로(827)는, 예를 들어 복수의 안테나 소자에 각각 대응해도 된다. 또한, 도 39에는 무선 통신 인터페이스(825)가 복수의 BB 프로세서(826) 및 복수의 RF 회로(827)를 포함하는 예를 나타냈지만, 무선 통신 인터페이스(825)는 단일의 BB 프로세서(826) 또는 단일의 RF 회로(827)를 포함해도 된다.
도 39에 나타낸 eNB(800)에 있어서, 도 5를 참조하여 설명한 제어부(140)에 포함되는 하나 이상의 구성 요소(정보 공유부(141) 및/또는 송신 신호 처리부(143)) 및/또는 도 6을 참조하여 설명한 제어부(240)에 포함되는 하나 이상의 구성 요소(정보 공유부(241) 및/또는 수신 신호 처리부(243))는, 무선 통신 인터페이스(825)에 있어서 실장되어도 된다. 혹은, 이들 구성 요소 중 적어도 일부는, 컨트롤러(821)에 있어서 실장되어도 된다. 일례로서, eNB(800)는, 무선 통신 인터페이스(825)의 일부(예를 들어, BB 프로세서(826)) 혹은 전부, 및/또는 컨트롤러(821)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(바꾸어 말하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 eNB(800)에 인스톨되고, 무선 통신 인터페이스(825)(예를 들어, BB 프로세서(826)) 및/또는 컨트롤러(821)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 eNB(800), 기지국 장치(820) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.
또한, 도 39에 나타낸 eNB(800)에 있어서, 도 5를 참조하여 설명한 무선 통신부(120) 및/또는 도 6을 참조하여 설명한 무선 통신부(220)는, 무선 통신 인터페이스(825)(예를 들어, RF 회로(827))에 있어서 실장되어도 된다. 또한, 안테나부(110) 및/또는 안테나부(210)는, 안테나(810)에 있어서 실장되어도 된다. 또한, 기억부(130) 및/또는 기억부(230)는, 메모리(822)에 있어서 실장되어도 된다.
(제2 응용예)
도 40은, 본 개시에 관한 기술이 적용될 수 있는 eNB의 개략적인 구성의 제2 예를 나타내는 블록도이다. eNB(830)는, 하나 이상의 안테나(840), 기지국 장치(850) 및 RRH(860)를 갖는다. 각 안테나(840) 및 RRH(860)는, RF 케이블을 통해 서로 접속될 수 있다. 또한, 기지국 장치(850) 및 RRH(860)는, 광섬유 케이블 등의 고속 회선에 의해 서로 접속될 수 있다.
안테나(840) 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, RRH(860)에 의한 무선 신호의 송수신을 위해 사용된다. eNB(830)는, 도 40에 나타낸 바와 같이 복수의 안테나(840)를 갖고, 복수의 안테나(840)는, 예를 들어 eNB(830)가 사용되는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 40에는 eNB(830)가 복수의 안테나(840)를 갖는 예를 나타냈지만, eNB(830)는 단일의 안테나(840)를 가져도 된다.
기지국 장치(850)는, 컨트롤러(851), 메모리(852), 네트워크 인터페이스(853), 무선 통신 인터페이스(855) 및 접속 인터페이스(857)를 구비한다. 컨트롤러(851), 메모리(852) 및 네트워크 인터페이스(853)는, 도 39를 참조하여 설명한 컨트롤러(821), 메모리(822) 및 네트워크 인터페이스(823)와 마찬가지의 것이다.
무선 통신 인터페이스(855)는, LTE 또는 LTE-Advanced 등의 임의의 셀룰러 통신 방식을 서포트하고, RRH(860) 및 안테나(840)를 통해, RRH(860)에 대응하는 섹터 내에 위치하는 단말기에 무선 접속을 제공한다. 무선 통신 인터페이스(855)는, 전형적으로는, BB 프로세서(856) 등을 포함할 수 있다. BB 프로세서(856)는, 접속 인터페이스(857)를 통해 RRH(860)의 RF 회로(864)와 접속되는 것을 제외하고, 도 39를 참조하여 설명한 BB 프로세서(826)와 마찬가지의 것이다. 무선 통신 인터페이스(855)는, 도 40에 나타낸 바와 같이 복수의 BB 프로세서(856)를 포함하고, 복수의 BB 프로세서(856)는, 예를 들어 eNB(830)가 사용되는 복수의 주파수 대역에 각각 대응해도 된다. 또한, 도 40에는 무선 통신 인터페이스(855)가 복수의 BB 프로세서(856)를 포함하는 예를 나타냈지만, 무선 통신 인터페이스(855)는 단일의 BB 프로세서(856)를 포함해도 된다.
접속 인터페이스(857)는, 기지국 장치(850)(무선 통신 인터페이스(855))를 RRH(860)와 접속하기 위한 인터페이스이다. 접속 인터페이스(857)는, 기지국 장치(850)(무선 통신 인터페이스(855))와 RRH(860)를 접속하는 상기 고속 회선에서의 통신을 위한 통신 모듈이어도 된다.
또한, RRH(860)는, 접속 인터페이스(861) 및 무선 통신 인터페이스(863)를 구비한다.
접속 인터페이스(861)는, RRH(860)(무선 통신 인터페이스(863))를 기지국 장치(850)와 접속하기 위한 인터페이스이다. 접속 인터페이스(861)는, 상기 고속 회선에서의 통신을 위한 통신 모듈이어도 된다.
무선 통신 인터페이스(863)는, 안테나(840)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(863)는, 전형적으로는, RF 회로(864) 등을 포함할 수 있다. RF 회로(864)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(840)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(863)는, 도 40에 나타낸 바와 같이 복수의 RF 회로(864)를 포함하고, 복수의 RF 회로(864)는, 예를 들어 복수의 안테나 소자에 각각 대응해도 된다. 또한, 도 40에는 무선 통신 인터페이스(863)가 복수의 RF 회로(864)를 포함하는 예를 나타냈지만, 무선 통신 인터페이스(863)는 단일의 RF 회로(864)를 포함해도 된다.
도 40에 나타낸 eNB(830)에 있어서, 도 5를 참조하여 설명한 제어부(140)에 포함되는 하나 이상의 구성 요소(정보 공유부(141) 및/또는 송신 신호 처리부(143)) 및/또는 도 6을 참조하여 설명한 제어부(240)에 포함되는 하나 이상의 구성 요소(정보 공유부(241) 및/또는 수신 신호 처리부(243))는, 무선 통신 인터페이스(855) 및/또는 무선 통신 인터페이스(863)에 있어서 실장되어도 된다. 혹은, 이들 구성 요소 중 적어도 일부는, 컨트롤러(851)에 있어서 실장되어도 된다. 일례로서, eNB(830)는, 무선 통신 인터페이스(855)의 일부(예를 들어, BB 프로세서(856)) 혹은 전부, 및/또는 컨트롤러(851)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(바꾸어 말하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 eNB(830)에 인스톨되고, 무선 통신 인터페이스(855)(예를 들어, BB 프로세서(856)) 및/또는 컨트롤러(851)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 eNB(830), 기지국 장치(850) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.
또한, 도 40에 나타낸 eNB(830)에 있어서, 예를 들어 도 5를 참조하여 설명한 무선 통신부(120) 및/또는 도 6을 참조하여 설명한 무선 통신부(220)는, 무선 통신 인터페이스(863)(예를 들어, RF 회로(864))에 있어서 실장되어도 된다. 또한, 안테나부(110) 및/또는 안테나부(210)는, 안테나(840)에 있어서 실장되어도 된다. 또한, 기억부(130) 및/또는 기억부(230)는, 메모리(852)에 있어서 실장되어도 된다.
<4.2. 단말 장치에 관한 응용예>
(제1 응용예)
도 41은, 본 개시에 관한 기술이 적용될 수 있는 스마트폰(900)의 개략적인 구성의 일례를 나타내는 블록도이다. 스마트폰(900)은, 프로세서(901), 메모리(902), 스토리지(903), 외부 접속 인터페이스(904), 카메라(906), 센서(907), 마이크로폰(908), 입력 디바이스(909), 표시 디바이스(910), 스피커(911), 무선 통신 인터페이스(912), 하나 이상의 안테나 스위치(915), 하나 이상의 안테나(916), 버스(917), 배터리(918) 및 보조 컨트롤러(919)를 구비한다.
프로세서(901)는, 예를 들어 CPU 또는 SoC(System on Chip)여도 되고, 스마트폰(900)의 애플리케이션 레이어 및 그 밖의 레이어의 기능을 제어한다. 메모리(902)는, RAM 및 ROM을 포함하고, 프로세서(901)에 의해 실행되는 프로그램 및 데이터를 기억한다. 스토리지(903)는, 반도체 메모리 또는 하드 디스크 등의 기억 매체를 포함할 수 있다. 외부 접속 인터페이스(904)는, 메모리 카드 또는 USB(Universal Serial Bus) 디바이스 등의 외장형 디바이스를 스마트폰(900)에 접속하기 위한 인터페이스이다.
카메라(906)는, 예를 들어 CCD(Charge Coupled Device) 또는 CMOS(Complementary Metal Oxide Semiconductor) 등의 촬상 소자를 갖고, 촬상 화상을 생성한다. 센서(907)는, 예를 들어 측위 센서, 자이로 센서, 지자기 센서 및 가속도 센서 등의 센서군을 포함할 수 있다. 마이크로폰(908)은, 스마트폰(900)에 입력되는 음성을 음성 신호로 변환한다. 입력 디바이스(909)는, 예를 들어 표시 디바이스(910)의 화면 상에의 터치를 검출하는 터치 센서, 키패드, 키보드, 버튼 또는 스위치 등을 포함하고, 유저로부터의 조작 또는 정보 입력을 받아들인다. 표시 디바이스(910)는, 액정 디스플레이(LCD) 또는 유기 발광 다이오드(OLED) 디스플레이 등의 화면을 갖고, 스마트폰(900)의 출력 화상을 표시한다. 스피커(911)는, 스마트폰(900)으로부터 출력되는 음성 신호를 음성으로 변환한다.
무선 통신 인터페이스(912)는, LTE 또는 LTE-Advanced 등의 임의의 셀룰러 통신 방식을 서포트하고, 무선 통신을 실행한다. 무선 통신 인터페이스(912)는, 전형적으로는, BB 프로세서(913) 및 RF 회로(914) 등을 포함할 수 있다. BB 프로세서(913)는, 예를 들어 부호화/복호, 변조/복조 및 다중화/역다중화 등을 행해도 되며, 무선 통신을 위한 다양한 신호 처리를 실행한다. 한편, RF 회로(914)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(916)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(912)는, BB 프로세서(913) 및 RF 회로(914)를 집적한 원칩의 모듈이어도 된다. 무선 통신 인터페이스(912)는, 도 41에 나타낸 바와 같이 복수의 BB 프로세서(913) 및 복수의 RF 회로(914)를 포함해도 된다. 또한, 도 41에는 무선 통신 인터페이스(912)가 복수의 BB 프로세서(913) 및 복수의 RF 회로(914)를 포함하는 예를 나타냈지만, 무선 통신 인터페이스(912)는 단일의 BB 프로세서(913) 또는 단일의 RF 회로(914)를 포함해도 된다.
또한, 무선 통신 인터페이스(912)는, 셀룰러 통신 방식 외에도, 근거리 무선 통신 방식, 근접 무선 통신 방식 또는 무선 LAN(Local Area Network) 방식 등의 다른 종류의 무선 통신 방식을 서포트해도 되고, 그 경우에, 무선 통신 방식별 BB 프로세서(913) 및 RF 회로(914)를 포함해도 된다.
안테나 스위치(915) 각각은, 무선 통신 인터페이스(912)에 포함되는 복수의 회로(예를 들어, 다른 무선 통신 방식을 위한 회로) 사이에서 안테나(916)의 접속처를 전환한다.
안테나(916) 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, 무선 통신 인터페이스(912)에 의한 무선 신호의 송수신을 위해 사용된다. 스마트폰(900)은, 도 41에 나타낸 바와 같이 복수의 안테나(916)를 가져도 된다. 또한, 도 41에는 스마트폰(900)이 복수의 안테나(916)를 갖는 예를 나타냈지만, 스마트폰(900)은 단일의 안테나(916)를 가져도 된다.
또한, 스마트폰(900)은, 무선 통신 방식마다 안테나(916)를 구비해도 된다. 그 경우에, 안테나 스위치(915)는, 스마트폰(900)의 구성에서 생략되어도 된다.
버스(917)는, 프로세서(901), 메모리(902), 스토리지(903), 외부 접속 인터페이스(904), 카메라(906), 센서(907), 마이크로폰(908), 입력 디바이스(909), 표시 디바이스(910), 스피커(911), 무선 통신 인터페이스(912) 및 보조 컨트롤러(919)를 서로 접속한다. 배터리(918)는, 도면 중에 파선으로 부분적으로 나타낸 급전 라인을 통해, 도 41에 나타낸 스마트폰(900)의 각 블록에 전력을 공급한다. 보조 컨트롤러(919)는, 예를 들어 슬립 모드에서, 스마트폰(900)의 필요 최저한의 기능을 동작시킨다.
도 41에 나타낸 스마트폰(900)에 있어서, 도 5를 참조하여 설명한 제어부(140)에 포함되는 하나 이상의 구성 요소(정보 공유부(141) 및/또는 송신 신호 처리부(143)) 및/또는 도 6을 참조하여 설명한 제어부(240)에 포함되는 하나 이상의 구성 요소(정보 공유부(241) 및/또는 수신 신호 처리부(243))는, 무선 통신 인터페이스(912)에 있어서 실장되어도 된다. 혹은, 이들 구성 요소 중 적어도 일부는, 프로세서(901) 또는 보조 컨트롤러(919)에 있어서 실장되어도 된다. 일례로서, 스마트폰(900)은, 무선 통신 인터페이스(912)의 일부(예를 들어, BB 프로세서(913)) 혹은 전부, 프로세서(901), 및/또는 보조 컨트롤러(919)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(바꾸어 말하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 스마트폰(900)에 인스톨되고, 무선 통신 인터페이스(912)(예를 들어, BB 프로세서(913)), 프로세서(901), 및/또는 보조 컨트롤러(919)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 스마트폰(900) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.
또한, 도 41에 나타낸 스마트폰(900)에 있어서, 예를 들어 도 5를 참조하여 설명한 무선 통신부(120) 및/또는 도 6을 참조하여 설명한 무선 통신부(220)는, 무선 통신 인터페이스(912)(예를 들어, RF 회로(914))에 있어서 실장되어도 된다. 또한, 안테나부(110) 및/또는 안테나부(210)는, 안테나(916)에 있어서 실장되어도 된다. 또한, 기억부(130) 및/또는 기억부(230)는, 메모리(902)에 있어서 실장되어도 된다.
(제2 응용예)
도 42는, 본 개시에 관한 기술이 적용될 수 있는 카 내비게이션 장치(920)의 개략적인 구성의 일례를 나타내는 블록도이다. 카 내비게이션 장치(920)는, 프로세서(921), 메모리(922), GPS(Global Positioning System) 모듈(924), 센서(925), 데이터 인터페이스(926), 콘텐츠 플레이어(927), 기억 매체 인터페이스(928), 입력 디바이스(929), 표시 디바이스(930), 스피커(931), 무선 통신 인터페이스(933), 하나 이상의 안테나 스위치(936), 하나 이상의 안테나(937) 및 배터리(938)를 구비한다.
프로세서(921)는, 예를 들어 CPU 또는 SoC여도 되고, 카 내비게이션 장치(920)의 내비게이션 기능 및 그 밖의 기능을 제어한다. 메모리(922)는, RAM 및 ROM을 포함하고, 프로세서(921)에 의해 실행되는 프로그램 및 데이터를 기억한다.
GPS 모듈(924)은, GPS 위성으로부터 수신되는 GPS 신호를 사용하여, 카 내비게이션 장치(920)의 위치(예를 들어, 위도, 경도 및 고도)를 측정한다. 센서(925)는, 예를 들어 자이로 센서, 지자기 센서 및 기압 센서 등의 센서군을 포함할 수 있다. 데이터 인터페이스(926)는, 예를 들어 도시하지 않은 단자를 통해 차량 탑재 네트워크(941)에 접속되어, 차속 데이터 등의 차량측에서 생성되는 데이터를 취득한다.
콘텐츠 플레이어(927)는, 기억 매체 인터페이스(928)에 삽입되는 기억 매체(예를 들어, CD 또는 DVD)에 기억되어 있는 콘텐츠를 재생한다. 입력 디바이스(929)는, 예를 들어 표시 디바이스(930)의 화면 상에의 터치를 검출하는 터치 센서, 버튼 또는 스위치 등을 포함하고, 유저로부터의 조작 또는 정보 입력을 받아들인다. 표시 디바이스(930)는, LCD 또는 OLED 디스플레이 등의 화면을 갖고, 내비게이션 기능 또는 재생되는 콘텐츠의 화상을 표시한다. 스피커(931)는, 내비게이션 기능 또는 재생되는 콘텐츠의 음성을 출력한다.
무선 통신 인터페이스(933)는, LTE 또는 LTE-Advanced 등의 임의의 셀룰러 통신 방식을 서포트하고, 무선 통신을 실행한다. 무선 통신 인터페이스(933)는, 전형적으로는, BB 프로세서(934) 및 RF 회로(935) 등을 포함할 수 있다. BB 프로세서(934)는, 예를 들어 부호화/복호, 변조/복조 및 다중화/역다중화 등을 행해도 되고, 무선 통신을 위한 다양한 신호 처리를 실행한다. 한편, RF 회로(935)는, 믹서, 필터 및 증폭기 등을 포함해도 되며, 안테나(937)를 통해 무선 신호를 송수신한다. 무선 통신 인터페이스(933)는, BB 프로세서(934) 및 RF 회로(935)를 집적한 원칩의 모듈이어도 된다. 무선 통신 인터페이스(933)는, 도 42에 나타낸 바와 같이 복수의 BB 프로세서(934) 및 복수의 RF 회로(935)를 포함해도 된다. 또한, 도 42에는 무선 통신 인터페이스(933)가 복수의 BB 프로세서(934) 및 복수의 RF 회로(935)를 포함하는 예를 나타냈지만, 무선 통신 인터페이스(933)는 단일의 BB 프로세서(934) 또는 단일의 RF 회로(935)를 포함해도 된다.
또한, 무선 통신 인터페이스(933)는, 셀룰러 통신 방식 외에도, 근거리 무선 통신 방식, 근접 무선 통신 방식 또는 무선 LAN 방식 등의 다른 종류의 무선 통신 방식을 서포트해도 되고, 그 경우에, 무선 통신 방식별 BB 프로세서(934) 및 RF 회로(935)를 포함해도 된다.
안테나 스위치(936) 각각은, 무선 통신 인터페이스(933)에 포함되는 복수의 회로(예를 들어, 다른 무선 통신 방식을 위한 회로) 사이에서 안테나(937)의 접속처를 전환한다.
안테나(937) 각각은, 단일의 또는 복수의 안테나 소자(예를 들어, MIMO 안테나를 구성하는 복수의 안테나 소자)를 갖고, 무선 통신 인터페이스(933)에 의한 무선 신호의 송수신을 위해 사용된다. 카 내비게이션 장치(920)는, 도 42에 나타낸 바와 같이 복수의 안테나(937)를 가져도 된다. 또한, 도 42에는 카 내비게이션 장치(920)가 복수의 안테나(937)를 갖는 예를 나타냈지만, 카 내비게이션 장치(920)는 단일의 안테나(937)를 가져도 된다.
또한, 카 내비게이션 장치(920)는, 무선 통신 방식마다 안테나(937)를 구비해도 된다. 그 경우에, 안테나 스위치(936)는, 카 내비게이션 장치(920)의 구성에서 생략되어도 된다.
배터리(938)는, 도면 중에 파선으로 부분적으로 나타낸 급전 라인을 통해, 도 42에 나타낸 카 내비게이션 장치(920)의 각 블록에 전력을 공급한다. 또한, 배터리(938)는, 차량측으로부터 급전되는 전력을 축적한다.
도 42에 나타낸 카 내비게이션 장치(920)에 있어서, 도 5를 참조하여 설명한 제어부(140)에 포함되는 하나 이상의 구성 요소(정보 공유부(141) 및/또는 송신 신호 처리부(143)) 및/또는 도 6을 참조하여 설명한 제어부(240)에 포함되는 하나 이상의 구성 요소(정보 공유부(241) 및/또는 수신 신호 처리부(243))는, 무선 통신 인터페이스(933)에 있어서 실장되어도 된다. 혹은, 이들 구성 요소 중 적어도 일부는, 프로세서(921)에 있어서 실장되어도 된다. 일례로서, 카 내비게이션 장치(920)는, 무선 통신 인터페이스(933)의 일부(예를 들어, BB 프로세서(934)) 혹은 전부 및/또는 프로세서(921)를 포함하는 모듈을 탑재하고, 당해 모듈에 있어서 상기 하나 이상의 구성 요소가 실장되어도 된다. 이 경우에, 상기 모듈은, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램(바꾸어 말하면, 프로세서에 상기 하나 이상의 구성 요소의 동작을 실행시키기 위한 프로그램)을 기억하고, 당해 프로그램을 실행해도 된다. 다른 예로서, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 카 내비게이션 장치(920)에 인스톨되고, 무선 통신 인터페이스(933)(예를 들어, BB 프로세서(934)) 및/또는 프로세서(921)가 당해 프로그램을 실행해도 된다. 이상과 같이, 상기 하나 이상의 구성 요소를 구비하는 장치로서 카 내비게이션 장치(920) 또는 상기 모듈이 제공되어도 되고, 프로세서를 상기 하나 이상의 구성 요소로서 기능시키기 위한 프로그램이 제공되어도 된다. 또한, 상기 프로그램을 기록한 판독 가능한 기록 매체가 제공되어도 된다.
또한, 도 42에 나타낸 카 내비게이션 장치(920)에 있어서, 예를 들어 도 5를 참조하여 설명한 무선 통신부(120) 및/또는 도 6을 참조하여 설명한 무선 통신부(220)는, 무선 통신 인터페이스(933)(예를 들어, RF 회로(935))에 있어서 실장되어도 된다. 또한, 안테나부(110) 및/또는 안테나부(210)는, 안테나(937)에 있어서 실장되어도 된다. 또한, 기억부(130) 및/또는 기억부(230)는, 메모리(922)에 있어서 실장되어도 된다.
또한, 본 개시에 관한 기술은, 상술한 카 내비게이션 장치(920)의 하나 이상의 블록과, 차량 탑재 네트워크(941)와, 차량측 모듈(942)을 포함하는 차량 탑재 시스템(또는 차량)(940)으로서 실현되어도 된다. 차량측 모듈(942)은, 차속, 엔진 회전수 또는 고장 정보 등의 차량측 데이터를 생성하고, 생성된 데이터를 차량 탑재 네트워크(941)에 출력한다.
<<5. 정리>>
이상, 도 1 내지 도 42를 참조하여, 본 개시의 일 실시 형태에 대해 상세하게 설명하였다. 상기 설명한 바와 같이, 본 실시 형태에 관한 송신 장치(100)는, 프리코딩 행렬을 사용한 변조를 행할 수 있다. 구체적으로는, 송신 장치(100)는, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용한다. 여기서, 복소 신호점 계열에 적용되는 프리코딩 행렬은, 제1 비트 계열의 후보와 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 제1 비트 계열에 대응한다. 이에 의해, 프리코딩 행렬에, 제1 비트 계열을 부여하는 것이 가능해진다.
또한, 본 실시 형태에 관한 송신 장치(100)는, 새로운 공간 변조를 행할 수 있다. 구체적으로는, 송신 장치(100)는, 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행한다. 여기서, 공간 레이어에 대한 매핑 패턴은, 제1 비트 계열의 후보와 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 제1 비트 계열에 대응한다. 이에 의해, 공간 레이어의 매핑 패턴에, 제1 비트 계열을 부여하는 것이 가능해진다.
본 실시 형태에 따르면, 종래의 MIMO에서는 정보가 부여되지 않았던 프리코딩 행렬 및 공간 레이어에 대한 매핑 패턴에 정보가 부여된다. 따라서, MIMO의 리소스 효율의 향상 및 송수신 특성의 개선을 도모하는 것이 가능하다. 또한, 종래의 공간 변조에서 과제로 되어 있던, 안테나의 전환에 수반되는 PAPR의 증가나 아날로그·RF 회로에 대한 부담을 회피 또는 경감시키는 것이 가능해진다.
이상, 첨부 도면을 참조하면서 본 개시의 적합한 실시 형태에 대해 상세하게 설명하였지만, 본 개시의 기술적 범위는 이러한 예에 한정되지 않는다. 본 개시의 기술분야에 있어서의 통상의 지식을 갖는 사람이라면, 청구범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명확하며, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것이라고 이해된다.
또한, 본 명세서에 있어서 흐름도 및 시퀀스도를 사용하여 설명한 처리는, 반드시 도시된 순서로 실행되지는 않아도 된다. 몇몇 처리 스텝은, 병렬적으로 실행되어도 된다. 또한, 추가적인 처리 스텝이 채용되어도 되고, 일부의 처리 스텝이 생략되어도 된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이지 한정적인 것은 아니다. 즉, 본 개시에 관한 기술은, 상기한 효과와 함께, 또는 상기한 효과 대신에, 본 명세서의 기재로부터 당업자에게는 명확한 다른 효과를 발휘할 수 있다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1)
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부를 구비하고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 송신 장치.
(2)
상기 집합에 포함되는 복수의 상기 프리코딩 행렬의 특정 위치의 요소는 서로 동일한, 상기 (1)에 기재된 송신 장치.
(3)
상기 프리코딩 행렬의 상이한 2개의 요소는, 적어도 위상차가 제1 값의 정수배이거나, 진폭비가 제2 값의 정수배 혹은 정수분의 1인, 상기 (1) 또는 (2)에 기재된 송신 장치.
(4)
상기 집합은, 안테나 수와 공간 레이어 수의 조합마다 정의되고,
요소 수가 적은 상기 집합은, 요소 수가 많은 상기 집합의 부분 집합인, 상기 (1) 내지 (3) 중 어느 한 항에 기재된 송신 장치.
(5)
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 신호 처리부를 구비하고,
공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 송신 장치.
(6)
상기 매핑 패턴은, 복수의 공간 레이어 중 2개 이상의 공간 레이어에 매핑되는 복소 신호점의 각각이, 복수의 복소 신호점 집합 중 어느 복소 신호점 집합의 요소인지를 나타내는 패턴인, 상기 (5)에 기재된 송신 장치.
(7)
상기 신호 처리부는,
상기 제1 비트 계열에 기초하여, 상기 매핑 패턴을 선택하고,
상기 매핑 패턴에 기초하여, 상기 제2 비트 계열을 상기 복수의 상기 복소 신호점 집합의 각각으로부터 선택된 복소 신호점을 포함하는 상기 복소 신호점 계열로 변환하는, 상기 (6)에 기재된 송신 장치.
(8)
상기 신호 처리부는, 소정의 복소 신호점 집합에 기초하여 상기 제2 비트 계열을 일시적인 복소 신호점 계열로 변환하고, 상기 일시적인 복소 신호점 계열에 포함되는 복수의 복소 신호점의 각각에, 상기 제1 비트 계열에 기초하는 연산 처리를 적용함으로써, 상기 복소 신호점 계열을 생성하는, 상기 (6)에 기재된 송신 장치.
(9)
상기 복수의 상기 복소 신호점 집합의 각각은, 서로 선형의 관계에 있는, 상기 (6) 내지 (8) 중 어느 한 항에 기재된 송신 장치.
(10)
상기 복수의 상기 복소 신호점 집합의 각각은, 서로 요소 수가 동일하거나 또는 요소 수의 차가 1인, 상기 (6) 내지 (9) 중 어느 한 항에 기재된 송신 장치.
(11)
상기 복수의 상기 복소 신호점 집합은, 2^m FSK(Frequency Shift Keying), 2^m ASK(Amplitude Shift Keying), 2^m PSK(Phase Shift Keying), 또는 2^m QAM(Quadrature Amplitude Modulation) 중 적어도 어느 것으로 표현되는 복소 신호점을 요소로서 포함하고, m은 제로 이상의 정수인, 상기 (6) 내지 (10) 중 어느 한 항에 기재된 송신 장치.
(12)
상기 복수의 상기 복소 신호점 집합 중 하나의 상기 복소 신호점 집합은, 요소 수가 2^m, 또는 1+2^m이고, m은 제로 이상의 정수인, 상기 (6) 내지 (11) 중 어느 한 항에 기재된 송신 장치.
(13)
상기 복소 신호점 집합의 요소 수가 1+2^m인 경우, 당해 복소 신호점 집합은 요소로서 제로(0+0j)를 포함하는, 상기 (12)에 기재된 송신 장치.
(14)
상기 복수의 상기 복소 신호점 집합 중 하나의 상기 복소 신호점 집합은, 요소 수가 1인, 상기 (6) 내지 (12) 중 어느 한 항에 기재된 송신 장치.
(15)
상기 매핑 패턴은, 복수의 공간 레이어 중 어느 공간 레이어에 제로가 아닌 복소 신호점이 매핑될지를 나타내는 패턴인, 상기 (5)에 기재된 송신 장치.
(16)
상기 제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어가 있는지 여부를 나타내는 비트를 포함하는, 상기 (5)에 기재된 송신 장치.
(17)
상기 제1 비트 계열은, 복수의 공간 레이어 중 제로(0+0j)가 매핑되는 공간 레이어를 나타내는 비트를 포함하는, 상기 (16)에 기재된 송신 장치.
(18)
상기 제1 비트 계열은, 복수의 공간 레이어에 동일한 복소 신호점이 매핑되는지 여부, 또는 복소 신호점에의 소정의 선형 변환의 적용 유무를 나타내는 비트를 포함하는, 상기 (16) 또는 (17)에 기재된 송신 장치.
(19)
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 것을 포함하고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로세서에 의해 실행되는 방법.
(20)
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 것을 포함하고,
공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로세서에 의해 실행되는 방법.
(21)
컴퓨터를,
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부
로서 기능시키고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로그램이 기록된 기록 매체.
(22)
컴퓨터를,
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열을 복수의 공간 레이어 중 적어도 어느 것에 매핑하는 공간 레이어 매핑을 행하는 신호 처리부
로서 기능시키고,
공간 레이어에 대한 매핑 패턴은, 상기 제1 비트 계열의 후보와 상기 매핑 패턴의 미리 정해진 복수의 조합에 있어서의 상기 제1 비트 계열에 대응하는, 프로그램이 기록된 기록 매체.
1: 시스템
2: 기지국
3: 단말 장치
4: 셀
100: 송신 장치
110: 안테나부
120: 무선 통신부
130: 기억부
140: 제어부
141: 정보 공유부
143: 송신 신호 처리부
200: 수신 장치
210: 안테나부
220: 무선 통신부
230: 기억부
240: 제어부
241: 정보 공유부
243: 수신 신호 처리부
2: 기지국
3: 단말 장치
4: 셀
100: 송신 장치
110: 안테나부
120: 무선 통신부
130: 기억부
140: 제어부
141: 정보 공유부
143: 송신 신호 처리부
200: 수신 장치
210: 안테나부
220: 무선 통신부
230: 기억부
240: 제어부
241: 정보 공유부
243: 수신 신호 처리부
Claims (22)
- 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부를 구비하고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하고,
상기 프리코딩 행렬의 요소는 제로가 아닌, 송신 장치. - 제1항에 있어서,
상기 집합에 포함되는 복수의 상기 프리코딩 행렬의 특정 위치의 요소는 서로 동일한, 송신 장치. - 제1항에 있어서,
상기 프리코딩 행렬의 상이한 2개의 요소는, 적어도 위상차가 제1 값의 정수배이거나, 진폭비가 제2 값의 정수배 혹은 정수분의 1인, 송신 장치. - 제1항 내지 제3항 중 한 항에 있어서,
상기 집합은, 안테나 수와 공간 레이어 수의 조합마다 정의되고,
요소 수가 적은 상기 집합은, 요소 수가 적은 상기 집합의 요소 수보다 요소 수가 많은 상기 집합의 부분 집합인, 송신 장치. - 제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 것을 포함하고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하고,
상기 프리코딩 행렬의 요소는 제로가 아닌, 프로세서에 의해 실행되는 방법. - 제5항에 있어서,
상기 집합에 포함되는 복수의 상기 프리코딩 행렬의 특정 위치의 요소는 서로 동일한, 프로세서에 의해 실행되는 방법. - 제5항에 있어서,
상기 프리코딩 행렬의 상이한 2개의 요소는, 적어도 위상차가 제1 값의 정수배이거나, 진폭비가 제2 값의 정수배 혹은 정수분의 1인, 프로세서에 의해 실행되는 방법. - 컴퓨터를,
제1 비트 계열에 기초하여, 제2 비트 계열로부터 변환된 복소 신호점 계열에 프리코딩 행렬을 적용하는 신호 처리부
로서 기능시키고,
상기 복소 신호점 계열에 적용되는 상기 프리코딩 행렬은, 상기 제1 비트 계열의 후보와 상기 프리코딩 행렬의 집합의 각 요소의 미리 정해진 조합에 있어서의 상기 제1 비트 계열에 대응하고,
상기 프리코딩 행렬의 요소는 제로가 아닌, 기록 매체에 기록된 프로그램. - 제8항에 있어서,
상기 집합에 포함되는 복수의 상기 프리코딩 행렬의 특정 위치의 요소는 서로 동일한, 기록 매체에 기록된 프로그램. - 제8항에 있어서,
상기 프리코딩 행렬의 상이한 2개의 요소는, 적어도 위상차가 제1 값의 정수배이거나, 진폭비가 제2 값의 정수배 혹은 정수분의 1인, 기록 매체에 기록된 프로그램. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020237032764A KR20230141935A (ko) | 2018-03-22 | 2019-03-07 | 송신 장치, 방법 및 기록 매체 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018054418 | 2018-03-22 | ||
JPJP-P-2018-054418 | 2018-03-22 | ||
JPJP-P-2019-002854 | 2019-01-10 | ||
JP2019002854 | 2019-01-10 | ||
PCT/JP2019/009085 WO2019181535A1 (ja) | 2018-03-22 | 2019-03-07 | 送信装置、方法及び記録媒体 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237032764A Division KR20230141935A (ko) | 2018-03-22 | 2019-03-07 | 송신 장치, 방법 및 기록 매체 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200134221A KR20200134221A (ko) | 2020-12-01 |
KR102652264B1 true KR102652264B1 (ko) | 2024-03-29 |
Family
ID=67987614
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237032764A KR20230141935A (ko) | 2018-03-22 | 2019-03-07 | 송신 장치, 방법 및 기록 매체 |
KR1020207025879A KR102652264B1 (ko) | 2018-03-22 | 2019-03-07 | 송신 장치, 방법 및 기록 매체 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237032764A KR20230141935A (ko) | 2018-03-22 | 2019-03-07 | 송신 장치, 방법 및 기록 매체 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11451273B2 (ko) |
JP (1) | JP7259841B2 (ko) |
KR (2) | KR20230141935A (ko) |
WO (1) | WO2019181535A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7227233B2 (ja) * | 2018-05-10 | 2023-02-21 | 株式会社Nttドコモ | 受信装置 |
KR102680195B1 (ko) | 2020-10-16 | 2024-06-28 | 주식회사 엘지화학 | 네오펜틸 글리콜의 제조방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010055296A1 (en) * | 2000-06-27 | 2001-12-27 | Toshiyuki Akiyama | Receiving apparatus for signal transmission system of orthogonal frequency division multiplexing type |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8670390B2 (en) * | 2000-11-22 | 2014-03-11 | Genghiscomm Holdings, LLC | Cooperative beam-forming in wireless networks |
US8825565B2 (en) * | 2011-08-25 | 2014-09-02 | Numenta, Inc. | Assessing performance in a spatial and temporal memory system |
KR20150087903A (ko) | 2014-01-23 | 2015-07-31 | 한국전자통신연구원 | 편파를 이용한 공간 변조 방법 및 그 장치 |
KR102031597B1 (ko) * | 2014-12-11 | 2019-10-14 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 데이터 송신 방법, 송신단 기기 및 수신단 기기 |
-
2019
- 2019-03-07 KR KR1020237032764A patent/KR20230141935A/ko not_active Application Discontinuation
- 2019-03-07 WO PCT/JP2019/009085 patent/WO2019181535A1/ja active Application Filing
- 2019-03-07 US US16/980,843 patent/US11451273B2/en active Active
- 2019-03-07 JP JP2020508183A patent/JP7259841B2/ja active Active
- 2019-03-07 KR KR1020207025879A patent/KR102652264B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010055296A1 (en) * | 2000-06-27 | 2001-12-27 | Toshiyuki Akiyama | Receiving apparatus for signal transmission system of orthogonal frequency division multiplexing type |
Also Published As
Publication number | Publication date |
---|---|
US20210021308A1 (en) | 2021-01-21 |
US11451273B2 (en) | 2022-09-20 |
KR20200134221A (ko) | 2020-12-01 |
KR20230141935A (ko) | 2023-10-10 |
WO2019181535A1 (ja) | 2019-09-26 |
JPWO2019181535A1 (ja) | 2021-03-11 |
JP7259841B2 (ja) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7003658B2 (ja) | 装置、方法及びプログラム | |
US11362757B2 (en) | Apparatus including a transmission processing unit that generates transmission signal sequences of multiple power layers | |
KR101443600B1 (ko) | 상향링크 제어정보 전송방법 및 사용자기기 | |
JP7039864B2 (ja) | 送信装置、受信装置、方法及び記録媒体 | |
CN107431555B (zh) | 装置 | |
JP6586762B2 (ja) | 受信装置、送信装置、受信方法、送信方法及びプログラム | |
CN107534508A (zh) | 终端装置及基站装置 | |
US10477555B2 (en) | Device and method for non-orthogonal multiplexing | |
KR102652264B1 (ko) | 송신 장치, 방법 및 기록 매체 | |
US20220109595A1 (en) | Apparatus and method | |
US11310091B2 (en) | Transmission device, method, and recording medium | |
WO2021243436A1 (en) | A modulation scheme for high order constellation | |
EP3605891A1 (en) | Transmission device, reception device, wireless communication system, and method and program for use with transmission device, reception device, and wireless communication system | |
US10505771B2 (en) | Apparatus, method, and program | |
US10938608B2 (en) | Apparatus and method | |
US10355806B2 (en) | Control device and control method for sparse code multiple access |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |