JP7259642B2 - トレンチゲート型のスイッチング素子の製造方法 - Google Patents

Description

本明細書に開示の技術は、トレンチゲート型のスイッチング素子の製造方法に関する。

特許文献１には、トレンチゲート型のスイッチング素子の製造方法が開示されている。この製造方法では、ＳｉＣ（炭化ケイ素）により構成された基板を用いてスイッチング素子を製造する。この製造方法では、ＳｉＣ基板にトレンチを形成し、トレンチ内にゲート電極を形成する。その後、ＳｉＣ基板の上面とゲート電極の上面を覆う層間絶縁膜を形成する。次に、フォトリソグラフィによって、ＳｉＣ基板の上面を覆う部分の層間絶縁膜にコンタクトホールを形成する。次に、コンタクトホール内に、ＳｉＣ基板に接するソース電極を形成する。

特開２０１８－０６１０２３号公報

特許文献１の製造方法では、製造誤差によって、コンタクトホールがトレンチに対して位置ずれする。このため、コンタクトホールとトレンチの間に一定の間隔を設ける必要がある。したがって、スイッチング素子の微細化に限界がある。

ソース電極を自己整合的に形成することもできる。この製造方法では、まず、図１５に示すように、トレンチ１４０内にゲート電極１４４、ゲート絶縁膜１４２を形成する。このとき、ゲート電極１４４の上面がトレンチ１４０内に位置するように、ゲート電極１４４を形成する。次に、図１６に示すように、ゲート電極１４４の上面を覆うように、層間絶縁膜１４６を形成する。ここでは、層間絶縁膜１４６の上面がトレンチ１４０内に位置するように、層間絶縁膜１４６を形成する。層間絶縁膜１４６よりも上側では、トレンチ１４０の側面１４０ａを露出させる。次に、図１７に示すように、ＳｉＣ基板１１２の上面１１２ａとトレンチ１４０の側面１４０ａに接するように、ニッケルを含有するニッケル含有層１６０を形成する。次に、ＳｉＣ基板１１２を加熱して、ニッケル含有層１６０とＳｉＣ基板１１２を反応させる。その結果、図１８に示すように、ニッケル含有層１６０とＳｉＣ基板１１２の界面に、ニッケルシリサイド層１６２（ニッケルとシリコンの合金層）が形成される。その後、シリサイド化しなかったニッケル含有層１６０を除去すると、図１９に示す構成が得られる。残存するニッケルシリサイド層１６２が、ＳｉＣ基板１１２に接するソース電極となる。この製造方法によれば、トレンチ１４０内のゲート電極１４４から絶縁されているとともにＳｉＣ基板１１２に接するニッケルシリサイド層１６２（ソース電極）を得ることができる。また、この製造方法によれば、トレンチ１４０に隣接する範囲に自己整合的にニッケルシリサイド層１６２が形成される。トレンチ１４０とニッケルシリサイド層１６２の間に間隔が形成されないので、スイッチング素子を微細化することができる。

しかしながら、この製造方法では、図１８、１９に示すように、トレンチ１４０の上端の角部１４０ｂに結晶欠陥１５０が形成され易い。すなわち、この製造方法では、ニッケルシリサイド層１６２を形成するときに、ＳｉＣ基板１１２の上面１１２ａとトレンチ１４０の側面１４０ａの両方でシリサイド化反応が生じる。このため、角部１４０ｂでは上面１１２ａと側面１４０ａの両方からシリサイド化反応が起こり、角部１４０ｂに応力が集中する。その結果、角部１４０ｂに結晶欠陥１５０が形成され易い。角部１４０ｂに結晶欠陥１５０が形成されると、スイッチング素子の使用時にリーク電流が生じる等の問題が生じる。本明細書では、ソース電極を自己整合的に形成することができるとともに、トレンチの上端の角部における結晶欠陥の発生を抑制できる技術を提案する。

本明細書が開示する第１の発明は、トレンチゲート型のスイッチング素子の製造方法である。この製造方法は、第１～第６工程を有する。前記第１工程では、ＳｉＣ基板の上面にトレンチを形成する。前記第２工程では、前記トレンチ内に、ゲート絶縁膜と、前記ゲート絶縁膜によって前記ＳｉＣ基板から絶縁されたゲート電極と、前記ゲート電極の上面を覆う層間絶縁膜を形成する。前記第２工程では、前記層間絶縁膜の上面が前記トレンチの内部に位置するように前記層間絶縁膜を形成する。前記第３工程では、前記ＳｉＣ基板を酸化することによって、前記ＳｉＣ基板の前記上面を覆う上面酸化膜と、前記層間絶縁膜の前記上面よりも上側の前記トレンチの側面を覆うとともに前記上面酸化膜よりも厚い側面酸化膜を形成する。前記第４工程では、エッチングによって、前記上面酸化膜を除去するとともに前記側面酸化膜を残存させる。前記第５工程では、前記ＳｉＣ基板の前記上面と前記側面酸化膜に接するニッケル含有層を形成する。前記第６工程では、前記ＳｉＣ基板を加熱することによって、前記ニッケル含有層と前記ＳｉＣ基板の界面にニッケルシリサイド層を形成する。

この製造方法では、層間絶縁膜を形成した後に、第３工程で、ＳｉＣ基板の上面を覆う上面酸化膜と層間絶縁膜の上面よりも上側のトレンチの側面を覆うとともに上面酸化膜よりも厚い側面酸化膜を形成する。さらに、第４工程で、エッチングによって、上面酸化膜を除去するとともに側面酸化膜を残存させる。エッチング前において側面酸化膜が上面酸化膜よりも厚いので、エッチング後に側面酸化膜を残存させることができる。その後、第５工程でニッケル含有層を形成し、第６工程でニッケルシリサイド層を形成する。第６工程では、層間絶縁膜よりも上側のトレンチの側面が側面酸化膜に覆われているので、この側面ではシリサイド化反応が生じない。他方、ＳｉＣ基板の上面では、シリサイド化反応が生じる。したがって、ＳｉＣ基板の上面のトレンチに隣接する範囲に自己整合的にニッケルシリサイド層（ソース電極）が形成される。トレンチの上端の角部では、トレンチの側面からはシリサイド化反応が生じず、ＳｉＣ基板の上面からシリサイド化反応が生じる。このため、角部に加わる応力が低減され、角部での結晶欠陥の発生が抑制される。

また、本明細書では、第２の発明として、スイッチング素子のオン抵抗を低減する技術を提案する。

特開２００７－１３４５００号公報には、トレンチゲート型のスイッチング素子が開示されている。このスイッチング素子では、半導体基板の上面を平面視したときに、トレンチゲートが矩形波状に折れ曲がって伸びている。このようにトレンチゲートを折れ曲がった形状とすることで、チャネル密度を増大させ、スイッチング素子のオン抵抗を低減することができる。

本明細書では、第２の発明として、特開２００７－１３４５００号公報とは異なる構成によってチャネル密度を増大させ、スイッチング素子のオン抵抗を低減する技術を提案する。

本明細書が開示する第２の発明は、トレンチゲート型スイッチング素子の製造方法である。この製造方法は、第１～第５工程を有する。前記第１工程では、ＳｉＣ基板の表面にマスクを形成する。前記第１工程は、前記ＳｉＣ基板の前記表面が前記ＳｉＣ基板の（０００－１）面に対する角度が１０°未満の面により構成されており、前記マスクが前記ＳｉＣ基板の［１－１００］方向に対する角度が３０°未満の方向に沿って直線状に伸びる開口部を有しており、前記開口部の側面が凹凸を有することを特徴とする。前記第２工程では、前記開口部内で前記ＳｉＣ基板をエッチングすることによって前記ＳｉＣ基板の前記表面にトレンチを形成する。前記第２工程は、前記トレンチの側面に前記トレンチの深さ方向に沿って伸びる複数の凹部が形成されることを特徴とする。前記第３工程では、前記トレンチの前記側面を等方性エッチングすることによって、前記トレンチの前記側面の前記各凹部の表面に、前記［１－１００］方向に対して６０°傾斜する表面と前記［１－１００］方向に対して１２０°傾斜する表面を露出させる。前記第４工程では、前記トレンチの前記側面を覆うゲート絶縁膜を形成する。前記第５工程では、前記トレンチ内に、前記ゲート絶縁膜によって前記ＳｉＣ基板から絶縁されたゲート電極を形成する。

この製造方法では、マスクの開口部がＳｉＣ基板の［１－１００］方向に対する角度が３０°未満の方向に沿って直線状に伸びている。開口部の側面は凹凸を有する。したがって、開口部内のＳｉＣ基板をエッチングしてトレンチを形成すると、開口部の側面の凹凸に倣って、トレンチの深さ方向に沿って伸びる複数の凹部が形成される。その後、トレンチの側面を等方性エッチングすることによって、トレンチの側面の各凹部の表面に、［１－１００］方向に対して６０°傾斜する表面と［１－１００］方向に対して１２０°傾斜する表面を露出させる。このようにトレンチの側面を加工した後に、ゲート絶縁膜とゲート電極が形成される。したがって、スイッチング素子のチャネルは、複数の凹部を備えるトレンチの側面に沿って形成されることになる。このため、チャネル密度が高くなる。また、チャネルは、複数の凹部の表面（すなわち、［１－１００］方向に対して６０°傾斜する表面と［１－１００］方向に対して１２０°傾斜する表面）に沿って形成される。［１－１００］方向に対して６０°傾斜する表面と［１－１００］方向に対して１２０°傾斜する表面では、チャネル移動度が高い。このように、この製造方法によれば、チャネル密度が高いとともにチャネル移動度が高いスイッチング素子を製造することができる。したがって、この製造方法によれば、オン抵抗が低いスイッチング素子を製造することができる。

実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 比較例の製造方法の説明図。 比較例の製造方法の説明図。 比較例の製造方法の説明図。 比較例の製造方法の説明図。 比較例の製造方法の説明図。 実施例２のスイッチング素子の製造方法の説明図。 実施例２のスイッチング素子の製造方法の説明図。 実施例２のスイッチング素子の製造方法の説明図。 実施例２のスイッチング素子の製造方法の説明図。 実施例２のスイッチング素子の製造方法の説明図。 トレンチの側面を水平方向に切断した断面図。 ＣＤＥ後のトレンチの側面を水平方向に切断した断面図。 実施例２のスイッチング素子の製造方法の説明図。 ＳｉＣ基板中のチャネル移動度を面毎に示したグラフ。

実施例１として、第１の発明の実施例について説明する。実施例１のスイッチング素子の製造方法について説明する。まず、図１に示すＳｉＣ基板１２を準備する。ＳｉＣ基板１２の上面１２ａは、Ｓｉ面と略平行な平面である。より詳細には、上面１２ａとＳｉ面との間の角度は１０度以下である。ＳｉＣ基板１２は、ソース領域２０、ボディ領域２４、ドリフト領域２６、及び、ドレイン領域２８を有している。ソース領域２０は、ｎ型であり、ＳｉＣ基板１２の上面１２ａに露出する範囲に配置されている。ボディ領域２４は、ｐ型であり、ソース領域２０の周囲に配置されている。ボディ領域２４は、ソース領域２０に隣接する範囲で上面１２ａに露出している。ドリフト領域２６は、ｎ型であり、ボディ領域２４の下側に配置されている。ドリフト領域２６は、ボディ領域２４によってソース領域２０から分離されている。ドレイン領域２８は、ｎ型であり、ドリフト領域２６よりも高いｎ型不純物濃度を有している。ドレイン領域２８は、ドリフト領域２６の下側に配置されている。ソース領域２０、ボディ領域２４、ドリフト領域２６、及び、ドレイン領域２８は、イオン注入、エピタキシャル成長等により形成することができる。

まず、図２に示すように、ＳｉＣ基板１２の上面１２ａに、トレンチ４０を形成する。ここでは、ソース領域２０とボディ領域２４を貫通してドリフト領域２６に達するトレンチ４０を形成する。また、トレンチ４０の各側面がｍ面と略平行となるようにトレンチ４０は形成される。より詳細には、トレンチ４０の各側面とｍ面との間の角度は１０度以下である。

次に、図３に示すように、トレンチ４０の内面を覆うゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、上面１２ａにも形成される。

次に、図４に示すように、トレンチ４０の内部とＳｉＣ基板１２の上面１２ａの上部（より詳細には、上面１２ａを覆うゲート絶縁膜４２の上部）に、ポリシリコン層４５を形成する。

次に、図５に示すように、ポリシリコン層４５をエッチングする。これによって、上面１２ａ上のポリシリコン層４５を除去する。また、トレンチ４０内にポリシリコン層４５を残存させる。ここでは、ポリシリコン層４５の上面がトレンチ４０内であってソース領域２０の下端よりも上側に位置するように、ポリシリコン層４５を残存させる。トレンチ４０内に残存したポリシリコン層４５は、ゲート電極４４である。

次に、図６に示すように、トレンチ４０の内部とＳｉＣ基板１２の上面１２ａの上部（より詳細には、上面１２ａを覆うゲート絶縁膜４２の上部）に、層間絶縁膜４６を形成する。

次に、図７に示すように、層間絶縁膜４６とゲート絶縁膜４２をエッチングする。これによって、上面１２ａ上の層間絶縁膜４６とゲート絶縁膜４２を除去する。ゲート絶縁膜４２は、ゲート電極４４の側方と下側に残存させる。層間絶縁膜４６は、トレンチ４０の内部に残存させる。このとき、層間絶縁膜４６の上面がトレンチ４０内に位置するように層間絶縁膜４６を残存させる。層間絶縁膜４６よりも上側では、トレンチ４０の側面４０ａが露出する。

次に、図８に示すように、ＳｉＣ基板１２を加熱することによって、ＳｉＣ基板１２の上面１２ａとトレンチ４０の側面４０ａに熱酸化膜９０を形成する。以下では、上面１２ａを覆う熱酸化膜９０を上面酸化膜９１といい、側面４０ａを覆う熱酸化膜９０を側面酸化膜９２という。上述したように上面１２ａはＳｉ面と略平行である一方で、側面４０ａはｍ面と略平行である。このように各面が構成されている場合は、側面４０ａに側面酸化膜９２が成長する速度が、上面１２ａに上面酸化膜９１が成長する速度よりも速い。側面酸化膜９２は、上面酸化膜９１の約４倍の速度で成長する。したがって、図８に示すように、側面酸化膜９２は上面酸化膜９１よりも厚くなる。

次に、ＤＨＦ（希釈されたフッ酸）によって熱酸化膜９０をエッチングする。これによって、図９に示すように、上面酸化膜９１を除去する。また、側面酸化膜９２を、側面４０ａに残存させる。エッチング前において側面酸化膜９２が上面酸化膜９１よりも厚いので、エッチング後に側面酸化膜９２を残存させることができる。

次に、図１０に示すように、スパッタリング等によって、ＳｉＣ基板１２の上面１２ａ上に金属層６０を形成する。金属層６０は、ニッケルを含有する金属により構成されている。本実施例では、金属層６０はニッケル単体により構成されている。金属層６０は、層間絶縁膜４６よりも上側のトレンチ４０内に充填される。層間絶縁膜４６よりも上側のトレンチ４０の側面４０ａは側面酸化膜９２に覆われているので、側面４０ａは金属層６０に接触しない。

次に、ＳｉＣ基板１２を加熱して、ＳｉＣ基板１２中のシリコンと金属層６０中のニッケルとを反応させる。これによって、図１１に示すように、上面１２ａ（すなわち、ＳｉＣ基板１２と金属層６０の界面）にニッケルシリサイド層６２を形成する。ニッケルシリサイド層６２は、ソース領域２０とボディ領域２４にオーミック接触する。また、上述したように、トレンチ４０の側面４０ａは金属層６０に接していないので、側面４０ａにはニッケルシリサイド層６２は成長しない。このため、トレンチ４０の上端の角部４０ｂ（側面４０ａと上面１２ａの境界部）では、上面１２ａからシリサイド化反応が進行し、側面４０ａからはシリサイド化反応が進行しない。このため、ニッケルシリサイド層６２が成長するときに、角部４０ｂにそれほど高い応力は加わらない。したがって、角部４０ｂに結晶欠陥が生じることが抑制される。

次に、図１２に示すように、シリサイド化しなかった金属層６０をエッチングにより除去する。

次に、図１３に示すように、ニッケルシリサイド層６２上にアルミニウムシリサイド層６３を形成する。ニッケルシリサイド層６２とアルミニウムシリサイド層６３がソース電極６４となる。

その後、図１４に示すように、ＳｉＣ基板１２の下面１２ｂにドレイン電極６６を形成することで、スイッチング素子（より詳細には、ｎチャネル型のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor））が完成する。

以上に説明したように、実施例１の製造方法によれば、トレンチ４０に隣接する位置でＳｉＣ基板１２にコンタクトするように自己整合的にソース電極６４が形成される。トレンチ４０とソース電極６４の間に間隔が生じないので、スイッチング素子を微細化することができる。また、この製造方法では、トレンチ４０の角部４０ｂに結晶欠陥が生じることを抑制できる。したがって、この製造方法によれば、リーク電流が生じ難く、高品質なスイッチング素子を製造することができる。

実施例２として、第２の発明の実施例を説明する。実施例２のスイッチング素子の製造方法について説明する。まず、図２０に示すＳｉＣ（炭化ケイ素）基板２１２を準備する。ＳｉＣ基板２１２の上面２１２ａは、（０００－１）面に対する角度が１０°未満の面により構成されている。特に、実施例２では、上面２１２ａは、（０００－１）面により構成されている。ＳｉＣ基板２１２は、ソース領域２２０、ボディ領域２２４、ドリフト領域２２６、及び、ドレイン領域２２８を有している。ソース領域２２０は、ｎ型であり、ＳｉＣ基板２１２の上面２１２ａに露出する範囲に配置されている。ボディ領域２２４は、ｐ型であり、ソース領域２２０の周囲に配置されている。ボディ領域２２４は、ソース領域２２０に隣接する範囲で上面２１２ａに露出している。ドリフト領域２２６は、ｎ型であり、ボディ領域２２４の下側に配置されている。ドリフト領域２２６は、ボディ領域２２４によってソース領域２２０から分離されている。ドレイン領域２２８は、ｎ型であり、ドリフト領域２２６よりも高いｎ型不純物濃度を有している。ドレイン領域２２８は、ドリフト領域２２６の下側に配置されている。ソース領域２２０、ボディ領域２２４、ドリフト領域２２６、及び、ドレイン領域２２８は、イオン注入、エピタキシャル成長等により形成することができる。

まず、図２１に示すように、ＳｉＣ基板２１２の上面２１２ａ上に酸化膜２３０を形成する。さらに、酸化膜２３０上に、レジスト層２３２を形成する。ここでは、分子量が大きいレジスト材を用いてレジスト層２３２を形成する。例えば、分子量が１００００～５０００００のレジスト材を用いることができる。また、レジスト材の成分共重合体の分子量分布Ｍｗ／Ｍｎ（Ｍｗ：重量平均分子量、Ｍｎ：数平均分子量）が広分散である場合には、分子量分布が１５以上であることが好ましい。次に、図２２に示すように、レジスト層２３２をパターニングすることによって、開口部２３４を形成する。すなわち、レジスト層２３２の一部を酸化膜２３０が露出するまでエッチングして、開口部２３４を形成する。ここでは、上側から見たときに、開口部２３４が直線状に伸びるように開口部２３４を形成する。ＳｉＣ基板２１２の［１－１００］方向に対する角度が３０°未満の方向に沿って開口部２３４が直線状に伸びることが好ましい。実施例２では、開口部２３４が［１－１００］方向に沿って直線状に伸びるように形成される。上述したように、レジスト層２３２は、分子量が大きいレジスト材により構成されている。このようなレジスト層２３２をエッチングして開口部２３４を形成すると、開口部２３４の側面に凹凸２３４ａが形成される。例えば、分子量が１００００程度の場合にはレジスト材を構成する分子のサイズが３～４ｎｍであるので、同程度のサイズの凹凸２３４ａが形成される。

次に、図２３に示すように、開口部２３４内で酸化膜２３０をエッチングすることによって、酸化膜２３０に開口部２３６を形成する。ここでは、異方性エッチングによって、開口部２３４内の酸化膜２３０を下方向（ＳｉＣ基板２１２の厚さ方向）にエッチングする。開口部２３６を形成することで、開口部２３６の底部にＳｉＣ基板２１２の上面２１２ａを露出させる。開口部２３４が［１－１００］方向に沿って直線状に伸びているので、開口部２３６も［１－１００］方向に沿って直線状に伸びる形状となる。レジスト層２３２をマスクとして酸化膜２３０を異方性エッチングすると、開口部２３４の側面の凹凸２３４ａに倣って、開口部２３６の側面に凹凸２３６ａが形成される。下方向に向かって酸化膜２３０の異方性エッチングが進行するので、凹凸２３６ａは下方向に沿って筋状に伸びる形状となる。すなわち、上下方向（酸化膜２３０の厚さ方向）に沿って伸びる複数の微小な凹部が開口部２３６の側面に形成されることで、開口部２３６の側面に凹凸２３６ａが形成される。開口部２３６を形成したら、レジスト層２３２を除去する。

次に、図２４に示すように、開口部２３６内でＳｉＣ基板２１２をエッチングすることによって、ＳｉＣ基板２１２にトレンチ２４０を形成する。ここでは、異方性エッチングによって、開口部２３６内でＳｉＣ基板２１２を下方向にエッチングする。ここでは、ソース領域２２０とボディ領域２２４を貫通してドリフト領域２２６に達するトレンチ２４０を形成する。開口部２３６が［１－１００］方向に沿って直線状に伸びているので、トレンチ２４０も上面２１２ａにおいて［１－１００］方向に沿って直線状に伸びるように形成される。酸化膜２３０をマスクとしてＳｉＣ基板２１２を異方性エッチングすると、開口部２３６の側面の凹凸２３６ａに倣って、トレンチ２４０の側面に凹凸２４０ａ（いわゆる、ストリエーション）が形成される。下方向（トレンチ２４０の深さ方向）に向かってＳｉＣ基板２１２の異方性エッチングが進行するので、凹凸２４０ａはトレンチ２４０の深さ方向に沿って筋状に伸びる形状となる。すなわち、トレンチ２４０の深さ方向に沿って伸びる複数の微小な凹部がトレンチ２４０の側面に形成されることで、トレンチ２４０の側面に凹凸２４０ａが形成される。ここでは、分子量が小さい希ガス（例えば、ヘリウム）を含むガスを用いて異方性エッチングを行うことで、トレンチ２４０の側面の平滑化を防ぎ、トレンチ２４０の側面に凹凸２４０ａを形成する。

図２５は、異方性エッチングによってトレンチ２４０を形成した直後のトレンチ２４０の側面（以下、側面２４０ｂという）を水平方向に切断した断面図を示している。トレンチ２４０の側面２４０ｂは、蛇行しながら［１－１００］方向に沿って伸びている。また、側面２４０ｂには、多数の微小な凹部２４０ｃ（上述したトレンチ２４０の深さ方向に沿って伸びる凹部）が形成されている。側面２４０ｂに多数の凹部２４０ｃが形成されていることで、側面２４０ｂに凹凸２４０ａが形成されている。この段階では、凹凸２４０ａの高さＨ１（すなわち、凹部２４０ｃの深さ）は５０ｎｍよりも高い。

次に、トレンチ２４０の側面２４０ｂをＣＤＥ（chemical dry etching）によりエッチングする。ＣＤＥは、等方性エッチングである。ここでは、Ｏ_２とＣＦ系ガス（例えば、ＣＦ_４）によって、側面２４０ｂをエッチングする。ＳｉＣ基板２１２を等方性エッチングするときには、結晶方位によってエッチング速度が異なり、特定の結晶面が露出し易い。側面２４０ｂを等方性エッチングする場合には、［１－１００］方向に対して６０°傾斜する表面と［１－１００］方向に対して１２０°傾斜する表面が露出し易い。したがって、図２６に示すように、側面２４０ｂを等方性エッチングすると、凹部２４０ｃの表面に、［１－１００］方向に対して６０°傾斜する表面２４０ｄと、［１－１００］方向に対して１２０°傾斜する表面２４０ｅが露出する。また、等方性エッチングによって、凹凸２４０ａの高さＨ１が低くなる。ここでは、ゲートリークを防ぐために、高さＨ１が５０ｎｍ以下（好ましくは、５～５０ｎｍ）となるように、エッチングを行う。

次に、図２７に示すように、トレンチ２４０の内面を覆うようにゲート絶縁膜２４２を形成する。次に、トレンチ２４０内にゲート電極２４４を形成する。ゲート電極２４４は、ゲート絶縁膜２４２によってＳｉＣ基板２１２から絶縁される。次に、ゲート電極２４４の上面を覆う層間絶縁膜２４６を形成する。次に、ＳｉＣ基板２１２の上面２１２ａを覆うソース電極２６４を形成する。ソース電極２６４は、層間絶縁膜２４６によってゲート電極２４４から絶縁される。次に、ＳｉＣ基板２１２の下面２１２ｂを覆うドレイン電極２６６を形成する。以上の工程によって、図２７に示すスイッチング素子２１０（より詳細には、ｎチャネル型のＭＯＳＦＥＴ）が完成する。

このように製造されたスイッチング素子２１０がオンするときには、トレンチ２４０の側面２４０ｂにチャネルが形成される。図２６に示すように、側面２４０ｂには多数の凹部２４０ｃが形成されている。言い換えると、側面２４０ｂは、蛇行しながら［１－１００］方向に伸びている。このため、水平方向における側面２４０ｂの延面距離が長くなっており、側面２４０ｂには高密度にチャネルが形成される。さらに、側面２４０ｂは、［１－１００］方向に対して６０°傾斜する表面２４０ｄと、［１－１００］方向に対して１２０°傾斜する表面２４０ｅを有する。図２８は、ＳｉＣ基板２１２中に形成されたチャネルの移動度をチャネルが形成される面の角度毎に示したグラフである。図２８の横軸は、チャネルが形成される面の［１－１００］方向に対する角度を示している。図２８に示すように、［１－１００］方向に対して６０°傾斜する面（すなわち、表面２４０ｄ）と、［１－１００］方向に対して１２０°傾斜する面（すなわち、表面２４０ｅ）ではチャネル移動度が高い。スイッチング素子２１０では、チャネル移動度が高い表面２４０ｄ、２４０ｅに沿ってチャネルが形成される。このように、スイッチング素子２１０では、トレンチ２４０の側面２４０ｂに複数の凹部２４０ｃが存在することでチャネル密度が高くなっており、かつ、凹部２４０ｃに表面２４０ｄ、２４０ｅが露出していることでチャネル移動度が高くなっている。したがって、スイッチング素子２１０は、低いオン抵抗を有する。

次に、特開２００７－１３４５００号公報の技術に対する実施例２の利点について、以下に説明する。上述したように、特開２００７－１３４５００号公報のスイッチング素子では、トレンチゲートが矩形波状に折れ曲がっている。

特開２００７－１３４５００号公報のスイッチング素子では、トレンチゲートが折れ曲がった部分ではトレンチの実質的な幅が広くなる。このようなトレンチをエッチングにより形成する場合には、トレンチが折れ曲がった部分（実質的な幅が広い部分）でエッチングレートが速くなり、トレンチが折れ曲がった部分で局所的にトレンチが深くなる。このため、トレンチが深い位置で電界が集中し易く、スイッチング素子の耐圧が低下する。これに対し、実施例２のスイッチング素子２１０では、トレンチ２４０の側面２４０ｂに形成される凹凸２４０ａの高さＨ１が極めて低いので、トレンチ２４０を形成するときのエッチングレートに対する影響はない。したがって、トレンチ２４０が局所的に深くなることがなく、電界集中が抑制される。

特開２００７－１３４５００号公報のスイッチング素子では、トレンチゲートが折れ曲がっているので、半導体基板の表面においてトレンチゲートが占める面積が広い。このため、ソース電極が半導体基板にコンタクトする部分の面積が狭い。これに対し、実施例２のスイッチング素子２１０では、トレンチ２４０の側面２４０ｂに形成される凹凸２４０ａの高さＨ１が極めて低いので、ＳｉＣ基板２１２の上面２１２ａにおいてトレンチ２４０が占める面積が狭い。このため、ソース電極２６４がＳｉＣ基板２１２にコンタクトする面積を広く確保することができる。これによって、スイッチング素子２１０のオン抵抗をより低減することができる。

特開２００７－１３４５００号公報のスイッチング素子では、トレンチゲートが約９０°に折れ曲がっている。図２８に示すように、［１－１００］方向に対して９０°傾斜する面では、チャネル移動度が低い。これに対し、実施例２のスイッチング素子２１０では、トレンチ２４０の側面２４０ｂが［１－１００］方向に対して９０°の向きとなる部分がない。側面２４０ｂの大部分が、チャネル抵抗が低い表面２４０ｄ、２４０ｅにより構成されている。これによって、スイッチング素子２１０のオン抵抗をより低減することができる。

なお、実施例２では、レジスト層２３２として分子量が１００００以上のレジスト材を用いることで、開口部２３４の側面に凹凸２３４ａを形成した。しかしながら、開口部２３４を形成した後に、ＣＤＥによって開口部２３４の側面を荒らすことで、開口部２３４の側面に凹凸２３４ａを形成してもよい。この場合、レジスト層２３２として分子量が１００００未満のレジスト材を用いてもよい。レジスト材の分子量が大きすぎるとパターニング精度が悪くなる場合があるので、この問題を回避するために、分子量が小さいレジスト材を用いるとともに開口部２３４の側面にＣＤＥを行ってもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１２ ：ＳｉＣ基板
２０ ：ソース領域
２４ ：ボディ領域
２６ ：ドリフト領域
２８ ：ドレイン領域
４０ ：トレンチ
４０ａ ：側面
４０ｂ ：角部
４２ ：ゲート絶縁膜
４４ ：ゲート電極
４６ ：層間絶縁膜
６０ ：金属層
６２ ：ニッケルシリサイド層
６３ ：アルミニウムシリサイド層
６４ ：ソース電極
６６ ：ドレイン電極
９０ ：熱酸化膜
９１ ：上面酸化膜
９２ ：側面酸化膜
２１０ ：スイッチング素子
２１２ ：ＳｉＣ基板
２２０ ：ソース領域
２２４ ：ボディ領域
２２６ ：ドリフト領域
２２８ ：ドレイン領域
２３０ ：酸化膜
２３２ ：レジスト層
２３４ ：開口部
２３４ａ ：凹凸
２３６ ：開口部
２３６ａ ：凹凸
２４０ ：トレンチ
２４０ａ ：凹凸
２４０ｂ ：側面
２４０ｃ ：凹部
２４０ｄ ：表面
２４０ｅ ：表面
２４２ ：ゲート絶縁膜
２４４ ：ゲート電極
２４６ ：層間絶縁膜
２６４ ：ソース電極
２６６ ：ドレイン電極

Claims (1)

1. トレンチゲート型のスイッチング素子の製造方法であって、
   ＳｉＣ基板の上面にトレンチを形成する工程と、
   前記トレンチ内に、ゲート絶縁膜と、前記ゲート絶縁膜によって前記ＳｉＣ基板から絶縁されたゲート電極と、前記ゲート電極の上面を覆う層間絶縁膜を形成する工程であって、前記層間絶縁膜の上面が前記トレンチの内部に位置するように前記層間絶縁膜を形成する工程と、
   前記ＳｉＣ基板を酸化することによって、前記ＳｉＣ基板の前記上面を覆う上面酸化膜と、前記層間絶縁膜の前記上面よりも上側の前記トレンチの側面を覆うとともに前記上面酸化膜よりも厚い側面酸化膜を形成する工程と、
   エッチングによって、前記上面酸化膜を除去するとともに前記側面酸化膜を残存させる工程と、
   前記ＳｉＣ基板の前記上面と前記側面酸化膜に接するニッケル含有層を形成する工程と、
   前記ＳｉＣ基板を加熱することによって、前記ニッケル含有層と前記ＳｉＣ基板の界面にニッケルシリサイド層を形成する工程、
   を有する製造方法。

Images