JP7259302B2 - コアレス基板の製造方法 - Google Patents

コアレス基板の製造方法 Download PDF

Info

Publication number
JP7259302B2
JP7259302B2 JP2018230413A JP2018230413A JP7259302B2 JP 7259302 B2 JP7259302 B2 JP 7259302B2 JP 2018230413 A JP2018230413 A JP 2018230413A JP 2018230413 A JP2018230413 A JP 2018230413A JP 7259302 B2 JP7259302 B2 JP 7259302B2
Authority
JP
Japan
Prior art keywords
metal foil
substrate
foil
conductor pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230413A
Other languages
English (en)
Other versions
JP2020092243A (ja
Inventor
友希 大村
智行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2018230413A priority Critical patent/JP7259302B2/ja
Publication of JP2020092243A publication Critical patent/JP2020092243A/ja
Application granted granted Critical
Publication of JP7259302B2 publication Critical patent/JP7259302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、コアレス基板の製造方法に関する。
パッケージ基板の薄化、高密度化の要求に伴い、コアレス工法への関心が高まっている。コアレス工法では、金属板等の剛性機能の優れたコア基板を有さないコアレス基板を得ることができる。コアレス基板を製造する技術として、特許文献1に記載のものがある。同文献には、半導体素子搭載用パッケージ基板の製造方法が、第1の絶縁樹脂層と、ケイ素化合物を含む剥型層と、特定の厚さの極薄銅箔と、をこの順で含む回路形成用指示基板を形成する工程、極薄銅箔上に特定の方法で第1の配線導体を形成する工程、第1の配線導体と接するように第2の絶縁樹脂層を配置し、第2の絶縁樹脂層を加熱加圧して積層する工程、第2の絶縁樹脂層に、第1の配線導体に達する非貫通孔を形成し、その内壁を特定の方法によって接続させて第2の配線導体を形成する工程、第1の配線導体および第2の配線導体が形成された回路形成基板から第1の絶縁樹脂層を剥離する工程、ならびに、剥型層および/または極薄銅箔を除去する工程を含むことが記載されている。同文献によれば、かかる製造方法により、生産効率がよく、設計の自由度が高い半導体素子搭載用パッケージ基板の製造方法および半導体素子実装基板の製造方法を提供することができるとされている。
国際公開第2018/003703号
しかしながら、上記特許文献1に記載の技術について本発明者が検討したところ、コアレス基板においてたとえばショート不良の発生が懸念されるなど、絶縁特性の確保という点で改善の余地があった。
本発明によれば、
絶縁基板の少なくとも一方の面に接して、第一の金属箔が設けられた犠牲基板を準備する工程と、
前記第一の金属箔上に、第一の導体パターンを形成する工程と、
前記第一の導体パターンが設けられた前記犠牲基板上に、第二の金属箔が設けられた第一の絶縁層を、前記第二の金属箔を外側にして形成する工程と、
前記第二の金属箔をパターニングして第二の導体パターンを形成する工程と、
前記犠牲基板と前記第一の金属箔との間で剥離する工程と、
前記剥離する工程の後、前記第一の絶縁層上の前記第一の金属箔を除去する工程と、
を含み、
前記犠牲基板において、JIS B0601:2001に従って測定される前記第一の金属箔の前記第一の絶縁層側の表面の最大山高さRpが0.20μm以上0.55μm以下である、コアレス基板の製造方法が提供される。
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
たとえば、本発明によれば、上記本発明におけるコアレス基板の製造方法により得られるコアレス基板が提供される。
また、本発明によれば、上記本発明におけるコアレス基板の製造方法によりコアレス基板を製造する工程と、前記コアレス基板を使用してプリント配線基板を作製する工程と、を含む、プリント配線基板の製造方法、ならびに、かかる製造方法により得られるプリント配線基板が提供される。
本発明によれば、絶縁特性に優れるコアレス基板を提供することができる。
本実施形態におけるコアレス基板の製造工程の一例を模式的に示す断面図である。 本実施形態におけるコアレス基板の製造工程の一例を模式的に示す断面図である。 本実施形態におけるコアレス基板の製造工程の一例を説明するための断面図である。 本実施形態における犠牲基板の構成の一例を模式的に示す断面図である。
以下、実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には共通の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは必ずしも一致していない。また、数値範囲の「X~Y」は、断りがなければ、「X以上Y以下」を表す。
図1(a)~図1(e)は、本実施形態におけるコアレス基板の製造方法の一例を模式的に示す断面図である。
本実施形態におけるコアレス基板100(図1(e))の製造方法は、絶縁基板101の少なくとも一方の面に接して、第一の金属箔103が設けられた犠牲基板を準備する工程;第一の金属箔103上に、第一の導体パターン105を形成する工程;第一の導体パターン105が設けられた犠牲基板上に、第二の金属箔109が設けられた第一の絶縁層107を、第二の金属箔109を外側にして形成する工程;第二の金属箔109をパターニングして第二の導体パターン113を形成する工程;犠牲基板と第一の金属箔103との間で剥離する工程;ならびに、剥離する工程の後、第一の絶縁層107上の第一の金属箔103を除去する工程を含む。そして、犠牲基板において、JIS B0601:2001に従って測定される第一の金属箔103の第一の絶縁層107側の表面の最大山高さRpが0.20μm以上0.55μm以下である。
以下、各工程をさらに具体的に説明する。
(犠牲基板の準備)
はじめに、犠牲基板を準備する。図1(a)においては、絶縁基板101の両面に接して第一の金属箔103が設けられた構成を例示したが、犠牲基板は、絶縁基板101の少なくとも一方の面に接して第一の金属箔103が設けられたものであればよい。また、第一の金属箔103は、さらに具体的には、後述する剥離工程において少なくとも一部が犠牲基板から剥離可能に絶縁基板101上に設けられている。
第一の金属箔103は、図4を参照して後述するように、複数の金属箔の積層体であってもよく、このとき、絶縁基板と第一の金属箔103とを直接接合する工程を含んでもよい。さらに具体的には、犠牲基板を準備する工程は、絶縁基板101上に、キャリア箔および金属箔がこの順に形成された積層体を準備する工程を含んでもよい。こうすれば、金属箔とキャリア箔とを剥離することにより、犠牲基板と第一の金属箔103との間でこれらを容易に剥離することができる。
絶縁基板101として、たとえば樹脂基板が挙げられる。樹脂基板の材料の具体例としては、熱硬化性樹脂、熱可塑性樹脂、またはこれらに繊維基材または無機充填材が含浸されたプリプレグを用いた樹脂基板が挙げられる。
本実施形態においては、犠牲基板における第一の金属箔103の外表面、すなわち、コアレス基板100における第一の金属箔103の第一の絶縁層107側の表面の粗さについて、JIS B0601:2001に従って測定される粗さ曲線の最大山高さRpは、樹脂との密着性向上の観点から、0.20μm以上であり、好ましくは0.25μm以上、より好ましくは0.30μm以上、さらに好ましくは0.35μm以上である。
また、コアレス基板におけるショート不良等の絶縁不良の発生を抑制する観点から、第一の金属箔103の上記表面のRpは、0.55μm以下であり、好ましくは0.50μm以下、より好ましくは0.45μm以下である。
また、第一の金属箔103の第一の絶縁層107側の表面において、JIS B0601:2001に従って測定される粗さ曲線の最大高さRzは、樹脂との密着性向上の観点から、0.40μm以上であり、好ましくは0.50μm以上、より好ましくは0.60μm以上、さらに好ましくは0.70μm以上である。
また、コアレス基板におけるショート不良等の絶縁不良の発生を抑制する観点から、第一の金属箔103の上記表面のRzは、1.2μm以下であり、好ましくは1.1μm以下、より好ましくは1.0μm以下である。
ここで、金属箔表面のRpおよびRzは、JIS B0601:2001に従って、小型表面粗さ測定機(接触式、たとえばSJ-210、ミツトヨ社製)を用いて、基準長さ=2.5mm、評価長さ=16mm、N=8、測定速度=0.5mm/sの条件で測定される。
第一の金属箔103は、コアレス基板におけるショート不良等の絶縁不良の発生を抑制する観点から、好ましくは無粗化箔であり、より好ましくは無粗化銅箔である。同様の観点から、第一の金属箔103が複数の金属箔の積層体であるとき、絶縁基板101に対して最も外側に位置する金属箔は、好ましくは無粗化箔であり、より好ましくは無粗化銅箔である。
また、第一の金属箔103の材料の具体例として、銅、ニッケルおよび錫からなる群から選択される1種または2種以上が挙げられる。
第一の金属箔103の厚さは、第一の導体パターン105を安定的に形成する観点から、たとえば0.5μm以上であり、好ましくは1.0μm以上、より好ましくは1.5μm以上である。一方、ハンドリング性を向上する観点から、キャリア箔123の厚さは、たとえば10μm以上であり、好ましくは15μm以上、より好ましくは18μm以上である。
また、第一の金属箔103の厚さの上限値については、後工程での除去を容易にする観点から、たとえば20μm以下であり、好ましくは10μm以下、より好ましくは7μm以下、さらに好ましくは5μm以下である。
(第一の導体パターンの形成)
犠牲基板を準備した後、犠牲基板の第一の金属箔103上に第一の導体パターン105を形成する。本実施形態において、第一の導体パターン105等の各導体パターンの形成は、より狭幅ピッチでの回路形成を可能とする観点から、好ましくはモディファイドセミアディテイブ(MSAP)法によりおこなわれる。たとえば、第一の金属箔103の上部を覆う所定のレジストパターンを形成した後、第一の金属箔103をシード層として、電解銅めっき等の電解めっき処理により金属膜を選択的に成長させて、第一の導体パターン105を得、レジストを除去する。
第一の導体パターン105の材料の具体例として、銅、ニッケルおよび錫からなる群から選択される1種または2種以上が挙げられ、好ましくは銅である。
(第一の絶縁層の形成)
第一の導体パターン105を形成した後、図1(b)に示したように、第一の導体パターン105上に、第一の導体パターン105を覆うように第一の絶縁層107を形成する。第一の絶縁層107は、たとえば犠牲基板の上部の全面に形成してもよい。
ここで、第一の絶縁層107の表面には第二の金属箔109が設けられており、第二の金属箔109が積層構造における外側に配置されるように第一の絶縁層107を形成する。
第一の絶縁層107の強度を向上する観点から、第一の絶縁層107として、好ましくは樹脂に繊維基材または無機充填材が含浸されたプリプレグを用いることができる。プリプレグを構成する樹脂の具体例として、ベンゾオキサジン樹脂、シアネート樹脂およびエポキシ樹脂、フェノール樹脂からなる群から選択される1または2以上の熱硬化性樹脂が挙げられ、好ましくはベンゾオキサジン樹脂を含む。
第一の絶縁層107の厚さは、基板剛性を向上する観点から、たとえば5μm以上であり、好ましくは10μm以上である。また、コアレス基板全体の薄型化の観点から、第一の絶縁層107の観点から、たとえば90μm以下であり、好ましくは50μm以下である。
また、第二の金属箔109の材料の具体例として、銅、ニッケルおよび錫からなる群から選択される1種または2種以上が挙げられ、好ましくは銅である。
第二の金属箔109の厚さは、第二の導体パターン113を安定的に形成する観点から、たとえば0.5μm以上であり、好ましくは1.0μm以上、より好ましくは1.5μm以上である。また、第二の金属箔109の厚さは、たとえば10μm以下であり、好ましくは7μm以下、より好ましくは5μm以下である。
(第二の導体パターンの形成)
第二の金属箔109を形成した後、たとえばMSAP法により第二の金属箔109をシード層として金属膜を選択的に成長させて回路である第二の導体パターン113を形成するとともに、第一の導体パターン105と第二の導体パターン113とを接続するビア配線111を形成する(図1(c))。具体的には、第一の絶縁層107の所定の位置に第一の導体パターン105に接続するビアを形成し、デスミア後、無電解めっき等によりビアの内壁および第二の金属箔109の上面を覆う金属めっき層を形成する。その後、第二の金属箔109の上部の所定の位置にレジストパターンを選択的に形成し、電解銅めっき等の電解めっき処理によりレジストの非形成領域にビア配線111および第二の導体パターン113を構成する金属膜を成長させる。その後、レジスト膜を剥離後、第二の金属箔109をエッチング除去する。なお、第二の金属箔109の除去工程は、第一の金属箔103と同時でもよいし、別個でもよい。
なお、第二の導体パターン113を形成した後、後述する剥離工程の前に、さらに積層工程を設けてもよい。たとえば、第一の絶縁層107上に、第二の導体パターン113を覆う絶縁膜を形成してもよい。また、後述するように、第二の導体パターン113に接続する第三の導体パターンを形成してもよい。
(剥離)
第二の導体パターン113の形成後、絶縁基板101を除去する。図1(d)に示したように、犠牲基板から第一の金属箔103との間でこれらを剥離することにより、積層体から絶縁基板101を除去する。たとえば、第一の金属箔103がキャリア箔と金属箔との積層体であるとき、絶縁基板101上のキャリア箔と金属箔との間でこれらを剥離する。
(第一の金属箔の除去)
その後、図1(e)に示したように、第一の絶縁層107下に残存している第一の金属箔103を除去する。第一の金属箔103を除去する工程は、金属残渣低減の観点から、好ましくは第一の金属箔103をエッチングする工程を含み、より好ましくは第一の金属箔103をフラッシュエッチングする工程を含む。フラッシュエッチングは、たとえば、硫酸および過酸化水素を含むエッチング液を用いたエッチングとすることができる。第一の金属箔103のエッチングにおいて、第一の絶縁層107の上部に残存する第二の金属箔109もまたエッチング除去してもよい。
以上の工程により、コアレス基板100が得られる。本実施形態における製造方法においては、犠牲基板の外表面における第一の金属箔103のRpが特定の範囲にあるため、コアレス基板におけるショート不良等の絶縁不良の発生を効果的に抑制することができる。
図2(a)~図2(e)は、本実施形態におけるコアレス基板の製造方法の他の一例を模式的に示す図である。図2(a)~図2(e)に示した製造方法の基本工程は図1(a)を参照して前述した工程と同様であるが、第二の導体パターン113が設けられた第一の絶縁層107上に、第三の金属箔117が設けられた第二の絶縁層115を、第三の金属箔117を外側にして形成する工程と、第三の金属箔117をパターニングして第三の導体パターン121を形成する工程と、をさらに含む点が異なる。
コアレス基板110の製造方法においても、まず、図1(a)および図1(b)を参照して前述した手順で第二の導体パターン113の形成までの各工程をおこなう(図2(a)~図2(c))。
(第二の絶縁層の形成)
次に、図2(c)に示したように、第二の導体パターン113上に、第二の導体パターン113を覆うように第二の絶縁層115を形成する。第二の絶縁層115は、たとえば犠牲基板の上部の全面に形成してもよい。
ここで、第二の絶縁層115の表面には第三の金属箔117が設けられており、第三の金属箔117が積層構造における外側に配置されるように第二の絶縁層115を形成する。
第二の絶縁層115の強度を向上する観点から、第二の絶縁層115として、好ましくは樹脂に繊維基材または無機充填材が含浸されたプリプレグを用いることができる。プリプレグを構成する樹脂の具体例として、ベンゾオキサジン樹脂、シアネート樹脂およびエポキシ樹脂、フェノール樹脂からなる群から選択される1または2以上の熱硬化性樹脂が挙げられ、後工程において犠牲基板から剥離する際のコアレス基板の劣化を抑制する観点から、好ましくはベンゾオキサジン樹脂を含む。
また、コアレス基板110の強度を向上する観点から、第二の絶縁層115の材料は、第一の絶縁層107の材料と同種のものでもよい。
第二の絶縁層115の厚さは、基板剛性を向上する観点から、たとえば5μm以上であり、好ましくは10μm以上である。また、コアレス基板全体の薄型化の観点から、第二の絶縁層115の観点から、たとえば90μm以下であり、好ましくは50μm以下である。
また、第三の金属箔117の材料の具体例として、銅、ニッケルおよび錫からなる群から選択される1種または2種以上が挙げられ、好ましくは銅である。
第三の金属箔117の厚さは、第三の導体パターン121を安定的に形成する観点から、たとえば0.5μm以上であり、好ましくは1.0μm以上、より好ましくは1.5μm以上である。また、後工程、たとえば第一の金属箔103の除去工程で安定的に第二の絶縁層115上から除去する観点から、第三の金属箔117の厚さは、たとえば10μm以下であり、好ましくは7μm以下、より好ましくは5μm以下である。
(第三の導体パターンの形成)
第三の金属箔117を形成した後、第二の導体パターン113の形成方法に準じて、たとえばMSAP法により第三の金属箔117をシード層として金属膜を選択的に成長させて回路である第三の導体パターン121を形成するとともに、第三の金属箔117と第三の導体パターン121とを接続するビア配線119を形成する(図2(d))。具体的には、第二の絶縁層115の所定の位置に第二の導体パターン113により形成された回路に接続するビアを形成し、デスミア後、無電解めっき等によりビアの内壁および第三の金属箔117の上面を覆う金属めっき層を形成する。その後、第三の金属箔117の上部の所定の位置にレジストパターンを選択的に形成し、電解銅めっき等の電解めっき処理によりレジストの非形成領域にビア配線119および第三の導体パターン121を構成する金属膜を成長させる。その後、レジスト膜を剥離後、第三の金属箔117をエッチング除去する。なお、第三の金属箔117の除去工程は、第一の金属箔103と同時でもよいし、別個でもよい。
(剥離)
第三の導体パターン121の形成後、図1(d)を参照して前述のように、犠牲基板を除去する(図2(d))。
なお、第三の導体パターン121の形成後、剥離工程に先立ち、第二の絶縁層115の上層をさらに形成してもよい。たとえば、第二の絶縁層115上に、第三の導体パターン121を覆う絶縁層を形成してもよい。
(第一の金属箔の除去)
剥離後、図2(d)においても、図1(e)を参照して前述のように、第一の絶縁層107下に残存している第一の金属箔103を除去する。このとき、図3(a)および図3(b)に示すように、第一の金属箔103とともに第二の絶縁層115の上部に残存する第三の金属箔117もまた除去されてもよい。なお、図3(b)において、第三の導体パターン121の下に残存する第三の金属箔117については不図示とした。
以上の工程により、コアレス基板110が得られる。コアレス基板110においても、犠牲基板の外表面における第一の金属箔103のRpが特定の範囲にあるため、コアレス基板におけるショート不良の発生等の絶縁不良を効果的に抑制し、絶縁特性に優れるものとすることができる。たとえば、図3(a)および図3(c)は、それぞれ、第一の金属箔103の除去前後のコアレス基板の構成を模式的に示す断面図である。図3(a)および図3(c)に示したように、本実施形態においては、第一の金属箔103のRpが特定の範囲にあるため、第一の金属箔103の一部が第一の絶縁層107内に埋設された状態で残存することが好適に抑制される。
一方、図3(b)および図3(d)は、第一の金属箔103に替えて、金属箔103aを用いた際の第一の金属箔103aの除去前後のコアレス基板の構成を拡大して模式的に示す断面図である。金属箔103aにおいては、Rpが上記特定の範囲になく、具体的には第一の絶縁層107側の表面の粗さ度合いが大きすぎる。このため、フラッシュエッチング等により第一の金属箔103aを除去した際に、金属箔103aの一部が第一の絶縁層107に埋め込まれた状態で残存してしまい、ショート不良が発生する可能性がある。これに対し、図3(a)および図3(c)に示した構成では、第一の金属箔103のRpが特定の範囲にあるため、このようなショート不良を抑制することが可能となり、たとえば上層のさらなる狭幅ピッチ化が可能となる。
また、今後、基板薄化に伴い、回路厚みについてもさらに薄型化が求められる場合にも、本実施形態においては、第一の金属箔103のRpが小さく、特定の範囲にあるため、第一の金属箔103の除去工程においてフラッシュエッチング量が多くなりすぎず、回路厚みへの影響を低減することが可能となる。
また、本実施形態により、回路埋め込み基板(Embedded Trace Substrate:ETS)が得られるため、下層側の回路をより狭幅ピッチ化することができる。具体的には、図2(e)に示したように、ETS工法の場合、絶縁基板101側に形成された第一の導体パターン105においては、回路が第一の絶縁層107内に埋め込まれた構造(図2(e)下部の点線領域)となり、第一の金属箔103の除去工程においても第一の導体パターン105から構成される回路は除去されない。このため、上層側の第三の導体パターン121(図2(e)上部の点線領域)と比較して第一の導体パターン105をさらに狭幅ピッチの回路として形成することができる。
以上の製造方法においては、犠牲基板が、第一の金属箔103、絶縁基板101および第一の金属箔103がこの順に積層された構成である場合を例に説明したが、犠牲基板の積層構造はこれに限られない。
たとえば、第一の金属箔103は複数の金属箔の積層体であってもよく、剥離性向上の観点から、第一の金属箔103は好ましくは複数の銅箔の積層体である。図4は、絶縁基板の他の構成の一例を模式的に示す断面図である。図4に示した絶縁基板120の基本構成は図1(a)等における絶縁基板の構成と同様であるが、第一の金属箔103がキャリア箔123と銅箔125との積層体であり、かかる積層体が、キャリア箔123の側で絶縁基板101に接して設けられている点が異なる。
キャリア箔123の厚さは、ハンドリング性向上の観点から、たとえば5μm以上であり、好ましくは10μm以上、より好ましくは15μm以上である。また、キャリア箔123の厚さは、たとえば20μm以下としてもよい。
銅箔125の厚さは、安定的な回路形成の観点から、たとえば0.5μm以上であり、好ましくは1.0μm以上、より好ましくは1.5μm以上である。また、銅箔除去性を向上する観点から、銅箔125の厚さは、たとえば10μm以下であり、好ましくは7μm以下、より好ましくは5μm以下である。
また、銅箔125は、たとえばキャリア箔123よりも薄箔とすることができる。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
以下、参考形態の例を付記する。
1. 絶縁基板の少なくとも一方の面に接して、第一の金属箔が設けられた犠牲基板を準備する工程と、
前記第一の金属箔上に、第一の導体パターンを形成する工程と、
前記第一の導体パターンが設けられた前記犠牲基板上に、第二の金属箔が設けられた第一の絶縁層を、前記第二の金属箔を外側にして形成する工程と、
前記第二の金属箔をパターニングして第二の導体パターンを形成する工程と、
前記犠牲基板と前記第一の金属箔との間で剥離する工程と、
前記剥離する工程の後、前記第一の絶縁層上の前記第一の金属箔を除去する工程と、
を含み、
前記犠牲基板において、JIS B0601:2001に従って測定される前記第一の金属箔の前記第一の絶縁層側の表面の最大山高さR p が0.20μm以上0.55μm以下である、コアレス基板の製造方法。
2. 犠牲基板を準備する前記工程が、前記絶縁基板と前記第一の金属箔とを直接接合する工程を含む、1.に記載のコアレス基板の製造方法。
3. 前記第一の金属箔が、無粗化箔である、1.または2.に記載のコアレス基板の製造方法。
4. 前記第一の金属箔が、無粗化銅箔である、1.乃至3.いずれか1つに記載のコアレス基板の製造方法。
5. 前記第一の金属箔が、複数の銅箔の積層体である、1.乃至4.いずれか1つに記載のコアレス基板の製造方法。
6. 第一の金属箔を除去する前記工程が、前記第一の金属箔をエッチングする工程を含む、1.乃至5.いずれか1つに記載のコアレス基板の製造方法。
7. 前記第二の導体パターンが設けられた前記第一の絶縁層上に、第三の金属箔が設けられた第二の絶縁層を、前記第三の金属箔を外側にして形成する工程と、
前記第三の金属箔をパターニングして第三の導体パターンを形成する工程と、
をさらに含む、1.乃至6.いずれか1つに記載のコアレス基板の製造方法。

以下、本発明を実施例により説明するが、本発明はこれらに限定されるものではない。
まず、以下の例で用いた原料成分について説明する。
(銅箔)
以下のピーラブル銅箔を準備した。ここで、各ピーラブル銅箔の銅箔外表面の粗度は、JIS B0601:2001に従って、小型表面粗さ測定機(接触式、SJ-210、ミツトヨ社製)を用いて、基準長さ=2.5mm、評価長さ=16mm、N=8、測定速度=0.5mm/sの条件で測定した。
ピーラブル銅箔1:キャリア銅箔付き無粗化銅箔、キャリア箔の厚さ18μm、銅箔の厚さ3μm、銅箔外表面のRp=0.42、Rz=0.85
ピーラブル銅箔2:キャリア銅箔付き低粗化銅箔、キャリア箔の厚さ18μm、銅箔の厚さ3μm、銅箔外表面のRp=0.42、Rz=0.96
ピーラブル銅箔3:キャリア銅箔付き粗化銅箔、キャリア箔の厚さ18μm、銅箔の厚さ3μm、銅箔外表面のRp=0.63、Rz=1.30
(その他)
ビスマレイミド化合物1:多官能型マレイミド(BMI-2300、大和化成工業社製)
ベンゾオキサジン化合物1:ジアミノジフェルメタン型ベンゾオキサジン(P-d型ベンゾオキサジン、四国化成工業社製)
エポキシ樹脂1:2官能ナフタレン型エポキシ樹脂(HP-4032D、DIC社製)
(メタ)アクリル酸エステル重合体1:「PMS-14-17」(Mw:10×104、エポキシ変性アクリル樹脂、Tg=-10℃、エポキシ価=0.12eq/kg、ナガセケムテックス社製)
シランカップリング剤1:アミノフェニルトリメトキシシラン(KBM-573、信越
化学工業社製)
無機充填材1:平均粒子径1.1μm、フェニルアミノシラン処理のシリカスラリー(SC4050、アドマテック社製)
硬化促進剤1:2-フェニルイミダゾール(四国化成社製、2PZ-PW)
(実施例1)
(プリプレグの作製)
1.樹脂ワニスの調製
まず、以下に示す固形分割合で各成分を溶解または分散させ、メチルエチルケトンで不揮発分70質量%となるように調整し、高速撹拌装置を用い撹拌して樹脂ワニスを調製した。
成分 固形分割合(質量部)
ビスマレイミド化合物1 37
ベンゾオキサジン化合物1 19
エポキシ樹脂1 19
(メタ)アクリル酸エステル重合体1 25
シランカップリング剤1 2
無機充填材1 240
効果促進剤1 1.0
2.プリプレグの製造
ガラス織布(クロスタイプ#2116、Eガラス、坪量104g/m2)に上述の方法で得られた樹脂ワニスを塗布装置で含浸させ、140℃の熱風乾燥装置で10分間乾燥して、厚さ100μmのプリプレグを得た。
(犠牲基板の作製)
上述の方法で得られたプリプレグの両面にピーラブル銅箔1を配置した。このとき、ピーラブル銅箔1中の、上記粗さ特性を有する銅箔の表面が、積層体の両外表面に位置するように、各ピーラブル銅箔1を配置した。そして、積層体を220℃/60minの条件で真空プレスし、犠牲基板を得た。
(コアレス基板の作製)
図1(a)~図1(e)を参照して前述した方法を用いてコアレス基板を作製した。
上述の方法で得られた犠牲基板を、基板表面洗浄のため5%塩酸で処理した後、犠牲基板の両面にドライフィルムレジスト(DFR、UFGシリーズ:旭化成社製)をラミネートした。ラミネートの条件は、0.5m/min:90℃とした。
大日本スクリーンLI-9000を用いて100mJにて露光し、5%炭酸ナトリウムを用いて現像し、電解銅めっきにより、12μmの銅膜を成長させて第一の導体パターン105を形成した。そして、剥離液(三菱ガス化学社製、R100)を用いてドライフィルムレジストを剥離し、メック社製、CL8100を用いて銅膜表面をCZ処理した。
次に、第一の導体パターン105が形成された犠牲基板表面のピーラブル銅箔1(第一の金属箔103)を覆うように、上述の方法で得られたプリプレグを犠牲基板の両面に配置してプレスし、第一の絶縁層107および第二の金属箔109を形成した。ピーラブル銅箔のキャリア箔を剥離し、基板表面洗浄のため5%塩酸で処理した後、第二の金属箔109上に、DFR(UFGシリーズ:旭化成社製)をラミネートした。ラミネートの条件は、0.5m/min:90℃とした。
大日本スクリーンLI-9000を用いて100mJにて露光し、5%炭酸ナトリウムを用いて現像し、電解銅めっきにより、12μmの銅膜を成長させてビア配線111および第二の導体パターン113を形成した。そして、剥離液(三菱ガス化学社製、R100)を用いてドライフィルムレジストを剥離した。
その後、ピーラブル銅箔1のキャリア銅箔と銅箔とを剥離することにより、犠牲基板から上層から剥離し、上層の剥離面をフラッシュエッチング(エッチング剤:三菱ガス化学社製、CPE800)により、銅を3μmエッチングする条件にてフラッシュエッチング実施し、第一の金属箔103を除去した。
以上の工程により、コアレス基板を得た。
(実施例2)
犠牲基板の作製において、プリプレグの両面に設けるピーラブル銅箔として、ピーラブル銅箔1にかえてピーラブル銅箔2を用いた他は、実施例1の方法に準じてコアレス基板を得た。
(比較例1)
犠牲基板の作製において、プリプレグの両面に設けるピーラブル銅箔として、ピーラブル銅箔1にかえてピーラブル銅箔3を用いた他は、実施例1の方法に準じてコアレス基板を得た。
(絶縁試験)
各例における上述のコアレス基板の作製において、ETS回路として、L/S=15μm/15μmの櫛歯回路を形成し、試験サンプルとした。得られた試験サンプルを用いて、温度130℃、湿度85%、印加電圧5Vの条件で絶縁性試験を実施した。試験において、抵抗値106Ω以下を故障とし、以下の基準で評価した。評価結果を表1に示す。
◎:500時間以上故障なし
○:200~500時間未満で故障あり(実質上問題なし)
×:200時間未満で故障あり
Figure 0007259302000001
表1より、各実施例においては、犠牲基板の作製時にプリプレグ上に積層した銅箔の第一の絶縁膜側の表面のRpが比較例のものよりも小さく、優れた絶縁特性を示した。
100 コアレス基板
101 絶縁基板
103 第一の金属箔
103a 金属箔
105 第一の導体パターン
107 第一の絶縁層
109 第二の金属箔
110 コアレス基板
111 ビア配線
113 第二の導体パターン
115 第二の絶縁層
117 第三の金属箔
119 ビア配線
120 犠牲基板
121 第三の導体パターン
123 キャリア箔
125 銅箔

Claims (6)

  1. 絶縁基板の少なくとも一方の面に接して、第一の金属箔が設けられた犠牲基板を準備する工程と、
    前記第一の金属箔上に、第一の導体パターンを形成する工程と、
    前記第一の導体パターンが設けられた前記犠牲基板上に、第二の金属箔が設けられた第一の絶縁層を、前記第二の金属箔を外側にして形成する工程と、
    前記第二の金属箔をパターニングして第二の導体パターンを形成する工程と、
    前記犠牲基板と前記第一の金属箔との間で剥離する工程と、
    前記剥離する工程の後、前記第一の絶縁層上の前記第一の金属箔を除去する工程と、
    を含み、
    前記第一の金属箔が、無粗化箔であり、
    前記犠牲基板において、JIS B0601:2001に従って測定される前記第一の金属箔の前記第一の絶縁層側の表面の最大山高さRpが0.20μm以上0.55μm以下である、コアレス基板の製造方法。
  2. 犠牲基板を準備する前記工程が、前記絶縁基板と前記第一の金属箔とを直接接合する工程を含む、請求項1に記載のコアレス基板の製造方法。
  3. 前記第一の金属箔が、無粗化銅箔である、請求項1または2に記載のコアレス基板の製造方法。
  4. 前記第一の金属箔が、複数の銅箔の積層体である、請求項1乃至いずれか1項に記載のコアレス基板の製造方法。
  5. 第一の金属箔を除去する前記工程が、前記第一の金属箔をエッチングする工程を含む、請求項1乃至いずれか1項に記載のコアレス基板の製造方法。
  6. 前記第二の導体パターンが設けられた前記第一の絶縁層上に、第三の金属箔が設けられた第二の絶縁層を、前記第三の金属箔を外側にして形成する工程と、
    前記第三の金属箔をパターニングして第三の導体パターンを形成する工程と、
    をさらに含む、請求項1乃至いずれか1項に記載のコアレス基板の製造方法。
JP2018230413A 2018-12-07 2018-12-07 コアレス基板の製造方法 Active JP7259302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018230413A JP7259302B2 (ja) 2018-12-07 2018-12-07 コアレス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230413A JP7259302B2 (ja) 2018-12-07 2018-12-07 コアレス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020092243A JP2020092243A (ja) 2020-06-11
JP7259302B2 true JP7259302B2 (ja) 2023-04-18

Family

ID=71013921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230413A Active JP7259302B2 (ja) 2018-12-07 2018-12-07 コアレス基板の製造方法

Country Status (1)

Country Link
JP (1) JP7259302B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272589A (ja) 2008-05-12 2009-11-19 Nippon Mining & Metals Co Ltd キャリヤー付金属箔
JP2018074153A (ja) 2015-08-06 2018-05-10 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272589A (ja) 2008-05-12 2009-11-19 Nippon Mining & Metals Co Ltd キャリヤー付金属箔
JP2018074153A (ja) 2015-08-06 2018-05-10 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
JP2020092243A (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
KR101077340B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US20070069360A1 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2004087856A (ja) 多層配線基板
JP5587139B2 (ja) 多層配線基板
JP2014082459A (ja) 多層プリント回路基板及びその製造方法
JP4994988B2 (ja) 配線基板の製造方法
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP5047906B2 (ja) 配線基板の製造方法
JP2014022715A (ja) コアレス基板及びその製造方法
JP7259302B2 (ja) コアレス基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JPH0648755B2 (ja) 多層プリント基板の製造法
JP2018182252A (ja) プリント配線板の製造方法
KR101154567B1 (ko) 인쇄회로기판의 제조 방법
JP5177497B2 (ja) フレキシブルプリント配線板およびその製造方法
JP2024067513A (ja) 配線基板及び配線基板の製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7259302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151