JP7254960B2 - 絶縁層を備えるオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 - Google Patents
絶縁層を備えるオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 Download PDFInfo
- Publication number
- JP7254960B2 JP7254960B2 JP2021556680A JP2021556680A JP7254960B2 JP 7254960 B2 JP7254960 B2 JP 7254960B2 JP 2021556680 A JP2021556680 A JP 2021556680A JP 2021556680 A JP2021556680 A JP 2021556680A JP 7254960 B2 JP7254960 B2 JP 7254960B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 237
- 230000005693 optoelectronics Effects 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000007480 spreading Effects 0.000 claims description 85
- 238000003892 spreading Methods 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 64
- 238000002161 passivation Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 458
- 239000000463 material Substances 0.000 description 23
- 230000005670 electromagnetic radiation Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- -1 O 3 Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
本願は、独国特許出願公開第１０２０１９１０６９３８号明細書の優先権を主張し、その開示内容を参照により本明細書に援用するものとする。
発光ダイオード（ＬＥＤ）は、半導体材料をベースにした発光デバイスである。例えば、ＬＥＤは、ｐｎ接合を含む。例えば、対応する電圧が印加されたために電子と正孔とがｐｎ接合の領域において互いに再結合すると、電磁放射が生成される。
ＬＥＤの動作時における問題は、熱の発生である。ＬＥＤの効率を高めるために、発生した熱を改善された手法で排出することができるコンセプトが求められている。
本発明の基礎となる課題は、改善されたオプトエレクトロニクス半導体構成素子と、オプトエレクトロニクス半導体構成素子を製造するための改善された方法とを提供することである。
本発明によれば、上記の課題は、独立請求項の対象および方法によって解決される。有利な発展形態は、従属請求項において規定されている。
オプトエレクトロニクス半導体構成素子は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層であって、第１の半導体層と第２の半導体層とが互いに上下に積み重ねられて半導体層スタックを形成している、第２の半導体層とを含む。当該オプトエレクトロニクス半導体構成素子は、第１の半導体層と直接的にコンタクトするように配置されていて、かつ導電性である第１のコンタクト層と、第１の半導体層上および第２の半導体層上に形成された第１の絶縁層と、第２の半導体層に電気的に接続された第２の電流拡散構造体とをさらに含む。第２の半導体層の最大横方向範囲は、第１の半導体層の最大横方向範囲よりも大きくなっていて、これにより階段状構造体が形成されている。第１の絶縁層は、第１の半導体層の階段状構造体上および第２の半導体層の階段状構造体の上のコンフォーマル層として形成されている。当該オプトエレクトロニクス半導体構成素子は、第１のコンタクト層の水平方向の表面と、第２の電流拡散構造体との間に第２の絶縁層をさらに有し、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い。
実施形態によれば、当該オプトエレクトロニクス半導体構成素子は、第１の電流拡散層をさらに有し、第１の電流拡散層は、第１のコンタクト層の、第１の半導体層とは反対側を向いた側に、第１のコンタクト層と直接的にコンタクトするように配置されている。
例えば、第１の電流拡散層の横方向範囲は、コンタクト層の横方向範囲よりも小さい。
電流拡散層は、コンタクト層の少なくとも２つの側面に隣接することができる。
当該オプトエレクトロニクス半導体構成素子は、階段状構造体の露出した領域に隣接するパッシベーション層をさらに含む。パッシベーション層は、電流拡散層の水平方向の表面から除去可能である。
さらなる実施形態によれば、オプトエレクトロニクス半導体構成素子は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層であって、第１の半導体層と第２の半導体層とが互いに上下に積み重ねられて半導体層スタックを形成している、第２の半導体層とを含む。当該オプトエレクトロニクス半導体構成素子は、第１の半導体層と直接的にコンタクトするように配置されていて、かつ導電性である第１のコンタクト層をさらに有する。当該オプトエレクトロニクス半導体構成素子は、パッシベーション層と、第１の半導体層上および第２の半導体層上に形成された第１の絶縁層と、第２の半導体層に電気的に接続された第２の電流拡散構造体とをさらに含む。第２の半導体層の横方向範囲は、第１の半導体層の横方向範囲よりも大きくなっていて、これにより階段状構造体が形成されており、パッシベーション層は、コンタクト層の側面上のコンフォーマル層として形成されている。当該オプトエレクトロニクス半導体構成素子は、第１のコンタクト層の水平方向の表面と、第２の電流拡散構造体との間に第２の絶縁層をさらに有し、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い。
実施形態によれば、当該オプトエレクトロニクス半導体構成素子は、第１の電流拡散層をさらに有し、第１の電流拡散層は、第１のコンタクト層の、第１の半導体層とは反対側を向いた側に、第１のコンタクト層と直接的にコンタクトするように配置されており、第１の電流拡散層は、コンタクト層の側面に隣接している。
例えば、電流拡散層の横方向範囲は、コンタクト層の横方向範囲よりも小さい。
例えば、電流拡散層は、コンタクト層の少なくとも２つの側面に隣接することができる。
実施形態によれば、パッシベーション層は、第１の電流拡散層の水平方向の表面から除去されている。
例えば、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さの半分未満である。さらなる実施形態によれば、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さの３分の１未満である。
例えば、第２の電流拡散構造体は、少なくとも部分的に、第１のコンタクト層の水平方向の表面の、第１の半導体層とは反対側を向いた側に配置されている。
オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む層スタックを形成することと、第１の半導体層と直接的にコンタクトする導電性の第１のコンタクト層を形成することであって、第２の半導体層の最大横方向範囲は、第１の半導体層の最大横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、ことと、第１の半導体層および第２の半導体層の階段状構造体上に、第１の絶縁層をコンフォーマルに形成することとを含む。当該方法は、第１のコンタクト層の水平方向の表面上に第２の絶縁層を形成することであって、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い、ことと、第２の絶縁層上に第２の電流拡散構造体を形成することであって、第２のコンタクト構造体は、第２の半導体層に電気的に接続される、こととをさらに含む。
当該方法は、コンタクト層を形成した後に、第１の電流拡散層を形成することをさらに含むことができる。
例えば、当該方法は、第１の絶縁層を形成する前に、犠牲金属層を形成することをさらに含むことができる。当該方法は、第１の絶縁層を形成する前に、パッシベーション層を形成することをさらに含むことができる。
実施形態によれば、第１の絶縁層は、コンタクト層の水平方向の領域上に形成され、当該方法は、次いで、第２の絶縁層を被着させる前に、未完成製品の水平方向の領域から第１の絶縁層を除去することを含む。
さらなる実施形態によれば、オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む層スタックを形成することと、第１の半導体層と直接的にコンタクトする導電性の第１のコンタクト層を形成することであって、第２の半導体層の最大横方向範囲は、第１の半導体層の最大横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、ことと、第１のコンタクト層の側面上に、パッシベーション層をコンフォーマルに形成することとを含む。当該方法は、結果的に得られた未完成製品上に第１の絶縁層を形成することと、未完成製品の水平方向の表面から第１の絶縁層の一部を除去することと、第１のコンタクト層の水平方向の表面上に第２の絶縁層を形成することであって、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い、ことと、第２の絶縁層上に第２の電流拡散構造体を形成することであって、第１のコンタクト層は、第２の半導体層に電気的に接続されている、こととをさらに含む。
例えば、第１の絶縁層を形成することは、第１の絶縁層の水平方向の表面から第２の半導体層の第１の主表面までの最小距離が、パッシベーション層の第１の主表面と第２の半導体層の第１の主表面との間の最大距離よりも大きくなるように、第１の絶縁層を形成することを含むことができる。
実施形態によれば、オプトエレクトロニクス半導体デバイスは、上述したようなオプトエレクトロニクス半導体構成素子を含む。
添付図面は、本発明の実施例を理解するために使用される。図面は、実施例を例示し、明細書とともに実施例を説明するために使用される。さらなる実施例および企図された多数の利点は、以下の詳細な説明から直接的に得られる。図面に図示されている要素および構造は、必ずしも相互に縮尺通りに図示されているわけではない。同一の参照記号は、同一のまたは相互に対応する要素および構造を指す。
以下の詳細な説明では、本開示の一部を構成している添付図面が参照され、これらの添付図面には、例示する目的で特定の実施例が示されている。これに関連して、「上側」、「底部」、「前側」、「後側」、「上方」、「上」、「前方」、「後方」、「前」、「後ろ」のような方向指示語は、今から説明する図面の方向性に関連して使用される。実施例のコンポーネントは、種々の向きで配置可能であるので、これらの方向指示語は、説明する目的でのみ使用され、決して限定するものではない。
その他の実施例も存在し、特許請求の範囲によって規定される範囲から逸脱することなく構造体的または論理的な変更を加えることもできるので、実施例の説明は、限定するものではない。とりわけ、以下で説明する実施例の要素は、文脈から別段の指示がない限り、記載されている他の実施例の要素と組み合わせ可能である。
本明細書の文脈で言及される半導体材料は、とりわけ、直接的な半導体材料に基づくことができる。電磁放射を生成するために特に適した半導体材料に関する例には、とりわけ、例えばＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＢＮのような紫外光、青色光、または長波光を生成することができる窒化物半導体化合物と、例えばＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＰ、ＡｌＧａＰのような緑色光または長波光を生成することができるリン化物半導体化合物と、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＳｉＣ、ＺｎＳｅ、ＺｎＯ、Ｇａ２Ｏ３、ダイヤモンド、六方晶窒化ホウ素のようなさらなる半導体材料と、上記の材料の組み合わせとが含まれる。化合物半導体材料の化学量論比は、変更可能である。半導体材料に関するさらなる例には、シリコン、シリコンゲルマニウム、およびゲルマニウムが含まれ得る。本明細書の文脈における「半導体」という用語は、有機半導体材料も含む。
本明細書で使用されているような「横方向」および「水平方向」という用語は、基板または半導体本体の第１の表面に対して実質的に平行に延在する向きまたは方向性を説明することを意図している。この第１の表面は、例えば、ウェハまたはチップ（ダイ）の表面であり得る。
水平方向は、例えば、層が成長する際の成長方向に対して垂直な平面内に位置することができる。
本明細書で使用されているような「垂直方向」という用語は、基板または半導体本体の第１の表面に対して実質的に垂直に延在する向きを説明することを意図している。垂直方向は、例えば、層が成長する際の成長方向に相当することができる。
「備える」、「含有する」、「含む」、「有する」などの用語が使用されている場合には、これらの用語は、記載された要素または特徴の存在を示唆しているが、さらなる要素または特徴の存在を除外しているわけではないオープン・タームである。不定冠詞および定冠詞は、文脈から明確に別段の指示がない限り、複数形および単数形の両方を含む。
本明細書の文脈における「電気的に接続された」という用語は、接続された要素同士の間の低オームの電気的な接続を意味する。電気的に接続された要素同士は、必ずしも互いに直接的に接続されていなくてもよい。電気的に接続された要素同士の間にさらなる要素を配置してもよい。
「電気的に接続された」という用語は、接続された要素同士の間のトンネル接触も含む。
図１Ａは、実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。オプトエレクトロニクス半導体構成素子１０は、第１の導電型、例えばｐ導電型の第１の半導体層１１０と、第２の導電型、例えばｎ導電型の第２の半導体層１２０とを含む。第１の半導体層１１０と第２の半導体層１２０とは、互いに上下に積み重ねられて半導体層スタックを形成している。第１の半導体層１１０と第２の半導体層１２０との間には、活性ゾーン１１５を配置することができる。例えば、活性ゾーンは、電磁放射２０を生成または受信するために適当であり得る。例えば、生成された電磁放射２０は、オプトエレクトロニクス半導体構成素子１０の第１の主表面２５を介して出力可能である。さらに、入射してきた電磁放射は、オプトエレクトロニクス半導体構成素子１０の主表面２５を介して半導体層スタックに侵入可能である。例えば、出射効率を高めるためにオプトエレクトロニクス半導体構成素子１０の第１の主表面２５を構造化することができる。
活性ゾーンは、例えば、放射を生成するためにｐｎ接合、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ：single quantum well）、または多重量子井戸構造（ＭＱＷ：multi quantum well）を有することができる。「量子井戸構造」という用語は、本明細書では量子化の次元に関する意味を含まない。したがって、「量子井戸構造」という用語には、とりわけ量子井戸、量子細線、量子ドット、およびこれらの層の任意の組み合わせが含まれる。
第１の半導体層１１０に直接的に隣接して第１のコンタクト層１３０が形成されている。例えば、第１のコンタクト層１３０は、銀のような高反射性材料を含有することができる。実施形態によれば、第１のコンタクト層１３０は、複数の部分層、例えば、第１の半導体層１１０の側の透明な部分層と、高反射性材料を含有する部分層とを含むことができる。透明な部分層は、例えば、酸化亜鉛または酸化インジウムスズ（ＩＴＯ）を含有することができる。実施形態によればさらに、コンタクト層１３０の、第１の半導体層１１０とは反対側を向いた第１の主表面１３１上に、第１の電流拡散層１３２を配置することができる。
第２の半導体層１２０の横方向範囲ｄ２は、第１の半導体層１１０の横方向範囲ｄ１よりも大きい。さらに、第１の半導体層１１０の横方向範囲ｄ１は、コンタクト層１３０の横方向範囲ｄ３よりも大きい。したがって、第２の半導体層１２０と、第１の半導体層１１０と、第１のコンタクト層１３０とによって階段状構造体が形成される。さらに、第１の電流拡散層１３２の横方向範囲ｄ４を、第１のコンタクト層１３０の横方向範囲ｄ３よりも小さくすることができる。したがって、この場合における階段状構造体は、第１の電流拡散層１３２も含む。さらなる実施形態によれば、第１の電流拡散層１３２は、第１のコンタクト層１３０を成形被覆することもできる。この場合には、例えば、第１の電流拡散層１３２の一部が、第１のコンタクト層１３０の側壁１２９に隣接して配置され、それによって第１のコンタクト層１３０をカプセル化する。このことは、図３Ａ～図３Ｄを参照してより詳細に示されている。例えば、第１の電流拡散層１３２の材料は、Ａｕ、Ｃｕ、Ａｌ、Ｔｉ、Ｐｔ、またはＰｄを含むことができる。
結果的に得られた層構造体の側面には、第１の絶縁層１２５が配置されていて、階段状構造体を覆っている。オプトエレクトロニクス半導体構成素子１０は、第２の電流拡散構造体１３５をさらに含み、第２の電流拡散構造体１３５は、第２の半導体層１２０に導電的に接続されている。第２の電流拡散構造体１３５は、第１のコンタクト層１３０または第１の電流拡散層１３２の、第１の半導体層とは反対側を向いた側に配置されている。第２の電流拡散構造体１３５の材料は、例えばアルミニウムを含むことができる。
第１のコンタクト層１３０の水平方向の表面１３１と、第２の電流拡散構造体１３５との間には、第２の絶縁層１２７が配置されている。例えば、第２の絶縁層１２７は、第１の電流拡散層１３２の水平方向の表面１３３に隣接することができる。第２の絶縁層１２７の層厚さは、階段状構造体上の第１の絶縁層１２５の最小層厚さよりも薄い。
例えば、第２の絶縁層１２７の材料は、第１の絶縁層１２５の材料と同一であってよい。さらなる実施形態によれば、第２の絶縁層１２７の材料は、第１の絶縁層１２５の材料と異なっていてもよい。例えば、第１の絶縁層１２５は、酸化ケイ素、窒化ケイ素、またはこれらの材料の組み合わせが含まれる層スタックを含むことができる。
実施形態によれば、階段状構造体の少なくとも一部の上にパッシベーション層１２３を形成することができる。例えば、パッシベーション層１２３は、絶縁性材料、例えば酸化アルミニウムを含有することができる。例えば、パッシベーション層１２３は、第１のコンタクト層１３０の側面１２９と、隣接する第１の半導体層１１０の露出した水平方向の領域とを覆うことができる。とりわけ、パッシベーション層は、第１のコンタクト層１３０の露出した表面領域上に配置可能である。パッシベーション層１２３はさらに、第１の電流拡散層１３２の水平方向の表面１３３を覆うことができる。パッシベーション層１２３は、例えばＡＬＤ（「原子層堆積」）法によって、例えばコンフォーマル層として形成可能であり、これにより、第１のコンタクト層１３０がパッシベーション層によってカプセル化され、銀イオンの移動が抑制または阻止される。パッシベーション層１２３は、腐食性ガスに対する化学的なバリアとなるために適当であり得る。さらに、パッシベーション層１２３は、環境影響に対する保護層でもある。
図１Ａに示されているオプトエレクトロニクス半導体構成素子では、第２の絶縁層１２７は、第１の半導体層１１０に電気的に接続された導電層と、第２の電流拡散構造体１３５との間の電気絶縁のために使用される。第２の電流拡散構造体１３５と、第１の半導体層１１０に接続された導電層との間の電気的な絶縁破壊が回避されるように、第２の絶縁層１２７の層厚さｓ２を寸法設定することができる。例えば、第２の絶縁層１２７の層厚さｓ２は、３００ｎｍ未満、例えば２００ｎｍ未満または１５０ｎｍ未満であり得る。例えば、層の厚さｓ２が約１００ｎｍである場合には、最大約５０Ｖの電圧における絶縁破壊に対する効果的な保護を阻止することができる。第１の半導体層および第２の半導体層の階段状構造体を覆っている第１の絶縁層１２５もまた、第２の電流拡散構造体１３５と、第１の半導体層１１０および第１の半導体層に接続された導電層との間の絶縁破壊を阻止する。この階段状構造体を最適に絶縁させるために、第１のコンタクト層１３０または第１の電流拡散層１３２の水平方向の主表面上に配置された第２の絶縁層１２７の層厚さｓ２よりも厚い層厚さｓ１が使用される。第１の絶縁層１２５は、コンフォーマル層として形成されている。すなわち、下地材料、つまり、第２の半導体層１２０と、第１の半導体層１１０と、第１のコンタクト層１３０と、場合により第１の電流拡散層１３２との階段状構造体にほぼ相当する階段状構造体が、第１の絶縁層１２５の形態で形成されている。例えば、第２の絶縁層１２７の厚さｓ２は、第１の絶縁層１２５の厚さｓ１の半分未満、または第１の絶縁層１２５の厚さｓ１の３分の１未満でさえあり得る。
以下に説明するように、例えば、第１の絶縁層１２５と第２の絶縁層１２７とをそれぞれ異なるプロセスによって製造することができる。したがって、第１の絶縁層１２５と第２の絶縁層１２７とをそれぞれの用途に応じて最適化することができる。第２の絶縁層１２７の層厚さが低減されていることに起因して、第１のコンタクト層１３０と第２の電流拡散構造体１３５との間の熱抵抗が大幅に低減される。例えば、第１の絶縁層１２５の最小層厚さｓ１は、約６００ｎｍであり得る。第２の絶縁層１２７の層厚さｓ２をこの値に対して上述したような値まで低減すると、絶縁層の熱抵抗を約８０％低減することができる。例えば、第１の絶縁層１２５，１２６の熱抵抗は、０．６Ｋ／Ｗであり得る。第２の絶縁層１２７の熱抵抗は、０．１Ｋ／Ｗであり得る。
第２の絶縁層１２７は、内部で電磁放射が生成される活性ゾーン１１５とオーバーラップする。結果として、電磁放射が生成される領域における熱を直接的に排出することができる。結果として、オプトエレクトロニクス半導体構成素子が冷却され、オプトエレクトロニクス半導体構成素子の光出力性能、ひいては効率が向上する。さらに、熱抵抗が低減されていることにより、オプトエレクトロニクス半導体構成素子の第１の主表面２５上の変換層も、改善された手法で冷却することができる。結果として、変換材料内およびパッケージ材料内のオプトエレクトロニクス半導体構成素子の温度が低減される。結果として、ＬＥＤの寿命の延長がもたらされる。
例えば、パッシベーション層１２３が、隣り合う各層の側面１２９および隣り合う水平方向の表面に隣接していることにより、第１のコンタクト層１３０の効率的なカプセル化をもたらすことができる。第１の絶縁層１２５の層厚さと、第２の絶縁層１２７の層厚さとを互いに独立して設定する場合には、第１の絶縁層１２５の層厚さを比較的厚く選択して、第２の絶縁層１２７の熱抵抗がこれにより増大しないようにすることができる。したがって、絶縁破壊または腐食性化学物質に対する構成素子のロバスト性が損なわれなくなる。第１の絶縁層１２５の層厚さが増加したさらなる結果として、第１の電流拡散層１３２の層厚さもさらに増加させることができる。例えば、第１の電流拡散層は、約４００～６００ｎｍ、例えば５００ｎｍの層厚さを有することができる。結果として、第１の半導体層１１０への電流拡散を改善することができ、より均一にすることができる。結果として、最大電流量を増加させることができ、それにより、オプトエレクトロニクス半導体構成素子からの放出量を増加させることができる。
オプトエレクトロニクス半導体構成素子１０は、支持体１００、例えばシリコン支持体をさらに含むことができる。例えば、シリコン支持体１００は、適切な接続材料１０５、例えばはんだによって第２の電流拡散構造体１３５に接続可能である。
図１Ｂは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。図１Ａに示されている構造とは異なり、ここでは、第１の絶縁層１２６は、階段状構造体上のコンフォーマル層として形成されていない。むしろ、第１の絶縁層１２６は、階段状構造体上の平坦化層として形成されている。図１Ｂに示されているように、パッシベーション層１２３は、第１のコンタクト層１３０の側面１２９に隣接して、隣接する第１の半導体層１１０の露出した水平方向の表面領域上に、かつ第１のコンタクト層１３０の第１の主表面１３１の露出した部分上に配置されている。さらに、パッシベーション層１２３は、第１の電流拡散層１３２の側面１３４に隣接して配置可能である。
実施形態によれば、パッシベーション層の一部を、第１の電流拡散層１３２の第１の主表面１３３に隣接して、または第１のコンタクト層１３０の第１の主表面１３１に隣接して配置することもできる。
図２Ａ～図２Ｆは、実施形態によるオプトエレクトロニクス半導体構成素子を製造する際における未完成製品の垂直断面図を示す。第２の半導体層１２０が、エピタキシャル法によって成長基板（図２には図示せず）上に被着され、場合により、活性ゾーン（以降の図面には図示せず）と、第１の半導体層１１０とを形成するための層がこれに後続する。さらに、第１の半導体層１１０上に、第１のコンタクト層１３０と、場合により第１の電流拡散層１３２とが被着される。さらに、第１の電流拡散層１３２上に、犠牲金属層１３７を形成することができる。例えば、第１の電流拡散層１３２は、金を含有することができる。犠牲金属層１３７は、例えば金よりも硬い金属、例えばクロムまたはニッケルを含有することができる。犠牲金属層１３７の層厚さは、例えば最大２００ｎｍ、例えば１５０ｎｍ未満であり得る。被着された層は、構造化されて、図２Ａに示されているような階段状構造体を形成する。例えば、第２の半導体層１２０の表面の一部は、第１の半導体層１１０によって覆われていない。第１の半導体層１１０の表面の一部は、第１のコンタクト層１３０によって覆われていなくてもよい。第１のコンタクト層１３０の一部は、第１の電流拡散層１３２によって覆われていなくてもよい。
次いで、例えばＡｌ２Ｏ３からなるパッシベーション層が、第１の半導体層１１０上と、第１のコンタクト層１３０の露出した領域上と、場合により第１の電流拡散層１３２上と、犠牲金属層１３７上とにコンフォーマルに被着される。こうしてコンフォーマル層が形成される。例えば、パッシベーション層１２３の層厚さは、２０ｎｍ超、例えば約３０～５０ｎｍ、例えば４０ｎｍであり得る。パッシベーション層１２３の層厚さは、例えば１００ｎｍ未満であり得る。その後、第１の絶縁層１２５が全面的に被着される。例えば、第１の絶縁層１２５の層厚さは、４００ｎｍ超、例えば約６００ｎｍであり得る。第１の絶縁層１２５は、例えば、複数の層を有することができる。例えば、これらの層は、酸化ケイ素および窒化ケイ素を含有することができる。第１の絶縁層１２５は、階段状構造体上にコンフォーマルに形成可能である。第１の絶縁層１２５の一部は、第１の半導体層１１０および第２の半導体層１２０に直接的に隣接している。
図２Ａは、結果的に得られた断面図の一例を示す。続いて、犠牲金属層１３７の表面が露出される。例えば、このことは、研磨法、例えばＣＭＰ法（「化学機械研磨」）によって実施可能である。この研磨ステップの終了は、例えば、抵抗の減少によって識別可能である。この研磨ステップの終了を、犠牲金属層１３７の表面に到達したことに基づいて識別してもよい。
図２Ｂは、結果的に得られた未完成製品の断面図を示す。図２Ｂに示されているように、第１のコンタクト層上の水平方向の表面は、露出しているか、または絶縁材料によって覆われていない。続いて、残っている犠牲金属層１３７を、例えば選択的エッチング法によって第１の電流拡散層１３２の表面から除去することができる。しかしながら、さらなる実施形態によれば、犠牲金属層１３７を残しておいてもよい。
図２Ｃは、結果的に得られた未完成製品の一例を示す。次いで、第２の絶縁層１２７が被着される。第２の絶縁層１２７は、第１の絶縁層１２５の垂直方向の最小層厚さｓ１よりも薄い層厚さｓ２を有する。階段状構造体では、垂直方向の最小層厚さｓ１は、階段状構造体の代わりに水平方向の表面が存在していたとしたら堆積されていたであろう層厚さに相当する。例えば、階段状構造体は、比較的大きな水平方向の領域を有することができ、この水平方向の領域上には、一定の最小層厚さｓ１を有する第１の絶縁層１２５が堆積されている。
図２Ｄは、結果的に得られた一例の断面図を示す。続いて、第１の絶縁層を、例えばフォトリソグラフィ法を使用してさらに構造化することができる。例えば、第１の絶縁層１２５のうち、第２の半導体層１２０の水平方向の領域上にある部分を除去することができる。
図２Ｅは、結果的に得られた未完成製品の断面図を示す。続いて、結果的に得られた表面上に、第２の電流拡散構造体１３５の導電性材料を形成することができる。
図２Ｆは、結果的に得られた未完成製品の断面図の一例を示す。第２の半導体層１２０の水平方向の領域から第１の絶縁層１２５が除去された場所で、第２の電流拡散構造体１３５が第２の半導体層１２０に電気的に接続されている。
図３Ａ～図３Ｄは、第１の絶縁層１２６が、コンフォーマル層として堆積されるのではなく、平坦化法によって堆積されるか、または成形被覆されるべき層スタックよりも厚い層厚さで堆積される方法を示す。第１の絶縁層１２６が、成形被覆されるべきスタックの高さよりも厚い層厚さを有する場合には、成形被覆されるべき２つのスタックの間に生成される中間空間は、第１の絶縁層１２６によって完全に充填される。
図３Ａは、図２Ａと同様の方法で形成された層スタックを備える未完成製品を示す。コンフォーマルなパッシベーション層１２３が、第１の電流拡散層１３２の水平方向の表面１３３上と、層スタックの階段状構造体の側面上および露出した表面上との両方に形成されている。図３Ａに示されているように、第１の絶縁層１２６は、成形被覆されるべき層スタックの高さよりも厚い層厚さで形成されている。実施形態によればさらに、第１の電流拡散層１３２の第１の主表面１３３上に、犠牲金属層（図３Ａには図示せず）を形成することができる。まず始めに研磨法、例えばＣＭＰ法が実施され、これによって例えば、未完成製品の滑らかで凹凸のない水平方向の表面が得られる。例えば、この研磨法の終了時点は、摩擦力が最小になったことに基づいて識別可能である。
続いて、実施形態によれば、結果的に得られた表面上にフォトレジストマスク１３９を形成することができる。図３Ｂは、フォトレジストマスク１３９を備える、結果的に得られた未完成製品の一例の断面図を示す。
しかしながら、さらなる実施形態によれば、プロセス制御が適切である場合、フォトレジストマスク１３９を用いずにさらなる処理を実施することも可能である。
続いて、第１の電流拡散層１３２、または場合により犠牲金属層１３７の第１の主表面１３３を露出させるために、エッチング法が実施される。例えば、このエッチング法は、等方性エッチング法、例えばプラズマエッチング法も含むことができる。実施形態によれば、この方法は、犠牲金属層１３７上で停止することができる。
図３Ｃに、結果的に得られた未完成製品の一例を示す。オプションのフォトレジストマスク１３９が除去された後、結果的に得られた表面上に、薄い第２の絶縁層１２７が形成される。第２の絶縁層１２７の層厚さｓ２は、例えば、第１の電流拡散層１３２と、被着されるべき第２の電流拡散構造体との間の十分な絶縁が保証されるように選択可能である。例えば、第２の絶縁層１２７の層厚さｓ２を、第１の絶縁層１２６の層厚さｓ１よりも薄くすることができる。例えば、第１の絶縁層１２６の層厚さｓ１は、階段状構造体上の第１の絶縁層１２６の垂直方向の最小寸法に相当することができる。さらなる実施形態によれば、第２の絶縁層の層厚さｓ２は、第１の絶縁層１２６の層厚さｓ１の半分または３分の１未満であり得る。例えば、第２の絶縁層の層厚さｓ２は、２００ｎｍ未満、例えば１５０ｎｍ未満、例えば約１００ｎｍであり得る。
図３Ｄは、結果的に得られた未完成製品の断面図を示す。未完成製品のさらなる処理は、図２Ｅ～図２Ｆを参照して説明したように実施可能である。
図３Ａ～図３Ｄで説明されている実施形態の修正形態によれば、図３Ａに示されている構造から出発して、第１の電流拡散層１３２または犠牲金属層１３７の表面が露わになるまで、研磨法を実施することもできる。その後、図３Ｃおよび図３Ｄを参照して説明したように、第２の絶縁層１２７を形成することができる。
以下の方法変形例では、第１の絶縁層１２５が再びコンフォーマル層として堆積され、次いで、マスクを用いたエッチングによって構造化される。
図４Ａは、図２Ａに示されているものと同様に形成された未完成製品を示す。場合により、第１の電流拡散層１３２の第１の主表面１３３上に、犠牲金属層１３７を形成してもよい。さらなる実施形態によれば、犠牲金属層１３７を省略することも可能である。第１の電流拡散層１３２の水平方向の表面１３３の大部分を露わになったままにするフォトマスク１３９が形成される。
図４Ｂは、結果的に得られた未完成製品の一例を示す。次いで、エッチング法が実施され、それにより、第１の電流拡散層１３２の水平方向の表面１３３が露出される。犠牲金属層１３７が存在する場合には、このステップにおいて犠牲金属層１３７の表面も露出される。
図４Ｃは、結果的に得られた未完成製品の一例を示す。フォトレジスト材料１３９が除去された後、結果的に得られた構造上に、薄い第２の絶縁層１２７が堆積される。
図４Ｄは、結果的に得られた未完成製品の一例を示す。次いで、図２Ｅおよび図２Ｆを参照して説明した方法と同様の方法を実施することができる。
本明細書に記載の実施形態によれば、第２の絶縁層１２７を、第１の絶縁層１２５，１２６とは異なる方法で堆積させてもよい。例えば、第２の絶縁層１２７を形成するためにスパッタリング法または蒸着法を実施することができる。これに対して、コンフォーマルな第１の絶縁層１２５は、例えば、階段状構造体の確実な成形被覆を保証するＡＬＤ法によって形成される。
図５は、オプトエレクトロニクス半導体構成素子の水平断面図を示す。図５は、とりわけ第２の絶縁層１２７の面積割合を、第１の絶縁層１２５，１２６の面積割合との比較において示す。第２の絶縁層１２７は、第１の絶縁層１２５，１２６よりも格段により大きな面積割合を占めている。したがって、第２の絶縁層１２７の領域における熱抵抗を低減することにより、熱排出を格段に改善することができる。より正確に言えば、低減された層厚さを有する第２の絶縁層１２７の存在により、チップ表面の約９０％の領域における熱抵抗を低減することができる。結果として、熱抵抗を約７０～８０％低減することができる。したがって、半導体構成素子の効率および寿命を大幅に向上させることができる。さらに、第２のコンタクト構造体１３５を介して熱を排出することができる。
図６Ａは、実施形態による方法を要約している。オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む層スタックを形成すること（Ｓ１００）と、第１の半導体層と直接的にコンタクトする導電性の第１のコンタクト層を形成することであって、第２の半導体層の横方向範囲は、第１の半導体層の横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、こと（Ｓ１１０）とを含む。当該方法は、第１の半導体層および第２の半導体層の階段状構造体上に第１の絶縁層をコンフォーマルに形成すること（Ｓ１２０）と、第１のコンタクト層の水平方向の表面上に第２の絶縁層を形成することであって、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い、こと（Ｓ１３０）と、第２の絶縁層上に第２の電流拡散構造体を形成することであって、第２のコンタクト構造体は、第２の半導体層に電気的に接続される、こと（Ｓ１４０）とさらに含む。
図６Ｂは、さらなる実施形態による方法を要約している。オプトエレクトロニクス半導体構成素子を製造するための方法は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層とを含む層スタックを形成すること（Ｓ１００）と、第１の半導体層と直接的にコンタクトする導電性の第１のコンタクト層を形成することであって、第２の半導体層の横方向範囲は、第１の半導体層の横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、こと（Ｓ１１０）とを含む。当該方法は、第１のコンタクト層の側面上にパッシベーション層をコンフォーマルに形成すること（Ｓ１１５）と、結果的に得られた未完成製品上に第１の絶縁層を形成すること（Ｓ１２５）とをさらに含む。当該方法は、未完成製品の水平方向の表面から第１の絶縁層の一部を除去すること（Ｓ１２７）と、第１のコンタクト層の水平方向の表面上に第２の絶縁層を形成することであって、第２の絶縁層の層厚さは、階段状構造体上の第１の絶縁層の最小層厚さよりも薄い、こと（Ｓ１３０）と、第２の絶縁層上に第２の電流拡散構造体を形成することであって、第１のコンタクト層は、第２の半導体層に電気的に接続されている、こと（Ｓ１４０）とさらに含む。
図７は、実施形態によるオプトエレクトロニクス半導体デバイス３０を示す。オプトエレクトロニクス半導体デバイス３０は、上述したオプトエレクトロニクス半導体構成素子１０，１５を含む。オプトエレクトロニクス半導体デバイス３０は、例えば、自動車のヘッドライトであり得るか、または非常に強力な照明装置、例えばステージショーのためのスポットライトであり得る。改善された熱排出に基づき、オプトエレクトロニクス半導体デバイスの電力密度を増加させることができる。例えば、オプトエレクトロニクス半導体デバイスは、３～４ワット／ｍｍ２超、例えば１０ワット／ｍｍ２超の電力密度で動作可能である。したがって、面積が同じである場合には、性能を向上させることが可能となる。さらに、－例えば、出力が同じである場合には－オプトエレクトロニクス半導体デバイスの面積を縮小することも可能である。これにより、オプトエレクトロニクス半導体デバイスのためにより小型の光学系を使用することも可能になる。結果として、スペースおよびコストを節約することが可能となる。
本明細書では、特定の実施形態について例示および説明してきたが、当業者は、これらの図示および説明された特定の実施形態を、本発明の保護範囲から逸脱することなく多数の代替形態および／または均等形態によって置き換えてもよいことを認識するであろう。本願は、本明細書で論じられている特定の実施形態の任意の適合形態または変形形態を網羅することを意図している。したがって、本発明は、特許請求の範囲およびそれらの均等物のみによって制限される。
１０ オプトエレクトロニクス半導体構成素子
１５ オプトエレクトロニクス半導体構成素子
２０ 電磁放射
２５ オプトエレクトロニクス半導体構成素子の第１の主表面
３０ オプトエレクトロニクス半導体デバイス
１００ 支持体
１０５ 接続材料
１１０ 第１の半導体層
１１５ 活性ゾーン
１２０ 第２の半導体層
１２３ パッシベーション層
１２５ 第１の絶縁層
１２６ 第１の絶縁層
１２７ 第２の絶縁層
１２９ 第１のコンタクト層の側面
１３０ 第１のコンタクト層
１３１ 第１のコンタクト層の水平方向の表面
１３２ 第１の電流拡散層
１３３ 第１の電流拡散層の水平方向の表面
１３４ 第１の電流拡散層の側面
１３５ 第２の電流拡散構造体
１３７ 犠牲金属層
１３９ フォトレジストマスク
１５ オプトエレクトロニクス半導体構成素子
２０ 電磁放射
２５ オプトエレクトロニクス半導体構成素子の第１の主表面
３０ オプトエレクトロニクス半導体デバイス
１００ 支持体
１０５ 接続材料
１１０ 第１の半導体層
１１５ 活性ゾーン
１２０ 第２の半導体層
１２３ パッシベーション層
１２５ 第１の絶縁層
１２６ 第１の絶縁層
１２７ 第２の絶縁層
１２９ 第１のコンタクト層の側面
１３０ 第１のコンタクト層
１３１ 第１のコンタクト層の水平方向の表面
１３２ 第１の電流拡散層
１３３ 第１の電流拡散層の水平方向の表面
１３４ 第１の電流拡散層の側面
１３５ 第２の電流拡散構造体
１３７ 犠牲金属層
１３９ フォトレジストマスク
Claims (15)
- オプトエレクトロニクス半導体構成素子（１０）であって、当該オプトエレクトロニクス半導体構成素子（１０）は、
第１の導電型の第１の半導体層（１１０）と、
第２の導電型の第２の半導体層（１２０）であって、前記第１の半導体層（１１０）と前記第２の半導体層（１２０）とが互いに上下に積み重ねられて半導体層スタックを形成している、第２の半導体層（１２０）と、
前記第１の半導体層（１１０）と直接的にコンタクトするように配置されていて、かつ導電性である第１のコンタクト層（１３０）と、
前記第１の半導体層（１１０）上および前記第２の半導体層（１２０）上に形成された第１の絶縁層（１２５）と、
前記第２の半導体層（１２０）に電気的に接続された第２の電流拡散構造体（１３５）と
を含み、
前記第２の半導体層（１２０）の最大横方向範囲は、前記第１の半導体層（１１０）の最大横方向範囲よりも大きくなっていて、これにより階段状構造体が形成されており、前記第１の絶縁層（１２５）は、前記第１の半導体層の階段状構造体上および前記第２の半導体層の階段状構造体上のコンフォーマル層として形成されていて、それぞれ前記第１の半導体層（１１０）および前記第２の半導体層（１２０）に直接的に隣接しており、
当該オプトエレクトロニクス半導体構成素子は、前記第１のコンタクト層（１３０）の水平方向の表面と、前記第２の電流拡散構造体（１３５）との間に第２の絶縁層（１２７）をさらに有し、前記第２の絶縁層（１２７）の層厚さは、前記階段状構造体上の前記第１の絶縁層（１２５）の最小層厚さよりも薄く、
当該オプトエレクトロニクス半導体構成素子は、第１の電流拡散層（１３２）をさらに有し、
前記第１の電流拡散層（１３２）は、前記第１のコンタクト層（１３０）の、前記第１の半導体層（１１０）とは反対側を向いた側に、前記第１のコンタクト層（１３０）と直接的にコンタクトするように配置されており、
当該オプトエレクトロニクス半導体構成素子は、前記階段状構造体の露出した領域に隣接するパッシベーション層（１２３）をさらに備え、
前記パッシベーション層（１２３）は、前記第１の電流拡散層（１３２）の水平方向の表面から完全に除去されている、
オプトエレクトロニクス半導体構成素子（１０）。 - 前記第１の電流拡散層（１３２）の横方向範囲は、前記コンタクト層（１３０）の横方向範囲よりも小さい、
請求項１記載のオプトエレクトロニクス半導体構成素子。 - 前記第１の電流拡散層（１３２）は、前記コンタクト層（１３０）の少なくとも２つの側面（１２９）に隣接している、
請求項１記載のオプトエレクトロニクス半導体構成素子。 - オプトエレクトロニクス半導体構成素子（１５）であって、当該オプトエレクトロニクス半導体構成素子（１５）は、
第１の導電型の第１の半導体層（１１０）と、
第２の導電型の第２の半導体層（１２０）であって、前記第１の半導体層（１１０）と前記第２の半導体層（１２０）とが互いに上下に積み重ねられて半導体層スタックを形成している、第２の半導体層（１２０）と、
前記第１の半導体層（１１０）と直接的にコンタクトするように配置されていて、かつ導電性である第１のコンタクト層（１３０）と、
パッシベーション層（１２３）と、
前記第１の半導体層（１１０）上および前記第２の半導体層（１２０）上に形成された第１の絶縁層（１２６）と、
前記第２の半導体層（１２０）に電気的に接続された第２の電流拡散構造体（１３５）と
を含み、
前記第２の半導体層（１２０）の横方向範囲は、前記第１の半導体層（１１０）の横方向範囲よりも大きくなっていて、これにより階段状構造体が形成されており、前記パッシベーション層（１２３）は、前記コンタクト層（１３０）の側面上のコンフォーマル層として形成されており、
当該オプトエレクトロニクス半導体構成素子（１５）は、第１の電流拡散層（１３２）をさらに有し、前記第１の電流拡散層（１３２）は、前記第１のコンタクト層（１３０）の、前記第１の半導体層（１１０）とは反対側を向いた側に、前記第１のコンタクト層（１３０）と直接的にコンタクトするように配置されており、前記パッシベーション層（１２９）は、前記コンタクト層（１３０）の側面（１２９）に隣接しており、前記パッシベーション層は、前記第１の電流拡散層（１３２）の水平方向の表面から完全に除去されており、さらに、当該オプトエレクトロニクス半導体構成素子（１５）は、前記第１のコンタクト層（１３０）の水平方向の表面と、前記第２の電流拡散構造体（１３５）との間に第２の絶縁層（１２７）をさらに有し、前記第２の絶縁層（１２７）の層厚さは、前記階段状構造体上の前記第１の絶縁層（１２６）の最小層厚さよりも薄い、
オプトエレクトロニクス半導体構成素子（１５）。 - 前記第１の絶縁層（１２６）は、前記第１の半導体層（１１０）および前記第２の半導体層（１２０）に直接的に隣接している、
請求項４記載のオプトエレクトロニクス半導体構成素子（１５）。 - 前記第１の電流拡散層（１３２）の横方向範囲は、前記コンタクト層（１３０）の横方向範囲よりも小さい、
請求項４記載のオプトエレクトロニクス半導体構成素子（１５）。 - 前記第１の電流拡散層（１３２）は、前記コンタクト層（１３０）の少なくとも２つの側面（１２９）に隣接している、
請求項４記載のオプトエレクトロニクス半導体構成素子（１５）。 - オプトエレクトロニクス半導体構成素子（１０，１５）を製造するための方法であって、当該方法は、
第１の導電型の第１の半導体層（１１０）と、第２の導電型の第２の半導体層（１２０）とを含む層スタックを形成すること（Ｓ１００）と、
前記第１の半導体層（１１０）と直接的にコンタクトする導電性の第１のコンタクト層（１３０）を形成することであって、前記第２の半導体層（１２０）の最大横方向範囲は、前記第１の半導体層（１１０）の最大横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、こと（Ｓ１１０）と、
前記第１の半導体層（１１０）および前記第２の半導体層（１２０）の前記階段状構造体上に、前記第１の半導体層（１１０）および前記第２の半導体層（１２０）の各々と直接的にコンタクトする第１の絶縁層（１２５）をコンフォーマルに形成すること（Ｓ１２０）と、
前記第１のコンタクト層（１３０）の水平方向の表面（１３１）上に第２の絶縁層（１２７）を形成することであって、前記第２の絶縁層（１２７）の層厚さは、前記階段状構造体上の前記第１の絶縁層（１２５）の最小層厚さよりも薄い、こと（Ｓ１３０）と、
前記第２の絶縁層（１２７）上に第２の電流拡散構造体（１３５）を形成することであって、前記第２の電流拡散構造体（１３５）は、前記第２の半導体層（１２０）に電気的に接続される、こと（Ｓ１４０）と、
前記第１の絶縁層（１２５）は、前記第１のコンタクト層（１３０）の水平方向の領域（１３１）上に形成され、
当該方法は、
次いで、前記第２の絶縁層（１２７）を被着させる前に、前記未完成製品の水平方向の領域から前記第１の絶縁層（１２５）を完全に除去すること
を含む、方法。 - 当該方法は、
前記コンタクト層（１３０）を形成した後に、第１の電流拡散層（１３２）を形成すること
をさらに含む、請求項８記載の方法。 - 当該方法は、
前記第１の絶縁層（１２５）を形成する前に、犠牲金属層（１３７）を形成すること
をさらに含む、請求項８または９記載の方法。 - 当該方法は、
前記第１の絶縁層（１２５）を形成する前に、パッシベーション層（１２３）を形成すること
をさらに含む、請求項８から１０までのいずれか１項記載の方法。 - オプトエレクトロニクス半導体構成素子を製造するための方法であって、当該方法は、
第１の導電型の第１の半導体層（１１０）と、第２の導電型の第２の半導体層（１２０）とを含む層スタックを形成すること（Ｓ１００）と、
前記第１の半導体層（１１０）と直接的にコンタクトする導電性の第１のコンタクト層（１３０）を形成することであって、前記第２の半導体層（１２０）の最大横方向範囲は、前記第１の半導体層（１１０）の最大横方向範囲よりも大きくなっていて、これにより階段状構造体を有する未完成製品が形成される、こと（Ｓ１１０）と、
前記第１のコンタクト層（１３０）の側面（１２９）上に、パッシベーション層（１２３）をコンフォーマルに形成すること（Ｓ１１５）と、
結果的に得られた前記未完成製品上に第１の絶縁層（１２６）を形成すること（Ｓ１２５）と、
前記未完成製品の水平方向の表面から前記第１の絶縁層（１２５）を完全に除去すること（Ｓ１２７）と、
前記第１のコンタクト層（１３０）の水平方向の表面（１３１）上に第２の絶縁層（１２７）を形成することであって、前記第２の絶縁層（１２７）の層厚さは、前記階段状構造体上の前記第１の絶縁層（１２６）の最小層厚さよりも薄い、こと（Ｓ１３０）と、
前記第２の絶縁層（１２７）上に第２の電流拡散構造体（１３５）を形成することであって、前記第２の電流拡散構造体（１３５）は、前記第２の半導体層（１２０）に電気的に接続されている、こと（Ｓ１４０）と
を含む、方法。 - 前記第１の絶縁層（１２６）は、前記第１の半導体層（１１０）および前記第２の半導体層（１２０）と直接的にコンタクトするように形成される、
請求項１２記載の方法。 - 前記第１の絶縁層（１２６）を形成することは、
前記第１の絶縁層の水平方向の表面から前記第２の半導体層（１２０）の第１の主表面までの最小距離が、前記パッシベーション層（１２３）の第１の主表面と前記第２の半導体層（１２０）の前記第１の主表面との間の最大距離よりも大きくなるように、前記第１の絶縁層（１２６）を形成すること
を含む、請求項１２または１３記載の方法。 - 請求項１から７までのいずれか１項記載のオプトエレクトロニクス半導体構成素子（１０，１５）を含む、オプトエレクトロニクス半導体デバイス（３０）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102019106938.6 | 2019-03-19 | ||
| DE102019106938.6A DE102019106938A1 (de) | 2019-03-19 | 2019-03-19 | Optoelektronisches Halbleiterbauelement mit isolierender Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| PCT/EP2020/057033 WO2020187815A1 (de) | 2019-03-19 | 2020-03-16 | Optoelektronisches halbleiterbauelement mit isolierender schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022525959A JP2022525959A (ja) | 2022-05-20 |
| JP7254960B2 true JP7254960B2 (ja) | 2023-04-10 |
Family
ID=69846440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021556680A Active JP7254960B2 (ja) | 2019-03-19 | 2020-03-16 | 絶縁層を備えるオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220158034A1 (ja) |
| JP (1) | JP7254960B2 (ja) |
| CN (1) | CN113614934A (ja) |
| DE (2) | DE102019106938A1 (ja) |
| WO (1) | WO2020187815A1 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012527116A (ja) | 2009-05-11 | 2012-11-01 | クリー インコーポレイテッド | 反射構造を有する半導体発光ダイオードおよびその製造方法 |
| JP2013533644A (ja) | 2010-08-12 | 2013-08-22 | ソウル オプト デバイス カンパニー リミテッド | 改善された光抽出効率を有する発光ダイオード |
| US20140209955A1 (en) | 2013-01-29 | 2014-07-31 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
| WO2017060355A1 (de) | 2015-10-08 | 2017-04-13 | Osram Opto Semiconductors Gmbh | Bauelement und verfahren zur herstellung eines bauelements |
| WO2017215910A1 (de) | 2016-06-17 | 2017-12-21 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauelement |
| JP2018502461A (ja) | 2015-01-15 | 2018-01-25 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体素子およびオプトエレクトロニクス半導体素子の製造方法 |
| DE102016124380A1 (de) | 2016-12-14 | 2018-06-14 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| US20180198047A1 (en) | 2017-01-09 | 2018-07-12 | Glo Ab | Light emitting diodes with integrated reflector for a direct view display and method of making thereof |
| WO2019016482A1 (fr) | 2017-07-21 | 2019-01-24 | Aledia | Dispositif optoelectronique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012217533A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP6221926B2 (ja) * | 2013-05-17 | 2017-11-01 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
-
2019
- 2019-03-19 DE DE102019106938.6A patent/DE102019106938A1/de not_active Withdrawn
-
2020
- 2020-03-16 JP JP2021556680A patent/JP7254960B2/ja active Active
- 2020-03-16 CN CN202080021800.5A patent/CN113614934A/zh active Pending
- 2020-03-16 DE DE112020001324.3T patent/DE112020001324A5/de active Pending
- 2020-03-16 WO PCT/EP2020/057033 patent/WO2020187815A1/de active Application Filing
- 2020-03-16 US US17/440,190 patent/US20220158034A1/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012527116A (ja) | 2009-05-11 | 2012-11-01 | クリー インコーポレイテッド | 反射構造を有する半導体発光ダイオードおよびその製造方法 |
| JP2013533644A (ja) | 2010-08-12 | 2013-08-22 | ソウル オプト デバイス カンパニー リミテッド | 改善された光抽出効率を有する発光ダイオード |
| US20140209955A1 (en) | 2013-01-29 | 2014-07-31 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
| JP2018502461A (ja) | 2015-01-15 | 2018-01-25 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体素子およびオプトエレクトロニクス半導体素子の製造方法 |
| WO2017060355A1 (de) | 2015-10-08 | 2017-04-13 | Osram Opto Semiconductors Gmbh | Bauelement und verfahren zur herstellung eines bauelements |
| US20180248083A1 (en) | 2015-10-08 | 2018-08-30 | Osram Opto Semiconductors Gmbh | Component and Method for Producing a Component |
| WO2017215910A1 (de) | 2016-06-17 | 2017-12-21 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauelement |
| DE102016124380A1 (de) | 2016-12-14 | 2018-06-14 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| US20180198047A1 (en) | 2017-01-09 | 2018-07-12 | Glo Ab | Light emitting diodes with integrated reflector for a direct view display and method of making thereof |
| WO2019016482A1 (fr) | 2017-07-21 | 2019-01-24 | Aledia | Dispositif optoelectronique |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020187815A1 (de) | 2020-09-24 |
| DE102019106938A1 (de) | 2020-09-24 |
| JP2022525959A (ja) | 2022-05-20 |
| US20220158034A1 (en) | 2022-05-19 |
| DE112020001324A5 (de) | 2021-12-02 |
| CN113614934A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2221873B1 (en) | Light emitting device | |
| TWI524550B (zh) | 用於製造光電半導體晶片之方法及光電半導體晶片 | |
| US7998761B2 (en) | Light emitting diode with ITO layer and method for fabricating the same | |
| US8236584B1 (en) | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding | |
| US20120112233A1 (en) | Semiconductor light emitting device | |
| US10763392B2 (en) | Light emitting device | |
| US8188506B2 (en) | Semiconductor light emitting device | |
| EP2220692A2 (en) | Wire bond free wafer level led | |
| US20100096660A1 (en) | Semiconductor light emitting device | |
| KR20100035846A (ko) | 발광 소자 및 그 제조방법 | |
| US20230044446A1 (en) | Light emitting device | |
| TW201312792A (zh) | 發光二極體結構及其製造方法 | |
| TWI796658B (zh) | 單體電子器件、測試基片及其形成與測試方法 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| CN111052409A (zh) | 发光二极管装置及制造发光二极管装置的方法 | |
| US11949054B2 (en) | Optoelectronic semiconductor component with contact elements and method for producing the same | |
| JP7254960B2 (ja) | 絶縁層を備えるオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 | |
| US20210391506A1 (en) | Optoelectronic component having a dielectric reflective layer and production method for same | |
| KR20160145413A (ko) | 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지 | |
| KR102463323B1 (ko) | 발광소자 및 발광소자 패키지 | |
| KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| US20220190222A1 (en) | Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device | |
| KR20110071396A (ko) | 반도체 발광소자 및 그 제조방법 | |
| US20220045249A1 (en) | Optoelectronic semiconductor component having a first and second metal layer and method for producing the optoelectronic semiconductor component | |
| KR102336432B1 (ko) | 발광소자 및 발광소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7254960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |