JP7244388B2 - 量子情報処理装置及び量子ビットアレイ - Google Patents
量子情報処理装置及び量子ビットアレイ Download PDFInfo
- Publication number
- JP7244388B2 JP7244388B2 JP2019143442A JP2019143442A JP7244388B2 JP 7244388 B2 JP7244388 B2 JP 7244388B2 JP 2019143442 A JP2019143442 A JP 2019143442A JP 2019143442 A JP2019143442 A JP 2019143442A JP 7244388 B2 JP7244388 B2 JP 7244388B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- qubits
- information processing
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002096 quantum dot Substances 0.000 title claims description 179
- 230000010365 information processing Effects 0.000 title claims description 67
- 230000003993 interaction Effects 0.000 claims description 60
- 239000004020 conductor Substances 0.000 claims description 11
- 230000005291 magnetic effect Effects 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 230000001276 controlling effect Effects 0.000 claims 8
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 20
- 239000012212 insulator Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、量子情報処理装置に関する。
現在、量子コンピュータの実現を目的とした研究が世界中の多くのグループで進められている。様々な物理系で実験が行われているが、どの物理系を用いるにせよ、量子コンピュータを実現するためにまず必要なのは、外界と物質もエネルギーも交換しない孤立系によって量子ビットを作り、量子系のコヒーレンスを長時間維持できるようにすることである。
量子ビットを量子コンピュータとして動作させるためには、単一量子ビットの性能の追求だけなく、多量子ビットを含むデバイスを構成することが不可欠である。
半導体量子ビットの多量子ビット化に関しては報告があるが（例えば、特許文献１参照）、単一量子ビットの構造を横にそのまま拡張させた構造である。上下に多量の電極が配置され、これらに印加するＤＣ電圧によって量子ビットの状態や量子ビット同士の相互作用を制御する。
しかし、この構造では、量子ビットの数が増えると電極の数も比例して増える。冷凍機の中で極低温にて動作させる場合、外からＤＣ電圧やＲＦパルスを加えることのできる電極の数は限られており、増やせる量子ビットの数に限界がある。
また、１次元の直線状に量子ビットを配置しているが、この構造のまま２次元の平面状に量子ビットを配置しようとすると、制御用の電極を配置する場所がなくなるため実現できない。
このように、これまでに提案された量子ビット構造の延長で量子ビットを２次元の平面状にアレイ化することは難しい。それでも量子コンピュータとして動作させるためには２次元的な拡張が必要であるということは広く認識されている。このため、そのような量子ビット列の構造の提案は行われている（例えば、特許文献２参照）。これは２次元に拡張した量子ビット列を、上層に形成した配線及びトランジスタによるスイッチングによって個別に制御しようとするものである。
しかし、特許文献２の量子ビット列の構造では、下層に複雑な構造をもつ量子ビットを形成すると、基板の結晶性を上層まで維持することができない。このため、上層にトランジスタを形成することは現在の半導体製造方法では困難である。
本発明の目的は、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを２次元に拡張可能にすることにある。
本発明の一態様の量子情報処理装置は、フィンと、前記フィンの上に設けられた第１の層と、前記第１の層の上に設けられた第２の層とを有する量子情報処理装置であって、前記フィンは、第１の方向に複数の量子ビットが一列に配置された量子ビット列と、前記第１の方向に複数の量子ビット間相互作用が一列に配置された相互作用列とを有し、前記量子ビット列と前記相互作用列とが前記第１の方向と異なる第２の方向に交互に配置され、前記第１の層は、前記第１の方向に配置され、前記量子ビット列の前記量子ビットを制御する第１のゲート電極列と、前記第１の方向に配置され、前記相互作用列の前記量子ビット間相互作用を制御する第２のゲート電極列とを有し、前記第２の層は、前記第２の方向に配置された第３のゲート電極列と、前記第２の方向に前記第３のゲート電極列に隣接して配置された第４のゲート電極列とを有し、前記第３のゲート電極列と前記第４のゲート電極列により、前記複数の量子ビットの内の一部の量子ビットと、前記複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御することを特徴とする。
本発明の一態様によれば、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを２次元に拡張可能にすることができる。
以下、図面を用いて実施形態について説明する。
まず、量子情報処理装置を構成する量子ビット列の構造を説明する。
まず、量子情報処理装置を構成する量子ビット列の構造を説明する。
図１に示すように、量子ビット列は、５層の構造を有している。下から順番に、第１層、第２層、第３層、第４層、第５層とする。それぞれの層は、絶縁体（例えばＳｉＯ２）の層によって絶縁されている。
第１層は、半導体（例えばｐ型Ｓｉ）の初期化ゲート１０１である。第２層の全面に下層からＤＣ電圧を加えることができる。
第２層は、半導体（例えば真性Ｓｉ）のフィン１０２を有する。図２に示すように、フィン１０２の上面において２次元正方格子状に量子ビット２０１が形成される。フィン１０２の形状に従って量子ビット同士の相互作用２０２が形成される。フィン１０２は、水平方向には全ての量子ビット２０１が相互作用し、垂直方向には一部の量子ビット２０１が相互作用するような形状にする。
第３層は、上層と下層に分かれ、それぞれ半導体（例えばポリＳｉ）のゲート電極を有する。ゲート電極は２種類あり、量子ビット制御ゲート１０３、１０５と相互作用制御ゲート１０４、１０６である。下層はゲート電極が垂直方向に伸びた直線型の形状とし、量子ビット制御ゲート１０３と相互作用制御ゲート１０４が交互に配置される。ただし、第２層において水平方向に伸びた直線型の形状のフィン１０２の上にはゲート電極を形成しない。上層はゲート電極が水平方向に伸びた直線型の形状とし、量子ビット制御ゲート１０５と相互作用制御ゲート１０６が交互に配置される。上層の量子ビット制御ゲート１０５と相互作用制御ゲート１０６は、下層でゲート電極を形成しなかった部分において第２層のフィン１０２と接する。
第４層は、導体（例えばＡｌ）の導線１０７を有する。水平方向に伸びた直線型の形状とする。
第５層は、強磁性体（例えばＣｏ）の磁石１０８を有する。量子ビット２０１に異なる静磁場が加わるように、水平方向に伸びた大きさに変化がある形状とする。
図１に示した初期化ゲート１０１、フィン１０２、量子ビット制御ゲート１０３、相互作用制御ゲート１０４、量子ビット制御ゲート１０５、相互作用制御ゲート１０６及び導線１０７には、図２のように電極が接続されている。これにより、ＤＣ電圧やＲＦパルスを加えたり、出力されるＲＦパルスを取り出すことができる。量子ビット列の外にスイッチ２０３を備え、入出力信号のスイッチングを行う。そのため、外部と接続する端子が量子ビット２０１の数に比例して増えることはない。
量子ビット２０１の数は、水平方向及び垂直方向に任意の列数に拡張することができる。例えば、図２では水平方向に５列、垂直方向に３列、合計１５個の量子ビット列が並んでいるが、図３のように、同じ構造を繰り返すことで水平方向に１０列、垂直方向に６列、合計６０個の量子ビット列を構成することもできる。
次に、量子ビット列の作製方法を順を追って説明する。
図４Ａ、図４Ｂ、図４Ｃに示すように、半導体（例えば結晶Ｓｉ）の基盤の全面に半導体（例えば不純物を打ち込んで形成したｐ型Ｓｉ）の初期化ゲート１０１を形成する。初期化ゲート１０１は量子ビット２０１の初期化に用いる。初期化ゲート１０１の上に絶縁体（例えばＳｉＯ２）の層４０２を形成する。絶縁体の層４０２の上に半導体（例えば結晶Ｓｉ）のフィン１０２を形成する。フィン１０２の形状が最終的に各量子ビット同士の結合関係を決める。水平方向にはすべての列で一直線に結合するようにし、垂直方向にはいくつかの列において必要に応じて結合を形成する。最後に絶縁体（例えばＳｉＯ２）のゲート絶縁膜４０３を形成し、これ以降に形成するゲート電極とフィン１０２を絶縁する。
図４Ａ、図４Ｂ、図４Ｃに示すように、半導体（例えば結晶Ｓｉ）の基盤の全面に半導体（例えば不純物を打ち込んで形成したｐ型Ｓｉ）の初期化ゲート１０１を形成する。初期化ゲート１０１は量子ビット２０１の初期化に用いる。初期化ゲート１０１の上に絶縁体（例えばＳｉＯ２）の層４０２を形成する。絶縁体の層４０２の上に半導体（例えば結晶Ｓｉ）のフィン１０２を形成する。フィン１０２の形状が最終的に各量子ビット同士の結合関係を決める。水平方向にはすべての列で一直線に結合するようにし、垂直方向にはいくつかの列において必要に応じて結合を形成する。最後に絶縁体（例えばＳｉＯ２）のゲート絶縁膜４０３を形成し、これ以降に形成するゲート電極とフィン１０２を絶縁する。
図５Ａ、図５Ｂ、図５Ｃに示すように、フィン１０２の上に半導体（例えばポリＳｉ）の量子ビット制御ゲート１０３を形成する。量子ビット制御ゲート１０３は垂直方向に伸びた直線型の形状にする。これにより、水平方向に伸びた直線型の形状のフィン１０２の上には離散的に量子ビット制御ゲート１０３との接合部分が形成され、単一電子を閉じ込めることで量子ビット２０１として動作できるようになる。量子ビット制御ゲート１０３には絶縁体（例えばＳｉ３Ｎ４）のスペーサ５０１を形成し、この後に形成するゲート電極と絶縁する。
図６Ａ、図６Ｂ、図６Ｃに示すように、各量子ビット制御ゲート１０３の間に半導体（例えばポリＳｉ）の相互作用制御ゲート１０４を形成する。量子ビット制御ゲート１０３と同様に、垂直方向に伸びた直線型の形状にする。これにより、水平方向に伸びた直線型の形状のフィン１０２の上に離散的に相互作用制御ゲート１０４との接合部分が形成され、水平方向に並んだ量子ビット２０１同士の相互作用２０２を制御できるようになる。その後、絶縁体（例えばＳｉＯ２）の層６０１を形成し、平坦化処理を行う。
図７Ａ、図７Ｂ、図７Ｃに示すように、垂直方向に伸びた直線型の形状フィン１０２の上ではゲートが離散的に形成されていないので、マスク処理とエッチバック処理によって量子ビット制御ゲート１０３を除去する。ゲート絶縁膜４０３の上でエッチバックが止まるようにエッチング条件を調整することで、フィン１０２の上のゲート絶縁膜４０３が再び露出する。
図８Ａ、図８Ｂ、図８Ｃに示すように、垂直方向に伸びた直線型の形状のフィン１０２の上に半導体（例えばポリＳｉ）の量子ビット制御ゲート１０５を形成する。量子ビット制御ゲート１０３とは異なり、今度は水平方向に伸びた直線型の形状にする。この工程により、垂直方向に伸びた直線型の形状のフィン１０２の上に離散的に量子ビット制御ゲート１０５との接合部分が形成され、単一電子を閉じ込めることで量子ビット２０１として動作できるようになる。スペーサ５０１により、量子ビット制御ゲート１０３及び相互作用制御ゲート１０４からは絶縁される。量子ビット制御ゲート１０５には絶縁体（例えばＳｉ３Ｎ４）のスペーサ８０１を形成し、この後に形成するゲート電極と絶縁する。
図９Ａ、図９Ｂ、図９Ｃに示すように、各量子ビット制御ゲート１０５の間に半導体（例えばポリＳｉ）の相互作用制御ゲート１０６を形成する。量子ビット制御ゲート１０４と同様に、水平方向に伸びた直線型の形状にする。これにより、垂直方向に伸びた直線型の形状のフィン１０２の上に離散的に相互作用制御ゲート１０６との接合部分が形成され、垂直方向に並んだ量子ビット２０１同士の相互作用２０２を制御できるようになる。その後、絶縁体（例えばＳｉＯ２）の層９０１を形成し、平坦化処理を行う。
図１０Ａ、図１０Ｂ、図１０Ｃに示すように、量子ビット制御ゲート１０５、相互作用制御ゲート１０６の上に導体（例えばＡｌ）の導線１０７を形成する。量子ビット制御ゲート１０３及び相互作用制御ゲート１０４と同様に、水平方向に伸びた直線型の形状にする。これにより、量子ビット２０１にＲＦパルスを加えることができるようになる。水平方向に並んだ量子ビット２０１には同じ周波数、同じ時間幅のＲＦパルスが加わることになる。その後、絶縁体（例えばＳｉＯ２）の層１００１を形成し、平坦化処理を行う。
図１１Ａ、図１１Ｂ、図１１Ｃに示すように、導線１０７の上に強磁性体（例えばＣｏ）の磁石１０８を形成し、着磁する。水平方向に伸びた形状にするが、幅または厚さを連続的に変えることで、水平方向に並んだ各量子ビット２０１にはそれぞれ異なる静磁場が加わるようにする。以上の方法により、図１に示す構造の量子ビット列が作製できる。
このように、上記実施形態の量子情報処理装置は、図１に示すように、フィン１０２と、フィン１０２の上に設けられた第１の層と、第１の層の上に設けられた第２の層とを有する。
フィン１０２は、図２に示すように、第１の方向（例えば、垂直方向）に、複数の量子ビットが一列に配置された量子ビット列と、第１の方向（例えば、垂直方向）に、複数の量子ビット間相互作用が一列に配置された相互作用列とを有し、量子ビット列と相互作用列とが第１の方向（例えば、垂直方向）と異なる第２の方向（例えば、水平方向）に交互に配置されている。
図１に示すように、第１の層は、第１の方向（例えば、垂直方向）に配置され、量子ビット列の量子ビットを制御する第１のゲート電極列（量子ビット制御ゲート１０３）と、第１の方向（例えば、垂直方向）に配置され、相互作用列の量子ビット間相互作用を制御する第２のゲート電極列（相互作用制御ゲート１０４）とを有する。
図１に示すように、第２の層は、第２の方向（例えば、水平方向）に配置された第３のゲート電極列（量子ビット制御ゲート１０５）と、第２の方向（例えば、水平方向）に第３のゲート電極列（量子ビット制御ゲート１０５）に隣接して配置された第４のゲート電極列（相互作用制御ゲート１０６）とを有する。
第３のゲート電極列（量子ビット制御ゲート１０５）と第４のゲート電極列（相互作用制御ゲート１０６）により、複数の量子ビットの内の一部の量子ビットと、複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御する（図２参照）。
ここで、第２の層は、第３のゲート電極列（量子ビット制御ゲート１０５）及び第４のゲート電極列（相互作用制御ゲート１０６）の一部が電極列として第１の方向（例えば、垂直方向）に伸びている（図８Ｂ参照）。そして、この電極列が、一部の量子ビットと一部の量子ビット間相互作用をそれぞれ制御する（図２参照）。
図２、図３に示すように、例えば、前記電極列は、量子ビットの数を２次元的に拡張するように、第２の方向（例えば、水平方向）に離散的に設けられている。
また、図８Ｂに示すように、例えば、前記電極列は突出部を構成し、突出部はフィン１０２と接している。前記突出部は、例えば、第１の層において、第１のゲート電極列（量子ビット制御ゲート１０３）と第２のゲート電極列（相互作用制御ゲート１０４）が形成されていない部分でフィン１０２と接する。
上記実施形態によれば、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを２次元に拡張可能にすることができる。
以下、図面を用いて実施例について説明する。
以下、図面を用いて実施例について説明する。
実施例１では、量子情報処理装置の量子ビット列において初期化を行う方法について説明する。
量子ビット２０１の初期化を可能にするため、図１２に示すように、フィン１０２を３層の構造とする。下から順番に、第１層１２０１はｎ型半導体（例えばｎ型Ｓｉ）、第２層１２０２は絶縁体、第３層１２０３は半導体（例えば真性Ｓｉ）で形成する。第１層１２０１を電子のリザーバとする。
図１３に、量子ビット列の中で水平方向に並んだ３つの量子ビット２０１を抜粋して、初期化を行う際の電子の状態の変化を示す。図１３上の量子ビット列の断面図に示す量子ビット制御ゲート１３０１、１３０２、１３０３の下部に形成される量子ビット２０１をそれぞれ量子ビットＡ、Ｂ、Ｃとする。ここでは、量子ビットＡ、Ｂ、Ｃを全て初期化する。
図１３の下に示したのは量子ビットＡ、Ｂ、Ｃとリザーバのエネルギー準位である（尚、量子ビットＡ、Ｂ、Ｃとリザーバとの空間的な配置とは対応しない）。
磁石１０８の効果によって量子ビットＡ、Ｂ、Ｃに静磁場が加わるため、ゼーマン分裂により｜↑＞と｜↓＞でエネルギーに差が生じる。さらに、量子ビットＡ、Ｂ、Ｃに加わる静磁場の大きさが異なるため、｜↑＞と｜↓＞のエネルギー差に勾配が形成される。
初期化ゲート１０１に正のＤＣ電圧を加え、量子ビット制御ゲート１３０１、１３０２、１３０３に負のＤＣ電圧を加えると、フィン１０２の第１層１２０１にある電子がフィン１０２の第２層１２０２を超えて、フィン１０２の第３層１２０３の量子ビット制御ゲート１３０１、１３０２、１３０３との接合部分に移動する。１個の電子が移動したときに初期化ゲート１０１に加えたＤＣ電圧をゼロに戻すと、電子がフィン１０２の第３層１２０３の量子ビット制御ゲート１３０１、１３０２、１３０３との接合部分に閉じ込められ、量子ビット２０１として動作するようになる。全ての電子スピンの状態は、エネルギーの低い｜↓＞となる。量子ビット列は希釈冷凍機によって極低温に冷却されているので、熱エネルギーによって｜↑＞に変化することはほとんどない。以上の方法により、全ての量子ビット２０１が｜↓＞の状態で準備され、初期化を行うことができる。
なお、実施例１ではリザーバを量子ビットの下に形成したが、代わりに量子ビットの横に形成してもよい。その場合、初期化ゲート１０１は不要になる。量子ビットアレイの端から内側へと順番に電子を送り込むことによって、全ての量子ビットの初期化を行うことができる。
実施例２では、量子情報処理装置の量子ビット列において回転ゲート操作を行う方法について説明する。
図１４に、量子ビット列の中で水平方向に並んだ３つの量子ビット２０１を抜粋して、回転ゲート操作を行う際の電子の状態の変化を示す。図１４の上の量子ビット列の断面図に示す量子ビット制御ゲート１３０１、１３０２、１３０３の下部に形成される量子ビット２０１をそれぞれ量子ビットＡ、Ｂ、Ｃとする。ここでは、量子ビットＡ、Ｂにおいてそれぞれ回転ゲート操作を行う。図１４の下に示したのは量子ビットＡ、Ｂ、Ｃのエネルギー準位である。
導線１０７にＲＦパルスを加えると、水平に並んだ量子ビットＡ、Ｂ、Ｃ全てにＲＦパルスが加わる。すると、｜↑＞と｜↓＞のエネルギー差が、ＲＦパルスの振動数νに相当するエネルギー差ｈν（ｈはプランク定数）と一致した場合に、電子スピンの回転が生じる。以上の方法により、回転ゲート操作を行うことができる。
なお、ＲＦパルスの大きさと時間幅を制御することで任意の大きさの回転ゲート操作を行うことができる。例えば、位相πに相当するＲＦパルスを加えると、ＮＯＴゲート操作となる。
図１５を用いて、回転ゲート操作の個別操作性について説明する。
水平方向に並んだ量子ビット２０１の｜↑＞と｜↓＞のエネルギー差は異なるため、量子ビット列の中の任意の量子ビット２０１において回転ゲート操作を行うことができる。垂直方向に並んだ量子ビット２０１については、導線１０７が物理的に隔てられているため、選択的にＲＦパルスを加えることができる。これにより、量子ビット列の中の任意の量子ビット２０１を操作できる。
水平方向に並んだ量子ビット２０１の｜↑＞と｜↓＞のエネルギー差は異なるため、量子ビット列の中の任意の量子ビット２０１において回転ゲート操作を行うことができる。垂直方向に並んだ量子ビット２０１については、導線１０７が物理的に隔てられているため、選択的にＲＦパルスを加えることができる。これにより、量子ビット列の中の任意の量子ビット２０１を操作できる。
なお、実施例２では磁石１０８を用いて（ゼーマン効果によって）量子ビットのエネルギー差を変化させているが、量子ビット制御ゲートに加える電圧を変化させることで（シュタルク効果によって）エネルギー差を変化させてもよい。その場合、磁石１０８は不要になる。
また、実施例２では導線１０７を通してＲＦパルスを加えているが、量子ビット制御ゲート１０３を通してＲＦパルスを加えてもよい。その場合、導線１０７は不要になる。
実施例３では、量子情報処理装置の量子ビット列において制御ＮＯＴゲート操作を行う方法について説明する。
図１６及び図１７に、量子ビット列の中で水平方向に並んだ３つの量子ビット２０１を抜粋して、制御ＮＯＴゲート操作を行う際の電子の状態の変化を示す。
図１６の上及び図１７の上の量子ビット列の断面図に示す量子ビット制御ゲート１３０１、１３０２、１３０３の下部に形成される量子ビット２０１をそれぞれ量子ビットＡ、Ｂ、Ｃとする。ここでは、量子ビットＡを標的ビット，量子ビットＢを制御ビットとして制御ＮＯＴゲート操作を行う。図１６の下、図１７の下に示したのは量子ビットＡ、Ｂ、Ｃのエネルギー準位である。
図１６は、制御ビットが｜↑＞であるため標的ビットでＮＯＴゲート操作が起きる場合の電子の状態の変化を示したものである。（１）で標的ビットと制御ビットの電子のエネルギーを分離して描いているが、（２）のように標的ビットと制御ビットの電子のエネルギーをあわせて描くこともできる。（１）と（２）は等価である。両方の電子が｜↑＞である場合にもっともエネルギーが大きく、両方の電子が｜↓＞である場合にもっともエネルギーが小さい。それぞれの電子スピンが反平行である場合には中間的な値を取るが、磁石１０８の効果により｜↑＞と｜↓＞のエネルギー差が標的ビットと制御ビットで異なるため、｜↑↓＞と｜↓↑＞との間にもエネルギー差が生じる。
（３）に制御ＮＯＴゲート操作を行うときの電子の状態を示す。標的ビットと制御ビットの間の相互作用制御ゲート１０４に負のＤＣ電圧を加えると、それぞれの電子スピンが反平行である場合に安定になるため、エネルギーが低下する。そのため、｜↑↑＞と｜↑↓＞のエネルギー差を、相互作用制御ゲート１０４に加えるＤＣ電圧の大きさによって任意の値に調整することができる。
｜↑↑＞と｜↓↑＞のエネルギー差を、他の電子の状態の組み合わせのエネルギー差より大きい値に設定した上で、そのエネルギー差ｈνに相当する振動数νのＲＦパルスを導線１０７を通して加える。すると、｜↑↑＞と｜↓↑＞の間で電子スピンの回転が起きる。位相πに相当するＲＦパルスを加えた上で相互作用制御ゲート１０４に加えたＤＣ電圧をゼロに戻すと、（４）のように標的ビットにＮＯＴゲート操作が加わった状態となる。
図１７は、制御ビットが｜↓＞であるため標的ビットでＮＯＴゲート操作が起きない場合の電子の状態の変化を示したものである。図１６との違いは、最初の制御ビットの状態が｜↑＞ではなく｜↓＞であることだけで、加えるＤＣ電圧やＲＦパルスに違いはない。しかし、（２）及び（３）において｜↑↑＞の状態と｜↓↑＞の状態が存在しないため、電子スピンの回転は生じない。以上の方法により、制御ＮＯＴゲート操作を行うことができる。
図１８及び図１９を用いて、制御ＮＯＴゲート操作の個別操作性について説明する。図１８は標的ビットと制御ビットが水平方向に並んでいる場合である。相互作用制御ゲート１０４は水平方向に隔てられているのに対して導線１０７は垂直方向に隔てられており、それぞれにＤＣ電圧及びＲＦパルスの印加が同時に起きないと電子の状態は変化しない。このため、量子ビット列の中の任意の隣り合った２つの量子ビット２０１において制御ＮＯＴゲート操作を行うことが出来る。また、相互作用制御ゲート１０４に加えるＤＣ電圧の大きさを変えることで、並んでいる２つの量子ビット２０１のどちらを標的ビットまたは制御ビットにするかを選ぶことができる。
図１９は標的ビットと制御ビットが垂直方向に並んでいる場合である。相互作用制御ゲート１０４と導線１０７はともに垂直方向に隔てられているため、水平方向に並んだ２つの量子ビット２０１には同時に制御ＮＯＴゲート操作が加わる。
実施例４では、量子情報処理装置の量子ビット列において読み出しを行う方法について説明する。
図２０及び図２１に、量子ビット列の中で水平方向に並んだ３つの量子ビット２０１を抜粋して、読み出しを行う際の電子の状態の変化を示す。図２０の上及び図２１の上の量子ビット列の断面図に示す量子ビット制御ゲート１３０１、１３０２、１３０３の下部に形成される量子ビット２０１をそれぞれ量子ビットＡ、Ｂ、Ｃとする。ここでは、量子ビットＣを読み出し制御ビットとし、量子ビットＢを測定される量子ビットとして読み出しを行う。
図２０は、測定される量子ビットＢの状態が｜↑＞である場合の電子の状態の変化を示したものである。（２）に示すように、量子ビットＢと量子ビットＣの間の相互作用制御ゲート１０４に負のＤＣ電圧を加えることで２つの量子ビットの間のエネルギー障壁を下げ、さらに量子ビット制御用ゲート１３０３に加える負のＤＣ電圧を強くすると、量子ビットＢから量子ビットＣへの電子の移動が促される。量子ビットＢの電子の状態が｜↑＞であるのに対して量子ビットＣの電子の状態が｜↓＞なので、パウリスピンブロッケードは起こらず、電子の移動が起きる。その後相互作用制御ゲート１０４に加えるＤＣ電圧をゼロに戻すと、量子ビットＣに２個の電子が閉じ込められる。
図２１は、測定される量子ビットＢの状態が｜↓＞である場合の電子の状態の変化を示したものである。図２０と同様の操作を行うと量子ビットＢから量子ビットＣへの電子の移動が促されるが、量子ビットＢおよび量子ビットＣの電子スピンの状態がともに｜↓＞なので、パウリスピンブロッケードにによって電子の移動は起きない。その後相互作用制御ゲート１０４に加えるＤＣ電圧をゼロに戻すと、量子ビットＣに電子が１個閉じ込められる。
図２０及び図２１いずれの場合も、最終的に量子ビット制御ゲート１０３にＲＦパルスを加える。電子が１個の場合と２個の場合とでインピーダンスが異なるため、反射されるＲＦパルスの位相を調べることで量子ビットＣにある電子の個数が推定され、間接的に量子ビットＢの電子スピンの状態を測定することができる。以上の方法により、読み出し操作を行うことができる。
全ての量子ビット２０１は同じ構造をもつため、量子ビット列の中のどの量子ビットを読み出しに用いてもよい。ただし、量子ビット制御ゲート１０３、１０５は垂直方向または水平方向に伸びた直線型の形状であるため、読み出しは量子ビット制御ゲート１０３または量子ビット制御ゲート１０５の方向に並んだ量子ビット２０１全てに対して同時に行われる。
なお、本発明は上記実施例に限定されるものではなく、様々な変形例が含まれる。例えば、第１の量子ビット制御ゲートと第２の量子ビット制御ゲートの位置関係は、垂直ではなく、任意の角度であってもよい。その場合、２次元正方格子ではなく、例えば３角格子や６角格子を構成し得る。また、量子ビット制御ゲートと相互作用制御ゲートの層の数は、２層ではなく、３層以上であってもよい。その場合、量子ビット間の相互作用は、水平方向と垂直方向だけでなく、任意の角度の方向にも発生させることが可能になる。
１０１…初期化ゲート
１０２…フィン
１０３…量子ビット制御ゲート
１０４…相互作用制御ゲート
１０５…量子ビット制御ゲート
１０６…相互作用制御ゲート
１０７…導線
１０８…磁石
２０１…量子ビット
２０２…相互作用
２０３…スイッチ
４０１…半導体結晶基板
４０２…絶縁体の層
４０３…ゲート絶縁膜
５０１…スペーサ
６０１…絶縁体の層
８０１…スペーサ
９０１…絶縁体の層
１００１…絶縁体の層
１２０１…ｎ型半導体の層
１２０２…絶縁体の層
１２０３…半導体の層
１３０１…量子ビット制御ゲート
１３０２…量子ビット制御ゲート
１３０３…量子ビット制御ゲート
１０２…フィン
１０３…量子ビット制御ゲート
１０４…相互作用制御ゲート
１０５…量子ビット制御ゲート
１０６…相互作用制御ゲート
１０７…導線
１０８…磁石
２０１…量子ビット
２０２…相互作用
２０３…スイッチ
４０１…半導体結晶基板
４０２…絶縁体の層
４０３…ゲート絶縁膜
５０１…スペーサ
６０１…絶縁体の層
８０１…スペーサ
９０１…絶縁体の層
１００１…絶縁体の層
１２０１…ｎ型半導体の層
１２０２…絶縁体の層
１２０３…半導体の層
１３０１…量子ビット制御ゲート
１３０２…量子ビット制御ゲート
１３０３…量子ビット制御ゲート
Claims (14)
- フィンと、
前記フィンの上に設けられた第１の層と、
前記第１の層の上に設けられた第２の層と、を有する量子情報処理装置であって、
前記第１の層は、
第１の方向に延伸し、量子ビットを制御する第１のゲート電極列と、
前記第１の方向に延伸し、量子ビット間相互作用を制御する第２のゲート電極列と、を有し、
前記第２の層は、
前記第１の方向とは異なる第２の方向に延伸した第３のゲート電極列と、
前記第２の方向に延伸し、前記第３のゲート電極列に隣接して配置された第４のゲート電極列と、を有し、
前記第３のゲート電極列又は前記第４のゲート電極列により、複数の前記量子ビットの内の一部の量子ビット又は複数の前記量子ビット間相互作用の内の一部の量子ビット間相互作用を制御することを特徴とする量子情報処理装置。 - 前記第２の層は、
前記第３のゲート電極列及び前記第４のゲート電極列の一部が電極列として前記第１の方向に伸びており、
前記電極列が、前記一部の量子ビットと前記一部の量子ビット間相互作用をそれぞれ制御することを特徴とする請求項１に記載の量子情報処理装置。 - 前記電極列は、
前記量子ビットの数を２次元的に拡張するように、前記第２の方向に離散的に設けられていることを特徴とする請求項２に記載の量子情報処理装置。 - 前記電極列は、突出部を構成し、
前記突出部は前記フィンと接していることを特徴とする請求項２に記載の量子情報処理装置。 - 前記突出部は、
前記第１の層において、前記第１のゲート電極列と前記第２のゲート電極列が形成されていない部分で前記フィンと接することを特徴とする請求項４に記載の量子情報処理装置。 - 前記第２の層の上に設けられ、前記第２の方向に延伸した、前記量子ビットに高周波信号を加えるための導線列を更に有することを特徴とする請求項１に記載の量子情報処理装置。
- 前記導線列の上に設けられ、前記第２の方向に延伸した、前記量子ビットに静磁場を加えるための磁石列を更に有することを特徴とする請求項６に記載の量子情報処理装置。
- 前記フィンの下に、前記量子ビットを初期化するための初期化ゲート電極を更に有することを特徴とする請求項１に記載の量子情報処理装置。
- 前記第１の方向と前記第２の方向は、互いに交差する方向であることを特徴とする請求項１に記載の量子情報処理装置。
- 前記第１の方向は垂直方向であり、前記第２の方向は水平方向であることを特徴とする請求項９に記載の量子情報処理装置。
- 前記電極列は、
前記第２の方向に複数設けられていることを特徴とする請求項２に記載の量子情報処理装置。 - フィンと、
前記フィンの上に設けられた第１の層と、
前記第１の層の上に設けられた第２の層と、を有する量子情報処理装置であって、
前記フィンは、
第１の方向に、複数の量子ビットが一列に配置された量子ビット列と、
前記第１の方向に、複数の量子ビット間相互作用が一列に配置された相互作用列と、を有し、
前記量子ビット列と前記相互作用列とが前記第１の方向と異なる第２の方向に交互に配置され、
前記第１の層は、
前記第１の方向に配置され、前記量子ビット列の前記量子ビットを制御する第１のゲート電極列と、
前記第１の方向に配置され、前記相互作用列の前記量子ビット間相互作用を制御する第２のゲート電極列と、を有し、
前記第２の層は、
前記第２の方向に配置された第３のゲート電極列と、
前記第２の方向に前記第３のゲート電極列に隣接して配置された第４のゲート電極列と、を有し、
前記第３のゲート電極列と前記第４のゲート電極列により、前記複数の量子ビットの内の一部の量子ビットと、前記複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御することを特徴とする量子情報処理装置。 - フィンと、
前記フィンの上に設けられた第１の層と、
前記第１の層の上に設けられた第２の層と、を有する量子情報処理装置であって、
前記第１の層は、
第１の方向に延伸し、量子ビットを制御する第１のゲート電極列と、
前記第１の方向に延伸し、量子ビット間相互作用を制御する第２のゲート電極列と、を有し、
前記第２の層は、
前記第１の方向とは異なる第２の方向に延伸した第３のゲート電極列と、
前記第２の方向に延伸し、前記第３のゲート電極列に隣接して配置された第４のゲート電極列と、を有し、
前記第３のゲート電極列及び前記第４のゲート電極列の一部に突出部と有し、前記突出部は、前記フィンと接していることを特徴とする量子情報処理装置。 - フィンと、
前記フィンの上に設けられた第１の層と、
前記第１の層の上に設けられた第２の層と、を有する量子ビットアレイであって、
前記第１の層は、
第１の方向に延伸し、量子ビットを制御する第１のゲート電極列と、
前記第１の方向に延伸し、量子ビット間相互作用を制御する第２のゲート電極列と、を有し、
前記第２の層は、
前記第１の方向とは異なる第２の方向に延伸した第３のゲート電極列と、
前記第２の方向に延伸し、前記第３のゲート電極列に隣接して配置された第４のゲート電極列と、を有し、
前記第３のゲート電極列又は前記第４のゲート電極列により、複数の前記量子ビットの内の一部の量子ビット又は複数の前記量子ビット間相互作用の内の一部の量子ビット間相互作用を制御することを特徴とする量子ビットアレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019143442A JP7244388B2 (ja) | 2019-08-05 | 2019-08-05 | 量子情報処理装置及び量子ビットアレイ |
| PCT/JP2020/010935 WO2021024533A1 (ja) | 2019-08-05 | 2020-03-12 | 量子情報処理装置 |
| US17/630,266 US20220292383A1 (en) | 2019-08-05 | 2020-03-12 | Quantum information processing device |
| JP2023036248A JP2023067999A (ja) | 2019-08-05 | 2023-03-09 | 量子情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019143442A JP7244388B2 (ja) | 2019-08-05 | 2019-08-05 | 量子情報処理装置及び量子ビットアレイ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023036248A Division JP2023067999A (ja) | 2019-08-05 | 2023-03-09 | 量子情報処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021027142A JP2021027142A (ja) | 2021-02-22 |
| JP2021027142A5 JP2021027142A5 (ja) | 2022-10-04 |
| JP7244388B2 true JP7244388B2 (ja) | 2023-03-22 |
Family
ID=74502575
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019143442A Active JP7244388B2 (ja) | 2019-08-05 | 2019-08-05 | 量子情報処理装置及び量子ビットアレイ |
| JP2023036248A Pending JP2023067999A (ja) | 2019-08-05 | 2023-03-09 | 量子情報処理装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023036248A Pending JP2023067999A (ja) | 2019-08-05 | 2023-03-09 | 量子情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220292383A1 (ja) |
| JP (2) | JP7244388B2 (ja) |
| WO (1) | WO2021024533A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7430658B2 (ja) * | 2021-02-24 | 2024-02-13 | 株式会社日立製作所 | 半導体装置 |
| JP2022130893A (ja) * | 2021-02-26 | 2022-09-07 | 株式会社日立製作所 | 量子ビットアレイ及び量子コンピュータ |
| JP2023119718A (ja) | 2022-02-17 | 2023-08-29 | 株式会社日立製作所 | 量子ビットの制御方法および量子コンピュータ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070063182A1 (en) | 2005-03-17 | 2007-03-22 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Enhancement mode single electron transistor |
| US20130221330A1 (en) | 2010-11-05 | 2013-08-29 | Chungbuk National University Industry-Academic Cooperation Foundation | Multiple quantum dot device and a production method for the device |
| WO2018031007A1 (en) | 2016-08-10 | 2018-02-15 | Intel Corporation | Quantum dot array devices |
| JP2018532255A (ja) | 2015-08-05 | 2018-11-01 | ニューサウス イノベーションズ ピーティーワイ リミテッド | 先進処理装置 |
| WO2019125348A1 (en) | 2017-12-18 | 2019-06-27 | Intel Corporation | Quantum dot devices with vertical quantum dot arrays |
-
2019
- 2019-08-05 JP JP2019143442A patent/JP7244388B2/ja active Active
-
2020
- 2020-03-12 WO PCT/JP2020/010935 patent/WO2021024533A1/ja active Application Filing
- 2020-03-12 US US17/630,266 patent/US20220292383A1/en active Pending
-
2023
- 2023-03-09 JP JP2023036248A patent/JP2023067999A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070063182A1 (en) | 2005-03-17 | 2007-03-22 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Enhancement mode single electron transistor |
| US20130221330A1 (en) | 2010-11-05 | 2013-08-29 | Chungbuk National University Industry-Academic Cooperation Foundation | Multiple quantum dot device and a production method for the device |
| JP2018532255A (ja) | 2015-08-05 | 2018-11-01 | ニューサウス イノベーションズ ピーティーワイ リミテッド | 先進処理装置 |
| WO2018031007A1 (en) | 2016-08-10 | 2018-02-15 | Intel Corporation | Quantum dot array devices |
| WO2019125348A1 (en) | 2017-12-18 | 2019-06-27 | Intel Corporation | Quantum dot devices with vertical quantum dot arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023067999A (ja) | 2023-05-16 |
| WO2021024533A1 (ja) | 2021-02-11 |
| US20220292383A1 (en) | 2022-09-15 |
| JP2021027142A (ja) | 2021-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023067999A (ja) | 量子情報処理装置 | |
| US7002197B2 (en) | Cross point resistive memory array | |
| TWI749377B (zh) | 積體晶片、記憶體單元及其操作方法 | |
| US9882112B2 (en) | Multi-qubit device and quantum computer including the same | |
| US20130187247A1 (en) | Multi-bit magnetic tunnel junction memory and method of forming same | |
| US10468293B2 (en) | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels | |
| CN110323247B (zh) | Mram器件及其制造方法及包括mram的电子设备 | |
| US20220344565A1 (en) | Connection component for branching off a single electron motion | |
| KR20200093720A (ko) | 자기 기억 소자 | |
| US11676677B2 (en) | Magnetic storage device | |
| US10186551B1 (en) | Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ) | |
| KR20190108752A (ko) | 3차원 수직 교차점 구조의 다층 시냅스 가중치 소자 및 그 제조 방법 | |
| US20190206938A1 (en) | Annular vertical si etched channel mos devices | |
| US10355047B1 (en) | Fabrication methods of forming annular vertical SI etched channel MOS devices | |
| TW202103339A (zh) | 量子資訊處理器之處理器元件 | |
| JP7430658B2 (ja) | 半導体装置 | |
| US11955566B2 (en) | Device for storing controlling and manipulating quantum information (qubits) on a semiconductor | |
| US11804252B2 (en) | Word line structures for three-dimensional memory arrays | |
| NL2028581B1 (en) | An addressable quantum dot array | |
| US11930720B2 (en) | Voltage control of SOT-MRAM for deterministic writing | |
| US20210098686A1 (en) | Magnetic memory device and method for manufacturing the same | |
| KR20240066168A (ko) | 통합된 자기 터널 접합(mtj)을 갖는 1비트 3단자 레이스트랙 어레이 | |
| US20150171094A1 (en) | Antifuse | |
| WO2023277687A1 (en) | Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures | |
| CN111799294A (zh) | 存储器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7244388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |