JP7244388B2 - Quantum information processing device and quantum bit array - Google Patents

Quantum information processing device and quantum bit array Download PDF

Info

Publication number
JP7244388B2
JP7244388B2 JP2019143442A JP2019143442A JP7244388B2 JP 7244388 B2 JP7244388 B2 JP 7244388B2 JP 2019143442 A JP2019143442 A JP 2019143442A JP 2019143442 A JP2019143442 A JP 2019143442A JP 7244388 B2 JP7244388 B2 JP 7244388B2
Authority
JP
Japan
Prior art keywords
gate electrode
layer
qubits
information processing
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019143442A
Other languages
Japanese (ja)
Other versions
JP2021027142A5 (en
JP2021027142A (en
Inventor
憲之 李
龍太 土屋
大 久本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2019143442A priority Critical patent/JP7244388B2/en
Priority to US17/630,266 priority patent/US20220292383A1/en
Priority to PCT/JP2020/010935 priority patent/WO2021024533A1/en
Publication of JP2021027142A publication Critical patent/JP2021027142A/en
Publication of JP2021027142A5 publication Critical patent/JP2021027142A5/en
Priority to JP2023036248A priority patent/JP7518227B2/en
Application granted granted Critical
Publication of JP7244388B2 publication Critical patent/JP7244388B2/en
Priority to JP2024108360A priority patent/JP2024124504A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、量子情報処理装置に関する。 The present invention relates to a quantum information processing device.

現在、量子コンピュータの実現を目的とした研究が世界中の多くのグループで進められている。様々な物理系で実験が行われているが、どの物理系を用いるにせよ、量子コンピュータを実現するためにまず必要なのは、外界と物質もエネルギーも交換しない孤立系によって量子ビットを作り、量子系のコヒーレンスを長時間維持できるようにすることである。 Currently, many groups around the world are conducting research aimed at realizing quantum computers. Experiments are being conducted in various physical systems, but regardless of which physical system is used, what is first required to realize a quantum computer is to create quantum bits in an isolated system that does not exchange matter or energy with the outside world, is to be able to maintain the coherence of

量子ビットを量子コンピュータとして動作させるためには、単一量子ビットの性能の追求だけなく、多量子ビットを含むデバイスを構成することが不可欠である。 In order to operate qubits as a quantum computer, it is essential not only to pursue the performance of a single qubit, but also to construct a device that includes multiple qubits.

半導体量子ビットの多量子ビット化に関しては報告があるが(例えば、特許文献1参照)、単一量子ビットの構造を横にそのまま拡張させた構造である。上下に多量の電極が配置され、これらに印加するDC電圧によって量子ビットの状態や量子ビット同士の相互作用を制御する。 There are reports on multi-qubit semiconductor qubits (see Patent Document 1, for example), but this is a structure in which the structure of a single qubit is horizontally extended as it is. A large number of electrodes are arranged above and below, and the states of the qubits and interactions between qubits are controlled by DC voltages applied to them.

しかし、この構造では、量子ビットの数が増えると電極の数も比例して増える。冷凍機の中で極低温にて動作させる場合、外からDC電圧やRFパルスを加えることのできる電極の数は限られており、増やせる量子ビットの数に限界がある。 However, in this structure, as the number of qubits increases, so does the number of electrodes. When operating at cryogenic temperatures in a refrigerator, the number of electrodes to which a DC voltage or RF pulse can be applied from the outside is limited, and there is a limit to the number of qubits that can be increased.

また、1次元の直線状に量子ビットを配置しているが、この構造のまま2次元の平面状に量子ビットを配置しようとすると、制御用の電極を配置する場所がなくなるため実現できない。 In addition, the qubits are arranged in a one-dimensional straight line, but if the qubits are arranged in a two-dimensional plane with this structure, it cannot be realized because there is no place to arrange the control electrodes.

このように、これまでに提案された量子ビット構造の延長で量子ビットを2次元の平面状にアレイ化することは難しい。それでも量子コンピュータとして動作させるためには2次元的な拡張が必要であるということは広く認識されている。このため、そのような量子ビット列の構造の提案は行われている(例えば、特許文献2参照)。これは2次元に拡張した量子ビット列を、上層に形成した配線及びトランジスタによるスイッチングによって個別に制御しようとするものである。 Thus, it is difficult to form a two-dimensional planar array of qubits by extending the qubit structure proposed so far. Nevertheless, it is widely recognized that a two-dimensional extension is necessary to make it work as a quantum computer. For this reason, proposals have been made for such a quantum bit string structure (see, for example, Patent Document 2). This is intended to individually control two-dimensionally extended qubit arrays by switching with wiring and transistors formed in the upper layer.

WO2009/072550号公報WO2009/072550 特表2018-532255号公報Japanese Patent Publication No. 2018-532255

しかし、特許文献2の量子ビット列の構造では、下層に複雑な構造をもつ量子ビットを形成すると、基板の結晶性を上層まで維持することができない。このため、上層にトランジスタを形成することは現在の半導体製造方法では困難である。 However, in the structure of the quantum bit string of Patent Document 2, if a quantum bit with a complicated structure is formed in the lower layer, the crystallinity of the substrate cannot be maintained up to the upper layer. Therefore, it is difficult to form a transistor in the upper layer with the current semiconductor manufacturing method.

本発明の目的は、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを2次元に拡張可能にすることにある。 SUMMARY OF THE INVENTION It is an object of the present invention to enable qubits to be extended two-dimensionally in a quantum information processing device using current semiconductor manufacturing methods.

本発明の一態様の量子情報処理装置は、フィンと、前記フィンの上に設けられた第1の層と、前記第1の層の上に設けられた第2の層とを有する量子情報処理装置であって、前記フィンは、第1の方向に複数の量子ビットが一列に配置された量子ビット列と、前記第1の方向に複数の量子ビット間相互作用が一列に配置された相互作用列とを有し、前記量子ビット列と前記相互作用列とが前記第1の方向と異なる第2の方向に交互に配置され、前記第1の層は、前記第1の方向に配置され、前記量子ビット列の前記量子ビットを制御する第1のゲート電極列と、前記第1の方向に配置され、前記相互作用列の前記量子ビット間相互作用を制御する第2のゲート電極列とを有し、前記第2の層は、前記第2の方向に配置された第3のゲート電極列と、前記第2の方向に前記第3のゲート電極列に隣接して配置された第4のゲート電極列とを有し、前記第3のゲート電極列と前記第4のゲート電極列により、前記複数の量子ビットの内の一部の量子ビットと、前記複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御することを特徴とする。 A quantum information processing device according to one embodiment of the present invention includes a quantum information processing device including a fin, a first layer provided over the fin, and a second layer provided over the first layer. The apparatus, wherein the fin includes a qubit array in which a plurality of qubits are aligned in a first direction and an interaction array in which a plurality of inter-qubit interactions are aligned in the first direction. wherein the qubit array and the interaction array are alternately arranged in a second direction different from the first direction, the first layer is arranged in the first direction, and the quantum a first gate electrode row that controls the qubits of the bit row, and a second gate electrode row that is arranged in the first direction and controls the interaction between the qubits of the interaction row, The second layer includes a third gate electrode row arranged in the second direction and a fourth gate electrode row arranged adjacent to the third gate electrode row in the second direction. and a part of the qubits among the plurality of qubits and a part of interactions between the plurality of qubits by the third gate electrode row and the fourth gate electrode row is characterized by controlling the inter-qubit interaction of each.

本発明の一態様によれば、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを2次元に拡張可能にすることができる。 According to one aspect of the present invention, in a quantum information processing device, qubits can be made two-dimensionally scalable using current semiconductor manufacturing methods.

量子情報処理装置を構成する量子ビット列の構造の鳥瞰図である。2 is a bird's-eye view of the structure of a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置の平面図である。1 is a plan view of a quantum information processing device; FIG. 量子情報処理装置の平面図である。1 is a plan view of a quantum information processing device; FIG. 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す平面図である。It is a top view which shows the manufacturing method of the quantum bit string which comprises a quantum information processing apparatus. 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Aである。FIG. 4 is a cross-sectional view A showing a method of manufacturing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列の作製方法を示す断面図Bである。FIG. 2B is a cross-sectional view showing a method of manufacturing a quantum bit string that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビットのフィンの詳細な断面図である。FIG. 3 is a detailed cross-sectional view of a fin of a quantum bit that constitutes the quantum information processing device; 量子情報処理装置を構成する量子ビット列において初期化を実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 2 is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of initializing a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列において回転ゲート操作を実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 2 is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of performing a rotation gate operation in a quantum bit string constituting a quantum information processing device; 量子情報処理装置を構成する量子ビット列において回転ゲート操作を実施する際の個別操作性を説明するための量子ビット列の平面図である。FIG. 10 is a plan view of a quantum bit string for explaining individual operability when a rotation gate operation is performed in the quantum bit string constituting the quantum information processing device; 量子情報処理装置を構成する量子ビット列において制御ゲート操作を実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 4A is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of performing a control gate operation in a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列において制御ゲート操作を実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 4A is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of performing a control gate operation in a quantum bit string that constitutes a quantum information processing device; 量子情報処理装置を構成する量子ビット列において制御NOTゲート操作を実施する際の個別操作性を説明するための量子ビット列の平面図である。FIG. 4 is a plan view of a quantum bit string for explaining individual operability when performing a controlled-NOT gate operation in the quantum bit string that constitutes the quantum information processing device; 本発明の量子情報処理装置を構成する量子ビット列において制御NOTゲート操作を実施する際の個別操作性を説明するための量子ビット列の平面図である。FIG. 4 is a plan view of a quantum bit string for explaining individual operability when performing controlled-NOT gate operations in the quantum bit string constituting the quantum information processing apparatus of the present invention; 量子情報処理装置を構成する量子ビット列において読み出しを実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 2 is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of reading out a quantum bit string that constitutes a quantum information processing device; 本発明の量子情報処理装置を構成する量子ビット列において読み出しを実施する方法を説明する量子ビット列の断面図及び電子のエネルギー準位図である。FIG. 2 is a cross-sectional view of a quantum bit string and an electron energy level diagram for explaining a method of reading out a quantum bit string that constitutes the quantum information processing apparatus of the present invention;

以下、図面を用いて実施形態について説明する。
まず、量子情報処理装置を構成する量子ビット列の構造を説明する。
Embodiments will be described below with reference to the drawings.
First, the structure of a quantum bit string that constitutes a quantum information processing device will be described.

図1に示すように、量子ビット列は、5層の構造を有している。下から順番に、第1層、第2層、第3層、第4層、第5層とする。それぞれの層は、絶縁体(例えばSiO)の層によって絶縁されている。 As shown in FIG. 1, the qubit string has a five-layer structure. From the bottom, the first layer, the second layer, the third layer, the fourth layer, and the fifth layer. Each layer is insulated by a layer of insulator (eg SiO 2 ).

第1層は、半導体(例えばp型Si)の初期化ゲート101である。第2層の全面に下層からDC電圧を加えることができる。 The first layer is a semiconductor (eg, p-type Si) initialization gate 101 . A DC voltage can be applied to the entire surface of the second layer from the lower layer.

第2層は、半導体(例えば真性Si)のフィン102を有する。図2に示すように、フィン102の上面において2次元正方格子状に量子ビット201が形成される。フィン102の形状に従って量子ビット同士の相互作用202が形成される。フィン102は、水平方向には全ての量子ビット201が相互作用し、垂直方向には一部の量子ビット201が相互作用するような形状にする。 The second layer has fins 102 of semiconductor (eg, intrinsic Si). As shown in FIG. 2, a quantum bit 201 is formed in a two-dimensional square lattice on the upper surface of the fin 102 . Interactions 202 between the qubits are formed according to the shape of the fins 102 . The fins 102 are shaped so that all the qubits 201 interact in the horizontal direction and some of the qubits 201 interact in the vertical direction.

第3層は、上層と下層に分かれ、それぞれ半導体(例えばポリSi)のゲート電極を有する。ゲート電極は2種類あり、量子ビット制御ゲート103、105と相互作用制御ゲート104、106である。下層はゲート電極が垂直方向に伸びた直線型の形状とし、量子ビット制御ゲート103と相互作用制御ゲート104が交互に配置される。ただし、第2層において水平方向に伸びた直線型の形状のフィン102の上にはゲート電極を形成しない。上層はゲート電極が水平方向に伸びた直線型の形状とし、量子ビット制御ゲート105と相互作用制御ゲート106が交互に配置される。上層の量子ビット制御ゲート105と相互作用制御ゲート106は、下層でゲート電極を形成しなかった部分において第2層のフィン102と接する。 The third layer is divided into an upper layer and a lower layer, each of which has a semiconductor (eg, poly-Si) gate electrode. There are two types of gate electrodes, qubit control gates 103 and 105 and interaction control gates 104 and 106 . The lower layer has a straight gate electrode extending vertically, and quantum bit control gates 103 and interaction control gates 104 are alternately arranged. However, the gate electrode is not formed on the straight-shaped fin 102 extending in the horizontal direction in the second layer. The upper layer has a linear gate electrode extending horizontally, and quantum bit control gates 105 and interaction control gates 106 are alternately arranged. The qubit control gate 105 and the interaction control gate 106 in the upper layer are in contact with the fin 102 in the second layer in the portion where the gate electrode is not formed in the lower layer.

第4層は、導体(例えばAl)の導線107を有する。水平方向に伸びた直線型の形状とする。 The fourth layer has conductors 107 of conductor (eg, Al). It has a straight shape extending horizontally.

第5層は、強磁性体(例えばCo)の磁石108を有する。量子ビット201に異なる静磁場が加わるように、水平方向に伸びた大きさに変化がある形状とする。 The fifth layer has magnets 108 of ferromagnetic material (eg Co). The qubit 201 has a shape with different sizes extending in the horizontal direction so that different static magnetic fields are applied to the qubit 201 .

図1に示した初期化ゲート101、フィン102、量子ビット制御ゲート103、相互作用制御ゲート104、量子ビット制御ゲート105、相互作用制御ゲート106及び導線107には、図2のように電極が接続されている。これにより、DC電圧やRFパルスを加えたり、出力されるRFパルスを取り出すことができる。量子ビット列の外にスイッチ203を備え、入出力信号のスイッチングを行う。そのため、外部と接続する端子が量子ビット201の数に比例して増えることはない。 Electrodes are connected as shown in FIG. It is This makes it possible to apply a DC voltage or RF pulse, or to take out the output RF pulse. A switch 203 is provided outside the quantum bit string to switch input/output signals. Therefore, the number of terminals connected to the outside does not increase in proportion to the number of quantum bits 201 .

量子ビット201の数は、水平方向及び垂直方向に任意の列数に拡張することができる。例えば、図2では水平方向に5列、垂直方向に3列、合計15個の量子ビット列が並んでいるが、図3のように、同じ構造を繰り返すことで水平方向に10列、垂直方向に6列、合計60個の量子ビット列を構成することもできる。 The number of qubits 201 can be extended horizontally and vertically to any number of columns. For example, in FIG. 2, 5 rows in the horizontal direction and 3 rows in the vertical direction, a total of 15 qubit rows are arranged. By repeating the same structure as in FIG. It is also possible to configure 6 strings, for a total of 60 qubit strings.

次に、量子ビット列の作製方法を順を追って説明する。
図4A、図4B、図4Cに示すように、半導体(例えば結晶Si)の基盤の全面に半導体(例えば不純物を打ち込んで形成したp型Si)の初期化ゲート101を形成する。初期化ゲート101は量子ビット201の初期化に用いる。初期化ゲート101の上に絶縁体(例えばSiO)の層402を形成する。絶縁体の層402の上に半導体(例えば結晶Si)のフィン102を形成する。フィン102の形状が最終的に各量子ビット同士の結合関係を決める。水平方向にはすべての列で一直線に結合するようにし、垂直方向にはいくつかの列において必要に応じて結合を形成する。最後に絶縁体(例えばSiO)のゲート絶縁膜403を形成し、これ以降に形成するゲート電極とフィン102を絶縁する。
Next, a method for fabricating a quantum bit string will be described step by step.
As shown in FIGS. 4A, 4B, and 4C, an initialization gate 101 of semiconductor (eg, p-type Si formed by implanting impurities) is formed on the entire surface of a substrate of semiconductor (eg, crystalline Si). Initialization gate 101 is used to initialize quantum bit 201 . A layer 402 of insulator (eg, SiO 2 ) is formed over the initialization gate 101 . A semiconductor (eg, crystalline Si) fin 102 is formed on a layer 402 of insulator. The shape of the fins 102 ultimately determines the coupling relationship between each qubit. In the horizontal direction, all columns are aligned, and in the vertical direction, some columns form bonds as needed. Finally, a gate insulating film 403 made of an insulator (for example, SiO 2 ) is formed to insulate the fin 102 from the gate electrode to be formed thereafter.

図5A、図5B、図5Cに示すように、フィン102の上に半導体(例えばポリSi)の量子ビット制御ゲート103を形成する。量子ビット制御ゲート103は垂直方向に伸びた直線型の形状にする。これにより、水平方向に伸びた直線型の形状のフィン102の上には離散的に量子ビット制御ゲート103との接合部分が形成され、単一電子を閉じ込めることで量子ビット201として動作できるようになる。量子ビット制御ゲート103には絶縁体(例えばSi)のスペーサ501を形成し、この後に形成するゲート電極と絶縁する。 A semiconductor (eg, poly-Si) qubit control gate 103 is formed over the fin 102, as shown in FIGS. 5A, 5B, and 5C. The qubit control gate 103 has a linear shape extending vertically. As a result, junctions with the quantum bit control gates 103 are discretely formed on the linear fins 102 extending in the horizontal direction, and by confining single electrons, the quantum bits 201 can operate. Become. An insulator (eg, Si 3 N 4 ) spacer 501 is formed on the qubit control gate 103 to insulate it from the subsequently formed gate electrode.

図6A、図6B、図6Cに示すように、各量子ビット制御ゲート103の間に半導体(例えばポリSi)の相互作用制御ゲート104を形成する。量子ビット制御ゲート103と同様に、垂直方向に伸びた直線型の形状にする。これにより、水平方向に伸びた直線型の形状のフィン102の上に離散的に相互作用制御ゲート104との接合部分が形成され、水平方向に並んだ量子ビット201同士の相互作用202を制御できるようになる。その後、絶縁体(例えばSiO)の層601を形成し、平坦化処理を行う。 Interaction control gates 104 of semiconductor (eg, poly-Si) are formed between each qubit control gate 103, as shown in FIGS. 6A, 6B, and 6C. Similar to the quantum bit control gate 103, it has a linear shape extending in the vertical direction. As a result, junctions with the interaction control gates 104 are discretely formed on the linear fins 102 extending in the horizontal direction, and interactions 202 between the qubits 201 arranged in the horizontal direction can be controlled. become. After that, a layer 601 of insulator (eg SiO 2 ) is formed and a planarization process is performed.

図7A、図7B、図7Cに示すように、垂直方向に伸びた直線型の形状フィン102の上ではゲートが離散的に形成されていないので、マスク処理とエッチバック処理によって量子ビット制御ゲート103を除去する。ゲート絶縁膜403の上でエッチバックが止まるようにエッチング条件を調整することで、フィン102の上のゲート絶縁膜403が再び露出する。 As shown in FIGS. 7A, 7B, and 7C, the gates are not discretely formed on the straight-shaped fins 102 extending in the vertical direction, so the quantum bit control gates 103 are formed by masking and etching back. to remove The gate insulating film 403 on the fin 102 is exposed again by adjusting the etching conditions so that the etch back stops on the gate insulating film 403 .

図8A、図8B、図8Cに示すように、垂直方向に伸びた直線型の形状のフィン102の上に半導体(例えばポリSi)の量子ビット制御ゲート105を形成する。量子ビット制御ゲート103とは異なり、今度は水平方向に伸びた直線型の形状にする。この工程により、垂直方向に伸びた直線型の形状のフィン102の上に離散的に量子ビット制御ゲート105との接合部分が形成され、単一電子を閉じ込めることで量子ビット201として動作できるようになる。スペーサ501により、量子ビット制御ゲート103及び相互作用制御ゲート104からは絶縁される。量子ビット制御ゲート105には絶縁体(例えばSi)のスペーサ801を形成し、この後に形成するゲート電極と絶縁する。 As shown in FIGS. 8A, 8B, and 8C, a semiconductor (eg, poly-Si) qubit control gate 105 is formed on a vertically extending straight-shaped fin 102 . Unlike the qubit control gate 103, this time it has a linear shape extending in the horizontal direction. Through this process, junctions with the quantum bit control gates 105 are discretely formed on the linear fins 102 extending in the vertical direction, and single electrons are confined so that they can operate as the quantum bits 201 . Become. A spacer 501 isolates it from the qubit control gate 103 and the interaction control gate 104 . An insulator (eg, Si 3 N 4 ) spacer 801 is formed on the qubit control gate 105 to insulate it from the subsequently formed gate electrode.

図9A、図9B、図9Cに示すように、各量子ビット制御ゲート105の間に半導体(例えばポリSi)の相互作用制御ゲート106を形成する。量子ビット制御ゲート104と同様に、水平方向に伸びた直線型の形状にする。これにより、垂直方向に伸びた直線型の形状のフィン102の上に離散的に相互作用制御ゲート106との接合部分が形成され、垂直方向に並んだ量子ビット201同士の相互作用202を制御できるようになる。その後、絶縁体(例えばSiO)の層901を形成し、平坦化処理を行う。 Interaction control gates 106 of semiconductor (eg, poly-Si) are formed between each qubit control gate 105, as shown in FIGS. 9A, 9B, and 9C. Similar to the quantum bit control gate 104, it has a linear shape extending in the horizontal direction. As a result, junctions with the interaction control gates 106 are discretely formed on the linear fins 102 extending in the vertical direction, and interactions 202 between the qubits 201 arranged in the vertical direction can be controlled. become. After that, a layer 901 of insulator (eg SiO 2 ) is formed and a planarization process is performed.

図10A、図10B、図10Cに示すように、量子ビット制御ゲート105、相互作用制御ゲート106の上に導体(例えばAl)の導線107を形成する。量子ビット制御ゲート103及び相互作用制御ゲート104と同様に、水平方向に伸びた直線型の形状にする。これにより、量子ビット201にRFパルスを加えることができるようになる。水平方向に並んだ量子ビット201には同じ周波数、同じ時間幅のRFパルスが加わることになる。その後、絶縁体(例えばSiO)の層1001を形成し、平坦化処理を行う。 As shown in FIGS. 10A, 10B, and 10C, a conductor (eg, Al) lead 107 is formed over the qubit control gate 105 and the interaction control gate 106 . Similar to the quantum bit control gate 103 and the interaction control gate 104, it has a linear shape extending in the horizontal direction. This allows RF pulses to be applied to qubit 201 . RF pulses of the same frequency and duration are applied to the qubits 201 arranged in the horizontal direction. After that, a layer 1001 of insulator (for example, SiO 2 ) is formed and a planarization process is performed.

図11A、図11B、図11Cに示すように、導線107の上に強磁性体(例えばCo)の磁石108を形成し、着磁する。水平方向に伸びた形状にするが、幅または厚さを連続的に変えることで、水平方向に並んだ各量子ビット201にはそれぞれ異なる静磁場が加わるようにする。以上の方法により、図1に示す構造の量子ビット列が作製できる。 As shown in FIGS. 11A, 11B, and 11C, a magnet 108 made of a ferromagnetic material (for example, Co) is formed on a conducting wire 107 and magnetized. Although it has a shape extending in the horizontal direction, by continuously changing the width or thickness, each quantum bit 201 arranged in the horizontal direction is applied with a different static magnetic field. By the above method, a quantum bit array having the structure shown in FIG. 1 can be produced.

このように、上記実施形態の量子情報処理装置は、図1に示すように、フィン102と、フィン102の上に設けられた第1の層と、第1の層の上に設けられた第2の層とを有する。 In this way, the quantum information processing device of the above embodiment includes the fin 102, the first layer provided on the fin 102, and the first layer provided on the first layer, as shown in FIG. 2 layers.

フィン102は、図2に示すように、第1の方向(例えば、垂直方向)に、複数の量子ビットが一列に配置された量子ビット列と、第1の方向(例えば、垂直方向)に、複数の量子ビット間相互作用が一列に配置された相互作用列とを有し、量子ビット列と相互作用列とが第1の方向(例えば、垂直方向)と異なる第2の方向(例えば、水平方向)に交互に配置されている。 As shown in FIG. 2, the fin 102 includes a qubit row in which a plurality of qubits are arranged in a line in a first direction (for example, the vertical direction) and a plurality of qubits in the first direction (for example, the vertical direction). inter-qubit interactions are arranged in a row and the qubit row and the interaction row are in a second direction (e.g., horizontal) that differs from the first direction (e.g., vertical) are arranged alternately.

図1に示すように、第1の層は、第1の方向(例えば、垂直方向)に配置され、量子ビット列の量子ビットを制御する第1のゲート電極列(量子ビット制御ゲート103)と、第1の方向(例えば、垂直方向)に配置され、相互作用列の量子ビット間相互作用を制御する第2のゲート電極列(相互作用制御ゲート104)とを有する。 As shown in FIG. 1, the first layer includes a first row of gate electrodes (qubit control gates 103) arranged in a first direction (e.g., vertical) and controlling the qubits of the qubit row; and a second row of gate electrodes (interaction control gates 104) arranged in a first direction (eg, vertical direction) to control the inter-qubit interactions of the interaction row.

図1に示すように、第2の層は、第2の方向(例えば、水平方向)に配置された第3のゲート電極列(量子ビット制御ゲート105)と、第2の方向(例えば、水平方向)に第3のゲート電極列(量子ビット制御ゲート105)に隣接して配置された第4のゲート電極列(相互作用制御ゲート106)とを有する。 As shown in FIG. 1, the second layer comprises a third row of gate electrodes (qubit control gates 105) arranged in a second direction (eg, horizontal) and a third row of gate electrodes (qubit control gates 105) arranged in a second direction (eg, horizontal). ) and a fourth row of gate electrodes (interaction control gate 106) arranged adjacent to the third row of gate electrodes (qubit control gate 105).

第3のゲート電極列(量子ビット制御ゲート105)と第4のゲート電極列(相互作用制御ゲート106)により、複数の量子ビットの内の一部の量子ビットと、複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御する(図2参照)。 A third gate electrode row (qubit control gate 105) and a fourth gate electrode row (interaction control gate 106) allow interaction between some of the plurality of qubits and the plurality of qubits. (see FIG. 2).

ここで、第2の層は、第3のゲート電極列(量子ビット制御ゲート105)及び第4のゲート電極列(相互作用制御ゲート106)の一部が電極列として第1の方向(例えば、垂直方向)に伸びている(図8B参照)。そして、この電極列が、一部の量子ビットと一部の量子ビット間相互作用をそれぞれ制御する(図2参照)。 Here, in the second layer, the third gate electrode row (qubit control gate 105) and part of the fourth gate electrode row (interaction control gate 106) are arranged in the first direction (for example, vertically) (see FIG. 8B). This electrode array controls some of the qubits and some of the inter-qubit interactions (see FIG. 2).

図2、図3に示すように、例えば、前記電極列は、量子ビットの数を2次元的に拡張するように、第2の方向(例えば、水平方向)に離散的に設けられている。 As shown in FIGS. 2 and 3, for example, the electrode arrays are discretely provided in a second direction (for example, horizontal direction) so as to two-dimensionally expand the number of quantum bits.

また、図8Bに示すように、例えば、前記電極列は突出部を構成し、突出部はフィン102と接している。前記突出部は、例えば、第1の層において、第1のゲート電極列(量子ビット制御ゲート103)と第2のゲート電極列(相互作用制御ゲート104)が形成されていない部分でフィン102と接する。 Further, as shown in FIG. 8B, for example, the electrode array constitutes a protruding portion, and the protruding portion is in contact with the fin 102 . For example, the protruding portion is a portion of the first layer where the first gate electrode row (qubit control gate 103) and the second gate electrode row (interaction control gate 104) are not formed. touch.

上記実施形態によれば、量子情報処理装置において、現在の半導体製造方法を用いて量子ビットを2次元に拡張可能にすることができる。
以下、図面を用いて実施例について説明する。
According to the above embodiments, in a quantum information processing device, it is possible to extend the quantum bits two-dimensionally using current semiconductor manufacturing methods.
An embodiment will be described below with reference to the drawings.

実施例1では、量子情報処理装置の量子ビット列において初期化を行う方法について説明する。 In a first embodiment, a method of initializing a quantum bit string of a quantum information processing device will be described.

量子ビット201の初期化を可能にするため、図12に示すように、フィン102を3層の構造とする。下から順番に、第1層1201はn型半導体(例えばn型Si)、第2層1202は絶縁体、第3層1203は半導体(例えば真性Si)で形成する。第1層1201を電子のリザーバとする。 To enable initialization of the qubit 201, the fin 102 has a three-layer structure, as shown in FIG. In order from the bottom, the first layer 1201 is made of an n-type semiconductor (eg, n-type Si), the second layer 1202 is made of an insulator, and the third layer 1203 is made of a semiconductor (eg, intrinsic Si). The first layer 1201 is used as an electron reservoir.

図13に、量子ビット列の中で水平方向に並んだ3つの量子ビット201を抜粋して、初期化を行う際の電子の状態の変化を示す。図13上の量子ビット列の断面図に示す量子ビット制御ゲート1301、1302、1303の下部に形成される量子ビット201をそれぞれ量子ビットA、B、Cとする。ここでは、量子ビットA、B、Cを全て初期化する。 FIG. 13 shows changes in the state of electrons when three qubits 201 arranged horizontally in the qubit string are extracted and initialized. The qubits 201 formed below the qubit control gates 1301, 1302, 1303 shown in the cross-sectional view of the qubit string in FIG. 13 are called qubits A, B, and C, respectively. Here, qubits A, B, and C are all initialized.

図13の下に示したのは量子ビットA、B、Cとリザーバのエネルギー準位である(尚、量子ビットA、B、Cとリザーバとの空間的な配置とは対応しない)。 Shown at the bottom of FIG. 13 are the energy levels of the qubits A, B, C and the reservoir (not corresponding to the spatial arrangement of the qubits A, B, C and the reservoir).

磁石108の効果によって量子ビットA、B、Cに静磁場が加わるため、ゼーマン分裂により|↑>と|↓>でエネルギーに差が生じる。さらに、量子ビットA、B、Cに加わる静磁場の大きさが異なるため、|↑>と|↓>のエネルギー差に勾配が形成される。 Since a static magnetic field is applied to the qubits A, B, and C by the effect of the magnet 108, a difference in energy occurs between |↑> and |↓> due to Zeeman splitting. Furthermore, since the magnitudes of the static magnetic fields applied to the qubits A, B, and C are different, a gradient is formed in the energy difference between |↑> and |↓>.

初期化ゲート101に正のDC電圧を加え、量子ビット制御ゲート1301、1302、1303に負のDC電圧を加えると、フィン102の第1層1201にある電子がフィン102の第2層1202を超えて、フィン102の第3層1203の量子ビット制御ゲート1301、1302、1303との接合部分に移動する。1個の電子が移動したときに初期化ゲート101に加えたDC電圧をゼロに戻すと、電子がフィン102の第3層1203の量子ビット制御ゲート1301、1302、1303との接合部分に閉じ込められ、量子ビット201として動作するようになる。全ての電子スピンの状態は、エネルギーの低い|↓>となる。量子ビット列は希釈冷凍機によって極低温に冷却されているので、熱エネルギーによって|↑>に変化することはほとんどない。以上の方法により、全ての量子ビット201が|↓>の状態で準備され、初期化を行うことができる。 Applying a positive DC voltage to the initialization gate 101 and applying a negative DC voltage to the qubit control gates 1301, 1302, 1303 causes electrons in the first layer 1201 of the fin 102 to cross over the second layer 1202 of the fin 102. to the junctions of the third layer 1203 of the fin 102 with the qubit control gates 1301 , 1302 , 1303 . When the DC voltage applied to the initialization gate 101 is returned to zero when one electron moves, the electron is confined in the junction of the third layer 1203 of the fin 102 with the qubit control gates 1301, 1302, 1303. , will act as qubits 201 . All electron spin states are |↓> with low energy. Since the qubit string is cooled to an extremely low temperature by the dilution refrigerator, it is hardly changed to |↑> by thermal energy. By the above method, all the quantum bits 201 are prepared in the |↓> state and can be initialized.

なお、実施例1ではリザーバを量子ビットの下に形成したが、代わりに量子ビットの横に形成してもよい。その場合、初期化ゲート101は不要になる。量子ビットアレイの端から内側へと順番に電子を送り込むことによって、全ての量子ビットの初期化を行うことができる。 Although the reservoir is formed under the quantum bit in the first embodiment, it may be formed beside the quantum bit instead. In that case, the initialization gate 101 becomes unnecessary. All the qubits can be initialized by sending electrons sequentially from the edge of the qubit array to the inside.

実施例2では、量子情報処理装置の量子ビット列において回転ゲート操作を行う方法について説明する。 In a second embodiment, a method of performing a rotation gate operation on a quantum bit string of a quantum information processing device will be described.

図14に、量子ビット列の中で水平方向に並んだ3つの量子ビット201を抜粋して、回転ゲート操作を行う際の電子の状態の変化を示す。図14の上の量子ビット列の断面図に示す量子ビット制御ゲート1301、1302、1303の下部に形成される量子ビット201をそれぞれ量子ビットA、B、Cとする。ここでは、量子ビットA、Bにおいてそれぞれ回転ゲート操作を行う。図14の下に示したのは量子ビットA、B、Cのエネルギー準位である。 FIG. 14 shows changes in the state of electrons when rotating gate operations are performed by extracting three qubits 201 arranged in the horizontal direction in the qubit string. The qubits 201 formed below the qubit control gates 1301, 1302, 1303 shown in the upper cross-sectional view of the qubit string in FIG. 14 are called qubits A, B, and C, respectively. Here, qubits A and B perform rotation gate operations, respectively. The energy levels of qubits A, B, and C are shown at the bottom of FIG.

導線107にRFパルスを加えると、水平に並んだ量子ビットA、B、C全てにRFパルスが加わる。すると、|↑>と|↓>のエネルギー差が、RFパルスの振動数νに相当するエネルギー差hν(hはプランク定数)と一致した場合に、電子スピンの回転が生じる。以上の方法により、回転ゲート操作を行うことができる。 When an RF pulse is applied to conductor 107, all of the horizontally aligned qubits A, B, and C are RF pulsed. Then, when the energy difference between |↑> and |↓> matches the energy difference hν (h is Planck's constant) corresponding to the frequency ν of the RF pulse, rotation of the electron spin occurs. Rotation gate operation can be performed by the above method.

なお、RFパルスの大きさと時間幅を制御することで任意の大きさの回転ゲート操作を行うことができる。例えば、位相πに相当するRFパルスを加えると、NOTゲート操作となる。 By controlling the magnitude and time width of the RF pulse, rotation gate operation of any magnitude can be performed. For example, adding an RF pulse corresponding to phase π results in a NOT gate operation.

図15を用いて、回転ゲート操作の個別操作性について説明する。
水平方向に並んだ量子ビット201の|↑>と|↓>のエネルギー差は異なるため、量子ビット列の中の任意の量子ビット201において回転ゲート操作を行うことができる。垂直方向に並んだ量子ビット201については、導線107が物理的に隔てられているため、選択的にRFパルスを加えることができる。これにより、量子ビット列の中の任意の量子ビット201を操作できる。
The individual operability of rotating gate operation will be described with reference to FIG.
Since the energy difference between |↑> and |↓> of the qubits 201 arranged in the horizontal direction is different, the rotation gate operation can be performed on any qubit 201 in the qubit string. For vertically aligned qubits 201, the conductors 107 are physically separated so that RF pulses can be selectively applied. As a result, any quantum bit 201 in the quantum bit string can be manipulated.

なお、実施例2では磁石108を用いて(ゼーマン効果によって)量子ビットのエネルギー差を変化させているが、量子ビット制御ゲートに加える電圧を変化させることで(シュタルク効果によって)エネルギー差を変化させてもよい。その場合、磁石108は不要になる。 In Example 2, the magnet 108 is used to change the energy difference between the qubits (by the Zeeman effect), but the energy difference can be changed by changing the voltage applied to the qubit control gate (by the Stark effect). may In that case, the magnet 108 becomes unnecessary.

また、実施例2では導線107を通してRFパルスを加えているが、量子ビット制御ゲート103を通してRFパルスを加えてもよい。その場合、導線107は不要になる。 Further, although the RF pulse is applied through the conductor 107 in the second embodiment, the RF pulse may be applied through the qubit control gate 103 . In that case, the conducting wire 107 becomes unnecessary.

実施例3では、量子情報処理装置の量子ビット列において制御NOTゲート操作を行う方法について説明する。 In a third embodiment, a method of performing a controlled NOT gate operation in a quantum bit string of a quantum information processing device will be described.

図16及び図17に、量子ビット列の中で水平方向に並んだ3つの量子ビット201を抜粋して、制御NOTゲート操作を行う際の電子の状態の変化を示す。 16 and 17 show changes in the state of electrons when the controlled NOT gate operation is performed by extracting three qubits 201 arranged in the horizontal direction in the qubit string.

図16の上及び図17の上の量子ビット列の断面図に示す量子ビット制御ゲート1301、1302、1303の下部に形成される量子ビット201をそれぞれ量子ビットA、B、Cとする。ここでは、量子ビットAを標的ビット,量子ビットBを制御ビットとして制御NOTゲート操作を行う。図16の下、図17の下に示したのは量子ビットA、B、Cのエネルギー準位である。 The qubits 201 formed below the qubit control gates 1301, 1302, 1303 shown in the cross-sectional views of the qubit arrays in the upper part of FIG. 16 and the upper part of FIG. 17 are called qubits A, B, C, respectively. Here, the controlled NOT gate operation is performed with the quantum bit A as the target bit and the quantum bit B as the control bit. The energy levels of qubits A, B, and C are shown at the bottom of FIG. 16 and at the bottom of FIG.

図16は、制御ビットが|↑>であるため標的ビットでNOTゲート操作が起きる場合の電子の状態の変化を示したものである。(1)で標的ビットと制御ビットの電子のエネルギーを分離して描いているが、(2)のように標的ビットと制御ビットの電子のエネルギーをあわせて描くこともできる。(1)と(2)は等価である。両方の電子が|↑>である場合にもっともエネルギーが大きく、両方の電子が|↓>である場合にもっともエネルギーが小さい。それぞれの電子スピンが反平行である場合には中間的な値を取るが、磁石108の効果により|↑>と|↓>のエネルギー差が標的ビットと制御ビットで異なるため、|↑↓>と|↓↑>との間にもエネルギー差が生じる。 FIG. 16 shows the electronic state change when a NOT gate operation occurs at the target bit because the control bit is |↑>. Although the electron energies of the target bit and the control bit are drawn separately in (1), the electron energies of the target bit and the control bit can also be drawn together as in (2). (1) and (2) are equivalent. It has the highest energy when both electrons are |↑>, and the lowest energy when both electrons are |↓>. When the respective electron spins are antiparallel, an intermediate value is obtained. There is also an energy difference between and |↓↑>.

(3)に制御NOTゲート操作を行うときの電子の状態を示す。標的ビットと制御ビットの間の相互作用制御ゲート104に負のDC電圧を加えると、それぞれの電子スピンが反平行である場合に安定になるため、エネルギーが低下する。そのため、|↑↑>と|↑↓>のエネルギー差を、相互作用制御ゲート104に加えるDC電圧の大きさによって任意の値に調整することができる。 (3) shows the state of electrons when the controlled NOT gate operation is performed. Interaction between the target bit and the control bit Applying a negative DC voltage to the control gate 104 lowers the energy because the respective electron spins are stable when antiparallel. Therefore, the energy difference between |↑↑> and |↑↓> can be adjusted to any value by the magnitude of the DC voltage applied to the interaction control gate 104 .

|↑↑>と|↓↑>のエネルギー差を、他の電子の状態の組み合わせのエネルギー差より大きい値に設定した上で、そのエネルギー差hνに相当する振動数νのRFパルスを導線107を通して加える。すると、|↑↑>と|↓↑>の間で電子スピンの回転が起きる。位相πに相当するRFパルスを加えた上で相互作用制御ゲート104に加えたDC電圧をゼロに戻すと、(4)のように標的ビットにNOTゲート操作が加わった状態となる。 After setting the energy difference between |↑↑> and |↓↑> to a value larger than the energy difference between combinations of other electron states, an RF pulse having a frequency ν corresponding to the energy difference hν is passed through the conductor 107. Add. Then, electron spin rotation occurs between |↑↑> and |↓↑>. When the DC voltage applied to the interaction control gate 104 is returned to zero after the RF pulse corresponding to the phase π is applied, the state in which the target bit is subjected to the NOT gate operation as shown in (4).

図17は、制御ビットが|↓>であるため標的ビットでNOTゲート操作が起きない場合の電子の状態の変化を示したものである。図16との違いは、最初の制御ビットの状態が|↑>ではなく|↓>であることだけで、加えるDC電圧やRFパルスに違いはない。しかし、(2)及び(3)において|↑↑>の状態と|↓↑>の状態が存在しないため、電子スピンの回転は生じない。以上の方法により、制御NOTゲート操作を行うことができる。 FIG. 17 shows the change in electron state when the target bit does not undergo a NOT gating operation because the control bit is |↓>. The only difference from FIG. 16 is that the state of the first control bit is |↓> instead of |↑>, and there is no difference in the applied DC voltage or RF pulse. However, since the states |↑↑> and |↓↑> do not exist in (2) and (3), electron spin rotation does not occur. Controlled NOT gate operation can be performed by the above method.

図18及び図19を用いて、制御NOTゲート操作の個別操作性について説明する。図18は標的ビットと制御ビットが水平方向に並んでいる場合である。相互作用制御ゲート104は水平方向に隔てられているのに対して導線107は垂直方向に隔てられており、それぞれにDC電圧及びRFパルスの印加が同時に起きないと電子の状態は変化しない。このため、量子ビット列の中の任意の隣り合った2つの量子ビット201において制御NOTゲート操作を行うことが出来る。また、相互作用制御ゲート104に加えるDC電圧の大きさを変えることで、並んでいる2つの量子ビット201のどちらを標的ビットまたは制御ビットにするかを選ぶことができる。 The individual operability of the controlled NOT gate operation will be described with reference to FIGS. 18 and 19. FIG. FIG. 18 shows the case where target bits and control bits are aligned horizontally. The interaction control gates 104 are horizontally spaced while the conductors 107 are vertically spaced and the state of the electrons will not change unless the respective DC voltage and RF pulse are applied simultaneously. Therefore, a controlled NOT gate operation can be performed on any two adjacent qubits 201 in the qubit string. Also, by changing the magnitude of the DC voltage applied to the interaction control gate 104, it is possible to select which of the two qubits 201 that are aligned to be the target bit or the control bit.

図19は標的ビットと制御ビットが垂直方向に並んでいる場合である。相互作用制御ゲート104と導線107はともに垂直方向に隔てられているため、水平方向に並んだ2つの量子ビット201には同時に制御NOTゲート操作が加わる。 FIG. 19 shows the case where target bits and control bits are aligned vertically. Both interaction control gates 104 and conductors 107 are vertically separated, so that two horizontally aligned qubits 201 are subjected to the controlled NOT gate operation at the same time.

実施例4では、量子情報処理装置の量子ビット列において読み出しを行う方法について説明する。 In a fourth embodiment, a method of reading out a quantum bit string of a quantum information processing device will be described.

図20及び図21に、量子ビット列の中で水平方向に並んだ3つの量子ビット201を抜粋して、読み出しを行う際の電子の状態の変化を示す。図20の上及び図21の上の量子ビット列の断面図に示す量子ビット制御ゲート1301、1302、1303の下部に形成される量子ビット201をそれぞれ量子ビットA、B、Cとする。ここでは、量子ビットCを読み出し制御ビットとし、量子ビットBを測定される量子ビットとして読み出しを行う。 FIGS. 20 and 21 show changes in the state of electrons during readout of three qubits 201 arranged horizontally in the qubit string. Let the qubits 201 formed under the qubit control gates 1301, 1302, 1303 shown in the cross-sectional views of the qubit strings in the upper part of FIG. 20 and the upper part of FIG. 21 be qubits A, B, C, respectively. Here, qubit C is used as a readout control bit, and qubit B is used as a qubit to be measured.

図20は、測定される量子ビットBの状態が|↑>である場合の電子の状態の変化を示したものである。(2)に示すように、量子ビットBと量子ビットCの間の相互作用制御ゲート104に負のDC電圧を加えることで2つの量子ビットの間のエネルギー障壁を下げ、さらに量子ビット制御用ゲート1303に加える負のDC電圧を強くすると、量子ビットBから量子ビットCへの電子の移動が促される。量子ビットBの電子の状態が|↑>であるのに対して量子ビットCの電子の状態が|↓>なので、パウリスピンブロッケードは起こらず、電子の移動が起きる。その後相互作用制御ゲート104に加えるDC電圧をゼロに戻すと、量子ビットCに2個の電子が閉じ込められる。 FIG. 20 shows changes in electron states when the state of the quantum bit B to be measured is |↑>. As shown in (2), by applying a negative DC voltage to the interaction control gate 104 between qubit B and qubit C, the energy barrier between the two qubits is lowered, and the qubit control gate Increasing the negative DC voltage applied to 1303 encourages the transfer of electrons from qubit B to qubit C. Since the electron state of the qubit B is |↑> and the electron state of the qubit C is |↓>, the Paulis spin blockade does not occur, and electron transfer occurs. When the DC voltage applied to interaction control gate 104 is then returned to zero, qubit C confines two electrons.

図21は、測定される量子ビットBの状態が|↓>である場合の電子の状態の変化を示したものである。図20と同様の操作を行うと量子ビットBから量子ビットCへの電子の移動が促されるが、量子ビットBおよび量子ビットCの電子スピンの状態がともに|↓>なので、パウリスピンブロッケードにによって電子の移動は起きない。その後相互作用制御ゲート104に加えるDC電圧をゼロに戻すと、量子ビットCに電子が1個閉じ込められる。 FIG. 21 shows changes in electron states when the state of the quantum bit B to be measured is |↓>. If the same operation as in FIG. 20 is performed, electron transfer from qubit B to qubit C is promoted. No electron transfer occurs. After that, when the DC voltage applied to the interaction control gate 104 is returned to zero, one electron is confined in the qubit C. FIG.

図20及び図21いずれの場合も、最終的に量子ビット制御ゲート103にRFパルスを加える。電子が1個の場合と2個の場合とでインピーダンスが異なるため、反射されるRFパルスの位相を調べることで量子ビットCにある電子の個数が推定され、間接的に量子ビットBの電子スピンの状態を測定することができる。以上の方法により、読み出し操作を行うことができる。 In both cases of FIGS. 20 and 21, an RF pulse is finally applied to the quantum bit control gate 103. FIG. Since the impedance differs between the case of one electron and the case of two electrons, the number of electrons in qubit C can be estimated by examining the phase of the reflected RF pulse. state can be measured. The read operation can be performed by the above method.

全ての量子ビット201は同じ構造をもつため、量子ビット列の中のどの量子ビットを読み出しに用いてもよい。ただし、量子ビット制御ゲート103、105は垂直方向または水平方向に伸びた直線型の形状であるため、読み出しは量子ビット制御ゲート103または量子ビット制御ゲート105の方向に並んだ量子ビット201全てに対して同時に行われる。 Since all qubits 201 have the same structure, any qubit in the qubit string may be used for reading. However, since the qubit control gates 103 and 105 have a linear shape extending in the vertical or horizontal direction, reading is performed for all qubits 201 aligned in the direction of the qubit control gate 103 or the qubit control gate 105. are performed at the same time.

なお、本発明は上記実施例に限定されるものではなく、様々な変形例が含まれる。例えば、第1の量子ビット制御ゲートと第2の量子ビット制御ゲートの位置関係は、垂直ではなく、任意の角度であってもよい。その場合、2次元正方格子ではなく、例えば3角格子や6角格子を構成し得る。また、量子ビット制御ゲートと相互作用制御ゲートの層の数は、2層ではなく、3層以上であってもよい。その場合、量子ビット間の相互作用は、水平方向と垂直方向だけでなく、任意の角度の方向にも発生させることが可能になる。 It should be noted that the present invention is not limited to the above embodiments, and includes various modifications. For example, the positional relationship between the first qubit control gate and the second qubit control gate may be any angle instead of vertical. In that case, for example, a triangular lattice or a hexagonal lattice can be configured instead of a two-dimensional square lattice. Also, the number of layers of the qubit control gate and the interaction control gate may be three layers or more instead of two layers. In that case, interactions between qubits can occur not only in horizontal and vertical directions, but also in arbitrary angular directions.

101…初期化ゲート
102…フィン
103…量子ビット制御ゲート
104…相互作用制御ゲート
105…量子ビット制御ゲート
106…相互作用制御ゲート
107…導線
108…磁石
201…量子ビット
202…相互作用
203…スイッチ
401…半導体結晶基板
402…絶縁体の層
403…ゲート絶縁膜
501…スペーサ
601…絶縁体の層
801…スペーサ
901…絶縁体の層
1001…絶縁体の層
1201…n型半導体の層
1202…絶縁体の層
1203…半導体の層
1301…量子ビット制御ゲート
1302…量子ビット制御ゲート
1303…量子ビット制御ゲート
Reference Signs List 101 Initialization gate 102 Fin 103 Qubit control gate 104 Interaction control gate 105 Qubit control gate 106 Interaction control gate 107 Lead wire 108 Magnet 201 Qubit 202 Interaction 203 Switch 401 Semiconductor crystal substrate 402 Insulator layer 403 Gate insulating film 501 Spacer 601 Insulator layer 801 Spacer 901 Insulator layer 1001 Insulator layer 1201 N-type semiconductor layer 1202 Insulator layer 1203 semiconductor layer 1301 quantum bit control gate 1302 quantum bit control gate 1303 quantum bit control gate

Claims (14)

フィンと、
前記フィンの上に設けられた第1の層と、
前記第1の層の上に設けられた第2の層と、を有する量子情報処理装置であって、
前記第1の層は、
第1の方向に延伸し、量子ビットを制御する第1のゲート電極列と、
前記第1の方向に延伸し、量子ビット間相互作用を制御する第2のゲート電極列と、を有し、
前記第2の層は、
前記第1の方向とは異なる第2の方向に延伸した第3のゲート電極列と、
前記第2の方向に延伸し、前記第3のゲート電極列に隣接して配置された第4のゲート電極列と、を有し、
前記第3のゲート電極列又は前記第4のゲート電極列により、複数の前記量子ビットの内の一部の量子ビット又は複数の前記量子ビット間相互作用の内の一部の量子ビット間相互作用を制御することを特徴とする量子情報処理装置。
fins and
a first layer overlying the fin;
A quantum information processing device having a second layer provided on the first layer,
The first layer is
a first row of gate electrodes extending in a first direction and controlling the qubits ;
a second gate electrode row that extends in the first direction and controls interaction between qubits ;
The second layer is
a third gate electrode row extending in a second direction different from the first direction ;
a fourth gate electrode row extending in the second direction and arranged adjacent to the third gate electrode row;
Some of the plurality of qubits or some of the plurality of interactions between the qubits by the third gate electrode array or the fourth gate electrode array A quantum information processing device characterized by controlling
前記第2の層は、
前記第3のゲート電極列及び前記第4のゲート電極列の一部が電極列として前記第1の方向に伸びており、
前記電極列が、前記一部の量子ビットと前記一部の量子ビット間相互作用をそれぞれ制御することを特徴とする請求項1に記載の量子情報処理装置。
The second layer is
parts of the third gate electrode row and the fourth gate electrode row extend in the first direction as electrode rows;
2. The quantum information processing apparatus according to claim 1, wherein the electrode array controls the part of the qubits and the interaction between the part of the qubits.
前記電極列は、
前記量子ビットの数を2次元的に拡張するように、前記第2の方向に離散的に設けられていることを特徴とする請求項2に記載の量子情報処理装置。
The electrode row is
3. The quantum information processing apparatus according to claim 2, wherein the quantum bits are provided discretely in the second direction so as to expand the number of the quantum bits two-dimensionally.
前記電極列は、突出部を構成し、
前記突出部は前記フィンと接していることを特徴とする請求項2に記載の量子情報処理装置。
The electrode row constitutes a protrusion,
3. The quantum information processing device according to claim 2, wherein the protrusion is in contact with the fin.
前記突出部は、
前記第1の層において、前記第1のゲート電極列と前記第2のゲート電極列が形成されていない部分で前記フィンと接することを特徴とする請求項4に記載の量子情報処理装置。
The protrusion is
5. The quantum information processing device according to claim 4, wherein a portion of said first layer where said first gate electrode row and said second gate electrode row are not formed is in contact with said fin.
前記第2の層の上に設けられ、前記第2の方向に延伸した、前記量子ビットに高周波信号を加えるための導線列を更に有することを特徴とする請求項1に記載の量子情報処理装置。 2. The quantum information processing device according to claim 1 , further comprising a conductor array provided on said second layer and extending in said second direction for applying a high frequency signal to said quantum bit. . 前記導線列の上に設けられ、前記第2の方向に延伸した、前記量子ビットに静磁場を加えるための磁石列を更に有することを特徴とする請求項6に記載の量子情報処理装置。 7. A quantum information processing apparatus according to claim 6, further comprising a magnet array provided on said conductor array and extending in said second direction for applying a static magnetic field to said quantum bit. 前記フィンの下に、前記量子ビットを初期化するための初期化ゲート電極を更に有することを特徴とする請求項1に記載の量子情報処理装置。 2. The quantum information processing device according to claim 1, further comprising an initialization gate electrode under said fin for initializing said quantum bit. 前記第1の方向と前記第2の方向は、互いに交差する方向であることを特徴とする請求項1に記載の量子情報処理装置。 2. The quantum information processing apparatus according to claim 1, wherein said first direction and said second direction are directions that cross each other. 前記第1の方向は垂直方向であり、前記第2の方向は水平方向であることを特徴とする請求項9に記載の量子情報処理装置。 10. A quantum information processing apparatus according to claim 9, wherein said first direction is vertical and said second direction is horizontal. 前記電極列は、The electrode row is
前記第2の方向に複数設けられていることを特徴とする請求項2に記載の量子情報処理装置。3. The quantum information processing device according to claim 2, wherein a plurality of quantum information processing devices are provided in the second direction.
フィンと、fins and
前記フィンの上に設けられた第1の層と、a first layer overlying the fin;
前記第1の層の上に設けられた第2の層と、を有する量子情報処理装置であって、A quantum information processing device having a second layer provided on the first layer,
前記フィンは、The fins are
第1の方向に、複数の量子ビットが一列に配置された量子ビット列と、a qubit string in which a plurality of qubits are arranged in a line in a first direction;
前記第1の方向に、複数の量子ビット間相互作用が一列に配置された相互作用列と、を有し、an interaction array in which a plurality of inter-qubit interactions are arranged in a row in the first direction;
前記量子ビット列と前記相互作用列とが前記第1の方向と異なる第2の方向に交互に配置され、the qubit array and the interaction array are alternately arranged in a second direction different from the first direction;
前記第1の層は、The first layer is
前記第1の方向に配置され、前記量子ビット列の前記量子ビットを制御する第1のゲート電極列と、a first gate electrode array arranged in the first direction and controlling the qubits of the qubit array;
前記第1の方向に配置され、前記相互作用列の前記量子ビット間相互作用を制御する第2のゲート電極列と、を有し、a second gate electrode array arranged in the first direction and controlling the inter-qubit interaction of the interaction array;
前記第2の層は、The second layer is
前記第2の方向に配置された第3のゲート電極列と、a third gate electrode row arranged in the second direction;
前記第2の方向に前記第3のゲート電極列に隣接して配置された第4のゲート電極列と、を有し、a fourth gate electrode row arranged adjacent to the third gate electrode row in the second direction;
前記第3のゲート電極列と前記第4のゲート電極列により、前記複数の量子ビットの内の一部の量子ビットと、前記複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御することを特徴とする量子情報処理装置。interaction between some of the plurality of qubits and interaction between some of the plurality of qubits by the third gate electrode array and the fourth gate electrode array; A quantum information processing device characterized by controlling actions respectively.
フィンと、fins and
前記フィンの上に設けられた第1の層と、a first layer overlying the fin;
前記第1の層の上に設けられた第2の層と、を有する量子情報処理装置であって、A quantum information processing device having a second layer provided on the first layer,
前記第1の層は、The first layer is
第1の方向に延伸し、量子ビットを制御する第1のゲート電極列と、a first row of gate electrodes extending in a first direction and controlling the qubits;
前記第1の方向に延伸し、量子ビット間相互作用を制御する第2のゲート電極列と、を有し、a second gate electrode row that extends in the first direction and controls interaction between qubits;
前記第2の層は、The second layer is
前記第1の方向とは異なる第2の方向に延伸した第3のゲート電極列と、a third gate electrode row extending in a second direction different from the first direction;
前記第2の方向に延伸し、前記第3のゲート電極列に隣接して配置された第4のゲート電極列と、を有し、a fourth gate electrode row extending in the second direction and arranged adjacent to the third gate electrode row;
前記第3のゲート電極列及び前記第4のゲート電極列の一部に突出部と有し、前記突出部は、前記フィンと接していることを特徴とする量子情報処理装置。A quantum information processing device according to claim 1, wherein a part of the third gate electrode row and the fourth gate electrode row has a protrusion, and the protrusion is in contact with the fin.
フィンと、fins and
前記フィンの上に設けられた第1の層と、a first layer overlying the fin;
前記第1の層の上に設けられた第2の層と、を有する量子ビットアレイであって、A qubit array having a second layer provided on the first layer,
前記第1の層は、The first layer is
第1の方向に延伸し、量子ビットを制御する第1のゲート電極列と、a first row of gate electrodes extending in a first direction and controlling the qubits;
前記第1の方向に延伸し、量子ビット間相互作用を制御する第2のゲート電極列と、を有し、 a second gate electrode row that extends in the first direction and controls interaction between qubits;
前記第2の層は、The second layer is
前記第1の方向とは異なる第2の方向に延伸した第3のゲート電極列と、a third gate electrode row extending in a second direction different from the first direction;
前記第2の方向に延伸し、前記第3のゲート電極列に隣接して配置された第4のゲート電極列と、を有し、a fourth gate electrode row extending in the second direction and arranged adjacent to the third gate electrode row;
前記第3のゲート電極列又は前記第4のゲート電極列により、複数の前記量子ビットの内の一部の量子ビット又は複数の前記量子ビット間相互作用の内の一部の量子ビット間相互作用を制御することを特徴とする量子ビットアレイ。Some of the plurality of qubits or some of the plurality of interactions between the qubits by the third gate electrode array or the fourth gate electrode array A quantum bit array characterized by controlling
JP2019143442A 2019-08-05 2019-08-05 Quantum information processing device and quantum bit array Active JP7244388B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019143442A JP7244388B2 (en) 2019-08-05 2019-08-05 Quantum information processing device and quantum bit array
US17/630,266 US20220292383A1 (en) 2019-08-05 2020-03-12 Quantum information processing device
PCT/JP2020/010935 WO2021024533A1 (en) 2019-08-05 2020-03-12 Quantum information processing device
JP2023036248A JP7518227B2 (en) 2019-08-05 2023-03-09 Quantum Information Processing Device
JP2024108360A JP2024124504A (en) 2019-08-05 2024-07-04 QUOBIT ARRAY AND METHOD FOR MANUFACTURING QUOBIT ARRAY

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019143442A JP7244388B2 (en) 2019-08-05 2019-08-05 Quantum information processing device and quantum bit array

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023036248A Division JP7518227B2 (en) 2019-08-05 2023-03-09 Quantum Information Processing Device

Publications (3)

Publication Number Publication Date
JP2021027142A JP2021027142A (en) 2021-02-22
JP2021027142A5 JP2021027142A5 (en) 2022-10-04
JP7244388B2 true JP7244388B2 (en) 2023-03-22

Family

ID=74502575

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019143442A Active JP7244388B2 (en) 2019-08-05 2019-08-05 Quantum information processing device and quantum bit array
JP2023036248A Active JP7518227B2 (en) 2019-08-05 2023-03-09 Quantum Information Processing Device
JP2024108360A Pending JP2024124504A (en) 2019-08-05 2024-07-04 QUOBIT ARRAY AND METHOD FOR MANUFACTURING QUOBIT ARRAY

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023036248A Active JP7518227B2 (en) 2019-08-05 2023-03-09 Quantum Information Processing Device
JP2024108360A Pending JP2024124504A (en) 2019-08-05 2024-07-04 QUOBIT ARRAY AND METHOD FOR MANUFACTURING QUOBIT ARRAY

Country Status (3)

Country Link
US (1) US20220292383A1 (en)
JP (3) JP7244388B2 (en)
WO (1) WO2021024533A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430658B2 (en) * 2021-02-24 2024-02-13 株式会社日立製作所 semiconductor equipment
JP2022130893A (en) * 2021-02-26 2022-09-07 株式会社日立製作所 Quantum bit array and quantum computer
JP2023119718A (en) 2022-02-17 2023-08-29 株式会社日立製作所 Method of controlling quantum bit and quantum computer
WO2024180760A1 (en) * 2023-03-02 2024-09-06 株式会社日立製作所 Quantum computer, and single electron/single hole transport method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063182A1 (en) 2005-03-17 2007-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Enhancement mode single electron transistor
US20130221330A1 (en) 2010-11-05 2013-08-29 Chungbuk National University Industry-Academic Cooperation Foundation Multiple quantum dot device and a production method for the device
WO2018031007A1 (en) 2016-08-10 2018-02-15 Intel Corporation Quantum dot array devices
JP2018532255A (en) 2015-08-05 2018-11-01 ニューサウス イノベーションズ ピーティーワイ リミテッド Advanced processing equipment
WO2019125348A1 (en) 2017-12-18 2019-06-27 Intel Corporation Quantum dot devices with vertical quantum dot arrays

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387399B2 (en) * 2016-06-09 2022-07-12 Intel Corporation Quantum dot devices with back gates
US11494682B2 (en) * 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies
US10910488B2 (en) * 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
FR3143797A1 (en) * 2022-12-14 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives EXCHANGE ELECTRODES FOR QUANTUM ISLAND NETWORK

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063182A1 (en) 2005-03-17 2007-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Enhancement mode single electron transistor
US20130221330A1 (en) 2010-11-05 2013-08-29 Chungbuk National University Industry-Academic Cooperation Foundation Multiple quantum dot device and a production method for the device
JP2018532255A (en) 2015-08-05 2018-11-01 ニューサウス イノベーションズ ピーティーワイ リミテッド Advanced processing equipment
WO2018031007A1 (en) 2016-08-10 2018-02-15 Intel Corporation Quantum dot array devices
WO2019125348A1 (en) 2017-12-18 2019-06-27 Intel Corporation Quantum dot devices with vertical quantum dot arrays

Also Published As

Publication number Publication date
JP7518227B2 (en) 2024-07-17
US20220292383A1 (en) 2022-09-15
WO2021024533A1 (en) 2021-02-11
JP2021027142A (en) 2021-02-22
JP2024124504A (en) 2024-09-12
JP2023067999A (en) 2023-05-16

Similar Documents

Publication Publication Date Title
JP7244388B2 (en) Quantum information processing device and quantum bit array
US12072819B2 (en) Connection component for branching off a single electron motion
TWI749377B (en) Integrated chip, memory cell, and operation method thereof
US7002197B2 (en) Cross point resistive memory array
TWI524340B (en) Multi-bit magnetic tunnel junction memory and method of forming same
CN111490153B (en) magnetic memory device
US10431628B2 (en) Dual channel/gate vertical field-effect transistor (FET) for use with a perpendicular magnetic tunnel junction (PMTJ)
CN110323247B (en) MRAM device, method of manufacturing the same, and electronic apparatus including the same
TW201721645A (en) Spin hall effect magnetic random access memory bitcell
CN115605883A (en) Quantum bit array
US11676677B2 (en) Magnetic storage device
US20240334845A1 (en) Addressable quantum dot array
US20240029772A1 (en) Word line structures for three-dimensional memory arrays
US20190206937A1 (en) Fabrication methods of forming annular vertical si etched channel mos devices
JP7430658B2 (en) semiconductor equipment
US11955566B2 (en) Device for storing controlling and manipulating quantum information (qubits) on a semiconductor
US11930720B2 (en) Voltage control of SOT-MRAM for deterministic writing
EP4156275A1 (en) 1-bit 3-terminal racetrack array with integrated magnetic tunnel junction (mtj)
US11456332B2 (en) Magnetic memory device
US20240298551A1 (en) Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures
KR20170051603A (en) Method of forming layers and method of forming magnetic memory devices using the same
CN111799294A (en) Memory device
CN118102731A (en) Memory, memory read-write method and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150