JP7241609B2 - 変調器 - Google Patents
変調器 Download PDFInfo
- Publication number
- JP7241609B2 JP7241609B2 JP2019104597A JP2019104597A JP7241609B2 JP 7241609 B2 JP7241609 B2 JP 7241609B2 JP 2019104597 A JP2019104597 A JP 2019104597A JP 2019104597 A JP2019104597 A JP 2019104597A JP 7241609 B2 JP7241609 B2 JP 7241609B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- amplitude
- master clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmitters (AREA)
Description
従来の変調器は、主に変調部(MOD)、デジタル/アナログ変換器(DAC)、クロック生成器、アナログのバンドパスフィルタ(BPF)で構成される。
例えば、非特許文献1に記載されているように、DAC出力における高次ナイキスト成分(2ndナイキスト成分、3rdナイキスト成分等)を増加させる手段として、RFモードまたはNRTZモードを使用することが可能なDACの製品化が進んでいる。RFモードおよびNRTZモードに関しては、非特許文献1の「5.3 MODE Function」に記載されている。
非特許文献1に記載されているDACのRFモードまたはNRTZモードを使用する際には、MOD後段のDAC出力において、変調波に加えて、変調波の近傍にクロック信号による不要波(クロックリーク)が出力される。このクロックリークの周波数は、DACのサンプリング周波数(fCLK)となる。非特許文献1では、clock-related spurがクロックリークに相当する。非特許文献1では、FCがfCLKに相当する。
前記変調器は、
マスタークロック信号を生成するクロック生成部と、
対象データと前記クロック生成部によって生成されたマスタークロック信号が入力され、入力された対象データを変調し、変調後の対象データである変調データを出力する変調部と、
前記変調データと前記クロック生成部によって生成されたマスタークロック信号が入力され、前記変調データをアナログ変換し、前記対象データに相当する変調信号と前記クロックリークとを含む変調出力信号を出力する変換部と、
前記クロック生成部によって生成されたマスタークロック信号が入力され、入力されたマスタークロック信号の位相を前記クロックリークの逆位相に調整すると共に、入力されたマスタークロック信号の振幅を前記クロックリークの振幅に調整し、調整後のマスタークロック信号であるクロックリーク抑圧信号を出力する調整部と、
前記変調出力信号と前記クロックリーク抑圧信号が入力され、前記変調出力信号に前記クロックリーク抑圧信号を足し合わせ、前記クロックリークが抑圧された後の変調出力信号を出力する加算部と、を備える。
クロックリークを抑圧する変調器100について、図1から図5に基づいて説明する。
クロックリークは、マスタークロック信号に起因して発生する不要な信号である。
但し、変調器100は、携帯電話または無線LAN機器など、様々な無線通信システムに用いることができる。LANはLocal Area Networkの略称である。
特に、変調器100は、高次ナイキスト成分を用いて広帯域な変調波を送信するために有用である。
図1に基づいて、変調器100の構成を備える。
変調器100は、クロック生成部110と変調部120と変換部130と調整部140とバンドパスフィルタ191とを備える。
クロック生成部110は、クロック生成器111で構成される。
変調部120は、分周器121と変調回路122とで構成される。
変換部130は、デジタル/アナログ変換器131で構成される。
調整部140は、位相調整部140Aと振幅調整部140Bとを備える。位相調整部140Aは、位相シフタ141で構成される。振幅調整部140Bは、制御回路142と可変アッテネータ143とで構成される。
加算部150は、加算器151で構成される。
変調器100の各要素の機能については後述する。
図2に基づいて、変調器100の動作を説明する。
クロック生成器111は、マスタークロック信号を生成し、生成したマスタークロック信号を出力する。
マスタークロック信号の周波数(マスタークロック周波数)は「fCLK」である。
分周器121は、入力されたマスタークロック信号を整数nで分周し、分周後のマスタークロック信号を出力する。分周後のマスタークロック信号を動作クロック信号と称する。整数nは任意の整数である。
対象データは、変調器100によって変調されるデータである。具体的な対象データは、通信データ(人工衛星が取得した観測画像データ、または、人工衛星が中継するデータ等)である。
変調回路122は、入力された動作クロック信号に合わせて以下のように動作する。
変調回路122は、入力された対象データを変調し、変調後の対象データを出力する。変調後の対象データを変調データと称する。
デジタル/アナログ変換器131は、入力されたマスタークロック信号に合わせて以下のように動作する。但し、デジタル信号からアナログ信号への変換をデジタル/アナログ変換またはアナログ変換と称する。
デジタル/アナログ変換器131は、入力された変調データをアナログ変換する。具体的には、デジタル/アナログ変換器131は、マスタークロック周波数をサンプリング周波数として用いて変調データをサンプリングし、デジタル/アナログ変換を行う。
デジタル/アナログ変換器131は、アナログ変換後の変調データを出力する。アナログ変換後の変調データを変調出力信号と称する。
変調出力信号には、変調信号とクロックリークが含まれる。変調信号は、対象データに相当するアナログ信号である。
位相シフタ141は、入力されたマスタークロック信号の位相をクロックリークの逆位相に相当する位相に調整する。具体的には、位相シフタ141は、位相調整量を指定する位相調整コマンドを受け付け、入力されたマスタークロック信号の位相を位相調整量だけ調整する。
位相シフタ141は、位相が調整された後のマスタークロック信号を出力する。
可変アッテネータ143は、入力されたマスタークロック信号の振幅をクロックリークの振幅に相当する振幅に調整する。具体的には、可変アッテネータ143は、制御信号に従って、入力されたマスタークロック信号の振幅を振幅調整量だけ調整する。
可変アッテネータ143は、振幅が調整された後のマスタークロック信号を出力する。
振幅が調整された後のマスタークロック信号をクロックリーク抑圧信号と称する。
クロックリーク抑圧信号は、位相と振幅とのそれぞれが調整された後のマスタークロック信号である。
加算器151は、変調出力信号にクロックリーク抑圧信号を足し合わせる。これにより、変調出力信号の中のクロックリークが抑圧される。つまり、クロックリーク抑圧信号によってクロックリークが打ち消される。
加算器151は、クロックリークが抑圧された後の変調出力信号を出力する。
加算器151には、変調出力信号10とクロックリーク抑圧信号20とが入力される。
変調出力信号10は、変調波11と変調波12とクロックリーク13とを含む。
変調波11は2ndナイキスト成分であり、変調波12は3rdナイキスト成分である。変調波11と変調波12は変調信号に相当する。
クロックリーク13は、変調波11と変調波12との近傍に現れる。クロックリーク13の周波数は、マスタークロック周波数fCLKと同じである。
クロックリーク抑圧信号20は、クロックリーク13を打ち消す周波数成分を有する。
加算器151は、変調出力信号10にクロックリーク抑圧信号20を足し合せ、変調出力信号30を出力する。
変調出力信号30は、変調波11と変調波12とクロックリーク31とを含む。
クロックリーク31は、抑圧された後のクロックリーク13である。
バンドパスフィルタ191には、加算器151から出力された変調出力信号が入力される。
バンドパスフィルタ191は、入力された変調出力信号の中の特定帯域の信号を出力する。具体的には、バンドパスフィルタ191は、特定帯域以外の信号を減衰させ、特定帯域の信号を通過させる。
バンドパスフィルタ191は、通過する周波数帯域を決める周波数特性41を有するアナログフィルタである。
バンドパスフィルタ191には、加算器151から出力された変調出力信号30が入力される。
バンドパスフィルタ191は、周波数特性41によって決まる周波数帯域以外の周波数帯域の信号(変調波11)を減衰し、周波数特性41によって決まる周波数帯域の信号(変調波12)を通過させる。
通過信号40は、バンドパスフィルタ191を通過した信号である。通過信号40は変調波12を含み、通過信号40において変調波11は減衰している。
クロックリーク31の周波数「fCLK」が周波数特性41によって決まる周波数帯域に含まれる場合、通過信号40はクロックリーク31を含む。しかし、クロックリーク31は抑圧されている。結果として、通過信号40には、変調波12だけが含まれる。
クロックリーク13はマスタークロック信号に起因して発生され、クロックリーク抑圧信号20はマスタークロック信号を元に生成される。そのため、クロックリーク13の周波数とクロックリーク抑圧信号20の周波数とのそれぞれは、マスタークロック周波数fCLKに等しい。
一方、変調器100の中でクロックリーク13とクロックリーク抑圧信号20とのそれぞれに減衰または遅延が生じる。そのため、クロックリーク13の振幅とクロックリーク抑圧信号20の振幅は互いに異なる。また、クロックリーク13の位相とクロックリーク抑圧信号20の位相とは互いに異なる。
しかし、クロックリーク抑圧信号20によってクロックリーク13を抑圧するためには、クロックリーク抑圧信号20の振幅をクロックリーク13の振幅と等しくする必要がある。さらに、クロックリーク抑圧信号20の位相をクロックリーク13の逆位相と等しくする必要がある。
そこで、マスタークロック信号を元にしてクロックリーク抑圧信号20を生成する際に、位相シフタ141は、クロックリーク抑圧信号20の位相をクロックリーク13の逆位相に調整する。さらに、可変アッテネータ143は、クロックリーク抑圧信号20の振幅をクロックリーク13の振幅に調整する。
そして、加算器151は、クロックリーク13にクロックリーク抑圧信号20を足し合せる。その結果、クロックリーク抑圧信号20によってクロックリーク13が打ち消される。
まず、振幅調整について説明する。
振幅調整は、振幅調整コマンドに基づいて行われる。
振幅調整コマンドは、振幅調整量を指定するコマンドであり、外部から入力される。
振幅調整量は、変調器100が出荷される前の段階で次のように決定される。まず、振幅調整量をゼロにして変調器100を動作させ、デジタル/アナログ変換器131から出力される変調出力信号をモニタし、変調出力信号の中のクロックリークの振幅を測定する。さらに、可変アッテネータ143から出力されるクロックリーク抑圧信号をモニタし、クロックリーク抑圧信号の振幅を測定する。そして、測定されたクロックリークの振幅と測定されたクロックリーク抑圧信号の振幅とに基づいて振幅調整量を決定する。振幅差が振幅調整量となる。
振幅調整量が決定された後、決定された振幅調整量を指定する振幅調整コマンドが変調器100に入力される。これにより、振幅調整を行うことが可能となる。
位相調整は、位相調整コマンドに基づいて行われる。
位相調整コマンドは、位相調整量を指定するコマンドであり、外部から入力される。
位相調整量は、変調器100が出荷される前の段階で次のように決定される。まず、位相調整量をゼロにして変調器100を動作させ、デジタル/アナログ変換器131から出力される変調出力信号をモニタし、変調出力信号の中のクロックリークの位相を測定する。さらに、可変アッテネータ143から出力されるクロックリーク抑圧信号をモニタし、クロックリーク抑圧信号の位相を測定する。そして、測定されたクロックリークの位相と測定されたクロックリーク抑圧信号の位相とに基づいて位相調整量を決定する。一方の位相と他方の逆位相との差が位相調整量となる。
位相調整量が決定された後、決定された位相調整量を指定する位相調整コマンドが変調器100に入力される。これにより、位相調整を行うことが可能となる。
実施の形態1により、クロックリーク31を抑圧し、変調出力信号30から主波(変調波12)を抽出することができる(図4参照)。
主波を抽出する際、変調出力信号30の中のクロックリーク31が抑圧されているため、バンドパスフィルタ191の周波数特性41が急峻である必要はない。
そのため、大型のバンドパスフィルタが不要となり、バンドパスフィルタ191を小型化および軽量化することが可能である。
したがって、変調器100の高速化および広帯域化を実現すると共に、変調器100の小型化および軽量化を実現することができる。
位相調整量と振幅調整量とのそれぞれを自動で決定する形態について、主に実施の形態1と異なる点を図6および図7に基づいて説明する。
図6に基づいて、変調器100の構成を説明する。
変調器100は、さらに、フィードバック部160を備える。
フィードバック部160は、バンドパスフィルタ161とアナログ/デジタル変換器162とコマンド生成器163とで構成される。
図7に基づいて、変調器100の動作を説明する。
変調器100において、バンドパスフィルタ161とアナログ/デジタル変換器162とコマンド生成器163と変調回路122以外の要素の動作は、実施の形態1で説明した通りである。
バンドパスフィルタ161は、入力された変調出力信号の中のマスタークロック周波数fCLKの信号を出力する。具体的には、バンドパスフィルタ161は、マスタークロック周波数fCLK以外の信号を減衰させ、マスタークロック周波数fCLKの信号を通過させる。
マスタークロック周波数fCLKは、クロックリークが有する周波数である。
バンドパスフィルタ161から出力される信号を残留クロックリークと称する。
アナログ/デジタル変換器162は、入力された残留クロックリークをデジタル変換する。具体的には、アナログ/デジタル変換器162は、残留クロックリークをサンプリングし、アナログ/デジタル変換を行う。
アナログ/デジタル変換器162は、デジタル変換によって得られた信号を出力する。出力される信号をフィードバック信号と称する。
変調回路122には、フィードバック信号が入力される。
変調回路122は、入力されたフィードバック信号のレベル、すなわち、残留クロックリークのレベルを検出する。例えば、変調回路122は、残留クロックリークの電力の平均を求める。信号のレベルは信号の電力に相当する。信号の電力は信号の振幅の二乗に相当する。
変調回路122は、上記のようにして検出したレベルを示す残留レベル値を出力する。
コマンド生成器163は、入力された残留レベル値に基づいて位相調整量と振幅調整量とのそれぞれを決定し、位相調整コマンドと振幅調整コマンドとを出力する。
位相調整コマンドは位相シフタ141に入力され、振幅調整コマンドは制御回路142に入力される。
コマンド生成器163は、残留レベル値が入力される毎に、残留クロックリークのレベルが下がるように、位相調整量と振幅調整量とのそれぞれを逐次更新する。
そして、コマンド生成器163は、残留クロックリークのレベルが最小となる位相調整量および振幅調整量を設定する。
(1)初期制御モードは、データ通信が開始される直前、または、データ通信が再開される直前など、無線通信システムにおいて通信機能の稼働前に実施される。(1)初期制御モードが実施される場合、無線通信システムにおいて、変調器100の後段に配置される増幅器の電源がオフにされる。クロックリークのような不要な信号が、増幅器から電波として出力されて変調器100に影響を与えないようにするためである。
(2)同期モードは、無線通信システムにおいて通信機能の稼働中に必要に応じて実施される。特に、温度変動などの影響でクロックリークの位相またはクロックリークの振幅が変動した結果、残留クロックリークのレベルが許容レベルを超えるほど上がった場合に、同期モードが実施される。
コマンド生成器163は、設定可能な位相調整量の範囲θnで、位相調整量θiを変化させる。n={0,1,2,・・・,N}とする。また、変調回路122は、設定可能な振幅調整量の範囲Gmで、振幅調整量Gjを変化させる。m={0,1,2,・・・,M}とする。この場合、位相調整量θiと振幅調整量Gjとの組が(N×M)通り得られる。
コマンド生成器163は、位相調整量θiと振幅調整量Gjとのそれぞれを変化させる毎に、残留レベル値を記録する。これにより、(N×M)通りの残留レベル値P(n,m)が記録される。
次に、コマンド生成器163は、(N×M)通りの残留レベル値P(n,m)から最小の残留レベル値P(i,j)を選択する。
次に、コマンド生成器163は、選択した最小の残留レベル値P(i,j)に対応する組、すなわち、位相調整量θiと振幅調整量Gjとの組を選択する。
そして、コマンド生成器163は、位相調整量θiを指定する位相調整コマンドを位相シフタ141へ与え、振幅調整量Gjを指定する振幅調整コマンドを制御回路142へ与える。
(2)同期モードでは、(1)初期制御モードで初期設定された調整量が初期値として使用される。つまり、コマンド生成器163は、位相調整量θiと振幅調整量Gjとのそれぞれを初期値として使用する。
変調回路122は、制限された範囲θnで、位相調整量θiを変化させる。n={i-1,i,i+1}とする。また、変調回路122は、制限された範囲Gmで、振幅調整量Gjを変化させる。m={m-1,m,m+1}とする。この場合、位相調整量θiと振幅調整量Gjとの組が9通り(=3×3)得られる。
変調回路122は、位相調整量θiと振幅調整量Gjとのそれぞれを変化させる毎に、残留レベル値を記録する。これにより、9通りの残留レベル値P(n,m)が記録される。
次に、変調回路122は、9通りの残留レベル値P(n,m)から最小の残留レベル値P(i,j)を選択する。
次に、変調回路122は、選択した最小の残留レベル値P(i,j)に対応する組、すなわち、位相調整量θiと振幅調整量Gjとの組を選択する。
そして、変調回路122は、位相調整量θiを指定する位相調整コマンドを位相シフタ141へ与え、振幅調整量Gjを指定する振幅調整コマンドを制御回路142へ与える。
仮に、通信機能の稼働中にクロックリークの位相およびクロックリークの振幅が変動しなかった場合、位相シフタ141へ与えられる位相調整コマンドの位相調整量は、(1)初期制御モードにおける位相調整コマンドの位相調整量と同じになる。さらに、制御回路142へ与えられる振幅調整コマンドの振幅調整量は、(1)初期制御モードにおける振幅調整コマンドの振幅調整量と同じになる。
一方、通信機能の稼働中にクロックリークの位相またはクロックリークの振幅が変動した場合、位相シフタ141へ与えられる位相調整コマンドの位相調整量と制御回路142へ与えられる振幅調整コマンドの振幅調整量とのそれぞれが更新される。
位相調整量θiと振幅調整量Gjとのそれぞれが更新されることにより、制限された範囲θnと制限された範囲Gmとのそれぞれが変動する。例えば、更新後の位相調整量θi’に対して、制限された範囲θnはn={i’-1,i’,i+1}となる。また、更新後の振幅調整量Gj’に対して、制限された範囲Gmはm={j’-1,j’,j’+1}となる。
そして、変動後の制限された範囲θnから新たな位相調整量が選択され、新たな位相調整量を指定する位相調整コマンドが位相シフタ141へ与えられる。また、変動後の制限された範囲Gmから新たな振幅調整量が選択され、新たな振幅調整量を指定する振幅調整コマンドが制御回路142へ与えられる。
このように、クロックリークの変動に応じて、位相調整量と振幅調整量とのそれぞれが自動で更新される。位相調整量と振幅調整量とのそれぞれが更新されることにより、残留クロックリークのレベルの上昇が抑えられる。
残留クロックリークのレベルは、デジタル化された信号(フィードバック信号)を用いずに検出されてもよい。この場合、アナログ/デジタル変換器162は不要である。
例えば、残留クロックリークはコマンド生成器163に入力される。そして、コマンド生成器163は、残留クロックリークのレベルを検出し、位相調整量と振幅調整量とを設定する。
残留クロックリークのレベルは、例えば、リミットアンプに備わるRSSIレベル検出機能などを利用して検出することが可能である。
実施の形態2により、無線通信システムの通信機能が稼働中であっても、位相調整量と振幅調整量とのそれぞれを最適に保つことが可能となる。
そのため、経年変化または温度変動などの影響でクロックリークの位相またはクロックリークの振幅が変動する場合でも、クロックリーク抑圧効果を保持する効果が得られる。また、経年変化または温度変動などの影響でクロックリーク抑圧信号の位相またはクロック抑圧信号の振幅が変動する場合でも、クロックリーク抑圧効果を保持する効果が得られる。
変調器100の温度の変動に合わせて位相調整量と振幅調整量とのそれぞれを変動させる形態について、主に実施の形態1と異なる点を図8および図9に基づいて説明する。
図8に基づいて、変調器100の構成を説明する。
変調器100は、さらに、温度計測部170を備える。
温度計測部170は、温度モニタ171で構成される。
図9に基づいて、変調器100の動作を説明する。
変調器100において、温度モニタ171以外の要素の動作は、実施の形態1で説明した通りである。
温度モニタ171によって計測された変調器100の温度は、テレメトリとして、地上局へ送信される。
これにより、変調器100において位相調整量と振幅調整量とのそれぞれが変更される。
位相調整量と振幅調整量とのそれぞれを決定するために、あらかじめ変換テーブルが用意される。変換テーブルは、温度と位相調整量と振幅調整量との関係を示すテーブルである。
そして、変調器100の温度に対応する位相調整量と変調器100の温度に対応する振幅調整量とのそれぞれが変換テーブルから選択される。
まず、温度Txの範囲が決定される。x∈{1,2,3,・・・,Y}とすると、温度T1は最低温度であり、温度TYは最大温度である。
次に、温度Txの範囲内で温度Txを変えながら変調器100を試験し、温度Txに対応する位相調整量θxと温度Txに対応する振幅調整量Gxとのそれぞれを試験結果に基づいて決定する。温度Txに対応する位相調整量θxを決定する方法は、実施の形態1において位相調整コマンドで指定する位相調整量を決定する方法と同じである。温度Txに対応する振幅調整量Gxを決定する方法は、実施の形態1において振幅調整コマンドで指定する振幅調整量を決定する方法と同じである。
そして、温度Txに対応付けて位相調整量θxと振幅調整量Gxとのそれぞれが変換テーブルに設定される。
位相調整コマンドと振幅調整コマンドとのそれぞれが、変調器100の内部で生成されてもよい。
具体的には、変調器100が、位相調整コマンドと振幅調整コマンドとのそれぞれを生成するコマンド生成部を備える。コマンド生成部はコマンド生成器で構成される。コマンド生成器はメモリを有する。メモリには、変換テーブルが予め記憶される。メモリの具体例は、Read Only Memory(ROM)である。
まず、コマンド生成部は、変調器100の温度に対応する位相調整量と変調器100の温度に対応する振幅調整量とのそれぞれを変換テーブルから選択する。
次に、コマンド生成部は、選択した位相調整量を指定する位相調整コマンドと、選択した振幅調整量を指定する振幅調整コマンドとを生成する。
そして、コマンド生成部は、生成した位相調整コマンドと、生成した振幅調整コマンドとを出力する。コマンド生成部から出力された位相調整コマンドは位相シフタ141に入力され、コマンド生成部から出力された振幅調整コマンドは制御回路142に入力される。
実施の形態3により、変調器100の温度変動が生じた場合でも、温度モニタ171と変換テーブルとを用いた簡単な制御で、クロックリーク抑圧を保持することができる。
また、変換テーブルを用いた制御を変調器100の中で行うことにより、地上局を経由した制御が不要となり、運用の負担が軽減される。
調整部140に入力されるマスタークロック信号の位相の代わりに、変調部120および変換部130に入力されるマスタークロック信号の位相を調整する形態について、主に実施の形態1と異なる点を図10および図11に基づいて説明する。
変調器100の構成要素は、実施の形態1における構成要素と同じである(図1参照)。但し、位相シフタ141に接続される要素が実施の形態1における要素と異なる。
図10に示すように、位相シフタ141は、可変アッテネータ143の代わりに分周器121に接続される。
図10に基づいて、変調器100の動作を説明する
位相シフタ141には、マスタークロック信号が入力される。
位相シフタ141は、位相調整コマンドに従って、入力されたマスタークロック信号の位相を調整し、位相が調整された後のマスタークロック信号を出力する。
調整されたマスタークロック信号の位相は、クロックリーク抑圧信号の逆位相に相当する位相になる。
分周器121とデジタル/アナログ変換器131とのそれぞれは、位相が調整された後のマスタークロック信号を使用して、実施の形態1で説明したように動作する。
その結果、変調出力信号の中のクロックリークの位相は、クロックリーク抑圧信号の逆位相に相当する位相になる。
可変アッテネータ143は、入力されたマスタークロック信号の振幅を調整し、クロックリーク抑圧信号を出力する。
クロックリーク抑圧信号は、位相が調整されずに振幅が調整された後のマスタークロック信号である。
加算器151は、変調出力信号にクロックリーク抑圧信号を足し合せる。これにより、変調出力信号の中のクロックリークが抑圧される。
位相シフタ141としてFPGAの機能を利用することが可能である。
一般に、1チップICに集積されたFPGAは、位相シフタ141に相当する機能を備えている。例えば、FPGAは、位相シフタ141に相当する機能として、クロック位相調整用PLLを備える。
位相シフタ141と分周器121と変調回路122とをFPGAで実現することにより、位相シフタ141をFPGAの内部に取り込んで、変調器100を小型化することができる。
FPGAはField Programmable Gate Arrayの略称である。
ICはIntegrated Circuitの略称である。
PLLはPhase Locked Loopの略称である。
図11に基づいて、変調器100の動作を説明する。
可変アッテネータ143には、変調データが入力される。
可変アッテネータ143は、振幅調整コマンドに従って、入力された変調データの振幅を調整し、振幅が調整された後の変調データを出力する。
調整された変調データの振幅は、クロックリーク抑圧信号の振幅に相当する振幅になる。
デジタル/アナログ変換器131は、入力された変調データをアナログ変換し、変調出力信号を出力する。
変調出力信号の中のクロックリークの振幅は、クロックリーク抑圧信号の振幅に相当する振幅になる。
加算器151は、変調出力信号にクロックリーク抑圧信号を足し合せる。これにより、変調出力信号の中のクロックリークが抑圧される。
実施の形態4に実施の形態3を適用してもよい。つまり、変調器100は、温度計測部170を備えてもよい。
実施の形態4により、変調器100の一部の機能(調整部140)をFPGAの内部に取り込んで、変調器100の更なる小型化を実現することができる。
実施の形態は、好ましい形態の例示であり、本発明の技術的範囲を制限することを意図するものではない。実施の形態は、部分的に実施してもよいし、他の形態と組み合わせて実施してもよい。
実施の形態で説明された変調器100の要素である「部」は、「処理」または「工程」と読み替えてもよい。
Claims (6)
- マスタークロック信号に起因するクロックリークを抑圧する変調器であり、
マスタークロック信号を生成するクロック生成部と、
対象データと前記クロック生成部によって生成されたマスタークロック信号が入力され、入力された対象データを変調し、変調後の対象データである変調データを出力する変調部と、
前記変調データと前記クロック生成部によって生成されたマスタークロック信号が入力され、前記変調データをアナログ変換し、前記対象データに相当する変調信号と前記クロックリークとを含む変調出力信号を出力する変換部と、
前記クロック生成部によって生成されたマスタークロック信号が入力され、入力されたマスタークロック信号の位相を前記クロックリークの逆位相に調整すると共に、入力されたマスタークロック信号の振幅を前記クロックリークの振幅に調整し、調整後のマスタークロック信号であるクロックリーク抑圧信号を出力する調整部と、
前記変調出力信号と前記クロックリーク抑圧信号が入力され、前記変調出力信号に前記クロックリーク抑圧信号を足し合わせ、前記クロックリークが抑圧された後の変調出力信号を出力する加算部と、
を備える変調器。 - 前記調整部は、位相調整量を指定する位相調整コマンドと振幅調整量を指定する振幅調整コマンドとを受け付け、前記入力されたマスタークロック信号の位相を前記位相調整量だけ調整すると共に、前記入力されたマスタークロック信号の振幅を前記振幅調整量だけ調整する
請求項1に記載の変調器。 - 前記加算部から出力された変調出力信号が入力され、入力された変調出力信号からクロックリークを抽出し、抽出されたクロックリークのレベルに基づいて位相調整量と振幅調整量とを決定し、決定された位相調整量を指定する位相調整コマンドと決定された振幅調整量を指定する振幅調整コマンドとを出力するフィードバック部を備える
請求項2に記載の変調器。 - 前記変調器は、前記変調器の温度を計測する温度計測部を備え、
前記位相調整量と前記振幅調整量とのそれぞれが、前記温度計測部によって計測された温度に基づいて決定される
請求項2に記載の変調器。 - マスタークロック信号に起因するクロックリークを抑圧する変調器であり、
マスタークロック信号を生成するクロック生成部と、
前記クロック生成部によって生成されたマスタークロック信号が入力され、入力されたマスタークロック信号の位相を調整する位相調整部と、
対象データと位相が調整された後のマスタークロック信号が入力され、入力された対象データを変調し、変調後の対象データである変調データ出力する変調部と、
前記変調データと位相が調整された後のマスタークロック信号が入力され、前記変調データをアナログ変換し、前記対象データに相当する変調信号と前記クロックリークとを含む変調出力信号を出力する変換部と、
前記クロック生成部によって生成されたマスタークロック信号が入力され、入力されたマスタークロック信号の振幅を調整し、振幅が調整された後のマスタークロック信号であるクロックリーク抑圧信号を出力する振幅調整部と、
前記変調出力信号と前記クロックリーク抑圧信号が入力され、前記変調出力信号に前記クロックリーク抑圧信号を足し合わせ、前記クロックリークが抑圧された後の変調出力信号を出力する加算部と、
を備える変調器。 - マスタークロック信号に起因するクロックリークを抑圧する変調器であり、
マスタークロック信号を生成するクロック生成部と、
前記クロック生成部によって生成されたマスタークロック信号が入力され、入力されたマスタークロック信号の位相を調整する位相調整部と、
対象データと位相が調整された後のマスタークロック信号が入力され、入力された対象データを変調し、変調後の対象データである変調データを出力する変調部と、
前記変調データが入力され、前記変調データの振幅を調整する振幅調整部と、
振幅が調整された後の変調データと位相が調整された後のマスタークロック信号が入力され、入力された変調データをアナログ変換し、前記対象データに相当する変調信号と前記クロックリークとを含む変調出力信号を出力する変換部と、
前記変調出力信号と前記クロック生成部によって生成されたマスタークロック信号が入力され、前記変調出力信号に入力されたマスタークロック信号を足し合わせ、前記クロックリークが抑圧された後の変調出力信号を出力する加算部と、
を備える変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019104597A JP7241609B2 (ja) | 2019-06-04 | 2019-06-04 | 変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019104597A JP7241609B2 (ja) | 2019-06-04 | 2019-06-04 | 変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020198575A JP2020198575A (ja) | 2020-12-10 |
JP7241609B2 true JP7241609B2 (ja) | 2023-03-17 |
Family
ID=73649342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019104597A Active JP7241609B2 (ja) | 2019-06-04 | 2019-06-04 | 変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7241609B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020288A (ja) | 2003-06-25 | 2005-01-20 | Fujitsu Ten Ltd | 高周波数帯域ローカルリークのキャンセル回路、レーダ装置およびデジタル無線通信装置 |
JP2006237976A (ja) | 2005-02-24 | 2006-09-07 | Mitsubishi Electric Corp | ディジタルif変調装置 |
KR100735420B1 (ko) | 2006-02-17 | 2007-07-04 | 삼성전기주식회사 | 클럭 노이즈 제거 회로 |
JP2008091985A (ja) | 2006-09-29 | 2008-04-17 | Fujitsu General Ltd | 送信方法および送信装置 |
US20100173596A1 (en) | 2007-06-20 | 2010-07-08 | Telefonaktiebo LM Ericsson | Feed forward noise reduction in a transmitter |
JP2012506172A (ja) | 2008-10-20 | 2012-03-08 | ノーテル・ネットワークス・リミテッド | プログラム可能なデジタル上方変換のための方法およびシステム |
JP2014150500A (ja) | 2013-02-04 | 2014-08-21 | Fujitsu Ltd | キャリアリーク調整装置及びキャリアリーク調整方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204772A (ja) * | 1995-01-24 | 1996-08-09 | Kokusai Electric Co Ltd | 直交変調回路 |
-
2019
- 2019-06-04 JP JP2019104597A patent/JP7241609B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020288A (ja) | 2003-06-25 | 2005-01-20 | Fujitsu Ten Ltd | 高周波数帯域ローカルリークのキャンセル回路、レーダ装置およびデジタル無線通信装置 |
JP2006237976A (ja) | 2005-02-24 | 2006-09-07 | Mitsubishi Electric Corp | ディジタルif変調装置 |
KR100735420B1 (ko) | 2006-02-17 | 2007-07-04 | 삼성전기주식회사 | 클럭 노이즈 제거 회로 |
JP2008091985A (ja) | 2006-09-29 | 2008-04-17 | Fujitsu General Ltd | 送信方法および送信装置 |
US20100173596A1 (en) | 2007-06-20 | 2010-07-08 | Telefonaktiebo LM Ericsson | Feed forward noise reduction in a transmitter |
JP2012506172A (ja) | 2008-10-20 | 2012-03-08 | ノーテル・ネットワークス・リミテッド | プログラム可能なデジタル上方変換のための方法およびシステム |
JP2014150500A (ja) | 2013-02-04 | 2014-08-21 | Fujitsu Ltd | キャリアリーク調整装置及びキャリアリーク調整方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020198575A (ja) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8615207B2 (en) | Power amplifier linearization feedback methods and systems | |
KR101831208B1 (ko) | 트랜시버 캘리브레이션을 위한 장치 및 방법 | |
JP4041323B2 (ja) | 周波数変調装置、周波数変調方法、および、無線回路装置 | |
KR101859293B1 (ko) | 2-포인트 fsk 변조를 사용하는 주파수 합성기를 캘리브레이션하는 방법 | |
JP4381945B2 (ja) | 受信機、受信方法及び携帯無線端末 | |
US6834183B2 (en) | VCO gain tracking for modulation gain setting calibration | |
US7558542B2 (en) | System and method for providing a transmitter for polar modulation and power amplifier linearization | |
US8818299B2 (en) | Broadband distributed antenna system with non-duplexer isolator sub-system | |
KR100794983B1 (ko) | 캐리어 누설을 억제하는 방법 및 시스템 | |
US7535311B2 (en) | Direct wideband modulation of a frequency synthesizer | |
US9529067B2 (en) | Arrangement for the transmission of magnetic resonance signals | |
US8705595B2 (en) | Digital output power measurement in radio communication systems | |
WO2016031108A1 (ja) | Fmcwレーダー | |
JP6151889B2 (ja) | 信号発生システム及びrf信号補償方法 | |
WO2016015931A1 (en) | Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop | |
US7706495B2 (en) | Two-point frequency modulation apparatus | |
JP7241609B2 (ja) | 変調器 | |
JP4410128B2 (ja) | 周波数変調装置及びポーラ変調送信装置 | |
US7636386B2 (en) | Method of continuously calibrating the gain for a multi-path angle modulator | |
US11152964B2 (en) | Signal transmitter device and calibration method | |
JP2001352221A (ja) | 可変利得制御装置 | |
KR101980862B1 (ko) | 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법 | |
KR101573720B1 (ko) | 시스템의 직류 옵셋 보정 장치 및 방법 | |
KR100550630B1 (ko) | 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법 | |
US8787431B2 (en) | Transmitter and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7241609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |