JP7241518B2 - Package device manufacturing method - Google Patents

Package device manufacturing method Download PDF

Info

Publication number
JP7241518B2
JP7241518B2 JP2018227502A JP2018227502A JP7241518B2 JP 7241518 B2 JP7241518 B2 JP 7241518B2 JP 2018227502 A JP2018227502 A JP 2018227502A JP 2018227502 A JP2018227502 A JP 2018227502A JP 7241518 B2 JP7241518 B2 JP 7241518B2
Authority
JP
Japan
Prior art keywords
interposer substrate
manufacturing
filling member
mold resin
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018227502A
Other languages
Japanese (ja)
Other versions
JP2020092147A (en
Inventor
ヨンソク キム
祥一 児玉
恭祐 小日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2018227502A priority Critical patent/JP7241518B2/en
Publication of JP2020092147A publication Critical patent/JP2020092147A/en
Application granted granted Critical
Publication of JP7241518B2 publication Critical patent/JP7241518B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、パッケージデバイスの製造方法に関する。 The present invention relates to a method of manufacturing a packaged device.

半導体デバイスの処理速度の高速化に伴い、デバイスチップのパッケージ技術も進化している(例えば、特許文献1参照)。デバイスチップのパッケージ技術の中でも、デバイスチップの狭い電極を拡大させるファンアウト(Fun-Out)型のパッケージ技術を達成するために貫通電極が形成されるシリコンインターポーザー基板を用いたパッケージ技術の開発が進んでいる。 With the increase in the processing speed of semiconductor devices, device chip packaging technology is also evolving (see, for example, Patent Document 1). Among device chip packaging technologies, the development of packaging technology using a silicon interposer substrate on which through electrodes are formed in order to achieve a fan-out type packaging technology that expands the narrow electrodes of the device chip. progressing.

特開2015-46569号公報JP 2015-46569 A

前述したシリコンインターポーザー基板を用いたパッケージ技術は、シリコンインターポーザー基板にデバイスチップを搭載し、デバイスチップをモールド樹脂で被覆する。しかしながら、前述したシリコンインターポーザー基板を用いたパッケージ技術は、モールド樹脂の収縮によって基板全体が反るので、その後の膜形成、電極形成、薄化が困難になるという課題が残る。 In the package technology using the silicon interposer substrate described above, a device chip is mounted on the silicon interposer substrate and the device chip is covered with a mold resin. However, the above-described package technology using a silicon interposer substrate warps the entire substrate due to contraction of the mold resin, and thus there remains the problem that subsequent film formation, electrode formation, and thinning become difficult.

本発明は、デバイスチップをモールド樹脂で被覆した後の反りを抑制することができるパッケージデバイスの製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a packaged device that can suppress warping after the device chip is covered with a mold resin.

上述した課題を解決し、目的を達成するために、本発明のパッケージデバイスの製造方法は、インターポーザー基板の一方の面の分割予定ラインに区画された領域にデバイスチップが配置され、該デバイスチップがモールド樹脂で覆われるパッケージデバイスの製造方法であって、インターポーザー基板の一方の面の、デバイスチップ搭載領域にデバイスチップを搭載するとともに、該デバイスチップ搭載領域以外の領域に、該デバイスチップより厚い隙間埋め部材を、供給するモールド樹脂の量を削減するために設置する搭載ステップと、該搭載ステップ実施後、該インターポーザー基板の一方の面側の該隙間埋め部材の間にモールド樹脂を供給し、該デバイスチップを該モールド樹脂で覆う樹脂モールドステップと、該樹脂モールドステップ実施後、該インターポーザー基板の他方の面側を研削装置のチャックテーブルで保持し、該隙間埋め部材と該モールド樹脂を研削して該隙間埋め部材と該モールド樹脂からなる平坦面を形成する研削ステップと、を備え、該インターポーザー基板と該隙間埋め部材とを同じ材質で構成していることを特徴とする。 In order to solve the above-described problems and achieve the object, a method of manufacturing a packaged device according to the present invention provides a method for manufacturing a packaged device, in which a device chip is arranged in a region defined by division lines on one surface of an interposer substrate, and the device chip is covered with a mold resin, the device chip is mounted on the device chip mounting area on one surface of the interposer substrate, and the device chip is mounted on an area other than the device chip mounting area. A mounting step of installing a thick gap-filling member in order to reduce the amount of mold resin to be supplied, and supplying mold resin between the gap-filling members on one surface side of the interposer substrate after the mounting step. Then, after performing the resin molding step of covering the device chip with the mold resin, and the resin molding step, the other surface side of the interposer substrate is held by a chuck table of a grinding device, and the gap filling member and the mold resin are bonded together. are ground to form a flat surface made of the gap-filling member and the mold resin , and the interposer substrate and the gap-filling member are made of the same material .

前記パッケージデバイスの製造方法において、該隙間埋め部材は、該インターポーザー基板と同径の部材に該デバイスチップ搭載領域に対応した貫通穴又は凹部を有しても良い。 In the method for manufacturing a packaged device, the gap filling member may have a through hole or recess corresponding to the device chip mounting area in a member having the same diameter as the interposer substrate.

前記パッケージデバイスの製造方法において、該研削ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側から、該デバイスチップの電極と接続する貫通電極を形成する貫通電極形成ステップと、該貫通電極形成ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側に配線層を形成する配線層形成ステップと、を備えても良い。
前記パッケージデバイスの製造方法において、該隙間埋め部材は、該モールド樹脂よりも収縮率が少ない材料から構成されても良い。
In the method for manufacturing a packaged device, a through electrode forming step of holding the flat surface side and forming through electrodes connected to the electrodes of the device chip from the other surface side of the interposer substrate after performing the grinding step. and a wiring layer forming step of holding the flat surface side and forming a wiring layer on the other surface side of the interposer substrate after performing the through electrode forming step.
In the package device manufacturing method, the gap filling member may be made of a material having a smaller shrinkage rate than the mold resin.

本願発明のパッケージデバイスの製造方法は、デバイスチップをモールド樹脂で被覆した後の反りを抑制することができるという効果を奏する。 The method for manufacturing a packaged device according to the present invention has the effect of suppressing warping after the device chip is coated with the molding resin.

図1は、実施形態1に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。FIG. 1 is a cross-sectional view of a packaged device manufactured by a method for manufacturing a packaged device according to Embodiment 1. FIG. 図2は、実施形態1に係るパッケージデバイスの製造方法の流れを示すフローチャートである。FIG. 2 is a flow chart showing the flow of the manufacturing method of the packaged device according to the first embodiment. 図3は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて準備されるインターポーザー基板の要部の断面図である。FIG. 3 is a cross-sectional view of the main part of the interposer substrate prepared in the mounting step of the method of manufacturing the packaged device shown in FIG. 図4は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層が形成されたインターポーザー基板の要部の断面図である。4 is a cross-sectional view of the main part of the interposer substrate on which the adhesive layer is formed in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図5は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に隙間埋め部材が配置されたインターポーザー基板の要部の断面図である。5 is a cross-sectional view of the main part of the interposer substrate in which the gap-filling member is arranged on the adhesive layer in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図6は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に配置される隙間埋め部材を示す斜視図である。6 is a perspective view showing a gap-filling member arranged on the adhesive layer in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図7は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、デバイス搭載領域上にデバイスチップが配置されたインターポーザー基板の要部の断面図である。7 is a cross-sectional view of the main part of the interposer substrate in which the device chip is arranged on the device mounting area in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図8は、図2に示されたパッケージデバイスの製造方法の樹脂モールドステップ後のインターポーザー基板の要部の断面図である。8 is a cross-sectional view of the main part of the interposer substrate after the resin molding step in the method of manufacturing the packaged device shown in FIG. 2. FIG. 図9は、図2に示されたパッケージデバイスの製造方法の研削ステップを模式的に示す側面図である。FIG. 9 is a side view schematically showing a grinding step of the manufacturing method of the packaged device shown in FIG. 2; 図10は、図2に示されたパッケージデバイスの製造方法の研削ステップにおいて、隙間埋め部材とモールド樹脂を研削した後のインターポーザー基板の要部の断面図である。10 is a cross-sectional view of the main part of the interposer substrate after grinding the gap-filling member and the mold resin in the grinding step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図11は、図2に示されたパッケージデバイスの製造方法の研削ステップにおいて、基板が研削された後のインターポーザー基板の要部の断面図である。11 is a cross-sectional view of the main part of the interposer substrate after the substrate has been ground in the grinding step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 図12は、実施形態2に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。FIG. 12 is a cross-sectional view of a packaged device manufactured by the method for manufacturing a packaged device according to the second embodiment. 図13は、実施形態2に係るパッケージデバイスの製造方法の流れを示すフローチャートである。FIG. 13 is a flow chart showing the flow of the manufacturing method of the packaged device according to the second embodiment. 図14は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側に絶縁体層が形成されたインターポーザー基板の要部の断面図である。14 is a cross-sectional view of a main part of an interposer substrate having an insulating layer formed on the other surface side in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 図15は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、絶縁体層上にマスクが形成されたインターポーザー基板の要部の断面図である。15 is a cross-sectional view of a main part of the interposer substrate in which a mask is formed on the insulator layer in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 図16は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側からエッチングされた後のインターポーザー基板の要部の断面図である。16 is a cross-sectional view of the main part of the interposer substrate after etching from the other surface side in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 図17は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、貫通電極が形成されたインターポーザー基板の要部の断面図である。17 is a cross-sectional view of the main part of the interposer substrate on which the through electrodes are formed in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 図18は、図13に示されたパッケージデバイスの製造方法の配線層形成ステップ後のインターポーザー基板の要部の断面図である。18 is a cross-sectional view of the main part of the interposer substrate after the wiring layer forming step in the method of manufacturing the packaged device shown in FIG. 13. FIG. 図19は、図13に示されたパッケージデバイスの製造方法の分割ステップ後のインターポーザー基板の要部の断面図である。19 is a cross-sectional view of the main part of the interposer substrate after the dividing step of the manufacturing method of the packaged device shown in FIG. 13. FIG.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 A form (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be combined as appropriate. In addition, various omissions, substitutions, or changes in configuration can be made without departing from the gist of the present invention.

〔実施形態1〕
本発明の実施形態1に係るパッケージデバイスの製造方法を図面に基づいて説明する。図1は、実施形態1に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。図2は、実施形態1に係るパッケージデバイスの製造方法の流れを示すフローチャートである。
[Embodiment 1]
A method for manufacturing a package device according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a packaged device manufactured by a method for manufacturing a packaged device according to Embodiment 1. FIG. FIG. 2 is a flow chart showing the flow of the manufacturing method of the packaged device according to the first embodiment.

実施形態1に係るパッケージデバイスの製造方法は、図1に示すパッケージデバイスを製造する方法である。実施形態1において、パッケージデバイス1は、図1に示すように、インターポーザー基板10と、デバイスチップ20と、隙間埋め部材30と、モールド樹脂40とを備える。 A method for manufacturing a packaged device according to the first embodiment is a method for manufacturing the packaged device shown in FIG. In Embodiment 1, the packaged device 1 includes an interposer substrate 10, a device chip 20, a gap filling member 30, and a mold resin 40, as shown in FIG.

実施形態1において、インターポーザー基板10は、シリコンなどから構成された板状の基板11と、基板11の一方の面12に積層された配線層13とを備える。配線層13は、導電性を有する金属などから構成される導体部14と、絶縁性の絶縁部15とを備える。実施形態1では、絶縁部15は、SiOなどから構成されている。また、実施形態1では、インターポーザー基板10は、配線層13上即ち基板11の一方の面12側に接着剤層16が積層されている。 In Embodiment 1, the interposer substrate 10 includes a plate-like substrate 11 made of silicon or the like, and a wiring layer 13 laminated on one surface 12 of the substrate 11 . The wiring layer 13 includes a conductor portion 14 made of a conductive metal or the like and an insulating portion 15 having an insulating property. In Embodiment 1, the insulating portion 15 is made of SiO 2 or the like. Further, in the first embodiment, the interposer substrate 10 has the adhesive layer 16 laminated on the wiring layer 13 , that is, on the one surface 12 side of the substrate 11 .

デバイスチップ20は、接着剤層16のインターポーザー基板10の一方の面12の分割予定ライン101により区画された領域のデバイス搭載領域102上の部分に配置されている。デバイス搭載領域102は、インターポーザー基板10の一方の面12のデバイスチップ20と重なる領域である。デバイスチップ20は、導体部14と電気的に接続する電極21を備えている。実施形態1では、デバイスチップ20は、例えば、LSI(Large Scale Integration)、又は受動部品などである。 The device chip 20 is arranged on the part of the adhesive layer 16 above the device mounting area 102 of the area defined by the dividing line 101 on the one surface 12 of the interposer substrate 10 . The device mounting area 102 is an area overlapping the device chip 20 on one surface 12 of the interposer substrate 10 . The device chip 20 has an electrode 21 electrically connected to the conductor portion 14 . In Embodiment 1, the device chip 20 is, for example, an LSI (Large Scale Integration), a passive component, or the like.

隙間埋め部材30は、接着剤層16のインターポーザー基板10の一方の面12のデバイス搭載領域102以外の領域即ちデバイスチップ20が搭載されないデバイス非搭載領域103上の部分に配置されている。デバイス非搭載領域103は、インターポーザー基板10の一方の面12のデバイスチップ20と重ならない領域であり、分割予定ライン101を含んでいる。隙間埋め部材30は、デバイスチップ20よりも厚い板状に形成されている。実施形態1では、隙間埋め部材30は、シリコンなどモールド樹脂40よりも加熱や冷却時に膨張率や収縮率が少ない材料から構成されている。 The gap-filling member 30 is arranged on the one surface 12 of the interposer substrate 10 of the adhesive layer 16 excluding the device mounting region 102, that is, the portion above the device non-mounting region 103 where the device chip 20 is not mounted. The device non-mounting area 103 is an area that does not overlap the device chip 20 on one surface 12 of the interposer substrate 10 and includes the dividing line 101 . The gap filling member 30 is formed in a plate shape thicker than the device chip 20 . In the first embodiment, the gap-filling member 30 is made of a material such as silicon, which has a lower coefficient of expansion and contraction than the molding resin 40 during heating and cooling.

モールド樹脂40は、合成樹脂などから構成され、デバイスチップ20を覆っている。実施形態1では、隙間埋め部材30間に供給されて、デバイス搭載領域102上に配置にされたデバイスチップ20を被覆している。実施形態1では、モールド樹脂40は、加熱されるなどして軟化された状態で隙間埋め部材30間に供給された後、硬化して、デバイスチップ20を被覆する。モールド樹脂40は、硬化する際に収縮する。 The mold resin 40 is made of synthetic resin or the like and covers the device chip 20 . In the first embodiment, it is supplied between the gap filling members 30 to cover the device chip 20 arranged on the device mounting area 102 . In the first embodiment, the mold resin 40 is supplied between the gap filling members 30 in a softened state such as by being heated, and then cured to cover the device chip 20 . The mold resin 40 shrinks when hardened.

前述した構成のパッケージデバイス1を製造する実施形態1に係るパッケージデバイスの製造方法は、図2に示すように、搭載ステップST1と、樹脂モールドステップST2と、研削ステップST3と、分割ステップST4とを備える。 As shown in FIG. 2, the manufacturing method of the packaged device according to the first embodiment for manufacturing the packaged device 1 having the configuration described above includes a mounting step ST1, a resin molding step ST2, a grinding step ST3, and a dividing step ST4. Prepare.

(搭載ステップ)
図3は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて準備されるインターポーザー基板の要部の断面図である。図4は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層が形成されたインターポーザー基板の要部の断面図である。図5は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に隙間埋め部材が配置されたインターポーザー基板の要部の断面図である。図6は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、接着剤層上に配置される隙間埋め部材を示す斜視図である。図7は、図2に示されたパッケージデバイスの製造方法の搭載ステップにおいて、デバイス搭載領域上にデバイスチップが配置されたインターポーザー基板の要部の断面図である。
(mounting step)
FIG. 3 is a cross-sectional view of the main part of the interposer substrate prepared in the mounting step of the method of manufacturing the packaged device shown in FIG. 4 is a cross-sectional view of the main part of the interposer substrate on which the adhesive layer is formed in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 5 is a cross-sectional view of the main part of the interposer substrate in which the gap-filling member is arranged on the adhesive layer in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 6 is a perspective view showing a gap-filling member arranged on the adhesive layer in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 7 is a cross-sectional view of the main part of the interposer substrate in which the device chip is arranged on the device mounting area in the mounting step of the manufacturing method of the packaged device shown in FIG. 2. FIG.

搭載ステップST1は、インターポーザー基板10の一方の面12の、デバイス搭載領域102にデバイスチップ20を搭載するとともに、デバイス搭載領域102以外のデバイス非搭載領域103に、デバイスチップ20より厚い隙間埋め部材30を、供給するモールド樹脂40の量を削減するために設置するステップである。実施形態1において、搭載ステップST1では、まず、図3に示す基板11の一方の面12上に配線層13を積層しかつシリコンなどから構成された円板状のインターポーザー基板10を準備する。搭載ステップST1では、図4に示すように、配線層13上にデバイスチップ20及び隙間埋め部材30を固定するための接着剤を供給して、接着剤層16を形成する。 In the mounting step ST1, the device chip 20 is mounted on the device mounting area 102 on the one surface 12 of the interposer substrate 10, and a gap filling member thicker than the device chip 20 is placed on the device non-mounting area 103 other than the device mounting area 102. 30 to reduce the amount of mold resin 40 to be supplied. In the first embodiment, in the mounting step ST1, first, a disk-shaped interposer substrate 10 made of silicon or the like and having a wiring layer 13 laminated on one surface 12 of a substrate 11 shown in FIG. 3 is prepared. In the mounting step ST1, as shown in FIG. 4, an adhesive is supplied to fix the device chip 20 and the gap filling member 30 on the wiring layer 13 to form the adhesive layer 16. FIG.

実施形態1において、搭載ステップST1では、図5に示すように、接着剤層16のインターポーザー基板10のデバイス非搭載領域103上の部分に隙間埋め部材30を配置し、固定する。実施形態1では、隙間埋め部材30は、図6に示すように、デバイスチップ20よりも厚くかつインターポーザー基板10と同径の円板状の部材31にデバイス搭載領域102に対応した貫通穴32を有するものを用いる。貫通穴32は、円板状の部材31を貫通している。実施形態1において、搭載ステップST1では、インターポーザー基板10上の接着剤層16上にインターポーザー基板10と同軸となる位置に隙間埋め部材30が配置される。即ち、本明細書では、デバイス搭載領域102に対応した貫通穴32とは、貫通穴32がインターポーザー基板10のデバイス搭載領域102と重なることを示している。 In the first embodiment, in the mounting step ST1, as shown in FIG. 5, the gap-filling member 30 is placed and fixed on the portion of the adhesive layer 16 above the device non-mounting region 103 of the interposer substrate 10. FIG. In the first embodiment, as shown in FIG. 6, the gap-filling member 30 is a disc-shaped member 31 that is thicker than the device chip 20 and has the same diameter as the interposer substrate 10. Through holes 32 corresponding to the device mounting regions 102 are provided. Use the one with The through hole 32 penetrates the disk-shaped member 31 . In the first embodiment, in the mounting step ST1, the gap filling member 30 is arranged on the adhesive layer 16 on the interposer substrate 10 at a position coaxial with the interposer substrate 10 . That is, in this specification, the through hole 32 corresponding to the device mounting area 102 indicates that the through hole 32 overlaps the device mounting area 102 of the interposer substrate 10 .

実施形態1において、搭載ステップST1では、図7に示すように、接着剤層16のデバイス搭載領域102上の部分にデバイスチップ20を配置して、デバイスチップ20を隙間埋め部材30の貫通穴32内に配置する。パッケージデバイスの製造方法は、デバイス搭載領域102にデバイスチップ20を配置すると、樹脂モールドステップST2に進む。なお、実施形態1において、搭載ステップST1では、インターポーザー基板10に隙間埋め部材30を固定した後に、デバイスチップ20を搭載したが、本発明は、インターポーザー基板10にデバイスチップ20を搭載した後に、隙間埋め部材30を固定しても良い。 In Embodiment 1, in the mounting step ST1, as shown in FIG. be placed within In the manufacturing method of the package device, once the device chip 20 is arranged in the device mounting area 102, the process proceeds to the resin molding step ST2. In Embodiment 1, in the mounting step ST1, the device chip 20 is mounted after the gap filling member 30 is fixed to the interposer substrate 10. However, in the present invention, after the device chip 20 is mounted on the interposer substrate 10 , the gap filling member 30 may be fixed.

(樹脂モールドステップ)
図8は、図2に示されたパッケージデバイスの製造方法の樹脂モールドステップ後のインターポーザー基板の要部の断面図である。樹脂モールドステップST2は、搭載ステップST1実施後、インターポーザー基板10の一方の面12側の隙間埋め部材30の間である貫通穴32にモールド樹脂40を供給し、デバイスチップ20をモールド樹脂40で覆うステップである。
(Resin mold step)
8 is a cross-sectional view of the main part of the interposer substrate after the resin molding step in the method of manufacturing the packaged device shown in FIG. 2. FIG. In the resin molding step ST2, the molding resin 40 is supplied to the through holes 32 between the gap filling members 30 on the one surface 12 side of the interposer substrate 10 after the mounting step ST1 is performed. This is the covering step.

実施形態1において、樹脂モールドステップST2では、軟化したモールド樹脂40を貫通穴32内と隙間埋め部材30上とに供給して、モールド樹脂40を硬化させて、図8に示すように、モールド樹脂40でデバイスチップ20及び隙間埋め部材30全体を被覆する。パッケージデバイスの製造方法は、モールド樹脂40でデバイスチップ20及び隙間埋め部材30全体を被覆すると、研削ステップST3に進む。 In the first embodiment, in the resin molding step ST2, the softened mold resin 40 is supplied to the inside of the through hole 32 and onto the gap filling member 30 to harden the mold resin 40. As shown in FIG. At 40, the entire device chip 20 and gap filling member 30 are coated. After covering the device chip 20 and the gap-filling member 30 entirely with the mold resin 40, the manufacturing method of the package device proceeds to the grinding step ST3.

(研削ステップ)
図9は、図2に示されたパッケージデバイスの製造方法の研削ステップを模式的に示す側面図である。図10は、図2に示されたパッケージデバイスの製造方法の研削ステップにおいて、隙間埋め部材とモールド樹脂を研削した後のインターポーザー基板の要部の断面図である。図11は、図2に示されたパッケージデバイスの製造方法の研削ステップにおいて、基板が研削された後のインターポーザー基板の要部の断面図である。
(grinding step)
FIG. 9 is a side view schematically showing a grinding step of the manufacturing method of the packaged device shown in FIG. 2; 10 is a cross-sectional view of the main part of the interposer substrate after grinding the gap-filling member and the mold resin in the grinding step of the manufacturing method of the packaged device shown in FIG. 2. FIG. 11 is a cross-sectional view of the main part of the interposer substrate after the substrate has been ground in the grinding step of the manufacturing method of the packaged device shown in FIG. 2. FIG.

研削ステップST3は、樹脂モールドステップST2実施後、インターポーザー基板10の基板11の他方の面17側を研削装置200のチャックテーブル201で保持し、隙間埋め部材30とモールド樹脂40を図10の点線の位置から実線で示す位置まで研削して隙間埋め部材30とモールド樹脂40からなる平坦面50を形成するステップである。実施形態1において、研削ステップST3では、研削装置200は、図9に示すように、チャックテーブル201の保持面202にインターポーザー基板10の基板11の他方の面17を吸引保持する。 In the grinding step ST3, after the resin molding step ST2 is performed, the other surface 17 side of the substrate 11 of the interposer substrate 10 is held by the chuck table 201 of the grinding device 200, and the gap filling member 30 and the mold resin 40 are aligned with the dotted line in FIG. , to the position indicated by the solid line to form a flat surface 50 composed of the gap-filling member 30 and the mold resin 40 . In the first embodiment, in the grinding step ST3, the grinding device 200 suction-holds the other surface 17 of the substrate 11 of the interposer substrate 10 on the holding surface 202 of the chuck table 201, as shown in FIG.

研削ステップST3では、研削装置200は、スピンドル203により研削ホイール204を軸心回りに回転しかつチャックテーブル201を軸心回りに回転しながら研削水を供給する。研削ステップST3において、研削装置200は、研削砥石205をチャックテーブル201に所定の送り速度で近づけることによってインターポーザー基板10上のモールド樹脂40を研削する。実施形態1では、研削ステップST3では、研削装置200は、図10に示すように、デバイス非搭載領域103上の隙間埋め部材30が露出するまでに、モールド樹脂40及び隙間埋め部材30を研削して、隙間埋め部材30とモールド樹脂40とからなる平坦面50を形成する。 In the grinding step ST3, the grinding device 200 supplies grinding water while rotating the grinding wheel 204 about its axis by the spindle 203 and rotating the chuck table 201 about its axis. In the grinding step ST3, the grinding device 200 grinds the mold resin 40 on the interposer substrate 10 by bringing the grinding wheel 205 closer to the chuck table 201 at a predetermined feed rate. In the first embodiment, in the grinding step ST3, the grinding device 200 grinds the mold resin 40 and the gap filling member 30 until the gap filling member 30 on the device non-mounting region 103 is exposed, as shown in FIG. to form a flat surface 50 composed of the gap-filling member 30 and the mold resin 40 .

実施形態1において、研削ステップST3では、研削装置200が平坦面50を形成した後、チャックテーブル201の保持面202に平坦面50を吸引保持し、スピンドル203により研削ホイール204を軸心回りに回転しかつチャックテーブル201を軸心回りに回転しながら研削水を供給する。研削ステップST3において、研削装置200は、研削砥石205をチャックテーブル201に所定の送り速度で近づけることによってインターポーザー基板10の他方の面17側を研削する。実施形態1では、研削ステップST3では、研削装置200は、図11に示すように、図11中の点線で示す位置から所定の仕上げ厚さ104になるまでインターポーザー基板10を薄化する。パッケージデバイスの製造方法は、平坦面50を形成し、所定の仕上げ厚さ104になるまでインターポーザー基板10を薄化すると、分割ステップST4に進む。 In the first embodiment, in the grinding step ST3, after the flat surface 50 is formed by the grinding device 200, the flat surface 50 is held by suction on the holding surface 202 of the chuck table 201, and the grinding wheel 204 is rotated around the axis by the spindle 203. Grinding water is supplied while rotating the chuck table 201 around its axis. In the grinding step ST3, the grinding device 200 grinds the other surface 17 side of the interposer substrate 10 by bringing the grinding wheel 205 closer to the chuck table 201 at a predetermined feed rate. In the first embodiment, in the grinding step ST3, the grinding device 200 thins the interposer substrate 10 from the position indicated by the dotted line in FIG. 11 to the predetermined finished thickness 104, as shown in FIG. When the flat surface 50 is formed and the interposer substrate 10 is thinned to the predetermined finished thickness 104, the manufacturing method of the package device proceeds to the dividing step ST4.

なお、実施形態1では、研削ステップST3では、研削装置200が隙間埋め部材30とモールド樹脂40とを研削して平坦面50を形成した。しかしながら、本発明では、研削装置200が研削した後に、図示しない研磨装置がチャックテーブルに他方の面17側を保持し、スピンドルにより研磨ホイールを軸心回りに回転しかつチャックテーブルを軸心回りに回転するとともにアルカリ性の研磨液を供給しながら研磨パッドをチャックテーブルに所定の送り速度で近づけることによって平坦面50を化学的機械的研磨(CMP:Chemical Mechanical Polishing)しても良い。 In the first embodiment, the grinding device 200 grinds the gap filling member 30 and the mold resin 40 to form the flat surface 50 in the grinding step ST3. However, in the present invention, after the grinding device 200 grinds, the polishing device (not shown) holds the other surface 17 side on the chuck table, rotates the polishing wheel around the axis by the spindle, and rotates the chuck table around the axis. The flat surface 50 may be subjected to chemical mechanical polishing (CMP) by bringing the polishing pad closer to the chuck table at a predetermined feed rate while rotating and supplying an alkaline polishing liquid.

また、実施形態1では、研削ステップST3では、研削装置200が、所定の仕上げ厚さ104になるまでインターポーザー基板10を薄化した。しかしながら、本発明では、研削装置200がインターポーザー基板10を薄化した後に、図示しない研磨装置がインターポーザー基板10の基板11の他方の面17をCMPしても良い。 Further, in the first embodiment, the grinding device 200 thins the interposer substrate 10 to the predetermined finished thickness 104 in the grinding step ST3. However, in the present invention, after the interposer substrate 10 is thinned by the grinding device 200, a polishing device (not shown) may CMP the other surface 17 of the substrate 11 of the interposer substrate 10. FIG.

(分割ステップ)
分割ステップST4は、インターポーザー基板10等を分割予定ライン101に沿って分割して、インターポーザー基板10、隙間埋め部材30及びモールド樹脂40を個々のパッケージデバイス1に分割するステップである。分割ステップST4では、切削装置又はレーザー加工装置等が平坦面50又は他方の面17側をチャックテーブルの保持面に保持し、分割予定ライン101に切削ブレードを切り込ませ又は分割予定ラインにレーザー光線を照射して、個々のパッケージデバイス1に分割する。パッケージデバイスの製造方法は、インターポーザー基板10、隙間埋め部材30及びモールド樹脂40を個々のパッケージデバイス1に分割すると終了する。
(division step)
The dividing step ST4 is a step of dividing the interposer substrate 10 and the like along the dividing line 101 to divide the interposer substrate 10, the gap filling member 30 and the mold resin 40 into individual package devices 1. FIG. In the division step ST4, a cutting device, a laser processing device, or the like holds the flat surface 50 or the other surface 17 side on the holding surface of the chuck table, and cuts the planned division line 101 with a cutting blade or irradiates the planned division line with a laser beam. Illuminate and divide into individual packaged devices 1 . The method of manufacturing a packaged device ends when the interposer substrate 10 , the gap filling member 30 and the mold resin 40 are divided into individual packaged devices 1 .

実施形態1に係るパッケージデバイスの製造方法は、搭載ステップST1において、隙間埋め部材30をデバイス搭載領域102以外のデバイス非搭載領域103に設置する。このために、パッケージデバイスの製造方法は、モールド樹脂40の量を削減することができ、モールド樹脂40の硬化する際の収縮量も削減することができる。その結果、パッケージデバイスの製造方法は、硬化のモールド樹脂40の収縮によるインターポーザー基板10等の反りを緩和でき、デバイスチップ20をモールド樹脂40で被覆した後の反りを抑制することができ、次工程でのインターポーザー基板10等の保持や搬送や次工程での材料の積層や搭載が容易になるという効果を奏する。 In the method of manufacturing a packaged device according to the first embodiment, the gap filling member 30 is installed in the device non-mounting area 103 other than the device mounting area 102 in the mounting step ST1. For this reason, the method of manufacturing a package device can reduce the amount of the mold resin 40, and can also reduce the amount of shrinkage of the mold resin 40 when it hardens. As a result, the method for manufacturing a packaged device can alleviate warpage of the interposer substrate 10 and the like due to shrinkage of the cured mold resin 40, and can suppress warpage after the device chip 20 is covered with the mold resin 40. This has the effect of facilitating holding and transportation of the interposer substrate 10 and the like in the process, and lamination and mounting of materials in the next process.

また、実施形態1に係るパッケージデバイスの製造方法は、隙間埋め部材30をインターポーザー基板10と同径の円板上の部材31として、この部材31にデバイス搭載領域102に対応した貫通穴32を有したものとしている。このために、パッケージデバイスの製造方法は、デバイス非搭載領域103に重なる位置にインターポーザー基板10に対して隙間埋め部材30を設置することが容易となる。 Further, in the manufacturing method of the packaged device according to the first embodiment, the gap filling member 30 is a disc-shaped member 31 having the same diameter as the interposer substrate 10, and the through hole 32 corresponding to the device mounting area 102 is formed in this member 31. We assume that we have. For this reason, the manufacturing method of the packaged device makes it easy to install the gap filling member 30 on the interposer substrate 10 at a position overlapping the device non-mounting region 103 .

また、実施形態1に係るパッケージ基板の製造方法は、インターポーザー基板10と隙間埋め部材30とを同じ材質(実施形態1では、例えば、シリコン)から構成しているので、モールド樹脂40硬化後の反りを抑制することができる。 Further, in the method for manufacturing a package substrate according to the first embodiment, the interposer substrate 10 and the gap filling member 30 are made of the same material (eg, silicon in the first embodiment). Warping can be suppressed.

〔実施形態2〕
本発明の実施形態2に係るパッケージデバイスの製造方法を図面に基づいて説明する。図12は、実施形態2に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの断面図である。図13は、実施形態2に係るパッケージデバイスの製造方法の流れを示すフローチャートである。なお、本明細書は、実施形態2において、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A method for manufacturing a package device according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 12 is a cross-sectional view of a packaged device manufactured by the method for manufacturing a packaged device according to the second embodiment. FIG. 13 is a flow chart showing the flow of the method for manufacturing a packaged device according to the second embodiment. In addition, in this specification, in Embodiment 2, the same code|symbol is attached|subjected to the same part as Embodiment 1, and description is abbreviate|omitted.

実施形態2に係るパッケージデバイスの製造方法は、図12に示すパッケージデバイスを製造する方法である。実施形態1において、パッケージデバイス1-2は、図12に示すように、絶縁体層60と、貫通電極80と、配線層70と、他方の面17側に配置されるデバイスチップ20を備えること以外、実施形態1の図1に示すパッケージデバイス1と構成が同じである。 A method for manufacturing a packaged device according to the second embodiment is a method for manufacturing the packaged device shown in FIG. In Embodiment 1, the package device 1-2 comprises an insulator layer 60, a through electrode 80, a wiring layer 70, and a device chip 20 arranged on the other surface 17 side, as shown in FIG. Except for this, the configuration is the same as that of the package device 1 shown in FIG. 1 of the first embodiment.

絶縁体層60は、絶縁体から構成され、インターポーザー基板10の基板11の他方の面17に積層されている。実施形態2では、絶縁体層60は、SiOから構成されている。貫通電極80は、導電性を有する金属などから構成され、所謂Through Silicon Via電極と呼ばれる電極であって、実施形態2では、接着剤層16、配線層70、基板11及び絶縁体層60を貫通して、一端がデバイスチップ20の電極21に接続している。 The insulator layer 60 is made of an insulator and laminated on the other surface 17 of the substrate 11 of the interposer substrate 10 . In Embodiment 2, the insulator layer 60 is composed of SiO 2 . The through electrode 80 is made of a conductive metal or the like, and is an electrode called a so-called Through Silicon Via electrode. , and one end is connected to the electrode 21 of the device chip 20 .

他方の面17側の配線層70は、導電性を有する金属などから構成される導体部71と、絶縁性の絶縁部72とを備える。導体部71の少なくとも一部は、貫通電極80の他端に接続している。他方の面17側のデバイスチップ20は、電極21が導体部71に接続している。 The wiring layer 70 on the other surface 17 side includes a conductor portion 71 made of a conductive metal or the like and an insulating portion 72 having an insulating property. At least part of the conductor portion 71 is connected to the other end of the through electrode 80 . The electrode 21 of the device chip 20 on the other surface 17 side is connected to the conductor portion 71 .

実施形態2に係るパッケージデバイスの製造方法は、図13に示すように、搭載ステップST1と、樹脂モールドステップST2と、研削ステップST3と、分割ステップST4とに加え、貫通電極形成ステップST10と、配線層形成ステップST11とを備える。 As shown in FIG. 13, the method of manufacturing a packaged device according to the second embodiment includes a mounting step ST1, a resin molding step ST2, a grinding step ST3, a dividing step ST4, a through electrode forming step ST10, and a wiring step ST10. and a layer forming step ST11.

(貫通電極形成ステップ)
図14は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側に絶縁体層が形成されたインターポーザー基板の要部の断面図である。図15は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、絶縁体層上にマスクが形成されたインターポーザー基板の要部の断面図である。図16は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、他方の面側からエッチングされた後のインターポーザー基板の要部の断面図である。図17は、図13に示されたパッケージデバイスの製造方法の貫通電極形成ステップにおいて、貫通電極が形成されたインターポーザー基板の要部の断面図である。
(Through electrode formation step)
14 is a cross-sectional view of a main part of an interposer substrate having an insulating layer formed on the other surface side in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 15 is a cross-sectional view of a main part of the interposer substrate in which a mask is formed on the insulator layer in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 16 is a cross-sectional view of the main part of the interposer substrate after etching from the other surface side in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG. 17 is a cross-sectional view of the main part of the interposer substrate on which the through electrodes are formed in the through electrode forming step of the method of manufacturing the packaged device shown in FIG. 13. FIG.

貫通電極形成ステップST10は、研削ステップST3実施後、平坦面50側を保持し、インターポーザー基板10の他方の面17側から、デバイスチップ20の電極21と接続する貫通電極80を形成するステップである。貫通電極形成ステップST10では、研削ステップST3後インターポーザー基板10の平坦面50を保持し、図14に示すように、基板11の他方の面17に絶縁体層60を積層する。 The through electrode formation step ST10 is a step of holding the flat surface 50 side after performing the grinding step ST3 and forming the through electrode 80 connected to the electrode 21 of the device chip 20 from the other surface 17 side of the interposer substrate 10. be. In the through electrode formation step ST10, the flat surface 50 of the interposer substrate 10 is held after the grinding step ST3, and the insulator layer 60 is laminated on the other surface 17 of the substrate 11 as shown in FIG.

貫通電極形成ステップST10では、絶縁体層60にフォトレジストを塗布し、フォトレジストを感光させるなどして、図15に示すように、貫通電極80が形成される位置の絶縁体層60を露出し、絶縁体層60の貫通電極80が形成される位置以外を覆うマスク90を形成する。貫通電極形成ステップST10では、平坦面50側を保持し、マスク90を通して他方の面17側にエッチング(実施形態2では、RIE:Reactive Ion Etching)をマスク90から露出した絶縁体層60が一定の厚みになるまで実施する。その後、マスク90を除去し、絶縁体層60に貫通電極80のうち深く掘る部分(エッチングされた部分の中央)以外にフォトレジストを塗布し、フォトレジストを感光させるなどして、マスク92(図16に示す)を形成する。その後、貫通電極形成ステップST10では、エッチング(実施形態2では、RIE又はボッシュ法(Bosch process))を実施して、図16に示すように、絶縁体層60、インターポーザー基板10、配線層70及び接着剤層16を貫通して、デバイスチップ20の電極21に到達する貫通孔91を形成する。 In the through electrode formation step ST10, a photoresist is applied to the insulator layer 60, and the photoresist is exposed to light to expose the insulator layer 60 at positions where the through electrodes 80 are to be formed, as shown in FIG. , a mask 90 is formed to cover portions of the insulator layer 60 other than the positions where the through electrodes 80 are to be formed. In the through electrode formation step ST10, the flat surface 50 side is held, and etching (RIE: Reactive Ion Etching in the second embodiment) is performed on the other surface 17 side through the mask 90 so that the insulator layer 60 exposed from the mask 90 is constant. Work until thick. After that, the mask 90 is removed, a photoresist is applied to the insulating layer 60 except for the deeply dug portion (the center of the etched portion) of the through electrode 80, and the photoresist is exposed to light to form a mask 92 (see FIG. 16). After that, in the through electrode formation step ST10, etching (in the second embodiment, RIE or Bosch process) is performed, and as shown in FIG. And through-holes 91 that penetrate the adhesive layer 16 and reach the electrodes 21 of the device chip 20 are formed.

貫通電極形成ステップST10では、マスク92を除去した後、貫通孔91にシードメタル、銅メッキ埋め込みを行い、図17に示すように、貫通孔91内に一端がデバイスチップ20の電極21に接続した貫通電極80を形成する。パッケージデバイスの製造方法は、貫通電極80を形成すると、配線層形成ステップST11に進む。 In the through electrode formation step ST10, after removing the mask 92, the through hole 91 is filled with seed metal and copper plating, and one end of the through hole 91 is connected to the electrode 21 of the device chip 20 as shown in FIG. A through electrode 80 is formed. After forming the through electrode 80, the manufacturing method of the package device proceeds to the wiring layer forming step ST11.

(配線層形成ステップ)
図18は、図13に示されたパッケージデバイスの製造方法の配線層形成ステップ後のインターポーザー基板の要部の断面図である。配線層形成ステップST11は、貫通電極形成ステップST10実施後、平坦面50側を保持し、インターポーザー基板10の他方の面17側に配線層70を形成するステップである。
(wiring layer forming step)
18 is a cross-sectional view of the main part of the interposer substrate after the wiring layer forming step in the method of manufacturing the packaged device shown in FIG. 13. FIG. The wiring layer forming step ST11 is a step of forming the wiring layer 70 on the other surface 17 side of the interposer substrate 10 while holding the flat surface 50 side after performing the through electrode forming step ST10.

配線層形成ステップST11では、インターポーザー基板10の平坦面50側を保持し、図18に示すように、少なくとも一部が貫通電極80に接続する導体部71と絶縁部72とを、絶縁体層60及び貫通電極80の他端上に形成して、配線層70を形成する。なお、貫通電極80に接続する導体部71は、導電性の金属の一例としてのアルミニウム合金から構成されている。パッケージデバイスの製造方法は、配線層70を形成すると、分割ステップST4に進む。 In the wiring layer forming step ST11, the flat surface 50 side of the interposer substrate 10 is held, and as shown in FIG. A wiring layer 70 is formed on the other ends of the through electrodes 60 and the through electrodes 80 . In addition, the conductor portion 71 connected to the through electrode 80 is made of an aluminum alloy as an example of a conductive metal. After the wiring layer 70 is formed, the manufacturing method of the package device proceeds to the division step ST4.

(分割ステップ)
図19は、図13に示されたパッケージデバイスの製造方法の分割ステップ後のインターポーザー基板の要部の断面図である。分割ステップST4は、実施形態1と同様に、インターポーザー等を個々のパッケージデバイス1に分割するステップである。
(division step)
19 is a cross-sectional view of the main part of the interposer substrate after the dividing step of the manufacturing method of the packaged device shown in FIG. 13. FIG. The dividing step ST4 is a step of dividing the interposer or the like into individual package devices 1, as in the first embodiment.

実施形態2において、分割ステップST4では、導体部71に電極21を接続して、他方の面17側にデバイスチップ20を設置した後に、実施形態1と同様に、図19に示すように、分割予定ライン101に沿ってインターポーザー基板10などを分割して、インターポーザー基板10等を個々のパッケージデバイス1に分割する。パッケージデバイスの製造方法は、インターポーザー基板10、隙間埋め部材30及びモールド樹脂40を個々のパッケージデバイス1に分割すると終了する。 In the second embodiment, in the dividing step ST4, after the electrodes 21 are connected to the conductor portions 71 and the device chips 20 are placed on the other surface 17 side, as in the first embodiment, as shown in FIG. The interposer substrate 10 or the like is divided along the planned lines 101 to divide the interposer substrate 10 or the like into the individual package devices 1 . The method of manufacturing a packaged device ends when the interposer substrate 10 , the gap filling member 30 and the mold resin 40 are divided into individual packaged devices 1 .

実施形態2に係るパッケージデバイスの製造方法は、搭載ステップST1において、隙間埋め部材30をデバイス搭載領域102以外のデバイス非搭載領域103に設置する。このために、パッケージデバイスの製造方法は、モールド樹脂40の量を削減することができ、モールド樹脂40の効果する際の収縮量も削減することができる。その結果、パッケージデバイスの製造方法は、硬化のモールド樹脂40の収縮によるインターポーザー基板等の反りを緩和でき、デバイスチップ20をモールド樹脂40で被覆した後の反りを抑制することができ、次工程でのインターポーザー基板10等の保持や搬送が容易になるという効果を奏する。 In the method of manufacturing a packaged device according to the second embodiment, the gap filling member 30 is installed in the device non-mounting area 103 other than the device mounting area 102 in the mounting step ST1. For this reason, the manufacturing method of the package device can reduce the amount of the mold resin 40, and can also reduce the amount of shrinkage of the mold resin 40 when it is effective. As a result, the method for manufacturing a packaged device can alleviate warpage of the interposer substrate or the like due to shrinkage of the cured mold resin 40, and can suppress warpage after the device chip 20 is covered with the mold resin 40, thereby enabling the next step. This has the effect of facilitating the holding and transport of the interposer substrate 10 and the like.

また、パッケージデバイスの製造方法は、貫通電極形成ステップST10において、貫通電極80を形成するので、パッケージデバイス1-2のデバイスチップ20の実装密度を向上することができる。 In addition, since the through-electrodes 80 are formed in the through-electrode forming step ST10 in the manufacturing method of the package device, the mounting density of the device chips 20 of the package device 1-2 can be improved.

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。なお、前述した実施形態等では、隙間埋め部材30として、インターポーザー基板10と同径の円板状の部材31を用いたが、本発明では、隙間埋め部材30は、シリコン、ガラス、セラミックス、樹脂などから構成されたチップ状のものでも良い。この場合、隙間埋め部材30は、デバイスチップ20、パッケージデバイス1等と同様の大きさ等の種々の大きさのものが用いられても良い。また、本発明では、隙間埋め部材30は、貫通穴32の代わりに、インターポーザー基板10と同径の円板状の部材31にデバイス搭載領域102に対応した凹部を有しても良い。 It should be noted that the present invention is not limited to the above embodiments. That is, various modifications can be made without departing from the gist of the present invention. In the above-described embodiments and the like, the disk-shaped member 31 having the same diameter as the interposer substrate 10 is used as the gap-filling member 30. However, in the present invention, the gap-filling member 30 is made of silicon, glass, ceramics, A chip-shaped one made of resin or the like may also be used. In this case, the gap filling member 30 may have various sizes such as the same size as the device chip 20, the package device 1, and the like. Further, in the present invention, the gap filling member 30 may have a concave portion corresponding to the device mounting area 102 in the disk-shaped member 31 having the same diameter as the interposer substrate 10 instead of the through hole 32 .

1,1-2 パッケージデバイス
10 インターポーザー基板
12 一方の面
17 他方の面
20 デバイスチップ
30 隙間埋め部材
31 同径の部材
32 貫通穴(隙間埋め部材の間)
40 モールド樹脂
50 平坦面
70 配線層
80 貫通電極
101 分割予定ライン
102 デバイス搭載領域
103 デバイス非搭載領域(デバイス領域以外の領域)
200 研削装置
201 チャックテーブル
ST1 搭載ステップ
ST2 樹脂モールドステップ
ST3 研削ステップ
ST10 貫通電極形成ステップ
ST11 配線層形成ステップ
1, 1-2 Package device 10 Interposer substrate 12 One surface 17 The other surface 20 Device chip 30 Gap filling member 31 Same diameter member 32 Through hole (between gap filling members)
40 Mold resin 50 Flat surface 70 Wiring layer 80 Penetrating electrode 101 Scheduled division line 102 Device mounting area 103 Device non-mounting area (area other than device area)
200 grinding device 201 chuck table ST1 mounting step ST2 resin molding step ST3 grinding step ST10 through electrode forming step ST11 wiring layer forming step

Claims (4)

インターポーザー基板の一方の面の分割予定ラインに区画された領域にデバイスチップが配置され、該デバイスチップがモールド樹脂で覆われるパッケージデバイスの製造方法であって、
インターポーザー基板の一方の面の、デバイスチップ搭載領域にデバイスチップを搭載するとともに、該デバイスチップ搭載領域以外の領域に、該デバイスチップより厚い隙間埋め部材を、供給するモールド樹脂の量を削減するために設置する搭載ステップと、
該搭載ステップ実施後、該インターポーザー基板の一方の面側の該隙間埋め部材の間にモールド樹脂を供給し、該デバイスチップを該モールド樹脂で覆う樹脂モールドステップと、
該樹脂モールドステップ実施後、該インターポーザー基板の他方の面側を研削装置のチャックテーブルで保持し、該隙間埋め部材と該モールド樹脂を研削して該隙間埋め部材と該モールド樹脂からなる平坦面を形成する研削ステップと、を備え
該インターポーザー基板と該隙間埋め部材とを同じ材質で構成しているパッケージデバイスの製造方法。
A method for manufacturing a packaged device in which a device chip is arranged in a region partitioned by a dividing line on one surface of an interposer substrate and the device chip is covered with a mold resin,
A device chip is mounted in a device chip mounting area on one surface of an interposer substrate, and a gap filling member thicker than the device chip is supplied to an area other than the device chip mounting area to reduce the amount of mold resin that is supplied. a mounting step installed for
a resin molding step of supplying a mold resin between the gap filling members on one surface side of the interposer substrate after the mounting step, and covering the device chip with the mold resin;
After the resin molding step is performed, the other surface side of the interposer substrate is held by a chuck table of a grinder, and the gap-filling member and the mold resin are ground to form a flat surface composed of the gap-filling member and the mold resin. a grinding step to form a
A method of manufacturing a packaged device in which the interposer substrate and the gap filling member are made of the same material .
該隙間埋め部材は、該インターポーザー基板と同径の部材に該デバイスチップ搭載領域に対応した貫通穴又は凹部を有する請求項1に記載のパッケージデバイスの製造方法。 2. The method of manufacturing a packaged device according to claim 1, wherein the gap filling member has a through hole or recess corresponding to the device chip mounting area in a member having the same diameter as the interposer substrate. 該研削ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側から、該デバイスチップの電極と接続する貫通電極を形成する貫通電極形成ステップと、
該貫通電極形成ステップ実施後、該平坦面側を保持し、該インターポーザー基板の他方の面側に配線層を形成する配線層形成ステップと、を備える請求項1又は請求項2に記載のパッケージデバイスの製造方法。
After performing the grinding step, a through electrode forming step of holding the flat surface side and forming a through electrode connected to the electrode of the device chip from the other surface side of the interposer substrate;
3. The package according to claim 1, further comprising a wiring layer forming step of holding the flat surface side and forming a wiring layer on the other surface side of the interposer substrate after performing the through electrode forming step. How the device is manufactured.
該隙間埋め部材は、該モールド樹脂よりも収縮率が少ない材料から構成されている請求項1から請求項3のうちいずれか一項に記載のパッケージデバイスの製造方法。 4. The method of manufacturing a packaged device according to claim 1, wherein said gap-filling member is made of a material having a shrinkage rate smaller than that of said mold resin.
JP2018227502A 2018-12-04 2018-12-04 Package device manufacturing method Active JP7241518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018227502A JP7241518B2 (en) 2018-12-04 2018-12-04 Package device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018227502A JP7241518B2 (en) 2018-12-04 2018-12-04 Package device manufacturing method

Publications (2)

Publication Number Publication Date
JP2020092147A JP2020092147A (en) 2020-06-11
JP7241518B2 true JP7241518B2 (en) 2023-03-17

Family

ID=71013131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018227502A Active JP7241518B2 (en) 2018-12-04 2018-12-04 Package device manufacturing method

Country Status (1)

Country Link
JP (1) JP7241518B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020261994A1 (en) 2019-06-25 2020-12-30 株式会社村田製作所 Composite component and method for manufacturing the same
CN116745900A (en) 2020-12-24 2023-09-12 株式会社村田制作所 Composite component and method for manufacturing same
JP2022147411A (en) 2021-03-23 2022-10-06 株式会社ディスコ Manufacturing method of package device
JP2023077112A (en) 2021-11-24 2023-06-05 株式会社ディスコ Manufacturing method of package device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031954A (en) 2001-07-16 2003-01-31 Hitachi Aic Inc Electronic component built-in type multilayer board and manufacturing method therefor
JP2005509267A (en) 2001-03-26 2005-04-07 インテル・コーポレーション Material application process for microelectronic package manufacturing
JP2017073472A (en) 2015-10-07 2017-04-13 株式会社ディスコ Semiconductor device manufacturing method
JP2018010993A (en) 2016-07-14 2018-01-18 ローム株式会社 Electronic component and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005509267A (en) 2001-03-26 2005-04-07 インテル・コーポレーション Material application process for microelectronic package manufacturing
JP2003031954A (en) 2001-07-16 2003-01-31 Hitachi Aic Inc Electronic component built-in type multilayer board and manufacturing method therefor
JP2017073472A (en) 2015-10-07 2017-04-13 株式会社ディスコ Semiconductor device manufacturing method
JP2018010993A (en) 2016-07-14 2018-01-18 ローム株式会社 Electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020092147A (en) 2020-06-11

Similar Documents

Publication Publication Date Title
JP7241518B2 (en) Package device manufacturing method
JP6504750B2 (en) Wafer processing method
TWI751530B (en) Manufacturing method for semiconductor device
TWI397977B (en) Integrated circuit structures and method of forming the same
TWI575664B (en) Package structures and method of forming the same
TWI733049B (en) Semiconductor package and manufacturing method thereof
JP5943544B2 (en) Manufacturing method of laminated device and laminated device
TW201643996A (en) Package-on-package assembly and method for manufacturing the same
KR102459551B1 (en) Cowos structures and methods forming same
KR20040040352A (en) Semiconductor device and method of manufacturing the same
JP2008028325A (en) Method of manufacturing semiconductor device
TWI767022B (en) Substrate processing method and substrate processing system
JP2013004836A (en) Processing method of semiconductor wafer
TWI677035B (en) Semiconductor package and method for forming thereof
TW201826895A (en) Method of manufacturing wiring board
TW201905991A (en) Semiconductor device and method of manufacturing same
JP2004165277A (en) Electronic component mounting structure and manufacturing method therefor
TW201701429A (en) Wafer level package and fabrication method thereof
JP5748198B2 (en) Manufacturing method of laminated device and laminated device
JP2020123666A (en) Processing method of workpiece
TWI805872B (en) Wafer processing method
JP7229641B2 (en) Package device chip manufacturing method
JP2005166807A (en) Method for manufacturing semiconductor element and method for segmenting substrate
US9997390B2 (en) Semiconductor manufacturing method and laminated body
US20220077106A1 (en) Manufacturing method of semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150